JPS6381956A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS6381956A JPS6381956A JP61226035A JP22603586A JPS6381956A JP S6381956 A JPS6381956 A JP S6381956A JP 61226035 A JP61226035 A JP 61226035A JP 22603586 A JP22603586 A JP 22603586A JP S6381956 A JPS6381956 A JP S6381956A
- Authority
- JP
- Japan
- Prior art keywords
- ceramics
- semiconductor element
- package
- silicon carbide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000919 ceramic Substances 0.000 claims abstract description 69
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000001816 cooling Methods 0.000 claims abstract description 11
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 11
- 238000005245 sintering Methods 0.000 claims abstract description 4
- 238000005219 brazing Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 230000005496 eutectics Effects 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 239000000945 filler Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- 230000010485 coping Effects 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子を収納する半導体装置用パッケージ
において、特に、半導体素子の大容量化。
において、特に、半導体素子の大容量化。
大型化に最適な半導体装置用パッケージに関する。
近年の半導体素子の高密度化、大容量化、高速化等に伴
い、素子からの発熱量が増々増加する傾向があり、半導
体装置の大型化と放熱性の改善が望まれている。
い、素子からの発熱量が増々増加する傾向があり、半導
体装置の大型化と放熱性の改善が望まれている。
従来、この放熱性を改善する半導体パッケージとして、
半導体素子を置載し、冷却する冷却基板用材料として、
炭化珪素セラミックス及び窒化アルミニウムセラミック
スを用いた半導体装ｉ！（特開昭５９−２１８７３７号
、特開昭６０−１７８６４７号公報）がある、しかし、
セラミックスを支持する入出力用信号回路を備えた支持
基板は、従来アルミナセラミックス等が用いられている
。
半導体素子を置載し、冷却する冷却基板用材料として、
炭化珪素セラミックス及び窒化アルミニウムセラミック
スを用いた半導体装ｉ！（特開昭５９−２１８７３７号
、特開昭６０−１７８６４７号公報）がある、しかし、
セラミックスを支持する入出力用信号回路を備えた支持
基板は、従来アルミナセラミックス等が用いられている
。
ＳｉＣセラミックスまたは、ＡΩＮセラミックスのアル
ミナセラミックスへの支持、固定は各セラミックスの所
定部分をメタライズ後、銀ろう付等により行っている。
ミナセラミックスへの支持、固定は各セラミックスの所
定部分をメタライズ後、銀ろう付等により行っている。
しかし、ＳｉＣセラミックス１．または、ＡＱＮセラミ
ックスとアルミナセラ、、、（、、ツクスとの熱膨張率
は約二倍異なるため、接合過程、または、使用中にいず
れか一方のセラミックスが破壊する問題があった。この
ため、半導体素子を置載する前記ＳｉＣセラミックス、
または、ＡΩＮセラミックスの大きさに限界があった。
ックスとアルミナセラ、、、（、、ツクスとの熱膨張率
は約二倍異なるため、接合過程、または、使用中にいず
れか一方のセラミックスが破壊する問題があった。この
ため、半導体素子を置載する前記ＳｉＣセラミックス、
または、ＡΩＮセラミックスの大きさに限界があった。
一方、半導体素子は増々大型化する傾向があり、それに
伴って、半導体素子を置載するセラミックス基板にも大
型化が要求されている。
伴って、半導体素子を置載するセラミックス基板にも大
型化が要求されている。
更に、半導体素子の高密度化に伴い、素子からの発熱量
も増加するため、半導体装置全体を効率的に冷却する必
要がある。
も増加するため、半導体装置全体を効率的に冷却する必
要がある。
上記従来技術は、半導体素子を置載冷却する冷却基板と
これを支持するアルミナセラミックス基板との熱膨張率
の差、及び半導体装置全体の冷却効率は十分考慮されて
おらず、半導体素子の大きさ、高密度化に制限があった
。
これを支持するアルミナセラミックス基板との熱膨張率
の差、及び半導体装置全体の冷却効率は十分考慮されて
おらず、半導体素子の大きさ、高密度化に制限があった
。
本発明の目的は、大容量、高密度化大型の半導体装置用
パッケージを提供することにある。
パッケージを提供することにある。
（問題点を解決するための手段〕
ハ
１で上記目的は半導体素子を置載冷却する冷却基板を熱
伝導率が２６０ ｗ／ｍ、に、電気推拡が１０ｔｏΩ。
伝導率が２６０ ｗ／ｍ、に、電気推拡が１０ｔｏΩ。
１以上の約１ｗｔ％のＢｏｏを焼結助剤としてホットプ
レス法により作成した炭化珪素セラミックスとし、更に
、前記炭化珪素セラミックスを支持。
レス法により作成した炭化珪素セラミックスとし、更に
、前記炭化珪素セラミックスを支持。
固定する支持基板も熱伝導率が１００ ｗ／ｍ、に以上
で、かつ、内部に多層配線が可能な窒化アルミニウムセ
ラミックスにすることにより達成される。
で、かつ、内部に多層配線が可能な窒化アルミニウムセ
ラミックスにすることにより達成される。
半導体素子を置載、冷却するセラミックスは絶縁体から
なり、できるかぎり熱伝導率が高く、かつ、熱膨張率が
半導体素子のＳｉチップの熱膨張率（３，３Ｘ １ ｏ
−Ｂ／’Ｃ）に近いものが望ましい。
なり、できるかぎり熱伝導率が高く、かつ、熱膨張率が
半導体素子のＳｉチップの熱膨張率（３，３Ｘ １ ｏ
−Ｂ／’Ｃ）に近いものが望ましい。
炭化珪素セラミックスは熱伝導率が２６０ ｗ／ａ、に
以上と高く、かつ、熱膨張率が３．７ Ｘ １０””／
’ＣでＳｉチップに近い、このため、Ｓｉチップが大型
化した場合でも、Ｓｉチップを損傷することなく炭化珪
素セラミックスに冶金的に置載できる。
以上と高く、かつ、熱膨張率が３．７ Ｘ １０””／
’ＣでＳｉチップに近い、このため、Ｓｉチップが大型
化した場合でも、Ｓｉチップを損傷することなく炭化珪
素セラミックスに冶金的に置載できる。
従って、半導体素子からの発熱を効率的に冷却できる。
一方、炭化珪素セラミックスを支持、固定する支持基板
は熱膨張率が炭化珪素セラミックスに近く、かつ、熱伝
導率が１００ｗ／ａｄ以上の窒化アルミニウムセラミッ
クスとすることにより１本発明の目的を達成できる。
は熱膨張率が炭化珪素セラミックスに近く、かつ、熱伝
導率が１００ｗ／ａｄ以上の窒化アルミニウムセラミッ
クスとすることにより１本発明の目的を達成できる。
すなわち、炭化珪素セラミックスの窒化アルミニウム支
持基板への支持固定は冶金的接合による方法が望まれて
いる。このため、二つのセラミックスをろう付等により
冶金的に接合した場合でも両者の熱膨張率が近いため、
接合時に生じる熱歪みが少なく１両者のセラミックスに
熱的損傷を与えることなく冶金的に接合できる。
持基板への支持固定は冶金的接合による方法が望まれて
いる。このため、二つのセラミックスをろう付等により
冶金的に接合した場合でも両者の熱膨張率が近いため、
接合時に生じる熱歪みが少なく１両者のセラミックスに
熱的損傷を与えることなく冶金的に接合できる。
従って、大型の炭化珪素セラミックスを窒化アルミニウ
ム支持基板に接合でき、半導体素子の大型化に対処でき
る。
ム支持基板に接合でき、半導体素子の大型化に対処でき
る。
また、半導体素子が大容量化、高密度化した場合でも半
導体素子からの熱を半導体素子を置載。
導体素子からの熱を半導体素子を置載。
冷却する炭化珪素セラミックスのみならず、炭化珪素セ
ラミックスの支持基板である窒化アルミニウムセラミッ
クスの熱伝導率も高いため、窒化アルミニウム基板から
も放出できるため、従来の半ムセラミックスとの冶金的
接合は、銀と銅との共晶銀ろう、または、銀、銅のうち
、いずれか一つの金属にＴｉまたはＺｒのうちいずれか
一つの金属を１〜１０ｖｔ％添加した合金を接合用ろう
材とすることにより、容易に接合できる。接合用ろう材
は、合金箔、合金粉末、または、混合粉末であってもそ
の目的を達成できる。
ラミックスの支持基板である窒化アルミニウムセラミッ
クスの熱伝導率も高いため、窒化アルミニウム基板から
も放出できるため、従来の半ムセラミックスとの冶金的
接合は、銀と銅との共晶銀ろう、または、銀、銅のうち
、いずれか一つの金属にＴｉまたはＺｒのうちいずれか
一つの金属を１〜１０ｖｔ％添加した合金を接合用ろう
材とすることにより、容易に接合できる。接合用ろう材
は、合金箔、合金粉末、または、混合粉末であってもそ
の目的を達成できる。
第１図は本発明の実施例を示す半導体装置用パッケージ
の断面である。半導体素子１を置載、冷却する冷却基板
２は厚さ１ｍ、５０ｍ角のＳｉＣセラミックスである。
の断面である。半導体素子１を置載、冷却する冷却基板
２は厚さ１ｍ、５０ｍ角のＳｉＣセラミックスである。
このＳｉＣセラミックスは約１ｗｔ％Ｂｏｏを焼結助剤
とし、約２０００℃で加圧焼結された熱伝導率が２７０
ｗ／＋＊、に、電気絶縁抵抗が１０１８Ω、 ａｍ、
熱膨張率が３．７ Ｘ １０″″６７℃のものである。
とし、約２０００℃で加圧焼結された熱伝導率が２７０
ｗ／＋＊、に、電気絶縁抵抗が１０１８Ω、 ａｍ、
熱膨張率が３．７ Ｘ １０″″６７℃のものである。
一方、ＳｉＣセラミックス２を支持、固定する支持基＠
３は内部に三層の配線回路が積層配線された厚さ３ｍ、
外径７５職角のＡΩＮセラミックスである。ＡＡＮセラ
ミックスの熱伝導率は。
３は内部に三層の配線回路が積層配線された厚さ３ｍ、
外径７５職角のＡΩＮセラミックスである。ＡＡＮセラ
ミックスの熱伝導率は。
１６０ｗ／ｍ＋、に＊電気絶線抵抗は１０１番Ω、Ｑ１
ｍである。
ｍである。
ＳｉＣセラミックス２をＡＪＮセラミックス３に支持、
固定する方法は、銀と鋼との共晶銀ろう（ＪＩＳＢＡｇ
−８）粉末に約３ｗｔ％のＴｉを添加した合金粉末を
ペースト状にして両者のセラミックスの接合面４に印刷
し、これをアルゴン雰囲内で８３０℃に加熱して冶金的
に固定した。
固定する方法は、銀と鋼との共晶銀ろう（ＪＩＳＢＡｇ
−８）粉末に約３ｗｔ％のＴｉを添加した合金粉末を
ペースト状にして両者のセラミックスの接合面４に印刷
し、これをアルゴン雰囲内で８３０℃に加熱して冶金的
に固定した。
この方法によりＡΩＮセラミックス支持基板３にＳｉＣ
セラミックス２を固定後、ＳｉＣセラミックスの一方の
面に半導体素子のＳｉチップ１をＡｕ−５ｉの共晶反応
で接合し、半導体素子ｌとＡＱＮセラミックス８との間
をワイヤボンディング配線５を行った。
セラミックス２を固定後、ＳｉＣセラミックスの一方の
面に半導体素子のＳｉチップ１をＡｕ−５ｉの共晶反応
で接合し、半導体素子ｌとＡＱＮセラミックス８との間
をワイヤボンディング配線５を行った。
ワイヤボンディング後、ＡΩＮセラミックス３の外面を
コバール箔６によって封止はんだ付を行った。この場合
、ＡＱＮセラミックスの封止はんだ何面には前述と同様
のろう材によりメタライズされている。
コバール箔６によって封止はんだ付を行った。この場合
、ＡＱＮセラミックスの封止はんだ何面には前述と同様
のろう材によりメタライズされている。
最後に、ＳｉＣセラミックスの裏面にアルミニウム製の
冷却用フィン７を高熱伝導性接着材で接着し、半導体パ
ッケージとした。また、８は信号人出用のビンコネクタ
である。
冷却用フィン７を高熱伝導性接着材で接着し、半導体パ
ッケージとした。また、８は信号人出用のビンコネクタ
である。
また、ＳｉＣセラミックスの支持固定用の基板として用
いたＡΩＮセラミックスの熱膨張率は４．０〜４．５
Ｘ １０″″＠／℃でＳｉＣセラミックスの３．７ ｘ
１０−＠／℃に近いため、ＳｉＣセラミックスが大型
化した場合でも、両者のセラミックスを冶金的に接合す
る′際に生じる熱的損傷を防ぐことができる。すなわち
、ＳｉＣセラミックスの大型化が可能になり、半導体素
子の大容量、大電力化に対処できる。
いたＡΩＮセラミックスの熱膨張率は４．０〜４．５
Ｘ １０″″＠／℃でＳｉＣセラミックスの３．７ ｘ
１０−＠／℃に近いため、ＳｉＣセラミックスが大型
化した場合でも、両者のセラミックスを冶金的に接合す
る′際に生じる熱的損傷を防ぐことができる。すなわち
、ＳｉＣセラミックスの大型化が可能になり、半導体素
子の大容量、大電力化に対処できる。
一方、ＳｉＣセラミックスの熱伝導率は２７０ｗ／ｍ、
に熱拡散率は１．２ａｊ／ｓと高く、更に、ＳｉＣセラ
ミックスを支持するＡＩＮセラミックスもｌ ＯＯｗ／
＊Ｊ以上の熱伝導率をもつため、半導体素子からの発熱
をＳｉＣセラミックスばかりでなく、ＡＱＮセラミック
スからも効率的に放出できる。従って、半導体素子の高
密度化に対処できる。
に熱拡散率は１．２ａｊ／ｓと高く、更に、ＳｉＣセラ
ミックスを支持するＡＩＮセラミックスもｌ ＯＯｗ／
＊Ｊ以上の熱伝導率をもつため、半導体素子からの発熱
をＳｉＣセラミックスばかりでなく、ＡＱＮセラミック
スからも効率的に放出できる。従って、半導体素子の高
密度化に対処できる。
本発明による半導体素子の置載冷却用基板として用いた
ＳｉＣセラミックスの熱膨張率は３．７Ｘ １０”−”
／”Ｃで半導体素子のシリコーンチップの内膨張率３．
３ Ｘ １０−”７℃ とほぼ一致するため、シリコー
ンチップが大型化してもシリコーンチップの損傷がない
。
ＳｉＣセラミックスの熱膨張率は３．７Ｘ １０”−”
／”Ｃで半導体素子のシリコーンチップの内膨張率３．
３ Ｘ １０−”７℃ とほぼ一致するため、シリコー
ンチップが大型化してもシリコーンチップの損傷がない
。
図は本発明の一実施例の半導体装置用パッケージの断面
図を示す。
図を示す。
Claims (1)
- 【特許請求の範囲】 １、半導体素子部分を外部から気密封止するように収納
するパッケージにおいて、 前記半導体素子を固定並びに冷却する基板が炭化珪素セ
ラミックスからなり、かつ、前記炭化珪素セラミックス
を支持、固定する基板が内部に信号入出力用の配線回路
もつ窒化アルミニウムセラミックスからなることを特徴
とする半導体装置用パッケージ。 ２、前記炭化珪セラミックスは焼結助剤として約１ｗｔ
％のＢｅＯを含み、熱伝導率が２６０ｗ／ｍ．ｋ以上、
電気抵抗が１０＾１＾０Ω．ｃｍ以上であることを特徴
とする特許請求の範囲第１項記載の半導体装置用パッケ
ージ。 ３、前記窒化アルミニウムセラミックスは熱伝導率が１
００ｗ／ｍ．ｋ以上、電気抵抗が１０＾１＾０Ω．ｃｍ
以上であることを特徴とする特許請求の範囲第１項記載
の半導体装置用パッケージ。 ４、特許請求の範囲第１項、第２項または、第３項にお
いて、 前記炭化珪素セラミックスと、前記窒化アルミニウムセ
ラミックスの固定は銀と銅との共晶銀ろうにＴｉ、また
は、Ｚｒのうち、少なくとも一方の金属を１〜１０ｗｔ
％含むろう材により冶金的に接合されていることを特徴
とする半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226035A JPS6381956A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226035A JPS6381956A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381956A true JPS6381956A (ja) | 1988-04-12 |
Family
ID=16838752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226035A Pending JPS6381956A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381956A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232557A (ja) * | 1988-07-22 | 1990-02-02 | Mitsubishi Electric Corp | 半導体チップ用セラミックパッケージ |
| US5701032A (en) * | 1994-10-17 | 1997-12-23 | W. L. Gore & Associates, Inc. | Integrated circuit package |
| US5895972A (en) * | 1996-12-31 | 1999-04-20 | Intel Corporation | Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug |
| US5972736A (en) * | 1994-12-21 | 1999-10-26 | Sun Microsystems, Inc. | Integrated circuit package and method |
| US6570247B1 (en) | 1997-12-30 | 2003-05-27 | Intel Corporation | Integrated circuit device having an embedded heat slug |
-
1986
- 1986-09-26 JP JP61226035A patent/JPS6381956A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232557A (ja) * | 1988-07-22 | 1990-02-02 | Mitsubishi Electric Corp | 半導体チップ用セラミックパッケージ |
| US5701032A (en) * | 1994-10-17 | 1997-12-23 | W. L. Gore & Associates, Inc. | Integrated circuit package |
| US5972736A (en) * | 1994-12-21 | 1999-10-26 | Sun Microsystems, Inc. | Integrated circuit package and method |
| US5895972A (en) * | 1996-12-31 | 1999-04-20 | Intel Corporation | Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug |
| US6251706B1 (en) | 1996-12-31 | 2001-06-26 | Intel Corporation | Method for cooling the backside of a semiconductor device using an infrared transparent heat slug |
| US6570247B1 (en) | 1997-12-30 | 2003-05-27 | Intel Corporation | Integrated circuit device having an embedded heat slug |
| US6607928B1 (en) | 1997-12-30 | 2003-08-19 | Intel Corporation | Integrated circuit device having an embedded heat slug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0261539B2 (ja) | ||
| JPH04162756A (ja) | 半導体モジュール | |
| JPS6381956A (ja) | 半導体装置用パツケ−ジ | |
| JP2004055576A (ja) | 回路基板及びそれを用いたパワーモジュール | |
| JP3387221B2 (ja) | 半導体用高熱伝導性セラミックスパッケージ | |
| JPS59134852A (ja) | 集積回路パツケ−ジ | |
| JPS63173348A (ja) | 半導体装置 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JP3695706B2 (ja) | 半導体パッケージ | |
| JPS60241239A (ja) | 半導体装置 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPH0294649A (ja) | 半導体装置用基板 | |
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JPH0748180A (ja) | セラミックス−金属接合体 | |
| JPH0763080B2 (ja) | 半導体パツケ−ジ構造体 | |
| JP2005285885A (ja) | 半導体装置 | |
| JPS63122253A (ja) | 半導体パツケ−ジ | |
| JPH02146748A (ja) | 半導体容器 | |
| JPH0294652A (ja) | 半導体装置用基板 | |
| JP2759777B2 (ja) | 半導体素子搭載部のセラミックの接合構造 | |
| JP2003188295A (ja) | 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板 | |
| JP2503774B2 (ja) | 半導体装置用基板 | |
| JP2004134703A (ja) | 端子付き回路基板 | |
| JP2002059272A (ja) | セラミック粉末層を介在させたＡｌ複合材及びその製造方法 | |
| JPS58102532A (ja) | 半導体装置 |