JPH0232557A - 半導体チップ用セラミックパッケージ - Google Patents
半導体チップ用セラミックパッケージInfo
- Publication number
- JPH0232557A JPH0232557A JP63182928A JP18292888A JPH0232557A JP H0232557 A JPH0232557 A JP H0232557A JP 63182928 A JP63182928 A JP 63182928A JP 18292888 A JP18292888 A JP 18292888A JP H0232557 A JPH0232557 A JP H0232557A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- package body
- radiator
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000919 ceramic Substances 0.000 title claims description 15
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract description 4
- 230000000191 radiation effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 4
- 206010040844 Skin exfoliation Diseases 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、放熱器を備えた半導体チップ用セラミック
パッケージの改良に関するものである。
パッケージの改良に関するものである。
第2図は従来の放熱器を備えた半導体チップ用セラミッ
クパッケージの構成を示す断面図である。図において、
1はパッケージ本体、2はメタライズ層、3はメタライ
ズ層2を介してパッケージ本体1に接合された半導体I
Cチップ、4は半導体ICチップ3の各端子とワイヤ5
を通して接続されたリードフレーム、6は半導体ICチ
ップ3の外側を覆うキャップ、7はキャップ6内をシー
ルする封止材、8は接着剤9を介してパッケージ本体1
と結合された金属製の放熱器である。
クパッケージの構成を示す断面図である。図において、
1はパッケージ本体、2はメタライズ層、3はメタライ
ズ層2を介してパッケージ本体1に接合された半導体I
Cチップ、4は半導体ICチップ3の各端子とワイヤ5
を通して接続されたリードフレーム、6は半導体ICチ
ップ3の外側を覆うキャップ、7はキャップ6内をシー
ルする封止材、8は接着剤9を介してパッケージ本体1
と結合された金属製の放熱器である。
上記のような構成の半導体チップ用セラミックパッケー
ジは、先ずパッケージ本体1のメタライズ層2に半導体
ICチップ3がダイボンドされ、また半導体ICチップ
3とリードフレーム4との間がワイヤ5でワイヤボンド
される。そして、この半導体ICチップ3がキャップ6
及び封止材7により気密封止される。
ジは、先ずパッケージ本体1のメタライズ層2に半導体
ICチップ3がダイボンドされ、また半導体ICチップ
3とリードフレーム4との間がワイヤ5でワイヤボンド
される。そして、この半導体ICチップ3がキャップ6
及び封止材7により気密封止される。
一方、パッケージ本体lの半導体ICチップ3がダイボ
ンドされている側と反対側の面には、冷却フィンを有し
た金属製の放熱器8が接着剤9により取付けられる。
ンドされている側と反対側の面には、冷却フィンを有し
た金属製の放熱器8が接着剤9により取付けられる。
このような放熱器8を備えたセラミックパッケージにお
いては、半導体ICチップ3から発生する熱はメタライ
ズ層2を通してパッケージ本体1へ伝導され、更にこの
パッケージ本体1から接着剤9を通して放熱器8へ伝導
され、この放熱器8から周囲の空間へ放熱される。
いては、半導体ICチップ3から発生する熱はメタライ
ズ層2を通してパッケージ本体1へ伝導され、更にこの
パッケージ本体1から接着剤9を通して放熱器8へ伝導
され、この放熱器8から周囲の空間へ放熱される。
(発明か解決しようとする3題)
従来の半導体チップ用セラミックパッケージは以上のよ
うに構成されており、半導体ICチップから発生した熱
の放熱経路に接着剤が介在しているため、その接着剤の
ところで熱伝導が悪く、放熱効果が妨げられると共に、
パッケージ本体と放熱器の熱膨張の差による歪をこの接
着剤で吸収することになるので、放熱器が剥離する虞が
あるという問題点があり、また、放熱器を接着剤によっ
て結合させるので、構造及び製造工程が複雑になるとい
う問題点があった。
うに構成されており、半導体ICチップから発生した熱
の放熱経路に接着剤が介在しているため、その接着剤の
ところで熱伝導が悪く、放熱効果が妨げられると共に、
パッケージ本体と放熱器の熱膨張の差による歪をこの接
着剤で吸収することになるので、放熱器が剥離する虞が
あるという問題点があり、また、放熱器を接着剤によっ
て結合させるので、構造及び製造工程が複雑になるとい
う問題点があった。
この発明は、このような問題点に着目してなされたもの
で、放熱器への熱伝導及び放熱効果が良く、放熱器の剥
離の虞もなく、また構造及び製造工程が簡単な半導体チ
ップ用セラミックパッケージを提供するものである。
で、放熱器への熱伝導及び放熱効果が良く、放熱器の剥
離の虞もなく、また構造及び製造工程が簡単な半導体チ
ップ用セラミックパッケージを提供するものである。
この発明に係る半導体チップ用セラミックパッケージは
、半導体チップを接合するパッケージ本体の接合部分と
放熱器とを同一材質で一体構造に形成したものである。
、半導体チップを接合するパッケージ本体の接合部分と
放熱器とを同一材質で一体構造に形成したものである。
この発明の半導体チップ用セラミックパッケージにおい
ては、放熱器がパッケージ本体の半導体チップ接合部分
と同一材質で一体構造に形成されているので、半導体チ
ップから発生した熱の放熱経路の熱伝導が良く、放熱器
とパッケージ本体の熱膨張の差による影響もなく、また
簡単な構造となる。
ては、放熱器がパッケージ本体の半導体チップ接合部分
と同一材質で一体構造に形成されているので、半導体チ
ップから発生した熱の放熱経路の熱伝導が良く、放熱器
とパッケージ本体の熱膨張の差による影響もなく、また
簡単な構造となる。
第1図はこの発明の一実施例による半導体チップ用セラ
ミックパッケージの構成を示す断面図である。
ミックパッケージの構成を示す断面図である。
図において、2はメタライズ層、3は半導体ICチップ
、4はリードフレーム、5はワイヤ、6はキャップ、7
は封止材で、これらは従来の第2図のものと同一構成部
分である。10は放熱器付パッケージ本体で、熱伝導性
の優れた窒化アルミ(A42N)をホットプレスで成形
したものである。このパッケージ本体10は、メタライ
ズ層2を介して半導体ICチップ3を接合する接合部分
10a及び放熱器部分10b共同−材質で一体構造に形
成されている。
、4はリードフレーム、5はワイヤ、6はキャップ、7
は封止材で、これらは従来の第2図のものと同一構成部
分である。10は放熱器付パッケージ本体で、熱伝導性
の優れた窒化アルミ(A42N)をホットプレスで成形
したものである。このパッケージ本体10は、メタライ
ズ層2を介して半導体ICチップ3を接合する接合部分
10a及び放熱器部分10b共同−材質で一体構造に形
成されている。
上記のように構成された半導体チップ用セラミックパッ
ケージにおいては、半導体ICチップ3から発生した熱
が放熱器部分10bに伝達されるまでの放熱経路に接着
剤等の熱伝導を妨げる部分がなく、放熱経路に使用した
材質に応して均一な熱伝導が得られ、良好な放熱効果が
得られる。
ケージにおいては、半導体ICチップ3から発生した熱
が放熱器部分10bに伝達されるまでの放熱経路に接着
剤等の熱伝導を妨げる部分がなく、放熱経路に使用した
材質に応して均一な熱伝導が得られ、良好な放熱効果が
得られる。
また、パッケージ本体10の半導体ICチップ3の接合
部分10aと放熱器部分iobとが同一材質であるため
、熱膨張の差による歪及びこれにより生じる放熱器の剥
離がない。
部分10aと放熱器部分iobとが同一材質であるため
、熱膨張の差による歪及びこれにより生じる放熱器の剥
離がない。
更に、従来では半導体ICチップ3をダイボンド及びワ
イヤボンドしてパッケージ本体に取付け・キャップ6と
封止材7により半導体ICチップ3を気密封止した後、
放熱器を接着剤によりパッケージ本体へ結合させていた
が、本実施例では上記気密封止後の放M!器の装着工程
が不要であり、構造及び製造工程が共に簡単になる。
イヤボンドしてパッケージ本体に取付け・キャップ6と
封止材7により半導体ICチップ3を気密封止した後、
放熱器を接着剤によりパッケージ本体へ結合させていた
が、本実施例では上記気密封止後の放M!器の装着工程
が不要であり、構造及び製造工程が共に簡単になる。
なお、上記実施例では放熱器付パッケージ本体10の材
料として窒化アルミ(AIlN)を使用したが、他の熱
伝導性の優れた材料として、例えば炭化珪素(S i
C)を代わりに使用することも可能であり、また、半導
体ICチップ3の発熱量が少ない場合には、通常のアル
ミナ(Au2o、、)を使用することも可能である。
料として窒化アルミ(AIlN)を使用したが、他の熱
伝導性の優れた材料として、例えば炭化珪素(S i
C)を代わりに使用することも可能であり、また、半導
体ICチップ3の発熱量が少ない場合には、通常のアル
ミナ(Au2o、、)を使用することも可能である。
以上のように、この発明によれば、半導体チップを接合
するパッケージ本体の接合部分と放熱器とを同一材質で
一体構造に形成したため、半導体チップから発生した熱
が放熱器に伝達されるまでの放熱経路の熱伝導が良好で
、放熱効果が良く、また放熱器とパッケージ本体の熱膨
張の差による歪がなく、放熱器が剥離される虞がないと
いう効果があり、更に放熱器の接着剤による結合が不要
となり、構造及び製造工程が簡単になるという効果があ
る。
するパッケージ本体の接合部分と放熱器とを同一材質で
一体構造に形成したため、半導体チップから発生した熱
が放熱器に伝達されるまでの放熱経路の熱伝導が良好で
、放熱効果が良く、また放熱器とパッケージ本体の熱膨
張の差による歪がなく、放熱器が剥離される虞がないと
いう効果があり、更に放熱器の接着剤による結合が不要
となり、構造及び製造工程が簡単になるという効果があ
る。
第1図はこの発明の一実施例による半導体チップ用セラ
ミックパッケージの構成を示す断面図、第2図は従来の
半導体チップ用セラミックパッケージの構成を示す断面
図である。 3 ・−−−一半導体ICチップ 10・・・・・・放熱器付パッケージ本体10 a −
−−−−一接合部分 10b・・・・・・放熱器部分 なお、図中同一符号は同一または相当部分を示す。
ミックパッケージの構成を示す断面図、第2図は従来の
半導体チップ用セラミックパッケージの構成を示す断面
図である。 3 ・−−−一半導体ICチップ 10・・・・・・放熱器付パッケージ本体10 a −
−−−−一接合部分 10b・・・・・・放熱器部分 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 半導体チップを搭載し、該半導体チップに発生した熱を
放熱させる放熱器を備えたセラミックパッケージにおい
て、前記半導体チップを接合するパッケージ本体の接合
部分と放熱器とを同一材質で一体構造に形成したことを
特徴とする半導体チップ用セラミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63182928A JPH0232557A (ja) | 1988-07-22 | 1988-07-22 | 半導体チップ用セラミックパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63182928A JPH0232557A (ja) | 1988-07-22 | 1988-07-22 | 半導体チップ用セラミックパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0232557A true JPH0232557A (ja) | 1990-02-02 |
Family
ID=16126827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63182928A Pending JPH0232557A (ja) | 1988-07-22 | 1988-07-22 | 半導体チップ用セラミックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0232557A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019207992A (ja) * | 2018-05-30 | 2019-12-05 | 京セラ株式会社 | 電気素子搭載用パッケージおよび電気装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381956A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体装置用パツケ−ジ |
-
1988
- 1988-07-22 JP JP63182928A patent/JPH0232557A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381956A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体装置用パツケ−ジ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019207992A (ja) * | 2018-05-30 | 2019-12-05 | 京セラ株式会社 | 電気素子搭載用パッケージおよび電気装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5687474A (en) | Method of assembling and cooling a package structure with accessible chip | |
US20080272482A1 (en) | Integrated Circuit Package With Top-Side Conduction Cooling | |
JPH04192552A (ja) | 半導体素子用パッケージ | |
JPS61166051A (ja) | 樹脂封止型半導体装置 | |
JPH04207061A (ja) | 半導体装置 | |
JPS60137041A (ja) | 樹脂封止形半導体装置 | |
JPH0232557A (ja) | 半導体チップ用セラミックパッケージ | |
JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
JPS6130742B2 (ja) | ||
US20220293484A1 (en) | Integrated circuit package system | |
JPH08186199A (ja) | 樹脂封止型半導体装置 | |
JPH04207059A (ja) | 半導体装置 | |
JPH11186469A (ja) | 半導体装置 | |
TWI237361B (en) | Chip package structure | |
JP2630291B2 (ja) | 半導体装置 | |
JPH0429360A (ja) | 樹脂封止型半導体装置 | |
JPH0290555A (ja) | 半導体装置 | |
JPS61220444A (ja) | 半導体装置 | |
JPH05136303A (ja) | 電子デバイス用ヒートシンク | |
JPS58101446A (ja) | 半導体装置 | |
JP2687678B2 (ja) | 半導体用セラミックスパッケージ | |
JPH0778918A (ja) | 半導体装置 | |
JPH0370163A (ja) | 半導体装置 | |
KR960000149Y1 (ko) | 반도체 장치 | |
JPH06326230A (ja) | 樹脂封止型半導体装置 |