JPH0548953B2 - - Google Patents
Info
- Publication number
- JPH0548953B2 JPH0548953B2 JP61131892A JP13189286A JPH0548953B2 JP H0548953 B2 JPH0548953 B2 JP H0548953B2 JP 61131892 A JP61131892 A JP 61131892A JP 13189286 A JP13189286 A JP 13189286A JP H0548953 B2 JPH0548953 B2 JP H0548953B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- semiconductor element
- package
- sintered body
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000463 material Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000919 ceramic Substances 0.000 claims description 21
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims 1
- 229910052863 mullite Inorganic materials 0.000 claims 1
- 238000005219 brazing Methods 0.000 description 10
- 238000005304 joining Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000002470 thermal conductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004018 waxing Methods 0.000 description 1
Landscapes
- Ceramic Products (AREA)
Description
（産業上の利用分野）
本発明は半導体装置用セラミツク多層基板又は
ICパツケージの半導体素子の搭載部の接合構造
に関し、特にGaAs，Ge，Si等の半導体素子を収
納する放熱能力の大きい超高速用多層基板又は
ICパツケージにおける前記接合構造に関する。 （従来の技術） 近時家電製品から産業機器に至るまで広く半導
体が使用されており、これらの機器に対して小型
軽量（高密度実装）化、高速化、高出力化、高信
頼性化の要請は益々強くなり、用いられる半導体
は高集積化、チツプサイズの増大、マルチモジユ
ール化或いは高出力化の方向に進んでいる。 我々は、先に実開昭61−149336号に示すよう
に、熱放散性が良く、半導体素子との密着性に優
れ、高密度配線に適した超高周波、超高速用ピン
グリツドアレイ（PGA）型ICパツケージ用基板
を開発したが、これはパツケージの半導体搭載部
分にMo，Ｗ，SiC，ＡＮ等の高熱伝導材料を
用い、他の部分を結晶化ガラスで構成し、蝋付け
又はガラス封着したものであるが、ろう材は
Ai／Sb共晶ろう又はAu／Si共晶ろうを使用して
おり、一層高温ろうで封着されることが望まし
い。その理由は高熱伝導体の上に搭載される半導
体素子は通常Au／Siの如く400℃以上の耐熱ろう
材が用いられる為、パツケージの他の接合部は当
然それ以上の耐熱性を有することが望まれるから
であり、従来アルミナは850℃という高温ろう材
であるAg／Cu共晶ろうを用いて端子部と金具と
を接合し、高い信頼性を得た実績がある。 本発明者等は低誘電率、低温焼成セラミツク多
層基板又はICパツケージの半導体素子を搭載す
るところに高温ろうで接合する方法を鋭意研究し
たが、アルミナと同様な方法でAg／Cu（850℃）
を用いて接合すると高温ろうの固着温度以下での
両者の膨張差によつて、クラツクが入り信頼性に
欠けるものしか得られなかつた。 アルミナセラミツクを半導体素子を搭載すると
ころに用いても、同様にクラツクの発生が避けら
れず、信頼性に欠けるものであつた。 尚、ICパツケージに於いて、内部に半導体素
子を装着するのに接合層を介して接着する部分を
SiC等から成る熱良導体で形成し、残部を結晶化
ガラスで形成したものを焼結して一体化した基板
を用いたものとして、既に特開昭61−168942号に
提示しているが、高温蝋材を用いた接合ではない
ので、一層の改良が求められている。 又、アルミナ、低温焼成セラミツク多層基板又
はICパツケージに於ける半導体素子を搭載する
部分を高熱伝導材料（例えばＡＮ，SiC等）を
用いて形成しておいて、従来の高温蝋材（970〜
1050℃）により蝋付けすると、この両者のいずれ
かに熱膨張差による応力歪みでクラツクが入つて
実用的なものは得られなかつた。 （問題点を解決するための手段） 本発明は、上記の問題点を解決するために、如
何にしたら熱膨張差により生ずる応力を吸収させ
ることができるかについて鋭意検討した結果、高
熱伝導材料と接合されるセラミツクとの間に、両
者の熱膨張係数の中間の熱膨張係数を有するスペ
ーサーを介在させることにより、応力歪を緩和
し、かつ反りを少なくすることによりクラツクを
防止することができることを見出した。 又、この際、各基材の厚みを熱膨張差に起因す
る接合部の応力歪による反りを修正することがで
きる程度に厚くすることにより、クラツク発生の
防止を一層確実に達成することができることを見
出した。但しこの厚みについては製品の形状によ
り制限があり、最小限1.0mmが有効である。 （作用） 本願の発明について、以下に図面を参照しつつ
説明する。ＡＮから成る高熱伝導材で形成した
基板（α＝５×10-6／℃）とアルミナ（92〜99.5
％）から成るパツケージ枠体（α＝7.6〜8.1×
10-6／℃）とを接合するに際して、従来は第２図
に見るように、基板１の下面にメタライズ層２を
設けると共に枠体５の上面にもメタライズ層４を
設けておいて、その間にAg／Cu蝋材３を適用し
て蝋付けしていたが、熱膨張差による反りやクラ
ツクが発生していた。 そこで、本発明に於いては第１図に見るよう
に、基板１の下面にメタライズ層２を設けると共
に枠体５の上面にもメタライズ層４を設けておい
たものの両メタライズ層の間に、ＡＮとＡ2
O3のそれぞれの熱膨張係数のほぼ中間の値を有
する材料を間挿材６として介在させておいてから
高温蝋材で接合したところ、両者に反りやクラツ
クの発生は認められなかつた。 次に、反りやクラツク等の発生のメカニズムに
ついて検討してみたところ、第３図に示すとおり
であつた。異なる熱膨張係数とα1とα2（α1＞α2）
を有する二種類の材料を接合すると、第３図−１
のように高温状態下で接合されたものが、室温に
なるまで温度が下がつて縮んだ結果、α1の材料の
引張り強度が小さい場合には、α1はα2との膨張差
に基づく収縮応力に耐えられなくなつて、第３図
−２に見るようにクラツクが発生し、又、両者が
膨張差に基づく収縮応力に耐えられる強度を有す
る場合には、熱膨張係数の大きいα1側が大きく縮
んで、第３図−３に見るように反りを発生するこ
ととなる。 このような反りとか素地のクラツクの発生を防
止するためには、引張り強度の大きい材料を用い
て熱膨張差による応力歪みをくい止めることがで
きる程度に各基材を厚くしておくか、又は、本発
明のように熱膨張係数がα1とα2とのほぼ中間の値
を有する材料を間挿材として用いて接合して、両
者の膨張差を吸収することにより、反りやクラツ
クの発生を防止することが必要である。 但し接合材（ろう材）としてAg等の展性のあ
る材料を用いた方がよいことは当然である。 ここに各種材料の熱膨張係数αと熱伝導率Ｋを
表示すれば以下のとおりである。
ICパツケージの半導体素子の搭載部の接合構造
に関し、特にGaAs，Ge，Si等の半導体素子を収
納する放熱能力の大きい超高速用多層基板又は
ICパツケージにおける前記接合構造に関する。 （従来の技術） 近時家電製品から産業機器に至るまで広く半導
体が使用されており、これらの機器に対して小型
軽量（高密度実装）化、高速化、高出力化、高信
頼性化の要請は益々強くなり、用いられる半導体
は高集積化、チツプサイズの増大、マルチモジユ
ール化或いは高出力化の方向に進んでいる。 我々は、先に実開昭61−149336号に示すよう
に、熱放散性が良く、半導体素子との密着性に優
れ、高密度配線に適した超高周波、超高速用ピン
グリツドアレイ（PGA）型ICパツケージ用基板
を開発したが、これはパツケージの半導体搭載部
分にMo，Ｗ，SiC，ＡＮ等の高熱伝導材料を
用い、他の部分を結晶化ガラスで構成し、蝋付け
又はガラス封着したものであるが、ろう材は
Ai／Sb共晶ろう又はAu／Si共晶ろうを使用して
おり、一層高温ろうで封着されることが望まし
い。その理由は高熱伝導体の上に搭載される半導
体素子は通常Au／Siの如く400℃以上の耐熱ろう
材が用いられる為、パツケージの他の接合部は当
然それ以上の耐熱性を有することが望まれるから
であり、従来アルミナは850℃という高温ろう材
であるAg／Cu共晶ろうを用いて端子部と金具と
を接合し、高い信頼性を得た実績がある。 本発明者等は低誘電率、低温焼成セラミツク多
層基板又はICパツケージの半導体素子を搭載す
るところに高温ろうで接合する方法を鋭意研究し
たが、アルミナと同様な方法でAg／Cu（850℃）
を用いて接合すると高温ろうの固着温度以下での
両者の膨張差によつて、クラツクが入り信頼性に
欠けるものしか得られなかつた。 アルミナセラミツクを半導体素子を搭載すると
ころに用いても、同様にクラツクの発生が避けら
れず、信頼性に欠けるものであつた。 尚、ICパツケージに於いて、内部に半導体素
子を装着するのに接合層を介して接着する部分を
SiC等から成る熱良導体で形成し、残部を結晶化
ガラスで形成したものを焼結して一体化した基板
を用いたものとして、既に特開昭61−168942号に
提示しているが、高温蝋材を用いた接合ではない
ので、一層の改良が求められている。 又、アルミナ、低温焼成セラミツク多層基板又
はICパツケージに於ける半導体素子を搭載する
部分を高熱伝導材料（例えばＡＮ，SiC等）を
用いて形成しておいて、従来の高温蝋材（970〜
1050℃）により蝋付けすると、この両者のいずれ
かに熱膨張差による応力歪みでクラツクが入つて
実用的なものは得られなかつた。 （問題点を解決するための手段） 本発明は、上記の問題点を解決するために、如
何にしたら熱膨張差により生ずる応力を吸収させ
ることができるかについて鋭意検討した結果、高
熱伝導材料と接合されるセラミツクとの間に、両
者の熱膨張係数の中間の熱膨張係数を有するスペ
ーサーを介在させることにより、応力歪を緩和
し、かつ反りを少なくすることによりクラツクを
防止することができることを見出した。 又、この際、各基材の厚みを熱膨張差に起因す
る接合部の応力歪による反りを修正することがで
きる程度に厚くすることにより、クラツク発生の
防止を一層確実に達成することができることを見
出した。但しこの厚みについては製品の形状によ
り制限があり、最小限1.0mmが有効である。 （作用） 本願の発明について、以下に図面を参照しつつ
説明する。ＡＮから成る高熱伝導材で形成した
基板（α＝５×10-6／℃）とアルミナ（92〜99.5
％）から成るパツケージ枠体（α＝7.6〜8.1×
10-6／℃）とを接合するに際して、従来は第２図
に見るように、基板１の下面にメタライズ層２を
設けると共に枠体５の上面にもメタライズ層４を
設けておいて、その間にAg／Cu蝋材３を適用し
て蝋付けしていたが、熱膨張差による反りやクラ
ツクが発生していた。 そこで、本発明に於いては第１図に見るよう
に、基板１の下面にメタライズ層２を設けると共
に枠体５の上面にもメタライズ層４を設けておい
たものの両メタライズ層の間に、ＡＮとＡ2
O3のそれぞれの熱膨張係数のほぼ中間の値を有
する材料を間挿材６として介在させておいてから
高温蝋材で接合したところ、両者に反りやクラツ
クの発生は認められなかつた。 次に、反りやクラツク等の発生のメカニズムに
ついて検討してみたところ、第３図に示すとおり
であつた。異なる熱膨張係数とα1とα2（α1＞α2）
を有する二種類の材料を接合すると、第３図−１
のように高温状態下で接合されたものが、室温に
なるまで温度が下がつて縮んだ結果、α1の材料の
引張り強度が小さい場合には、α1はα2との膨張差
に基づく収縮応力に耐えられなくなつて、第３図
−２に見るようにクラツクが発生し、又、両者が
膨張差に基づく収縮応力に耐えられる強度を有す
る場合には、熱膨張係数の大きいα1側が大きく縮
んで、第３図−３に見るように反りを発生するこ
ととなる。 このような反りとか素地のクラツクの発生を防
止するためには、引張り強度の大きい材料を用い
て熱膨張差による応力歪みをくい止めることがで
きる程度に各基材を厚くしておくか、又は、本発
明のように熱膨張係数がα1とα2とのほぼ中間の値
を有する材料を間挿材として用いて接合して、両
者の膨張差を吸収することにより、反りやクラツ
クの発生を防止することが必要である。 但し接合材（ろう材）としてAg等の展性のあ
る材料を用いた方がよいことは当然である。 ここに各種材料の熱膨張係数αと熱伝導率Ｋを
表示すれば以下のとおりである。
【表】
実施例
次に実施例を図面を参照しながら説明する。第
５図は従来のパツケージの一例で、半導体素子１
１を搭載するところは放熱性が高く電気伝導性の
Cu／Ｗ１２を介して蓋状のCu／Ｗ（10：90）１３
に接合され、Cu／Ｗ１３の内側の端部はアルミ
ナパツケージ１４にメタライズ層１８を介して
Ag／Cuろうでろう付１５されている。又同パツ
ケージ１４には同じろう材でろう付１５により、
42アロイからなるリード１６が取付けられてい
る。半導体素子１１を搭載したアルミナパツケー
ジ１４に蓋部材１７を蝋材により気密封着して半
導体装置としたものである。 このような構造では半導体素子ベース下の材料
が重く、絶縁性に乏しいという問題がある。 そこで、半導体素子の搭載部を前記Cu／Ｗに
代えてＡＮ，SiCを用いて従来と同様な方法に
より接合してみたところ、軽量で絶縁性は良かつ
たが、アルミナパツケージとＡＮ，SiCの両方
にクラツクが発生したので、このクラツクの発生
を防ぐべく鋭意努力した結果生まれたのが本願の
発明である。 第４図に示すものは本発明の一実施例で、半導
体素子１１を搭載する部分２２ａは全体にＡＮ
又はSiCで構成し、これがアルミナパツケージと
接合する面にメタライズ層１８を設けると共にア
ルミナパツケージ面にもメタライズ層１８を設け
て、Cu／Ｗ（10：90）から成る緩衝作用を有する
間挿材２３を両接合面間に介在させてAg／Cu蝋
材により蝋付け１５したものである。その他の構
成は第５図と同一部分には同一符号で示し説明を
省略してある。 このような構造によるときは反りや貫入、クラ
ツク等は発生しなかつた。 尚、図には示していないが、本発明は、特開昭
61−196599号で開示した結晶化ガラスを用いた多
層回路基板や実開昭61−149336号で開示したピン
グリツドアレイ（PGA）型ICパツケージにも適
用することが可能なことは明らかである。 又、更に高熱伝導部材としてCu（α＝17.0）を
用いると共に、パツケージ部材として特開昭59−
092943号に示すようなSiO2−Ａ2O3−MgO−
ZnO−R2Ｏ及び又はP2O5（低温低膨張セラミツ
ク、α＝2.5）を用い、間挿材としてＷ程度の熱
膨張率（α＝4.5）を有するものを介在させて高
温蝋材で蝋付けすれば、クラツクを発生すること
もなく接合できる。因みにCuの如きものとセラ
ミツクを接合する場合従来はアルミナでは接合で
きても低温焼成基板とは旨く接合できなかつたこ
とと対比すれば本発明が優れていることが判る。 発明の効果 本発明によれば１）半導体素子を搭載するとこ
ろが、高熱伝導性のあるAlN又はSiC等を用いて
接合することが可能となり、２）従来接合時に反
りやクラツク等が発生していた点を接合する両者
の中間の熱膨張係数を有するスペーサー例えば
Cu／Ｗ，Ｗ等を用いることにより、更には蝋材
として、緩衝材の役目も果たし得るAg等の高温
蝋材を使用することにより、気密性のあるクラツ
クのない接合構造を提供することができる。
５図は従来のパツケージの一例で、半導体素子１
１を搭載するところは放熱性が高く電気伝導性の
Cu／Ｗ１２を介して蓋状のCu／Ｗ（10：90）１３
に接合され、Cu／Ｗ１３の内側の端部はアルミ
ナパツケージ１４にメタライズ層１８を介して
Ag／Cuろうでろう付１５されている。又同パツ
ケージ１４には同じろう材でろう付１５により、
42アロイからなるリード１６が取付けられてい
る。半導体素子１１を搭載したアルミナパツケー
ジ１４に蓋部材１７を蝋材により気密封着して半
導体装置としたものである。 このような構造では半導体素子ベース下の材料
が重く、絶縁性に乏しいという問題がある。 そこで、半導体素子の搭載部を前記Cu／Ｗに
代えてＡＮ，SiCを用いて従来と同様な方法に
より接合してみたところ、軽量で絶縁性は良かつ
たが、アルミナパツケージとＡＮ，SiCの両方
にクラツクが発生したので、このクラツクの発生
を防ぐべく鋭意努力した結果生まれたのが本願の
発明である。 第４図に示すものは本発明の一実施例で、半導
体素子１１を搭載する部分２２ａは全体にＡＮ
又はSiCで構成し、これがアルミナパツケージと
接合する面にメタライズ層１８を設けると共にア
ルミナパツケージ面にもメタライズ層１８を設け
て、Cu／Ｗ（10：90）から成る緩衝作用を有する
間挿材２３を両接合面間に介在させてAg／Cu蝋
材により蝋付け１５したものである。その他の構
成は第５図と同一部分には同一符号で示し説明を
省略してある。 このような構造によるときは反りや貫入、クラ
ツク等は発生しなかつた。 尚、図には示していないが、本発明は、特開昭
61−196599号で開示した結晶化ガラスを用いた多
層回路基板や実開昭61−149336号で開示したピン
グリツドアレイ（PGA）型ICパツケージにも適
用することが可能なことは明らかである。 又、更に高熱伝導部材としてCu（α＝17.0）を
用いると共に、パツケージ部材として特開昭59−
092943号に示すようなSiO2−Ａ2O3−MgO−
ZnO−R2Ｏ及び又はP2O5（低温低膨張セラミツ
ク、α＝2.5）を用い、間挿材としてＷ程度の熱
膨張率（α＝4.5）を有するものを介在させて高
温蝋材で蝋付けすれば、クラツクを発生すること
もなく接合できる。因みにCuの如きものとセラ
ミツクを接合する場合従来はアルミナでは接合で
きても低温焼成基板とは旨く接合できなかつたこ
とと対比すれば本発明が優れていることが判る。 発明の効果 本発明によれば１）半導体素子を搭載するとこ
ろが、高熱伝導性のあるAlN又はSiC等を用いて
接合することが可能となり、２）従来接合時に反
りやクラツク等が発生していた点を接合する両者
の中間の熱膨張係数を有するスペーサー例えば
Cu／Ｗ，Ｗ等を用いることにより、更には蝋材
として、緩衝材の役目も果たし得るAg等の高温
蝋材を使用することにより、気密性のあるクラツ
クのない接合構造を提供することができる。
第１図は本発明の要部の接合構造を示す断面
図、第２図は従来の接合構造の断面図、第３図は
α1＞α2の接合部分の変化状態を示す断面図、第４
図は本発明の一例を示す断面図、第５図は従来例
を示す断面図。 １……AlN、２……メタライズ層、３……ろ
う材（Ag／Cu）、４……メタライズ層、５……
アルミナ、６……間挿材、１１……半導体素子、
１２……Cu／Ｗ、１３……蓋状のCu／Ｗ、１４
……アルミナパツケージ、１５……ろう付、１６
……リード、１７……蓋部材、１８……メタライ
ズ層、２２ａ，２２ｂ……半導体素子を搭載する
部分、２２b-1……Cu／Ｗからなる金属部分、２
２b-2……AlN又はSiCからなるセラミツク部分。
図、第２図は従来の接合構造の断面図、第３図は
α1＞α2の接合部分の変化状態を示す断面図、第４
図は本発明の一例を示す断面図、第５図は従来例
を示す断面図。 １……AlN、２……メタライズ層、３……ろ
う材（Ag／Cu）、４……メタライズ層、５……
アルミナ、６……間挿材、１１……半導体素子、
１２……Cu／Ｗ、１３……蓋状のCu／Ｗ、１４
……アルミナパツケージ、１５……ろう付、１６
……リード、１７……蓋部材、１８……メタライ
ズ層、２２ａ，２２ｂ……半導体素子を搭載する
部分、２２b-1……Cu／Ｗからなる金属部分、２
２b-2……AlN又はSiCからなるセラミツク部分。
Claims (1)
- 【特許請求の範囲】 １ 半導体装置用セラミツク多層基板又は、IC
セラミツクパツケージ等に於ける半導体素子搭載
部を、熱伝導率が40W／ｍ・Ｋ以上の高熱伝導セ
ラミツク焼結体を用いて構成し、該セラミツク焼
結体と前記基板又はセラミツクパツケージ枠体と
を接合する接合面間に、両接合材の熱膨張係数の
中間の熱膨張係数を有する材料から成る間挿材を
介在させて、高温蝋材により接合して成ることを
特徴とする半導体素子搭載部のセラミツクの接合
構造。 ２ 高熱伝導セラミツク焼結体として、ＡＮ，
SiC，Be0，BNを用いたことを特徴とする特許
請求の範囲第１項記載の半導体装置搭載部のセラ
ミツクの接合構造。 ３ 半導体装置用セラミツク多層基板又はICセ
ラミツクパツケージが、アルミナ、ムライトその
他の低温焼成セラミツク成形体から成ることを特
徴とする特許請求の範囲第１項記載の半導体素子
搭載部のセラミツクの接合構造。 ４ 高熱伝導セラミツク焼結体が熱膨張差による
応力歪みに抗する厚さを有することを特徴とする
特許請求の範囲第１項記載の半導体素子搭載部の
セラミツクの接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13189286A JPS62290158A (ja) | 1986-06-09 | 1986-06-09 | 半導体素子塔載部のセラミツクの接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13189286A JPS62290158A (ja) | 1986-06-09 | 1986-06-09 | 半導体素子塔載部のセラミツクの接合構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7276502A Division JP2759777B2 (ja) | 1995-09-28 | 1995-09-28 | 半導体素子搭載部のセラミックの接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62290158A JPS62290158A (ja) | 1987-12-17 |
| JPH0548953B2 true JPH0548953B2 (ja) | 1993-07-22 |
Family
ID=15068590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13189286A Granted JPS62290158A (ja) | 1986-06-09 | 1986-06-09 | 半導体素子塔載部のセラミツクの接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62290158A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815189B2 (ja) * | 1987-01-13 | 1996-02-14 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2572823B2 (ja) * | 1988-09-22 | 1997-01-16 | 日本碍子株式会社 | セラミック接合体 |
| JP2952303B2 (ja) * | 1988-11-15 | 1999-09-27 | 旭テクノグラス株式会社 | 複合型回路装置 |
| KR20010045373A (ko) * | 1999-11-04 | 2001-06-05 | 마이클 디. 오브라이언 | 반도체 패키지 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519042A (en) * | 1974-07-12 | 1976-01-24 | Hitachi Ltd | Zaishitsunokotonaru butsushitsunohanda yosetsusetsuzokuhoho |
| JPS52117075A (en) * | 1976-03-27 | 1977-10-01 | Toshiba Corp | Semiconductor device |
| JPS5446474A (en) * | 1977-09-20 | 1979-04-12 | Ngk Insulators Ltd | Semiconductor package |
| JPS5649550A (en) * | 1979-09-28 | 1981-05-06 | Hitachi Ltd | Semiconductor device |
| JPS61103672A (ja) * | 1984-10-29 | 1986-05-22 | Oki Electric Ind Co Ltd | 接着構造 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678284U (ja) * | 1979-11-09 | 1981-06-25 |
-
1986
- 1986-06-09 JP JP13189286A patent/JPS62290158A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519042A (en) * | 1974-07-12 | 1976-01-24 | Hitachi Ltd | Zaishitsunokotonaru butsushitsunohanda yosetsusetsuzokuhoho |
| JPS52117075A (en) * | 1976-03-27 | 1977-10-01 | Toshiba Corp | Semiconductor device |
| JPS5446474A (en) * | 1977-09-20 | 1979-04-12 | Ngk Insulators Ltd | Semiconductor package |
| JPS5649550A (en) * | 1979-09-28 | 1981-05-06 | Hitachi Ltd | Semiconductor device |
| JPS61103672A (ja) * | 1984-10-29 | 1986-05-22 | Oki Electric Ind Co Ltd | 接着構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62290158A (ja) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4556899A (en) | Insulated type semiconductor devices | |
| US5753974A (en) | Electronic device assembly | |
| US4670771A (en) | Rectifier module | |
| US5490627A (en) | Direct bonding of copper composites to ceramics | |
| JP3461829B2 (ja) | 緩衝層を有する電力半導体素子 | |
| WO1988007761A1 (en) | Metal packages having improved thermal dissipation | |
| JPH04162756A (ja) | 半導体モジュール | |
| JP2000340876A (ja) | 光半導体素子用パッケージおよびその製造方法 | |
| US5900673A (en) | Low-temperature fusing brazing material, and wiring board and semiconductor device-housing package assembled with the same | |
| JPH0548953B2 (ja) | ||
| JP2759777B2 (ja) | 半導体素子搭載部のセラミックの接合構造 | |
| JP4013423B2 (ja) | セラミックス層と金属導体層の接合体 | |
| JPS59134852A (ja) | 集積回路パツケ−ジ | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JP2005285885A (ja) | 半導体装置 | |
| JPS6370545A (ja) | 半導体パツケ−ジ | |
| JP2525873B2 (ja) | 半導体装置用部品間の接続構造 | |
| JPH01151252A (ja) | セラミックパッケージとその製造方法 | |
| JP2687678B2 (ja) | 半導体用セラミックスパッケージ | |
| JPH06140527A (ja) | 半導体用封止装置部品 | |
| JPS6286833A (ja) | セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ | |
| JPS63122253A (ja) | 半導体パツケ−ジ | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JP3335657B2 (ja) | 半導体パッケージ | |
| JP3260512B2 (ja) | 窒化アルミニウム回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |