JPH0481331B2 - - Google Patents

Info

Publication number
JPH0481331B2
JPH0481331B2 JP58121644A JP12164483A JPH0481331B2 JP H0481331 B2 JPH0481331 B2 JP H0481331B2 JP 58121644 A JP58121644 A JP 58121644A JP 12164483 A JP12164483 A JP 12164483A JP H0481331 B2 JPH0481331 B2 JP H0481331B2
Authority
JP
Japan
Prior art keywords
pellet
base
wiring
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58121644A
Other languages
English (en)
Other versions
JPS6014456A (ja
Inventor
Kanji Ootsuka
Takayuki Okinaga
Toshiro Kuroda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP58121644A priority Critical patent/JPS6014456A/ja
Publication of JPS6014456A publication Critical patent/JPS6014456A/ja
Publication of JPH0481331B2 publication Critical patent/JPH0481331B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、さらには高密度実装が要
求される半導体装置に適用して特に効果のある技
術に関する。
［背景技術］ たとえばセラミツク等で作られたパツケージに
半導体ペレツトを取り付ける場合、パツケージ基
板のペレツト取付面に形成した金めつきと半導体
ペレツトのシリコン材料との金（Au）−シリコン
（Si）共晶構造によりペレツト付けを行つている
（特開昭58−56451号公報、日本マイクロエレクト
ロニクス協会編「IC化実装技術」100P）。
ところが、このAu−Si共晶によるペレツト付
けを行う場合、金めつきが良好に行われていない
と、Au−Siの濡れが悪くなり、ペレツト付けの
信頼性が低下してしまう。
さらに、パツケージのベース上の表面配線とし
て金メタライズ層の如き厚膜配線を使用すること
が考えられる。
前記いずれの場合にも金を用いているため、コ
ストが非常に高くなるという重大な問題点があ
る。
さらに、また、ベース上の配線として金メタラ
イズ層を使用した場合、金膜の厚みが大きいの
で、高密度実装の可能な微細配線を得ることに限
度がある等の問題がある。
また、前記した技術とは異なり、ペレツトの裏
面に形成したアルミニウム膜と、パツケージのベ
ースのペレツト取付面に形成したアルミニウム膜
ないし低融点ガラス膜とを加熱し接合させてペレ
ツト付けを行う場合もある（特開昭56−85832号、
同57−62539号公報）。
しかしながら、このペレツト付け技術において
は、そのペレツトボンデイング材料がアルミニウ
ムないし低融点であるため、ペレツトとパツケー
ジ基板との熱膨張係数の差による歪に対する吸収
力が比較的小さく、このため、ペレツトクラツク
が生じやすい。
したがつて、この技術においても前記したと同
様にペレツト付けの信頼性が低下するという問題
点がある。
また、通常、ベース上の配線はペレツト取付面
以外の領域に形成される。
このため、ベース上の配線領域が一定領域に限
られているという問題点がある。
［発明の目的］ 本発明の目的は、パツケージのベース上の配線
を微細化でき、高密度実装を可能にする半導体装
置を提供することにある。
本発明の他の目的は、ベース上の配線およびペ
レツトボンデイングを低コストで行うことのでき
る半導体装置を提供することにある。
本発明のさらに他の目的は、ベース上の配線と
して電気抵抗の低い安価な卑金属を使用した際の
ペレツト付けを容易にすることにある。
本発明のさらに他の目的は、ペレツト付け材料
を考慮したパツケージのキヤツプの封止材を使用
することにある。
本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。
［発明の概要］ 本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、次の通りである。
すなわち、パツケージ基板を構成するベースの
主面上のペレツトボンデイング位置およびその周
囲の配線形成領域のそれぞれにアルミニウムの蒸
着薄膜からなるパターンを形成し、前記ペレツト
ボンデイング位置の蒸着薄膜上に耐熱性を有する
ポリイミド樹脂からなる接合材を用いて半導体ペ
レツトをボンデイングし、前記ポリイミド樹脂の
耐熱温度よりも低い約410〜450℃の融点を有する
低融点ガラスからなる封止材を用いて前記ベース
の主面上にキヤツプを接合して前記半導体ペレツ
トを気密封止したパツケージ構造とすることによ
り、前記目的を達成するものである。
実施例 １ 第１図は本発明の実施例１である半導体装置の
断面図である。
この実施例１において、配線基板としてのパツ
ケージ基板を構成するベース１はたとえばセラミ
ツクあるいは特開昭56−66086号公報、同57−
2591号公報で開示される電気絶縁性のシリコンカ
ーバイト（SiC）を主成分とする焼結体等で作ら
れている。このベース１は複数層の積層構造より
なり、その内部には内部配線２が表面側から裏面
側まで形成されている。
前記内部配線２の裏面側には、タングステン
（Ｗ）−ニツケル（Ni）等のめつき層３および銀
（Ag）等のろう材４を介して、４２アロイ等の外
部端子用のリードピン５がパツケージのベースの
裏面から垂直方向に接続固定されている。
一方、前記ベース１の表面側には、アルミニウ
ムＡ１の蒸着膜よりなる薄膜配線６が表面配線と
してたとえばマスク蒸着もしくはホトリソグラフ
イ技術を用いて形成されている。この薄膜配線６
は内部配線２のいずれかと導電接続されている。
ホトリソグラフイ技術は前述のシリコンカーバイ
ト焼結体の表面を鏡面研摩している場合、特に好
適である。
前記薄膜配線６はベース１の表面中央部のペレ
ツトボンデイング位置にも被着されており、この
表面中央部の薄膜配線６Ａの上には、たとえばシ
リコン（Si）よりなる半導体ペレツト７がペレツ
トボンデイング用の接合材８によりボンデイング
されている。この接合材８は高耐熱性の樹脂材料
であるポリイミド樹脂等で作られている。
前記ペレツト７のボンデイングパツドはたとえ
ばアルミニウムよりなるワイヤ９で薄膜配線６に
電気的に接続されている。
さらに、前記ペレツト７、ワイヤ９等は封止材
１０でキヤツプ１１をベース１の周辺部上に接合
固定することにより気密封止されている。
この封止材１０として、本実施例では低融点ガ
ラスが用いられている。このような低融点ガラス
の溶融封止温度は約410〜450℃であるが、本実施
例でペレツトボンデイング用に用いられている接
合材８としてのポリイミド樹脂は約460℃の耐熱
性を有するので、封止温度に十分耐えることがで
きる。
前記キヤツプ１１はベース１と同様に、たとえ
ばセラミツクあるいは前述のシリコンカーバイト
を主成分とする材料で作ることができる。
本実施例においては、ベース１上の表面配線と
してアルミニウムの蒸着層等の薄膜配線６が形成
されているので、Auメタライズによつて配線を
形成する場合に較べ配線の微細化、ひいては高密
度実装化が可能となる。
また、本実施例では、表面配線およびペレツト
ボンデイング用の材料として高価な貴金属、特に
金が全く使用されていないので、大巾に低コスト
化を図ることができる。
また、ペレツトボンデイング用材料がアルミニ
ウムないし低融点ガラスである場合には、ペレツ
トとパツケージ基板との熱膨張係数の差による歪
によるペレツトクラツクが生じやすい、本実施例
においてはペレツトボンデイング用の接合材８と
してポリイミド樹脂などの樹脂材料を用いている
ので、その歪に対する吸収力によつてペレツトク
ラツクを防止することができる。
また、配線として形成した金属層をペレツト付
けに用いるのが通常であるが、アルミニウムはそ
のままではペレツト付けに用いることはできな
い。この点、本実施例によれば容易にペレツト付
けができるうえ、封止温度まで考慮しているので
信頼性を高めることができる。
［効果］ (1) パツケージのベース上の配線として電気抵抗
の低い卑金続の薄膜配線を形成しているので、
高速な半導体装置を実現できる。
(2) 配線およびペレツトボンデイング用の材料と
して高価な貴金属、特に金を用いていないの
で、コストの低減を図ることができる。
(3) パツケージのベース上の配線として電気抵抗
の低い卑金続の薄膜配線をマスク蒸着あるいは
ホトリソグラフイ技術により形成することが可
能であるので、配線の微細化が可能であり、高
密度実装を実現できる。
(4) ペレツトボンデイング用の材料として樹脂材
料を用いているので、ペレツト付けに使用する
のが困難な銅、アルミニウム等をペレツト付け
に使用せずに済み、ペレツト付けを容易にでき
る。
(5) ペレツト付けに使用される樹脂材料の耐熱温
度を考慮して、それよりも低い封止温度のパツ
ケージのキヤツプの封止材を使用しているの
で、確実な封止ができ、また、ペレツト付けの
信頼性を高めることができる。
(6) ペレツトボンデイング用材料として樹脂材料
を用いるので、その歪に対する吸収力によつて
ペレツトクラツクを防止することができる。
(7) 樹脂材料によつてペレツトが固着されるベー
ス上にも薄膜配線が形成されているので、ベー
ス上の配線領域の拡大化を有効的に図ることが
できる。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。
たとえば、ペレツトボンデイング用の樹脂材料
は、好ましくは、熱伝導性を良くする材料の粉末
たとえば銀を添加したものを用いることができ
る。
また、ペレツトボンデイング位置におけるベー
ス上の薄膜配線は省略することができる。
［利用分野］ 以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である１個
のペレツトを有する半導体装置に適用した場合に
ついて説明したが、それに限定されるものではな
く、たとえば、複数個のペレツトよりなるマルチ
チツプ型の半導体装置等にも適用できる。
本発明は少なくとも配線基板上に電気抵抗の小
さい卑金属の薄膜配線を有し、樹脂材料でペレツ
トを固着する半導体装置であれば適用できる。
【図面の簡単な説明】
第１図は本発明の実施例１である半導体装置の
断面図、 １……パツケージのベース、２……内部配線、
３……めつき層、４……ろう材、５……リードピ
ン、６，６Ａ……薄膜配線、７……ペレツト、８
……ペレツトボンデイング用の接合材、９……ワ
イヤ、１０……封止材。

Claims (1)

    【特許請求の範囲】
  1. １ パツケージ基板を構成するベースと、前記ベ
    ースの主面上のペレツトボンデイング位置および
    その周囲の配線形成領域のそれぞれにパターン形
    成されたアルミニウムの蒸着薄膜と、前記ペレツ
    トボンデイング位置の蒸着薄膜上に耐熱性を有す
    るポリイミド樹脂からなる接合材を用いてボンデ
    イングされた半導体ペレツトと、前記ポリイミド
    樹脂の耐熱温度よりも低い約410〜450℃の融点を
    有する低融点ガラスからなる封止材を用いて前記
    ベースの主面上に接合された、前記半導体ペレツ
    トを気密封止するためのキヤツプとを有すること
    を特徴とする半導体装置。
JP58121644A 1983-07-06 1983-07-06 半導体装置 Granted JPS6014456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58121644A JPS6014456A (ja) 1983-07-06 1983-07-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58121644A JPS6014456A (ja) 1983-07-06 1983-07-06 半導体装置

Publications (2)

Publication Number Publication Date
JPS6014456A JPS6014456A (ja) 1985-01-25
JPH0481331B2 true JPH0481331B2 (ja) 1992-12-22

Family

ID=14816356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58121644A Granted JPS6014456A (ja) 1983-07-06 1983-07-06 半導体装置

Country Status (1)

Country Link
JP (1) JPS6014456A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101652482B1 (ko) * 2015-05-12 2016-08-30 메디컬아이피 주식회사 투명 입체물 제작방법과 이를 통해 생성된 투명 입체물

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5165568A (ja) * 1974-12-04 1976-06-07 Hitachi Ltd
JPS558057A (en) * 1978-07-04 1980-01-21 Hitachi Ltd Semiconductor
JPS56155555A (en) * 1980-05-06 1981-12-01 Seiko Epson Corp Semiconductor device
JPS5795952U (ja) * 1980-12-03 1982-06-12
JPS5848944A (ja) * 1981-09-18 1983-03-23 Hitachi Ltd 気密封止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101652482B1 (ko) * 2015-05-12 2016-08-30 메디컬아이피 주식회사 투명 입체물 제작방법과 이를 통해 생성된 투명 입체물

Also Published As

Publication number Publication date
JPS6014456A (ja) 1985-01-25

Similar Documents

Publication Publication Date Title
JPH0883818A (ja) 電子部品組立体
JPH02146747A (ja) 半導体装置
JPH11503565A (ja) 集積回路装置を収容するための部品
JPH09213829A (ja) Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板
JPH0481331B2 (ja)
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPS6370545A (ja) 半導体パツケ−ジ
JP3808357B2 (ja) 配線基板
JP3881542B2 (ja) 配線基板
JPS6083356A (ja) 半導体装置
JPS6129139A (ja) 半導体装置
JP3810335B2 (ja) 配線基板
JP4071893B2 (ja) 配線基板およびその実装構造
KR960039307A (ko) 반도체장치 및 반도체소자탑재용필름
JPS6233336Y2 (ja)
JP2710893B2 (ja) リード付き電子部品
JP2764340B2 (ja) 半導体素子収納用パッケージ
JP3198144B2 (ja) 半導体パッケージ
JPH0756886B2 (ja) 半導体パッケージの製造方法
JPH0763080B2 (ja) 半導体パツケ−ジ構造体
JPS638621B2 (ja)
JPH0467784B2 (ja)
JP3850338B2 (ja) 配線基板
JPH08125080A (ja) 半導体装置及びその製造方法
JP2503690B2 (ja) ヒ―トシンク搭載型半導体装置