JPS638621B2 - - Google Patents
Info
- Publication number
- JPS638621B2 JPS638621B2 JP57169515A JP16951582A JPS638621B2 JP S638621 B2 JPS638621 B2 JP S638621B2 JP 57169515 A JP57169515 A JP 57169515A JP 16951582 A JP16951582 A JP 16951582A JP S638621 B2 JPS638621 B2 JP S638621B2
- Authority
- JP
- Japan
- Prior art keywords
- paste
- silicon carbide
- alumina
- lead pin
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 19
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000011572 manganese Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000009413 insulation Methods 0.000 description 5
- 238000005219 brazing Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は炭化珪素基板に端子のリードピンをア
ルミナペーストを介在して接着せしめた半導体装
置に関するものである。
ルミナペーストを介在して接着せしめた半導体装
置に関するものである。
(2) 技術の背景
半導体部品はチツプの保護、配線板への搭載の
必要性からパツケージに封入される。この場合チ
ツプは通常チツプ接着のパツドと端子引出し線を
メタライズしたセラミツク基板上に接着しリード
をボンデイングしてふたをのせてシールする。セ
ラミツク基板はアルミナ（Al2O3）が主として用
いられている。しかし半導体集積回路チツプが大
型化し、且つハイパワー化、高密度化し消費電力
が増大する傾向になるにつれて最近熱伝導率が良
く、線膨張係数がシリコンにほぼ等しく、且つセ
ラミツク基板に対して強度の高い炭化珪素
（SiC）基板がセラミツク基板の代わりに使われ
るようになつてきている。
必要性からパツケージに封入される。この場合チ
ツプは通常チツプ接着のパツドと端子引出し線を
メタライズしたセラミツク基板上に接着しリード
をボンデイングしてふたをのせてシールする。セ
ラミツク基板はアルミナ（Al2O3）が主として用
いられている。しかし半導体集積回路チツプが大
型化し、且つハイパワー化、高密度化し消費電力
が増大する傾向になるにつれて最近熱伝導率が良
く、線膨張係数がシリコンにほぼ等しく、且つセ
ラミツク基板に対して強度の高い炭化珪素
（SiC）基板がセラミツク基板の代わりに使われ
るようになつてきている。
(3) 従来技術の問題点
第１図は半導体パツケージを示す概略断面図で
あり、第２図は第１図のＸ、Ｙ切断面を示す。
あり、第２図は第１図のＸ、Ｙ切断面を示す。
第１図及び第２図においてSiC基板１にチツプ
２が載置されており、該チツプ２からSiC基板１
へ配線３が形成されており該チツプ２及び配線３
をシールするようにキヤツプ４が配設されてい
る。又SiC基板には外部と電気的に接続させるた
めに（外部）リードピンがＡ点で接着されてい
る。
２が載置されており、該チツプ２からSiC基板１
へ配線３が形成されており該チツプ２及び配線３
をシールするようにキヤツプ４が配設されてい
る。又SiC基板には外部と電気的に接続させるた
めに（外部）リードピンがＡ点で接着されてい
る。
第３図は第１図のＡ点近傍の従来構造を説明す
るための概略断面図である。
るための概略断面図である。
第３図において、約1.5ないし３mmの厚さを有
するSiC基板１に３ないし10μmの厚みのSiO2膜
６を設け更にその上にSiCを絶縁するため市販グ
レーズ用のガラス膜７が20〜30μmの厚みに設け
られ、そして該グレーズ用ガラス膜７上にCuの
ペースト８のパターンが800〜1000℃で焼付けら
れており、前述の外部と電気的接続を得るため外
部リード５がCuのペースト８にハンダ付け９せ
しめられている。このような構造によつて得られ
たリードピン５はハンダ付け強度に本質的に左右
されその値は５Kg／mm2程度であり0.45φmmの径の
ピンであれば１〜２Kg／本程度でハンダ付け部又
はリードピンが破壊する。更に又グレーズ用ガラ
ス膜７Cuペーストを焼付けるのに窒素ガス雰囲
気中で800〜1000℃の温度で行なわれるが、この
処理中にガラス膜７が還元されて絶縁性が低下す
ることがある。Cuペーストの代わりにPd／Ag、
Pt／Ag又はAuペースト等を用いて行なえばCu
ペーストを用いる場合のような窒素雰囲気中で焼
付ける必要がなくガラス膜７の絶縁性は維持され
るものの、貴金属のためコストが高くつく。また
強度的にも十分なものが得られない。
するSiC基板１に３ないし10μmの厚みのSiO2膜
６を設け更にその上にSiCを絶縁するため市販グ
レーズ用のガラス膜７が20〜30μmの厚みに設け
られ、そして該グレーズ用ガラス膜７上にCuの
ペースト８のパターンが800〜1000℃で焼付けら
れており、前述の外部と電気的接続を得るため外
部リード５がCuのペースト８にハンダ付け９せ
しめられている。このような構造によつて得られ
たリードピン５はハンダ付け強度に本質的に左右
されその値は５Kg／mm2程度であり0.45φmmの径の
ピンであれば１〜２Kg／本程度でハンダ付け部又
はリードピンが破壊する。更に又グレーズ用ガラ
ス膜７Cuペーストを焼付けるのに窒素ガス雰囲
気中で800〜1000℃の温度で行なわれるが、この
処理中にガラス膜７が還元されて絶縁性が低下す
ることがある。Cuペーストの代わりにPd／Ag、
Pt／Ag又はAuペースト等を用いて行なえばCu
ペーストを用いる場合のような窒素雰囲気中で焼
付ける必要がなくガラス膜７の絶縁性は維持され
るものの、貴金属のためコストが高くつく。また
強度的にも十分なものが得られない。
(4) 発明の目的
上記欠点を鑑み本発明の目的はリードピン強度
が強く且つSiC基板に対する絶縁性の安定した信
頼性のある半導体装置を提供することである。
が強く且つSiC基板に対する絶縁性の安定した信
頼性のある半導体装置を提供することである。
(5) 発明の構成
本発明の目的は表面にアルミナ層が形成された
炭化珪素基板と、該炭化珪素基板上に搭載された
半導体チツプと、該アルミナ層上に高融点金属に
よつて形成され、該半導体チツプに電気的に接続
されているパツドと、該パツドに硬ろう付された
リードピンと、を具備することを特徴とする半導
体装置によつて達成される。
炭化珪素基板と、該炭化珪素基板上に搭載された
半導体チツプと、該アルミナ層上に高融点金属に
よつて形成され、該半導体チツプに電気的に接続
されているパツドと、該パツドに硬ろう付された
リードピンと、を具備することを特徴とする半導
体装置によつて達成される。
すなわち本発明の半導体装置は従来のグレーズ
用ガラス膜の代わりにアルミナペーストを用い、
又パツド用金属としてCu、Pd／Ag等の代わりに
高融点金属を用い、更に端子であるリードピンを
ハンダ付でなく硬ろう付けによつて該パツド金属
に接合せしめた構造である。
用ガラス膜の代わりにアルミナペーストを用い、
又パツド用金属としてCu、Pd／Ag等の代わりに
高融点金属を用い、更に端子であるリードピンを
ハンダ付でなく硬ろう付けによつて該パツド金属
に接合せしめた構造である。
なお本発明では炭化珪素基板とアルミナ
（Al2O3）ペースト層との間に二酸化珪素（SiO2）
膜を介在させるのがSiC基板の絶縁性を高める上
で好ましい。
（Al2O3）ペースト層との間に二酸化珪素（SiO2）
膜を介在させるのがSiC基板の絶縁性を高める上
で好ましい。
(6) 発明の実施例
以下本発明を実施例に基づいて詳細に説明す
る。
る。
第４図は本発明に係る実施例を説明するための
概略断面図である。
概略断面図である。
第４図に示すように、炭化珪素基板１表面上に
膜厚が３ないし10μmのSiO2膜６が1400ないし
1450℃の酸化処理によつて形成されており、
SiO2膜６上にアルミナペースト層１０が公知の
スクリーン印刷によつて形成され且つ1500ないし
1600℃の高温でSiO2膜と密着性よく焼付けられ
ており、且つアルミナペースト層１０の表面にパ
ツド用としてMo／Mnのペースト層１１を塗布
後、1400ないし1450℃で焼付けられ、更にMo／
Mnのペースト層１１に外部リードピン５が銀ろ
う１２を用いてろう付けされている。またアルミ
ナペーストは高融点を有するので高融点金属の
Mo／Mnペーストの他にMo、Ｗ等の金属ペース
トも上記のような1400ないし1550℃の高温で密着
性よくアルミナペースト層１０に被着せしめられ
る。又密着性よくアルミナペースト層１０に被着
されたMo／Mnペースト層にコバールからなる
外部リードピン５を銀ろう１２を用いて800ない
し830℃で窒素と水素の混合ガス中で硬ろう付け
されている。本発明の場合アルミナペーストを用
いることによつて従来より高温でパツド及びリー
ドピンの取り付けを行なうことが可能となり、従
つて密着強度が向上する。銀ろう付された状態で
例えば径が0.45mmのリードピンの引張り強度は１
本当たり８ないし10Kgと従来の５〜10倍程度にな
りリードピン材質そのものの強度に迄向上する。
又SiO2膜６はなくともアルミナペースト層１０
によつてSiC基板１との絶縁性を安定して保持さ
せることが可能である。なお高融点金属層１０に
リードピン５を硬ろう付けする場合は銀ろうの他
にマンガンろう真ちゆうろうでもよい。そのよう
なろう付けの前に無電解ニツケルを金属部にメツ
キしたり、又リードピン５をろう付け後更に金属
部にニツケル金等をメツキするのは従来技術と同
様である。
膜厚が３ないし10μmのSiO2膜６が1400ないし
1450℃の酸化処理によつて形成されており、
SiO2膜６上にアルミナペースト層１０が公知の
スクリーン印刷によつて形成され且つ1500ないし
1600℃の高温でSiO2膜と密着性よく焼付けられ
ており、且つアルミナペースト層１０の表面にパ
ツド用としてMo／Mnのペースト層１１を塗布
後、1400ないし1450℃で焼付けられ、更にMo／
Mnのペースト層１１に外部リードピン５が銀ろ
う１２を用いてろう付けされている。またアルミ
ナペーストは高融点を有するので高融点金属の
Mo／Mnペーストの他にMo、Ｗ等の金属ペース
トも上記のような1400ないし1550℃の高温で密着
性よくアルミナペースト層１０に被着せしめられ
る。又密着性よくアルミナペースト層１０に被着
されたMo／Mnペースト層にコバールからなる
外部リードピン５を銀ろう１２を用いて800ない
し830℃で窒素と水素の混合ガス中で硬ろう付け
されている。本発明の場合アルミナペーストを用
いることによつて従来より高温でパツド及びリー
ドピンの取り付けを行なうことが可能となり、従
つて密着強度が向上する。銀ろう付された状態で
例えば径が0.45mmのリードピンの引張り強度は１
本当たり８ないし10Kgと従来の５〜10倍程度にな
りリードピン材質そのものの強度に迄向上する。
又SiO2膜６はなくともアルミナペースト層１０
によつてSiC基板１との絶縁性を安定して保持さ
せることが可能である。なお高融点金属層１０に
リードピン５を硬ろう付けする場合は銀ろうの他
にマンガンろう真ちゆうろうでもよい。そのよう
なろう付けの前に無電解ニツケルを金属部にメツ
キしたり、又リードピン５をろう付け後更に金属
部にニツケル金等をメツキするのは従来技術と同
様である。
(7) 発明の効果
以上説明したように本発明に係る半導体装置に
よれば強いリードピン強度と、SiC基板に対する
安定した絶縁性を得て、高い信頼性を得ることが
出来る。
よれば強いリードピン強度と、SiC基板に対する
安定した絶縁性を得て、高い信頼性を得ることが
出来る。
第１図及び第２図は半導体パツケージを説明す
るための概略図であり、第３図は第１図のＡ点近
傍の従来構造を説明するための概略断面図であ
り、第４図は本発明に係る実施例を説明するため
の概略断面図である。 １…SiC基板、２…半導体チツプ、３…配線、
４…キヤツプ、５…リードピン、６…SiO2膜、
７…グレーズ用ガラス膜、８…Pd／Agペースト
層、９…ハンダ、１０…アルミナペースト層、１
１…Mo／Mn層、１２…銀ろう。
るための概略図であり、第３図は第１図のＡ点近
傍の従来構造を説明するための概略断面図であ
り、第４図は本発明に係る実施例を説明するため
の概略断面図である。 １…SiC基板、２…半導体チツプ、３…配線、
４…キヤツプ、５…リードピン、６…SiO2膜、
７…グレーズ用ガラス膜、８…Pd／Agペースト
層、９…ハンダ、１０…アルミナペースト層、１
１…Mo／Mn層、１２…銀ろう。
Claims (1)
- 【特許請求の範囲】 １ 表面にアルミナ層が形成された炭化珪素基板
と、 該炭化珪素基板上に搭載された半導体チツプ
と、該アルミナ層上に高融点金属によつて形成さ
れ、該半導体チツプに電気的に接続されているパ
ツドと、 該パツドに硬ろう付されたリードピンと、を具
備することを特徴とする半導体装置。 ２ 前記炭化珪素基板と前記アルミナ層間に二酸
化シリコン膜を介在せしめることを特徴とする特
許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169515A JPS5961054A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169515A JPS5961054A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961054A JPS5961054A (ja) | 1984-04-07 |
| JPS638621B2 true JPS638621B2 (ja) | 1988-02-23 |
Family
ID=15887933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57169515A Granted JPS5961054A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961054A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3340350B2 (ja) * | 1997-04-18 | 2002-11-05 | 富士通株式会社 | 薄膜多層基板及び電子装置 |
| US7918745B2 (en) | 2003-08-11 | 2011-04-05 | Cobra Golf, Inc. | Golf club head with alignment system |
| US8096039B2 (en) | 2003-08-11 | 2012-01-17 | Cobra Golf Incorporated | Golf club head with alignment system |
-
1982
- 1982-09-30 JP JP57169515A patent/JPS5961054A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5961054A (ja) | 1984-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0153737B1 (en) | Circuit substrate having high thermal conductivity | |
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JPS638621B2 (ja) | ||
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP2000086368A (ja) | 窒化物セラミックス基板 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000022017A (ja) | セラミック配線基板およびその実装構造 | |
| JP3784209B2 (ja) | 半導体素子搭載用の配線基板およびその実装構造 | |
| JPH1117344A (ja) | 多層配線基板 | |
| JP2784095B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08125080A (ja) | 半導体装置及びその製造方法 | |
| JPH03292761A (ja) | チップキャリヤ |