JP6819385B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6819385B2 JP6819385B2 JP2017053083A JP2017053083A JP6819385B2 JP 6819385 B2 JP6819385 B2 JP 6819385B2 JP 2017053083 A JP2017053083 A JP 2017053083A JP 2017053083 A JP2017053083 A JP 2017053083A JP 6819385 B2 JP6819385 B2 JP 6819385B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- semiconductor element
- circuit
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Description
例えば、風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子は、動作時の発熱量が多いことから、これを搭載する基板としては、例えば窒化アルミニウムや窒化ケイ素などからなるセラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、絶縁回路基板としては、セラミックス基板の他方の面に金属板を接合して金属層が形成したものも提供されている。
そして、絶縁回路基板の他方の面側には、ヒートシンクが接合されており、半導体素子から絶縁回路基板側に伝達された熱を、ヒートシンクを介して外部へ放散する構成とされている。
また、特許文献3においては、実装基板と半導体デバイスのドレインパッド電極とを固相拡散接合した半導体装置が提案されている。
そして、半導体素子と回路層とが固相拡散接合によって直接接合されるとともに、半導体素子と回路層とが確実に接合されているので、半導体素子において発生した熱を効率良く絶縁回路基板側へと伝達でき、放熱特性に優れた半導体装置を得ることができる。
また、前記固相拡散接合工程において、前記メタライズ層を構成する金属を拡散させることにより、前記メタライズ層を消失させているので、メタライズ層の金属が十分に拡散することになり、前記回路層のアルミニウムと前記メタライズ層の金属とを十分に相互拡散させることができ、半導体素子と回路層とを確実に接合することができる。
銅、銀、金から選択されるいずれか一種または二種以上の金属は、アルミニウムと相互拡散する金属であるため、固相拡散接合工程における加熱温度を380℃以上、前記メタライズ層を構成する銅、銀、金とアルミニウムとの共晶温度未満の範囲内とした場合であっても、前記回路層のアルミニウムと前記メタライズ層の金属とを十分に相互拡散させることができ、半導体素子と回路層とを確実に接合することができる。
この場合、回路層のアルミニウムやメタライズ層の金属が、素子本体にまで拡散されることを抑制することができ、半導体素子の特性が変化することを抑制できる。
この場合、前記回路層のアルミニウムがバリア層にまで達するように拡散されているので、前記回路層のアルミニウムと前記メタライズ層の金属とが十分に相互拡散しており、半導体素子と回路層とを確実に接合することができる。
図1に、本発明の実施形態である半導体装置の製造方法によって製造された半導体装置を示す。本実施形態における半導体装置は、絶縁回路基板に搭載される半導体素子として、パワー半導体素子が用いられたパワーモジュールとされている。
この回路層12には、回路パターンが形成されており、その一方の面(図1において上面)が、半導体素子40が搭載される搭載面されている。ここで、回路層12の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では0.6mmに設定されている。
ここで、金属層13の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では0.6mmに設定されている。
このヒートシンク31は、絶縁回路基板10の金属層13と、ろう材を用いて接合されている。
ここで、図2に、回路層12と半導体素子40との接合界面の拡大図を、図3に、回路層12に接合前の半導体素子40のメタライズ層42近傍の拡大図を示す。
また、このバリア層43は、回路層12のアルミニウム及びメタライズ層42の銅が、素子本体41にまで拡散することを抑制している。
まず、セラミックス基板11の一方の面及び他方の面に、ろう材を介して、それぞれアルミニウム板を積層する。そして、真空条件下において、積層方向に加圧した状態で加熱して、セラミックス基板11とアルミニウム板を接合し、回路層12及び金属層13を形成する。
このようにして、本実施形態である絶縁回路基板10が製造される。
次に、絶縁回路基板10の金属層13の他方の面側に、ろう材を介して、ヒートシンク31を積層する。そして、真空条件下において、積層方向に加圧した状態で加熱して、セラミックス基板11とヒートシンクとを接合する。
このようにして、本実施形態であるヒートシンク付き絶縁回路基板30が製造される。
また、素子本体41の一方の端面に、バリア層43となるチタン層43a及びニッケル層43bを形成する。このバリア層43(チタン層43a及びニッケル層43b)は、スパッタ法等の公知の成膜技術によって形成することができる。
次に、バリア層43に積層するように、メタライズ層42を形成する。このメタライズ層42は、バリア層43と同様に、スパッタ法等の公知の成膜技術によって形成することができる。
このようにして、メタライズ層42及びバリア層43を備えた半導体素子40が製造される。
そして、図5に示すように、絶縁回路基板10の回路層12の上に半導体素子40を積層する。本実施形態においては、メタライズ層42が、回路層12と接するように、半導体素子40を積層する。
次に、図5に示すように、積層された絶縁回路基板10と半導体素子40とを、積層方向に加圧するとともに加熱して、半導体素子40のメタライズ層42と回路層12とを固相拡散接合する。
ここで、固相拡散接合工程S02における加熱温度が380℃以上、メタライズ層42を構成する金属とアルミニウムとの共晶温度未満の範囲内とされている。なお、例えば、メタライズ層42が銅で構成されている場合、加熱温度は380℃以上548℃未満となり、銀で構成されている場合、加熱温度は380℃以上567℃未満となり、金で構成されている場合、加熱温度は380℃以上525℃未満となる。
また、加熱温度における保持時間が30min以上120min以下の範囲内とされている。さらに、積層方向の加圧荷重が1.0kgf/cm2以上30kgf/cm2以下(0.1MPa以上3.0MPa以下)の範囲内とされている。
例えば、本実施形態においては、バリア層43としてチタン層43aとニッケル層43bとが積層された構造として説明したが、これに限定されることはなく、ニッケル、チタン又はクロムのいずれか一種または二種以上からなるものであればよく、例えば図6に示すように、バリア層143をクロムからなる一層で形成してもよい。
また、絶縁層の他方の面側にアルミニウム又はアルミニウム合金からなる金属層を形成したものとして説明したが、これに限定されることはなく、金属層を形成しなくてもよいし、金属層を銅等の他の金属で構成してもよい。さらに、金属層を銅層とアルミニウム層との積層構造としてもよい。
さらに、本実施形態では、ヒートシンクを、アルミニウム又はアルミニウム合金で構成したものとして説明したが、これに限定されることはなく、銅又は銅合金、あるいは、炭素質多孔質体に金属を含浸させた炭素質複合材料で構成されたものであってもよい。
なお、セラミックス基板と回路層及び金属層となるアルミニウム板との接合は、Al−7.5mass%Siろう材箔(厚さ12μm)を用いて、真空雰囲気(10−4Pa)、加圧荷重0.3MPa、加熱温度642℃、保持時間30minの条件で接合した。
従来例においては、Pbフリーはんだ(組成:Sn−3.0mass%Ag−0.5mass%Cu)を用いて、熱源チップを回路層上に接合した。
得られた従来例及び本発明例の半導体装置の熱抵抗を以下のように測定した。
投入電力5Wとした際の熱源チップの温度と雰囲気温度(25℃)から以下の式で熱抵抗を算出した。
(熱源チップ温度−雰囲気温度)/投入電力
接合時の加熱温度が本発明よりも高い比較例2−4においては、回路層が溶融してしまった。このため、熱抵抗の測定を実施しなかった。
半導体素子(熱源チップ)と回路層とをはんだ接合した従来例においては、熱抵抗が33.0K/Wと比較的高くなった。
以上のことから、本発明例によれば、回路層と半導体素子とを固相拡散接合によって確実に接合することができ、半導体素子において発生した熱を効率良く絶縁回路基板側へと伝達でき、放熱特性に優れた半導体装置を製造できることが確認された。
10 絶縁回路基板
11 セラミックス基板(絶縁層)
12 回路層
13 金属層
40 半導体素子
41 素子本体
42 メタライズ層
43 バリア層
Claims (4)
- 絶縁層の一方の面に回路層が形成された絶縁回路基板と、前記回路層上に接合された半導体素子と、を備えた半導体装置の製造方法であって、
前記回路層の前記半導体素子との接合面は、アルミニウム又はアルミニウム合金で構成されており、
前記半導体素子は、素子本体と、アルミニウムと相互拡散する金属を含有するメタライズ層と、を備えており、
前記メタライズ層が前記回路層に接触するように、前記半導体素子を前記回路層に積層する積層工程と、
前記半導体素子及び前記絶縁回路基板を、積層方向に加圧するとともに加熱して、前記半導体素子の前記メタライズ層と前記回路層とを固相拡散接合する固相拡散接合工程と、
を有し、
前記固相拡散接合工程における加熱温度が380℃以上、前記メタライズ層を構成する金属とアルミニウムとの共晶温度未満とされており、
前記固相拡散接合工程において、前記メタライズ層を構成する金属を拡散させることにより、前記メタライズ層を消失させることを特徴とする半導体装置の製造方法。 - 前記メタライズ層は、アルミニウムと相互拡散する金属として、銅、銀、金から選択されるいずれか一種または二種以上を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記メタライズ層と前記素子本体との間に、ニッケル、チタン又はクロムのいずれか一種または二種以上からなるバリア層が形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記バリア層に、前記回路層のアルミニウムを拡散させることを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017053083A JP6819385B2 (ja) | 2017-03-17 | 2017-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017053083A JP6819385B2 (ja) | 2017-03-17 | 2017-03-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018157080A JP2018157080A (ja) | 2018-10-04 |
JP6819385B2 true JP6819385B2 (ja) | 2021-01-27 |
Family
ID=63717394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017053083A Active JP6819385B2 (ja) | 2017-03-17 | 2017-03-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6819385B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022063488A (ja) | 2020-10-12 | 2022-04-22 | ローム株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3506393B2 (ja) * | 1993-03-11 | 2004-03-15 | 株式会社東芝 | 液晶表示装置とその製造方法、プリンタとその製造方法 |
JP4508189B2 (ja) * | 2004-03-02 | 2010-07-21 | 富士電機ホールディングス株式会社 | 半導体モジュールの製造方法 |
JP6044885B2 (ja) * | 2012-08-08 | 2016-12-14 | パナソニックIpマネジメント株式会社 | 実装方法 |
WO2014046130A1 (ja) * | 2012-09-21 | 2014-03-27 | 三菱マテリアル株式会社 | アルミニウム部材と銅部材との接合構造 |
JP6142584B2 (ja) * | 2013-03-08 | 2017-06-07 | 三菱マテリアル株式会社 | 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法 |
JP2015155108A (ja) * | 2014-02-21 | 2015-08-27 | 三菱電機株式会社 | 金属接合体、アンテナ用導波路及び半導体装置 |
JP6020496B2 (ja) * | 2014-03-20 | 2016-11-02 | 株式会社豊田中央研究所 | 接合構造体およびその製造方法 |
-
2017
- 2017-03-17 JP JP2017053083A patent/JP6819385B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018157080A (ja) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102422607B1 (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 및 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 히트 싱크의 제조 방법 | |
TWI702693B (zh) | 附冷卻器電力模組用基板及其製造方法 | |
KR102170623B1 (ko) | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
TWI609461B (zh) | 接合體之製造方法及功率模組用基板之製造方法 | |
TWI569914B (zh) | 接合體及功率模組用基板 | |
JP5957862B2 (ja) | パワーモジュール用基板 | |
TW201531188A (zh) | 接合體及功率模組用基板 | |
KR102154369B1 (ko) | 파워 모듈 | |
TW201523803A (zh) | 接合體及功率模組用基板 | |
JP2010098057A (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板 | |
TW201841310A (zh) | 附有散熱片絕緣電路基板之製造方法 | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
JP6819385B2 (ja) | 半導体装置の製造方法 | |
JP2014039062A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
JP6819299B2 (ja) | 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
WO2016167217A1 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法 | |
JP3934966B2 (ja) | セラミック回路基板 | |
JP2015095624A (ja) | 接合体及びパワーモジュール用基板 | |
JP5648705B2 (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板 | |
JP6673635B2 (ja) | 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法、及び、接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク | |
TWI780113B (zh) | 陶瓷/鋁-碳化矽複合材料接合體之製造方法、及附散熱塊之功率模組用基板之製造方法 | |
JP2010098058A (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及びヒートシンク付パワーモジュール用基板の製造方法 | |
JP2017183360A (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP2018032731A (ja) | ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6819385 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |