JP6819385B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6819385B2
JP6819385B2 JP2017053083A JP2017053083A JP6819385B2 JP 6819385 B2 JP6819385 B2 JP 6819385B2 JP 2017053083 A JP2017053083 A JP 2017053083A JP 2017053083 A JP2017053083 A JP 2017053083A JP 6819385 B2 JP6819385 B2 JP 6819385B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
aluminum
circuit
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017053083A
Other languages
English (en)
Other versions
JP2018157080A (ja
Inventor
航 岩崎
航 岩崎
雅人 駒崎
雅人 駒崎
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to JP2017053083A priority Critical patent/JP6819385B2/ja
Publication of JP2018157080A publication Critical patent/JP2018157080A/ja
Application granted granted Critical
Publication of JP6819385B2 publication Critical patent/JP6819385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Description

この発明は、絶縁層の一方の面に回路層が形成された絶縁回路基板と、この絶縁回路基板の回路層に接合された半導体素子と、を備えた半導体装置の製造方法に関するものである。
パワーモジュール及び熱電モジュールにおいては、絶縁層の一方の面に導電材料からなる回路層を形成した絶縁回路基板に、パワー半導体素子及び熱電素子が接合された構造とされている。
例えば、風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子は、動作時の発熱量が多いことから、これを搭載する基板としては、例えば窒化アルミニウムや窒化ケイ素などからなるセラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、絶縁回路基板としては、セラミックス基板の他方の面に金属板を接合して金属層が形成したものも提供されている。
例えば、特許文献1には、セラミックス基板の一方の面及び他方の面にアルミニウム板または銅板からなる回路層及び金属層が形成された絶縁回路基板が開示されている。
そして、絶縁回路基板の他方の面側には、ヒートシンクが接合されており、半導体素子から絶縁回路基板側に伝達された熱を、ヒートシンクを介して外部へ放散する構成とされている。
上述の半導体装置においては、例えば特許文献2に記載されているように、上述の絶縁回路基板の回路層と半導体素子とは、はんだ材を介して接合されている。ここで、特許文献2においては、回路層がアルミニウムまたはアルミニウム合金で構成されていることから、回路層の表面に電解めっき等によってNiめっき膜を形成し、このNiめっき膜上にはんだ材を配設して半導体素子を接合している。
また、特許文献3においては、実装基板と半導体デバイスのドレインパッド電極とを固相拡散接合した半導体装置が提案されている。
特許第3171234号公報 特開2004−172378号公報 特開2013−175697号公報
ところで、特許文献2に開示されているように、回路層と半導体素子とをはんだ材を介して接合した場合には、回路層と半導体素子との間に形成されたはんだ層の熱伝導率が回路層等に比べて低いため、このはんだ層が熱抵抗となり、半導体素子において発生した熱を絶縁回路基板側へと効率良く伝達することができず、半導体装置の放熱特性が低下するといった問題があった。
一方、特許文献3においては、半導体デバイスと実装基板とを固相拡散接合によって直接接合していることから、熱抵抗となるはんだ層等が形成されていない。しかしながら、特許文献3においては、固相拡散接合時の加熱温度が200℃以上350℃以下と比較的低温条件とされており、半導体デバイスと実装基板との間の拡散が不十分であって、半導体デバイスと実装基板とを十分に接合することができず、接合界面が熱抵抗となり、半導体デバイスで発生した熱を実装基板側へと効率良く伝達することができないおそれがあった。
特に、最近では、半導体装置の使用環境も高温条件となり、かつ、半導体素子自体の発熱量も大きくなる傾向にあるため、従来にも増して放熱特性に優れた半導体装置が要求されている。
この発明は、前述した事情に鑑みてなされたものであって、回路層と半導体素子とを固相拡散接合によって確実に接合することができ、半導体素子において発生した熱を効率良く絶縁回路基板側へと伝達でき、放熱特性に優れた半導体装置を得ることができる半導体装置の製造方法を提供することを目的とする。
このような課題を解決して前記目的を達成するために、本発明の半導体装置の製造方法は、絶縁層の一方の面に回路層が形成された絶縁回路基板と、前記回路層上に接合された半導体素子と、を備えた半導体装置の製造方法であって、前記回路層の前記半導体素子との接合面は、アルミニウム又はアルミニウム合金で構成されており、前記半導体素子は、素子本体と、アルミニウムと相互拡散する金属を含有するメタライズ層と、を備えており、前記メタライズ層が前記回路層に接触するように、前記半導体素子を前記回路層に積層する積層工程と、前記半導体素子及び前記絶縁回路基板を、積層方向に加圧するとともに加熱して、前記半導体素子の前記メタライズ層と前記回路層とを固相拡散接合する固相拡散接合工程と、を有し、前記固相拡散接合工程における加熱温度が380℃以上、前記メタライズ層を構成する金属とアルミニウムとの共晶温度未満とされており、前記固相拡散接合工程において、前記メタライズ層を構成する金属を拡散させることにより、前記メタライズ層を消失させることを特徴としている。
この構成の半導体装置の製造方法によれば、前記回路層の前記半導体素子との接合面がアルミニウム又はアルミニウム合金で構成され、前記半導体素子がアルミニウムと相互拡散する金属を含有するメタライズ層を備えており、前記半導体素子及び前記絶縁回路基板を積層方向に加圧するとともに加熱して前記半導体素子の前記メタライズ層と前記回路層とを固相拡散接合する固相拡散接合工程における加熱温度が380℃以上、前記メタライズ層を構成する金属とアルミニウムとの共晶温度未満の範囲内とされているので、前記回路層のアルミニウムと前記メタライズ層の金属とを十分に相互拡散させることができ、半導体素子と回路層とを確実に固相拡散接合することができる。また、接合時に液相が生じることを抑制でき、回路層の形状を維持することができる。
そして、半導体素子と回路層とが固相拡散接合によって直接接合されるとともに、半導体素子と回路層とが確実に接合されているので、半導体素子において発生した熱を効率良く絶縁回路基板側へと伝達でき、放熱特性に優れた半導体装置を得ることができる。
また、前記固相拡散接合工程において、前記メタライズ層を構成する金属を拡散させることにより、前記メタライズ層を消失させているので、メタライズ層の金属が十分に拡散することになり、前記回路層のアルミニウムと前記メタライズ層の金属とを十分に相互拡散させることができ、半導体素子と回路層とを確実に接合することができる。
ここで、本発明の半導体装置の製造方法においては、前記メタライズ層は、アルミニウムと相互拡散する金属として、銅、銀、金から選択されるいずれか一種または二種以上を含むことが好ましい。
銅、銀、金から選択されるいずれか一種または二種以上の金属は、アルミニウムと相互拡散する金属であるため、固相拡散接合工程における加熱温度を380℃以上、前記メタライズ層を構成する銅、銀、金とアルミニウムとの共晶温度未満の範囲内とした場合であっても、前記回路層のアルミニウムと前記メタライズ層の金属とを十分に相互拡散させることができ、半導体素子と回路層とを確実に接合することができる。
さらに、本発明の半導体装置の製造方法においては、前記メタライズ層と前記素子本体との間に、ニッケル、チタン又はクロムのいずれか一種または二種以上からなるバリア層が形成されていることが好ましい。
この場合、回路層のアルミニウムやメタライズ層の金属が、素子本体にまで拡散されることを抑制することができ、半導体素子の特性が変化することを抑制できる。
また、本発明の半導体装置の製造方法においては、前記バリア層に、前記回路層のアルミニウムを拡散させることが好ましい。
この場合、前記回路層のアルミニウムがバリア層にまで達するように拡散されているので、前記回路層のアルミニウムと前記メタライズ層の金属とが十分に相互拡散しており、半導体素子と回路層とを確実に接合することができる。
本発明によれば、回路層と半導体素子とを固相拡散接合によって確実に接合することができ、半導体素子において発生した熱を効率良く絶縁回路基板側へと伝達でき、放熱特性に優れた半導体装置を得ることができる半導体装置の製造方法を提供することが可能となる。
本発明の実施形態である半導体装置の製造方法によって製造された半導体装置(パワーモジュール)の概略説明図である。 図1に示す半導体装置(パワーモジュール)における半導体素子と回路層の接合界面の拡大説明図である。 本発明の実施形態である半導体装置の製造方法によって用いられる半導体素子の接合前のメタライズ層近傍の拡大説明図である。 本発明の実施形態である半導体装置の製造方法を示すフロー図である。 本発明の実施形態である半導体装置の製造方法を示す説明図である。 本発明の他の実施形態である半導体装置の製造方法における半導体素子と回路層の接合界面の拡大説明図である。 本発明の他の実施形態である半導体装置の製造方法における半導体素子と回路層の接合界面の拡大説明図である。
以下に、本発明の実施形態について添付した図面を参照して説明する。
図1に、本発明の実施形態である半導体装置の製造方法によって製造された半導体装置を示す。本実施形態における半導体装置は、絶縁回路基板に搭載される半導体素子として、パワー半導体素子が用いられたパワーモジュールとされている。
図1に示すパワーモジュール1は、絶縁回路基板10と、この絶縁回路基板10の一方の面(図1において上面)に接合された半導体素子40と、絶縁回路基板10の他方の面側(図1において下側)に接合されたヒートシンク31と、を備えている。なお、本実施形態においては、ヒートシンク31が接合された絶縁回路基板10が、ヒートシンク付き絶縁回路基板30とされている。
絶縁回路基板10は、図1に示すように、絶縁層となるセラミックス基板11と、このセラミックス基板11の一方の面(図1において上面)に配設された回路層12と、セラミックス基板11の他方の面(図1において下面)に配設された金属層13とを備えている。
セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであって、絶縁性の高い窒化アルミニウム(AlN)、窒化ケイ素(Si)、アルミナ(Al)等で構成されている。本実施形態では、窒化アルミニウムで構成されている。ここで、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。
回路層12は、セラミックス基板11の一方の面に導電性を有する金属板が接合されることにより形成されている。本実施形態では、純アルミニウム又はアルミニウム合金からなるアルミニウム板が接合されることによって回路層12が形成されている。具体的には、回路層12を構成するアルミニウム板として、純度99mass%以上のアルミニウム(2Nアルミニウム)の圧延板が用いられている。
この回路層12には、回路パターンが形成されており、その一方の面(図1において上面)が、半導体素子40が搭載される搭載面されている。ここで、回路層12の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では0.6mmに設定されている。
金属層13は、セラミックス基板11の他方の面に、純アルミニウム又はアルミニウム合金からなるアルミニウム板が接合されることによって形成されている。本実施形態では、金属層13を構成するアルミニウム板として、純度99.99mass%以上のアルミニウム(4Nアルミニウム)の圧延板が用いられている。
ここで、金属層13の厚さは0.1mm以上2.0mm以下の範囲内に設定されており、本実施形態では0.6mmに設定されている。
ヒートシンク31は、前述の絶縁回路基板10を冷却するためのものであり、本実施形態においては、図1に示すように、熱伝導性が良好な材質で構成された放熱板とされている。本実施形態におけるヒートシンク31は、アルミニウム又はアルミニウム合金からなる放熱板とされており、具体的にはA6063合金で構成されている。
このヒートシンク31は、絶縁回路基板10の金属層13と、ろう材を用いて接合されている。
半導体素子40は、図1に示すように、SiやSiC等の半導体材料で構成された素子本体41と、この素子本体41の回路層12との接合面側に形成されたメタライズ層42と、を備えている。メタライズ層42は、アルミニウムと相互拡散する金属(例えば、銅、銀、金から選択されるいずれか一種または二種以上)を含んでおり、本実施形態では、銅で構成されている。
ここで、図2に、回路層12と半導体素子40との接合界面の拡大図を、図3に、回路層12に接合前の半導体素子40のメタライズ層42近傍の拡大図を示す。
半導体素子40においては、図2及び図3に示すように、メタライズ層42と素子本体41との間に、バリア層43が形成されている。このバリア層43は、ニッケル、チタン又はクロムのいずれか一種または二種以上からなり、本実施形態においては、チタン層43aとニッケル層43bとが積層された構造とされている。なお、本実施形態においては、図2及び図3に示すように、チタン層43aが素子本体41側に配設され、ニッケル層43bがメタライズ層42側に配設されている。
ここで、接合前の半導体素子40においては、図3に示すように、銅からなるメタライズ層42の厚さtC0が1nm以上100nm以下の範囲内とされている。また、バリア層43の厚さtが5nm以上5000nm以下の範囲内とされており、チタン層43aの厚さtが5nm以上100nm以下の範囲内、ニッケル層43bの厚さtが500nm以上5000nm以下の範囲内とされている。
そして、半導体素子40と回路層12とは、固相拡散接合によって接合されている。具体的には、回路層12のアルミニウムとメタライズ層42の金属(本実施形態では銅)とが相互に拡散することによって、接合されている。このため、図2及び図3に示すように、接合後のメタライズ層42の厚さtc1は、接合前のメタライズ層42の厚さtC0よりも薄くなっている。
ここで、回路層12のアルミニウムは、バリア層43にまで拡散している。また、メタライズ層42の銅もバリア層43へ拡散している。このため、接合後のバリア層43には、アルミニウム及び銅を含む化合物相(図示なし)が形成されている。
また、このバリア層43は、回路層12のアルミニウム及びメタライズ層42の銅が、素子本体41にまで拡散することを抑制している。
次に、本実施形態である半導体装置(パワーモジュール1)の製造方法について、図4及び図5を参照して説明する。
(回路層及び金属層形成工程S11)
まず、セラミックス基板11の一方の面及び他方の面に、ろう材を介して、それぞれアルミニウム板を積層する。そして、真空条件下において、積層方向に加圧した状態で加熱して、セラミックス基板11とアルミニウム板を接合し、回路層12及び金属層13を形成する。
ここで、回路層及び金属層形成工程S11における接合条件は、真空度を10−3Pa以下、加圧荷重を0.1MPa以上3.0MPa以下の範囲内、加熱温度を600℃以上645℃以下の範囲内とすることが好ましい。また、ろう材としては、Al−Si系ろう材等を用いることが好ましい。
このようにして、本実施形態である絶縁回路基板10が製造される。
(ヒートシンク接合工程S12)
次に、絶縁回路基板10の金属層13の他方の面側に、ろう材を介して、ヒートシンク31を積層する。そして、真空条件下において、積層方向に加圧した状態で加熱して、セラミックス基板11とヒートシンクとを接合する。
ここで、ヒートシンク接合工程S12における接合条件は、真空度を10−3Pa以下、加圧荷重を0.1MPa以上3.0MPa以下の範囲内、加熱温度を580℃以上610℃以下の範囲内とすることが好ましい。また、ろう材としては、Al−Si系ろう材等を用いることが好ましい。
このようにして、本実施形態であるヒートシンク付き絶縁回路基板30が製造される。
(バリア層形成工程S21)
また、素子本体41の一方の端面に、バリア層43となるチタン層43a及びニッケル層43bを形成する。このバリア層43(チタン層43a及びニッケル層43b)は、スパッタ法等の公知の成膜技術によって形成することができる。
(メタライズ層形成工程S22)
次に、バリア層43に積層するように、メタライズ層42を形成する。このメタライズ層42は、バリア層43と同様に、スパッタ法等の公知の成膜技術によって形成することができる。
このようにして、メタライズ層42及びバリア層43を備えた半導体素子40が製造される。
(積層工程S01)
そして、図5に示すように、絶縁回路基板10の回路層12の上に半導体素子40を積層する。本実施形態においては、メタライズ層42が、回路層12と接するように、半導体素子40を積層する。
(固相拡散接合工程S02)
次に、図5に示すように、積層された絶縁回路基板10と半導体素子40とを、積層方向に加圧するとともに加熱して、半導体素子40のメタライズ層42と回路層12とを固相拡散接合する。
ここで、固相拡散接合工程S02における加熱温度が380℃以上、メタライズ層42を構成する金属とアルミニウムとの共晶温度未満の範囲内とされている。なお、例えば、メタライズ層42が銅で構成されている場合、加熱温度は380℃以上548℃未満となり、銀で構成されている場合、加熱温度は380℃以上567℃未満となり、金で構成されている場合、加熱温度は380℃以上525℃未満となる。
また、加熱温度における保持時間が30min以上120min以下の範囲内とされている。さらに、積層方向の加圧荷重が1.0kgf/cm以上30kgf/cm以下(0.1MPa以上3.0MPa以下)の範囲内とされている。
以上のような工程により、絶縁回路基板10の回路層12と半導体素子40とが固相拡散接合によって直接接合され、本実施形態である半導体装置(パワーモジュール1)が製造される。
以上のような構成とされた本実施形態である半導体装置(パワーモジュール1)の製造方法によれば、絶縁回路基板10の回路層12がアルミニウム又はアルミニウム合金からなり、半導体素子40にメタライズ層42が形成されており、半導体素子40と絶縁回路基板10とを積層する積層工程S01と、これを積層方向に加圧するとともに加熱して半導体素子40のメタライズ層42と回路層12とを固相拡散接合する固相拡散接合工程S02と、を有し、固相拡散接合工程S02における加熱温度が380℃以上、メタライズ層42を構成する金属とアルミニウムとの共晶温度未満の範囲内とされているので、回路層12のアルミニウムとメタライズ層42の金属(本実施形態では銅)とを十分に相互拡散させることができ、半導体素子40と回路層12とを確実に接合することができる。また、接合時に液相が生じることを抑制でき、回路層12の形状を維持することができる。
そして、本実施形態においては、半導体素子40と回路層12とが固相拡散接合によって直接接合されるとともに、半導体素子40と回路層12とが確実に接合されているので、半導体素子40において発生した熱を効率良く絶縁回路基板10側へと伝達でき、放熱特性に優れた半導体装置(パワーモジュール1)を得ることができる。
また、メタライズ層42は、アルミニウムと相互拡散する金属として、銅、銀、金から選択されるいずれか一種または二種以上を含んでおり、本実施形態では、銅で構成されているので、固相拡散接合工程S02における加熱温度を380℃以上、メタライズ層42を構成する金属とアルミニウムとの共晶温度(銅の場合548℃)未満の範囲内とした場合であっても、回路層12のアルミニウムとメタライズ層42の金属(銅)とを十分に相互拡散させることができ、半導体素子40と回路層12とを確実に接合することができる。
さらに、メタライズ層42と素子本体41との間に、ニッケル、チタン又はクロムのいずれか一種または二種以上からなるバリア層43が形成されており、本実施形態では、チタン層43aとニッケル層43bとの積層構造のバリア層43が形成されているので、回路層12のアルミニウム及びメタライズ層42の金属(銅)が、素子本体41にまで拡散されることを抑制することができ、半導体素子40の特性変化を抑制することができる。
また、本実施形態においては、回路層12のアルミニウムがバリア層43にまで達するように拡散されているので、回路層12のアルミニウムとメタライズ層42の金属(銅)を十分に相互拡散させることができ、半導体素子40と回路層12とを確実に接合することができる。
さらに、本実施形態においては、固相拡散接合工程S02における積層方向の加圧荷重が1.0kgf/cm以上30kgf/cm以下(0.1MPa以上3.0MPa以下)の範囲内とされているので、比較的薄く小型な半導体素子40を確実に回路層12に対して密着させることができ、半導体素子40と回路層12とを確実に固相拡散接合することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態においては、バリア層43としてチタン層43aとニッケル層43bとが積層された構造として説明したが、これに限定されることはなく、ニッケル、チタン又はクロムのいずれか一種または二種以上からなるものであればよく、例えば図6に示すように、バリア層143をクロムからなる一層で形成してもよい。
また、本実施形態においては、接合後においてもメタライズ層42が残存するものとして説明したが、これに限定されることはなく、図7に示すように、メタライズ層42の金属を完全に拡散させることで、固相拡散接合後にメタライズ層42を消失させてもよい。この場合、メタライズ層42を構成する金属が十分に拡散させられることになり、半導体素子40と回路層12とを確実に接合することができる。
さらに、本実施形態では、回路層をアルミニウム又はアルミニウム合金で構成したものとして説明したが、これに限定されることはなく、回路層が銅層とアルミニウム層との積層構造とし、アルミニウム層に半導体素子を接合する構成としてもよい。
また、絶縁層の他方の面側にアルミニウム又はアルミニウム合金からなる金属層を形成したものとして説明したが、これに限定されることはなく、金属層を形成しなくてもよいし、金属層を銅等の他の金属で構成してもよい。さらに、金属層を銅層とアルミニウム層との積層構造としてもよい。
また、本実施形態では、絶縁層を構成するセラミックス基板11として、窒化アルミニウム(AlN)を例に挙げて説明したが、これに限定されることはなく、アルミナ(Al)、窒化珪素(Si)等の他のセラミックスで構成されたものであってもよい。また、絶縁層として絶縁樹脂等を用いてもよい。
また、ヒートシンクとして放熱板を例に挙げて説明したが、これに限定されることはなく、冷却媒体が流通する流路を備えた冷却器等であってもよい。
さらに、本実施形態では、ヒートシンクを、アルミニウム又はアルミニウム合金で構成したものとして説明したが、これに限定されることはなく、銅又は銅合金、あるいは、炭素質多孔質体に金属を含浸させた炭素質複合材料で構成されたものであってもよい。
さらに、本実施形態においては、絶縁回路基板の回路層にパワー半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
また、半導体素子の構成についても、本実施形態に限定されることはなく、回路層との接合面側に形成されるとともにアルミニウムと相互拡散する金属を含有するメタライズ層が形成されていれば、その他の構成に特に限定はない。
以下に、本発明の有効性を確認するために行った確認実験について説明する。
窒化アルミニウム(AlN)からなるセラミックス基板(40mm×40mm×厚さ0.38mm)の一方の面に純度99mass%以上のアルミニウム(2Nアルミニウム)からなる回路層(40mm×40mm×厚さ0.05mm)を形成するとともに、セラミックス基板の他方の面に純度99.99mass%以上のアルミニウム(4Nアルミニウム)からなる金属層(40mm×40mm×厚さ0.05mm)を形成し、絶縁回路基板を作製した。
なお、セラミックス基板と回路層及び金属層となるアルミニウム板との接合は、Al−7.5mass%Siろう材箔(厚さ12μm)を用いて、真空雰囲気(10−4Pa)、加圧荷重0.3MPa、加熱温度642℃、保持時間30minの条件で接合した。
また、熱源となる半導体素子として、表1に示す材質からなるメタライズ層及びバリア層が形成された熱源チップ(1.0mm×1.0mm)を準備した。そして、表1記載の条件で、回路層上に熱源チップを固相拡散接合した。
従来例においては、Pbフリーはんだ(組成:Sn−3.0mass%Ag−0.5mass%Cu)を用いて、熱源チップを回路層上に接合した。
得られた従来例及び本発明例の半導体装置の熱抵抗を以下のように測定した。
(熱抵抗)
投入電力5Wとした際の熱源チップの温度と雰囲気温度(25℃)から以下の式で熱抵抗を算出した。
(熱源チップ温度−雰囲気温度)/投入電力
接合時の加熱温度が本発明よりも低い比較例1においては、半導体素子(熱源チップ)と回路層とを接合することができなかった。このため、熱抵抗の測定を実施しなかった。
接合時の加熱温度が本発明よりも高い比較例2−4においては、回路層が溶融してしまった。このため、熱抵抗の測定を実施しなかった。
半導体素子(熱源チップ)と回路層とをはんだ接合した従来例においては、熱抵抗が33.0K/Wと比較的高くなった。
これに対して、本発明例によれば、半導体素子(熱源チップ)と回路層とを良好に接合することができ、熱抵抗を従来例よりも低く抑えることができた。
以上のことから、本発明例によれば、回路層と半導体素子とを固相拡散接合によって確実に接合することができ、半導体素子において発生した熱を効率良く絶縁回路基板側へと伝達でき、放熱特性に優れた半導体装置を製造できることが確認された。
1 パワーモジュール(半導体装置)
10 絶縁回路基板
11 セラミックス基板(絶縁層)
12 回路層
13 金属層
40 半導体素子
41 素子本体
42 メタライズ層
43 バリア層

Claims (4)

  1. 絶縁層の一方の面に回路層が形成された絶縁回路基板と、前記回路層上に接合された半導体素子と、を備えた半導体装置の製造方法であって、
    前記回路層の前記半導体素子との接合面は、アルミニウム又はアルミニウム合金で構成されており、
    前記半導体素子は、素子本体と、アルミニウムと相互拡散する金属を含有するメタライズ層と、を備えており、
    前記メタライズ層が前記回路層に接触するように、前記半導体素子を前記回路層に積層する積層工程と、
    前記半導体素子及び前記絶縁回路基板を、積層方向に加圧するとともに加熱して、前記半導体素子の前記メタライズ層と前記回路層とを固相拡散接合する固相拡散接合工程と、
    を有し、
    前記固相拡散接合工程における加熱温度が380℃以上、前記メタライズ層を構成する金属とアルミニウムとの共晶温度未満とされており、
    前記固相拡散接合工程において、前記メタライズ層を構成する金属を拡散させることにより、前記メタライズ層を消失させることを特徴とする半導体装置の製造方法。
  2. 前記メタライズ層は、アルミニウムと相互拡散する金属として、銅、銀、金から選択されるいずれか一種または二種以上を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記メタライズ層と前記素子本体との間に、ニッケル、チタン又はクロムのいずれか一種または二種以上からなるバリア層が形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
  4. 前記バリア層に、前記回路層のアルミニウムを拡散させることを特徴とする請求項3に記載の半導体装置の製造方法。
JP2017053083A 2017-03-17 2017-03-17 半導体装置の製造方法 Active JP6819385B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017053083A JP6819385B2 (ja) 2017-03-17 2017-03-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017053083A JP6819385B2 (ja) 2017-03-17 2017-03-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018157080A JP2018157080A (ja) 2018-10-04
JP6819385B2 true JP6819385B2 (ja) 2021-01-27

Family

ID=63717394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017053083A Active JP6819385B2 (ja) 2017-03-17 2017-03-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6819385B2 (ja)

Also Published As

Publication number Publication date
JP2018157080A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
KR102170623B1 (ko) 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP2013229545A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
TWI609461B (zh) 接合體之製造方法及功率模組用基板之製造方法
CN107534033B (zh) 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法
TWI702693B (zh) 附冷卻器電力模組用基板及其製造方法
TWI569914B (zh) 接合體及功率模組用基板
TW201531188A (zh) 接合體及功率模組用基板
TW201523803A (zh) 接合體及功率模組用基板
JP2010098057A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板
JP2010098059A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、緩衝層付パワーモジュール用基板及びヒートシンク付パワーモジュール用基板の製造方法
KR102154369B1 (ko) 파워 모듈
JP3934966B2 (ja) セラミック回路基板
JP2014039062A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
JP6819385B2 (ja) 半導体装置の製造方法
JP4951932B2 (ja) パワーモジュール用基板の製造方法
JP5648705B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP6673635B2 (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法、及び、接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク
JP2017183360A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP2010098058A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及びヒートシンク付パワーモジュール用基板の製造方法
JP2007250807A (ja) 電子部品搭載回路基板の製造方法およびそれを用いたモジュールの製造方法
JP2015095624A (ja) 接合体及びパワーモジュール用基板
JP6819299B2 (ja) 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法
JP6780561B2 (ja) 接合体の製造方法、絶縁回路基板の製造方法、及び、接合体、絶縁回路基板
JP6756189B2 (ja) ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150