JP2019080045A - サブマウントおよびその製造方法 - Google Patents

サブマウントおよびその製造方法 Download PDF

Info

Publication number
JP2019080045A
JP2019080045A JP2018167048A JP2018167048A JP2019080045A JP 2019080045 A JP2019080045 A JP 2019080045A JP 2018167048 A JP2018167048 A JP 2018167048A JP 2018167048 A JP2018167048 A JP 2018167048A JP 2019080045 A JP2019080045 A JP 2019080045A
Authority
JP
Japan
Prior art keywords
layer
heat dissipating
conductive heat
dissipating layer
submount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018167048A
Other languages
English (en)
Other versions
JP6666970B2 (ja
Inventor
鎮宇 李
Zhen-Yu Li
鎮宇 李
家榮 陳
Jia Rong Chen
家榮 陳
宇文 黄
Yu Wen Huang
宇文 黄
俊忠 林
jun zhong Lin
俊忠 林
志龍 林
Chih Lung Lin
志龍 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xsense Technology Corp
Original Assignee
Xsense Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xsense Technology Corp filed Critical Xsense Technology Corp
Publication of JP2019080045A publication Critical patent/JP2019080045A/ja
Application granted granted Critical
Publication of JP6666970B2 publication Critical patent/JP6666970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

【課題】ボンディング性と放熱効果の観点から、特に、コストが抑えられ、既存の構造を変えずに高い放熱性と製品安定性を維持できるサブマウントおよびその製造方法を提供する。【解決手段】サブマウント１は、対向する第１面１０ａと第２面１０ｂを有する基板１０と、第１面に形成される第１導電放熱層１１と、第１導電放熱層に離間して第１面に形成される第２導電放熱層１２と、第２面に形成される第１放熱層１３と、一方の縁部又は両方の縁部が第２導電放熱層からはみ出すようにかつ第２導電放熱層の縁部の一部を覆うようにメッキなどの製造工程により第２導電放熱層に形成されるボンディング層１４を備える。【選択図】図１

Description

本発明は、素子をボンディングするためのキャリアに関し、特にサブマウントおよびその製造方法に関する。
金属層と素子の間の結合は、通常、サブマウントを用いてボンディングが行われる。従来、ボンディング層の形成には通常スパッタリング法が用いられ、スパッタリングによって形成される共晶（金錫）により、そのボンディングの効果が左右される。しかし、この方法により、金と錫の混合比にばらつきができており、さらに拡散の不均一の問題にもなる。また、一旦ダイボンディングや高温処理を経ると、金錫の拡散の不均一による素子の接着および接触の劣化問題が引き起こされ、素子の安定性および性能が影響される。
サブマウントを用いてスパッタリングする場合、スパッタリングの完了する部分がサブマウントの端部にくるので、この完了する部分で、厚みの大きいバンプが形成されるという境界現象が発生する。後工程の素子のボンディングの際に境界現象により隙間が発生し、この隙間に侵入した空気によって断熱効果が生じたり、接触面積が小さくなったりすることにより、全体の放熱効果が影響される。また、境界現象によりサブマウントの平坦性が損なわれるので、光電素子に応用する場合に、厚くなったバンプによって水平方向に出射する光にも影響される。いずれの場合でも、この境界現象によって平坦性が損なわれる問題になっており、この問題を克服するために、現段階では、通常の工程に研磨工程を追加するしかない。
また、ダイのボンディングに加え、サブマウントは導電および放熱の性能が求められている。一般に、部品の小型化を進める一方、サブマウントを小さくすると放熱面積が小さくなるので、放熱効果が影響される。また、基板において、導電層として用いられる銅層は、一般に放熱効果を高める効果をもたらすが、熱拡散の観点によると、放熱効果を向上させるために、放熱面積を大きくして金属（銅）層を薄くする、または放熱面積を小さくして金属層を厚くすると考えられる。しかし、従来のスパッタリング法を用いて金属層を厚くすると、ストレスを考慮する必要があり、時間もかかる。
以上のように、従来の技術では、放熱のための銅層を厚くすると、ストレスによる歩留低下の問題があり、また、品質を向上させるためにスパッタリングなどを用いると、かかる設備は高価なので、従来では１８Ｗを超える高出力の設備を利用しようとする場合は、実行が困難となり、製品の市場での競争力が乏しくなる。
したがって、ボンディング性と放熱効果の観点から、特に、コストが抑えられ、既存の構造を変えずに高い放熱性と製品安定性を維持できるサブマウントおよびその製造方法が求められている。
本発明は、素子をボンディングする際にボンディング層と素子の間の隙間の発生による放熱効果への影響を回避すべく、メッキなどの製造工程によりボンディング層を形成して、従来のスパッタリング法による境界現象を防止するサブマウントおよびその製造方法を提供することを目的とする。
本発明は、対向する第１面と第２面を有する基板と、前記第１面に形成される第１導電放熱層と、前記第１導電放熱層に離間して前記第１面に形成される第２導電放熱層と、前記第２面に形成される第１放熱層と、一方の縁部又は両方の縁部が前記第２導電放熱層の縁部からはみ出すようにかつ前記第２導電放熱層の側面の一部を覆うように前記第２導電放熱層に形成されるボンディング層と、を備えるサブマウントを提供する。
また、１つの実施例において、前記第１導電放熱層、前記第２導電放熱層、および前記第１放熱層は、それぞれチタン層、銅層、ニッケル層、および金層を含んでもよく、前記銅層は４０μｍよりも大きい厚みを有するのが好ましい。
また、他の実施例において、前記ボンディング層は、ニッケル層、薄金層（ｆｌｕｓｈ Ａｕ）、金錫層、および金層を含んでもよく、または白金層、薄金層、金錫層、および金層を含んでもよい。前記基板は、窒化アルミニウム基板、シリコン基板、セラミック基板、または金属基板であってもよい。
また、他の実施例において、前記基板と前記第１導電放熱層および前記第２導電放熱層の間に位置するように前記第１面に形成されるダイヤモンド薄膜層をさらに備えてもよく、前記第１導電放熱層および前記第２導電放熱層は、それぞれチタン層および金層を含んでもよい。
また、本発明は、基板を供給するステップと、前記基板の前記第１面と前記第２面に導電および放熱の領域を定義して、前記第１面に第１導電放熱層および第２導電放熱層を形成するとともに、前記第２面に第１放熱層を形成するステップと、前記第２導電放熱層に素子のボンディング領域を定義して、メッキによって前記第２導電放熱層にボンディング層を形成するステップと、を含むサブマウントの製造方法を提供する。
前記サブマウントの製造方法において、前記第１導電放熱層、前記第２導電放熱層、および前記第１放熱層は、蒸着、スパッタリング、またはメッキによって形成されてもよい。
また、前記サブマウントの製造方法において、前記ボンディング層は、一方の縁部又は両方の縁部が前記第２導電放熱層の縁部からはみ出すようにかつ前記第２導電放熱層の側面の一部を覆うように形成される。
従来のサブマウントに比較して、本発明に係るサブマウントおよびその製造方法は、メッキなどの製造工程により、一方の縁部又は両方の縁部が第２導電放熱層の縁部からはみ出すようにかつ第２導電放熱層の側面の一部を覆うようにボンディング層が形成されるので、ボンディング層の表面がより平坦化され、素子をボンディングする際に隙間が発生することなく、光電素子に遮光の問題は発生しない。また、メッキによれば、放熱層とする銅層を厚くすることができるので、ボンディング層の面積の縮小に寄与する。そのため、本発明に係るサブマウントは、ボンディングの信頼性が高く、構造を変更したり、調節したりしなくても、導電や放熱の性能は劣らない。
本発明に係るサブマウントの斜視図である。 本発明の第１実施例に係るサブマウントの図１のＡ−Ａに沿った断面図およびＢ−Ｂに沿った断面図である。 本発明の第１実施例に係るサブマウントの図１のＡ−Ａに沿った断面図およびＢ−Ｂに沿った断面図である。 図２Ａに示すサブマウントの詳細な構造を示す図である。 本発明の第２実施例に係るサブマウントの断面図である。 図４に示すサブマウントの詳細な構造を示す図である。 図４に対応する本発明に係るサブマウントの他の実施例の詳細な構造を示す図である。 本発明に係るサブマウントの製造方法のフローチャートである。
以下、本発明の技術内容について、具体的実施形態を用いて次のように説明する。また、当分野を熟知している者であれば、本明細書の開示内容により本発明の他の利点および効果は明らかとなろう。また、本発明は他の実施形態によって実施されたり応用されたりしてもよい。
図１は、本発明に係るサブマウントの斜視図である。図１に示すように、本発明に係るサブマウント１は基板１０、第１導電放熱層１１、第２導電放熱層１２、第１放熱層１３、およびボンディング層１４を備える。
基板１０は、対向する第１面１０ａと第２面１０ｂを有する電気的絶縁層であり、窒化アルミニウム基板、シリコン基板、セラミック基板（例えば、ＢＮやＣＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＢｅＯ、ＳｉＣ、ＧａＮなど）、または金属基板であってよく、０．１±０．０５ｍｍ、０．２±０．０５ｍｍ、０．３±０．０５ｍｍ、または０．３ｍｍよりも大きい厚みを有してよい。
第１導電放熱層１１は第１面１０ａに形成される。第２導電放熱層１２も第１面１０ａに形成されるが、第１導電放熱層１１に離間して形成されるので、第１導電放熱層１１と第２導電放熱層１２の間には電気的接続はしていない。また、第１放熱層１３は第２面１０ｂに形成される。
ボンディング層１４は第２導電放熱層１２に形成され、つまり第２導電放熱層１２の基板１０の反対側の上面１２ａに形成される。ボンディング層１４は、一方の縁部又は両方の縁部が第２導電放熱層１２の縁部からはみ出しかつ第２導電放熱層１２の側面の一部を覆う。また、第２導電放熱層１２の側面は、図に示すように、紙面のＡ−Ａに直交する方向から見た場合、第２導電放熱層１２が露出する面である。
図に示すように、境界現象による素子とボンディング層に隙間の発生や光の遮断などの問題を防止するために、本発明は、ボンディング層１４の形成において、形成の完了する部分が第２導電放熱層１２の上面１２ａに位置しないようにする。すなわち、ボンディング層１４の形成を第２導電放熱層１２の縁部に揃っていた上面１２ａで完了するのではなく、第２導電放熱層１２の縁部からはみ出して外方および下方に延出するようにボンディング層１４を形成する。つまり、ボンディング層１４は、第２導電放熱層１２の縁部からはみ出して、このはみ出した部分で第２導電放熱層１２の側面の一部を覆うようになる。好ましい実施例において、ボンディング層１４のはみ出した部分は、少なくとも第２導電放熱層１２の厚みの約０．５％以上である。
メッキなどの製造工程により第２導電放熱層１２からはみ出すようにかつ第２導電放熱層１２の側面の一部を覆うようにボンディング層１４が形成される。第２導電放熱層１２の側面に種結晶が存在し、また、第２導電放熱層１２が外方に延出するので、ウォータジェットカッタによる切断時の噴射力によって、延出した金属が下方に押圧され、第２導電放熱層１２の側面を覆うボンディング層１４が形成される。上記工程によりボンディング層１４を延出させることができ、そして、メッキ工程の完了する部分は、第２導電放熱層１２の上面１２ａを超え、第２導電放熱層１２の側面になる。
このようにすれば、ボンディング層１４の表面が平坦化されるので、ボンディングの信頼性を向上させるだけでなく、良好な放熱性により、サブマウント１を高出力の素子への適用が可能になる。また、メッキによれば、隙間が発生しなくなり、また、ボンディング層１４における金錫合金の分布について、スパッタリングよりもメッキの方がより均等になり、放熱の信頼性および寿命も向上される。
図２Ａおよび図２Ｂは、本発明の第１実施例に係るサブマウントの図１のＡ−Ａに沿った断面図およびＢ−Ｂに沿った断面図である。図２Ａに示すように、サブマウント１は、基板１０を含み、基板１０の上下両面には、第１導電放熱層１１、第２導電放熱層１２および第１放熱層１３が形成され、第２導電放熱層１２には、ボンディング層１４が形成され、最後に素子２が第２導電放熱層１２にボンディングされる。素子２は、光電素子や電気素子、電子素子、半導体素子などであってもよい。
第１導電放熱層１１および第２導電放熱層１２は、導電および放熱両方の性能が要求されるが、第１放熱層１３は、放熱の性能が要求され、導電の性能は場合によって要求される。ボンディング層１４は、第１導電放熱層１１および第２導電放熱層１２と同様に、導電および放熱両方の性能が要求される。
また、本発明において、ボンディング層１４の表面が平坦化されるので、ボンディングされる素子２に対する制限はなく、光電素子や電気素子、電子素子、半導体素子などであってもよく、すなわち、ボンディング層１４の適用範囲が制限されない。
図２Ｂに示すように、ボンディング層１４は、第２導電放熱層１２に形成される際に、第２導電放熱層１２の縁部からはみ出して第２導電放熱層１２の側面の一部を覆うように形成される。図２Ｂはボンディング層１４の一方の縁部が第２導電放熱層１２の縁部からはみ出す形態を示す図であり、ボンディング層１４の両方の縁部が第２導電放熱層１２の縁部からはみ出す場合は、図２Ｂに示す第２導電放熱層１２の縁部からはみ出したボンディング層１４の一方の縁部の反対側の縁部も第２導電放熱層１２の縁部からはみ出した形態になる。
図３は、図２Ａに示すサブマウントの詳細な構造を示す図である。図に示すように、本実施例において、サブマウント１の基板１０、第１導電放熱層１１、第２導電放熱層１２、第１放熱層１３およびボンディング層１４は、図２Ａで説明したものと同様である。本実施例では、各層について、構造を詳細に説明する。
第１導電放熱層１１は、基板１０からチタン層１１１、銅層１１２、ニッケル層１１３および金層１１４の順に形成されてこれらを含む。第２導電放熱層１２は、基板１０からチタン層１２１、銅層１２２、ニッケル層１２３および金層１２４の順に形成されてこれらを含む。また、第１放熱層１３は、基板１０からチタン層１３１、銅層１３２、ニッケル層１３３および金層１３４の順に形成されてこれらを含む。上記により、第１導電放熱層１１、第２導電放熱層１２および第１放熱層１３は、構造が近似するので、蒸着やスパッタリング、メッキによって同時に形成を行うことができ、また、第１導電放熱層１１と第２導電放熱層１２の離間は、マスクによって達成することができる。また、他の実施例において、チタン層１１１、１２１、１３１は、ニッケルやクロム、タングステン、窒化チタン、チタン―タングステン（ＴｉＷ）など他の金属または合金に変更してもよい。
また、好ましい実施例において、チタン層１１１、１２１、１３１（またはニッケルやクロム、タングステン、窒化チタン、チタン―タングステン（ＴｉＷ）など他の金属または合金により形成される層）は電子銃（Ｅガン）による蒸着やスパッタリングによって形成することができ、銅層１１２、１２２、１３２、ニッケル層１１３、１２３、１３３および金層１１４、１２４、１３４はメッキによって形成することができる。メッキによって形成される銅層１１２、１２２、１３２は、厚みが４０マイクロメートル（μｍ）を超えるように形成されてもよく、１００μｍ程度までに形成されることもできる。上記のように、銅層の厚みが厚いほど、サブマウントのサイズを小さくすることができ、また、メッキにより銅層の厚みを大幅に厚くするにより、放熱効果を高めることができる。
また、チタン層１１１、１２１、１３１（またはニッケルやクロム、タングステン、窒化チタン、チタン―タングステン（ＴｉＷ）など他の金属または合金により形成される層）の厚みは１０〜１０００Åであるのが好ましく、銅層１１２、１２２、１３２の厚みは７５±１５μｍであるのが好ましく、ニッケル層１１３、１２３、１３３の厚みは３〜５μｍであるのが好ましく、金層１１４、１２４、１３４の厚みは１．３〜２μｍであるのが好ましい。
ボンディング層１４は、第２導電放熱層１２からニッケル層１４１、薄金層１４２、金錫層１４３および金層１４４の順に形成されてこれらを含む。バリア層であるニッケル層１４１により、上下の金属間の拡散による金錫層（ＡｕＳｎ）の組成の変化で放熱性やボンディング効果に影響を及ぼすことが防止される。
また、好ましい実施例において、ニッケル層１４１の厚みは３〜５μｍであるのが好ましく、薄金層１４２の厚みは０．１〜０．２μｍであるのが好ましく、金錫層１４３の厚みは３．６〜５．４μｍであるのが好ましく、金層１４４の厚みは０．１〜０．２μｍであるのが好ましい。
また、他の実施例において、ニッケル層１４１は白金層に変更してもよく、しかも白金層の厚みが０．２５μｍ程度であればよいので、白金層に変更すれば、ボンディング層１４の厚みをさらに薄くすることができる。
図４は、本発明の第２実施例に係るサブマウントの断面図である。図に示すように、本実施例において、サブマウント１はダイヤモンド薄膜層１５をさらに備える。また、本実施例において、サブマウント１の基板１０、第１導電放熱層１１、第２導電放熱層１２、第１放熱層１３およびボンディング層１４は、図２Ａで説明したものと同様であるので、それらに関する説明を省略する。
ダイヤモンド薄膜層１５は、基板１０と第１導電放熱層１１および第２導電放熱層１２の間に位置するように基板１０の第１面１０ａに形成される。詳細に、基板１０の第１面１０ａにはダイヤモンド薄膜層１５が形成され、その厚みは０．３μｍ以上であっても良い。ダイヤモンド薄膜層１５の放熱係数は、銅層の４００よりも遥かに大きい１６００を超えるので、第１面１０ａ上にダイヤモンド薄膜層１５を追加すれば、サブマウント１の放熱効果をより向上させる。
図５は、図４に示すサブマウントの詳細な構造を示す図である。第１導電放熱層１１、第２導電放熱層１２、第１放熱層１３およびボンディング層１４の詳細な構造について、本実施例において説明する。
第１導電放熱層１１、第２導電放熱層１２および第１放熱層１３は、それぞれ基板１０からチタン層１１１、１２１、１３１、銅層１１２、１２２、１３２、ニッケル層１１３、１２３、１３３および金層１１４、１２４、１３４の順に形成される。また、ボンディング層１４は、ニッケル層１４１、薄金層１４２、金錫層１４３および金層１４４を含んでよい。また、チタン層１１１、１２１、１３１は、ニッケルやクロム、タングステン、窒化チタン、チタン―タングステン（ＴｉＷ）など他の金属または合金に変更してもよい。
また、チタン層１１１、１２１、１３１（またはニッケルやクロム、タングステン、窒化チタン、チタン―タングステン（ＴｉＷ）など他の金属または合金により形成される層）は電子銃（Ｅガン）による蒸着やスパッタリングによって形成することができ、銅層１１２、１２２、１３２、ニッケル層１１３、１２３、１３３および金層１１４、１２４、１３４はメッキによって形成することができる。メッキにより形成される銅層１１２、１２２、１３２は、厚みが４０マイクロメートル（μｍ）を超えるように形成してもよく、１００μｍ程度までに形成することができる。
また、チタン層１１１、１２１、１３１（またはニッケルやクロム、タングステン、窒化チタン、チタン―タングステン（ＴｉＷ）など他の金属または合金により形成される層）の厚みは１０〜１０００Åであるのが好ましく、銅層１１２、１２２、１３２の厚みは７５±１５μｍであるのが好ましく、ニッケル層１１３、１２３、１３３の厚みは３〜５μｍであるのが好ましく、金層１１４、１２４、１３４の厚みは１．３〜 ２μｍであるのが好ましい。また、ニッケル層１４１の厚みは３〜５μｍであるのが好ましく、薄金層１４２の厚みは０．１〜０．２μｍであるのが好ましく、金錫層１４３の厚みは３．６〜５．４μｍであるのが好ましく、金層１４４の厚みは０．１〜０．２μｍであるのが好ましい。また、ニッケル層１４１は白金層に変更してもよい。
図６は、図４に対応する本発明に係るサブマウントの他の実施例の詳細な構造を示す図である。本実施例において、第１放熱層１３およびボンディング層１４の詳細な構造は図５と同様であるが、ダイヤモンド薄膜層１５の存在により、第１導電放熱層１１および第２導電放熱層１２は銅層を省略してもよい。
本実施例において、第１導電放熱層１１および第２導電放熱層１２は、それぞれチタン層１１１、１２１および金層１１４、１２４を含む。また、チタン層１１１、１２１もニッケルやクロム、タングステン、窒化チタン、チタン―タングステン（ＴｉＷ）など他の金属または合金に変更してもよい。上記のように、ダイヤモンド薄膜層１５により放熱効果が高められるため、第１導電放熱層１１および第２導電放熱層１２に銅層を配置する必要がなくなるので、全体の厚みを薄くすることができる。
図７は、本発明に係るサブマウントの製造方法のフローチャートである。ステップＳ７１において、基板を供給する。基板は、窒化アルミニウム基板、シリコン基板、セラミック基板（例えば、ＢＮやＣＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＢｅＯ、ＳｉＣ、ＧａＮなど）、または金属基板であってよい。
ステップＳ７２において、基板の第１面と第２面に導電および放熱の領域を定義して、第１面に第１導電放熱層および第２導電放熱層を形成するとともに、第２面に第１放熱層を形成する。このステップにおいて、第１導電放熱層、第２導電放熱層および第１放熱層の形成に、蒸着、スパッタリングまたはメッキによって行わせることができ、また、第１導電放熱層、第２導電放熱層および第１放熱層は、構造が近似するので、それらの形成を同時に行うことができる。
ステップＳ７３において、第２導電放熱層に素子のボンディング領域を定義して、メッキによって第２導電放熱層にボンディング層を形成する。特に、従来技術による境界現象を考慮して、本発明は、メッキなどの製造工程の改良により、一方の縁部又は両方の縁部が第２導電放熱層からはみ出すようにかつ第２導電放熱層の側面の一部を覆うように、ボンディング層を形成する。これにより、第２導電放熱層を平坦化することができ、電子素子をボンディングする際に隙間の発生を回避することができる。
上記のように、本発明によれば、メッキなどの製造工程の改良により、一方の縁部又は両方の縁部が第２導電放熱層からはみ出すようにかつ第２導電放熱層の側面の一部を覆うようにボンディング層が形成されるので、ボンディング層の表面がより平坦化され、また、メッキによれば、ボンディング層における金錫合金がより均等になり、他の導電層における銅層を厚くすることができるので、ボンディング層の面積の縮小に寄与し、ダイヤモンド薄膜層を合わせば、放熱効果が一層に向上され、従来のサブマウントより優れた導電および放熱が達成される。
上記実施例は単に本発明の原理および効果を例示的に説明するものであり、本発明を限定するものではない。この分野における技術の熟練者であれば、本発明の精神および意旨から逸脱しない範囲において、前記実施例を変更することができる。本発明に教示された内容によって完成される同効の変更、修飾も本発明の範囲に含まれるものと見なされ、本発明の範囲は、請求の範囲に記載されるものとする。
１ サブマウント
２ 素子
１０ 基板
１０ａ 第１面
１０ｂ 第２面
１１ 第１導電放熱層
１２ 第２導電放熱層
１２ａ 上面
１３ 第１放熱層
１４ ボンディング層
１５ ダイヤモンド薄膜層
１１１、１２１、１３１ チタン層
１１２、１２２、１３２ 銅層
１１３、１２３、１３３ ニッケル層
１１４、１２４、１３４ 金層
１４１ ニッケル層
１４２ 薄金層
１４３ 金錫層
１４４ 金層

Claims (9)

  1. 対向する第１面と第２面を有する基板と、
    前記第１面に形成される第１導電放熱層と、
    前記第１導電放熱層に離間して前記第１面に形成される第２導電放熱層と、
    前記第２面に形成される第１放熱層と、
    一方の縁部又は両方の縁部が前記第２導電放熱層の縁部からはみ出すようにかつ前記第２導電放熱層の側面の一部を覆うように前記第２導電放熱層に形成されるボンディング層と、
    を備える
    サブマウント。
  2. 前記第１導電放熱層、前記第２導電放熱層、および前記第１放熱層は、それぞれチタン層、銅層、ニッケル層、および金層を含む
    請求項１に記載のサブマウント。
  3. 前記銅層は４０μｍよりも大きい厚みを有する
    請求項２に記載のサブマウント。
  4. 前記ボンディング層は、ニッケル層、薄金層、金錫層、および金層を含み、または白金層、薄金層、金錫層、および金層を含む
    請求項１に記載のサブマウント。
  5. 前記基板は、窒化アルミニウム基板、シリコン基板、セラミック基板、または金属基板である
    請求項１に記載のサブマウント。
  6. 前記基板と前記第１導電放熱層および前記第２導電放熱層の間に位置するように前記第１面に形成されるダイヤモンド薄膜層をさらに備える
    請求項１に記載のサブマウント。
  7. 前記第１導電放熱層および前記第２導電放熱層は、それぞれチタン層および金層を含む
    請求項６に記載のサブマウント。
  8. 対向する第１面と第２面を有する基板を供給するステップと、
    前記基板の前記第１面と前記第２面に導電および放熱の領域を定義して、前記第１面に第１導電放熱層および第２導電放熱層を形成するとともに、前記第２面に第１放熱層を形成するステップと、
    前記第２導電放熱層に素子のボンディング領域を定義して、一方の縁部又は両方の縁部が前記第２導電放熱層の縁部からはみ出すようにかつ前記第２導電放熱層の側面の一部を覆うようにメッキによって前記第２導電放熱層にボンディング層を形成するステップと、
    を含む
    サブマウントの製造方法。
  9. 前記第１導電放熱層、前記第２導電放熱層、および前記第１放熱層は、蒸着、スパッタリング、またはメッキによって形成される
    請求項８に記載のサブマウントの製造方法。
JP2018167048A 2017-10-24 2018-09-06 サブマウントおよびその製造方法 Active JP6666970B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106136526A TWI638433B (zh) 2017-10-24 2017-10-24 元件次黏著載具及其製造方法
TW106136526 2017-10-24

Publications (2)

Publication Number Publication Date
JP2019080045A true JP2019080045A (ja) 2019-05-23
JP6666970B2 JP6666970B2 (ja) 2020-03-18

Family

ID=64802822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018167048A Active JP6666970B2 (ja) 2017-10-24 2018-09-06 サブマウントおよびその製造方法

Country Status (5)

Country Link
US (1) US10660212B2 (ja)
EP (1) EP3477696B1 (ja)
JP (1) JP6666970B2 (ja)
KR (1) KR102267462B1 (ja)
TW (1) TWI638433B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833474B2 (en) * 2017-08-02 2020-11-10 Nlight, Inc. CTE-matched silicon-carbide submount with high thermal conductivity contacts
TWI795696B (zh) * 2020-12-04 2023-03-11 吳聲欣 半導體元件封裝結構及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259328A (ja) * 1992-01-23 1993-10-08 Siemens Ag 半導体モジュール
JPH06350202A (ja) * 1993-06-10 1994-12-22 Toshiba Corp 半導体発光装置
JP2008166579A (ja) * 2006-12-28 2008-07-17 Allied Material Corp 放熱部材および半導体装置
WO2017006661A1 (ja) * 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP2017069384A (ja) * 2015-09-30 2017-04-06 シチズンファインデバイス株式会社 サブマウントの製造方法
WO2017141894A1 (ja) * 2016-02-15 2017-08-24 三菱電機株式会社 半導体レーザ光源装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
JP3092603B2 (ja) 1998-11-02 2000-09-25 日本電気株式会社 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JP4407509B2 (ja) * 2004-01-20 2010-02-03 三菱マテリアル株式会社 絶縁伝熱構造体及びパワーモジュール用基板
US7795732B2 (en) * 2005-02-07 2010-09-14 Kabushiki Kaisha Toshiba Ceramic wiring board and process for producing the same, and semiconductor device using the same
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
JP5367914B2 (ja) * 2011-08-11 2013-12-11 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置
TWM445333U (zh) * 2012-08-23 2013-01-11 chun-hui Ma 複合式散熱電路板
CN103840043A (zh) * 2012-11-26 2014-06-04 株式会社高松电镀 Led用晶片及其制造方法
EP2889903A1 (en) * 2013-12-24 2015-07-01 Nxp B.V. Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
JP6704860B2 (ja) * 2015-01-29 2020-06-03 昭和電工株式会社 Ｃｏｆ型半導体パッケージ及び液晶表示装置
US20160276242A1 (en) * 2015-03-20 2016-09-22 Raytheon Company Thermal spreader having inter-metal diffusion barrier layer
US10790410B2 (en) * 2015-10-23 2020-09-29 Sensor Electronic Technology, Inc. Light extraction from optoelectronic device
US10833474B2 (en) * 2017-08-02 2020-11-10 Nlight, Inc. CTE-matched silicon-carbide submount with high thermal conductivity contacts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259328A (ja) * 1992-01-23 1993-10-08 Siemens Ag 半導体モジュール
JPH06350202A (ja) * 1993-06-10 1994-12-22 Toshiba Corp 半導体発光装置
JP2008166579A (ja) * 2006-12-28 2008-07-17 Allied Material Corp 放熱部材および半導体装置
WO2017006661A1 (ja) * 2015-07-09 2017-01-12 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP2017069384A (ja) * 2015-09-30 2017-04-06 シチズンファインデバイス株式会社 サブマウントの製造方法
WO2017141894A1 (ja) * 2016-02-15 2017-08-24 三菱電機株式会社 半導体レーザ光源装置

Also Published As

Publication number Publication date
KR102267462B1 (ko) 2021-06-23
TWI638433B (zh) 2018-10-11
US20190124774A1 (en) 2019-04-25
US10660212B2 (en) 2020-05-19
JP6666970B2 (ja) 2020-03-18
EP3477696B1 (en) 2021-10-06
EP3477696A1 (en) 2019-05-01
TW201917833A (zh) 2019-05-01
KR20190045833A (ko) 2019-05-03

Similar Documents

Publication Publication Date Title
JP6250864B2 (ja) パワー半導体装置
US6650006B2 (en) Semiconductor package with stacked chips
JP6264230B2 (ja) 半導体装置
WO2015033557A1 (ja) 発光装置
JP2006261569A (ja) サブマウントおよびその製造方法
US9787055B2 (en) Semiconductor strip laser and semiconductor component
US7888782B2 (en) Apparatus and method configured to lower thermal stresses
JP2006344743A (ja) 半導体レーザ装置
JP6575398B2 (ja) 半導体装置
JP6666970B2 (ja) サブマウントおよびその製造方法
US9324674B2 (en) Die substrate assembly and method
KR20130001452A (ko) 기판 및 이를 이용한 반도체소자 패키지
JP3767585B2 (ja) 半導体装置
JP3912130B2 (ja) サブマウント
WO2021132144A1 (ja) 半導体装置
EP1267421B1 (en) Semiconductor laser device
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
US10453769B2 (en) Thermal management structure with integrated heat sink
JP2002359427A (ja) サブマウントおよび半導体装置
JP2009194241A (ja) 半導体素子搭載基板とそれを用いた半導体装置
CN112335025A (zh) 半导体装置
JP5338029B2 (ja) 半導体レーザ素子、半導体レーザ装置及びその製造方法
JP7237687B2 (ja) 配線基板、電子装置及び電子モジュール
JP5062545B2 (ja) サブマウント及びその製造方法
JP2006286943A (ja) サブマウント基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200221

R150 Certificate of patent or registration of utility model

Ref document number: 6666970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250