CN211788969U - 一种陶瓷一体化封装外壳 - Google Patents
一种陶瓷一体化封装外壳 Download PDFInfo
- Publication number
- CN211788969U CN211788969U CN202020574041.2U CN202020574041U CN211788969U CN 211788969 U CN211788969 U CN 211788969U CN 202020574041 U CN202020574041 U CN 202020574041U CN 211788969 U CN211788969 U CN 211788969U
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- ceramic substrate
- metal
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本实用新型公开了一种陶瓷一体化封装外壳,其由厚膜陶瓷基板和设于所述厚膜陶瓷基板表面的金属薄膜布线层构成,其特征在于,所述金属薄膜布线层由内至外依次为Ti/M/N/Ti/K/Au六层薄膜体系,其中,M层、K层分别独立的选自Pt或Ni,N层为应力释放层,所述应力释放层为Au或Cu。本实用新型中的陶瓷一体化封装外壳密封可靠性高,气密性好,且拓宽了厚薄膜混合多层陶瓷一体化封装外壳的生产工艺窗口,提高了生产合格率。
Description
技术领域
本实用新型属于电子封装外壳领域,具体涉及一种陶瓷一体化封装外壳。
背景技术
电子封装外壳指的是安装半导体集成电路芯片用的外壳,其一方面起着安放、固定、密封、保护芯片和增强导热性能的作用,另一方面其还是沟通芯片内部世界与外部电路的桥梁,具体来说,芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印刷电路板上的导线与其他器件建立连接。因此,对于很多集成电路产品而言,电子封装外壳的封装技术都是非常关键的一环。
为了匹配射频元器件小型化、集成化、高频化的发展趋势,由厚薄膜混合多层陶瓷基板与金属围框组合形成具有一定密闭空间的一体化封装外壳应用越发广泛。厚膜陶瓷基板的特点是多层布线容易,可以在三维方向实现互联,但其缺点是微波传输损耗相对较大,线宽与线间距一般在50微米以上;而薄膜陶瓷基板的金属化平整度较高,微波传输损相对耗小,线宽与线间距可以做到20微米左右,满足高密度布线,其缺点是只能在陶瓷表层做薄膜金属化。厚薄膜混合多层陶瓷基板结合了前述两者的优势,对于内层电路使用厚膜工艺实现多层布线,对于表层电路使用薄膜电路满足高密度布线及更低的微波传输损耗,因此其在高可靠封装领域具有广泛应用。
目前行业内通用的厚薄膜混合多层陶瓷一体化封装外壳的制作工艺是采用磁控溅射法在陶瓷基板的表面由内至外依次溅射制作Ti/Pt/Au薄膜布线层或者Ti/Ni/Au薄膜布线层,接着在陶瓷基板表面薄膜金属化层上沿四周金锡或者铅锡焊接金属围框环框,形成一体化封装外壳结构,在这个薄膜体系中,薄膜Ti层为陶瓷的黏附层,薄膜Pt或Ni层为焊接阻挡层和钎料的浸润层,薄膜Au层作为防氧化层保护着Ti、Pt和Ni层。但这种工艺也存在一定的问题,如采用铅锡合金焊料进行钎焊,由于焊料的融化温度163℃,厚薄膜混合多层陶瓷一体化封装外壳后续的使用温度不能再超过163℃(以避免铅锡合金二次熔化而失效),外壳的使用受到极大限制,无法满足上述提出的环境试验要求。而若采用更高温度的金锡共晶焊料进行钎焊(金锡共晶焊料熔点280℃),由于金锡钎焊生成的中间相较脆,陶瓷一体化封装外壳存在焊接区开裂、密封失效风险,制得的一体化封装外壳的可靠性差,合格率低。
实用新型内容
有鉴于此,本实用新型有必要提供一种陶瓷一体化封装外壳,本实用新型中的陶瓷一体化封装外壳在薄膜体系中设有应力释放层,充分利用应力释放层,当焊接应力传递到应力释放层时,由于其中的材质软且容易塑性变形,可以有效的释放焊接应力,从而避免了对陶瓷和底层薄膜Ti层粘附结合的破坏,解决了现有技术中的一体化封装外壳存在的焊接去开裂、密封失效风险和密封可靠性差的技术问题。
为了实现上述目的,本实用新型采用以下技术方案:
一种陶瓷一体化封装外壳,其包括厚薄膜多层陶瓷基板,所述厚薄膜多层陶瓷基板由厚膜陶瓷基板和设于所述厚膜陶瓷基板表面的金属薄膜布线层构成,所述金属薄膜布线层由内至外依次为Ti/M/N/Ti/K/Au六层薄膜体系,其中,M层、K层分别独立的选自Pt或Ni,N层为应力释放层,所述应力释放层为Au或Cu。
进一步的,其还包括金属围框,所述金属围框设于所述厚薄膜多层陶瓷基板上,且所述金属围框与所述厚薄膜多层陶瓷基板间设有金锡焊层。
进一步的,所述金属围框的材质选自4J42、4J33、4J29定膨胀合金中的一种,所述金属围框的表面由内至外依次设有镍层和金层。
优选的,所述金属围框的表面,镍层的厚度为1.27-8.9μm,金层的厚度为0.75-5.7μm。
进一步的,所述厚膜陶瓷基板选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC基板中的一种。
优选的,所述应力释放层为Au。
进一步的,所述金属薄膜布线层中,Ti层的膜厚在0.1-0.6μm,M层、K层的膜厚在1-3μm,N层的膜厚在0.75-3μm。
与现有技术相比,本实用新型具有以下有益效果:
在厚膜陶瓷基板和金属围框之间采用六层薄膜体系,在薄膜体系中添加材质软易塑性变形的金属作为应力释放层,从而将焊接应力传递到应力释放层中,由于该层中的材质软易塑性变形,从而可以有效的释放焊接应力,避免了对陶瓷和底层薄膜Ti层黏附结合的破坏,从而提高了厚薄膜混合多层陶瓷一体化封装外壳批量生产中的厚膜陶瓷基板与金属围框金锡钎焊的密封可靠性,外壳依据GJB2440A-2006<混合集成电路外壳通用规范>的试验要求,通过-65℃~+175℃温度循环100次,-65℃~+150℃热冲击15次环境试验后气密性优于1.0×10-9Pa.m3.s-1。同时还拓宽了厚薄膜混合多层陶瓷一体化封装外壳的生产工艺窗口,提高了生产合格率。
附图说明
图1为本实用新型中一较佳实施例中的厚薄膜混合多层陶瓷一体化封装外壳的结构示意图;
图2为图1中金属薄膜布线层20的局部放大示意图。
图中:10-厚膜陶瓷基板,20-金属薄膜布线层,30-金锡焊层,40-金属围框,201-Ti层,202-M层,203-N层,204-K层,205-Au层。
具体实施方式
为了便于理解本实用新型,下面将结合具体的实施例对本实用新型进行更全面的描述。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施方式。相反地,提供这些实施方式的目的是使对本实用新型的公开内容理解的更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本实用新型。
如图1中所示的,一种陶瓷一体化封装外壳,其包括厚薄膜混合多层陶瓷基板,所述厚薄膜混合多层陶瓷基板由厚膜陶瓷基板10和金属薄膜布线层20构成,金属薄膜布线层20设于厚膜陶瓷基板10的表面,本实施例中采用的是磁控溅射的方式,可以理解的是,只要能实现本实用新型的技术方案,本领域其他制作金属薄膜布线层20的方式也可以用于本实用新型中。请继续参阅图1,在金属薄膜布线层20上设有金属围框40,金属围框40和金属薄膜布线层20之间还设有金锡焊层30,也就是说,金属围框40通过金锡焊接在厚薄膜混合多层陶瓷基板上,从而保证陶瓷一体化封装外壳的密封可靠性和气密性。
进一步的,所述厚膜陶瓷基板10选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC基板中的一种。
进一步的,金属围框40的材质选自4J42、4J33、4J29定膨胀合金中的一种,所述金属围框的表面由内至外依次设有镍层和金层,具体的,在本实施例中,镍层的厚度为1.27-8.9μm,金层的厚度为0.75-5.7μm。这里金属围框40的材质为本领域中的常规选择,优选为热膨胀系数与陶瓷基板材质相接近的围框材质,从而减小金锡焊接应力,在本实施例中具体可选自4J42、4J33、4J29定膨胀合金中的一种。
具体的,请结合图1和图2,本实施例中金属薄膜布线层20为六层薄膜体系,由内至外依次包括Ti层201、M层202、N层203、Ti层201、K层204、Au层205,其中M层202、K层204分别独立的选自Pt或Ni,而N层203则选自材质软且易塑性变形的金属,可以为Au或Cu,在本实施例中优选为Au。优选的,这里金属薄膜布线层20中,各层金属的厚度均不相同,在本实用新型一些具体的实施方式中,优选的,所述金属薄膜布线层20中,Ti层201的膜厚在0.1-0.6μm,M层202、K层204的膜厚在1-3μm,N层203、Au层205的膜厚在0.75-3μm。
本实用新型通过对厚薄膜混合多层陶瓷基板表面采用Ti/M/N/Ti/K/Au低应力的六层薄膜体系,其中,N层203为材质软且易塑性变形的金属,充分利用N层203中金属的塑性将N层203作为应力释放层。在同等条件下,尽管将金属围框40与厚薄膜混合多层陶瓷基板进行金锡钎焊连接时焊接应力依然存在,但本实用新型中可焊接应力传递到中间的N层203时,由于材质软容易塑性变形,可以有效地释放焊接应力,避免了对陶瓷和底层薄膜Ti层201粘附结合的破坏。可以理解的是,这里的应力释放层为具体可提及的实例包括选自Au或Cu。
本实用新型中的陶瓷一体化封装外壳提高了批量生产中的陶瓷基板与金属围框框金锡钎焊的密封可靠性,其外壳依据GJB2440A-2006<混合集成电路外壳通用规范>的试验要求,通过-65℃~+175℃温度循环100次,-65℃~+150℃热冲击15次环境试验后气密性优于1.0×10-9Pa.m3.s-1。同时拓宽了厚薄膜混合多层陶瓷一体化封装外壳的生产工艺窗口,提高了生产合格率。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种陶瓷一体化封装外壳,其包括厚薄膜多层陶瓷基板,所述厚薄膜多层陶瓷基板由厚膜陶瓷基板和设于所述厚膜陶瓷基板表面的金属薄膜布线层构成,其特征在于,所述金属薄膜布线层由内至外依次为Ti/M/N/Ti/K/Au六层薄膜体系,其中,M层、K层分别独立的选自Pt或Ni,N层为应力释放层,所述应力释放层为Au或Cu。
2.如权利要求1所述的陶瓷一体化封装外壳,其特征在于,其还包括金属围框,所述金属围框设于所述厚薄膜多层陶瓷基板上,且所述金属围框与所述厚薄膜多层陶瓷基板间设有金锡焊层。
3.如权利要求2所述的陶瓷一体化封装外壳,其特征在于,所述金属围框的材质选自4J42、4J33、4J29定膨胀合金中的一种,所述金属围框的表面由内至外依次设有镍层和金层。
4.如权利要求3所述的陶瓷一体化封装外壳,其特征在于,所述金属围框的表面,镍层的厚度为1.27-8.9μm,金层的厚度为0.75-5.7μm。
5.如权利要求1所述的陶瓷一体化封装外壳,其特征在于,所述厚膜陶瓷基板选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC基板中的一种。
6.如权利要求1所述的陶瓷一体化封装外壳,其特征在于,所述应力释放层为Au。
7.如权利要求1所述的陶瓷一体化封装外壳,其特征在于,所述金属薄膜布线层中,Ti层的膜厚在0.1-0.6μm,M层、K层的膜厚在1-3μm,N层的膜厚在0.75-3μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020574041.2U CN211788969U (zh) | 2020-04-16 | 2020-04-16 | 一种陶瓷一体化封装外壳 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020574041.2U CN211788969U (zh) | 2020-04-16 | 2020-04-16 | 一种陶瓷一体化封装外壳 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211788969U true CN211788969U (zh) | 2020-10-27 |
Family
ID=72958626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020574041.2U Active CN211788969U (zh) | 2020-04-16 | 2020-04-16 | 一种陶瓷一体化封装外壳 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211788969U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111446212A (zh) * | 2020-04-16 | 2020-07-24 | 中国电子科技集团公司第四十三研究所 | 一种陶瓷一体化封装外壳及其制作工艺 |
CN113079626A (zh) * | 2021-03-18 | 2021-07-06 | 扬州国宇电子有限公司 | 一种陶瓷基板薄膜电路结构及其制备方法 |
CN113394186A (zh) * | 2021-06-11 | 2021-09-14 | 赛创电气(铜陵)有限公司 | 金属叠层结构、芯片及其制造、焊接方法 |
WO2024090027A1 (ja) * | 2022-10-26 | 2024-05-02 | ソニーセミコンダクタソリューションズ株式会社 | パッケージおよびパッケージの製造方法 |
-
2020
- 2020-04-16 CN CN202020574041.2U patent/CN211788969U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111446212A (zh) * | 2020-04-16 | 2020-07-24 | 中国电子科技集团公司第四十三研究所 | 一种陶瓷一体化封装外壳及其制作工艺 |
CN113079626A (zh) * | 2021-03-18 | 2021-07-06 | 扬州国宇电子有限公司 | 一种陶瓷基板薄膜电路结构及其制备方法 |
CN113394186A (zh) * | 2021-06-11 | 2021-09-14 | 赛创电气(铜陵)有限公司 | 金属叠层结构、芯片及其制造、焊接方法 |
WO2024090027A1 (ja) * | 2022-10-26 | 2024-05-02 | ソニーセミコンダクタソリューションズ株式会社 | パッケージおよびパッケージの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN211788969U (zh) | 一种陶瓷一体化封装外壳 | |
JP3982876B2 (ja) | 弾性表面波装置 | |
JPH10501102A (ja) | Bga i/o rfポートフォーマットとセラミックス基板技術とを使用した90ghzまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ | |
JP2915888B1 (ja) | 配線基板及びその製造方法 | |
CN110854083B (zh) | 半导体芯片的封装结构及其封装工艺 | |
EP0235504B1 (en) | Method of assembling a high frequency hermetically sealed package for solid state components | |
CN111446212A (zh) | 一种陶瓷一体化封装外壳及其制作工艺 | |
JP4057897B2 (ja) | 光半導体装置 | |
JP4858985B2 (ja) | 弾性表面波フィルタパッケージ | |
JP2005039168A (ja) | セラミック容器およびそれを用いたタンタル電解コンデンサ | |
JP2001060635A (ja) | 光半導体素子収納用パッケージ | |
JP3426827B2 (ja) | 半導体装置 | |
JPH0677361A (ja) | マルチチップモジュール | |
JP2001160598A (ja) | 半導体素子搭載用基板および光半導体素子収納用パッケージ | |
JP2013004754A (ja) | 半導体パッケージ及びその製造方法 | |
JP2003229521A (ja) | 半導体モジュール及びその製造方法 | |
CN108922870B (zh) | 一种氮化铝陶瓷管壳及其制作方法 | |
JP4593841B2 (ja) | 配線基板 | |
JP4530579B2 (ja) | 半導体素子収納用パッケージ | |
JP2004296791A (ja) | 電波吸収蓋部材およびこれを用いた高周波装置 | |
JP4364033B2 (ja) | リードピン付き配線基板 | |
JP4189234B2 (ja) | 電波吸収蓋部材およびこれを用いた高周波装置 | |
JPH0155584B2 (zh) | ||
JP2006128183A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
CN112349656A (zh) | 一种系统级封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |