CN111029310A - 一种气密封装器件及气密封装方法 - Google Patents

一种气密封装器件及气密封装方法 Download PDF

Info

Publication number
CN111029310A
CN111029310A CN201911155010.1A CN201911155010A CN111029310A CN 111029310 A CN111029310 A CN 111029310A CN 201911155010 A CN201911155010 A CN 201911155010A CN 111029310 A CN111029310 A CN 111029310A
Authority
CN
China
Prior art keywords
metal
ceramic substrate
chip
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911155010.1A
Other languages
English (en)
Inventor
赵瑞华
李仕俊
徐达
常青松
史光华
张延青
许景通
冯越江
徐永祥
谢永康
郝金中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911155010.1A priority Critical patent/CN111029310A/zh
Publication of CN111029310A publication Critical patent/CN111029310A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种气密封装器件及气密封装方法，气密封装器件包括：封装外壳，采用陶瓷基板作为封装底板，陶瓷基板设有贯穿陶瓷基板的上表面和下表面的第一通孔，陶瓷基板的第一通孔内部填充金属，第一通孔内的金属记为第一金属柱；至少两个第一芯片，安装在所述封装外壳的内部、且设置在所述陶瓷基板上，第一芯片的焊盘通过键合线与陶瓷基板上的第一金属柱连接；隔离墙，设置在封装外壳内将封装外壳分成不同的气密腔，需要隔离的第一芯片设置在不同的气密腔中。本发明通过在封装外壳内设置隔离墙，隔离墙将需要隔离的芯片隔离，是芯片之间互不干扰，提高了气密封装器件的隔离度，进而提升了气密封装器件的性能。

Description

一种气密封装器件及气密封装方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种气密封装器件及气密封装方法。
背景技术
从几百兆的蜂窝通讯网络，到现行4G通信和马上普及的工作频率在几十吉赫兹的5G通信，再到THz领域，射频微波电路的工作频段越来越高。相应的芯片封装虽然多次迭代升级，但是仍有许多不足。
随着芯片功能集成度提升、器件尺寸的缩小，芯片、芯片转接板和外壳的一体化设计越发关键，为了满足封装要求和提高封装的集成度，一个气密封装结构中会封装多个芯片，芯片与芯片之间会发生干扰，气密封装器件的隔离度不高，造成芯片的使用不方便，不能充分发挥芯片的特性。
发明内容
本发明实施例提供了一种气密封装器件及气密封装方法，旨在解决目前气密封装器件的隔离度不高的问题。
本发明实施例的第一方面提供了一种气密封装器件，包括：
封装外壳，采用陶瓷基板作为封装底板，所述陶瓷基板设有贯穿所述陶瓷基板的上表面和所述陶瓷基板的下表面的第一通孔，所述陶瓷基板的第一通孔内部填充金属，所述第一通孔内的金属记为第一金属柱；
至少两个第一芯片，安装在所述封装外壳的内部、且设置在所述陶瓷基板上，所述第一芯片的焊盘通过键合线与所述陶瓷基板上的第一金属柱连接；
隔离墙，设置在所述封装外壳内将所述封装外壳分成不同的气密腔，需要隔离的第一芯片设置在不同的气密腔中。
在本申请的实施例中，所述封装外壳还包括：
金属围框，设置在所述陶瓷基板上用于设置金属围框的位置；
盖板，焊接在所述金属围框和所述隔离墙上。
在本申请的实施例中，所述封装外壳还包括：
正面介质层，通过热压的方式设置在所述陶瓷基板的上表面；所述正面介质层设有贯穿所述正面介质层的上表面和所述正面介质层的下表面的第二通孔和第三通孔，所述第二通孔内部填充金属，所述第二通孔内的金属记为第二金属柱，所述正面介质层的上表面设有第二芯片，所述第二芯片的焊盘通过键合线与至少一个第二金属柱连接，所述第二金属柱和所述第一金属柱连接；
相应的，第一芯片设置在第三通孔内，且第一芯片安装在所述陶瓷基板的上表面，且第一芯片的焊盘通过键合线与第二金属柱相连；
相应的，隔离墙，设置在所述封装外壳内，且在所述正面介质层上，将所述封装外壳分成不同的气密腔，需要隔离的第一芯片和第二芯片设置在不同的气密腔中；
相应的，金属围框，设置在所述正面介质层上用于设置金属围框的位置。
在本申请的实施例中，所述气密封装器件还包括：
第一正面种子层，设置在所述陶瓷基板和所述正面介质层之间、且位于所述陶瓷基板上的第一预设区域和所述第一通孔的内侧壁，所述第一预设区域的第一正面种子层用于设置第一芯片，其中，填充的金属通过所述第一正面种子层与所述第一通孔连接；
第二正面种子层，设置在所述正面介质层上的第一预设区域和所述第二通孔的内侧壁，所述正面介质层上的第一预设区域的第二正面种子层用于设置第二芯片，所述正面介质层上的第二预设区域的第二正面种子层用于设置金属围框，其中，填充的金属通过所述第二正面种子层与所述第二通孔连接；
相应的，金属围框，设置在所述第二正面种子层上用于设置金属围框的位置。
在本申请的实施例中，所述气密封装器件还包括：
第一正面导体层，设置在所述第一正面种子层和所述正面介质层之间，且位于第一正面种子层上，所述第一正面导体层的第一区域用于设置第一芯片，所述第一正面导体层的第二区域用于加厚所述第一金属柱；
第二正面导体层，设置在所述第二正面种子层上，所述第二正面导体层的第一区域用于设置第二芯片，所述第二正面导体层的第二区域用于加厚所述第二金属柱，所述第二正面导体层的第三区域用于设置金属围框；
相应的，金属围框，设置在所述第二正面导体层上用于设置金属围框的位置。
在本申请的实施例中，所述气密封装器件还包括：
背面介质层，通过热压的方式设置在所述陶瓷基板的背面，所述背面介质层上设有贯穿所述背面介质层的上表面和所述背面介质层的下表面的第四通孔，所述第四通孔内部填充金属，所述第四通孔内的金属记为第四金属柱，所述第四金属柱与所述第一金属柱相连。
本发明实施例的第二方面提供了一种气密封装方法，其特征在于，包括：
在陶瓷基板上制备第一通孔，其中，所述第一通孔贯穿所述陶瓷基板的上表面和所述陶瓷基板的下表面；
在所述陶瓷基板的第一通孔内注入金属，形成贯穿所述陶瓷基板的上表面和下表面的第一金属柱；
在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框；
在所述陶瓷基板的正面预留的设置隔离墙的位置设置隔离墙；
在所述陶瓷基板上预留的设置第一芯片的位置安装第一芯片，并将所述第一芯片的焊盘通过键合线与所述第一金属柱连接；
采用焊接的方式将盖板密封在所述金属围框和所述隔离墙的上表面，形成气密封装结构。
在本申请的实施例中，在所述陶瓷基板的第一通孔内注入金属，形成贯穿所述陶瓷基板的上表面和下表面的第一金属柱之前，还包括：
在所述陶瓷基板的正面和所述第一通孔的内侧壁沉积第一正面种子层，其中，所述第一正面种子层的第一区域预留设置第一芯片的位置，所述第一正面种子层的第二区域预留设置金属围框的位置；
相应的，在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框为：
在所述第一正面种子层的正面预留的设置金属围框的位置设置金属围框；
相应的，在所述陶瓷基板上预留的设置第一芯片的位置安装第一芯片为：
在所述第一正面种子层的正面预留的设置第一芯片的位置安装第一芯片。
在本申请的实施例中，在所述陶瓷基板的第一通孔内注入金属，形成贯穿所述陶瓷基板的上表面和下表面的第一金属柱时，还包括：
在所述第一正面种子层上沉积第一正面导体层，所述第一正面导体层的第一区域预留设置第一芯片的位置，所述第一正面导体层的第二区域用于加厚所述第一金属柱，所述第一正面导体层的第三区域预留设置金属围框的位置；
相应的，在所述第一正面种子层的正面预留的设置金属围框的位置设置金属围框为：
在所述第一正面导体层的正面预留的设置金属围框的位置设置金属围框；
相应的，在所述第一正面种子层的正面预留的设置第一芯片的位置安装第一芯片为：
在所述第一正面导体层的正面预留的设置第一芯片的位置安装第一芯片。
在本申请的实施例中，在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框之前，还包括：
在陶瓷基板的上面热压正面介质层，并在所述正面介质层上制备第二通孔，所述第二通孔与所述第一通孔相连通；
在所述正面介质层的第二通孔内注入金属，形成贯穿所述正面介质层的上表面和下表面的第二金属柱；
在所述正面介质层上制备第三通孔；
在所述正面介质层上预留设置第二芯片的位置安装第二芯片，并将所述第二芯片的焊盘通过键合线与所述第二金属柱连接；
相应的，在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框为：
在所述正面介质层的正面预留的设置金属围框的位置设置金属围框；
相应的，在所述陶瓷基板的正面预留的设置隔离墙的位置设置隔离墙为：
在所述正面介质层的正面预留的设置隔离墙的位置设置隔离墙；
相应的，在所述陶瓷基板上预留的设置第一芯片的位置安装第一芯片，并将所述第一芯片的焊盘通过键合线与所述第一金属柱连接为：
将所述第一芯片放置在第三通孔中，且将放置在第三通孔中的第一芯片安装在所述陶瓷基板上预留的设置第一芯片的位置，并将所述第一芯片的焊盘通过键合线与所述第二金属柱连接。
本发明通过在封装外壳内设置隔离墙，隔离墙将需要隔离的芯片隔离，是芯片之间互不干扰，提高了气密封装器件的隔离度，进而提升了气密封装器件的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一个实施例提供的气密封装器件的结构示意图；
图2为本发明的一个实施例提供的气密封装方法的流程示意图；
图3为本发明的一个实施例提供的陶瓷基板上制备第一通孔的断面结构示意图；
图4为本发明的一个实施例提供的陶瓷基板上制备第一通孔的仰视的结构示意图；
图5为本发明的一个实施例提供的制备第一正面种子层和第一背面种子层的断面结构示意图；
图6为本发明的一个实施例提供的制备第一光阻层的断面结构示意图；
图7为本发明的一个实施例提供的制备第一正面导体层和第一背面导体层的断面结构示意图一；
图8为本发明的一个实施例提供的制备第一正面导体层和第一背面导体层的断面结构示意图二；
图9为本发明的一个实施例提供的去除第一正面种子层和第二背面种子层的断面结构示意图；
图10为本发明的一个实施例提供的制备正面介质层和背面介质层的断面结构示意图；
图11为本发明的一个实施例提供的制备第二通孔和第四通孔的断面结构示意图；
图12为本发明的一个实施例提供的制备第二正面导体层和第二背面导体层的断面结构示意图；
图13为本发明的一个实施例提供的制备第三通孔的断面结构示意图；
图14为本发明的一个实施例提供的制备金属围框、隔离墙和铜导热柱的断面结构示意图；
图15为本发明的一个实施例提供的安装第一芯片和第二芯片的断面结构示意图；
图16为本发明的一个实施例提供的制备散热翅片和耦合结构的断面结构示意图。
其中：1、陶瓷基板；2、第一通孔；3、第一正面种子层；4、第一背面种子层；5、第一光阻层；6、第一正面导体层；7、第一背面导体层；8、第一金属柱；9、正面介质层；10、背面介质层；11、第二正面导体层；12、第二背面导体层；13、第二芯片；14、阻焊层；15、第一芯片；16、金属围框；17、隔离墙；18、铜导热柱；19、盖板；20、散热翅片。
具体实施方式
为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。
以下结合具体附图对本发明的实现进行详细地描述：
如图1所示，本发明实施例所提供的一种气密封装器件，包括：
封装外壳，采用陶瓷基板1作为封装底板，所述陶瓷基板1设有贯穿所述陶瓷基板1的上表面和所述陶瓷基板1的下表面的第一通孔2，所述陶瓷基板1的第一通孔2内部填充金属，所述第一通孔2内的金属记为第一金属柱8；
至少两个第一芯片15，安装在所述封装外壳的内部、且设置在所述陶瓷基板1上，所述第一芯片15的焊盘通过键合线与所述陶瓷基板1上的第一金属柱8连接；
隔离墙17，设置在所述封装外壳内将所述封装外壳分成不同的气密腔，需要隔离的第一芯片15设置在不同的气密腔中。
在本实施例中，陶瓷基板1为预先烧结好的，例如，可以是氧化铝陶瓷、氮化铝陶瓷和石英等。所述第一通孔2的直径的选择可以参照如下约束条件：所述陶瓷基板1的厚度和所述第一通孔2的直径的比值在3:1到4:1之间，根据实际封装时陶瓷基板1的厚度，所述第一通孔2的直径可以设置在70-125微米之间。第一芯片15可以是射频芯片。在第一通孔2内填充金属，金属可以是铜。第一通孔内填充金属可以采用金属浆料的方式，如果第一通孔内设有第一正面种子层，则采用电镀的方式填充金属，本发明采用电镀的方法填充金属。
在本实施例中，第一芯片15可以是射频芯片。与所述第一芯片15的焊盘连接的第一金属柱8记为第一导通柱，所述第一导通柱的外围还设有一圈第一金属柱8形成的信号屏蔽结构。信号屏蔽结构可以是类同轴的信号屏蔽结构。
由于第一导通柱需要传输信号，因此，需要为所述第一导通柱设置信号屏蔽结构。本申请中的信号屏蔽结构可以设置为：在制备所述第一导通柱对应的第一通孔2时，一并在该第一通孔2的外围制备一圈第一通孔2，这圈第一通孔2内也注入金属浆料形成第一金属柱8，包围所述第一导通柱的第一金属柱8就可以形成信号屏蔽结构。
在本实施例中，采用隔离墙17将第一芯片15隔开，使第一芯片15之间互不干扰。隔离墙17的厚度可以在150-200μm之间。所述隔离墙17可以是金属材料制成，例如铜。
本发明实施例中，通过在封装外壳内设置隔离墙17，隔离墙17将需要隔离的芯片隔离，是芯片之间互不干扰，提高了气密封装器件的隔离度，进而提升了气密封装器件的性能。
如图1所示，在本发明的实施例中，所述封装外壳还包括：
金属围框16，设置在所述陶瓷基板1上用于设置金属围框16的位置；
盖板19，焊接在所述金属围框16和所述隔离墙17上。
在本实施例中，所述金属围框16是用来作为封装外壳的侧壁的，金属围框16的材质可以是铜。金属围框16下对应的陶瓷基板1上设有接地通孔，接地通孔内填充金属。所述金属围框16的高度可以为200-1000μm。所述盖板19的材质可以是金属材质。
如图1所示，在本发明的实施例中，所述封装外壳还包括：
正面介质层9，通过热压的方式设置在所述陶瓷基板1的上表面；所述正面介质层9设有贯穿所述正面介质层9的上表面和所述正面介质层9的下表面的第二通孔和第三通孔，所述第二通孔内部填充金属，所述第二通孔内的金属记为第二金属柱，所述正面介质层9的上表面设有第二芯片13，所述第二芯片13的焊盘通过键合线与至少一个第二金属柱连接，所述第二金属柱和所述第一金属柱8连接；
相应的，第一芯片15设置在第三通孔内，且第一芯片15安装在所述陶瓷基板1的上表面，且第一芯片15的焊盘通过键合线与第二金属柱相连；
相应的，隔离墙17，设置在所述封装外壳内，且在所述正面介质层9上，将所述封装外壳分成不同的气密腔，需要隔离的第一芯片15和第二芯片13设置在不同的气密腔中；
相应的，金属围框16，设置在所述正面介质层9上用于设置金属围框16的位置。
在本实施例中，正面介质层9的下表面与陶瓷基板1的上表面相贴合，且正面介质层9是完全覆盖在陶瓷基板1上的。所述正面介质层9可以布线，正面介质层9的正面可以设置第二芯片13，正面介质层9可以选择微波损耗低、温度稳定性好的液晶聚合物(LCP)。第二通孔的直径可以设置在70-125微米之间，且第二通孔的直径满足约束条件：第二通孔的直径与正面介质层9中陶瓷基板1的厚度比为1:1。在第二通孔内填充金属，金属可以是铜。第一芯片15要放置在第三通孔中，第三通孔贯穿正面介质层9，所以在第三通孔中的第一芯片15可以安装在陶瓷基板1的上表面，且第一芯片15的焊盘要与第二金属柱相连，由于第二金属柱与第一金属柱8相连，所以第一芯片15的信号可以通过第二金属柱传到第一金属柱8上，进而向下传输。连接第二芯片13焊盘的第二金属柱记为第二导通柱，第二导通柱的四围设有一圈第二金属柱围成的信号屏蔽结构。
在具体应用中，在陶瓷基板1上设置正面介质层9，芯片既能通过第三通孔安装在陶瓷基板1上又能安装在正面介质层9上，正面介质层9和陶瓷基板1上都可以布线，使得射频微波电路板布线更方便、清晰，且双层结构的电路板可以将敏感芯片与其他芯片分在不同的两层设置，同时在每一层上设置隔离墙，提高整个芯片电路的隔离度，进而提高了射频微波电路板的性能。同时多层的电路板的芯板具有均温的作用，热导率高，正面介质层9的第二通孔和陶瓷基板1的第一通孔2相连通，且都采用铜填充，优化了散热通道，正面介质层9上的局部热源可迅速传递到陶瓷基板1并向下传导。
在本发明的实施例中，当所述陶瓷基板1的上表面设有至少两个第一芯片15，且至少有两个第一芯片15需要通过电阻连接时，所述射频微波电路板还包括：
电阻层，设置在所述陶瓷基板1上、需要通过电阻连接的两个第一芯片15之间，且与需要通过电阻连接的两个第一芯片15分别连接。
在本实施例中，电阻层是一层金属，用于连接两个第一芯片15，在陶瓷基板1上设置高精度的电阻，提高了射频微波电路板的集成密度，且电阻层的电阻偏差为±1％之内。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
第一正面种子层3，设置在所述陶瓷基板1和所述正面介质层9之间、且位于所述陶瓷基板1上的第一预设区域和所述第一通孔2的内侧壁，所述第一预设区域的第一正面种子层3用于设置第一芯片15，其中，填充的金属通过所述第一正面种子层3与所述第一通孔2连接；
第二正面种子层11，设置在所述正面介质层9上的第一预设区域和所述第二通孔的内侧壁，所述正面介质层9上的第一预设区域的第二正面种子层用于设置第二芯片13，所述正面介质层9上的第二预设区域的第二正面种子层用于设置金属围框16，其中，填充的金属通过所述第二正面种子层与所述第二通孔连接；
相应的，金属围框16，设置在所述第二正面种子层上用于设置金属围框16的位置。
在本实施例中，第一正面种子层3和第二正面种子层均可以选择的材料为Ti、Ta或Cu，厚度选择可以满足50nm-5000nm的约束条件，当然，也可以根据需要进行设置第一正面种子层3和第二正面种子层的厚度。第一正面种子层3的设置可以更好地更简单的将第一芯片15设置在陶瓷基板1上。第二正面种子层的设置可以更好地更简单的将第二芯片13设置在陶瓷基板1上。同时还为后续加厚芯片设置区域以及其他区域做准备。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
第一正面导体层6，设置在所述第一正面种子层3和所述正面介质层9之间，且位于第一正面种子层3上，所述第一正面导体层6的第一区域用于设置第一芯片15，所述第一正面导体层6的第二区域用于加厚所述第一金属柱8；
第二正面导体层11，设置在所述第二正面种子层上，所述第二正面导体层11的第一区域用于设置第二芯片13，所述第二正面导体层11的第二区域用于加厚所述第二金属柱，所述第二正面导体层11的第三区域用于设置金属围框16；
相应的，金属围框16，设置在所述第二正面导体层11上用于设置金属围框16的位置。
在本实施例中，第一正面导体层6和第二正面导体层11的厚度均可以为15-20μm，第一正面导体层6和第二正面导体层11的材料均可以是同电镀液。第一正面导体层6的设置可以使第一芯片15更好地与陶瓷基板1相连，第二正面导体层11的设置可以使第二芯片13更好地与正面介质层9相连。第一正面导体层覆盖在陶瓷基板和第一金属柱的上方，陶瓷基板和第一金属柱之间形成完整的包覆结构，保证了气密性。第二正面导体层覆盖在正面介质层和第二金属柱上方，正面介质层和第二金属柱之间形成完整的包覆结构，保证了气密性。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
背面介质层10，通过热压的方式设置在所述陶瓷基板1的背面，所述背面介质层10上设有贯穿所述背面介质层10的上表面和所述背面介质层10的下表面的第四通孔，所述第四通孔内部填充金属，所述第四通孔内的金属记为第四金属柱，所述第四金属柱与所述第一金属柱8相连。
在本实施例中，背面介质层10的下表面与陶瓷基板1的下表面相贴合，且背面介质层10是完全覆盖在陶瓷基板1下的。所述背面介质层10可以布线，背面介质层10可以选择微波损耗低、温度稳定性好的液晶聚合物(LCP)。第四通孔的直径可以设置在70-125微米之间，且第四通孔的直径满足约束条件：第四通孔的直径与背面介质层10中陶瓷基板1的厚度比为1:1。在第四通孔内填充金属，金属可以是铜。正面介质层9、陶瓷基板1和背面介质层10组成三层介质四层导体结构的电路板，使布线更简单清晰，同时减少了传输损耗。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
第一背面种子层4，设置在所述陶瓷基板1和所述背面介质层10之间、且位于所述陶瓷基板1下的第一预设区域；
第二背面种子层，设置在所述背面介质层10下的第一预设区域和第四通孔的内侧壁上，填充的金属通过第二背面种子层与第四通孔相连。
在本实施例中，第一背面种子层4和第二背面种子层均可以选择的材料为Ti或Cu，厚度选择可以满足50nm-5000nm的约束条件，当然，也可以根据需要进行设置第一背面种子层4和第二背面种子层的厚度。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
第一背面导体层7，设置在所述第一背面种子层4和所述背面介质层10之间，且位于第一背面种子层4下，所述第一背面导体层7的第一区域用于加厚所述第一金属柱8；
第二背面导体层12，设置在所述第二背面种子层下，第二背面导体层12的第一区域用于加厚第四金属柱。
在本实施例中，第一背面导体层7和第二背面导体层12的厚度均可以为15-20μm，第一背面导体层7和第二背面导体层12的材料均可以是铜。第一背面导体层设置在陶瓷基板和第一金属柱的下方，陶瓷基板和第一金属柱之间形成完整的包覆结构，保证了气密性。第二背面导体层设置在背面介质层和第四金属柱的下方，背面介质层和第四金属柱之间形成完整的包覆结构，保证了气密性。
如图1所示，在本发明的实施例中，还包括阻焊层14，阻焊层14设置在背面介质层10的下表面且在第四通孔以外的区域。阻焊层14的设置方便与其他元件组装。
如图16所示，在本发明的实施例中，盖板19的正面还可以设有散热翅片20。
在本实施例中，散热翅片20是直接做在盖板19上的，有利于第二芯片13的散热。在盖板19上设有散热翅片20时，第二芯片13的底部与金属围框16相连，通过金属围框16将热量向上传递到散热翅片20。
在本发明的实施例中，盖板19的正面还可以设有天线，盖板19上设有盖板19通孔，盖板19通孔内填充金属，盖板19通孔内的金属记为盖板19金属柱。天线与一个盖板19通孔内的盖板19金属柱相连。盖板19金属柱下端与弹簧柱的第一端相连，弹簧柱的第二端与第二芯片13相连。弹簧柱制作在金属围框16内。弹簧柱第二端通过焊接与第二芯片13相连或第二芯片13下的第二金属种子层或第二表面导体层相连。弹簧柱的第一端与盖板19扣接。
在本实施例中，天线是直接做在盖板19上的，天线的下表面与盖板19的上表面贴合。为了避免天线对芯片的辐射作用，在盖板19的背面设有屏蔽层，屏蔽层为金属材料，例如铜。
如图16所示，在本发明的实施例中，还包括：
耦合结构21，设置在所述盖板19的背面，且位于需要耦合的第二芯片13的上方。
在本实施例中，耦合结构21为平面结构或阶梯结构。
在实际制作时，耦合结构21可以通过光刻、沉积和剥离的方式得到，与上边制作天线的方式相同，耦合结构21可以是金属材料，例如铜。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
铜导热柱18，设在所述陶瓷基板1的背面，其中，至少存在预设数量的铜导热柱18作为所述封装器件的输入输出引脚与所述第一金属柱8连接。
在本实施例中，陶瓷基板1的背面的铜导热柱18满足的约束条件为：铜导热柱18的高度为200-1000微米，铜导热柱18的精度在±5微米。
本发明实施例中，可以有一部分铜导热柱18直接与所述陶瓷基板1相连，与陶瓷基板1相连接的铜导热柱18一方面可以将陶瓷基板1上的热量散出，另一方面能对整体的封装外壳起到支撑作用，使封装外壳与其他结构相连时更稳定。与第一金属柱8相连的铜导热柱18作为封装I/O引出端，可以作为散热通道，帮助封装器件散热，另一方面还能缓冲封装器件与PCB安装母版热应力，避免装器件与PCB安装母版连接时热失配而开裂。
当然，如果设有第二背面种子层，铜导热柱18设置在第二背面种子层下，如果设有第二背面导体层12，铜导热柱18设置在第二背面导体层12下。
如图2所示，本申请实施例提供的一种气密封装方法的工艺流程中各个步骤对应的结构示意图。
S101，在陶瓷基板1上制备第一通孔2，其中，所述第一通孔2贯穿所述陶瓷基板1的上表面和所述陶瓷基板1的下表面。
在本实施例中，在预先烧结好的陶瓷基板1上制备第一通孔2时，可以采用皮秒冷激光加工钻孔，且加工出的第一通孔2贯穿所述陶瓷基板1的上表面和下表面。这种方式制备的第一通孔2的孔壁光滑、垂直度高、所述陶瓷基板1的上表面和下表面的孔径差值小于5％，精度更高，所述第一通孔2在后续会注入金属作为信号的传输线，而这种方式制备的第一通孔2在注入金属后，能够减少传输损耗。
S102，在所述陶瓷基板1的第一通孔2内注入金属，形成贯穿所述陶瓷基板1的上表面和下表面的第一金属柱8。
在本实施例中，第一通孔内可以采用金属浆料的填充方式，填充上金属浆料之后，需要通过高温烧结的方式使金属浆料固化。第一通孔内还可以采用电镀的方式填充金属。本发明中主要采用电镀的方式。采用在预先烧结好的陶瓷基板的通孔内填充金属的方法，第一通孔的位置不会发生变化，提高了一致性。连接所述第一芯片15的焊盘的第一金属柱8记为第一导通柱，所述第一导通柱的外围还设有一圈第一金属柱8形成的信号屏蔽结构。
由于第一导通柱需要传输信号，因此，需要为所述第一导通柱设置信号屏蔽结构。本申请中的信号屏蔽结构可以设置为：在制备所述第一导通柱对应的第一通孔2时，一并在该第一通孔2的外围制备一圈第一通孔2，这圈第一通孔2内也注入金属形成第一金属柱8，包围所述第一导通柱的第一金属柱8就可以形成信号屏蔽结构。
采用上述方式，无需额外制备信号屏蔽结构，在制备第一导通柱时一并制作，节省工艺成本。
S103，在所述陶瓷基板1的正面预留的设置金属围框16的位置设置金属围框16。
在本实施例中，所述金属围框16是用来作为封装器件的侧壁的，在制备金属围框16时，可以将预先制备的金属围框16加固在所述陶瓷基板1上，也可以通过半导体工艺的方式在预留金属围框16的位置保留金属，就在所述陶瓷基板1上预留金属围框16的位置制备出了围框16。当然，实际应用中，还可以有其它方式制备金属围框16。在陶瓷基板1上直接生长金属围框16，金属围框16的高度是可控的，金属围框16的高度与芯片的频率精确匹配，空间耦合度是可控的，提高芯片的射频特性。
S104，在所述陶瓷基板1的正面预留的设置隔离墙17的位置设置隔离墙17。
在本实施例中，隔离墙17的制备可以将预先制备的隔离墙17加固在所述陶瓷基板1上，也可以通过半导体工艺的方式，在预留隔离墙17的位置保留金属，就在所述陶瓷基板1上预留隔离墙17的位置制备出了隔离墙17。当然，实际应用中，还可以有其它方式制备隔离墙17，例如通过电化学沉积法也可以制备隔离墙17。
S105，在所述陶瓷基板1上预留的设置第一芯片15的位置安装第一芯片15，并将所述第一芯片15的焊盘通过键合线与所述第一金属柱8连接。
在本实施例中，需要将第一芯片15安装在陶瓷基板1上，可以通过表贴的方式将芯片安装在所述陶瓷基板1上，还需要将第一芯片15中的焊盘通过所述陶瓷基板1的第一通孔2内的第一金属柱8引出。
S106，采用焊接的方式将盖板19密封在所述金属围框16和所述隔离墙17的上表面，形成气密封装结构。
在本实施例中，为了保证封装外壳的气密性，可以采用平行缝焊或激光焊方式将盖板19焊接到金属围框16和隔离墙17上，所述盖板19的材质可以是金属材质。所述陶瓷基板1、所述金属围框16和所述盖板19形成气密封装结构，所述第一芯片15位于所述气密封装结构的内部。
本申请实施例，由于采用了在陶瓷基板1上制备第一通孔2后在第一通孔2内注入金属，本发明先烧结陶瓷基板1后注入金属，金属和陶瓷基板1不会同时烧结，在金属固化时不会造成第一通孔2的位置发生变化，从而提高了芯片封装的一致性。
图3至图16是本申请实施例提供的另一种制备封装器件的工艺流程中各个步骤对应的结构示意图。
第一、在陶瓷基板1上制备第一通孔2，其中，所述第一通孔2贯穿所述陶瓷基板1的上表面和下表面。制备第一通孔2后的陶瓷基板1的断面图可参见图3，制备第一通孔2后的陶瓷基板1的俯视图可参照图4，具体的与步骤S101相同。
第二、在所述陶瓷基板1的正面和第一通孔2的内侧壁沉积金属，形成第一正面种子层3，在所述第一正面种子层3上预留设置第一芯片15、金属围框16和隔离墙17的位置，具体的可参照图5所示。
在本实施例中，在沉积第一正面种子层3之前要将陶瓷基板1的表面和第一通孔2进行清洗处理。在陶瓷基板1的正面沉积第一正面种子层3采用的是物理气相沉积法或化学气相沉积法等方式。
第三，在沉积有第一正面种子层3的所述陶瓷基板1的第一通孔2内注入金属，形成贯穿所述陶瓷基板1的上表面和下表面的第一金属柱8。在第一通孔2内填充金属具体方法的与步骤S102相同。
实际应用中在第一通孔2内注入金属的同时，还可以在第一正面种子层3上面，制备第一正面导体层6。具体的参照图6-8所示。
通过电化学沉积法在所述第一正面种子层3上制备第一正面导体层6，其中，所述第一正面导体层6的第一区域预留设置第一芯片15的位置，所述第一正面导体层6的第二区域用于加厚所述第一金属柱8，第一正面导体层6的第三区域用于设置金属围框16，第一正面导体层6的第四区域用于设置隔离墙17。
在本申请实施例中，制备第一正面导体层6和第一金属柱8的具体方法是：在所述第一正面种子层3的上表面通过旋涂或覆膜热压的方式将第一光阻层5涂覆在第一正面种子层3上，然后在第一光阻层5上需要制备第一正面导体层6的位置经过曝光、显影等标准光刻工艺获得制备第一正面导体层6的导体层通孔，最后在第一光阻层5上的导体层通孔的位置和第一通孔2内通过电化学沉积法沉积金属，具体的在填充金属时运用脉冲镀和直流镀组合使用，可以保证第一通孔2内铜沉积没有空洞的条件下效率也会提高。在第一通孔2填满以后，继续在第一通孔2上堆积金属至表面凸出，形成第一正面导体层6，最后采用标准去膜工艺去除第一光阻层5得到第一正面导体层6，在第一通孔2内的金属为第一金属柱8。
第一正面导体层6采用半导体光刻工艺制作，线条的精度高，阻抗匹配性好，损耗低。第一光阻层5的材料可以选择高粘度光刻胶，也可以选择高解析度的光敏干膜，第一光阻层5满足约束条件：厚度大于15微米，线条解析度小于10微米，且第一光阻层5经过曝光后得到的导体层通孔的内侧壁是陡直的。
在制备所述第一正面导体层6后，为了得到预设厚度的第一正面导体层6，同时也为了得到精度更高、表面粗糙度更低的第一正面导体层6，还可以对所述第一正面导体层6进行厚度减薄和抛光处理。
具体的，在制作时，可以对第一正面导体层6进行减薄，在研磨处理的过程中，有可能会存在一些划痕，还需要继续对第一正面导体层6进行抛光处理，以降低第一正面导体层6的表面粗糙度、降低了线路的传输损耗。
第四、将所述陶瓷基板1上的所述第一正面导体层6对应的位置和预留的设置电阻层的位置以外的第一正面种子层3去除，如图9所示。
在本实施例中，采用先光刻再腐蚀的方法，去除所述第一正面导体层6对应的位置和预留的设置电阻层的位置以外的第一正面种子层3，这样，在预留的电阻层的位置的第一正面种子层3没有去除，预留的电阻层的位置的第一正面种子层3记为电阻层，在实际制作中，电阻层位置上对应的第一正面种子层3可以刻蚀部分层，最终得到预设厚度的电阻层，通过激光调阻机调整电阻层的电阻值。
最后，可以采用化学镀镍金的方式，对表面的第一正面导体层6和第一背面导体层7进行保护，提升环境耐受性。
当然，实际应用中，若未制作第一正面导体层6，可以将用于表贴待封装的第一芯片15、金属围框16和隔离墙17的区域以外其它区域的第一正面种子层3去除。
第五、在陶瓷基板1的上面热压正面介质层9，并在所述正面介质层9上制备第二通孔，所述第二通孔与所述第一通孔2相连通，如图10-11所示。
在本实施例中，正面介质层9是采用热压的方式制作在陶瓷基板1上的，正面介质层9采用液晶聚合物，液晶聚合物有一定的流动性，将陶瓷基板1表面再次变平整。在正面介质层9上制备第二通孔时，以陶瓷基板1的氮化铝为靶标，在垂直互联位置，也就是第一通孔2对应位置，可以采用皮秒冷激光加工钻孔，且加工出的第二通孔贯穿所述正面介质层9的上表面和下表面。这种方式制备的第二通孔的孔壁光滑、垂直度高且孔位准确。
第六、在所述正面介质层9的正面和所述第二通孔的内侧壁沉积金属，形成第二正面种子层，在所述第二正面种子层上预留设置第二芯片13的位置。
在本实施例中，在沉积第二正面种子层之前要将正面介质层9的表面和第二通孔进行清洗处理。在正面介质层9的正面沉积第二正面种子层采用的是物理气相沉积法或化学气相沉积法等方式。
第七、在沉积有第二正面种子层的所述正面介质层9的第二通孔内注入金属，形成贯穿所述正面介质层9的上表面和下表面的第二金属柱，如图12所示。
在本实施例中，第二通孔内填充金属的作用与第一通孔2内填充金属的作用相同，参照S102中的解释。
在具体制作中，如果需要，在第二通孔内填充金属的同时，会在第二正面种子层上采用电化学沉积的方法制备第二正面导体层11。
具体的制备第二正面导体层11的方法与第三中制备第一正面导体层6的方法相同。可参照第一正面导体层6的制备方法。
制备完成第二正面导体层11后，去除正面介质层9上的第二正面导体层11位置以外的区域上的第二正面种子层。当然，实际应用中，若未制作第二正面导体层11，可以将用于制备金属围框16的区域、用于制备隔离墙17的区域、用于表贴待封装的第二芯片13的区域、和所述第二导通柱外围的信号屏蔽结构的区域以及用于制作隔离墙17区域以外其它区域的第二正面种子层去除，参见图12所示。
在本实施例中，可以对第二正面导体层11进行减薄，在研磨处理的过程中，有可能会存在一些划痕，还需要继续对第二正面导体层11进行抛光处理，以降低第二正面导体层11的表面粗糙度、降低了线路的传输损耗。
在实际应用中，还可以在所述陶瓷基板1的背面预留铜导热柱18的位置制备铜导热柱18，其中，所述预留铜导热柱18的位置包括：所述陶瓷基板1的背面所述第一金属柱8对应的位置，如图13所示。
在本实施例中，制备铜导热柱18可以采用在陶瓷基板1的背面涂覆第二光阻层，在第二光阻层上光刻出导热柱图形，在导热柱图形中沉积金属，剥离第二光阻层得到铜导热柱18。
具体的，在制作时，可以对铜导热柱18进行减薄，在研磨处理的过程中，有可能会存在一些划痕，还需要继续对铜导热柱18进行抛光处理，以降低铜导热柱18粗糙度。通过研磨和抛光处理后使通导热柱的Z相高度控制在±5μm范围内。
第八、在所述正面介质层9上制备贯穿所述正面介质层9的上表面和下表面的第三通孔，如图13所示。
在本实施例中，第三通孔为设置在正面介质层9和陶瓷基板1之间的盲孔。可以采用皮秒冷激光加工钻孔。
第九、在所述陶瓷基板1的上表面预留金属围框16的位置采用钎焊方式将金属围框16焊接到陶瓷基板1上，参照14所示。
具体的还可以是，采用锡基或共晶焊料在200℃-350℃高温下将金属围框16焊接到陶瓷基板1上用于设置金属围框16的位置。如果设有第二正面导体层11，则将金属围框16焊接到第二正面导体层11上。
在具体应用中，在制备金属围框16的同时，还可以一起制作隔离墙17，金属围框16和隔离墙17都可以采用在第二正面导体层11上涂覆第三光阻层，然后在第三光阻层上刻蚀出金属围框16和隔离墙17的图形，在金属围框16和隔离墙17的图形上沉积金属，最后通过剥离第三光阻层得到金属围框16和隔离墙17。
在本实施例中，在实际制备时，还可以对金属围框16和隔离墙17的上表面进行减薄，在研磨处理的过程中，有可能会存在一些划痕，还需要继续对金属围框16和隔离墙17的上表面进行抛光处理，以降低表面粗糙度。在本实施例中，可以通过电镀加厚和CMP减薄工艺精确控制金属外围墙和内部隔离墙17高度降低气密封装器件的空间耦合度。
第十、将第一芯片15防置在第三通孔中，且将放置在第三通孔中的第一芯片15安装在所述陶瓷基板1上预留的设置第一芯片15的位置，并将所述第一芯片15的焊盘通过键合线与所述第二金属柱连接。如图15所示。
在本实施例中，如果陶瓷基板1上设有第一正面种子层3，则将第一芯片15设置在第一正面种子层3上。
如果陶瓷基板1上设有第一正面种子层3和第一正面导体层6，则将第一芯片15设置在第一正面导体层6上。
第十一、将第二芯片13安装在正面介质层9上，并将所述第二芯片13的焊盘通过键合线与所述第二金属柱连接，如图15所示。
具体的安装方法与S105中第一芯片15的安装方法相同，可参考S105，在此不再赘述。
第十二、采用焊接的方式将盖板19密封在所述金属围框16和隔离墙17的上表面，形成气密封装结构，参照图15所示。
该步骤与步骤S106内容一致，具体可参照步骤S106的描述，在此不再赘述。
第十三、在陶瓷基板11的背面制备阻焊层14，如图1所示。
在本实施例中，采用化学镀镍金的方式，保护表层金属部分。在所述陶瓷基板1的背面，且在预留铜导热柱18的位置以外的其它区域上制备阻焊层14。制备阻焊层14可以方便射频微波电路板与其他元件组装。
在具体制作中，在制备正面介质层9时，还可以在陶瓷基板1的背面热压背面介质层10，并在所述背面介质层10上制备第四通孔，第四通孔内填充金属，第四通孔内的金属记为第四金属柱，第四金属柱与第一金属柱8相连。
具体的，在背面介质层10上制作第四通孔的具体方法与在正面介质层9上制备第二通孔的方法相同，可参照制备第二通孔的方法。在第四通孔内填充金属浆料与在第二通孔内填充金属浆料的方法相同，可参照在第二通孔内填充金属浆料的方法。
在制备过程中，陶瓷基板1的背面可以制备第一背面种子层4，第一背面种子层4下和第一金属柱8下可以沉积第一背面导体层7。在背面介质层10的下表面和第四通孔内可以沉积第二背面种子层，在第二背面种子层的背面和第四金属柱下沉积有第二背面导体层12。以上各个背面种子层和背面导体层的制备方法均可参照正面种子层和正面导体层的制备方法。相应的，铜导热柱18设置在第二背面导体层12下。
如图16所示，当然，在实际应用中，在将盖板19密封在所述金属围框16的上表面之前，还可以在盖板19的正面制作散热翅片20。
具体的，制作散热翅片20的方法是在盖板19的正面通过旋涂或覆膜热压的方式制作第四光阻层，并在第四光阻层上刻蚀出制作散热翅片20的通孔，最后在第四光阻层上刻蚀出制作散热翅片20的通孔的位置上沉积金属，去除第四光阻层即可得到散热翅片20。
在具体应用中，在制作有散热翅片20时，第二芯片13的底部与金属围框16相连，如果第二芯片13制作在第二正面种子层上，则第二芯片13下的第二正面种子层与金属围框16相连，通过第二正面种子层将热量传递到金属围框16，通过金属围框16将热量向上传递到散热翅片20。如果第二芯片13制作在第二正面导体层11上，则可以通过第二芯片13下的第二正面导体层11和第二正面种子层与金属围框16相连，或者第二正面种子层与金属围框16相连。
在本发明的实施例中，在将盖板19密封在所述金属围框16和隔离墙17的上表面之前，还可以在盖板19的正面制作天线。
具体的，制作天线的方法是在盖板19的正面通过旋涂或覆膜热压的方式制作第五光阻层，并在第五光阻层上刻蚀出制作天线的图形，最后在第五光阻层上刻蚀出制作天线的图形的位置上沉积金属，去除第五光阻层即可得到天线。
在具体应用中，制作天线时，盖板19上可以采用皮秒冷激光加工钻孔，加工出盖板19通孔，盖板19通孔内沉积金属浆料，盖板19通孔内的金属浆料记为盖板19金属柱，天线与一个盖板19通孔内的盖板19金属柱相连。
相应的，在金属围框16内还要安装弹簧柱，弹簧柱的弹簧柱第二端通过焊接与第二芯片13相连或第二芯片13下的正面种子层或正面导体层相连。弹簧柱的第一端与盖板19扣接，并且弹簧柱的第一端与连接有天线的盖板19金属柱的下端相连。
在具体应用中，为了避免天线对第二芯片13的辐射，在盖板19的背面设有屏蔽层，屏蔽层通过沉积屏蔽材料得到，屏蔽层可以是金属铜。或者通过在盖板19背面通过旋涂或覆膜热压的方式制作第六光阻层，通过刻蚀第六光阻层，在第六光阻层上刻蚀出制作屏蔽层的图形，在制作屏蔽层的图形上沉积屏蔽材料，最后去除第六光阻层即可得到屏蔽层。
在实际应用中，还可以在第二芯片13上方，盖板19的背面设置耦合结构21，耦合结构21的可以是平面结构或阶梯结构。
在实际应用中，还可以进一步验证所述气密封装结构的气密性，进而判断气密封装结构是否合格。
具体的，将气密封装结构放入检漏的容器中，在容器中充氦并加0.5Mpa的压力。经过4小时后，将气密封装结构取出，采用检漏液浸泡法进行粗检，若检漏液表面无气泡产生，则合格，反之则不合格。最后，对合格的气密封装结构用氦气质谱仪进行细检，如果检漏仪显示氦气流量低于1*10-9pa.cm3/s，则证明合格，反之则不合格。
以上第一至第十三中的步骤可以根据实际需要进行删减或进行重新组合。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种气密封装器件，其特征在于，包括：
封装外壳，采用陶瓷基板作为封装底板，所述陶瓷基板设有贯穿所述陶瓷基板的上表面和所述陶瓷基板的下表面的第一通孔，所述陶瓷基板的第一通孔内部填充金属，所述第一通孔内的金属记为第一金属柱；
至少两个第一芯片，安装在所述封装外壳的内部、且设置在所述陶瓷基板上，所述第一芯片的焊盘通过键合线与所述陶瓷基板上的第一金属柱连接；
隔离墙，设置在所述封装外壳内将所述封装外壳分成不同的气密腔，需要隔离的第一芯片设置在不同的气密腔中。
2.如权利要求1所述的气密封装器件，其特征在于，所述封装外壳还包括：
金属围框，设置在所述陶瓷基板上用于设置金属围框的位置；
盖板，焊接在所述金属围框和所述隔离墙上。
3.如权利要求2所述的气密封装器件，其特征在于，所述封装外壳还包括：
正面介质层，通过热压的方式设置在所述陶瓷基板的上表面；所述正面介质层设有贯穿所述正面介质层的上表面和所述正面介质层的下表面的第二通孔和第三通孔，所述第二通孔内部填充金属，所述第二通孔内的金属记为第二金属柱，所述正面介质层的上表面设有第二芯片，所述第二芯片的焊盘通过键合线与至少一个第二金属柱连接，所述第二金属柱和所述第一金属柱连接；
相应的，第一芯片设置在第三通孔内，且第一芯片安装在所述陶瓷基板的上表面，且第一芯片的焊盘通过键合线与第二金属柱相连；
相应的，隔离墙，设置在所述封装外壳内，且在所述正面介质层上，将所述封装外壳分成不同的气密腔，需要隔离的第一芯片和第二芯片设置在不同的气密腔中；
相应的，金属围框，设置在所述正面介质层上用于设置金属围框的位置。
4.如权利要求3所述的气密封装器件，其特征在于，所述气密封装器件还包括：
第一正面种子层，设置在所述陶瓷基板和所述正面介质层之间、且位于所述陶瓷基板上的第一预设区域和所述第一通孔的内侧壁，所述第一预设区域的第一正面种子层用于设置第一芯片，其中，填充的金属通过所述第一正面种子层与所述第一通孔连接；
第二正面种子层，设置在所述正面介质层上的第一预设区域和所述第二通孔的内侧壁，所述正面介质层上的第一预设区域的第二正面种子层用于设置第二芯片，所述正面介质层上的第二预设区域的第二正面种子层用于设置金属围框，其中，填充的金属通过所述第二正面种子层与所述第二通孔连接；
相应的，金属围框，设置在所述第二正面种子层上用于设置金属围框的位置。
5.如权利要求4所述的气密封装器件，其特征在于，所述气密封装器件还包括：
第一正面导体层，设置在所述第一正面种子层和所述正面介质层之间，且位于第一正面种子层上，所述第一正面导体层的第一区域用于设置第一芯片，所述第一正面导体层的第二区域用于加厚所述第一金属柱；
第二正面导体层，设置在所述第二正面种子层上，所述第二正面导体层的第一区域用于设置第二芯片，所述第二正面导体层的第二区域用于加厚所述第二金属柱，所述第二正面导体层的第三区域用于设置金属围框；
相应的，金属围框，设置在所述第二正面导体层上用于设置金属围框的位置。
6.如权利要求1所述的气密封装器件，其特征在于，所述气密封装器件还包括：
背面介质层，通过热压的方式设置在所述陶瓷基板的背面，所述背面介质层上设有贯穿所述背面介质层的上表面和所述背面介质层的下表面的第四通孔，所述第四通孔内部填充金属，所述第四通孔内的金属记为第四金属柱，所述第四金属柱与所述第一金属柱相连。
7.一种气密封装方法，其特征在于，包括：
在陶瓷基板上制备第一通孔，其中，所述第一通孔贯穿所述陶瓷基板的上表面和所述陶瓷基板的下表面；
在所述陶瓷基板的第一通孔内注入金属，形成贯穿所述陶瓷基板的上表面和下表面的第一金属柱；
在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框；
在所述陶瓷基板的正面预留的设置隔离墙的位置设置隔离墙；
在所述陶瓷基板上预留的设置第一芯片的位置安装第一芯片，并将所述第一芯片的焊盘通过键合线与所述第一金属柱连接；
采用焊接的方式将盖板密封在所述金属围框和所述隔离墙的上表面，形成气密封装结构。
8.如权利要求7所述的气密封装方法，其特征在于，在所述陶瓷基板的第一通孔内注入金属，形成贯穿所述陶瓷基板的上表面和下表面的第一金属柱之前，还包括：
在所述陶瓷基板的正面和所述第一通孔的内侧壁沉积第一正面种子层，其中，所述第一正面种子层的第一区域预留设置第一芯片的位置，所述第一正面种子层的第二区域预留设置金属围框的位置；
相应的，在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框为：
在所述第一正面种子层的正面预留的设置金属围框的位置设置金属围框；
相应的，在所述陶瓷基板上预留的设置第一芯片的位置安装第一芯片为：
在所述第一正面种子层的正面预留的设置第一芯片的位置安装第一芯片。
9.如权利要求8所述的气密封装方法，其特征在于，在所述陶瓷基板的第一通孔内注入金属，形成贯穿所述陶瓷基板的上表面和下表面的第一金属柱时，还包括：
在所述第一正面种子层上沉积第一正面导体层，所述第一正面导体层的第一区域预留设置第一芯片的位置，所述第一正面导体层的第二区域用于加厚所述第一金属柱，所述第一正面导体层的第三区域预留设置金属围框的位置；
相应的，在所述第一正面种子层的正面预留的设置金属围框的位置设置金属围框为：
在所述第一正面导体层的正面预留的设置金属围框的位置设置金属围框；
相应的，在所述第一正面种子层的正面预留的设置第一芯片的位置安装第一芯片为：
在所述第一正面导体层的正面预留的设置第一芯片的位置安装第一芯片。
10.如权利要求7所述的气密封装方法，其特征在于，在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框之前，还包括：
在陶瓷基板的上面热压正面介质层，并在所述正面介质层上制备第二通孔，所述第二通孔与所述第一通孔相连通；
在所述正面介质层的第二通孔内注入金属，形成贯穿所述正面介质层的上表面和下表面的第二金属柱；
在所述正面介质层上制备第三通孔；
在所述正面介质层上预留设置第二芯片的位置安装第二芯片，并将所述第二芯片的焊盘通过键合线与所述第二金属柱连接；
相应的，在所述陶瓷基板的正面预留的设置金属围框的位置设置金属围框为：
在所述正面介质层的正面预留的设置金属围框的位置设置金属围框；
相应的，在所述陶瓷基板的正面预留的设置隔离墙的位置设置隔离墙为：
在所述正面介质层的正面预留的设置隔离墙的位置设置隔离墙；
相应的，在所述陶瓷基板上预留的设置第一芯片的位置安装第一芯片，并将所述第一芯片的焊盘通过键合线与所述第一金属柱连接为：
将所述第一芯片放置在第三通孔中，且将放置在第三通孔中的第一芯片安装在所述陶瓷基板上预留的设置第一芯片的位置，并将所述第一芯片的焊盘通过键合线与所述第二金属柱连接。
CN201911155010.1A 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法 Pending CN111029310A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911155010.1A CN111029310A (zh) 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911155010.1A CN111029310A (zh) 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法

Publications (1)

Publication Number Publication Date
CN111029310A true CN111029310A (zh) 2020-04-17

Family

ID=70202055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911155010.1A Pending CN111029310A (zh) 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法

Country Status (1)

Country Link
CN (1) CN111029310A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627864A (zh) * 2020-06-03 2020-09-04 西安卫光科技有限公司 一种高结温SiC陶瓷封装硅堆外壳结构
CN112404786A (zh) * 2020-09-28 2021-02-26 中国电子科技集团公司第二十九研究所 一种提升气密性软钎焊效果的结构及其焊接工艺
CN112687636A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 一种金属陶瓷封装外壳、器件及制备方法
CN112687638A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 一种立式互联金属陶瓷封装外壳、器件及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627864A (zh) * 2020-06-03 2020-09-04 西安卫光科技有限公司 一种高结温SiC陶瓷封装硅堆外壳结构
CN112404786A (zh) * 2020-09-28 2021-02-26 中国电子科技集团公司第二十九研究所 一种提升气密性软钎焊效果的结构及其焊接工艺
CN112687636A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 一种金属陶瓷封装外壳、器件及制备方法
CN112687638A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 一种立式互联金属陶瓷封装外壳、器件及制备方法
CN112687636B (zh) * 2020-12-24 2022-12-06 中国电子科技集团公司第十三研究所 一种金属陶瓷封装外壳、器件及制备方法

Similar Documents

Publication Publication Date Title
CN111029310A (zh) 一种气密封装器件及气密封装方法
US9293446B2 (en) Low profile semiconductor module with metal film support
US9666930B2 (en) Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
JP3861669B2 (ja) マルチチップ回路モジュールの製造方法
US6800941B2 (en) Integrated chip package structure using ceramic substrate and method of manufacturing the same
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
US20090051025A1 (en) Fan out type wafer level package structure and method of the same
CN107946249B (zh) 一种扇出型晶圆级芯片封装结构及封装方法
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
KR100656295B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
CN110943065A (zh) 一种封装器件及封装方法
CN111029313A (zh) 一种气密封装器件及气密封装方法
CN110010567B (zh) 一种大功率系统级射频模块的液冷散热互联结构及其制作方法
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN1830083B (zh) 半导体器件及其制造方法
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
CN210956664U (zh) 一种封装器件
CN210956643U (zh) 一种气密封装器件
CN210956645U (zh) 一种气密封装器件
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
CN102184906A (zh) 带有绝缘体填充的阱结构的封装基板及其制造方法
CN110943053A (zh) 一种陶瓷气密封装器件及封装方法
CN111029311A (zh) 一种气密封装方法及气密封装器件
CN210956642U (zh) 一种气密封装器件
CN210956641U (zh) 一种气密封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination