CN114096083A - 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 - Google Patents

一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 Download PDF

Info

Publication number
CN114096083A
CN114096083A CN202111494389.6A CN202111494389A CN114096083A CN 114096083 A CN114096083 A CN 114096083A CN 202111494389 A CN202111494389 A CN 202111494389A CN 114096083 A CN114096083 A CN 114096083A
Authority
CN
China
Prior art keywords
island
substrate
ceramic
multilayer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111494389.6A
Other languages
English (en)
Inventor
庞锦标
袁世逢
韩玉成
舒国劲
窦占明
刘凯
喻振宁
韩光学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Zhenhua Group Yunke Electronics Co Ltd
Original Assignee
China Zhenhua Group Yunke Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Zhenhua Group Yunke Electronics Co Ltd filed Critical China Zhenhua Group Yunke Electronics Co Ltd
Priority to CN202111494389.6A priority Critical patent/CN114096083A/zh
Publication of CN114096083A publication Critical patent/CN114096083A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种基于LTCC、HTCC技术的多层孤岛陶瓷电路的制备方法，属于电子元器件领域。通过生瓷片打孔、填孔、印刷、打盲腔、叠层、小压力预压、孤岛多层陶瓷电路预压坯体制备、孤岛电路生坯嵌入盲腔、大压力等静压、热切、排胶烧结，制备得到一种具有高精度对位的陶瓷孤岛结构，实现1mm～50mm尺寸的多层孤岛陶瓷电路的制备，孤岛形状多样化，包含正方形、长方形、圆形及异形结构，陶瓷孤岛与主体LTCC/HTCC电路基板电气互联，具有互联位置精度高、尺寸范围可调等特点，解决了现有多层陶瓷基板LTCC/HTCC工艺平台中无法对具有孤岛凸台的多层生瓷片进行对位堆叠的问题。广泛应用于具有孤岛结构的多层陶瓷电路技术领域。

Description

一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法
技术领域
本发明属于电子元器件领域，进一步来说涉及多层共烧陶瓷(LTCC及HTCC)领域，具体来说，涉及一种多层孤岛陶瓷电路基板的制备方法。
背景技术
在电子电路中，多层共烧陶瓷(包含LTCC和HTCC)技术是于1982年由美国休斯公司开始发展起来的令人瞩目的3D集成技术，目前该技术已经成为无源集成的主流技术，成为无源元件领域的发展方向和新的元件产业的经济增长点。该技术是将陶瓷粉制成厚度精确而且致密的生瓷带，在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要的电路图形，并将多个被动元器件(如低容值电容、电阻、滤波器、阻抗转换器、耦合器等)埋入多层陶瓷基板中，然后通过高精度对位系统，将多层生瓷片进行叠压在一起，其中内外电极可分别使用银、铜、金、钨等金属，通过高温烧结后，制成三维空间互不干扰的高密度互联电路，也可制成内置无源元件的组件基板，在其表面可贴装IC和有源器件，制成无源/有源集成的功能模块，可进一步将电路小型化与高密度化，特别适合于高频通讯用组件。因此，采用LTCC和HTCC技术，可以制备多层结构的小型化叠层陶瓷元器件、组件模块等高性能产品。
尽管多层共烧陶瓷制备的产品具有体积小的优势，但是由于陶瓷基板核心工艺都是一层层生瓷片(可带过金属孔及电路)进行精确对位堆叠制备而成，加工工程中，只能在生瓷片上打腔体(腔体面积通常要求不超过生瓷片总体面积的1/2)，且要求腔体的边缘是与生瓷片有连接，以实现对位叠层。因此，现阶段，基于LTCC/HTCC工艺平台所加工的多层陶瓷基板只能具备腔体，孤岛凸台一直存在无法对位堆叠的问题、如果额外放置上去，存在孤岛凸台的位置精度完全不可控的问题。总之，LTCC/HTCC电路基板产品无法制备陶瓷孤岛问题，在目前电子信息技术高速发展的时代，已经成为一个明显的技术瓶颈，亟待解决。
有鉴于此，特提出本发明。
发明内容
本发明的目的是：解决现有多层陶瓷基板LTCC/HTCC工艺平台中无法对具有孤岛凸台的多层生瓷片进行对位堆叠的问题。
为此，本发明提供一种含多层孤岛陶瓷电路的主体电路，所述主体电路的组成包括具有盲腔结构的A基板和B孤岛。
所述B孤岛是通过在生瓷片上打孔、填孔、印刷、叠层、小压力预等静压、切割等步骤制备出的B孤岛电路生坯体，在B孤岛底面制作有互联焊盘；
所述A基板是通过在生瓷片上打孔、填孔、印刷、打腔、叠层、小压力预等静压等步骤进行制备，A基板的上面带有盲腔结构及腔底互联焊盘，盲腔的形状与B孤岛的形状一致，盲腔的平面尺寸略大于B孤岛的平面尺寸，B孤岛的厚度需大于A部分的盲腔深度，用于将B孤岛精确定位并嵌套于盲腔中。
本发明提供一种多层孤岛陶瓷电路的制备方法，工艺步骤如下：
(1)通过在生瓷片上打孔、填孔、印刷、叠层、小压力预等静压、切割等步骤制备出B孤岛电路生坯体，其中B孤岛底面含互联焊盘；
(2)通过在生瓷片上打孔、填孔、印刷、打腔、叠层、小压力预等静压等步骤制备出A基板，A基板的上面带有盲腔结构及腔底互联焊盘，盲腔的形状与B孤岛的形状一致，腔体高度(深度)范围0.1mm～0.5mm，优选0.2mm～0.3mm，腔底互联焊盘与B基板上底面焊盘一一对应；
(3)在A基板盲腔中通过高压喷雾等方式喷涂薄层粘合胶，粘合胶成分为20％质量分数的乙基纤维素溶于丁基咔吡醇、松油醇溶液(丁基咔吡醇40％、松油醇40％)，再将切割得到的B孤岛生坯体塞入A基板盲腔中进行贴合；
(4)根据B孤岛高度、形状等特性，选用合适的保护模具，对A+B多层电路基板生坯体进行真空封装、大压力等静压、热切、排胶烧结得到带有孤岛结构的多层陶瓷电路板；
所述A基板为主体电路的基板部分，厚度通常在1mm～5mm，大小尺寸通常与LTCC/HTCC工艺平台相适应，一般为152.4mm或203mm；
所述B孤岛为A基板上需要制备的孤岛电路部分，尺寸大小由设计决定，通常在1mm～50mm，形状多样化，包含正方形、长方形、圆形及异形结构，厚度通常在0.5mm～3mm。
所述A基板的电路图形、盲腔的加工具体原理是通过识别机械或激光加工的定位孔和金属过孔，再通过常规的过孔填充、厚膜印刷、激光打腔、叠层及预等静压工艺步骤制备；
所述B孤岛的电路图形、外观结构的加工具体原理是通过识别机械或激光加工的定位孔，再通过常规的过孔填充、厚膜印刷、叠层、预等静压及切割工艺步骤制备。
所述A基板、B孤岛的预等静压工艺参数为，水温60℃～80℃、压力500PSi～1500Psi，保压时间2min～10min。
所述A基板加工时，需要在上表面(需要制备孤岛面)叠一张打有盲腔图形的PET膜，该膜叠在A基板上时，只露出A基板的盲腔部分，A基板的其他部分被PET膜保护盖住。
所述B孤岛的切割加工，可以通过铣刀机械切割、激光切割、刀片机械切割等方式进行，制备的B孤岛外形尺寸比A基板的盲腔小0.05mm，B孤岛的厚度需大于A部分的盲腔深度。
所述A基板为一体化基板，A基板上可以有多种盲腔，所述B孤岛可以是多种孤岛，如B1、B2、B3等，每种孤岛的形状或高度可以有差异，A基板上的盲腔与B孤岛一一对应。
所述A基板、B孤岛(简称AB)之间粘合叠层方法为：在PET膜的保护作用下，可以在A基板盲腔中通过喷雾等方式喷涂薄层粘合剂，粘合剂的厚度要求小于50μm，喷涂了粘合剂后，在60秒时间范围内，撕去PET膜，将切割得到的所有B孤岛(包含B1、B2、B3…)逐一对应塞入A基板的盲腔中。
A基板+B孤岛(简称A+B)的最终等静压工艺参数为，水温60℃～80℃、压力2500PSi～6000PSi，保压时间10min～60min。
所述多层孤岛陶瓷电路排胶烧结按LTCC和HTCC区分，通常LTCC产品的烧结温度800℃～920℃，HTCC产品的烧结温度1550℃～1800℃。将A和B烧结成为一个整体，两者之间有电路互联，通过A盲腔内部与B孤岛底面一一对应的互联导体PAD等进行电气连接。
与现有技术相比，本发明的有益效果为：
本发明中，通过LTCC/HTCC基板上加工高位置精度和高尺寸精度的盲腔，以及凹凸腔体堆叠转化技术，解决了目前多层共烧陶瓷技术难以制备孤岛多层陶瓷电路的问题，制备的陶瓷孤岛与主体LTCC/HTCC电路基板电气互联，具有互联位置精度高、尺寸范围可调等优势。
本发明所述的技术方案，广泛应用于将电路小型化与高密度化，特别是高频通讯用组件领域。
附图说明
图1为常规LTCC/HTCC产品电路基板结构示意图。
图2为常规多层共烧陶瓷电路加工效果示意图。
图3为本发明带凸台多层共烧陶瓷电路基板结构示意图。
图4为本发明带凸台多层共烧陶瓷电路基板效果示意图。
图中：1为LTCC/HTCC陶瓷体基板，2为表面金属化层，3为金属化通孔，4为盲腔结构陶瓷基板，5为多层孤岛陶瓷体；6为金属化盲孔。
具体实施方式
结合图1～图4，下面对本发明实施例做更进一步说明：A基板+B孤岛
(1)B孤岛LTCC电路生坯制备
选用203mm*203mm*0.127mm钙硼硅体系LTCC生瓷片10张(每张烧结后0.1mm)，在生瓷片上打孔、填孔、印刷、叠层、小压力预等静压、切割等步骤，制备出30mm*30mm大小的多层陶瓷电路生坯体；预等静压工艺参数为，水温70℃、压力1200Psi，保压时间5min。
(2)A基板LTCC电路生坯制备
选用203mm*203mm*0.127mm钙硼硅体系LTCC生瓷片20张(每张烧结后0.1mm)，在生瓷片上打孔、填孔、印刷、打腔、叠层、小压力预等静压制备出203mm*203mm大小的多层陶瓷电路生坯体；盲腔大小30.05mm*30.05mm，腔体深度为3张生瓷片厚度(约0.35mm，烧结后0.3mm)；预等静压工艺参数为，水温70℃、压力1200Psi，保压时间5min。
(3)A与B组合叠层
在A基板盲腔中通过高压喷雾等方式喷涂薄层粘合胶，粘合胶为乙基纤维素溶液，喷雾厚度约30μm，60秒内将切割得到的B孤岛生坯体塞入A基板盲腔中进行贴合，然后等静压，工艺参数为，水温70℃、压力5000PSi，保压时间40min。
(4)排胶烧结
将A+B组合好的生坯体切割成60mm*60mm的方片，设置烧结曲线：室温到450℃用6h，450℃保温2h，升温至860℃用1h，860℃保温15min后自然降温，得到带孤岛电路结构的多层共烧陶瓷电路基板。
以上内容是结合最佳实施方案对本发明说做的进一步详细说明，不能认定本发明的具体实施只限于这些说明。本领域的技术人员应该理解，在不脱离由所附权利要求书限定的情况下，可以在细节上进行各种修改，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于共烧陶瓷的多层孤岛陶瓷电路基板，其特征在于，所述多层孤岛陶瓷电路基板包括具有盲腔结构的A基板，B孤岛；
所述B孤岛是通过在生瓷片上打孔、填孔、印刷、叠层、小压力预等静压、切割等步骤制备出的B孤岛电路生坯体，在B孤岛底面制作有互联焊盘；
所述A基板是通过在生瓷片上打孔、填孔、印刷、打腔、叠层、小压力预等静压等步骤进行制备，A基板的上面带有盲腔结构及腔底互联焊盘，盲腔的形状与B孤岛的形状一致，盲腔的平面尺寸略大于B孤岛的平面尺寸，B孤岛的厚度需大于A部分的盲腔深度。
2.如权利要求1所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，包括如下工艺：
(1)通过在生瓷片上打孔、填孔、印刷、叠层、小压力预等静压、切割等步骤制备出B孤岛电路生坯体，其中B孤岛底面含互联焊盘；
(2)通过在生瓷片上打孔、填孔、印刷、打腔、叠层、小压力预等静压等步骤制备出A基板，A基板的上面带有盲腔结构及腔底互联焊盘，盲腔的形状与B孤岛的形状一致，腔体深度范围0.1mm～0.5mm，腔底互联焊盘与B基板上底面焊盘一一对应；
(3)在A基板盲腔中通过高压喷雾的方式喷涂薄层粘合胶，所述粘合胶成分为20％质量分数的乙基纤维素溶于丁基咔吡醇、40％质量分数的丁基咔吡醇、40％质量分数的松油醇，再将切割得到的B孤岛生坯体塞入A基板盲腔中进行贴合；
(4)根据B孤岛高度和形状，选用设定的保护模具，对A+B多层电路基板生坯体进行真空封装、大压力等静压、热切、排胶烧结，得到带有孤岛结构的多层陶瓷电路板。
3.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，所述A基板为主体电路的基板部分，厚度为1mm～5mm，大小尺寸与LTCC/HTCC工艺平台相适应。
4.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，所述B孤岛为A基板上需要制备的孤岛电路部分，尺寸大小由设计决定，形状包括正方形、长方形、圆形及异形结构，厚度为0.5mm～3mm。
5.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，所述A基板的电路图形、盲腔的加工是通过识别机械或激光加工的定位孔和金属过孔，再通过常规的过孔填充、厚膜印刷、激光打腔、叠层及预等静压工艺步骤制备；
所述B孤岛的电路图形、外观结构的加是通过识别机械或激光加工的定位孔，再通过常规的过孔填充、厚膜印刷、叠层、预等静压及切割工艺步骤制备。
6.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，所述A基板、B孤岛的预等静压工艺参数为：水温60℃～80℃、压力500PSi～1500Psi，保压时间2min～10min；A+B的等静压工艺参数为：水温60℃～80℃、压力2500PSi～6000PSi，保压时间10min～60min。
7.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，所述多层孤岛陶瓷电路排胶烧结按LTCC和HTCC区分，LTCC产品的烧结温度为800℃～920℃，HTCC产品的烧结温度为1550℃～1800℃；
将A和B烧结成为一个整体，两者之间有电路互联，通过A盲腔内部与B孤岛底面一一对应的互联导体PAD等进行电气连接。
8.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，所述A基板加工时，需要在制备孤岛的一面叠一张打有盲腔图形的PET膜，该膜叠在A基板上时，只露出A基板的盲腔部分，A基板的其他部分被PET膜保护盖住；
所述B孤岛的切割加工，是通过铣刀机械切割、激光切割、刀片机械切割的方式进行，制备的B孤岛外形尺寸比A基板的盲腔小0.05mm，B孤岛的厚度需大于A部分的盲腔深度。
9.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于，所述A基板为一体化基板，A基板上有多种盲腔，所述B孤岛为多种孤岛，每种孤岛的形状或高度可以有差异，A基板上的盲腔与B孤岛一一对应；
AB之间粘合叠层方法为：在PET膜的保护作用下，可以在A基板盲腔中通过喷雾等方式喷涂薄层粘合剂，粘合剂的厚度要求小于50μm，喷涂了粘合剂后，在60秒时间范围内，撕去PET膜，将切割得到的所有B孤岛逐一对应塞入A基板的盲腔中。
10.如权利要求2所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板的制备方法，其特征在于：
(1)B孤岛LTCC电路生坯制备：
选用203mm*203mm*0.127mm钙硼硅体系LTCC生瓷片10张，在生瓷片上打孔、填孔、印刷、叠层、小压力预等静压、切割，制备出30mm*30mm大小的多层陶瓷电路生坯体；所述预等静压工艺参数为：水温70℃、压力1200Psi、保压时间5min；
(2)A基板LTCC电路生坯制备：
选用203mm*203mm*0.127mm钙硼硅体系LTCC生瓷片20张，在生瓷片上打孔、填孔、印刷、打腔、叠层、小压力预等静压，制备出203mm*203mm大小的多层陶瓷电路生坯体；盲腔大小30.05mm*30.05mm，腔体深度约为3张生瓷片厚度；所述预等静压工艺参数为：水温70℃、压力1200Psi、保压时间5min；
(3)A与B组合叠层：
在A基板盲腔中通过高压喷雾方式喷涂薄层粘合胶，所述粘合胶为乙基纤维素溶液，喷雾厚度约30μm，60秒内将切割得到的B孤岛生坯体塞入A基板盲腔中进行贴合，然后等静压，工艺参数为：水温70℃、压力5000Psi、保压时间40min；
(4)排胶烧结：
将A+B组合好的生坯体切割成60mm*60mm的方片，设置烧结曲线：室温到450℃用6h，450℃保温2h，升温至860℃用1h，860℃保温15min后自然降温，得到带孤岛电路结构的多层共烧陶瓷电路基板。
CN202111494389.6A 2021-12-09 2021-12-09 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 Pending CN114096083A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111494389.6A CN114096083A (zh) 2021-12-09 2021-12-09 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111494389.6A CN114096083A (zh) 2021-12-09 2021-12-09 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法

Publications (1)

Publication Number Publication Date
CN114096083A true CN114096083A (zh) 2022-02-25

Family

ID=80306911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111494389.6A Pending CN114096083A (zh) 2021-12-09 2021-12-09 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法

Country Status (1)

Country Link
CN (1) CN114096083A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598207A (zh) * 2023-04-14 2023-08-15 株洲艾森达新材料科技有限公司 一种高精度孤立凸台型结构htcc基板制造方法
CN116666226A (zh) * 2023-05-29 2023-08-29 河北鼎瓷电子科技有限公司 具有孤岛的陶瓷基板的制造方法和具有孤岛的陶瓷基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598207A (zh) * 2023-04-14 2023-08-15 株洲艾森达新材料科技有限公司 一种高精度孤立凸台型结构htcc基板制造方法
CN116666226A (zh) * 2023-05-29 2023-08-29 河北鼎瓷电子科技有限公司 具有孤岛的陶瓷基板的制造方法和具有孤岛的陶瓷基板

Similar Documents

Publication Publication Date Title
CN114096083A (zh) 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法
US6938332B2 (en) Method for manufacturing multilayer ceramic substrates
TWI232076B (en) Method of manufacturing a multi-layered ceramic substrate
US20020061629A1 (en) Method of manufacturing multilayered ceramic substrate and green ceramic laminate
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
CN112074106A (zh) 一种多层异质熟瓷基片高精度对位堆叠的方法
KR101046006B1 (ko) 무수축 다층 세라믹 기판의 제조방법
CN112004325A (zh) 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
CN108831869A (zh) 一种共烧陶瓷外壳焊盘制备的方法
JP2003229669A (ja) 多層セラミック基板、その製造方法および製造装置
KR20100045333A (ko) 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법
US6676784B2 (en) Process for the manufacture of multilayer ceramic substrates
CN111312596B (zh) 一种ltcc基板双面腔体结构的制作方法
CN109640517B (zh) 一种ltcc基悬臂梁结构的制造方法
CN106465536B (zh) 母陶瓷基板、陶瓷基板、母模块部件、模块部件以及母陶瓷基板的制造方法
CN113179581B (zh) Ltcc器件及其制造方法
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
CN102573299B (zh) 制备低温共烧陶瓷平整基板的方法
JP4385782B2 (ja) 複合多層基板及びその製造方法
CN114043606B (zh) 一种具有孤岛结构的陶瓷基板的制备方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
CN217904738U (zh) 一种带有识别对位标记的ltcc基板
CN111683459B (zh) 一种在ltcc基板高平整表面上高精密微细线条的制作方法
KR101025937B1 (ko) 무수축 다층 세라믹 기판의 제조 방법
WO2023089871A1 (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination