CN108831869A - 一种共烧陶瓷外壳焊盘制备的方法 - Google Patents

一种共烧陶瓷外壳焊盘制备的方法 Download PDF

Info

Publication number
CN108831869A
CN108831869A CN201810575888.XA CN201810575888A CN108831869A CN 108831869 A CN108831869 A CN 108831869A CN 201810575888 A CN201810575888 A CN 201810575888A CN 108831869 A CN108831869 A CN 108831869A
Authority
CN
China
Prior art keywords
common burning
burning porcelain
pad
temperature
outer cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810575888.XA
Other languages
English (en)
Inventor
史丽英
蒋群伟
谢丹峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Yixing Electronic Device General Factory Co Ltd
Original Assignee
Jiangsu Yixing Electronic Device General Factory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Yixing Electronic Device General Factory Co Ltd filed Critical Jiangsu Yixing Electronic Device General Factory Co Ltd
Priority to CN201810575888.XA priority Critical patent/CN108831869A/zh
Publication of CN108831869A publication Critical patent/CN108831869A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Products (AREA)

Abstract

本发明公开了一种共烧陶瓷外壳焊盘制备方法，共烧陶瓷外壳本体为高温共烧陶瓷或低温共烧陶瓷；共烧陶瓷内部为已制作好的布线和互联通孔，共烧陶瓷采用研磨使之平坦，在共烧陶瓷上互联通孔表面通过丝网印刷比共烧陶瓷烧结温度低的金属浆料，并采用比陶瓷共烧温度低的温度烧结。解决了目前生瓷片上印刷金属浆料后一起共烧形成的焊盘位置出现偏差而达不到多引出端、小节距芯片或载带倒扣焊互联位置精度要求的问题，可实现陶瓷封装向大尺寸、多引出端、高密度、高精度互联发展。

Description

一种共烧陶瓷外壳焊盘制备的方法
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种共烧陶瓷外壳焊盘制备方法。
背景技术
倒扣焊互联是集成电路实现高性能、高输入/输出端数、高密度封装的一种有效手段，主要通过陶瓷外壳/基板或高密度层积有机板或硅基板上的焊盘与集成电路芯片凸点通过焊料熔融实现电互联。
随着集成电路技术的发展，集成电路芯片性能提升、功能增加，封装输入/输出端数和密度提升，焊盘/凸点的尺寸、节距在缩小。目前，共烧陶瓷外壳焊盘制备采用流延生瓷片打孔、金属化浆料填孔、丝网印刷金属化浆料引线、焊盘等，再采用高温共烧陶瓷工艺制成陶瓷外壳。
然而，这种制备方法存在不同批次陶瓷外壳因不同批次生瓷膜片一致性的波动、生瓷件生产工艺的波动(如层压压力、温度、时间)、烧结工艺(如炉内热容量)的波动等等引起共烧陶瓷收缩率的波动，如Φ120μm较大焊盘、220μm以上较大节距时，对15mm×15mm范围内分布焊盘的陶瓷外壳，在允许集成电路芯片上的凸点与陶瓷外壳焊盘的错位30％通孔直径，允许的陶瓷收缩率波动是4.8μm/mm；若焊盘Φ90μm、180μm节距，凸点与焊盘错位30％通孔直径，此时允许的陶瓷收缩率波动是3.6μm/mm，这大大超出共烧陶瓷收缩率波动4μm/mm可控工艺加工能力范围，共烧陶瓷外壳/基板适用性均受限，产品合格率大受影响。
发明内容
发明目的：针对上述现有技术，提出一种共烧陶瓷外壳焊盘制备的方法，解决现有技术中共烧陶瓷外壳焊盘位置随陶瓷收缩率波动而影响倒扣焊互联对准，而存在错位的问题。
技术方案：一种共烧陶瓷外壳焊盘制备的方法，包括如下步骤：由高温共烧陶瓷技术或者低温共烧陶瓷技术制备共烧陶瓷外壳本体，所述共烧陶瓷外壳本体包括内部的金属化通孔以及内部布线结构；所述共烧陶瓷外壳本体表面经过研磨并清洗后，以共烧陶瓷外壳本体中心为基准，将丝网印刷模板对准后印刷烧结温度比共烧陶瓷外壳本体烧结温度低100℃～300℃的金属化浆形成阵列焊盘以及密封区的金属化图形；将制作完焊盘以及密封区的共烧陶瓷外壳本体在比共烧陶瓷温度低的温度下二次烧结。
进一步的，在印刷浆料形成金属化图形时，焊盘位置与集成电路芯片的阵列凸点位置一一对应，每个焊盘对应与金属化通孔相连，每个焊盘覆盖对应金属化通孔面积大于70％。
进一步的，印刷W-Mo(25％)浆料形成所述金属化图形。
进一步的，制备共烧陶瓷外壳本体包括如下步骤：在多层92％Al2O3生瓷膜上经过激光打孔、W或W-Mo或Ag或Cu浆填孔形成系列金属化通孔，经W或W-Mo或Ag或Cu浆丝网印刷形成内部布线，再依次经叠片、层压、生切、高温共烧或低温共烧成共烧陶瓷外壳本体。
进一步的，所述二次烧结的温度比共烧陶瓷外壳本体烧结温度低100～300℃。
有益效果：本发明的一种共烧陶瓷外壳焊盘制备方法，包括共烧陶瓷外壳本体和金属化焊盘、金属化密封区。共烧陶瓷外壳本体为烧成熟瓷件，并采用研磨使之平坦；共烧陶瓷外壳本体的熟瓷件上采用丝网印刷方法印刷金属化浆料，印刷的金属化浆料焊盘与集成电路芯片的凸点一一对应，熟瓷件上金属化通孔可以与印刷金属浆料焊盘同心/对中、也可以偏心甚至与偏出焊盘距离小于30％通孔直径也被允许，金属化密封区为封装设计尺寸和位置；采用烧结工艺，形成金属化焊盘、金属化密封区。解决了不同批次共烧陶瓷外壳工艺波动引起收缩率波动带来焊盘位置度偏差大而使集成电路凸点与焊盘错位超标不合格甚至开路的问题，从而解决了目前用于集成电路倒扣焊只能用于大焊盘、大节距的小尺寸陶瓷外壳/基板的问题，达到了提高集成电路倒扣焊陶瓷外壳加工成品率，以及倒扣焊组装对准度，从而大幅度提升倒扣焊成品率和可靠性。
尤其适合多芯片倒扣焊封装用陶瓷外壳/基板、微系统封装用陶瓷外壳/基板等的焊盘制备，解决现有共烧陶瓷工艺能力受限导致成品率非常低的问题。
附图说明
图1是实施例1的共烧陶瓷外壳焊盘的结构示意图。
图2是实施例2的三维共烧陶瓷外壳侧面焊盘的结构示意图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
一种共烧陶瓷外壳焊盘制备方法，该共烧陶瓷外壳包括共烧陶瓷外壳本体1、金属化焊盘2、金属化通孔3、内部布线4和金属化密封区5。共烧陶瓷外壳本体1、金属化通孔3、内部布线4由常规高温共烧陶瓷(HTCC)或者低温共烧陶瓷(LTCC)制备而来，熟瓷件的共烧陶瓷外壳本体1采用研磨使之平坦并对其表面进行清洁等处理；共烧陶瓷外壳本体1上的焊盘2和金属化密封区5采用烧结温度比共烧陶瓷外壳本体1烧结温度低100℃～300℃的金属化浆料经丝网印刷后二次烧结而成，印刷的金属化浆料焊盘2与将来需要封装集成电路芯片的阵列凸点一一对应，熟瓷件上金属化通孔3可以与印刷金属浆料焊盘2对中，也可以偏心甚至金属化通孔3偏出焊盘2不超过30％通孔直径均允许；与外界互联的金属化通孔露到表面，金属化密封区5为与封装设计尺寸和位置对应。
实施例1：
图1为一种尺寸为倒扣焊焊盘0.25mm节距、Φ0.10mm直径的FC-CCGA560氧化铝92％的共烧陶瓷外壳的焊盘制备示意图，其有L1～L6共计6层0.50mm厚的92％Al2O3生瓷膜组成，经过激光打孔、W浆填孔形成V1、V2、V3、V4系列金属化通孔3，经W浆丝网印刷形成M1、M2、M3、M4、M5内部布线4，再依次经叠片、层压、生切、高温共烧成FC-CCGA560共烧陶瓷外壳本体1。然后采用180～400目金刚石磨轮对共烧陶瓷外壳本体1待制作焊盘面进行研磨至整个表面平整，并做清洗。以共烧陶瓷外壳本体1中心为基准，将丝网印刷模板对准后印刷W-Mo(25％)浆料形成如图所示的A-D行阵列焊盘2和金属化密封区5的金属化图形。最后将制作完焊盘2以及金属化密封区5的共烧陶瓷外壳本体1再在1450℃～1500℃高温下二次烧结。
在使用如图1所示的共烧陶瓷外壳焊盘制备时，增加了共烧陶瓷外壳本体1的研磨，以共烧陶瓷外壳本体1中心为基准的丝网印刷模板对准，丝网印刷的焊盘2、金属化密封区5的尺寸，焊盘2的位置与FC-CCGA560倒扣焊集成电路芯片的凸点是一一对应的，每个焊盘对应与金属化通孔相连，V1、V2金属化通孔3对应的印刷金属浆料焊盘2与金属化通孔中心存在偏差，但满足焊盘2覆盖对应金属化通孔面积大于70％，V3、V4金属化通孔3与印刷金属浆料焊盘2。共烧陶瓷外壳本体1在相对比第一次烧结温度低150℃左右的高温共烧中基本不再收缩变形而保证了焊盘2、金属化密封区5的尺寸、位置与丝网印刷图形一致，这也就与倒扣焊集成电路芯片的凸点位置一致。在焊盘2上倒扣焊集成电路芯片就消除了错位问题。
实施例2：
图2为一种三维立体封装的倒扣焊焊盘在侧面的0.50mm节距、0.15mm×0.20mm的FC-CQFN48氧化铝92％的共烧陶瓷外壳的焊盘制备，其有L1～L12共12层0.50mm厚的92％Al2O3生瓷膜组成，每层均经过激光打孔、W浆填孔形成金属化通孔3，经W浆丝网印刷形成内部布线4，再经叠片、层压、生切、高温共烧成FC-CQFN48共烧陶瓷外壳本体1。采用180目～400目金刚石磨轮对共烧陶瓷外壳本体1待制作焊盘面进行研磨至整个表面平整，并做清洗。以共烧陶瓷外壳本体1侧面的中心为基准，将丝网印刷模板对准后印刷W-Mo(25％)浆料形成阵列焊盘2、金属化密封区5的金属化图形。最后将制作完焊盘2、金属化密封区5的共烧陶瓷外壳本体1再在1450℃～1500℃高温下二次烧结。
焊盘2采用方形可以更好覆盖从瓷层间露出的金属化引出端，焊盘2位置与FC-CQFN48倒扣焊电源芯片、传感器芯片的阵列凸点一一对应，共烧陶瓷外壳本体1在相对比第一次烧结温度低150℃左右的高温共烧中基本不再收缩变形而保证了焊盘2、金属化密封区5的尺寸、位置与丝网印刷图形一致，这也就与倒扣焊电源芯片、传感器芯片的凸点位置一致。在焊盘2上倒扣焊电源芯片、传感器芯片消除了错位问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也烧结应视为本发明的保护范围。

Claims (5)

1.一种共烧陶瓷外壳焊盘制备的方法，其特征在于，包括如下步骤：由高温共烧陶瓷技术或者低温共烧陶瓷技术制备共烧陶瓷外壳本体，所述共烧陶瓷外壳本体包括内部的金属化通孔以及内部布线结构；所述共烧陶瓷外壳本体表面经过研磨并清洗后，以共烧陶瓷外壳本体中心为基准，将丝网印刷模板对准后印刷烧结温度比共烧陶瓷外壳本体烧结温度低100℃～300℃的金属化浆形成阵列焊盘以及密封区的金属化图形；将制作完焊盘以及密封区的共烧陶瓷外壳本体在比共烧陶瓷温度低的温度下二次烧结。
2.根据权利要求1所述的共烧陶瓷外壳焊盘制备的方法，其特征在于，在印刷浆料形成金属化图形时，焊盘位置与集成电路芯片的阵列凸点位置一一对应，每个焊盘对应与金属化通孔相连，每个焊盘覆盖对应金属化通孔面积大于70％。
3.根据权利要求1所述的共烧陶瓷外壳焊盘制备的方法，其特征在于，印刷W-Mo(25％)浆料形成所述金属化图形。
4.根据权利要求1所述的共烧陶瓷外壳焊盘制备的方法，其特征在于，制备共烧陶瓷外壳本体包括如下步骤：在多层92％Al2O3生瓷膜上经过激光打孔、W或W-Mo或Ag或Cu浆填孔形成系列金属化通孔，经W或W-Mo或Ag或Cu浆丝网印刷形成内部布线，再依次经叠片、层压、生切、高温共烧或低温共烧成共烧陶瓷外壳本体。
5.根据权利要求1-4任一所述的共烧陶瓷外壳焊盘制备的方法，其特征在于，所述二次烧结的温度比共烧陶瓷外壳本体烧结温度低100～300℃。
CN201810575888.XA 2018-06-06 2018-06-06 一种共烧陶瓷外壳焊盘制备的方法 Pending CN108831869A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810575888.XA CN108831869A (zh) 2018-06-06 2018-06-06 一种共烧陶瓷外壳焊盘制备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810575888.XA CN108831869A (zh) 2018-06-06 2018-06-06 一种共烧陶瓷外壳焊盘制备的方法

Publications (1)

Publication Number Publication Date
CN108831869A true CN108831869A (zh) 2018-11-16

Family

ID=64144139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810575888.XA Pending CN108831869A (zh) 2018-06-06 2018-06-06 一种共烧陶瓷外壳焊盘制备的方法

Country Status (1)

Country Link
CN (1) CN108831869A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109813931A (zh) * 2019-01-25 2019-05-28 中北大学 高量程加速度传感器陶瓷硅陶瓷三层无引线封装结构
CN111136572A (zh) * 2019-12-13 2020-05-12 中国电子科技集团公司第十三研究所 倒装陶瓷外壳焊盘的制作方法及倒装陶瓷外壳的制作方法
CN111370572A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性电流传感器倒扣焊封装结构
CN115226323A (zh) * 2022-06-17 2022-10-21 上海泽丰半导体科技有限公司 低温共烧陶瓷基板表面焊盘及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103075664A (zh) * 2012-12-31 2013-05-01 深圳市文卓绿色环保科技有限公司 一种基于led陶瓷基板的灯具及其制作方法
CN103601501A (zh) * 2013-10-29 2014-02-26 中国电子科技集团公司第五十五研究所 一种采用混合导体结构的低温共烧陶瓷的方法
CN105347777A (zh) * 2015-11-30 2016-02-24 中国电子科技集团公司第五十五研究所 应用于高频电路的低损耗高温共烧氧化铝黑瓷的制备方法
CN105806519A (zh) * 2016-04-29 2016-07-27 中国农业大学 一种基于低温共烧陶瓷的压力传感器及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103075664A (zh) * 2012-12-31 2013-05-01 深圳市文卓绿色环保科技有限公司 一种基于led陶瓷基板的灯具及其制作方法
CN103601501A (zh) * 2013-10-29 2014-02-26 中国电子科技集团公司第五十五研究所 一种采用混合导体结构的低温共烧陶瓷的方法
CN105347777A (zh) * 2015-11-30 2016-02-24 中国电子科技集团公司第五十五研究所 应用于高频电路的低损耗高温共烧氧化铝黑瓷的制备方法
CN105806519A (zh) * 2016-04-29 2016-07-27 中国农业大学 一种基于低温共烧陶瓷的压力传感器及制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109813931A (zh) * 2019-01-25 2019-05-28 中北大学 高量程加速度传感器陶瓷硅陶瓷三层无引线封装结构
CN109813931B (zh) * 2019-01-25 2021-04-02 中北大学 高量程加速度传感器陶瓷硅陶瓷三层无引线封装结构
CN111136572A (zh) * 2019-12-13 2020-05-12 中国电子科技集团公司第十三研究所 倒装陶瓷外壳焊盘的制作方法及倒装陶瓷外壳的制作方法
CN111370572A (zh) * 2020-02-28 2020-07-03 浙江长兴电子厂有限公司 一种气密性电流传感器倒扣焊封装结构
CN111370572B (zh) * 2020-02-28 2023-11-10 浙江东瓷科技有限公司 一种气密性电流传感器倒扣焊封装结构
CN115226323A (zh) * 2022-06-17 2022-10-21 上海泽丰半导体科技有限公司 低温共烧陶瓷基板表面焊盘及其制备方法

Similar Documents

Publication Publication Date Title
CN108831869A (zh) 一种共烧陶瓷外壳焊盘制备的方法
US7221050B2 (en) Substrate having a functionally gradient coefficient of thermal expansion
WO2007007451A1 (ja) 多層配線基板及びその製造方法
US20060234021A1 (en) Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same
CN114096083B (zh) 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法
US3723176A (en) Alumina palladium composite
CN110112105A (zh) 用于封装双mos管且原位替换sop8塑封器件的陶瓷外壳及其制备方法
KR20050026369A (ko) 세라믹 기판의 제조방법 및 세라믹 기판
JP2006140537A (ja) 配線基板およびその製造方法
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
US6016005A (en) Multilayer, high density micro circuit module and method of manufacturing same
US6762369B2 (en) Multilayer ceramic substrate and method for manufacturing the same
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
JP2006282474A (ja) ガラスセラミック焼結体およびその製造方法、並びにそれを用いた配線基板
CN209729885U (zh) 封装双mos管且原位替换sop8塑封器件的陶瓷外壳
JPH0613755A (ja) セラミック多層配線基板とその製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP4535801B2 (ja) セラミック配線基板
CN214672573U (zh) 一种多芯片烧结陶瓷封装结构
US20190229026A1 (en) Ceramic- based Fan - Out Wafer Level Packaging
JP2005085995A (ja) セラミック基板の製造方法
JP4613410B2 (ja) セラミック回路基板の製造方法
JP2000044332A (ja) 配線基板用ガラスセラミック組成物および半導体素子収納用パッケージ
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181116

RJ01 Rejection of invention patent application after publication