CN115226323A - 低温共烧陶瓷基板表面焊盘及其制备方法 - Google Patents
低温共烧陶瓷基板表面焊盘及其制备方法 Download PDFInfo
- Publication number
- CN115226323A CN115226323A CN202210690352.9A CN202210690352A CN115226323A CN 115226323 A CN115226323 A CN 115226323A CN 202210690352 A CN202210690352 A CN 202210690352A CN 115226323 A CN115226323 A CN 115226323A
- Authority
- CN
- China
- Prior art keywords
- bonding pad
- ceramic substrate
- porcelain
- ceramic
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 35
- 229910052573 porcelain Inorganic materials 0.000 claims abstract description 25
- 239000002344 surface layer Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 13
- 238000005245 sintering Methods 0.000 claims abstract description 11
- 238000000227 grinding Methods 0.000 claims abstract description 10
- 238000011049 filling Methods 0.000 claims abstract description 8
- 238000000462 isostatic pressing Methods 0.000 claims abstract description 8
- 238000007639 printing Methods 0.000 claims abstract description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 229910052709 silver Inorganic materials 0.000 claims abstract description 7
- 239000004332 silver Substances 0.000 claims abstract description 7
- 238000004080 punching Methods 0.000 claims abstract description 5
- 238000010030 laminating Methods 0.000 claims abstract description 4
- 239000011148 porous material Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0221—Perforating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种低温共烧陶瓷基板表面焊盘及其制备方法，属于陶瓷制备领域，方法包括在陶瓷基板的内层生瓷带上打第一孔洞，在陶瓷基板的表层生瓷带上与焊盘等大的第二孔洞，第二孔洞的孔径不小于第一孔洞的孔径；使用银浆对第一孔洞和第二孔洞进行填孔；在陶瓷基板的生瓷带表面上印刷线路；将内层生瓷带和表层生瓷带对位叠层为一体；采用等静压工艺使层叠为一体的瓷体致密；将致密的生瓷烧结为熟瓷；根据预计平整度研磨熟瓷，并基于所需粗糙度对研磨后的熟瓷进行抛光，得到低温共烧陶瓷基板表面焊盘。通过本公开的处理方案，减小了工艺复杂性，同时可以制作出平整度及粗糙度均较好的基板及焊盘。
Description
技术领域
本发明涉及陶瓷制备领域，具体涉及一种低温共烧陶瓷基板表面焊盘及低温共烧陶瓷基板表面焊盘的制备方法。
背景技术
在目前的电子陶瓷基板领域，低温共烧陶瓷基板需要焊接表面焊盘从而实现电路连接。表面焊盘的做法一般有两种：第一种为在陶瓷基板烧结前，将焊料印刷在表面，通过共烧制作焊盘；第二种为陶瓷基板烧结后，再在陶瓷基板表面进行印刷，再次进行烧结形成焊盘。而陶瓷基板在使用中，需要将一面焊盘是焊接在PCB上，这就对陶瓷基板的表面焊盘提出了高要求，例如需要极高的平整度(平整度＜30μm)，且陶瓷基板的另一端是与探针接触，对平整度也同样具有高要求，平整度需要小于30μm。陶瓷基板往往不会孤立连接进入电路，一般会用做混合电路，而这对基板两面的平行度要求也较高，表面涂光刻胶需要平整度＜5μm，粗糙度＜1μm，目前的两种工艺均无法实现上述需求。如图1所示，焊盘表面有突起，而且陶瓷因收缩率波动问题，平整度较差。
发明内容
因此，为了克服上述现有技术的缺点，本发明提供一种低温共烧陶瓷基板表面焊盘及低温共烧陶瓷基板表面焊盘的制备方法。
为了实现上述目的，本发明提供一种低温共烧陶瓷基板表面焊盘的制备方法，包括：在陶瓷基板的内层生瓷带上打第一孔洞，在所述陶瓷基板的表层生瓷带上与焊盘等大的第二孔洞，所述第二孔洞的孔径不小于所述第一孔洞的孔径；使用银浆对所述第一孔洞和所述第二孔洞进行填孔；在所述陶瓷基板的生瓷带表面上印刷线路；将所述内层生瓷带和所述表层生瓷带对位叠层为一体；采用等静压工艺使层叠为一体的瓷体致密；将致密的生瓷烧结为熟瓷；根据预计平整度研磨所述熟瓷，并基于所需粗糙度对研磨后的熟瓷进行抛光，得到低温共烧陶瓷基板表面焊盘。
在其中一个实施例中，所述第一孔洞的孔径为100μm，所述第二孔洞的孔径为250～300μm。
在其中一个实施例中，所述等静压工艺为在60～90℃的范围下，对瓷体施加10～70Mpa的压力。
在其中一个实施例中，在600～1000℃下将致密的生瓷烧结为熟瓷。
一种低温共烧陶瓷基板表面焊盘，是采用上述的方法制备得到的。
与现有技术相比，本发明的优点在于：通过在内层生瓷带和表层生瓷带分别打孔，然后将银浆填充的方式制作焊盘，不仅减少了二次烧结能源消耗，还减少了二次印刷二次烧结工艺，减小了工艺复杂性，同时减少了二次烧结陶瓷析晶对产品产生的不良影响。且制备得到的表面焊盘可以兼容研磨抛光工艺，因此可以制作出平整度及粗糙度均较好的基板及焊盘，且通过此方式制作的焊盘与基板同一平面，对后续做混合线路基板的涂胶工艺也可较好兼容。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有技术中传统方式制作而成的焊盘切面图；
图2是本发明的实施例中低温共烧陶瓷基板表面焊盘的焊盘切面图；以及
图3是本发明的实施例中低温共烧陶瓷基板表面焊盘的焊盘切面图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践方面。
本公开实施例提供一种低温共烧陶瓷基板表面焊盘的制备方法，包括以下步骤：
步骤一，在陶瓷基板的内层生瓷带上打第一孔洞，在陶瓷基板的表层生瓷带上与焊盘等大的第二孔洞，第二孔洞的孔径不小于第一孔洞的孔径。
如图2所示，可以将表层N张生瓷带由内到外，孔径由小到大打孔，表层N层从内到外依此增大，在最表层时达到设计焊盘的尺寸，通过研磨抛光保证表面平整度及粗糙度，同时达到设计焊盘尺寸，此时存在多个不同孔径的第二孔洞和第一孔洞。也可以如图3所示，表层生瓷带和内层生瓷带均打相同尺寸的孔洞，从内到外的孔洞均做成设计焊盘的尺寸，通过研磨抛光保证表面平整度及粗糙度，同时达到设计焊盘尺寸。也可以预设几层表层生瓷带上的第二孔洞为同一尺寸，预设几层内层生瓷带上的第一孔洞为同一尺寸，此时第二孔洞的孔径大于第一孔洞的孔径。在其中一个实施例中，第一孔洞的孔径可以最小为100μm，第二孔洞的孔径可以最大为250～300μm。第二孔洞的孔径不大于设计焊盘尺寸。
步骤二，使用银浆对第一孔洞和第二孔洞进行填孔。
填孔的方式可以根据需要选择，银浆的要求只要满足焊盘的电路需求即可。
步骤三，在陶瓷基板的生瓷带表面上印刷线路。
对暴露在陶瓷基板外端的生瓷带的表面进行线路的印刷。
步骤四，将内层生瓷带和表层生瓷带对位叠层为一体。
步骤五，采用等静压工艺使层叠为一体的瓷体致密。
在其中一个实施例中，等静压工艺为在60～90℃的范围下，对瓷体施加10～70Mpa的压力。优选地，等静压工艺为在70～80℃的范围下，对瓷体施加20～50Mpa的压力。
步骤六，将致密的生瓷烧结为熟瓷。
在其中一个实施例中，在600～1000℃下将致密的生瓷烧结为熟瓷。优选地，在先用60-70℃的温度烘干生瓷，然后预热到400℃，再用600-900℃的高温加热，最后降温。
步骤七，根据预计平整度研磨熟瓷，并基于所需粗糙度对研磨后的熟瓷进行抛光，得到低温共烧陶瓷基板表面焊盘。
研磨和抛光工艺均为常规工艺即可。
上述方法，通过在内层生瓷带和表层生瓷带分别打孔，然后将银浆填充的方式制作焊盘，不仅减少了二次烧结能源消耗，还减少了二次印刷二次烧结工艺，减小了工艺复杂性，同时减少了二次烧结陶瓷析晶对产品产生的不良影响。且制备得到的表面焊盘可以兼容研磨抛光工艺，因此可以制作出平整度及粗糙度均较好的基板及焊盘，且通过此方式制作的焊盘与基板同一平面，对后续做混合线路基板的涂胶工艺也可较好兼容。
一种低温共烧陶瓷基板表面焊盘，是采用上述的方法制备得到的。
如图2和图3所示，可以通过逐渐扩大或直接与焊盘等大打孔填孔的方式制作出焊盘，与图1对比减少了再次印刷烧结焊盘的工艺复杂性，同时图1所示方式制作出的焊盘会相对于集体突起，不利于整体平整度的控制，图二图三制作出的焊盘与基体在同一平面，平整度和粗糙度均可通过研磨抛光方式控制
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (5)
1.一种低温共烧陶瓷基板表面焊盘的制备方法，其特征在于，包括：
在陶瓷基板的内层生瓷带上打第一孔洞，在所述陶瓷基板的表层生瓷带上与焊盘等大的第二孔洞，所述第二孔洞的孔径不小于所述第一孔洞的孔径；
使用银浆对所述第一孔洞和所述第二孔洞进行填孔；
在所述陶瓷基板的生瓷带表面上印刷线路；
将所述内层生瓷带和所述表层生瓷带对位叠层为一体；
采用等静压工艺使层叠为一体的瓷体致密；
将致密的生瓷烧结为熟瓷；
根据预计平整度研磨所述熟瓷，并基于所需粗糙度对研磨后的熟瓷进行抛光，得到低温共烧陶瓷基板表面焊盘。
2.根据权利要求1所述的方法，其特征在于，所述第一孔洞的孔径为100μm，所述第二孔洞的孔径为250～300μm。
3.根据权利要求1所述的方法，其特征在于，所述等静压工艺为在60～90℃的范围下，对瓷体施加10～70Mpa的压力。
4.根据权利要求1所述的方法，其特征在于，在600～1000℃下将致密的生瓷烧结为熟瓷。
5.一种低温共烧陶瓷基板表面焊盘，其特征在于，采用权利要求1～4中任一项所述的方法制备得到的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210690352.9A CN115226323A (zh) | 2022-06-17 | 2022-06-17 | 低温共烧陶瓷基板表面焊盘及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210690352.9A CN115226323A (zh) | 2022-06-17 | 2022-06-17 | 低温共烧陶瓷基板表面焊盘及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115226323A true CN115226323A (zh) | 2022-10-21 |
Family
ID=83608080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210690352.9A Pending CN115226323A (zh) | 2022-06-17 | 2022-06-17 | 低温共烧陶瓷基板表面焊盘及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115226323A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031172A (zh) * | 2023-01-09 | 2023-04-28 | 上海泽丰半导体科技有限公司 | 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286555A (ja) * | 1999-03-30 | 2000-10-13 | Sumitomo Metal Electronics Devices Inc | セラミック基板及びその製造方法 |
| US6525275B1 (en) * | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
| US20090251869A1 (en) * | 2008-04-02 | 2009-10-08 | Hitachi Metals, Ltd. | Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate |
| CN104129920A (zh) * | 2014-07-29 | 2014-11-05 | 研创光电科技（赣州）有限公司 | 一种共烧玻璃陶瓷材料及制备方法与利用共烧玻璃陶瓷材料制作led封装用基板的方法 |
| CN108831869A (zh) * | 2018-06-06 | 2018-11-16 | 江苏省宜兴电子器件总厂有限公司 | 一种共烧陶瓷外壳焊盘制备的方法 |
-
2022
- 2022-06-17 CN CN202210690352.9A patent/CN115226323A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525275B1 (en) * | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
| JP2000286555A (ja) * | 1999-03-30 | 2000-10-13 | Sumitomo Metal Electronics Devices Inc | セラミック基板及びその製造方法 |
| US20090251869A1 (en) * | 2008-04-02 | 2009-10-08 | Hitachi Metals, Ltd. | Multilayer ceramic substrate, electronic component, and method of manufacturing multilayer ceramic substrate |
| CN104129920A (zh) * | 2014-07-29 | 2014-11-05 | 研创光电科技（赣州）有限公司 | 一种共烧玻璃陶瓷材料及制备方法与利用共烧玻璃陶瓷材料制作led封装用基板的方法 |
| CN108831869A (zh) * | 2018-06-06 | 2018-11-16 | 江苏省宜兴电子器件总厂有限公司 | 一种共烧陶瓷外壳焊盘制备的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031172A (zh) * | 2023-01-09 | 2023-04-28 | 上海泽丰半导体科技有限公司 | 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板 |
| CN116031172B (zh) * | 2023-01-09 | 2024-02-13 | 上海泽丰半导体科技有限公司 | 大尺寸陶瓷基板制作方法及大尺寸陶瓷基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6588097B2 (en) | Method of manufacturing multilayered ceramic substrate and green ceramic laminate | |
| JP3547327B2 (ja) | セラミック多層基板の製造方法 | |
| CN112074106A (zh) | 一种多层异质熟瓷基片高精度对位堆叠的方法 | |
| CN115226323A (zh) | 低温共烧陶瓷基板表面焊盘及其制备方法 | |
| JP2006140537A (ja) | 配線基板およびその製造方法 | |
| WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
| JP2005080281A (ja) | 超高周波多層回路構造及び製造方法 | |
| WO2009104619A1 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP2002111219A (ja) | 電気素子内蔵型配線基板およびその製造方法 | |
| JP2001284811A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
| KR20040048000A (ko) | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 | |
| JP2009111394A (ja) | 多層セラミック基板の製造方法 | |
| US20090148667A1 (en) | Method of manufacturing ceramic laminated substrate and ceramic laminated substrate manufactured using the same | |
| JP2004080034A (ja) | エア・キャビティを有する三次元多層高周波モジュール及びその製造方法 | |
| KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| US6245185B1 (en) | Method of making a multilayer ceramic product with thin layers | |
| KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
| JP2006140513A (ja) | セラミック多層基板の製造方法 | |
| KR100882100B1 (ko) | 변형 억제 시트를 이용한 다층 세라믹 기판의 제조 방법 | |
| CN217904738U (zh) | 一种带有识别对位标记的ltcc基板 | |
| JP2005268692A (ja) | 多層基板の製造方法 | |
| KR100513348B1 (ko) | 에어전극패턴을 갖는 칩 부품 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230802 Address after: Room 404, 4th Floor, Building 1, No. 201 and 221, Cuibo Road, Lingang New Area, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Applicant after: SHANGHAI ZENFOCUS SEMI-TECH Co.,Ltd. Address before: Room 404, 4th Floor, Building 1, No. 201 and 221, Cuibo Road, Lingang New Area, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Applicant before: SHANGHAI ZENFOCUS SEMI-TECH Co.,Ltd. Applicant before: Shanghai Zefeng semiconductor testing Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221021 |
|
| RJ01 | Rejection of invention patent application after publication |