JP7248143B2 - 複合キャパシタ - Google Patents

複合キャパシタ Download PDF

Info

Publication number
JP7248143B2
JP7248143B2 JP2021554071A JP2021554071A JP7248143B2 JP 7248143 B2 JP7248143 B2 JP 7248143B2 JP 2021554071 A JP2021554071 A JP 2021554071A JP 2021554071 A JP2021554071 A JP 2021554071A JP 7248143 B2 JP7248143 B2 JP 7248143B2
Authority
JP
Japan
Prior art keywords
electrode layer
layer
capacitor
supporting electrode
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021554071A
Other languages
English (en)
Other versions
JPWO2021079565A1 (ja
JPWO2021079565A5 (ja
Inventor
真己 永田
康弘 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021079565A1 publication Critical patent/JPWO2021079565A1/ja
Publication of JPWO2021079565A5 publication Critical patent/JPWO2021079565A5/ja
Application granted granted Critical
Publication of JP7248143B2 publication Critical patent/JP7248143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Description

本発明は、複合キャパシタに関する。
複合キャパシタの構成を開示した文献として、特表2015-519742号公報(特許文献1)、特開2006-128302号公報(特許文献2)がある。特許文献1に記載された複合キャパシタは、第1の構造化表面と、第2の構造化表面と、セパレータと、電解質とを備えている。第1および第2の構造化表面は、カーボンナノチューブのランダムなアレイである。第1および第2の構造化表面は、誘電体コーティングを有する。セパレータは、前記第1の構造化表面と前記第2の構造化表面との間に設けられている。電解質は、前記第1の構造化表面と前記第2の構造化表面との間に設けられている。
特許文献2に記載された複合キャパシタは、可変容量素子が直列に接続されている可変容量コンデンサである。可変容量コンデンサにおいては、下部電極層、薄膜誘電体層および上部電極層が順次、支持基板に成膜される。引き出し電極層は、一の可変容量素子の上部電極層と他の可変容量素子の上部電極層とを接続する。
特表2015-519742号公報 特開2006-128302号公報
特許文献1に記載された複合キャパシタにおいては、ナノサイズの外径を有する導電柱状部であるカーボンナノチューブの延出方向に、複数のキャパシタが互いに積層される。このため、複合キャパシタの全体的な厚さが厚くなる。
そこで、複合キャパシタを全体的に低背化するために、導電柱状部を有する複数のキャパシタについて、特許文献2に記載された複合キャパシタのように、上部電極層上に引き出し電極層を形成することで、上部電極層同士を互いに電気的に接続することが考えられる。しかしながら、導電柱状部を有するキャパシタは、導電柱状部の延在方向において弾性変形が困難となる。このため、導電柱状部を有する複数のキャパシタについて上部電極層上に引き出し電極層を形成すると、複合キャパシタを実装した実装基板が曲がったときなどに、引き出し電極層と上部電極層との剥離が生じやすくなる。
本発明は上記の問題点に鑑みてなされたものであり、全体的に低背化するとともに、層間剥離の発生を抑制できる、複合キャパシタを提供することを目的とする。
本発明に基づく複合キャパシタは、第1キャパシタと、第2キャパシタとを備えている。第1キャパシタは、第1支持電極層と、複数の第1導電柱状部と、第1誘電体層と、第1対向電極層とを含んでいる。複数の第1導電柱状部は、第1支持電極層の厚み方向における第1支持電極層の一方側において、第1支持電極層から厚み方向に沿って延出している。複数の第1導電柱状部の各々は、ナノサイズの外径を有している。第1誘電体層は、第1支持電極層の上記一方側において、第1支持電極層および複数の第1導電柱状部を被覆する。第1対向電極層は、第1誘電体層を被覆して、第1誘電体層を介して第1支持電極層および複数の第1導電柱状部と対向する。第2キャパシタは、第1キャパシタと直列に接続されている。第2キャパシタは、第2支持電極層と、複数の第2導電柱状部と、第2誘電体層と、第2対向電極層とを含んでいる。第2支持電極は、第1支持電極層に対して、第1支持電極層の面内方向において互いに離れて隣り合っている。複数の第2導電柱状部は、第2支持電極層から、複数の第1導電柱状部の延出方向に沿って延出している。複数の第2導電柱状部の各々は、ナノサイズの外径を有している。第2誘電体層は、第2支持電極層の、複数の第2導電柱状部の延出側において、第2支持電極層および複数の第2導電柱状部を被覆する。第2対向電極層は、第2誘電体層を被覆して、第2誘電体層を介して第2支持電極層および複数の第2導電柱状部と対向する。複合キャパシタは、接続導電体層と、補強導電体部とをさらに備えている。接続導電体層は、第1対向電極層の第1支持電極層側とは反対側に位置する表面および第2対向電極層の第2支持電極層側とは反対側に位置する表面の両方に接合されている。補強導電体部は、第1対向電極層と第2対向電極層との間に位置している。補強導電体部は、第1対向電極層、第2対向電極層および接続導電体層の各々に接続している。補強導電体部は、第1対向電極層および第2対向電極層の各々と同一の材料で構成されている。補強導電体部は、接続導電体層とは異なる材料で構成されている。
本発明によれば、複合キャパシタについて、全体的に低背化することができ、かつ、層間剥離の発生を抑制できる。
本発明の実施形態1に係る複合キャパシタが実装基板に実装されている状態を示す断面図である。 本発明の実施形態2に係る複合キャパシタを示す断面図である。 本発明の実施形態3に係る複合キャパシタを示す断面図である。 本発明の実施形態4に係る複合キャパシタを示す断面図である。 本発明の実施形態5に係る複合キャパシタを示す断面図である。 本発明の実施形態6に係る複合キャパシタを示す断面図である。
以下、本発明の各実施形態に係る複合キャパシタについて図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
(実施形態1)
図1は、本発明の実施形態1に係る複合キャパシタが実装基板に実装されている状態を示す断面図である。
図1に示すように、本発明の実施形態1に係る複合キャパシタ100は、第1キャパシタ110Aと、第2キャパシタ110Bとを備えている。複合キャパシタ100は、たとえば、第1キャパシタ110A側において第1はんだ20Aを介し、かつ、第2キャパシタ110B側において第2はんだ20Bを介して、実装基板10に実装される。
まず、第1キャパシタ110Aについて説明する。図1に示すように、第1キャパシタ110Aは、第1支持電極層112Aと、複数の第1導電柱状部114Aと、第1誘電体層116Aと、第1対向電極層118Aとを含んでいる。
第1支持電極層112Aは、たとえば、実装基板10に対してはんだ20Aを介して接合される。第1支持電極層112Aは、平板状、箔状、または薄膜状であってもよい。第1支持電極層112Aは、表面に凹凸形状を有していてもよい。第1支持電極層112Aが平板状であれば、複合キャパシタ100を製造する際の第1支持電極層112Aの取扱いが容易となり、複合キャパシタ100の設計が容易となる。第1支持電極層112Aが箔状であれば、複合キャパシタ100を製造する際の第1支持電極層112Aの取扱いが容易となる。第1支持電極層112Aが薄膜状であれば、複合キャパシタ100をより低背化できる。
第1支持電極層112Aを厚み方向から見たときの第1支持電極層112Aの外形および面積は、第1キャパシタ110Aの静電容量を考慮して適宜設計することができる。第1支持電極層112Aを上記厚み方向から見たときに、第1支持電極層112Aは、矩形状、角部が湾曲した略矩形状、または、楕円形状の外形を有している。第1支持電極層112Aは、上記厚み方向から見たときに、孔が形成されていてもよい。
また、上記厚み方向から見て、第1支持電極層112Aは、後述する第1対向電極層118Aより内側に位置してもよい。第1支持電極層112Aが、第1対向電極層118Aより内側に位置する場合、第1支持電極層112Aの具体的な位置は、複合キャパシタ100が実装基板10から受ける応力に応じて適宜変更される。
第1支持電極層112Aは、上記厚み方向から見たときに、機械的なロバストネス向上の観点から、対称性が高いことが好ましい。たとえば、第1支持電極層112Aは、上記厚み方向から見たときに、円環状の外形を有していてもよく、2つの円環が同心円状に配置された2つの円環状からなる外形を有していてもよい。
第1支持電極層112Aは、複数の層で構成されていてもよい。第1支持電極層112Aが複数の層が互いに積層されて構成される場合、第1支持電極層112Aは、少なくとも1層の導電体層を有していればよい。第1支持電極層112Aが複数の層で構成される場合、第1支持電極層112Aは他の層を有していてもよい。上記他の層は、上記厚み方向において、上記導電体層のどちら側に位置していてもよい。上記他の層は、金属で構成されていてもよいし、絶縁体で構成されていてもよい。上記他の層が金属である場合、上記導電体層との接着強度が向上する。上記他の層が絶縁体層である場合、上記他の層が後述する第1誘電体層116Aと接触することで、第1誘電体層116Aとの接着強度を向上できる。
第1支持電極層112Aを構成する材料は、特に限定されない。第1支持電極層112Aは、たとえば銅などの金属で構成されている。第1支持電極層112Aが複数の層で構成される場合、上記導電体層が銅などの金属で構成されていればよい。
複数の第1導電柱状部114Aの各々は、第1支持電極層112Aに支持されている。複数の第1導電柱状部114Aは、第1支持電極層112Aの厚み方向における第1支持電極層112Aの一方側において、第1支持電極層112Aから厚み方向に沿って延出している。本実施形態において、複数の第1導電柱状部114Aの各々は、第1支持電極層112Aの表面上から延出するように設けられているが、第1支持電極層112Aの内部から外側へ延出するように設けられていてもよい。また、本実施形態においては、複数の第1導電柱状部114Aの各々は、第1支持電極層112Aを構成する部材と互いに異なる部材で構成されているが、複数の第1導電柱状部114Aの各々は、第1支持電極層112Aとともに一体の部材で構成されていてもよい。
複数の第1導電柱状部114Aの各々は、ナノサイズの外径を有している。本明細書において、ナノサイズとは、たとえば、0.1nm以上1000nm以下であることを意味する。第1導電柱状部114Aの各々は、筒状であってもよいし、有底筒状であってもよい。
第1導電柱状部114Aを構成する材料は特に限定されない。本実施形態において、第1導電柱状部114Aは、導電性材料または半導体材料で構成されているが、第1導電柱状部114Aは、半導体材料もしくは絶縁材料で構成された部材が金属によって薄くコーティングされることによって形成された柱状物で構成されていてもよい。
第1導電柱状部114Aの各々は、たとえば、カーボンナノファイバー、または、ZnOなどで構成される他のナノファイバー、ZnO、GaNもしくはヘマタイトなどで構成されるナノロッドまたはナノワイヤを含んでいる。本実施形態において、第1導電柱状部114Aは、具体的にはカーボンナノチューブからなり、より具体的には、第1導電柱状部114Aの各々は、たとえば100本~200本の、複数のカーボンナノチューブからなる。
本実施形態において、カーボンナノチューブのカイラリティは特に限定されない。カーボンナノチューブは、半導体型または金属型でもよく、カーボンナノチューブは、半導体型と金属型の両方を含んでいてもよい。電気抵抗の観点から、カーボンナノチューブは、半導体型と比較して金属型の比率が高いことが好ましい。
本実施形態において、カーボンナノチューブを構成する層の数は特に限定されない。カーボンナノチューブは、1層で構成されるSWCNT(Single Wall Carbon Nanotube)でもよいし、2層以上で構成されるMWCNT(Multiwall Carbon Nanotube)でもよい。
第1導電柱状部114Aの各々の長さは特に限定されない。第1導電柱状部114Aの各々の長さは、第1導電柱状部114Aの延在方向に直交する面方向における面積あたりの容量密度の観点から、長いことが好ましい。第1導電柱状部114Aの各々の長さは、たとえば、数μm以上、20μm以上、50μm以上、100μm以上、500μm以上、750μm以上、1000μm以上、または、2000μm以上である。
また、第1導電柱状部114Aの各々の長さは、互いに異なっていてもよいが、第1導電柱状部114Aの各々の先端115Aは、厚み方向に略垂直な仮想平面上において整列していることが好ましい。これにより、第1キャパシタ110Aの静電容量を容易に制御することができる。
複数の第1導電柱状部114Aを第1支持電極層112Aに設ける方法としては、たとえば、図示しない基板に複数の第1導電柱状部114Aを成長させた後、上記基板上で成長させた複数の第1導電柱状部114Aを第1支持電極層112Aに転写する方法などが挙げられる。
上記転写方法について具体的に説明する。まず、上記基板に触媒粒子が配置される。第1導電柱状部114Aは、当該触媒粒子の表面から成長する。複数の第1導電柱状部114Aの各々は、成長端部が、上記基板から離れていくようにして、成長する。
上記基板を構成する材料としては、たとえば、酸化シリコン、シリコン、ガリウム砒素、アルミニウム、または、SUSなどが挙げられる。
触媒粒子は、第1導電柱状部114Aがカーボンナノチューブである場合はたとえばFe、NiまたはCo、もしくはこれらを含む合金などからなり、第1導電柱状部114AがZnOを含む場合はたとえばPtまたはAuもしくはこれらを含む合金などからなる。触媒粒子を配置する方法としては、CVD(Chemical Vapor Deposition)法、スパッタリングまたはPVD(Physical Vapor Deposition)法と、リソグラフィまたはエッチングなどとを組み合わせることが挙げられる。なお、触媒粒子の位置はパターニングにより適宜選択される。
複数の第1導電柱状部114Aの成長方法は特に限定されない。本実施形態において、複数の第1導電柱状部114Aは、CVD法またはプラズマ強化CVD法などを用いて成長させることができる。CVD法またはプラズマ強化CVD法において使用するガスとしては、一酸化炭素、メタン、エチレン、アセチレン、または、これらと水素あるいはアンモニアの混合物などが挙げられる。
複数の第1導電柱状部114Aの各々を、上記CVDまたはプラズマ強化CVD法などを用いて成長させる場合、温度条件およびガス条件などを適宜選択することで、複数の第1導電柱状部114Aの各々が、所望の範囲内の長さおよび外径を有するように複数の第1導電柱状部114Aの各々を成長させることができる。ただし、複数の第1導電柱状部114Aの各々の具体的な長さは、上記基板の表面上におけるガスの濃度、ガスの流量、温度のばらつきによって、互いに異なっている。
そして、上記のように成長させた複数の第1導電柱状部114Aの各々の成長端部を第1支持電極層112Aに接合させる。第1支持電極層112Aに複数の第1導電柱状部114Aを接合させた後、複数の第1導電柱状部114Aから上記基板を剥がす。このようにして、複数の第1導電柱状部114Aを上記基板から第1支持電極層112Aに転写する。
また、複数の第1導電柱状部114Aを上記基板から第1支持電極層112Aに転写する際、複数の第1導電柱状部114Aの成長端部を第1支持電極層112Aに化学的または機械的に差し込むように転写してもよい。これにより、図1に示すように、複数の第1導電柱状部114Aが並んでいる方向において、複数の第1導電柱状部114Aの各々の先端115Aの位置を、互いに揃えることができる。
なお、複数の第1導電柱状部114Aの各々が、第1支持電極層112Aとともに一体の部材で構成される場合には、上述した方法に代えて、1つの平板状の電極層の表面を、化学エッチングなどにより凹凸状に加工することにより、複数の第1導電柱状部114Aと第1支持電極層112Aとを形成してもよい。
第1誘電体層116Aは、第1支持電極層112Aの上記一方側において、第1支持電極層112Aおよび複数の第1導電柱状部114Aを被覆する。第1誘電体層116Aは、複数の第1導電柱状部114Aが設けられた部分を除き、第1支持電極層112Aの第1導電柱状部114A側の面の全体をさらに被覆している。
第1誘電体層116Aと複数の第1導電柱状部114Aとの間には、追加の導電体層が設けられていてもよい。これにより、第1キャパシタ110Aの寄生抵抗をより低減することができる。
第1誘電体層116Aを構成する材料は、特に限定されないが、たとえば、二酸化シリコン、酸化アルミニウム、窒化シリコン、酸化タンタル、酸化ハフニウム、チタン酸バリウム、ジルコン酸チタン酸鉛、または、これらの組み合わせが挙げられる。
第1誘電体層116Aの被覆方法は特に限定されず、めっき法、ALD(Atomic Layer Deposition)法、CVD法、MOCVD(Metalorganic Chemical Vapor Deposition)法、超臨界流体成膜法、またはスパッタリングなどが挙げられる。
第1対向電極層118Aは、第1誘電体層116Aを被覆して、第1誘電体層116Aを介して第1支持電極層112Aおよび複数の第1導電柱状部114Aと対向する。本実施形態において、第1対向電極層118Aの、第1支持電極層112A側とは反対側に位置する表面119Aは、平面状である。
第1対向電極層118Aを構成する材料は特に限定されないが、銀、金、銅、白金、アルミニウムなどの金属、または、これらを含む合金などが挙げられる。
第1対向電極層118Aの被覆方法は特に限定されず、めっき法、ALD法、CVD法、MOCVD法、超臨界流体成膜法、またはスパッタリングなどが挙げられる。
次に、第2キャパシタ110Bについて説明する。図1に示すように、第2キャパシタ110Bは、第2支持電極層112Bと、複数の第2導電柱状部114Bと、第2誘電体層116Bと、第2対向電極層118Bとを含んでいる。第2キャパシタ110Bは、第1キャパシタ110Aが有し得る構成と同様の構成を有することができ、第1キャパシタ110Aを製造可能な方法で製造することができる。すなわち、第2キャパシタ110Bの第2支持電極層112B、複数の第2導電柱状部114B、第2誘電体層116B、および、第2対向電極層118Bは、それぞれ、第1キャパシタ110Aの第1支持電極層112A、複数の第1導電柱状部114A、第1誘電体層116A、および、第1対向電極層118Aが有しうる構成と同様の構成を有することができる。
第2キャパシタ110Bにおいては、第2支持電極層112Bは、たとえば、実装基板10に対してはんだ20Bを介して接合される。第2支持電極層112Bは、第1支持電極層112Aに対して、第1支持電極層112Aの面内方向において互いに離れて隣り合っている。複数の第2導電柱状部114Bの各々は、ナノサイズの外径を有している。そして、複数の第2導電柱状部114Bは、第2支持電極層112Bから、複数の第1導電柱状部114Aの延出方向に沿って延出している。
また、第2キャパシタ110Bにおいては、第1キャパシタ110Aと同様に、第2誘電体層116Bが、第2支持電極層112Bの、複数の第2導電柱状部114Bの延出側において、第2支持電極層112Bおよび複数の第2導電柱状部114Bを被覆する。第2対向電極層118Bは、第2誘電体層116Bを被覆して、第2誘電体層116Bを介して第2支持電極層112Bおよび複数の第2導電柱状部114Bと対向する。
以下、複合キャパシタ100全体についてさらに説明する。図1に示すように、複合キャパシタ100は、接続導電体層120と、補強導電体部130とをさらに備えている。
接続導電体層120は、第1対向電極層118Aの第1支持電極層112A側とは反対側に位置する表面119Aおよび第2対向電極層118Bの第2支持電極層112B側とは反対側に位置する表面119Bの両方に接合されている。これにより、第2キャパシタ110Bは、第1キャパシタ110Aと直列に接続されている。
接続導電体層120の具体的な形状および厚さは特に限定されない。接続導電体層120は、平板状、箔状、または薄膜状であってもよい。接続導電体層120は、表面に凹凸形状を有していてもよい。接続導電体層120が平板状であれば、複合キャパシタ100を製造する際の接続導電体層120の取り扱いが容易となり、複合キャパシタ100の設計が容易となる。接続導電体層120が箔状であれば、複合キャパシタ100を製造する際の接続導電体層120の取扱いが容易となる。接続導電体層120が薄膜状であれば、複合キャパシタ100をより低背化できる。また、複合キャパシタ100に過電流が流れたときに、接続導電体層120の厚さが薄いほど、接続導電体層120の溶断が容易となるため、上記接続導電体層120をヒューズとして機能させることができる。
接続導電体層120を上記厚み方向から見たときの接続導電体層120は、矩形状、角部が湾曲した略矩形状、または、楕円形状の外形を有することができる。上記厚み方向から見たときに接続導電体層120の角部が湾曲していれば、接続導電体層120における応力を緩和しやすくなり、機械的なロバストネスが向上する。接続導電体層120は、上記厚み方向から見たときに、孔が形成されていてもよい。接続導電体層120は、上記厚み方向から見たときに、機械的なロバストネス向上の観点から、対称性が高いことが好ましい。
上記厚み方向から見て、接続導電体層120のうち第1対向電極層118Aと接している部分は、第1対向電極層118Aより内側に位置していてもよい。接続導電体層120のうち第2対向電極層118Bと接している部分は、第2対向電極層118Bより内側に位置していてもよい。
さらに、接続導電体層120は、ダンベル状の外形を有していてもよい。このとき、当該ダンベルの両端部の各々は、第1対向電極層118Aの上記表面119A上および第2対向電極層118Bの第2支持電極層112B側とは反対側の表面119B上に位置する。すなわち、当該ダンベルの中心軸は、上記厚み方向から見て、第1支持電極層112Aと第2支持電極層112Bとの間に位置する。これにより、上記中心軸の部分が上記面内方向における応力を効果的に緩和させることができる。さらには、複合キャパシタ100に過電流が流れたときに、上記中心軸の部分における溶断が容易となるため、上記接続導電体層120はヒューズとしても機能させることができる。
接続導電体層120を構成する材料は、特に限定されない。接続導電体層120は、たとえば銅などの金属、半導体材料、またはセラミック材料で構成される。接続導電体層120が金属で構成されている場合、接続導電体層120と第1対向電極層118Aおよび第2対向電極層118Bとの接着強度を向上することができる。接続導電体層120が半導体材料で構成されている場合、接続導電体層120と第1対向電極層118Aおよび第2対向電極層118Bとの間に金属接着層を予め形成することで、接続導電体層120と第1対向電極層118Aおよび第2対向電極層118Bとの接着強度を向上できる。接続導電体層120がセラミックで構成されている場合、セラミックは比較的硬質な材料であるため、他の部材から受ける応力に対してロバストネスを向上できる。
補強導電体部130は、第1対向電極層118Aと第2対向電極層118Bとの間に位置している。補強導電体部130は、第1対向電極層118A、第2対向電極層118Bおよび接続導電体層120の各々に接続している。
補強導電体部130は、第1対向電極層118Aおよび第2対向電極層118Bの各々と同一の材料で構成されている。これにより、複合キャパシタ100全体の機械的なロバストネスが向上するとともに、補強導電体部130からの放熱効率も向上する。
さらに、補強導電体部130と、第1対向電極層118Aおよび第2対向電極層118Bとが互いに一体の部材で構成されていてもよい。補強導電体部130と、第1対向電極層118Aおよび第2対向電極層118Bとが互いに一体の部材で構成されている場合、複合キャパシタ100の製造が容易となる。補強導電体部130と、第1対向電極層118Aとが互いに一体の部材で構成されている場合、第1対向電極層118Aと補強導電体部130との境界は、第1支持電極層112Aの、第2キャパシタ110B側の側面に対して前記厚さ方向の一方側に位置する。補強導電体部130と、第2対向電極層118Bとが互いに一体の部材で構成されている場合、第2対向電極層118Bと補強導電体部130との境界は、第2支持電極層112Bの、第1キャパシタ110A側の側面に対して前記厚さ方向の一方側に位置する。なお、補強導電体部130は、接続導電体層120とは異なる材料で構成されている。
本実施形態においては、補強導電体部130の面内方向における中央部分131の、上記厚み方向における寸法は、補強導電体部130と第1対向電極層118Aとが互いに接する第1領域132Aの上記厚み方向の寸法より小さく、かつ、補強導電体部130と第2対向電極層118Bとが互いに接する第2領域132Bの上記厚み方向の寸法より小さい。
本実施形態においては、第1領域132Aの第1支持電極層112A側の端部133Aは、上記厚み方向において、複数の第1導電柱状部114Aの先端115Aより第1支持電極層112A側に位置している。さらに、上記端部133Aは、上記厚み方向における、複数の第1導電柱状部114Aの各々の中心の平均位置PAより第1支持電極層112A側に位置している。
本実施形態においては、第2領域132Bの第2支持電極層112B側の端部133Bは、上記厚み方向において、複数の第2導電柱状部114Bの先端115Bより第2支持電極層112B側に位置している。さらに、上記端部133Bは、上記厚み方向における、複数の第2導電柱状部114Bの各々の中心の平均位置PBより第2支持電極層112B側に位置している。
本実施形態においては、補強導電体部130の接続導電体層120側とは反対側に位置する面134は、接続導電体層120側に向かって凸状に湾曲している。本実施形態においては、上記面134のうち、接続導電体層120に最も近い部分135は、第1キャパシタ110Aと第2キャパシタ110Bとの間を、第1キャパシタ110Aから第2キャパシタ110Bに向かう方向において4等分したときに、その中央の2つの領域内に位置している。より具体的には、上記面134のうち、接続導電体層120に最も近い部分135は、第1キャパシタ110Aと第2キャパシタ110Bとの間の中心に位置している。
上記厚さ方向から見たときに、補強導電体部130は、第1キャパシタ110Aと第2キャパシタ110Bとの間において、第1対向電極層118Aの少なくとも一部と接していればよく、かつ、第2対向電極層118Bの少なくとも一部と接していればよい。
補強導電体部130を形成する方法は特に限定されず、めっき法、ALD法、CVD法、MOCVD法、超臨界流体成膜法、またはスパッタリングなどが挙げられる。また、補強導電体部130と、第1対向電極層118Aおよび第2対向電極層118Bとが一体の部材で構成される場合には、第1対向電極層118Aおよび第2対向電極層118Bが水平方向に連続する部材を成形した後、これを支持部側からダイサーなどで研削することで、第1対向電極層118A、第2対向電極層118Bおよび補強導電体部130を成形してもよい。このように補強導電体部130を成形した場合には、補強導電体部130の形状の調整すなわち補強導電体部130の厚さの調整が容易となり、ひいては、複合キャパシタ100における等価直列抵抗の調整も容易となる。
図1に示すように、本実施形態に係る複合キャパシタ100を実装基板10に実装したときに、複数の第1導電柱状部114Aおよび複数の第2導電柱状部114Bの各々は、実装基板10に対して垂直方向に延びている。また、第1キャパシタ110Aおよび第2キャパシタ110Bは、それぞれ、複数の第1導電柱状部114Aおよび複数の第2導電柱状部114Bの延びる方向に機械的な力が印加されたときに、弾性変形が生じにくい。このため、複合キャパシタ100が実装された実装基板10が、熱応力などによって、複合キャパシタ100側とは反対側に凸状に湾曲すると、第1対向電極層118Aおよび第2対向電極層118Bと、接続導電体層120との間において、互いに引っ張り合う力が集中する。特に、第1キャパシタ110Aと第2キャパシタ110Bとの間の部分に面する、第1対向電極層118Aおよび第2対向電極層118Bと接続導電体層120との界面において、上記のような引っ張り合う力が特に大きく働く。
ここで、上述のように、本発明の実施形態1に係る複合キャパシタ100は、補強導電体部130を備えている。補強導電体部130は、第1対向電極層118Aと第2対向電極層118Bとの間に位置している。補強導電体部130は、第1対向電極層118A、第2対向電極層118Bおよび接続導電体層120の各々に接続している。補強導電体部130は、第1対向電極層118Aおよび第2対向電極層118Bの各々と同一の材料で構成されている。補強導電体部130は、接続導電体層120とは異なる材料で構成されている。
これにより、複合キャパシタ100について、全体的に低背化させることができるだけでなく、接続導電体層120と、第1対向電極層118Aおよび第2対向電極層118Bとの間において、層間剥離が発生することを抑制できる。
本実施形態においては、補強導電体部130の上記面内方向における中央部分131の、上記厚み方向における寸法は、補強導電体部130と第1対向電極層118Aとが互いに接する第1領域132Aの厚み方向の寸法より小さく、かつ、補強導電体部130と第2対向電極層118Bとが互いに接する第2領域132Bの厚み方向の寸法より小さい。
これにより、補強導電体部130のうち、接続導電体層120と、第1対向電極層118Aおよび第2対向電極層118Bとの界面近傍に位置する部分が、接続導電体層120と、第1対向電極層118Aおよび第2対向電極層118Bとを互いに強固に接続できるとともに、中央部分131においては、実装基板10が歪んだときに複合キャパシタ100に働く応力を吸収することができる。
本実施形態においては、補強導電体部130の接続導電体層120側とは反対側に位置する面134は、接続導電体層120側に向かって凸状に湾曲している。
これにより、上記面134がなめらかに湾曲しているため、補強導電体部130の機械的なロバストネスが向上する。
本実施形態においては、補強導電体部130の接続導電体層120側とは反対側に位置する面134のうち、接続導電体層120に最も近い部分135は、第1キャパシタ110Aと第2キャパシタ110Bとの間を、第1キャパシタ110Aから第2キャパシタ110Bに向かう方向において4等分したときに、その中央の2つの領域内に位置している。
これにより、実装基板10が屈曲して歪んだときに複合キャパシタ100に働く応力が、接続導電体層120のうち補強導電体部130と接触する部分において吸収される。これにより、複合キャパシタ100の機械的なロバストネスを向上できる。
本実施形態においては、第1領域132Aの第1支持電極層112A側の端部133Aは、上記厚み方向において、複数の第1導電柱状部114Aの先端115Aより第1支持電極層112A側に位置している。第2領域132Bの第2支持電極層112B側の端部133Bは、上記厚み方向において、複数の第2導電柱状部114Bの先端115Bより第2支持電極層112B側に位置している。
これにより、複数の第1導電柱状部114Aおよび複数の第2導電柱状部114Bの各々が、支持部側から先端115A,115Bにかけて曲がるように延出して、それぞれ、第1対向電極層118Aおよび第2対向電極層118Bの側面側に位置するような場合であっても、補強導電体部130によって第1導電柱状部114Aおよび複数の第2導電柱状部114Bの各々の先端115A,115Bを被覆することができる。これにより、上記先端115Aおよび115Bのいずれかが他の部材と短絡することによって、複合キャパシタ100が、ショートモードで破壊されることを抑制することができる。
本実施形態においては、第1領域132Aの第1支持電極層112A側の端部133Aは、上記厚み方向における、複数の第1導電柱状部114Aの各々の中心の平均位置PAより第1支持電極層112A側に位置している。第2領域132Bの第2支持電極層112B側の端部133Bは、上記厚み方向における、複数の第2導電柱状部114Bの各々の中心の平均位置PBより第2支持電極層112B側に位置している。
これにより、補強導電体部130の中央部分131以外の部分では、補強導電体部130の厚さを厚くすることで、第1キャパシタ110Aと第2キャパシタ110Bとを互いに接続する導電経路における寄生抵抗成分を低減することができる。
(実施形態2)
以下、本発明の実施形態2に係る複合キャパシタについて説明する。本発明の実施形態2に係る複合キャパシタは、絶縁部をさらに備える点で本発明の実施形態1に係る複合キャパシタ100と異なる。よって、本発明の実施形態1と同様の構成については説明を繰り返さない。
図2は、本発明の実施形態2に係る複合キャパシタを示す断面図である。図2に示すように、本発明の実施形態2に係る複合キャパシタ200は、第1キャパシタ110Aと第2キャパシタ110Bとの間の隙間に設けられた絶縁部240とをさらに備えている。これにより、複合キャパシタ200の第1キャパシタ110Aと第2キャパシタ110Bとの間におけるショートモードによって、複合キャパシタ200の絶縁破壊が生じることを抑制できるとともに、複合キャパシタ200の機械的なロバストネスをさらに向上させることができる。
本実施形態において、絶縁部240は、補強導電体部130の上記面134と密接している。また、絶縁部240は、上記面内方向から見て、第1キャパシタ110Aと第2キャパシタ110Bと補強導電体部130とに囲まれている部分において、第1支持電極層112A、第1対向電極層118A、第2支持電極層112Bおよび第2対向電極層118Bの各々に接している。
絶縁部240を構成する材料は特に限定されない。絶縁部240を構成する材料としては、アルミナまたはハフニウムなどのセラミックなどが挙げられる。
絶縁部240の形成方法は特に限定されず、めっき法、ALD法、CVD法、MOCVD法、超臨界流体成膜法、またはスパッタリングなどが挙げられる。絶縁部240は、絶縁性材料を含むペースト状の材料を塗布した後、これを乾燥させることにより形成してもよい。
本実施形態においても、所定の構成の補強導電体部130により、複合キャパシタ200の全体を低背化できるとともに、接続導電体層120と、第1対向電極層118Aおよび第2対向電極層118Bとの間において、層間剥離が発生することを抑制できる。
以下、本発明の実施形態3から6に係る複合キャパシタについて説明する。本発明の実施形態3から6に係る各々の複合キャパシタは、補強導電体部の外形形状が、本発明の実施形態1に係る複合キャパシタ100と異なる。よって、本発明の実施形態1と同様の構成については説明を繰り返さない。
(実施形態3)
図3は、本発明の実施形態3に係る複合キャパシタを示す断面図である。図3に示すように、本発明の実施形態3に係る複合キャパシタ300においては、補強導電体部330の接続導電体層120側とは反対側に位置する面334が、補強導電体部330の中央部分131において上記面内方向と平行である。
これにより、実装基板が屈曲して歪んだときに複合キャパシタ300に働く応力が、補強導電体部330のうち厚さの一定な中央部分131で吸収できる。ひいては、複合キャパシタ300における機械的なロバストネスを向上できる。さらには、中央部分131の厚さが調整しやすくなるため、補強導電体部330と接続導電体層120とで構成される導電経路における等価直列抵抗の抵抗値を制御することが容易となる。
(実施形態4)
図4は、本発明の実施形態4に係る複合キャパシタを示す断面図である。図4に示すように、本発明の実施形態4に係る複合キャパシタ400においては、補強導電体部430が、支持電極層側に開口を有する凹条の外形を有している。このため、本発明の実施形態4に係る複合キャパシタ400は、本発明の実施形態3に係る複合キャパシタ300と同様に、434が、補強導電体部430の中央部分131において面内方向と平行である。
(実施形態5)
図5は、本発明の実施形態5に係る複合キャパシタを示す断面図である。図5に示すように、本発明の実施形態5に係る複合キャパシタ500においても、本発明の実施形態3に係る複合キャパシタ300と同様に、534が、補強導電体部530の中央部分131において面内方向と平行である。さらに、本実施形態においては、補強導電体部530の、中央部分131以外の部分において、上記面534が、第1支持電極層112A側および第2支持電極層112B側に向かって、凸状に湾曲している。
(実施形態6)
図6は、本発明の実施形態6に係る複合キャパシタを示す断面図である。図6に示すように、本発明の実施形態6に係る複合キャパシタ600においては、補強導電体部630は、互いに離間した第1補強導電体部630Aと第2補強導電体部630Bとを含んでいる。第1補強導電体部630Aは、第1対向電極層118Aおよび接続導電体層120と互いに接している。第2補強導電体部630Bは、第2対向電極層118Bおよび接続導電体層120と互いに接している。
上記した本発明の実施形態3から6に係る複合キャパシタ300,400,500,600の各々においても、所定の構成を有する補強導電体部330,430,530,630により、複合キャパシタ300,400,500,600の全体を低背化するとともに、接続導電体層120と、第1対向電極層118Aおよび第2対向電極層118Bとの間において、層間剥離が発生することを抑制できる。
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10 実装基板、20A 第1はんだ、20B 第2はんだ、100,200,300,400,500,600 複合キャパシタ、110A 第1キャパシタ、110B 第2キャパシタ、112A 第1支持電極層、112B 第2支持電極層、114A 第1導電柱状部、114B 第2導電柱状部、115A,115B 先端、116A 第1誘電体層、116B 第2誘電体層、118A 第1対向電極層、118B 第2対向電極層、119A,119B 表面、120 接続導電体層、130,330,430,530,630 補強導電体部、131 中央部分、132A 第1領域、132B 第2領域、133A,133B 端部、134,334,434,534 面、135 部分、240 絶縁部、630A 第1補強導電体部、630B 第2補強導電体部。

Claims (7)

  1. 複合キャパシタであって、
    前記複合キャパシタは、
    第1キャパシタと、
    前記第1キャパシタと直列に接続された第2キャパシタとを備え、
    前記第1キャパシタは、
    第1支持電極層と、
    前記第1支持電極層の厚み方向における前記第1支持電極層の一方側において、前記第1支持電極層から前記厚み方向に沿って延出し、かつ、ナノサイズの外径を有する、複数の第1導電柱状部と、
    前記第1支持電極層の前記一方側において、前記第1支持電極層および前記複数の第1導電柱状部を被覆する第1誘電体層と、
    前記第1誘電体層を被覆して、前記第1誘電体層を介して前記第1支持電極層および前記複数の第1導電柱状部と対向する、第1対向電極層とを含み、
    前記第2キャパシタは、
    前記第1支持電極層に対して、前記第1支持電極層の面内方向において互いに離れて隣り合う第2支持電極層と、
    前記第2支持電極層から、前記複数の第1導電柱状部の延出方向に沿って延出し、かつ、ナノサイズの外径を有する、複数の第2導電柱状部と、
    前記第2支持電極層の、前記複数の第2導電柱状部の延出側において、前記第2支持電極層および前記複数の第2導電柱状部を被覆する第2誘電体層と、
    前記第2誘電体層を被覆して、前記第2誘電体層を介して前記第2支持電極層および前記複数の第2導電柱状部と対向する、第2対向電極層とを含み、
    前記複合キャパシタは、
    前記第1対向電極層の第1支持電極層側とは反対側に位置する表面および前記第2対向電極層の第2支持電極層側とは反対側に位置する表面の両方に接合された接続導電体層と、
    前記第1対向電極層と前記第2対向電極層との間に位置し、前記第1対向電極層、前記第2対向電極層および前記接続導電体層の各々に接続する補強導電体部とをさらに備え、
    前記補強導電体部は、前記第1対向電極層および前記第2対向電極層の各々と同一の材料で構成されており、かつ、前記接続導電体層とは異なる材料で構成されており、
    前記補強導電体部の前記接続導電体層とは反対側に位置する面のうち、前記第1支持電極層に最も近い部分は前記第1対向電極層にのみ接し、前記第2支持電極層に最も近い部分は前記第2対向電極層にのみ接している、複合キャパシタ。
  2. 前記補強導電体部の前記面内方向における中央部分の、前記厚み方向における寸法が、前記補強導電体部と前記第1対向電極層とが互いに接する第1領域の前記厚み方向の寸法より小さく、かつ、前記補強導電体部と前記第2対向電極層とが互いに接する第2領域の前記厚み方向の寸法より小さい、請求項1に記載の複合キャパシタ。
  3. 前記補強導電体部の接続導電体層側とは反対側に位置する面は、前記接続導電体層側に向かって凸状に湾曲している、請求項2に記載の複合キャパシタ。
  4. 前記補強導電体部の接続導電体層側とは反対側に位置する面のうち、前記接続導電体層に最も近い部分は、前記第1キャパシタと前記第2キャパシタとの間を、前記第1キャパシタから前記第2キャパシタに向かう方向において4等分したときに、その中央の2つの領域内に位置している、請求項2または請求項3に記載の複合キャパシタ。
  5. 前記第1領域の第1支持電極層側の端部は、前記厚み方向において、前記複数の第1導電柱状部の先端より第1支持電極層側に位置し、
    前記第2領域の第2支持電極層側の端部は、前記厚み方向において、前記複数の第2導電柱状部の先端より第2支持電極層側に位置している、請求項2から請求項4のいずれか1項に記載の複合キャパシタ。
  6. 前記第1領域の前記第1支持電極層側の端部は、前記厚み方向における、前記複数の第1導電柱状部の各々の中心の平均位置より前記第1支持電極層側に位置し、
    前記第2領域の前記第2支持電極層側の端部は、前記厚み方向における、前記複数の第2導電柱状部の各々の中心の平均位置より前記第2支持電極層側に位置している、請求項5に記載の複合キャパシタ。
  7. 前記補強導電体部の接続導電体層側とは反対側に位置する面は、前記補強導電体部の前記中央部分において前記面内方向と平行である、請求項2から請求項6のいずれか1項に記載の複合キャパシタ。
JP2021554071A 2019-10-24 2020-07-09 複合キャパシタ Active JP7248143B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019193612 2019-10-24
JP2019193612 2019-10-24
PCT/JP2020/026830 WO2021079565A1 (ja) 2019-10-24 2020-07-09 複合キャパシタ

Publications (3)

Publication Number Publication Date
JPWO2021079565A1 JPWO2021079565A1 (ja) 2021-04-29
JPWO2021079565A5 JPWO2021079565A5 (ja) 2022-06-24
JP7248143B2 true JP7248143B2 (ja) 2023-03-29

Family

ID=75619732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021554071A Active JP7248143B2 (ja) 2019-10-24 2020-07-09 複合キャパシタ

Country Status (3)

Country Link
US (1) US11955291B2 (ja)
JP (1) JP7248143B2 (ja)
WO (1) WO2021079565A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021059569A1 (ja) * 2019-09-25 2021-04-01 株式会社村田製作所 キャパシタおよびその製造方法
US11715594B2 (en) * 2021-05-27 2023-08-01 International Business Machines Corporation Vertically-stacked interdigitated metal-insulator-metal capacitor for sub-20 nm pitch
US20230123402A1 (en) * 2021-10-18 2023-04-20 Globalfoundries Singapore Pte. Ltd. Three electrode capacitor structure using spaced conductive pillars

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249417A (ja) 2002-02-25 2003-09-05 Tdk Corp コンデンサ構造体およびその製造方法
JP2014523841A (ja) 2011-06-07 2014-09-18 ファーストキャップ・システムズ・コーポレイション ウルトラキャパシタのためのエネルギー貯蔵媒体
WO2017026233A1 (ja) 2015-08-10 2017-02-16 株式会社村田製作所 コンデンサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651355B2 (ja) 2004-10-27 2011-03-16 京セラ株式会社 可変容量コンデンサ
US7724498B2 (en) * 2006-06-30 2010-05-25 Intel Corporation Low inductance capacitors, methods of assembling same, and systems containing same
GB2501871B8 (en) * 2012-05-03 2022-08-17 Dyson Technology Ltd Hybrid Capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249417A (ja) 2002-02-25 2003-09-05 Tdk Corp コンデンサ構造体およびその製造方法
JP2014523841A (ja) 2011-06-07 2014-09-18 ファーストキャップ・システムズ・コーポレイション ウルトラキャパシタのためのエネルギー貯蔵媒体
WO2017026233A1 (ja) 2015-08-10 2017-02-16 株式会社村田製作所 コンデンサ

Also Published As

Publication number Publication date
US20220238281A1 (en) 2022-07-28
US11955291B2 (en) 2024-04-09
JPWO2021079565A1 (ja) 2021-04-29
WO2021079565A1 (ja) 2021-04-29

Similar Documents

Publication Publication Date Title
JP7248143B2 (ja) 複合キャパシタ
JP4686321B2 (ja) Iii族窒化物マルチチャンネルヘテロ接合インターデジタル整流器
US20070268739A1 (en) Nanowire memory device and method of manufacturing the same
JP5408881B2 (ja) 圧電多層素子
US7999446B1 (en) Piezoelectronic device and method of fabricating the same
US7446993B2 (en) Alumina sintered body
US10903309B2 (en) Capacitor
TW201742220A (zh) 中介層裝置
US11869719B2 (en) Composite capacitor
US11749463B2 (en) Capacitor and method for manufacturing the same
CN108964628A (zh) 体声波谐振器
JP5760668B2 (ja) シート状構造体及びその製造方法並びに電子機器及びその製造方法
US8371869B2 (en) Minute connector
JP2019029537A (ja) キャパシタ
JP6156057B2 (ja) ナノ構造体シート、電子機器、ナノ構造体シートの製造方法、及び電子機器の製造方法
JP2020031094A (ja) 接合構造体及び接合構造体の製造方法
JP2016195161A (ja) 薄膜キャパシタ
JP7180623B2 (ja) 半導体装置
JP4915435B2 (ja) 圧電アクチュエータ
US20230343515A1 (en) Capacitor component
CN117650122A (zh) 一种半导体结构及其制造方法
WO2019208221A1 (ja) キャパシタ集合体
KR20240024628A (ko) 커패시터 부품
JP2011204651A (ja) 電気接点の端子構造およびこれを備えた有接点スイッチ
WO2016136475A1 (ja) 窒化インジウム圧電薄膜及びその製造方法、並びに圧電素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7248143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150