JP2016195161A - 薄膜キャパシタ - Google Patents
薄膜キャパシタ Download PDFInfo
- Publication number
- JP2016195161A JP2016195161A JP2015073886A JP2015073886A JP2016195161A JP 2016195161 A JP2016195161 A JP 2016195161A JP 2015073886 A JP2015073886 A JP 2015073886A JP 2015073886 A JP2015073886 A JP 2015073886A JP 2016195161 A JP2016195161 A JP 2016195161A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- lower electrode
- axis direction
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 損失が少なく安定性が高い薄膜キャパシタを提供する。【解決手段】 下部電極4と上部電極6との間に、誘電体薄膜5を介在させてなる薄膜キャパシタにおいて、下部電極に設けられる第1の端子8bと、上部電極6に設けられる第2の端子8aと、を備え、下部電極4は、凹凸構造を有している。この凹凸構造の凸部4bの稜線は、第1の端子から第2の端子に向かう方向(X軸方向)に沿って延びている。この場合、X軸方向の等価直列抵抗(ESR)が小さくなり、したがって、薄膜キャパシタの損失が少なく、安定性が高くなる。【選択図】図9
Description
本発明は、縦断面が凹凸構造を有する薄膜キャパシタに関するものである。
電子部品としての薄膜キャパシタは、例えば特許文献1に記載されている。また、トレンチキャパシタは、半導体集積化技術において、単位面積当たりの表面積が増加するように、立体的な構造を有しており、メモリを構成するキャパシタの高容量化を達成する構造として考案された(特許文献2参照)。また、このような立体的な構造を、メモリ以外の電子部品に応用しようとする試みもある(特許文献3)。
しかしながら、電子部品として凹凸構造を有することで小型化した薄膜キャパシタにおいて、損失が発生したり、不安定になる場合がある。
本発明は、このような課題に鑑みてなされたものであり、損失が少なく安定性が高い薄膜キャパシタを提供することを目的とする。
上述の課題を解決するため、第1の薄膜キャパシタは、基板と、前記基板の主表面上に形成された絶縁層と、前記絶縁層上に形成された下部電極と、前記下部電極を被覆する誘電体薄膜と、前記誘電体薄膜上に形成された上部電極と、前記下部電極に設けられる第1の端子と、前記上部電極に設けられる第2の端子と、を備え、XYZ三次元直交座標系を設定し、前記主表面をXY平面とし、前記第1の端子と前記第2の端子とを結ぶ方向をX軸とした場合、前記下部電極は、凹凸構造を有し、この凹凸構造の凸部の頂面の長手方向は、X軸方向に沿っていることを特徴とする。
この薄膜キャパシタによれば、下部電極が凹凸構造を有しているため、単位面積当たりの容量を増加させることができる。第1の端子と、第2の端子との間にバイアス電圧が印加されると、薄膜キャパシタに電荷が蓄積される。印加電圧が交流電圧であれば、交流電流が、これらの端子間を流れる。ここで、薄膜キャパシタの等価直列抵抗(ESR:Equivalent Series Resistance)について考える。なお、ESRは、インピーダンスZと等価リアクタンスXを用いれば、Z2−X2の平方根で与えられる。
ESRは、抵抗長が長くなれば増加するし、短い場合は小さくなるが、ESRが大きくなると、抵抗に基づく電力の損失が発生し、回路動作が不安定になる場合がある。したがって、ESRを低くすることが好ましい。ESRが低くなると、薄膜キャパシタのQ値は高くなる。
この薄膜キャパシタでは、この凹凸構造の凸部の頂面の長手方向は、X軸方向(端子間を結ぶ方向)に沿っている。この構造は、頂面の長手方向が、Y軸に沿って延びている場合よりも、ESRが低くなる。したがって、この薄膜キャパシタによれば、ESRが低くなり、損失を低減し、動作を安定させることが可能となる。
第2の薄膜キャパシタにおいては、前記下部電極の前記凸部は、基端部から先端部に向かうに従って、Y軸方向の幅が狭くなっていることを特徴とする。
この場合、インピーダンスが低下し、ESRも低下する。この原因は必ずしも明らかではないが、前記下部電極内の相互インダクタンスが低下するためと考えられる。頂面の長手方向がX軸に沿って延びている構造は、複数の信号線を並列に置くのに等しい。また、本発明の薄膜キャパシタの前記下部電極に印加された高周波信号は、前記凸部の頂面エッジに集中しやすい。このため、前記下部電極には、各々の頂面エッジに集中した信号同士の相互インダクタンスが生じる。基端部から先端部に向かうに従ってY軸方向の幅が狭くなる構造であれば、一の凸部と他の凸部との頂面エッジ間隔は広くなる。同時に頂面エッジの確度が緩やかになって信号の集中が緩和される。このため下部電極の複数の凸部の間に生じる相互インダクタンスが低下する。したがって、更に、損失を低減し、動作を安定させることが可能となる。
第3の薄膜キャパシタにおいては前記下部電極の前記凸部の前記基端部のY軸方向幅W1と、前記下部電極の前記凸部の前記先端部のY軸方向幅W2との比率をRW=W1/W2とした場合、比率RWは、以下の関係式:1.2≦RW≦1.9を満たすことを特徴とする。
RWが1.2よりも小さい場合、前記凸部の頂面エッジ部分における高周波信号の集中が過大となり下部電極の凸部間で相互インピーダンスを低下させることが困難となるあるため、インピーダンスが高くなり、電極表面の電流が流れにくくなり、ESRの低下に改善の余地がある。RWが1.9よりも大きい場合、凸部の中では信号の集中が緩和されるものの、一の凸部から他の凸部への信号伝搬が生じる傾向がある。このような横方向への信号伝搬に伴ってインピーダンスが発生するため、これもESRの低下に改善の余地がある。
本発明の薄膜キャパシタによれば、損失が少なく安定性を高くすることが可能である。
以下、実施の形態に係る薄膜キャパシタについて説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。また、XYZ三次元直交座標系を設定し、基板の厚み方向をZ軸方向とする。
図1は、実施形態に係る薄膜キャパシタの縦断面構成を示す図である。なお、図5は、薄膜キャパシタの分解斜視図であるが、構造を明瞭に説明するため、下地層や保護膜などの図1における一部の記載を省略している。以下の説明においては、図1及び図5を適宜参照する。
この薄膜キャパシタは、基板1と、基板1の主表面(XY平面)上に形成された絶縁層2(応力調整層2)と、応力調整層2上に下地層3を介して形成された下部電極4と、下部電極4を被覆する誘電体薄膜5と、誘電体薄膜5上に形成された上部電極6とを備えている。
薄膜キャパシタの主要部は、下部電極4と、上部電極6と、これらの間に位置する誘電体薄膜5によって構成されている。
下部電極4は、基板1の主表面と平行に延びた共通電極部分4aと、共通電極部分4aから、基板1から離れる方向に突出して延びた複数の凸部4bとを備えている。なお、この凹凸構造の凸部4bの頂面の長手方向は、X軸方向に沿っており、凹凸構造は、図8に示すように、YZ断面内において観察される。同様に、上部電極6は、基板1の主表面と平行に延びた共通電極部分6aと、共通電極部分6aから、基板1に近づく方向に突出して延びた複数の凸部6bとを備えている。単一の凸部の構造に関しては、上部電極6の凸部6bの構造は、XY平面に対して下部電極4の凸部4bと、鏡像関係の構造であり、且つ、互いの凸部の位置が、互いの凹部内に位置するように、Y軸方向にずれている。したがって、上部電極6の凸部6bの頂面の長手方向は、X軸方向に沿っている(図8参照)。
また、上部電極6は、外部端子との接続電極が接触するためのコンタクト部6cを有している。
また、上部電極6は、外部端子との接続電極が接触するためのコンタクト部6cを有している。
図8に示すように、下部電極4は、基板1の厚み方向に沿った縦断面(YZ面)が、凹凸構造を有しており、櫛歯形状を有している。同様に、上部電極6は、基板1の厚み方向に沿った縦断面(YZ面)が、凹凸構造を有し、櫛歯形状を有している。下部電極4の凸部4b間の隙間に、上部電極6の下部電極側へ突出した凸部6bが位置し、櫛歯が対向して噛み合うような構造になっているこの構造は、縦断面においては、トレンチ構造であり、単位面積当たりの容量を増加させている。
この薄膜キャパシタは、上部電極6を被覆する保護膜7と、応力調整層2上に形成されたダミー電極4Dと、下部電極4の共通電極部分4a上に形成され、これに接触した下部コンタクト電極6Dとを備えている。ダミー電極4Dは、下部電極の共通電極部分4aと同時に形成され、下部コンタクト電極6Dは、上部電極6と同時に形成される。
薄膜キャパシタの図面左側の部分において、ダミー電極4D上には、誘電体薄膜5、上部電極6のコンタクト部6c、及び、第2の端子8a(接続電極)が位置している。一方、薄膜キャパシタの図面右側部分において、下部電極4の共通電極部分4a上には、誘電体薄膜5に設けられた開口を介して、共通電極部分4aに接触した下部コンタクト電極6D、及び、第1の端子8b(接続電極)が位置している。ダミー電極4Dは、下部電極4の共通電極部分4aと同じ厚みである。
また、保護膜7に設けられたコンタクトホールHa内に、第2の端子8aは位置しており、保護膜7に設けられたコンタクトホールHb、第1の端子8bは位置している。
この構造の場合、ダミー電極4Dは、下部電極4の共通電極部分4aと同じ厚みであるため、第2の端子8aと第1の端子8bの厚み方向の高さを概ね等しくすることが可能であり、フラットな構造の薄膜キャパシタを形成することができる。
第2の端子8a上には、コンタクト電極及び/又はアンダーバンプメタル9aが接触して位置しており、第1の端子8b上には、コンタクト電極及び/又はアンダーバンプメタル9bが接触して位置している。これえええらのアンダーバンプメタル9a,9b上にはバンプ10a,10bがそれぞれ配置される。
図2は、薄膜キャパシタの製造工程を説明するための図である。
まず、図2(A)のように、基板1を用意する。基板材料としては、絶縁体や半導体を用いることができるが、本例では、加工と処理の容易性に鑑みて、基板材料としてSiを用いる。
次に、図2(B)のように、基板1上に応力調整層2を形成する。形成法には、材料に応じて、スパッタ法、蒸着法、CVD(化学的気相成長)法などがある。本例では、応力調整層2として、シリコン窒化物(SiNx)(xは適当な自然数であり、主としてSi3N4など)を用いるので、形成法としてはシリコン窒化物をターゲットとするスパッタ法を用いる。
しかる後、図2(C)のように、応力調整層2上に下地層3を形成し、続いて、応力調整層2上に、下部電極の初期の共通電極部分4aを形成する。これらの形成法には、スパッタ法、蒸着法やメッキ法などがある。下地層3及び初期の共通電極部分4a(下部電極)は、共に、銅(Cu)を主成分(原子百分率が50%以上)として含有しており、必要に応じて、下地層3にはCrなどの接着強度を高める材料を混入することができる。
次に、図2(D)のように、初期の共通電極部分4a及び下地層3をフォトリソグラフィ―により、パターニングし、一部分を本体部分から分離して、これをダミー電極4Dとする。すなわち、エッチングをして除去する部分が開口したマスクを初期の共通電極部分4a上に形成し、マスクを介してエッチングをした後、当該マスクを除去する。このエッチングには、ウエットエッチングの他、Arミリング法、又は、RIE(反応性イオンエッチング)法などのドライエッチング法を用いることができる。銅のウエットエッチングには、過酸化水素水などを用いることができる。
次に、図2(E)のように、複数の凸部4bからなる櫛歯の部分を共通電極部分4a上に形成する。複数の凸部4bはフォトリソグラフィ―によりパターニングする。すなわち、凸部4bとなるメッキ層を成長させる部分が開口したマスクを共通電極部分4a上に形成し、このマスクの開口内に凸部4bを成長させた後、当該マスクを除去する。或いは、凸部4bとなるメッキ層を共通電極部分4a上に形成し、共通電極部分4a上にマスクを形成し、マスクの開口をエッチングすることで、凸部4bを残留させ、しかる後、当該マスクを除去する。なお、凸部4bは、エッチングにより、角部を丸くしたり、テーパ形状となる処理を行ってもよい。
次に、図2(F)のように、下部電極4上及びダミー電極4D上に誘電体薄膜5を形成する。本例の誘電体薄膜5は、Al2O3であるが、MgOやSiO2などの他の誘電体を用いてもよい。誘電体薄膜5の形成法には、スパッタ法や、CVD法、或いはALD(原子層堆積)法が挙げられる。例えば、アルミナをターゲットとするスパッタ法を用いることができるが、本例では、Al原料であるTMA(トリメチルアルミニウム)と、O原料であるH2Oを交互に基板表面上に供給するALD法を用いる。
次に、図2(G)のように、誘電体薄膜5の一部分に、フォトリソグラフィ―技術を用いて、コンタクトホールHを形成する。形成には、ドライエッチング又ウエットエッチンンを用いることが可能である。ドライエッチングとしてArミリングを用いることも可能である。
しかる後、図2(H)のように、フォトグラフィー技術を用いて、誘電体薄膜上にマスクを形成し、このマスクの開口を介して、上部電極6及び下部コンタクト電極6Dを誘電体薄膜5上に同時に形成する。誘電体薄膜5の一部分はコンタクトホールによって開口しているので、下部電極4の一部は、下部コンタクト電極6Dに接続され、上部電極6の残余の部分は、下部電極及び誘電体薄膜と共に、キャパシタの本体部分を形成する。形成においては、スパッタ法、蒸着法又はメッキ法を用いることができる。上部電極6は、銅(Cu)を主成分(原子百分率が50%以上)として含有している。
次に、図2(I)のように、全体を保護膜7で被覆し、フォトグラフィー技術を用いて、保護膜7上にマスクを形成し、マスクに2か所の開口を作製し、これらの開口内をエッチングすることで、コンタクトホールHa及びHbを形成する。保護膜7は絶縁材料であればよいが、本例では樹脂材料(ポリイミド)を採用する。形成にはスピンコータ等による塗布法を用いることができる。次に、これらのコンタクトホール内に、第2の端子8a及び第1の端子8bを埋め込む。第2の端子8a及び第1の端子8bの材料が銅(Cu)を主成分とする場合、これらの形成法には、蒸着法、スパッタ法又はメッキ法などを用いることができる。
第2の端子8a及び第1の端子8b上に、導電性のパッドとなるアンダーバンプメタル9a及びアンダーバンプメタル9bを設ける。これらはコンタクト電極として機能させることもできるし、異なる材料を用いて、コンタクト電極上に更にアンダーバンプメタルを設けることができる。アンダーバンプメタル9a,9b上には、バンプ10a,10bがそれぞれ配置される。アンダーバンプメタル又はコンタクト電極の材料としては、Cu、Ni、Auを用いることができる。これらは各材料毎に、積層したり、混合して用いることができる。好適には、Cu上にNi及びAuのメッキを施すことができる。
なお、下部電極4の構造としては、縦断面が凹凸構造を有するものであれば、様々なものが考えられる。また、上述の薄膜キャパシタは、単一のウェハ上に複数形成することができ、個別又は所望のグループごとにダイシングして分離して使用できる。
図3は、様々な下部電極4及びダミー電極4Dの平面図である。なお、図1におけるキャパシタの出力取り出し電極(バンプ10a,10b)は、X軸方向の離間している。
図3(A)の構造の場合、下部電極4は、+Z軸方向に向かって突出し、頂面の長手方向がX軸方向に沿って延びた複数の凸部4bを有している。凸部4bの間は凹溝が形成される。凹溝の長手方向もX軸方向である。ベースとなる共通電極部分4aは、おおむね長方形である。また、ダミー電極4Dは、共通電極部分4aからは離間している。
図3(B)の構造の場合、下部電極4は、+Z軸方向に向かって突出し、頂面の長手方向がX軸方向に沿って延びた複数の凸部4bを有しているが、複数の凸部4bは、Y軸方向に沿って2列に整列するように分離している。なお、分離とは、共通電極部分からの凸部の高さ(凹部の底面からの高さ)の50%以下の高さに、上記の列間の隙間に位置する下部電極の表面位置が低下していることを意味することとする。本例の場合、凸部4bの列間の隙間(Y軸方向に沿った隙間)の表面位置は、0%(下部電極の凹部の底面の高さ)である。凸部4bの間は凹溝が形成される。凹溝の長手方向もX軸方向であるが、上記凸部列間の隙間も隣接する凸部4bをY軸方向から見ると、凹部を形成している。なお、ベースとなる共通電極部分4aは、おおむね長方形である。また、ダミー電極4Dは、共通電極部分4aからは離間している。この構造の場合、仮に下部電極4に熱膨張が生じたとしても、凸部4bの長手方向への膨張収縮が共通電極部分4aの全体には及ばない。そのため誘電体薄膜5が破壊されにくくなるという利点がある。
図3(C)の構造の場合、下部電極4は、+Z軸方向に向かって突出し、頂面の長手方向がX軸方向に沿って延びた複数の凸部4bを有し、複数の凸部4bが、Y軸方向に沿って2列に整列するように分離している点は、図3(B)の場合と同一である。図3(C)の構造では、上記凸部列間の隙間において、頂面がY軸方向に沿って延びた複数の凸部4bが別途、位置している点のみが、図3(B)の構造と異なる。この構造の場合、同一のキャパシタ面内に、インピーダンス乃至容量が急激に変化する領域を形成できるため、所謂EBG素子と同様の周波数選択性をキャパシタに付与できるという利点がある。
図4は、様々な上部電極及び下部コンタクト電極の平面図である。
図4(A)の構造の場合、上部電極6は、−Z軸方向に向かって突出し、頂面の長手方向がX軸方向に沿って延びた複数の凸部6bを有しており、これらは凸部4bの間に位置している。凸部6bの間は+Z軸方向に窪んだ凹溝が形成され、凸部4bを収容している。ベースとなる共通電極部分6aは、おおむね長方形であるが、コンタクト部6cは共通電極部分6aの一端から−X軸方向に延びており、下部コンタクト電極6Dは、共通電極部分6aからは離間している。
図4(B)の構造の場合、上部電極6は、−Z軸方向に向かって突出し、頂面の長手方向がX軸方向に沿って延びた複数の凸部6bを有しており、これらは凸部4bの間に位置している。また、下部電極と同様に、上部電極の凸部6bは、Y軸方向に沿って整列した列を構成しており、複数の列(2列)を構成している。凸部6bの間は+Z軸方向に窪んだ凹溝が形成され、凸部4bを収容している。ベースとなる共通電極部分6aは、おおむね長方形であるが、コンタクト部6cは共通電極部分6aの一端から−X軸方向に延びており、下部コンタクト電極6Dは、共通電極部分6aからは離間している。
図4(C)の構造の場合、上部電極¥6は、-Z軸方向に向かって突出し、頂面の長手方向がX軸方向に沿って延びた複数の凸部6bを有し、複数の凸部6bが、Y軸方向に沿って2列に整列するように分離している点は、図4(B)の場合と同一である。図4(C)の構造では、上記凸部列間の隙間において、頂面がY軸方向に沿って延びた複数の凸部6bが別途、位置している点のみが、図4(B)の構造と異なる。
図6は、変形した実施形態に係る薄膜キャパシタの縦断面構成を示す図である。
図6の示した構造は、図1に示したものと比較して、上部電極6の厚みが厚くなり、第1接続電極を兼用することで、保護膜7内に形成される上部電極6上に、直接、コンタクト電極及び/又はアンダーバンプメタル9aを形成した構造である。その他の構造は、図1に示したものと同一である。
次に、上述の各要素の材料について説明する。
下部電極4は、主成分としてCuを含んでいる。なお、下部電極4は、銅が100(atm%)であるとする。上部電極6も、主成分としてCuを含んでいる。これらは同一の材料から構成することもできるし、異なる材料から構成することもできる。本例では、同一の材料であり、同一の物性を有しているものとする。基板1はSiからなり、応力調整層2はシリコン窒化物からなる。
この場合、基板1のヤング率ESS、応力調整層2のヤング率ESC、及び、下部電極4のヤング率ELEは、以下の関係式を満たしている。
関係式:
ELE<ESC、
ESS<ESC、
ELE<ESC、
ESS<ESC、
この薄膜キャパシタによれば、応力調整層2が、これら3つの要素の中で、最も軟らかい下部電極4よりも、下部電極4を支持するための基板1よりも硬いため(ヤング率が高い)、下部電極4の変形が抑制され、これに隣接する誘電体薄膜5の当該変形に伴う損壊、及び、これに伴う特性劣化を抑制することができる。
誘電体薄膜5は、Al2O3からなるが、他の誘電体材料(絶縁体材料)を用いることもできる。Al2O3のヤング率は、370である。ヤング率の低い順番に並べると、Cu、Si、SiNx、Al2O3は、この順番であり、誘電体薄膜のヤング率が高い場合、その破損を抑制する場合には、本発明は、より効果がある。各要素の特性データは、図7の図表に示す通りである。
また、電極材料として、Cuを用いたが、これには、例えば、図7に示す金属材料を混入させてもよい。すなわち、Au、Ag、Al、Ni,Cr,Ti、Taからなる金属グループから選択されるいずれか1種又は複数種を、Cuに混合してもよい。下部電極と上部電極の材料が同一であれば、製造は簡略化できるが、これらは異ならせてもよい。
また、基板を構成する材料として、図7に示すように、Siの他に、GaAs、SiC、Ge又はGaを用いることができる。
誘電体薄膜の材料として、図7に示すように、SiNx、AiN、SiO2、ZrO2、ガラス、ポリエチレン、ポリスチレン、ポリイミド、ポリエチレンテレフタレート(PET)、又は、エポキシ樹脂を用いることもできる。なお、これらの誘電体は、保護膜の材料としても用いることができる。
また、基板1の線膨張係数αSS、応力調整層2の線膨張係数αSC、及び、下部電極4の線膨張係数αLEは、以下の関係を満たすことが好ましい。
関係式:
αSC<αLE、
αSC<αSS、
αSC<αLE、
αSC<αSS、
この場合、基板または下部電極に熱膨張が生じても、応力調整層の線膨張係数が小さいため、基板または下部電極の熱膨張が抑制されるという理由により、温度変化による下部電極の変形が減少し、これに隣接する誘電体薄膜の損壊、及び、これに伴う特性劣化を抑制することができる。
第3の薄膜キャパシタにおいては、基板の熱伝導率λSS、応力調整層の熱伝導率λSC、及び、下部電極の熱伝導率λLEは、以下の関係を満たすことが好ましい。
関係式:
λSC<λSS、
λSC<λLE、
λSC<λSS、
λSC<λLE、
この場合、基板または下部電極に温度変化が生じても、応力調整層の熱伝導率が小さいため、基板と下部電極の熱伝導が抑制され線膨張の発生が抑制されるという理由により、温度変化による下部電極の変形が減少し、これに隣接する誘電体薄膜の損壊、及び、これに伴う特性劣化を抑制することができる。特に、相対的に容積の大きな基板における温度変化の影響が下部電極に伝わらない、という観点の効果が大きい傾向がある。
図9は、比較例に係る(A)下部電極及びダミー電極の平面図と、(B)上部電極及び下部コンタクト電極の平面図である。
図3(A)及び図4(A)に示した薄膜キャパシタと比較して、下部電極及び上部電極の構造のそれぞれの凸部4b及び凸部6bの頂面の長手方向が、全てY軸方向に沿っている点が異なり、その他の構造は、同一である。
また、比較例の他に、凸部の形状を改良した構造についても検討をした。
図10は、下部電極の凸部のYZ平面における縦断面構造(上部電極の構造と同じ)をテーパ形状にした例を示す図である。
下部電極の凸部4bは、基端部から先端部に向かう方向(+Z軸方向)に従って、Y軸方向の幅が狭くなっている。この場合、下部電極の複数の凸部の間で生じる相互インダクタンスを低下させることが可能であるため、インピーダンスが低下し、ESRも低下する。したがって、更に、損失を低減し、動作を安定させることが可能となる。
また、下部電極の凸部4bの基端部のY軸方向幅W1と、下部電極の凸部4bの先端部のY軸方向幅W2との比率をRW=W1/W2とした場合、比率RWは、以下の関係式を満たしている。
1.2≦RW≦1.9
なお、凸部の角部が曲率半径を有している場合は、その円弧の中央値を、幅W1又はW2を規定する場合の基準位置とする。RWが1.2よりも小さい場合、前記凸部の頂面エッジ部分における高周波信号の集中が過大となり下部電極の凸部間での相互インダクタンスを低下させることが困難であるため、インピーダンスが高くなり、電極表面の電流が流れにくくなり、ESRの低下に改善の余地がある。RWが1.9よりも大きい場合、平板型の薄膜キャパシタと同じように、下部電極の凸部間で信号成分の移動が生じる傾向がある。このような横方向への信号伝搬に伴うインピーダンスが発生するため、これもESRが低下する。
テーパ形状を形成する場合、図2(E)において、下部電極の凸部4bを加工する。凸部4bの先端部は若干を丸くなる。この処理では、フォトリソグラフィ―によってパターニングされたマスクを平坦な共通電極部分4a上に形成した後、マスクの開口パターン内に、凸部4bを形成させる。この形成には、メッキ法やスパッタ法を用いことができるが、ここではメッキ法を用いて、金属を成長させるものとする。
次に、レジストからなるマスクを有機溶剤などで除去し、凸部4bの側面を露出させる。
しかる後、凸部4bの全ての露出面に対して、エッチングを行う。例えば、Ar等の希ガスを頂面に衝突させて、頂面の外縁の角部、及び、基端部の角部を丸くする方法(スパッタ法、ミリング法)や、これらをドライエッチング又はウエットエッチングすることで、テーパ形状を形成することができる。
なお、金属は適当な酸によりエッチングすることができる。例えば、銅のエッチング液としては、硫酸や過酸化水素系エッチング溶液が良く知られており、プラズマなどを用いたドライエッチングとしては、単に希ガスで金属原子をスパッタすることによってもエッチングすることはできるが、炭化水素系のガスやハロゲンガスを用いたり、これに酸素を含有させることで、銅の酸化を利用しながら、エッチングを行う手法も数多く知られている。
(実験例)
(実験例)
以下の実験を行った。
(実験条件)
(実験条件)
共通電極部分4a及び凸部4bはCuからなり、メッキ法で成長させ、これのエッチングには、塩化第二鉄の5重量%水溶液を用い、厚さ140nmの誘電体薄膜5としてはALD法によって形成されたアルミナを用い、この上にCuからなる上部電極をスパッタ法で形成した。なお、共通電極部分4aの厚みは2μm、凸部4bの高さは8μmとした。凹凸構造のY軸方向のピッチは4μm、上部電極を被覆する保護膜の材料はポリイミドであり、保護膜内を通る接続電極、接続電極の終端に位置するコンタクト電極又はアンダーバンプメタルはCu上にNi及びAuのメッキを施してなる。これらの各電極は、めっき法を用いて作成した。製造した薄膜キャパシタのY軸方向長(幅)は0.1mm、X軸方向長(長さ)は0.4mmである。また、凸部4b及び凸部6bの全体X軸方向の全体の両端間の長さは、分離の有無に拘らず、210μmである。
また、凸部4bのテーパ加工は、Arイオンエッチング後に塩化第二鉄の0.5重量%水溶液へ浸漬する複合加工方法を用いて行った。
(実施例1)
(実施例1)
図3(B)及び図4(B)に示す電極構造を有する図1に示した薄膜キャパシタを製造したが、下部電極及び上部電極の凸部は、図10のテーパ加工をしておらず、テーパの比率RW=1である。凸部列間のX軸方向の隙間は、凸部のX軸方向長の45%〜55%の間であり、この間の領域の下部電極は平坦である。なお、W1=1.7μm、W2=1.7μmである。
(実施例2)
(実施例2)
図3(A)及び図4(A)に示す電極構造を有する図1に示した薄膜キャパシタを製造したが、下部電極及び上部電極の凸部は、図10のテーパ加工をしておらず、テーパの比率RW=1である。
(実施例3)
(実施例3)
図3(A)及び図4(A)に示す電極構造を有する図1に示した薄膜キャパシタを製造したが、下部電極及び上部電極の凸部は、図10のテーパ加工を施した。なお、テーパの比率RW=1.5である。なお、W1=1.7μm、W2=1.1μmである。
(実施例4)
(実施例4)
図3(A)及び図4(A)に示す電極構造を有する図1に示した薄膜キャパシタを製造したが、下部電極及び上部電極の凸部は、図10のテーパ加工を施した。なお、テーパの比率RW=1.2である。なお、W1=1.7μm、W2=1.4μmである。
(実施例5)
(実施例5)
図3(A)及び図4(A)に示す電極構造を有する図1に示した薄膜キャパシタを製造したが、下部電極及び上部電極の凸部は、図10のテーパ加工を施した。なお、テーパの比率RW=1.9である。なお、W1=1.7μm、W2=0.9μmである。
(実施例6)
(実施例6)
図3(A)及び図4(A)に示す電極構造を有する図1に示した薄膜キャパシタを製造したが、下部電極及び上部電極の凸部は、図10のテーパ加工を施した。なお、テーパの比率RW=1.05である。なお、W1=1.7μm、W2=1.6μmである。
(実施例7)
(実施例7)
図3(A)及び図4(A)に示す電極構造を有する図1に示した薄膜キャパシタを製造したが、下部電極及び上部電極の凸部は、図10のテーパ加工を施した。なお、テーパの比率RW=2.2である。なお、W1=1.7μm、W2=0.8μmである。
(実験結果)
実施例1:Q値=1050(凸部中央分離型:RW=1)
実施例2:Q値=1220(凸部連続型:RW=1)
実施例3:Q値=1450(凸部テーパ形状:RW=1.5)
実施例4:Q値=1370(凸部テーパ形状:RW=1.2)
実施例5:Q値=1320(凸部テーパ形状:RW=1.9)
実施例6:Q値=1255(凸部テーパ形状:RW=1.05)
実施例7:Q値=1230(凸部テーパ形状:RW=2.2)
比較例1:Q値=164(図9のタイプでRW=1で、その他は実施例2と同一)
(実験結果)
実施例1:Q値=1050(凸部中央分離型:RW=1)
実施例2:Q値=1220(凸部連続型:RW=1)
実施例3:Q値=1450(凸部テーパ形状:RW=1.5)
実施例4:Q値=1370(凸部テーパ形状:RW=1.2)
実施例5:Q値=1320(凸部テーパ形状:RW=1.9)
実施例6:Q値=1255(凸部テーパ形状:RW=1.05)
実施例7:Q値=1230(凸部テーパ形状:RW=2.2)
比較例1:Q値=164(図9のタイプでRW=1で、その他は実施例2と同一)
なお、Q値の測定は100MHzで行った。Q値は、ESRが小さいほど高くなり、損失と安定性の観点から、優れている。
実施例1〜7は、比較例1よりも、Q値が高く、また、連続した凸部を有する実施例2は、分離した凸部を有する実施例1よりもQ値が高い。更に、テーパ形状を有する実施例3〜7は、実施例1及び実施例2よりもQ値が高く、更に、テーパ形状の比率RWが1.2以上1.9以下の場合の実施例3〜5は、この範囲外の実施例6、7よりもQ値が高い。
以上、説明したように、上述の薄膜キャパシタは、基板1と、基板1の主表面上に形成された応力調整層2(絶縁層)と、応力調整層2上に形成された下部電極4と、下部電極4を被覆する誘電体薄膜5と、誘電体薄膜5上に形成された上部電極6と、下部電極4に設けられる第1の端子8bと、上部電極6に設けられる第2の端子8aと、を備え、XYZ三次元直交座標系を設定し、基板主表面をXY平面とし、第1の端子8bと第2の端子8aとを結ぶ方向をX軸とした場合、下部電極4は、凹凸構造を有し、この凹凸構造の凸部4bの頂面の長手方向は、X軸方向に沿っている。
この薄膜キャパシタによれば、下部電極が凹凸構造を有しているため、単位面積当たりの容量を増加させることができる。第1の端子8bと、第2の端子8aとの間にバイアス電圧が印加されると、薄膜キャパシタに電荷が蓄積される。印加電圧が交流電圧であれば、交流電流が、これらの端子間を流れる。ESRが大きくなると、抵抗に基づく電力の損失が発生し、回路動作が不安定になる場合がある。したがって、ESRを低くすることが好ましい。ESRが低くなると、薄膜キャパシタのQ値は高くなる。
この薄膜キャパシタでは、この凹凸構造の凸部の頂面の長手方向は、X軸方向(端子間を結ぶ方向)に沿っている。この構造は、頂面の長手方向が、Y軸に沿って延びている場合よりも、ESRが低くなる。したがって、この薄膜キャパシタによれば、ESRが低くなり、損失を低減し、動作を安定させることが可能となる。
また、下部電極の凸部は、基端部から先端部に向かうに従って、Y軸方向の幅が狭くなっている場合、Q値の向上(ESRの低下)が観察される。特に、テーパの比率が、1.2≦RW≦1.9を満たす場合、その改善効果が著しい。
また、凹凸構造を有する薄膜キャパシタにおいては、単位体積中の電極対向面積を大きくする構造であるため、容量を増加させることができる。一方、電極が細分化されるため強度が低下し、実装時の温度上昇や、実使用時の環境によって発生する機械的な力が誘電体層に伝わり、破壊される虞がある。本実施形態では、この破壊を抑制している。下部電極の凹凸構造としては、縦断面の形状が、櫛歯或いはスリット状の下部電極、又は、ピン又は穴からなる形状の下部電極を用いることができ、下部電極と上部電極の構造は互いに置換させることも可能である。
以上のように、上述の所定の条件を満たすことにより、誘電体薄膜への応力蓄積を抑制し、特性劣化を抑制することができ、また、損失が少なく安定性が高い薄膜キャパシタを提供することができる。
1…基板、4…下部電極、5…誘電体薄膜、6…上部電極。
Claims (3)
- 基板と、
前記基板の主表面上に形成された絶縁層と、
前記絶縁層上に形成された下部電極と、
前記下部電極を被覆する誘電体薄膜と、
前記誘電体薄膜上に形成された上部電極と、
前記下部電極に設けられる第1の端子と、
前記上部電極に設けられる第2の端子と、
を備え、
XYZ三次元直交座標系を設定し、
前記主表面をXY平面とし、
前記第1の端子と前記第2の端子とを結ぶ方向をX軸とした場合、
前記下部電極は、凹凸構造を有し、
この凹凸構造の凸部の頂面の長手方向は、X軸方向に沿っている、
ことを特徴とする薄膜キャパシタ。 - 前記下部電極の前記凸部は、基端部から先端部に向かうに従って、Y軸方向の幅が狭くなっている、
ことを特徴とする請求項1に記載の薄膜キャパシタ。 - 前記下部電極の前記凸部の前記基端部のY軸方向幅W1と、
前記下部電極の前記凸部の前記先端部のY軸方向幅W2と、
の比率をRW=W1/W2とした場合、
比率RWは、以下の関係式:
1.2≦RW≦1.9
を満たすことを特徴とする請求項2に記載の薄膜キャパシタ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015073886A JP2016195161A (ja) | 2015-03-31 | 2015-03-31 | 薄膜キャパシタ |
US15/083,649 US20160293334A1 (en) | 2015-03-31 | 2016-03-29 | Thin film capacitor |
TW105110106A TW201643909A (zh) | 2015-03-31 | 2016-03-30 | 薄膜電容器 |
CN201610192511.7A CN106024387B (zh) | 2015-03-31 | 2016-03-30 | 薄膜电容器 |
EP16163266.6A EP3076450A1 (en) | 2015-03-31 | 2016-03-31 | Thin film capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015073886A JP2016195161A (ja) | 2015-03-31 | 2015-03-31 | 薄膜キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016195161A true JP2016195161A (ja) | 2016-11-17 |
Family
ID=57323975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015073886A Pending JP2016195161A (ja) | 2015-03-31 | 2015-03-31 | 薄膜キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016195161A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019114635A (ja) * | 2017-12-22 | 2019-07-11 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 |
JP2020204579A (ja) * | 2019-06-18 | 2020-12-24 | 住友電工デバイス・イノベーション株式会社 | ウェハの表面検査方法、表面検査装置、および電子部品の製造方法 |
US11158456B2 (en) | 2018-06-27 | 2021-10-26 | Taiyo Yuden Co., Ltd. | Trench capacitor |
-
2015
- 2015-03-31 JP JP2015073886A patent/JP2016195161A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019114635A (ja) * | 2017-12-22 | 2019-07-11 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 |
JP7206589B2 (ja) | 2017-12-22 | 2023-01-18 | 凸版印刷株式会社 | キャパシタ内蔵ガラス回路基板の製造方法 |
JP7444210B2 (ja) | 2017-12-22 | 2024-03-06 | Toppanホールディングス株式会社 | キャパシタ内蔵ガラス回路基板 |
US11158456B2 (en) | 2018-06-27 | 2021-10-26 | Taiyo Yuden Co., Ltd. | Trench capacitor |
JP2020204579A (ja) * | 2019-06-18 | 2020-12-24 | 住友電工デバイス・イノベーション株式会社 | ウェハの表面検査方法、表面検査装置、および電子部品の製造方法 |
US11561186B2 (en) | 2019-06-18 | 2023-01-24 | Sumitomo Electric Device Innovations, Inc. | Method for inspecting surface of wafer, device for inspecting surface of wafer, and manufacturing method of electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160293334A1 (en) | Thin film capacitor | |
US9929716B2 (en) | Acoustic resonator and method of manufacturing the same | |
US11101072B2 (en) | Capacitor with limited substrate capacitance | |
JP6115213B2 (ja) | 薄膜コンデンサ | |
US10128163B2 (en) | Chip part and method for manufacturing a chip part | |
US20130241684A1 (en) | Method for manufacturing common mode filter and common mode filter | |
US11217395B2 (en) | Capacitor | |
JP4499548B2 (ja) | キャパシタ部品 | |
JP2016195161A (ja) | 薄膜キャパシタ | |
US20080074825A1 (en) | Multilayer capacitor | |
JP2016195160A (ja) | 薄膜キャパシタ | |
JP2012160979A (ja) | 弾性波デバイス及びその製造方法 | |
US7473981B2 (en) | Electronic component | |
JP6788847B2 (ja) | キャパシタ | |
JP2016195164A (ja) | 薄膜キャパシタ | |
JP7439392B2 (ja) | キャパシタ | |
JP2009027005A (ja) | 半導体装置 | |
JP2008251974A (ja) | 薄膜部品及び製造方法 | |
US9806145B2 (en) | Passive chip device and method of making the same | |
JP2007081267A (ja) | 半導体装置およびその製造方法 | |
US11271074B2 (en) | Capacitor and method for manufacturing the same | |
JP5743383B2 (ja) | 圧電素子及び圧電装置の製造方法 | |
WO2019208221A1 (ja) | キャパシタ集合体 | |
JP2024036174A (ja) | 回路素子 | |
JP2020202307A (ja) | キャパシタ |