JP6788847B2 - キャパシタ - Google Patents
キャパシタ Download PDFInfo
- Publication number
- JP6788847B2 JP6788847B2 JP2018548611A JP2018548611A JP6788847B2 JP 6788847 B2 JP6788847 B2 JP 6788847B2 JP 2018548611 A JP2018548611 A JP 2018548611A JP 2018548611 A JP2018548611 A JP 2018548611A JP 6788847 B2 JP6788847 B2 JP 6788847B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower electrode
- region
- capacitor
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 49
- 239000000758 substrate Substances 0.000 claims description 36
- 230000001681 protective effect Effects 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- -1 or the like Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、キャパシタに関する。
半導体集積回路に用いられる代表的なキャパシタ素子として、例えばＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタがよく知られている。ＭＩＭキャパシタは、誘電体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。
例えば特許文献１には、このようなキャパシタが開示されている。特許文献１に記載のキャパシタは、下地電極と、該下地電極上に形成された誘電体層と、該誘電体層上に形成された上部電極層と、上部電極層に接続された端子電極と、を有する。
上記特許文献１に記載された従来のキャパシタでは、上部電極及び下部電極が矩形形状を有しているため、上部電極及び下部電極の低抵抗化のために膜厚を厚くすると、この膜厚に比例して応力が増加するため、素子破壊が発生する頻度が高くなり、キャパシタの信頼性が劣化するという問題が生じていた。
本発明はこのような事情に鑑みてなされたものであり、下部電極及び／又は上部電極を起因とする応力を低減させることを目的とする。
本発明の一側面に係るキャパシタによれば、第１主面及び第２主面を有する基板と、前記第１主面上に設けられた下部電極と、前記下部電極上に設けられた誘電膜と、前記誘電膜上に設けられた上部電極とを備え、前記下部電極及び前記上部電極の少なくとも一方は、前記第１主面の平面視において、矩形形状を有する第１領域と、前記第１領域の少なくとも１つの辺から突出した、少なくとも１つの第２領域とを有する。
本発明によれば、下部電極及び／又は上部電極を起因とする応力を低減させることが可能となる。
図１は、本発明の一実施形態に係るキャパシタ１００の構造を概略的に示す平面図である。また、図２は、図１のＡＡ´断面を示す図である。なお、図１及び図２においては、キャパシタ１００の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ１００が不図示の構成を備えることを妨げるものではない。
キャパシタ１００は、基板１０と、絶縁膜１２と、下部電極２０と、誘電膜３０と、上部電極４０とを備えて構成される。また、キャパシタ１００は、下部電極２０に電気的に接続されたビア電極４２と、ビア電極４２に電気的に接続された端子電極７０と、上部電極４０に電気的に接続された端子電極６０とを備える。
基板１０は、下部電極２０が設けられた側の面である表面（第１主面の一例である。）と、基板１０における当該表面と反対側の裏面（第２主面の一例である。）とを有する。基板１０は、基板１０の表面の平面視（すなわち、下部電極２０から基板１０に向かう方向に基板１０を見た平面視（図１）。以下、単に「平面視」ともいう。）において、矩形形状を有する。基板１０は、例えばシリコンなどの半導体基板である。基板１０の長辺の長さは、例えば、２００μｍ以上６００μｍ以下、短辺の長さは１００μｍ以上３００μｍ以下である。
絶縁膜１２は、例えば酸化シリコンなどにより形成される。また、絶縁膜１２は、絶縁膜１２の下に形成される基板１０及び絶縁膜１２の上に形成される下部電極２０と密着する材料により形成される。絶縁膜１２は、異なる材料から形成された複数の層からなる膜であってもよい。絶縁膜１２は基板１０と下部電極２０を電気的に絶縁できればよく、その膜厚は、例えば、０．５μｍ以上３μｍ以下程度である。また、基板１０は、例えばアルミナなどの絶縁材料により形成されてもよい。この場合、絶縁膜１２は、基板１０上に形成されなくともよい。
下部電極２０は、基板１０の上層において、平面視で基板１０の周縁の内側の領域に形成される。下部電極２０の平面視における形状については後述する。下部電極２０の膜厚は、下部電極２０の膜厚は、０．３μｍ以上１０μｍ以下でよく、また、０．５μｍ以上５μｍ以下であってもよい。このように、下部電極２０が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。
下部電極２０は、例えば、銅、銀、金、アルミニウム、ニッケル、クロム、チタン等からなる金属又はこれらの金属を含む導電体である。また、下部電極２０は、異なる材料から形成された複数の層を有するように形成されてもよい。
誘電膜３０は、下部電極２０の表面を覆うように形成される。具体的には、誘電膜３０は、下部電極２０の上面（すなわち、上部電極４０と対向する面）及び端面を覆うように形成されるとともに、ビア電極４２が形成される位置において、下部電極２０が露出した開口を有する。誘電膜３０は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム等の酸化物、窒化物などの誘電性ないし絶縁性を有する材料により形成される。誘電膜３０の膜厚は、例えば、０．０２μｍ以上２μｍ以下である。
上部電極４０は、誘電膜３０上において、平面視で下部電極２０の内側に位置する。すなわち、上部電極４０は、基板１０の表面の平面視において、その全てが下部電極２０の少なくとも一部と重なるように、誘電膜３０上に位置する。下部電極２０の平面視における形状については後述する。上部電極４０の膜厚は、例えば、０．３μｍ以上１０μｍ以下でよく、０．５μｍ以上５μｍ以下であってもよい。このように、上部電極４０が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。
ビア電極４２は、下部電極２０に対して電気的に接続された電極である。ビア電極４２は、平面視において、下部電極２０の上面における、上部電極４０が形成される一部の領域以外の領域に位置する。また、ビア電極４２は、誘電膜３０に形成された開口を充填するように形成される。すなわち、ビア電極４２は、当該開口の内部において、下部電極２０と接触するように形成される。また、ビア電極４２は、当該開口の内部から当該開口の周囲における誘電膜３０上に亘って形成されてもよい。
本実施形態において、上部電極４０及びビア電極４２は、同一の材料で形成される。上部電極４０及びビア電極４２は、例えば、銅、銀、金、アルミニウム、ニッケル、クロム、チタン等からなる金属又はこれらの金属を含む導電体である。
保護膜５０は、上部電極４０及びビア電極４２を覆うように形成される。また、保護膜５０は、端子電極６０及び７０が形成される位置において、それぞれ、上部電極４０及びビア電極４２が露出した開口を有する。また、保護膜５０は、平面視において、下部電極２０の外側の領域において、誘電膜３０及び絶縁膜１２を覆うように形成され、かつ、基板１０の周縁の内側の領域に形成されている。保護膜５０は、例えば、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。また、保護膜５０の膜厚は、例えば、１μｍ以上２０μｍ以下である。
端子電極６０は、上部電極４０及び保護膜５０上に形成され、上部電極４０と外部とを電気的に接続する端子である。本実施形態において、端子電極６０は、上部電極４０と直接接続されるように形成されているが、端子電極６０と上部電極との間に、他の導電膜が形成されてもよい。
端子電極７０は、保護膜５０及びビア電極４２上に形成され、下部電極２０と外部とを電気的に接続する端子である。端子電極６０及び端子電極７０は、下部電極２０及び上部電極４０の材料よりも抵抗率の低い材料であってよく、例えば、銅やアルミニウム等からなる金属である。これにより抵抗を下げることが可能となる。また、端子電極７０は、その表面にさらに、金やスズなどの金属膜を有してもよい。端子電極６０及び端子電極７０の膜厚は、例えば、１μｍ以上１０μｍ以下である。
図３は、平面視における、下部電極２０及び上部電極４０の形状を概略的に示す図である。本実施形態において、下部電極２０は、矩形形状を有する。また、上部電極４０は、矩形形状を有する第１領域４０−１と、第１領域４０−１から連続する２つの第２領域４０−２とを有する。具体的には、第１領域４０−１は、２つの長辺及び２つの短辺を有しており、２つの第２領域４０−２は、２つの長辺のそれぞれの一部において領域４０−１から突出するように、領域４０−１から連続して設けられている。また、２つの第２領域４０−２は、第１領域４０−１を挟んで互いに対向するように設けられている。すなわち、本実施形態において、上部電極４０は、十字型の形状を有する。なお、２つの第２領域４０−２は、第１領域４０−１の長辺方向において、互いにずれた位置に設けられてもよい。このように、上部電極４０が、第１領域４０−１から突出した、少なくとも１つの第２領域４０−２を有するので、上部電極４０に発生する応力を緩和させることができる。
図４Ａ〜Ｆは、本実施形態に係るキャパシタ１００の製造方法の一例を示す模式図である。以下、図４Ａ〜Ｆを用いて、キャパシタ１００の製造方法について説明する。なお、図４Ａ〜Ｆでは、１つのキャパシタ１００について説明するが、同一の基板１０に複数のキャパシタ１００を同時に形成することができる。
図４Ａに示すように、まず、基板１０を用意し、基板１０上に絶縁膜１２を形成する。例えば、基板１０はシリコン基板であり、絶縁膜１２はシリコン基板の表面を酸化した酸化シリコン膜である。基板１０の厚さは、例えば、１００μｍ以上３００μｍ以下である。基板１０の厚さを１００μｍ以上３００μｍ以下とすると、基板１０の機械的強度を保ちつつ、キャパシタ１００を実装時にハンドリングし易い形状に保つことができる。なお、基板１０は、ガリウムヒ素等の他の半導体基板や、ガラスやアルミナ等の絶縁性基板であってもよい。また、絶縁膜１２の膜厚は、例えば、０．１μｍ以上３μｍ以下程度である。もっとも、絶縁膜１２は、基板１０と下部電極２０との間の絶縁が保てる厚さであればよい。絶縁膜１２は、窒化シリコン、酸化アルミニウム等の絶縁材料により形成されてもよい。
次に、図４Ｂに示すように、絶縁膜１２上に、下部電極２０を構成する金属材料からなる金属膜を形成し、当該金属膜をフォトレジストでパターニングし、当該フォトレジストをマスクとして当該金属膜をエッチングすることにより、下部電極２０を形成する。金属材料は、例えば、銅、銀、金、アルミニウム等である。また、下部電極２０の膜厚は、例えば、０．５μｍ以上１０μｍ以下であり、また、２μｍ以上６μｍ以下であってもよい。下部電極２０の膜厚を０．５μｍ以上１０μｍ以下とすると、下部電極２０の抵抗値を、キャパシタ１００の高周波特性に影響を与えない程度の値にすることができ、また、下部電極２０により発生する応力をキャパシタ１００が歪まない程度に抑えることができる。
次に、図４Ｃに示すように、誘電膜３０を形成する。まず、誘電膜３０を形成する誘電体材料を、下部電極２０の上面及び端面、並びに、絶縁膜１２上に堆積させる。誘電体材料は、例えば、シリコン窒化膜で、その膜厚は、例えば、０．１μｍ以上１．５μｍ以下である。そして、パターニングされたフォトレジストをマスクとして、下部電極２０の上面の一部が露出するように、誘電体材料の一部を除去して、開口３２を形成し、誘電膜３０を形成する。誘電膜３０は、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の他の酸化物や窒化物からなる誘電体材料により形成されてもよい。
次に、図４Ｄに示すように、上部電極４０及びビア電極４２を形成する。まず、上部電極４０及びビア電極４２を形成する金属材料を、誘電膜３０、絶縁膜１２、及び、誘電膜３０の開口３２（図４Ｃ参照）内に堆積させる。上部電極４０及びビア電極４２の厚さは、例えば、０．５μｍ以上１０μｍ以下であり、また、２μｍ以上６μｍ以下であってもよい。このように、上部電極４０が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。また、金属材料は、例えば、銅、銀、金、アルミニウム等である。そして、パターニングされたフォトレジストをマスクとして、堆積された金属材料をエッチングして、下部電極２０の一部の領域に上部電極４０を形成するとともに、誘電膜３０の開口３２にビア電極４２を形成する。
なお、本実施形態において、下部電極２０は、上部電極４０よりも、膜厚が厚く形成される。これにより、平面視において上部電極４０が下部電極２０よりも内側に形成されたとしても、等価直列抵抗を低く抑えることができる。
次に、図４Ｅに示すように、保護膜５０を形成する。まず、保護膜５０を形成する絶縁材料を、上部電極４０、ビア電極４２、誘電膜３０、及び絶縁膜１２上に堆積させる。保護膜５０は、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。保護膜５０の膜厚は、例えば、１μｍ以上２０μｍ以下である。これにより、保護膜５０を挟んで下部電極２０と端子電極６０との間に形成される容量を、誘電膜３０を挟んで下部電極２０と上部電極４０との間に形成される容量よりも大きくすることができる。また、保護膜５０を形成する材料として、高粘度の材料を必ずしも用いる必要がないため、保護膜５０の厚さを比較的容易に制御することができる。ひいては、キャパシタ１００の容量のばらつきを低減させることができる。
そして、パターニングされたフォトレジストをマスクとして、当該絶縁材料をエッチングして、それぞれ、上部電極４０の一部及びビア電極４２の一部が露出するように、開口５２及び５４を形成する。なお、本実施形態において、保護膜５０は、下部電極２０の側壁部分（側面）を覆うように形成される。これにより、仮に誘電膜３０が下部電極２０の側壁部分に十分に形成されなかったとしても、下部電極２０が露出することを防ぐことができる。ひいては、キャパシタ１００の実装時に、下部電極２０の側壁部分においてはんだと下部電極２０が短絡することを防ぐことができる。
次に、図４Ｆに示すように、開口５２及び５４（図４Ｅ参照）並びに保護膜５０上に、金属材料を堆積させ、これをパターニングされたフォトレジストをマスクとしてエッチングすることにより、端子電極６０及び７０を形成する。金属材料は、例えば、銅やアルミニウムであり、また、ニッケルと金等の合金であってもよい。なお、金属材料は、スパッタリングやめっきにより堆積される。以上の工程により、本実施形態に係るキャパシタ１００を得ることができる。
図５〜１２は、ぞれぞれ、キャパシタ１００の他の実施形態を示す図である。具体的には、図５〜図１２は、それぞれ、平面視における下部電極２０及び上部電極４０の形状の一例を示している。以下の実施形態では、図１〜４で説明した実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
図５〜７に示す例において、下部電極２０は矩形形状を有する。また、これらの例において、上部電極４０は、矩形形状を有する第１領域４０−１と、第１領域４０−１から突出する、１つ以上の第２領域４０−２とを有する。各例に示すとおり、第２領域４０−２は、第１領域４０−１のいずれの辺から突出して設けられてもよく、また、その位置も、当該辺のいずれの位置（例えば、中央部、端部等）であってもよい。また、図７に示すように、第１領域４０−１の１つの辺において、第１領域４０−１及び第２領域４０−２が凹部を形成する等、第１領域４０−１の１つの辺から突出する第２領域４０−２の数が複数であってよい。
図８〜１１に示す例において、下部電極２０は、矩形形状を有する第１領域２０−１と、第１領域２０−１から連続する、少なくとも１つの第２領域２０−２とを有する。他方で、上部電極４０は、矩形形状を有する。各例に示すとおり、下部電極２０の第２領域２０−２は、第１領域２０−１のいずれの辺から突出して設けられてもよく、また、その位置も、当該辺のいずれの位置（例えば、中央部、端部等）であってもよい。また、第１領域２０−１の１つの辺から突出する第２領域２０−２の数も複数であってよい。
図８及び９に示す例において、上部電極４０は、下部電極２０の第１領域２０−１の内側に位置している。また、図１０及び１１に示す例において、上部電極４０は、下部電極２０の第２領域２０−２の内側に位置する（すなわち、上部電極４０が、複数個に分割されている。）。特に、上部電極４０が、下部電極２０の第２領域２０−２の内側に位置することにより、端子電極６０及び７０と下部電極２０との間で発生する寄生容量を低減させることができる。
図１２に示す例においては、下部電極２０及び上部電極４０の双方が、第１領域２０−１及び４０−１を有し、また、これらの少なくとも１つの辺から突出した、少なくとも１つの第２領域２０−２及び４０−２を有する。上部電極４０は、図１２に示すように、下部電極２０の第１領域２０−１から第２領域２０−２に亘って設けられてもよく、また、下部電極２０の第１領域２０−１の内側に位置するように設けられてもよい。
以上、本発明の例示的な実施形態について説明した。
本発明の一実施形態に係るキャパシタ１００は、表面及び裏面を有する基板１０と、表面上に設けられた下部電極２０と、下部電極２０上に設けられた誘電膜３０と、誘電膜３０上に設けられた上部電極４０と、を備え、下部電極２０及び上部電極４０の少なくとも一方は、基板１０の表面の平面視において、矩形形状を有する第１領域２０−１及び／又は４０−１と、第１領域２０−１及び／又は４０−１の少なくとも１つの辺から突出した、少なくとも１つの第２領域２０−２及び／又は４０−２とを有する。これにより、下部電極２０及び／又は上部電極４０と保護膜５０や誘電膜３０との間に生じる、下部電極２０及び／又は上部電極４０を起因とする応力を低減させることができる。ひいては、下部電極２０及び／又は上部電極４０の膜厚を厚くしたとしても、応力を原因とする素子破壊を低減させることができ、キャパシタ１００の信頼性の低下を抑えることができる。なお、第２領域２０−２及び／又は４０−２は、矩形形状であってよく、また、三角形状、扇形状など、下部電極２０及び／又は上部電極４０によって発生する応力を低減できる形状であればよい。
また、上部電極４０は、平面視において、下部電極２０の内側に位置してもよい。また、下部電極２０は、第１領域２０−１及び第２領域２０−２を有し、上部電極４０は、平面視において、第２領域２０−２の内側に位置してもよい。これにより、下部電極２０と端子電極６０との間に発生する容量を低減させることができる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１０…基板、１２…絶縁膜、２０…下部電極、２０−１…第１領域、２０−２…第２領域、３０…誘電膜、４０…上部電極、４０−１…第１領域、４０−２…第２領域、４２…ビア電極、５０…保護膜、６０…端子電極、７０…端子電極、１００…キャパシタ。
Claims (4)
- 第１主面及び第２主面を有する基板と、
前記第１主面上に設けられた下部電極と、
前記下部電極上に設けられた誘電膜と、
前記誘電膜上に設けられた上部電極と
を備え、
前記上部電極は、前記第１主面の平面視において、矩形形状を有する第１領域と、前記第１領域の少なくとも１つの辺から突出した、少なくとも１つの第２領域とを有する、キャパシタ。 - 前記第２領域は、矩形形状を有する、請求項１に記載のキャパシタ。
- 前記上部電極は、前記第１主面の平面視において、前記下部電極の内側に位置する、請求項１又は２に記載のキャパシタ。
- 前記下部電極は、前記第１領域及び前記第２領域を有し、
前記上部電極は、前記第１主面の平面視において、前記第２領域の内側に位置する、請求項１又は２に記載のキャパシタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016215106 | 2016-11-02 | ||
| JP2016215106 | 2016-11-02 | ||
| PCT/JP2017/037518 WO2018083973A1 (ja) | 2016-11-02 | 2017-10-17 | キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018083973A1 JPWO2018083973A1 (ja) | 2019-09-19 |
| JP6788847B2 true JP6788847B2 (ja) | 2020-11-25 |
Family
ID=62075844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018548611A Active JP6788847B2 (ja) | 2016-11-02 | 2017-10-17 | キャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11521800B2 (ja) |
| JP (1) | JP6788847B2 (ja) |
| CN (1) | CN109923630B (ja) |
| WO (1) | WO2018083973A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6575736B2 (ja) * | 2017-07-25 | 2019-09-18 | 株式会社村田製作所 | キャパシタ |
| JP7427966B2 (ja) * | 2020-01-16 | 2024-02-06 | Tdk株式会社 | 電子部品 |
| JP7420230B2 (ja) | 2020-05-01 | 2024-01-23 | 株式会社村田製作所 | 半導体装置及びモジュール |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689831A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Corp | 薄膜コンデンサ |
| JPH06112429A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPH0757969A (ja) * | 1993-08-20 | 1995-03-03 | Nippon Carbide Ind Co Inc | コンデンサの容量安定化方法 |
| US5699224A (en) * | 1995-10-25 | 1997-12-16 | Rohm Co., Ltd. | Thick-film capacitor and chip-type composite electronic component utilizing the same |
| EP0788164A1 (en) * | 1996-02-02 | 1997-08-06 | United Memories, Inc. | Memory cell configuration for increased capacitor area |
| JP4641396B2 (ja) * | 2004-09-02 | 2011-03-02 | Ｏｋｉセミコンダクタ株式会社 | 薄膜コンデンサとその製造方法 |
| WO2006082817A1 (ja) * | 2005-02-04 | 2006-08-10 | Nec Corporation | キャパシタ及びそれを内蔵した配線基板 |
| JP2007201158A (ja) * | 2006-01-26 | 2007-08-09 | Kyocera Corp | コンデンサ |
| JP2008277425A (ja) * | 2007-04-26 | 2008-11-13 | Kyocera Corp | コンデンサ |
| JP2009295683A (ja) * | 2008-06-03 | 2009-12-17 | Tdk Corp | チップ型電子部品 |
| JP5348565B2 (ja) * | 2008-08-04 | 2013-11-20 | 株式会社村田製作所 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
| WO2012036017A1 (ja) * | 2010-09-13 | 2012-03-22 | 株式会社村田製作所 | 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 |
| JP6187196B2 (ja) * | 2013-11-29 | 2017-08-30 | 株式会社村田製作所 | コンデンサ素子、共振器装置、および、コンデンサ素子の製造方法 |
| JP6357856B2 (ja) | 2014-05-12 | 2018-07-18 | Tdk株式会社 | 薄膜キャパシタ |
| US20160293334A1 (en) * | 2015-03-31 | 2016-10-06 | Tdk Corporation | Thin film capacitor |
-
2017
- 2017-10-17 JP JP2018548611A patent/JP6788847B2/ja active Active
- 2017-10-17 WO PCT/JP2017/037518 patent/WO2018083973A1/ja active Application Filing
- 2017-10-17 CN CN201780066804.3A patent/CN109923630B/zh active Active
-
2019
- 2019-04-16 US US16/385,552 patent/US11521800B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109923630A (zh) | 2019-06-21 |
| US20190244761A1 (en) | 2019-08-08 |
| US11521800B2 (en) | 2022-12-06 |
| CN109923630B (zh) | 2023-04-28 |
| JPWO2018083973A1 (ja) | 2019-09-19 |
| WO2018083973A1 (ja) | 2018-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11101072B2 (en) | Capacitor with limited substrate capacitance | |
| JP6372640B2 (ja) | キャパシタ | |
| JP6856095B2 (ja) | キャパシタ | |
| US20220384113A1 (en) | Capacitor | |
| JP6788847B2 (ja) | キャパシタ | |
| JPWO2016158228A1 (ja) | 薄膜キャパシタ | |
| US11476055B2 (en) | Thin film capacitor and method of manufacturing the same | |
| JP2017195321A (ja) | チップコンデンサ | |
| JP2017195322A (ja) | チップコンデンサ | |
| JP2018133363A (ja) | 電子部品内蔵基板及び基板実装構造体 | |
| JP7178187B2 (ja) | トレンチキャパシタ | |
| JP6819894B2 (ja) | 電子部品 | |
| JP6677017B2 (ja) | 電子装置 | |
| US11271074B2 (en) | Capacitor and method for manufacturing the same | |
| WO2022239717A1 (ja) | 半導体装置 | |
| WO2019208221A1 (ja) | キャパシタ集合体 | |
| JP2023049962A (ja) | チップ部品 | |
| JP2017195320A (ja) | チップコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6788847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |