JP2016195160A - 薄膜キャパシタ - Google Patents
薄膜キャパシタ Download PDFInfo
- Publication number
- JP2016195160A JP2016195160A JP2015073872A JP2015073872A JP2016195160A JP 2016195160 A JP2016195160 A JP 2016195160A JP 2015073872 A JP2015073872 A JP 2015073872A JP 2015073872 A JP2015073872 A JP 2015073872A JP 2016195160 A JP2016195160 A JP 2016195160A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- lower electrode
- substrate
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 特性劣化を抑制可能な薄膜キャパシタを提供する。【解決手段】下部電極4は、基板1の厚み方向(Z)に沿った縦断面が、凹凸構造を有し、上部電極6は、基板の厚み方向に沿った縦断面が、凹凸構造を有し、下部電極4の凸部間の隙間に、上部電極6の下部電極側へ突出した凸部が位置し、下部電極4は、主成分としてCuを含み、基板1のヤング率ESS、応力調整層2のヤング率ESC、及び、下部電極4のヤング率ELEは、以下の関係式:ELE<ESC、ESS<ESCを満たすことを特徴とする【選択図】図1
Description
本発明は、縦断面が凹凸構造を有する薄膜キャパシタに関するものである。
電子部品としての薄膜キャパシタは、例えば特許文献1に記載されている。また、トレンチキャパシタは、半導体集積化技術において、単位面積当たりの表面積が増加するように、立体的な構造を有しており、メモリを構成するキャパシタの高容量化を達成する構造として考案された(特許文献2参照)。また、このような立体的な構造を、メモリ以外の電子部品に応用しようとする試みもある(特許文献3)。
しかしながら、電子部品として凹凸構造を有することで小型化した薄膜キャパシタにおいては、機械的強度が低下し、薄膜キャパシタの特性が容易に劣化することがある。
本発明は、このような課題に鑑みてなされたものであり、特性劣化を抑制可能な薄膜キャパシタを提供することを目的とする。
上述の課題を解決するため、第1の薄膜キャパシタは、基板と、前記基板の主表面上に形成された応力調整層と、前記応力調整層上に形成された下部電極と、前記下部電極を被覆する誘電体薄膜と、前記誘電体薄膜上に形成された上部電極と、を備え、前記下部電極は、前記基板の厚み方向に沿った縦断面が、凹凸構造を有し、前記上部電極は、前記基板の厚み方向に沿った縦断面が、凹凸構造を有し、前記下部電極の凸部間の隙間に、前記上部電極の前記下部電極側へ突出した凸部が位置し、前記下部電極は、主成分としてCuを含み、前記基板のヤング率ESS、前記応力調整層のヤング率ESC、及び、前記下部電極のヤング率ELEは、以下の関係式:ELE<ESC、ESS<ESCを満たすことを特徴とする。
この薄膜キャパシタによれば、応力調整層が、これら3つの要素の中で、下部電極よりも、下部電極を支持するための基板よりも硬いため(ヤング率が高い)、下部電極の変形が抑制され、これに隣接する誘電体薄膜の当該変形に伴う損壊、及び、これに伴う特性劣化を抑制することができる。
第2の薄膜キャパシタにおいては、前記基板の線膨張係数αSS、前記応力調整層の線膨張係数αSC、及び、前記下部電極の線膨張係数αLEは、以下の関係式:αSC<αLE、αSC<αSSを満たすことを特徴とする。
この場合、基板または下部電極に熱膨張が生じても、応力調整層の線膨張係数が小さいため、基板または下部電極の熱膨張が抑制されるという理由により、温度変化による下部電極の変形が減少し、これに隣接する誘電体薄膜の損壊、及び、これに伴う特性劣化を抑制することができる。
第3の薄膜キャパシタにおいては、前記基板の熱伝導率λSS、前記応力調整層の熱伝導率λSC、及び、前記下部電極の熱伝導率λLEは、以下の関係式:λSC<λSS、λSC<λLEを満たすことを特徴とする。
この場合、基板または下部電極に温度変化が生じても、応力調整層の熱伝導率が小さいため、基板と下部電極の熱伝導が抑制され線膨張の発生が抑制されるという理由により、温度変化による下部電極の変形が減少し、これに隣接する誘電体薄膜の損壊、及び、これに伴う特性劣化を抑制することができる。特に、相対的に容積の大きな基板における温度変化の影響が下部電極に伝わらない、という観点の効果が大きい傾向がある。
第4の薄膜キャパシタにおいては、前記下部電極は、前記基板の主表面と平行に延びた共通電極部分と、前記共通電極部分から、前記基板から離れる方向に突出して延びた複数の前記凸部と、を備えており、この薄膜キャパシタは、前記上部電極を被覆する保護膜と、前記応力調整層上に形成されたダミー電極と、前記下部電極の前記共通電極部分上に形成された下部コンタクト電極と、を備え、前記ダミー電極上には、前記誘電体薄膜、前記上部電極、及び、第1接続電極が位置し、前記下部電極の前記共通電極部分上には、前記誘電体薄膜に設けられた開口を介して、前記共通電極部分に接触した前記下部コンタクト電極、及び、第2接続電極が位置し、前記ダミー電極は、前記下部電極の前記共通電極部分と同じ厚みであり、前記保護膜に設けられた第1コンタクトホール内に、前記第1接続電極は位置しており、前記保護膜に設けられた第2コンタクトホール内に、前記第2接続電極は位置していることを特徴とする。
この構造の場合、ダミー電極は、下部電極の前記共通電極部分と同じ厚みであるため、第1接続電極と第2接続電極の厚み方向の高さを概ね等しくすることが可能であり、フラットな構造の薄膜キャパシタを形成することができる。
本発明の薄膜キャパシタによれば、所定条件の応力調整層を備えることにより、特性劣化を抑制することが可能である。
以下、実施の形態に係る薄膜キャパシタについて説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。また、XYZ三次元直交座標系を設定し、基板の厚み方向をZ軸方向とする。
図1は、実施形態に係る薄膜キャパシタの縦断面構成を示す図である。なお、図5は、薄膜キャパシタの分解斜視図であるが、構造を明瞭に説明するため、下地層や保護膜などの図1における一部の記載を省略している。以下の説明においては、図1及び図5を適宜参照する。
この薄膜キャパシタは、基板1と、基板1の主表面(XY平面)上に形成された応力調整層2と、応力調整層2上に下地層3を介して形成された下部電極4と、下部電極4を被覆する誘電体薄膜5と、誘電体薄膜5上に形成された上部電極6とを備えている。
薄膜キャパシタの主要部は、下部電極4と、上部電極6と、これらの間に位置する誘電体薄膜5によって構成されている。
下部電極4は、基板1の主表面と平行に延びた共通電極部分4aと、共通電極部分4aから、基板1から離れる方向に突出して延びた複数の凸部4bとを備えている。同様に、上部電極6は、基板1の主表面と平行に延びた共通電極部分6aと、共通電極部分6aから、基板1に近づく方向に突出して延びた複数の凸部6bとを備えている。また、上部電極6は、外部端子との接続電極が接触するためのコンタクト部6cを有している。
下部電極4は、基板1の厚み方向に沿った縦断面(XZ面)が、凹凸構造を有しており、櫛歯形状を有している。同様に、上部電極6は、基板1の厚み方向に沿った縦断面(XZ面)が、凹凸構造を有し、櫛歯形状を有している。下部電極4の凸部4b間の隙間に、上部電極6の下部電極側へ突出した凸部6bが位置し、櫛歯が対向して噛み合うような構造になっているこの構造は、縦断面においては、トレンチ構造であり、単位面積当たりの容量を増加させている。
この薄膜キャパシタは、上部電極6を被覆する保護膜7と、応力調整層2上に形成されたダミー電極4Dと、下部電極4の共通電極部分4a上に形成され、これに接触した下部コンタクト電極6Dとを備えている。ダミー電極4Dは、下部電極の共通電極部分4aと同時に形成され、下部コンタクト電極6Dは、上部電極6と同時に形成される。
薄膜キャパシタの図面左側の部分において、ダミー電極4D上には、誘電体薄膜5、上部電極6のコンタクト部6c、及び、第1接続電極8aが位置している。一方、薄膜キャパシタの図面右側部分において、下部電極4の共通電極部分4a上には、誘電体薄膜5に設けられた開口を介して、共通電極部分4aに接触した下部コンタクト電極6D、及び、第2接続電極8bが位置している。ダミー電極4Dは、下部電極4の共通電極部分4aと同じ厚みである。
また、保護膜7に設けられた第1コンタクトホールHa内に、第1接続電極8aは位置しており、保護膜7に設けられた第2コンタクトホールHb、第2接続電極8bは位置している。
この構造の場合、ダミー電極4Dは、下部電極4の共通電極部分4aと同じ厚みであるため、第1接続電極8aと第2接続電極8bの厚み方向の高さを概ね等しくすることが可能であり、フラットな構造の薄膜キャパシタを形成することができる。
第1接続電極8a上には、コンタクト電極及び/又はアンダーバンプメタル9aが接触して位置しており、第2接続電極8b上には、コンタクト電極及び/又はアンダーバンプメタル9bが接触して位置している。これえええらのアンダーバンプメタル9a,9b上にはバンプ10a,10bがそれぞれ配置される。
図2は、薄膜キャパシタの製造工程を説明するための図である。
まず、図2(A)のように、基板1を用意する。基板材料としては、絶縁体や半導体を用いることができるが、本例では、加工と処理の容易性に鑑みて、基板材料としてSiを用いる。
次に、図2(B)のように、基板1上に応力調整層2を形成する。形成法には、材料に応じて、スパッタ法、蒸着法、CVD(化学的気相成長)法などがある。本例では、応力調整層2として、シリコン窒化物(SiNx)(xは適当な自然数であり、主としてSi3N4など)を用いるので、形成法としてはシリコン窒化物をターゲットとするスパッタ法を用いる。
しかる後、図2(C)のように、応力調整層2上に下地層3を形成し、続いて、応力調整層2上に、下部電極の初期の共通電極部分4aを形成する。これらの形成法には、スパッタ法、蒸着法やメッキ法などがある。下地層3及び初期の共通電極部分4a(下部電極)は、共に、銅(Cu)を主成分(原子百分率が50%以上)として含有しており、必要に応じて、下地層3にはCrなどの接着強度を高める材料を混入することができる。
次に、図2(D)のように、初期の共通電極部分4a及び下地層3をフォトリソグラフィ―により、パターニングし、一部分を本体部分から分離して、これをダミー電極4Dとする。すなわち、エッチングをして除去する部分が開口したマスクを初期の共通電極部分4a上に形成し、マスクを介してエッチングをした後、当該マスクを除去する。このエッチングには、ウエットエッチングの他、Arミリング法、又は、RIE(反応性イオンエッチング)法などのドライエッチング法を用いることができる。銅のウエットエッチングには、過酸化水素水などを用いることができる。
次に、図2(E)のように、複数の凸部4bからなる櫛歯の部分を共通電極部分4a上に形成する。複数の凸部4bはフォトリソグラフィ―によりパターニングする。すなわち、凸部4bとなるメッキ層を成長させる部分が開口したマスクを共通電極部分4a上に形成し、このマスクの開口内に凸部4bを成長させた後、当該マスクを除去する。或いは、凸部4bとなるメッキ層を共通電極部分4a上に形成し、共通電極部分4a上にマスクを形成し、マスクの開口をエッチングすることで、凸部4bを残留させ、しかる後、当該マスクを除去する。
次に、図2(F)のように、下部電極4上及びダミー電極4D上に誘電体薄膜5を形成する。本例の誘電体薄膜5は、Al2O3であるが、MgOやSiO2などの他の誘電体を用いてもよい。誘電体薄膜5の形成法には、スパッタ法や、CVD法、或いはALD(原子層堆積)法が挙げられる。例えば、アルミナをターゲットとするスパッタ法を用いることができるが、本例では、Al原料であるTMA(トリメチルアルミニウム)と、O原料であるH2Oを交互に基板表面上に供給するALD法を用いる。
次に、図2(G)のように、誘電体薄膜5の一部分に、フォトリソグラフィ―技術を用いて、コンタクトホールHを形成する。形成には、ドライエッチング又ウエットエッチンンを用いることが可能である。ドライエッチングとしてArミリングを用いることも可能である。
しかる後、図2(H)のように、フォトグラフィー技術を用いて、誘電体薄膜上にマスクを形成し、このマスクの開口を介して、上部電極6及び下部コンタクト電極6Dを誘電体薄膜5上に同時に形成する。誘電体薄膜5の一部分はコンタクトホールによって開口しているので、下部電極4の一部は、下部コンタクト電極6Dに接続され、上部電極6の残余の部分は、下部電極及び誘電体薄膜と共に、キャパシタの本体部分を形成する。形成においては、スパッタ法、蒸着法又はメッキ法を用いることができる。上部電極6は、銅(Cu)を主成分(原子百分率が50%以上)として含有している。
次に、図2(I)のように、全体を保護膜7で被覆し、フォトグラフィー技術を用いて、保護膜7上にマスクを形成し、マスクに2か所の開口を作製し、これらの開口内をエッチングすることで、コンタクトホールHa及びHbを形成する。保護膜7は絶縁材料であればよいが、本例では樹脂材料(ポリイミド)を採用する。形成にはスピンコータ等による塗布法を用いることができる。次に、これらのコンタクトホール内に、第1接続電極8a及び第2接続電極8bを埋め込む。第1接続電極8a及び第2接続電極8bの材料が銅(Cu)を主成分とする場合、これらの形成法には、蒸着法、スパッタ法又はメッキ法などを用いることができる。
第1接続電極8a及び第2接続電極8b上に、導電性のパッドとなるアンダーバンプメタル9a及びアンダーバンプメタル9bを設ける。これらはコンタクト電極として機能させることもできるし、異なる材料を用いて、コンタクト電極上に更にアンダーバンプメタルを設けることができる。アンダーバンプメタル9a,9b上には、バンプ10a,10bがそれぞれ配置される。アンダーバンプメタル又はコンタクト電極の材料としては、Cu、Ni、Auを用いることができる。これらは各材料毎に、積層したり、混合して用いることができる。好適には、Cu上にNi及びAuのメッキを施すことができる。
なお、下部電極4の構造としては、縦断面が凹凸構造を有するものであれば、様々なものが考えられる。また、上述の薄膜キャパシタは、単一のウェハ上に複数形成することができ、個別又は所望のグループごとにダイシングして分離して使用できる。
図3は、様々な下部電極4及びダミー電極4Dの平面図である。なお、図1におけるキャパシタの出力取り出し電極(バンプ10a,10b)は、X軸方向の離間している。
図3(A)の構造の場合、下部電極4は、+Z軸方向に向かって突出し、Y軸方向に沿って延びた複数の凸部4bを有している。凸部4bの間は凹溝が形成される。ベースとなる共通電極部分4aは、おおむね長方形である。また、ダミー電極4Dは、共通電極部分4aからは離間している。
図3(B)の構造の場合、下部電極4は、+Z軸方向に向かって突出し、XY平面内においてドット状に二次元的に配置された複数の凸部4bを有している。凸部4bの間は凹部の空間が形成される。ベースとなる共通電極部分4aは、おおむね長方形である。また、ダミー電極4Dは、共通電極部分4aからは離間している。
図3(C)の構造の場合、下部電極4は、+Z軸方向に向かって突出し、X軸方向に沿って延びた複数の凸部4bを有している。凸部4bの間は凹溝が形成される。ベースとなる共通電極部分4aは、おおむね長方形である。また、ダミー電極4Dは、共通電極部分4aからは離間している。
図4は、様々な上部電極及び下部コンタクト電極の平面図である。
図4(A)の構造の場合、上部電極6は、−Z軸方向に向かって突出し、Y軸方向に沿って延びた複数の凸部6bを有しており、これらは凸部4bの間に位置している。凸部6bの間は+Z軸方向に窪んだ凹溝が形成され、凸部4bを収容している。ベースとなる共通電極部分6aは、おおむね長方形であるが、コンタクト部6cは共通電極部分6aの一端から−X軸方向に延びており、下部コンタクト電極6Dは、共通電極部分6aからは離間している。
図4(B)の構造の場合、上部電極6は、−Z軸方向に向かって突出し、複数の凸部4bの周囲を埋める凸部4bを有している。凸部6bの間は、凸部4bを収容するための+Z軸方向に窪んだ凹部の空間が形成される。ベースとなる共通電極部分6aは、おおむね長方形であるが、コンタクト部6cは共通電極部分6aの一端から−X軸方向に延びており、下部コンタクト電極6Dは、共通電極部分6aからは離間している。
図4(C)の構造の場合、上部電極6は、−Z軸方向に向かって突出し、X軸方向に沿って延びた複数の凸部6bを有しており、これらは凸部4bの間に位置している。凸部6bの間は+Z軸方向に窪んだ凹溝が形成され、凸部4bを収容している。ベースとなる共通電極部分6aは、おおむね長方形であるが、コンタクト部6cは共通電極部分6aの一端から−X軸方向に延びており、下部コンタクト電極6Dは、共通電極部分6aからは離間している。
図6は、変形した実施形態に係る薄膜キャパシタの縦断面構成を示す図である。
図6の示した構造は、図1に示したものと比較して、上部電極6の厚みが厚くなり、第1接続電極を兼用することで、保護膜7内に形成される上部電極6上に、直接、コンタクト電極及び/又はアンダーバンプメタル9aを形成した構造である。その他の構造は、図1に示したものと同一である。
次に、上述の各要素の材料について説明する。
下部電極4は、主成分としてCuを含んでいる。なお、下部電極4は、銅が100(atm%)であるとする。上部電極6も、主成分としてCuを含んでいる。これらは同一の材料から構成することもできるし、異なる材料から構成することもできる。本例では、同一の材料であり、同一の物性を有しているものとする。基板1はSiからなり、応力調整層2はシリコン窒化物からなる。
この場合、基板1のヤング率ESS、応力調整層2のヤング率ESC、及び、下部電極4のヤング率ELEは、以下の関係式を満たしている。
関係式:
ELE<ESC、
ESS<ESC、
ELE<ESC、
ESS<ESC、
この薄膜キャパシタによれば、応力調整層2が、これら3つの要素の中で、最も軟らかい下部電極4よりも、下部電極4を支持するための基板1よりも硬いため(ヤング率が高い)、下部電極4の変形が抑制され、これに隣接する誘電体薄膜5の当該変形に伴う損壊、及び、これに伴う特性劣化を抑制することができる。
誘電体薄膜5は、Al2O3からなるが、他の誘電体材料(絶縁体材料)を用いることもできる。Al2O3のヤング率は、370である。ヤング率の低い順番に並べると、Cu、Si、SiNx、Al2O3は、この順番であり、誘電体薄膜のヤング率が高い場合、その破損を抑制する場合には、本発明は、より効果がある。各要素の特性データは、図7の図表に示す通りである。
また、電極材料として、Cuを用いたが、これには、例えば、図7に示す金属材料を混入させてもよい。すなわち、Au、Ag、Al、Ni,Cr,Ti、Taからなる金属グループから選択されるいずれか1種又は複数種を、Cuに混合してもよい。下部電極と上部電極の材料が同一であれば、製造は簡略化できるが、これらは異ならせてもよい。
また、基板を構成する材料として、図7に示すように、Siの他に、GaAs、SiC、Ge又はGaを用いることができる。
誘電体薄膜の材料として、図7に示すように、SiNx、AiN、SiO2、ZrO2、ガラス、ポリエチレン、ポリスチレン、ポリイミド、ポリエチレンテレフタレート(PET)、又は、エポキシ樹脂を用いることもできる。なお、これらの誘電体は、保護膜の材料としても用いることができる。
また、基板1の線膨張係数αSS、応力調整層2の線膨張係数αSC、及び、下部電極4の線膨張係数αLEは、以下の関係を満たすことが好ましい。
関係式:
αSC<αLE、
αSC<αSS、
αSC<αLE、
αSC<αSS、
この場合、基板または下部電極に熱膨張が生じても、応力調整層の線膨張係数が小さいため、基板または下部電極の熱膨張が抑制されるという理由により、温度変化による下部電極の変形が減少し、これに隣接する誘電体薄膜の損壊、及び、これに伴う特性劣化を抑制することができる。
第3の薄膜キャパシタにおいては、前記基板の熱伝導率λSS、前記応力調整層の熱伝導率λSC、及び、前記下部電極の熱伝導率λLEは、以下の関係を満たすことが好ましい。
関係式:
λSC<λSS、
λSC<λLE、
λSC<λSS、
λSC<λLE、
この場合、基板または下部電極に温度変化が生じても、応力調整層の熱伝導率が小さいため、基板と下部電極の熱伝導が抑制され線膨張の発生が抑制されるという理由により、温度変化による下部電極の変形が減少し、これに隣接する誘電体薄膜の損壊、及び、これに伴う特性劣化を抑制することができる。特に、相対的に容積の大きな基板における温度変化の影響が下部電極に伝わらない、という観点の効果が大きい傾向がある。
(実験例)
(実験例)
以上の関係式による効果を、上述のような理論的な見地からだけでなく、実験をして確認した。
単一のチップ内に、図1に示した複数のキャパシタを形成し、各キャパシタの耐性について、測定した。製造したそれぞれの薄膜キャパシタのY軸方向長(幅)は0.1mm、X軸方向長(長さ)は0.4mmである。同一のSiウエハ上に、各例のサンプルを1000個ずつ形成した。ウエハ(基板)の厚みは2mm、応力調整層の厚みは1μm、上部電極と下部電極との間に挟まれる誘電体薄膜の材料はALD法で作製されるAl2O3、厚さは1400Åである。上部電極と下部電極の材料は同一の材料とし、これらの共通電極部分の厚み同一(2μm)であり、凹凸構造のピッチは4μm、それぞれの凹凸構造における凸部の高さは(8μm)、上部電極を被覆する保護膜の材料はポリイミドであり、保護膜内を通る接続電極、接続電極の終端に位置するコンタクト電極又はアンダーバンプメタルはCu上にNi及びAuのメッキを施してなる。これらの各電極は、めっき法を用いて作成した。
図8は、各実験例(実施例及び比較例)におけるヤング率の実験条件を示す図表である。
実施例1では、基板としてSi、応力調整層としてSiNx、下部電極としてCuを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例2では、基板としてSi、応力調整層としてSiNx、下部電極としてAlを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例3では、基板としてSi、応力調整層としてSiNx、下部電極としてNiを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例4では、基板としてSi、応力調整層としてAl2O3、下部電極としてCuを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例5では、基板としてSi、応力調整層としてAl2O3、下部電極としてAlを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例6では、基板としてSi、応力調整層としてZrO2、下部電極としてCuを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例7では、基板としてSi、応力調整層としてSiO2、下部電極としてAlを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例8では、基板としてZrO2、応力調整層としてAlN、下部電極としてCuを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
実施例9では、基板としてSi、応力調整層としてAlN、下部電極としてNiを用いた。この場合、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立している。
比較例1では、基板としてSi、応力調整層としてZrO2、下部電極としてNiを用いた。
比較例2では、基板としてSi、応力調整層としてSiO2、下部電極としてCuを用いた。
比較例3では、基板としてAl2O3、応力調整層としてSiO2、下部電極としてCuを用いた。
比較例4では、基板としてPET(ポリエチレンテレフタレート)、応力調整層としてSiO2、下部電極としてCuを用いた。
比較例5では、基板としてSi、応力調整層としてポリイミド、下部電極としてCuを用いた。
実施例1〜実施例9とは異なり、比較例1〜比較例6では、ヤング率Eに関する関係式(ELE<ESC、ESS<ESC)は成立していない。
これらのサンプルを、各実験例毎に、1000個ずつ作製し、湿度85%。温度85℃の環境下で、電圧30Vを連続的に上下の電極間に印加した。環境試験24時間後に、絶縁抵抗が1011Ω以上のものを正常品とし、絶縁抵抗が1011Ω未満のものを不良品とした。
図11は、上述の各実験例(実施例及び比較例)のサンプルに対して、環境試験を行った後の正常品の個数を示す図表である。
実施例1では、1000個のうち、983個が正常品とされた。実施例2では、1000個のうち、956個が正常品とされた。実施例3では、1000個のうち、970個が正常品とされた。実施例4では、1000個のうち、898個が正常品とされた。実施例5では、1000個のうち、908個が正常品とされた。実施例6では、1000個のうち、913個が正常品とされた。実施例7では、1000個のうち、943個が正常品とされた。実施例8では、1000個のうち、622個が正常品とされた。実施例9では、1000個のうち、570個が正常品とされた。比較例1では、1000個のうち、201個が正常品とされた。比較例2では、1000個のうち、128個が正常品とされた。比較例3では、1000個のうち、108個が正常品とされた。比較例4では、1000個のうち、89個が正常品とされた。比較例5では、1000個のうち、63個が正常品とされた。
以上のように、実施例1〜9のデータが示すように、ヤング率に関する関係式(ELE<ESC、ESS<ESC)を満たした場合、これらの関係式を満たさない比較例1〜比較例5と比較して、著しく環境耐性が増加していることが分かった。
図9は、各実験例(実施例及び比較例)における線膨張係数の関係を示す図表である。
実施例1〜実施例8においては、線膨張係数αに関する関係式(αSC<αLE、αSC<αSS)は成立しており、実施例9においては成立していない。また、比較例1〜4においては、線膨張係数αに関する関係式(αSC<αLE、αSC<αSS)は成立しており、比較例5おいては成立していない。
実施例1〜実施例8のように、上記ヤング率の関係式を満たした上で、線膨張係数が、上述の関係式(αSC<αLE、αSC<αSS)を満たす場合と、実施例9のように、線膨張係数が、当該関係式を満たさない場合を比較すると、図11に示すように、線膨張係数の関係式を満たした方が、明らかに環境耐性が増加している。すなわち、実施例9の正常品個数(570個)<実施例1〜8の正常品個数(622個〜983個)であり、線膨張係数の関係式を満たすと、環境耐性がさらに向上することが分かる。
図10は、各実験例(実施例及び比較例)における熱伝導度の関係を示す図表である。
実施例1〜実施例7においては、熱伝導度λに関する関係式(λSC<λSS、λSC<λLE)は成立しており、実施例8及び実施例9においては成立していない。また、比較例1〜3及び比較例5においては、熱伝導度λに関する関係式(λSC<λSS、λSC<λLE)は成立しており、比較例4おいては成立していない。
実施例1〜実施例7のように、上記ヤング率の関係式を満たした上で、熱伝導度、上述の関係式(λSC<λSS、λSC<λLE)を満たす場合と、実施例8及び実施例9のように、熱伝導度が、当該関係式を満たさない場合を比較すると、図11に示すように、熱伝導度の関係式を満たした方が、明らかに環境耐性が増加している。すなわち、実施例8及び実施例9の正常品個数(622個、570個)<実施例1〜7の正常品個数(898個〜983個)であり、熱伝導度の関係式を満たすと、環境耐性がさらに向上することが分かる。
以上、説明したように、凹凸構造を有する薄膜キャパシタにおいては、単位体積中の電極対向面積を大きくする構造であるため、容量を増加させることができる。一方、電極が細分化されるため強度が低下し、実装時の温度上昇や、実使用時の環境によって発生する機械的な力が誘電体層に伝わり、破壊される虞がある。本実施形態では、この破壊を抑制している。下部電極の凹凸構造としては、縦断面の形状が、櫛歯或いはスリット状の下部電極、又は、ピン又は穴からなる形状の下部電極を用いることができ、下部電極と上部電極の構造は互いに置換させることも可能である。
以上のように、上述の所定の条件を満たすことにより、誘電体薄膜への応力蓄積を抑制し、特性劣化を抑制することができる。
1…基板、4…下部電極、5…誘電体薄膜、6…上部電極。
Claims (4)
- 基板と、
前記基板の主表面上に形成された応力調整層と、
前記応力調整層上に形成された下部電極と、
前記下部電極を被覆する誘電体薄膜と、
前記誘電体薄膜上に形成された上部電極と、
を備え、
前記下部電極は、前記基板の厚み方向に沿った縦断面が、凹凸構造を有し、
前記上部電極は、前記基板の厚み方向に沿った縦断面が、凹凸構造を有し、
前記下部電極の凸部間の隙間に、前記上部電極の前記下部電極側へ突出した凸部が位置し、
前記下部電極は、主成分としてCuを含み、
前記基板のヤング率ESS、
前記応力調整層のヤング率ESC、及び、
前記下部電極のヤング率ELEは、
以下の関係式:
ELE<ESC、
ESS<ESC、
を満たすことを特徴とする薄膜キャパシタ。 - 前記基板の線膨張係数αSS、
前記応力調整層の線膨張係数αSC、及び、
前記下部電極の線膨張係数αLEは、
以下の関係式:
αSC<αLE、
αSC<αSS、
満たすことを特徴とする請求項1に記載の薄膜キャパシタ。 - 前記基板の熱伝導率λSS、
前記応力調整層の熱伝導率λSC、及び、
前記下部電極の熱伝導率λLEは、
以下の関係式:
λSC<λSS、
λSC<λLE、
を満たすことを特徴とする請求項1又は2に記載の薄膜キャパシタ。 - 前記下部電極は、
前記基板の主表面と平行に延びた共通電極部分と、
前記共通電極部分から、前記基板から離れる方向に突出して延びた複数の前記凸部と、
を備えており、
この薄膜キャパシタは、
前記上部電極を被覆する保護膜と、
前記応力調整層上に形成されたダミー電極と、
前記下部電極の前記共通電極部分上に形成された下部コンタクト電極と、
を備え、
前記ダミー電極上には、前記誘電体薄膜、前記上部電極、及び、第1接続電極が位置し、
前記下部電極の前記共通電極部分上には、前記誘電体薄膜に設けられた開口を介して、前記共通電極部分に接触した前記下部コンタクト電極、及び、第2接続電極が位置し、
前記ダミー電極は、前記下部電極の前記共通電極部分と同じ厚みであり、
前記保護膜に設けられた第1コンタクトホール内に、前記第1接続電極は位置しており、
前記保護膜に設けられた第2コンタクトホール内に、前記第2接続電極は位置している、
ことを特徴とする請求項1乃至3のいずれか一項に記載の薄膜キャパシタ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015073872A JP2016195160A (ja) | 2015-03-31 | 2015-03-31 | 薄膜キャパシタ |
US15/083,649 US20160293334A1 (en) | 2015-03-31 | 2016-03-29 | Thin film capacitor |
TW105110106A TW201643909A (zh) | 2015-03-31 | 2016-03-30 | 薄膜電容器 |
CN201610192511.7A CN106024387B (zh) | 2015-03-31 | 2016-03-30 | 薄膜电容器 |
EP16163266.6A EP3076450A1 (en) | 2015-03-31 | 2016-03-31 | Thin film capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015073872A JP2016195160A (ja) | 2015-03-31 | 2015-03-31 | 薄膜キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016195160A true JP2016195160A (ja) | 2016-11-17 |
Family
ID=57323878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015073872A Pending JP2016195160A (ja) | 2015-03-31 | 2015-03-31 | 薄膜キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016195160A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018198330A1 (ja) * | 2017-04-28 | 2018-11-01 | ゼンテルジャパン株式会社 | キャパシタ装置とその製造方法 |
JP2020512694A (ja) * | 2017-03-30 | 2020-04-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 酸化物における正弦波形コンデンサアーキテクチャ |
US11158456B2 (en) | 2018-06-27 | 2021-10-26 | Taiyo Yuden Co., Ltd. | Trench capacitor |
JP7447982B2 (ja) | 2017-05-12 | 2024-03-12 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197636A (ja) * | 1997-09-16 | 1999-04-09 | Hitachi Ltd | 強誘電体メモリおよびその製造方法 |
US6825080B1 (en) * | 2003-10-02 | 2004-11-30 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a MIM capacitor |
JP2011044614A (ja) * | 2009-08-21 | 2011-03-03 | Tdk Corp | 電子部品及びその製造方法 |
US20110057292A1 (en) * | 2009-09-09 | 2011-03-10 | Micron Technology, Inc. | Capacitors and interconnects including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures |
US20140104745A1 (en) * | 2012-10-12 | 2014-04-17 | Shanghai Huali Microelectronics Corporation | Mim capacitor and fabrication method thereof |
-
2015
- 2015-03-31 JP JP2015073872A patent/JP2016195160A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197636A (ja) * | 1997-09-16 | 1999-04-09 | Hitachi Ltd | 強誘電体メモリおよびその製造方法 |
US6825080B1 (en) * | 2003-10-02 | 2004-11-30 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a MIM capacitor |
JP2011044614A (ja) * | 2009-08-21 | 2011-03-03 | Tdk Corp | 電子部品及びその製造方法 |
US20110057292A1 (en) * | 2009-09-09 | 2011-03-10 | Micron Technology, Inc. | Capacitors and interconnects including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures |
US20140104745A1 (en) * | 2012-10-12 | 2014-04-17 | Shanghai Huali Microelectronics Corporation | Mim capacitor and fabrication method thereof |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020512694A (ja) * | 2017-03-30 | 2020-04-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 酸化物における正弦波形コンデンサアーキテクチャ |
JP7201610B2 (ja) | 2017-03-30 | 2023-01-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 酸化物における正弦波形コンデンサアーキテクチャ |
WO2018198330A1 (ja) * | 2017-04-28 | 2018-11-01 | ゼンテルジャパン株式会社 | キャパシタ装置とその製造方法 |
JPWO2018198330A1 (ja) * | 2017-04-28 | 2020-01-16 | ゼンテルジャパン株式会社 | キャパシタ装置とその製造方法 |
US11038012B2 (en) | 2017-04-28 | 2021-06-15 | AP Memory Technology Corp. | Capacitor device and manufacturing method therefor |
JP7447982B2 (ja) | 2017-05-12 | 2024-03-12 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
US11158456B2 (en) | 2018-06-27 | 2021-10-26 | Taiyo Yuden Co., Ltd. | Trench capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160293334A1 (en) | Thin film capacitor | |
JP2016195160A (ja) | 薄膜キャパシタ | |
JP2020115587A (ja) | キャパシタ | |
JP7425084B2 (ja) | 広帯域性能を有するコンパクトな薄膜表面実装可能結合器 | |
JP2018508027A (ja) | 試験ヘッドのための接触プローブ | |
JP6579502B2 (ja) | キャパシタ | |
JP2012160979A (ja) | 弾性波デバイス及びその製造方法 | |
CN110914973A (zh) | 电容器 | |
JP2016195161A (ja) | 薄膜キャパシタ | |
JP6788847B2 (ja) | キャパシタ | |
JP2016195164A (ja) | 薄膜キャパシタ | |
JP5399888B2 (ja) | 音叉型屈曲水晶振動素子 | |
EP2648212B1 (en) | A bonding wire bonded to an upper surface electrode with a slit | |
JP7439392B2 (ja) | キャパシタ | |
CN108028639A (zh) | 晶体片以及晶体振子 | |
JP5950586B2 (ja) | 高周波モジュール | |
JP6677017B2 (ja) | 電子装置 | |
US9806145B2 (en) | Passive chip device and method of making the same | |
JP2007035913A (ja) | 半導体装置 | |
WO2020170750A1 (ja) | 抵抗器 | |
WO2021149687A1 (ja) | 半導体装置及びモジュール | |
JP5743383B2 (ja) | 圧電素子及び圧電装置の製造方法 | |
WO2019208221A1 (ja) | キャパシタ集合体 | |
US11581232B2 (en) | Semiconductor device with a dielectric between portions | |
KR101011931B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190305 |