CN117650122A - 一种半导体结构及其制造方法 - Google Patents

Abstract

公开了一种半导体结构及其制造方法，半导体结构包括：第一芯片，第一芯片的上表面设置有多个第一接触垫；第二芯片，堆叠在第一芯片上，第二芯片邻近第一芯片的一侧设置有多个第二接触垫；导电层，位于第一芯片和第二芯片之间，第一芯片和第二芯片通过导电层键合连接；其中，导电层的材料包括一维导电材料，多个第一接触垫和多个第二接触垫通过导电层在垂直于第一芯片的方向一一对应电连接。

Description

一种半导体结构及其制造方法

技术领域

本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

随着半导体行业的快速发展，用户对电子产品的要求也越来越高，既希望电子产品微型化、薄型化设计，又希望产品性能与内存越来越高。因此，半导体半导体结构常采用将两个或者多个芯片叠装在单一半导体结构中的方式，来实现产品封装体积减小、提高功能集成度以及提升产品性能的效果。

然而，在实际操作中，半导体半导体结构仍存在很多问题亟待解决。

发明内容

本公开实施例提供了一种半导体结构，包括：

第一芯片，所述第一芯片的上表面设置有多个第一接触垫；

第二芯片，堆叠在所述第一芯片上，所述第二芯片邻近所述第一芯片的一侧设置有多个第二接触垫；

导电层，位于所述第一芯片和所述第二芯片之间，所述第一芯片和所述第二芯片通过所述导电层键合连接；其中，

所述导电层的材料包括一维导电材料，多个所述第一接触垫和多个所述第二接触垫通过所述导电层在垂直于所述第一芯片的方向一一对应电连接。

在一些实施例中，所述第一芯片还包括第一介质层，所述第一介质层位于所述第一芯片的上表面，多个所述第一接触垫之间由所述第一介质层间隔开；所述第二芯片还包括第二介质层，所述第二介质层位于所述第二芯片邻近所述第一芯片的一侧，多个所述第二接触垫之间由所述第二介质层间隔开，所述导电层位于所述第一介质层与所述第二介质层之间，以及所述第一接触垫和所述第二接触垫之间。

在一些实施例中，所述导电层包括第一子层和第二子层，所述第一子层覆盖所述第一介质层和所述第一接触垫，所述第二子层覆盖所述第二介质层和所述第二接触垫，所述第一子层和所述第二子层键合连接。

在一些实施例中，所述导电层的材料包括碳纳米管、铜纳米线、银纳米线、镍纳米线、二氧化钛纳米线中的一种或组合。

在一些实施例中，所述导电层的材料包括一维导电薄胶，所述一维导电薄胶包括分散介质以及位于所述分散介质中的金属颗粒。

在一些实施例中，所述金属颗粒的材料包括金、银、镍、镍上镀金、锡合金中的一种或组合。

本公开实施例还提供了一种半导体结构的制造方法，包括：

形成第一芯片和第二芯片，所述第一芯片的上表面设置有多个第一接触垫，所述第二芯片的上表面设置有多个第二接触垫；

将所述第二芯片堆叠在所述第一芯片上，所述第二芯片设置有第二接触垫的一侧与所述第一芯片设置有第一接触垫的一侧通过导电层键合连接；其中，

所述导电层的材料包括一维导电材料，多个所述第一接触垫和多个所述第二接触垫通过所述导电层在垂直于所述第一芯片的方向一一对应电连接。

在一些实施例中，形成第一芯片和第二芯片，还包括：在所述第一芯片上形成第一介质层，多个所述第一接触垫之间由所述第一介质层间隔开；在所述第二芯片上形成第二介质层，多个所述第二接触垫之间由所述第二介质层间隔开。

在一些实施例中，将所述第二芯片堆叠在所述第一芯片上，所述第二芯片设置有第二接触垫的一侧与所述第一芯片设置有第一接触垫的一侧通过导电层键合连接，包括：

在所述第一芯片上形成导电层，所述导电层覆盖所述第一介质层和所述第一接触垫，并对所述导电层的上表面执行平坦化工艺，以使所述导电层的上表面平整；

将所述第二芯片设置有第二键合垫的一侧与所述导电层键合连接。

在一些实施例中，将所述第二芯片堆叠在所述第一芯片上，所述第二芯片设置有第二接触垫的一侧与所述第一芯片设置有第一接触垫的一侧通过导电层键合连接，包括：

在所述第一芯片上形成第一子层，所述第一子层覆盖所述第一介质层和所述第一接触垫，并对所述第一子层的上表面执行平坦化工艺，以使所述第一子层的上表面平整；

在所述第二芯片上形成第二子层，所述第二子层覆盖所述第二介质层和所述第二接触垫，并对所述第二子层的上表面执行平坦化工艺，以使所述第二子层的上表面平整；

将所述第一子层和所述第二子层对应键合连接，所述第一子层和所述第二子层构成所述导电层。

本公开实施例提供的半导体结构及其制造方法，其中，半导体结构包括：第一芯片，所述第一芯片的上表面设置有多个第一接触垫；第二芯片，堆叠在所述第一芯片上，所述第二芯片邻近所述第一芯片的一侧设置有多个第二接触垫；导电层，位于所述第一芯片和所述第二芯片之间，所述第一芯片和所述第二芯片通过所述导电层键合连接；其中，所述导电层的材料包括一维导电材料，多个所述第一接触垫和多个所述第二接触垫通过所述导电层在垂直于所述第一芯片的方向一一对应电连接。在实际操作中，在对第一芯片和第二芯片进行键合时，由于第一芯片形成第一接触垫的一面以及第二芯片形成第二接触垫的一面不平整，第一接触垫和第二接触垫无法形成良好接触，导致键合效果差。本公开实施例采用一维导电材料作为第一芯片和第二芯片键合的中间层，一维导电材料能够填充第一芯片和第二芯片之间的空隙，增强键合强度，且一维导电材料在垂直于第一芯片的方向上导电，在平面方向绝缘，实现第一接触垫和第二接触垫一一对应电连接，从而提高键合效果。

本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书以及附图变得明显。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施例提供的半导体结构的示意图；

图2为本公开另一实施例提供的半导体结构的示意图；

图3和图4为本公开实施例提供的导电层的结构的不同示例；

图5为本公开实施例提供的半导体结构的制造方法的流程框图；

图6至图8为本公开实施例提供的半导体结构的制造方法的工艺流程图；

图9至图10为本公开另一实施例提供的半导体结构的制造方法的工艺流程图。

具体实施方式

下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

随着半导体行业的快速发展，用户对电子产品的要求也越来越高，既希望电子产品微型化、薄型化设计，又希望产品性能与内存越来越高。因此，半导体半导体结构常采用将两个或者多个芯片叠装在单一半导体结构中的方式，来实现产品封装体积减小、提高功能集成度以及提升产品性能的效果。

然而，在实际操作中，半导体半导体结构仍存在很多问题亟待解决。

基于此，本公开实施例提供了一种半导体结构，包括：

第一芯片，第一芯片的上表面设置有多个第一接触垫；第二芯片，堆叠在第一芯片上，第二芯片邻近第一芯片的一侧设置有多个第二接触垫；导电层，位于第一芯片和第二芯片之间，第一芯片和第二芯片通过导电层键合连接；其中，导电层的材料包括一维导电材料，多个第一接触垫和多个第二接触垫通过导电层在垂直于第一芯片的方向一一对应电连接。

在实际操作中，在对第一芯片和第二芯片进行键合时，由于第一芯片形成第一接触垫的一面以及第二芯片形成第二接触垫的一面不平整，第一接触垫和第二接触垫无法形成良好接触，导致键合效果差。本公开实施例采用一维导电材料作为第一芯片和第二芯片键合的中间层，一维导电材料能够填充第一芯片和第二芯片之间的空隙，增强键合强度，且一维导电材料在竖直方向上导电，在平面方向绝缘，实现第一接触垫和第二接触垫一一对应电连接，从而提高键合效果。

为使本公开的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且示意图只是示例，其在此不应限制本发明的保护范围。

图1为本公开实施例提供的半导体结构的示意图；图2为本公开另一实施例提供的半导体结构的示意图；图3和图4为本公开实施例提供的导电层的结构的不同示例。

如图1所示，半导体结构包括：第一芯片10，第一芯片10的上表面设置有多个第一接触垫102；第二芯片11，堆叠在第一芯片10上，第二芯片11邻近第一芯片10的一侧设置有多个第二接触垫112；导电层12，位于第一芯片10和第二芯片11之间，第一芯片10和第二芯片11通过导电层12键合连接；其中，导电层12的材料包括一维导电材料，多个第一接触垫102和多个第二接触垫112通过导电层12在垂直于第一芯片10的方向上一一对应电连接。

多个第一接触垫102在第一芯片10的表面间隔设置，多个第二接触垫112在第二芯片11上间隔设置。在一实施例中，第一芯片10还包括第一介质层101，第一介质层101位于第一芯片10的上表面，多个第一接触垫102之间由第一介质层101间隔开；第二芯片11还包括第二介质层111，第二介质层111位于第二芯片11邻近第一芯片10的一侧，多个第二接触垫112之间由第二介质层111间隔开。

在实际操作中，可以先在第一芯片10的表面形成第一介质层101，接着对第一介质层101进行刻蚀形成第一开口S1，接着沉积第一导电材料(未图示)，第一导电材料(未图示)填充第一开口S1并覆盖第一介质层101，接着对第一导电材料(未图示)执行化学机械抛光工艺，以在第一开口S1内形成第一接触垫102。类似的，可以通过如下方法形成第二介质层111和第二接触垫112：首先，将第二芯片11需要形成第二接触垫112的一侧朝上，接着在第二芯片11上形成第二介质层111，接着对第二介质层111进行刻蚀形成第二开口S2，接着沉积第二导电材料(未图示)，第二导电材料(未图示)填充第二开口S2并覆盖第二介质层111，接着对第二导电材料(未图示)执行化学机械抛光工艺，以在第二开口S2内形成第二接触垫112。

这里，第一介质层101的材料包括但不限于氧化物、氮化物、氮氧化物等；第二介质层111的材料也可以包括但不限于氧化物、氮化物、氮氧化物等；第一接触垫102和第二接触垫112的材料包括但不限于铜、金、银、铝、镍、钨、钛、锡、导电性石墨烯或碳纳米管中的一种或多种形成的合金。这里，第一介质层101和第二介质层111的材料可以相同。事实上，也可以采用不同的材料来分别形成第一介质层101和第二介质层111，在此不做具体限制。类似的，第一接触垫102和第二接触垫112的材料可以相同，也可以不同，在此不做具体限制。

第一芯片10和第二芯片11可以是逻辑芯片、存储芯片、模拟芯片、微控单元等，且第一芯片10和第二芯片11可以是同一类型的芯片或者不同类型的芯片。在相关技术中，通常通过混合键合方式将第一芯片10和第二芯片11键合连接，具体的，第一介质层101和第二介质层111接触键合，第一接触垫102和第二接触垫112接触键合。然而，本公开的申请人经研究发现，在形成第一接触垫102时，由于第一介质层101与第一接触垫102的材料应力不同，导致在执行化学机械抛光工艺之后，第一介质层101和第一接触垫102的上表面可能不齐平。如图1所示，第一接触垫102的上表面可能高于或低于第一介质层101的上表面。类似的，在形成第二接触垫102时，由于第二介质层111与第二接触垫112的材料应力不同，导致在执行化学机械抛光工艺之后，第二介质层111和第二接触垫112的上表面可能不齐平，第二接触垫112的上表面可能高于或低于第二介质层111的上表面，如此，在将第一芯片10和第二芯片11进行混合键合时，第一介质层101和第二介质层111之间，以及第一接触垫102和第二接触垫112之间无法形成良好接触，导致键合效果差，降低半导体结构的性能。本公开实施例提供的半导体结构包括导电层12，导电层12位于第一介质层101与第二介质层111之间，以及第一接触垫102和第二接触垫112之间，导电层12的材料包括一维导电材料，一维导电材料具有良好的延展性，采用一维导电材料作为第一芯片10和第二芯片11键合的中间层，虽然第一芯片10和第二芯片11的表面不平整，一维导电材料也能够完全填充第一芯片10和第二芯片11之间的空隙，增强键合强度，且一维导电材料在垂直于第一芯片10的方向上导电，在平面方向绝缘，实现第一接触垫102和第二接触垫112一一对应电连接，从而提高键合效果。

在实际操作中，在将第一芯片10和第二芯片11键合之前，可以先在第一芯片10上形成形成导电层12，导电层12覆盖第一介质层101和第一接触垫102；接着，将第二芯片11设置有第二键合垫112的一侧与导电层12键合连接。但不限于此，还可以先在第二芯片11上形成覆盖第二介质层111和第二接触垫112的导电层12，接着将导电层12远离第二芯片11的一侧与第一芯片10设置有第一接触垫102的一侧键合连接。在一些实施例中，在第一芯片10或第二芯片11上形成导电层12之后，还可以对导电层12的表面执行平坦化工艺，以使导电层12的上表面平整，如此，利于进一步提高键合效果。这里，平坦化工艺包括化学机械抛光工艺，键合方式包括热压键合、熔融键合等工艺。

本公开实施例中的一维导电材料包括具有特定原子排列的材料，这种排列使得在其中移动的电子受到横向束缚，因此，一维导电材料在垂直于第一芯片10的方向上导电，在平面方向上绝缘。

如图3所示，在一实施例中，导电层12的材料为纳米线或纳米管材料，具体的，导电层12的材料包括碳纳米管、铜纳米线、银纳米线、镍纳米线、二氧化钛纳米线中的一种或组合，纳米线或纳米管的延伸方向为垂直于第一芯片10的方向，如此，导电层12在垂直于第一芯片10的方向上导电，在平面方向绝缘，实现第一接触垫102和第二接触垫112在垂直于第一芯片10的方向上一一对应电连接。

导电层12可以通过自下而上生长法、溶液法、模版法，并结合一种或多种薄膜沉积工艺来形成，薄膜沉积工艺包括化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀、溅射、蒸发或其任何组合。下面以制备碳纳米管和铜纳米线为例进行具体说明。

采用自下而上生长法在第一芯片10或第二芯片11上生长碳纳米管的步骤包括：首先，在第一芯片10或第二芯片11上形成金属催化颗粒，金属催化颗粒可以通过首先在第一芯片10或第二芯片11上形成金属催化膜，接着对金属催化膜执行刻蚀工艺得到；金属催化颗粒可以是钴、镍、铁或它们的合金；接着，向反应腔内通入碳源气体并对其施加偏压，采用等离子增强化学气相沉积(PECVD)工艺自下而上生长碳纳米管，碳纳米管的生长方向总是趋向于与表面垂直的方向，还可以通过控制反应腔内的气流来控制碳纳米管的生长方向，也可以利用外加的电场或用流体方法来控制和对齐碳纳米管的方向，从而在垂直于第一芯片10或第二芯片11的方向上生长碳纳米管；接着，对碳纳米管执行化学机械抛光工艺使其上表面平整。可以通过类似的方法在第一芯片10或第二芯片11上生长其他的纳米管或纳米线材料，例如铜纳米线、银纳米线、镍纳米线、二氧化钛纳米线等。

还可以采用溶液法在第一芯片10或第二芯片11上形成碳纳米管，具体包括如下步骤：首先，将碳纳米管分散在高聚物有机溶液中，接着将第一芯片10或第二芯片11放入高聚物有机溶液中，由于分散在高聚物有机溶液中的碳纳米管与第一芯片10或第二芯片11之间的相互作用很强，比较容易得到大面积且均匀的碳纳米管薄膜。第一芯片10或第二芯片11可以先进行氨基化处理，碳纳米管管壁上的π电子与氨基的π电子具有很强的相互作用，碳纳米管很容易附着在经氨基化的第一芯片10或第二芯片11上。此外，还可以在高聚物有机溶液中加入NaHCO₃增强碳纳米管和第一芯片10或第二芯片11的相互作用。其他纳米管或纳米线材料也可采用类似方法获得。

可以采用模版法制备铜纳米线，具体步骤包括：首先，采用二次氧化法在第一芯片10或第二芯片11上制备氧化铝模版，氧化铝模版具有有序排列的纳米孔阵列；接着，对纳米孔阵列的底部进行刻蚀以使其贯穿，从而暴露出位于氧化铝模版下方的第一芯片10或第二芯片11的表面；接着，采用一种或多种薄膜工艺在纳米孔内沉积铜纳米线；接着，去除氧化铝模版并对铜纳米线执行化学机械抛光工艺。其他纳米管或纳米线材料也可采用类似方法获得。

如图4所示，在一实施例中，导电层12的材料还可以是一维导电薄胶，一维导电薄胶包括分散介质123以及位于分散介质123中的金属颗粒124，金属颗粒124在分散介质123内有序排列，金属颗粒124起导电作用，分散介质123起分散作用，分散介质123一般具有热固性或热塑性，且一维导电薄胶具有各向粘接、纵向导电以及横向绝缘三大特性，从而实现第一接触垫102和第二接触垫112在垂直于第一芯片10的方向上一一对应电连接，同时一维导电薄胶具有更好的延展性，如此，能够更加充分的填充第一芯片10和第二芯片11之间的空隙。在一具体实施例中，金属颗粒124的材料包括金、银、镍、镍上镀金、锡合金中的一种或组合；分散介质的材料包括的SiO₂、SiN、Al₂O₃、TiO₂或者聚合物高分子钝化胶等材料。

如图2所示，在本公开另一实施例中，导电层12包括第一子层121和第二子层122，第一子层121覆盖第一介质层101和第一接触垫102，第二子层122覆盖第二介质层111和第二接触垫112，第一子层121和第二子层122键合连接。在实际操作中，可以首先在第一芯片10上形成第一子层121，第一子层121覆盖第一介质层101和第一接触垫102；在第二芯片11上形成第二子层122，第二子层122覆盖第二介质层111和第二接触垫112；接着，将第一子层121和第二子层122对应键合连接，第一子层121和第二子层122构成导电层12。第一子层121和第二子层122可以通过热压键合、熔融键合等工艺键合连接。在一些实施例中，在形成第一子层121之后，对第一子层121的上表面执行平坦化工艺，以使第一子层121的上表面平整；在形成第二子层122之后，对第二子层122的上表面执行平坦化工艺，以使第二子层122的上表面平整，如此，第一子层121和第二子层122具有平整的键合界面，提高键合效果。

第一子层121和第二子层122包括具有一维导电特性的纳米管或纳米线材料，第一子层121和第二子层122还可以是一维导电薄胶，且第一子层121和第二子层122的材料可以相同或不同。第一子层121和第二子层122的具体材料和形成方法如前所述，在此不再赘述。

本公开实施例还提供了一种半导体结构的制造方法，如图5所示，方法包括以下步骤：

步骤S101、形成第一芯片10和第二芯片11，第一芯片的上表面设置有多个第一接触垫，第二芯片的上表面设置有多个第二接触垫；

步骤S102、将第二芯片堆叠在第一芯片上，第二芯片设置有第二接触垫的一侧与第一芯片设置有第一接触垫的一侧通过导电层键合连接；其中，导电层的材料包括一维导电材料，多个第一接触垫和多个第二接触垫通过导电层一一对应电连接。

图6至图8为本公开实施例提供的半导体结构的制造方法的工艺流程图，图9至图10为本公开另一实施例提供的半导体结构的制造方法的工艺流程图。下面，结合图6至图10对本公开实施例的半导体结构的制造方法再做进一步详细的说明。

首先，执行步骤S101，如图6至图7所示，形成第一芯片10和第二芯片11，第一芯片10的上表面设置有多个第一接触垫102，第二芯片11的上表面设置有多个第二接触垫102。

多个第一接触垫102在第一芯片10的表面间隔设置，多个第二接触垫112在第二芯片11的表面间隔设置。在一实施例中，形成第一芯片10和第二芯片11，还包括：在第一芯片10上形成第一介质层101，多个第一接触垫102之间由第一介质层101间隔开；在第二芯片11上形成第二介质层111，多个第二接触垫112之间由第二介质层111间隔开。

再次参见图6，在实际操作中，可以先在第一芯片10的表面形成第一介质层101，接着对第一介质层101进行刻蚀形成第一开口S1，接着沉积第一导电材料(未图示)，第一导电材料(未图示)填充第一开口S1并覆盖第一介质层101，接着对第一导电材料(未图示)执行化学机械抛光工艺，以在第一开口S1内形成第一接触垫102。再次参见图7，类似的，可以通过如下方法形成第二介质层111和第二接触垫112：首先，将第二芯片11需要形成第二接触垫112的一侧朝上，接着在第二芯片11上形成第二介质层111，接着对第二介质层111进行刻蚀形成第二开口S2，接着沉积第二导电材料(未图示)，第二导电材料(未图示)填充第二开口S2并覆盖第二介质层111，接着对第二导电材料(未图示)执行化学机械抛光工艺，以在第二开口S2内形成第二接触垫112。

这里，第一介质层101的材料包括但不限于氧化物、氮化物、氮氧化物等；第二介质层111的材料也可以包括但不限于氧化物、氮化物、氮氧化物等；第一接触垫102和第二接触垫112的材料包括但不限于铜、金、银、铝、镍、钨、钛、锡、导电性石墨烯或碳纳米管中的一种或多种形成的合金。这里，第一介质层101和第二介质层111的材料可以相同。事实上，也可以采用不同的材料来分别形成第一介质层101和第二介质层111，在此不做具体限制。类似的，第一接触垫102和第二接触垫112的材料可以相同，也可以不同，在此不做具体限制。

第一芯片10和第二芯片11可以是逻辑芯片、存储芯片、模拟芯片、微控单元等，且第一芯片10和第二芯片11可以是同一类型的芯片或者不同类型的芯片。

接着，执行步骤S102，如图8和图1所示，将第二芯片11堆叠在第一芯片10上，第二芯片11设置有第二接触垫112的一侧与第一芯片10设置有第一接触垫102的一侧通过导电层12键合连接；其中，导电层12的材料包括一维导电材料，多个第一接触垫102和多个第二接触垫112通过导电层12一一对应电连接。

具体的，将第二芯片11堆叠在第一芯片10上，第二芯片11设置有第二接触垫112的一侧与第一芯片10设置有第一接触垫102的一侧通过导电层12键合连接，包括：

在第一芯片10上形成导电层12，导电层12覆盖第一介质层101和第一接触垫102；

将第二芯片11设置有第二键合垫112的一侧与导电层12键合连接。

但不限于此，还可以先在第二芯片11上形成覆盖第二介质层111和第二接触垫112的导电层12，接着将导电层12远离第二芯片11的一侧与第一芯片10设置有第一接触垫102的一侧键合连接。这里，键合方式包括热压键合、熔融键合等工艺。

在相关技术中，通常通过混合键合方式将第一芯片10和第二芯片11键合连接，具体的，第一介质层101和第二介质层111接触键合，第一接触垫102和第二接触垫112接触键合。然而，本公开的申请人经研究发现，在形成第一接触垫102时，由于第一介质层101与第一接触垫102的材料应力不同，导致在执行化学机械抛光工艺之后，第一介质层101和第一接触垫102的上表面可能不齐平。如图1所示，第一接触垫102的上表面可能高于或低于第一介质层101的上表面。类似的，在形成第二接触垫102时，由于第二介质层111与第二接触垫112的材料应力不同，导致在执行化学机械抛光工艺之后，第二介质层111和第二接触垫112的上表面可能不齐平，第二接触垫112的上表面可能高于或低于第二介质层111的上表面，如此，在将第一芯片10和第二芯片11进行混合键合时，第一介质层101和第二介质层111之间，以及第一接触垫102和第二接触垫112之间无法形成良好接触，导致键合效果差，降低半导体结构的性能。本公开实施例中的第一芯片10和第二芯片11通过导电层12键合连接，导电层12位于第一介质层101与第二介质层111之间，以及第一接触垫102和第二接触垫112之间，导电层12的材料包括一维导电材料，一维导电材料具有良好的延展性，采用一维导电材料作为第一芯片10和第二芯片11键合的中间层，虽然第一芯片10和第二芯片11的表面不平整，一维导电材料也能够完全填充第一芯片10和第二芯片11之间的空隙，增强键合强度，且一维导电材料在垂直于第一芯片10的方向上导电，在平面方向绝缘，实现第一接触垫102和第二接触垫112一一对应电连接，从而提高键合效果。

在一实施例中，在第一芯片10或第二芯片11上形成导电层12之后，对导电层12的上表面执行平坦化工艺，以使导电层12的上表面平整，如此，利于进一步提高键合效果。这里，平坦化工艺包括化学机械抛光工艺。

本公开实施例中的一维导电材料包括具有特定原子排列的材料，这种排列使得在其中移动的电子受到横向束缚，因此，一维导电材料在垂直于第一芯片10的方向上导电，在平面方向上绝缘。

如图3所示，在一实施例中，导电层12的材料为纳米线或纳米管材料，具体的，导电层12的材料包括碳纳米管、铜纳米线、银纳米线、镍纳米线、二氧化钛纳米线中的一种或组合，纳米线或纳米管的延伸方向为垂直于第一芯片10的方向，如此，导电层12在垂直于第一芯片10的方向上导电，在平面方向绝缘，实现第一接触垫102和第二接触垫112在垂直于第一芯片10的方向上一一对应电连接。

导电层12可以通过自下而上生长法、溶液法、模版法，并结合一种或多种薄膜沉积工艺来形成，薄膜沉积工艺包括化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀、化学镀、溅射、蒸发或其任何组合。下面以制备碳纳米管和铜纳米线为例进行具体说明。

采用自下而上生长法在第一芯片10或第二芯片11上生长碳纳米管的步骤包括：首先，在第一芯片10或第二芯片11上形成金属催化颗粒，金属催化颗粒可以通过首先在第一芯片10或第二芯片11上形成金属催化膜，接着对金属催化膜执行刻蚀工艺得到；金属催化颗粒可以是钴、镍、铁或它们的合金；接着，向反应腔内通入碳源气体并对其施加偏压，采用等离子增强化学气相沉积(PECVD)工艺自下而上生长碳纳米管，碳纳米管的生长方向总是趋向于与表面垂直的方向，还可以通过控制反应腔内的气流来控制碳纳米管的生长方向，也可以利用外加的电场或用流体方法来控制和对齐碳纳米管的方向，从而在垂直于第一芯片10或第二芯片11的方向上生长碳纳米管；接着，对碳纳米管执行化学机械抛光工艺使其上表面平整。可以通过类似的方法在第一芯片10或第二芯片11上生长其他的纳米管或纳米线材料，例如铜纳米线、银纳米线、镍纳米线、二氧化钛纳米线等。

还可以采用溶液法在第一芯片10或第二芯片11上形成碳纳米管，具体包括如下步骤：首先，将碳纳米管分散在高聚物有机溶液中，接着将第一芯片10或第二芯片11放入高聚物有机溶液中，由于分散在高聚物有机溶液中的碳纳米管与第一芯片10或第二芯片11之间的相互作用很强，比较容易得到大面积且均匀的碳纳米管薄膜。第一芯片10或第二芯片11可以先进行氨基化处理，碳纳米管管壁上的π电子与氨基的π电子具有很强的相互作用，碳纳米管很容易附着在经氨基化的第一芯片10或第二芯片11上。此外，还可以在高聚物有机溶液中加入NaHCO₃增强碳纳米管和第一芯片10或第二芯片11的相互作用。其他纳米管或纳米线材料也可采用类似方法获得。

可以采用模版法制备铜纳米线，具体步骤包括：首先，采用二次氧化法在第一芯片10或第二芯片11上制备氧化铝模版，氧化铝模版具有有序排列的纳米孔阵列；接着，对纳米孔阵列的底部进行刻蚀以使其贯穿，从而暴露出位于氧化铝模版下方的第一芯片10或第二芯片11的表面；接着，采用一种或多种薄膜工艺在纳米孔内沉积铜纳米线；接着，去除氧化铝模版并对铜纳米线执行化学机械抛光工艺。其他纳米管或纳米线材料也可采用类似方法获得。

如图4所示，在一实施例中，导电层12的材料还可以是一维导电薄胶，一维导电薄胶包括分散介质123以及位于分散介质123中的金属颗粒124，金属颗粒124在分散介质123内有序排列，金属颗粒124起导电作用，分散介质123起分散作用，分散介质123一般具有热固性或热塑性，且一维导电薄胶具有各向粘接、纵向导电以及横向绝缘三大特性，从而实现第一接触垫102和第二接触垫112在垂直于第一芯片10的方向上一一对应电连接，同时一维导电薄胶具有更好的延展性，如此，能够更加充分的填充第一芯片10和第二芯片11之间的空隙。在一具体实施例中，金属颗粒124的材料包括金、银、镍、镍上镀金、锡合金中的一种或组合；分散介质123的材料包括的SiO₂、SiN、Al₂O₃、TiO₂或者聚合物高分子钝化胶等材料。

如图9至图10以及图2所示，在本公开另一实施例中，

将第二芯片11堆叠在第一芯片10上，第二芯片11设置有第二接触垫112的一侧与第一芯片10设置有第一接触垫102的一侧通过导电层12键合连接，包括：

在第一芯片10上形成第一子层121，第一子层121覆盖第一介质层101和第一接触垫102；

在第二芯片11上形成第二子层122，第二子层122覆盖第二介质层111和第二接触垫112；

将第一子层121和第二子层122对应键合连接，第一子层121和第二子层122构成导电层12。

这里，第一子层121和第二子层122可以通过热压键合、熔融键合等工艺键合连接。

在一些实施例中，由于第一芯片10和第二芯片11在形成第一子层121之后，对第一子层121的上表面执行平坦化工艺，以使第一子层121的上表面平整；在形成第二子层122之后，对第二子层122的上表面执行平坦化工艺，以使第二子层122的上表面平整，如此，第一子层121和第二子层122具有平整的键合界面，提高键合效果。

第一子层121和第二子层122包括具有一维导电特性的纳米管或纳米线材料，第一子层121和第二子层122还可以是一维导电薄胶，且第一子层121和第二子层122的材料可以相同或不同。第一子层121和第二子层122的具体材料和形成方法如前所述，在此不再赘述。

应当说明的是，本领域技术人员能够对上述步骤顺序进行变换而并不离开本公开的保护范围，以上所述，仅为本公开的可选实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种半导体结构，其特征在于，包括：

第一芯片，所述第一芯片的上表面设置有多个第一接触垫；

第二芯片，堆叠在所述第一芯片上，所述第二芯片邻近所述第一芯片的一侧设置有多个第二接触垫；

导电层，位于所述第一芯片和所述第二芯片之间，所述第一芯片和所述第二芯片通过所述导电层键合连接；其中，

所述导电层的材料包括一维导电材料，多个所述第一接触垫和多个所述第二接触垫通过所述导电层在垂直于所述第一芯片的方向一一对应电连接。

2.根据权利要求1所述的半导体结构，其特征在于，所述第一芯片还包括第一介质层，所述第一介质层位于所述第一芯片的上表面，多个所述第一接触垫之间由所述第一介质层间隔开；所述第二芯片还包括第二介质层，所述第二介质层位于所述第二芯片邻近所述第一芯片的一侧，多个所述第二接触垫之间由所述第二介质层间隔开，所述导电层位于所述第一介质层与所述第二介质层之间，以及所述第一接触垫和所述第二接触垫之间。

3.根据权利要求2所述的半导体结构，其特征在于，所述导电层包括第一子层和第二子层，所述第一子层覆盖所述第一介质层和所述第一接触垫，所述第二子层覆盖所述第二介质层和所述第二接触垫，所述第一子层和所述第二子层键合连接。

4.根据权利要求1所述的半导体结构，其特征在于，所述导电层的材料包括碳纳米管、铜纳米线、银纳米线、镍纳米线、二氧化钛纳米线中的一种或组合。

5.根据权利要求1所述的半导体结构，其特征在于，所述导电层的材料包括一维导电薄胶，所述一维导电薄胶包括分散介质以及位于所述分散介质中的金属颗粒。

6.根据权利要求5所述的半导体结构，其特征在于，所述金属颗粒的材料包括金、银、镍、镍上镀金、锡合金中的一种或组合。

7.一种半导体结构的制造方法，其特征在于，包括：

形成第一芯片和第二芯片，所述第一芯片的上表面设置有多个第一接触垫，所述第二芯片的上表面设置有多个第二接触垫；

将所述第二芯片堆叠在所述第一芯片上，所述第二芯片设置有第二接触垫的一侧与所述第一芯片设置有第一接触垫的一侧通过导电层键合连接；其中，

所述导电层的材料包括一维导电材料，多个所述第一接触垫和多个所述第二接触垫通过所述导电层在垂直于所述第一芯片的方向一一对应电连接。

8.根据权利要求7所述的制造方法，其特征在于，形成第一芯片和第二芯片，还包括：在所述第一芯片上形成第一介质层，多个所述第一接触垫之间由所述第一介质层间隔开；在所述第二芯片上形成第二介质层，多个所述第二接触垫之间由所述第二介质层间隔开。

9.根据权利要求8所述的制造方法，其特征在于，将所述第二芯片堆叠在所述第一芯片上，所述第二芯片设置有第二接触垫的一侧与所述第一芯片设置有第一接触垫的一侧通过导电层键合连接，包括：

在所述第一芯片上形成导电层，所述导电层覆盖所述第一介质层和所述第一接触垫，并对所述导电层的上表面执行平坦化工艺，以使所述导电层的上表面平整；

将所述第二芯片设置有第二键合垫的一侧与所述导电层键合连接。

10.根据权利要求8所述的制造方法，其特征在于，将所述第二芯片堆叠在所述第一芯片上，所述第二芯片设置有第二接触垫的一侧与所述第一芯片设置有第一接触垫的一侧通过导电层键合连接，包括：

在所述第一芯片上形成第一子层，所述第一子层覆盖所述第一介质层和所述第一接触垫，并对所述第一子层的上表面执行平坦化工艺，以使所述第一子层的上表面平整；

在所述第二芯片上形成第二子层，所述第二子层覆盖所述第二介质层和所述第二接触垫，并对所述第二子层的上表面执行平坦化工艺，以使所述第二子层的上表面平整；

将所述第一子层和所述第二子层对应键合连接，所述第一子层和所述第二子层构成所述导电层。