JP7093405B2 - エネルギー貯蔵インターポーザ・デバイスおよび製造方法 - Google Patents

エネルギー貯蔵インターポーザ・デバイスおよび製造方法 Download PDF

Info

Publication number
JP7093405B2
JP7093405B2 JP2020510575A JP2020510575A JP7093405B2 JP 7093405 B2 JP7093405 B2 JP 7093405B2 JP 2020510575 A JP2020510575 A JP 2020510575A JP 2020510575 A JP2020510575 A JP 2020510575A JP 7093405 B2 JP7093405 B2 JP 7093405B2
Authority
JP
Japan
Prior art keywords
energy storage
nanostructures
conductive
interposer
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020510575A
Other languages
English (en)
Other versions
JP2020532857A (ja
Inventor
シャフィクル カビル エム
ヨハンソン アンデシュ
アミン サーレム ムハンマド
アンデション リキャルド
デスマリス ビンセント
Original Assignee
スモルテク アクティエボラーグ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スモルテク アクティエボラーグ filed Critical スモルテク アクティエボラーグ
Publication of JP2020532857A publication Critical patent/JP2020532857A/ja
Application granted granted Critical
Publication of JP7093405B2 publication Critical patent/JP7093405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Battery Mounting, Suspending (AREA)

Description

本発明は、第１の電気回路要素および第２の電気回路要素を、電気的および機械的に相互接続するためのインターポーザ・デバイスに関する。本発明はまた、そのようなインターポーザ・デバイスの製造方法に関する。
電子デバイスは動作するために電気エネルギーを必要とする。ポータブル電子デバイスでは、通常、バッテリーが提供され、そして、電気エネルギーはバッテリーから引き出されて、電子デバイスに含まれる集積回路に電力を供給される。また、システムレベルのパフォーマンスを継続的に改善している多くの要因は、より高いデータ転送速度、シグナルインテグリティ、メモリ帯域幅、電源および熱管理機能などを備えたより小さなフォームファクターを含む。しかし、これらに限定されるものではない。最も重要なのは、今日の統合されたポータブル製品に対して、少なくともこれらの指標の改善に継続的に取り組んでいることである。シリコン貫通ビア（ＴＳＶ）技術の成熟度は、小さなフォームファクターアセンブリ内に密接にコロケートしているロジック、アナログ、センサーおよびメモリの同質および異質の統合の巨大な可能性を開いた。また、ＴＳＶテクノロジーのブレークスルーと成熟により、インターポーザのパッケージング技術を次のレベルに進める可能性を活用できるようになった。ＴＳＶを含むインターポーザのいくつかの良い例が、特許ＵＳ８４２６９６１Ｂ２、ＵＳ８９２８１３２Ｂ２、ＵＳ８４２６９６１Ｂ２、ＵＳ８２６３４３４Ｂ２に開示されている。インターポーザ技術の適応は、半導体業界で着実に増加している。インターポーザテクノロジーは、異種ダイのパッケージ化を可能にし、ＴＳＶによる短い相互接続ライン、統合受動デバイス（ＩＰＤ：ｉｎｔｅｇｒａｔｅｄ ｐａｓｓｉｖｅ ｄｅｖｉｃｅ）、垂直パッケージ統合などを含む複数の利点をもたらす。このような統合により、ＴＳＶインターポーザ、例えば、でロジックとメモリ上で、異なるタイプのダイを互いに近くに配置できるように高密度Ｉ／Ｏを得るこのような技術は、２．５Ｄパッケージング技術とも呼ばれる。また、シリコンダイを上下に積み重ねることができ、これにより、定義されたコンポーネントの物理領域が削減される。このような階層間スタックは、３Ｄパッケージングテクノロジと呼ばれる。
しかしながら、このような密集したダイの統合には、価格が伴う場合がある。多くの低電力、高速集積回路は、回路ブロックに位置するトランジスタの連続スイッチングにより生成される電気ノイズに非常に敏感である。この問題の既知の解決策は、電力変動に起因するノイズを最小限に抑えるために、いわゆるデカップリングキャパシタを用いる回路を接続することである。デカップリングキャパシタは、本質的に電荷をローカルに格納する。これは、トランジスタのスイッチング段階での突然の変動または電圧変動を補償するために必要なエネルギーを提供できる。これにより、電圧ノイズを最小限に抑えて、回路がスムーズに機能し続けるようにし、それにより、パフォーマンスが向上する。
回路の周波数が上がると、インダクタンスの影響がより重要になることもまた知られている。したがって、重要な改善点は、相互接続ラインから来る寄生インダクタンスの低減に役立つ意図した回路に可能な限り近づけて、このようなデカップリングキャパシタを使用することである。統合されたデカップリングキャパシタを製造するために多くのアプローチが行われた。例えば、ゲート誘電体層の一部を活用すること、回路の金属層間のスペース、多層異種材料積層キャパシタ構造等を活用することである。しかしながら、そのようなアプローチは、アクティブなシリコン領域の実質的なフットプリント、誘電体漏れ、寄生抵抗の必要性、あるいは、平行平板面積によって、または処理の複雑さやコストから定義される単位面積あたりの静電容量における増加の基本的な制限によって制限されていること、のいずれかで苦しんでいる。種々のアプローチの良い例は、ＵＳ７４１６９５４Ｂ２特許に開示されている。
インターポーザにシリコンベースのキャパシタを内蔵することの利点は、特許ＵＳ７５１８８８１Ｂ２で説明されている。このような統合により、キャパシタ内蔵インターポーザに接続できる集積（ＩＣ）回路デバイスの電圧ノイズを低減できる。本開示の主な進歩は、ＩＣが接続される場所であるインターポーザの表面に統合することによりキャパシタがＩＣに近づいたことである。このようなアプローチのバリエーションは、ＵＳ７４８８６２４Ｂ２に開示されている。そこでは、インターポーザ内の集積キャパシタに基づいた複数のシリコンを構成する方法が説明されている。集積キャパシタのさらに別の例は、ＵＳ８６１８６５１Ｂ１に開示されている。そこでは、シリコンコンデンサは、ブラインドＴＳＶビア内に形成される。シリコントレンチベースのキャパシタの別の例は、米国特許第９２３６４４２Ｂ２号に開示されている。キャパシタデバイスの製造に高アスペクト比のシリコントレンチが使用されている。トレンチキャパシタ製造方法の変形は、米国特許第９２５７３８３Ｂ２号に開示されている。
したがって、従来のシリコンベースの埋め込み高アスペクト比トレンチキャパシタ技術が、量産に使用されるように成熟し、今日のスマートフォンのパッケージに見出すことができる。しかしながら、小型化の傾向を考えると、単位面積あたりのキャパシタ密度、望ましくない寄生抵抗、処理中のシリコン基板の膜応力の増加、製造の複雑化と機能ごとのコストの経済性の増大を調整する能力により、シリコンベースのキャパシタ技術の可能性は限られている。
典型的なインターポーザは、バルク半導体材料、例えば、相互接続としてＴＳＶを必要とする可能性のあるシリコンの薄いスラブで作られている。ＴＳＶビアは、ＵＳ９３４９６６９Ｂ２に開示されているように、ビアからの最適でない応力分布、および、結合基板とインターポーザの間の熱膨張係数（ＣＴＥ）の不一致のために信頼性の課題を引き起こす可能性がある。さらに、ＭＩＭキャパシタなどの基本的なトレンチベースのキャパシタ技術は、高いトレンチ密度を有するシリコンに大きな引張応力を誘発する可能性がある。したがって、シリコンウェーハは、ＵＳ８９６３２８７Ｂ１に開示されているように、上向きに反るか、または曲がる可能性がある。
さらに、多くの集積回路の場合、エネルギーを局所的に格納することも望ましい。しかしながら、集積回路内の局所エネルギー格納は、貴重なスペースや処理を使用し、そのどちらも、いわゆるフロントエンド製造プロセス標準と互換性がないことがあり得、または、経済的に有利ではない、あるいは、それらの組み合わせであることがあり得る。
さらに、集積回路を、ＳｏＣやＳｉＰパッケージなどシステムにパッケージングする多くの場合、処理の複雑さや処理コストを増やすことなく、インターポーザ・デバイスの厚さを制御できることが望ましい。したがって、インターポーザアセンブリテクノロジーを、さらに改善することができる多くの道が明らかに存在する。そして、本明細書に記載の発明の開示は、よりスマートで、フィルムストレスを低減した、より優れた費用対効果の高いインターポーザ、インターポーザの厚さのより良い制御と追加された機能がアセンブリプラットフォームとして使用されることを可能にすることに貢献することを意図する。
先行技術の上記およびその他の欠点を考慮して、本発明の目的は、コンパクトな局所エネルギー貯蔵、および／または電子デバイスのデカップリングを提供することである。
本発明の第１の態様によれば、したがって、第１の電気回路要素および第２の電気回路要素を電気的、機械的に相互接続するインターポーザ・デバイスが提供される。このインターポーザ・デバイスは、第１の電気回路要素に電気的、機械的に接続される第１サイド、および、第１サイドの反対側に、第２の電気回路要素に電気的、機械的に接続される第２サイドを有する。ここで、インターポーザ・デバイスは、エネルギー貯蔵デバイスの第１サイドの第１導体パターンを備える。この第１導体パターンは、第１電気回路要素が、電気的、機械的に第１の導体パターンに接続されるとき、第１電気回路要素によってカバーされるインターポーザ・デバイスの一部を規定する。インターポーザ・デバイスは、さらに、第２電気回路要素に電気的機械的に接続されるエネルギー貯蔵デバイスの第２サイドの第２導体パターンを備える。この第２の導体パターンは、第１の導体パターンに電気的に結合されている。そして、インターポーザ・デバイスは、さらに、第１電気回路要素によってカバーされるインターポーザ・デバイスの部分内に配置された複数のナノ構造エネルギー貯蔵デバイスを備える。各ナノ構造エネルギー貯蔵デバイスは、少なくとも第１の複数の導電性ナノ構造と、第１の複数の導電性ナノ構造体に各ナノ構造を埋め込む伝導制御材料と、第１の複数のナノ構造内の各ナノ構造に接続された第１電極と、伝導制御材料による第１の複数のナノ構造における各ナノ構造から分離された第２電極とを含む。ここで、第１電極と第２電極の少なくとも一方は、第１電気回路要素へのナノ構造エネルギー貯蔵デバイスの電気接続を可能にするために第１導体パターンに接続されている。
第１電極は、ナノ構造に導電的に接続することができる。そのため、ＤＣ電流が第１電極からナノ構造に流れることができる。
伝導制御材料によって、第２電極と、エネルギー貯蔵を可能にするために、第１の複数のナノ構造におけるナノ構造との間の電気伝導を防止するなど制御する材料を理解する必要がある。
第１の電気回路要素および第２の電気回路要素のそれぞれまたはいずれかは、例えば、集積回路、パッケージ化された電子部品、またはＰＣＢ ＦＲ－４基板のような回路基板を含む、電子デバイスの電気部品でありえる。
第１の電気回路素子は、インターポーザ・デバイスよりも小さな表面積を有し得る。
第１の導体パターンは、第１の電気回路要素に含まれる対応するコネクタへの電気的接続を可能にするコネクタを含み得る。
第２の導体パターンは、第２の電気回路要素に含まれる対応するコネクタへの電気接続を可能にするコネクタを含むことができる。
第１導体パターンと第２導体パターンは、互いに容量的にまたは直接導電的に接続されることができる。例えば、インターポーザ・デバイスは、インターポーザ・デバイスの第１サイドの第１導体パターンを、インターポーザ・デバイスの第２サイドの第２導体パターンと相互接続する複数の貫通導体を含むことができる。
本発明は、たとえば、電気ビア、サーマルビア、他の機能ビア、または、インターポーザの薄膜誘導応力またはＣＴＥミスマッチをサポートまたは補償するための足場構造（ｓｃａｆｆｏｌｄ ｓｔｒｕｃｔｕｒｅ）など異なるタイプのビアを提供することを意図している。
本発明は、コンパクトな局所エネルギー貯蔵および／または効率的でコンパクトなデカップリングを第１の電気回路要素でカバーすべき複数のナノ構造エネルギー貯蔵デバイスを含むインターポーザ・デバイスを使用して便利に提供できることの具現化に基づいている。この方法では、かなりのエネルギー貯蔵能力を、高価でスペースを消費する外部コンポーネントの必要がなく提供できる。そして、追加された側面エリア（ｌａｔｅｒａｌ ａｒｅａ）がないか、最小限である。さらに、非常にコンパクトな方法で既存の集積回路にローカルエネルギー貯蔵機能を提供できる。本発明は、また、従来のインターポーザ基板に比べて薄くて滑らかであるインターポーザ・デバイスを可能にするインターポーザ・デバイスの垂直方向の厚さを自由に制御できるようにすることを考えている。さらに、このインターポーザ・デバイスは、一般的な集積回路よりも高い温度で処理でき、ナノ構造の構成の自由度を高める、および／または、よりコスト効率の高い処理を可能にする。
実施形態では、したがって、本発明は、キャパシタとエネルギー貯蔵の両方の要件を満たすエネルギー貯蔵デバイスに合わせて調整することができる集積キャパシタインターポーザ・デバイスを可能にすることを意図する。本発明によるインターポーザ・デバイスの実施形態は、また、特定の回路のニーズまたはアセンブリ要件に必要な静電容量エネルギー密度を調整するのに適していると考えられる。したがって、本発明の実施形態は、設計および幾何学的プロファイル、費用対効果の高い処理と産業上のスケーラビリティの自由を可能にする。実施形態では、本発明はまた、電極特性、重要な効果的な表面積の強化および電荷蓄積デバイスの幾何学的プロファイルの制御に影響を与える電極材料として、ナノ構造の成長を制御することを可能にする。
実施形態では、インターポーザ・デバイスは、絶縁材上に形成される再配線層をさらに備えることができ、この再分配層は、第１の導電部分、および、第１の導体パターンを少なくとも部分的に形成する第２導電部、および、第１および第２導電部を相互に分離する絶縁部を含む。
第１の導電部を、複数のナノ構造エネルギー貯蔵デバイスにおける第１ナノ構造エネルギー貯蔵デバイスの第１電極および第２電極のうちの１つに接続することができる。そして、第２導電部を、第１のナノ構造エネルギー貯蔵デバイスとは異なる、複数のナノ構造エネルギー貯蔵デバイスにおける第２ナノ構造エネルギー貯蔵デバイスの第１電極および第２電極のうちの１つに接続することができる。
実施形態では、回路および信号伝搬のニーズに合わせるために、信号ルーティングまたは再配布導電層用に複数の導電性電極を持つことが考えられる。
実施形態では、第１の導電部は、第１電極および第２電極のうちの１つを構成することができる。そして、第２の伝導部分は、第１電極および第２電極のうちの他方を構成することができる。
種々の実施形態によれば、第１の複数の導電性ナノ構造中の導電性ナノ構造は、垂直ナノ構造であることができる。
種々の実施形態によれば、導電性ナノ構造は、薄膜または薄膜のスタックの形で提供される。
インターポーザ・デバイスは、絶縁デバイス層部分を備えたデバイス層を備えることができ、そして、垂直ナノ構造は、絶縁デバイス層部分上に成長させることができる。
成長したナノ構造の使用により、ナノ構造の特性の広範な調整が可能になる。例えば、成長条件は、各ナノ構造の大きな表面積を与える形態を達成するために選択することができる。これにより、ナノ構造エネルギー貯蔵デバイスのエネルギー貯蔵容量が増加することができる。
ナノ構造は、有利なことに、カーボンナノファイバー、カーボンナノチューブまたは炭化物由来のカーボンナノ構造などのカーボンナノ構造であり得る。
ナノ構造は、有利なことに、銅、アルミニウム、銀、導電性のあるシリサイドまたは他の種類のナノワイヤなどのナノワイヤであり得る。
ナノ構造は、有利なことに、グラフェンまたは他の２Ｄナノ構造フィルムなどの２Ｄ薄膜の形態であり得る。
種々の実施形態によれば、第１の電極は、絶縁デバイス層と第１の複数の導電性ナノ構造内の各ナノ構造との間に配置することができる。これらの実施形態では、第１の複数のナノ構造のナノ構造を、第１電極から、すなわち、導電性材料から成長させることができる。
実施形態によれば、伝導制御材料は、第１の複数の導電性ナノ構造体における各ナノ構造のコンフォーマルコーディングとして有利に配置され得る。
実施形態によれば、第２電極は、伝導制御材料をカバーすることができる。
第２電極材料は、伝導制御材料上のコンフォーマルコーティング（ｃｏｎｆｏｒｍａｌ ｃｏａｔｉｎｇ）として有利に配置され得る。
いくつかの実施形態では、第１の電極は、第１の複数のナノ構造内のナノ構造とインターポーザ基板の絶縁表面部分との間の連続電極層であり得る。また、第２電極は、伝導制御材料によって第２の電極が第１の複数のナノ構造から分離されるように伝導制御材料をカバーする連続電極層であり得る。これらの実施形態では、伝導制御材料は、有利なことに、第２電極の非常に大きな総面積を提供するナノ構造で、実質的にコンフォーマルであり得る。
種々の実施形態によれば、さらに、ナノ構造エネルギー貯蔵デバイスはさらに、伝導制御材料に埋め込まれている第２の複数の導電性ナノ構造を備えることができる。第１の複数のナノ構造におけるナノ構造に関しては、第２の複数のナノ構造内のナノ構造は、有利なことに、垂直ナノ構造であることができる。
そのような実施形態では、第２の電極は、第２の複数のナノ構造において、各ナノ構造に導電的に接続されることができる。
第２の複数の導電性ナノ構造内の各ナノ構造は、有利なことに、第２電極から成長させることができる。
第２電極、または第２電極の一部は、代わりに、第２の複数のナノ構造における、ナノ構造の先端に接続することができる。そのような実施形態では、ナノ構造が成長し、伝導制御材料に埋め込まれることができ、たとえば、ドライまたはウェットエッチングまたは研磨による、伝導制御材料の除去により、ナノ構造の先端が露出することができる。
さらなる実施形態によれば、第１電極または第１電極の一部は、また、第１の複数のナノ構造内のナノ構造の先端に接続されることができる。そのような実施形態では、ナノ構造が成長し、伝導制御材料に埋め込まれることができ、たとえば、ドライまたはウェットエッチングまたは研磨による、伝導制御材料の除去により、ナノ構造の先端が露出することができる。したがって、第１電極と第２電極の両方が、ナノ構造の成長後に提供され得る。
種々の実施形態によれば、ナノ構造エネルギー貯蔵デバイスは、２Ｄフィルム形式または２Ｄフィルム形式の多層の、伝導制御材料に埋め込まれている複数の導電性ナノ構造を含むことができる。２Ｄフィルムの形のナノ構造に関しては、有利なことに、２Ｄフィルムナノ構造として成長させることができる。
インターポーザの実施形態において、本発明は、内部応力の問題を回避することを意図している。
本発明は、また、ウエハーレベルの処理とパネルレベルの処理において使用されることも意図している。
本発明は、ファンアウトウエハーレベルパッケージングで使用されることも意図している。
本発明は、ストレージデバイス、ビア、熱管理、機械的およびＣＴＥに起因するミスマッチ安定性の足場等を含む、種々の機能が組み込まれたインターポーザ・デバイスを作成するボトムアップアプローチを導入することを意図している。
種々の実施形態によれば、ナノ構造エネルギー貯蔵デバイスは、ナノ構造キャパシタであり得る。また、伝導制御材料は誘電材料であり得る。ナノ構造キャパシタでは、第１の複数のナノ構造における、第２電極への導電性ナノ構造からの電気伝導を防ぐことにより伝導制御材料はエネルギー貯蔵を提供する。これにより、ナノ構造で－誘電体界面において、エネルギーを電荷の蓄積によって蓄えることができる。誘電体は、有利なことに、いわゆるＨｉｇｈ－κ絶縁体であり得る。高誘電率材料、例えば、ＨｆＯｘ、ＴｉＯｘ、ＴａＯｘまたは他のよく知られたＨｉｇｈ－κ絶縁体である。または、誘電体は、ポリマーベース、例えば、ポリプロピレン、ポリスチレン、ポリ（ｐ－キシリレン）、パリレンなどであり得る。他のよく知られた誘電体材料、ＳｉＯｘやＳｉＮｘなども伝導制御層として使用することができる。任意の他の適切な伝導制御材料が適切に使用され得る。伝導制御材料は、ＣＶＤ、熱プロセス、ＡＬＤまたはスピンコーティングまたはスプレーコーティング、または業界で使用されるその他の適切な方法で堆積させることができる。
他の実施形態によれば、ナノ構造エネルギー貯蔵デバイスは、ナノ構造バッテリーであり得、また、伝導制御材料は電解質であり得る。ナノ構造電池では、伝導制御材料は、電解質を介したイオンの輸送を可能にすることにより、エネルギー貯蔵を提供する。適切な電解質は、固体または半固体の電解質であり、固体結晶、セラミック、電解質として機能するガーネットまたはポリマーまたはゲルチタン酸ストロンチウム、イットリア安定化ジルコニア、ＰＭＭＡ、ＫＯＨなどの選択された形態であり得る。
伝導制御電解質材料は、ＣＶＤ、熱プロセス、またはスピンコーティング、スプレーコーティング、または業界で使用されるその他の適切な方法を介して堆積させることができる。
本発明の様々な実施形態によるインターポーザ・デバイスは、インターポーザ・デバイスに接続された集積回路の動作にエネルギーを提供するために、ナノ構造エネルギー提供デバイスを可能にするため、比較的大量のエネルギーを保存するように構成できる。他の実施形態によれば、ナノ構造エネルギー提供デバイスを、例えば、ナノ構造エネルギー提供デバイスが、ＲＦ周波数の電気的短絡として機能するデカップリングキャパシタとして機能することを可能にするために、電圧高調波または過渡変動によるＤＣラインの妨害を制限して、必要な比較的少量のエネルギーを保存するに構成することができる。
また、本発明の様々な実施形態によるインターポーザ・デバイスは、有利なことに、電気的に第１の電気回路要素をさらに備え、そして、インターポーザ・デバイスの第１サイに第１の導体パターンに機械的に接続されている電子デバイスに含めることができる。それにより、第１の導体パターンによって規定されるインターポーザ・デバイスの部分をカバーする。
電子部品は、ハンドヘルド電子デバイスなど電子デバイスに含まれることができる。
本発明のさらなる態様によれば、電気的および機械的に電気回路要素に接続されたエネルギー貯蔵デバイスが提供される。ここで、エネルギー貯蔵デバイスは、第１の電気回路要素が第１導体パターンに接続されている場合、電気回路要素でカバーされるインターポーザ・デバイスの一部を定義する導体パターンと、電気回路要素でカバーされるインターポーザ・デバイスの部分内に配置された複数のナノ構造エネルギー貯蔵デバイスとを含む。各ナノ構造エネルギー貯蔵デバイスは、少なくとも第１の複数の導電性ナノ構造と、第１の複数の導電性ナノ構造体における、各ナノ構造を埋め込む伝導制御材料と、第１の複数のナノ構造内の各ナノ構造に接続された第１電極と、伝導制御材料による第１の複数のナノ構造において、各ナノ構造から分離された第２の電極と含む。ここで、第１電極と第２電極の少なくとも一方は、ナノ構造エネルギー貯蔵デバイスの、電気回路要素への電気接続を可能にするように導体パターンに接続されている。
実施形態では、エネルギー貯蔵デバイス（または上記のインターポーザ・デバイス）は、３Ｄ垂直フォーマットにおいて、エネルギー貯蔵デバイスの数と電力貯蔵密度／能力を増やすために、多層形式で互いに積み重ねることができる。エネルギー貯蔵デバイス（またはインターポーザ・デバイス）は、エネルギー貯蔵デバイスが電気エネルギーを受け取って貯蔵できるような方法で相互接続を通じて各層に直接接続でき、必要に応じて、接続されている電子デバイスに保存された電気エネルギーを供給することができる。
実施形態では、エネルギー貯蔵デバイス（または上記のインターポーザ・デバイス）は、電子デバイス（スマートフォン、ラップトップ、センサーまたはその他の携帯用バッテリー駆動デバイス）のエネルギー供給システムに含まれることができる。エネルギー貯蔵デバイス（またはインターポーザ・デバイス）は、電子デバイスのバッテリーに直接接続でき、および／または、エネルギー貯蔵デバイスが電気エネルギーを受け取って貯蔵できるような方法で、電子デバイスのエネルギー管理システムに含まれることができ、必要に応じて、保存された電気エネルギーを電子デバイスに供給することができる。特に、そのような蓄えられたエネルギーは、通常のバッテリー寿命を延ばすか、および／または、電力管理システムを改善するか、および／または、必要な追加電力を即座に提供できるように不要な電力サージやリップル（電圧ノイズ）に対処するか、のために使用することができる。
本発明の別の態様によれば、電気的にインターポーザ・デバイスを製造し、そして、第１の電気回路要素および第２の電気回路要素を機械的に相互接続する方法が提供される。この方法は、基板を用意するステップと、基板上に第１のデバイス層、絶縁部を含む第１デバイス層、第１の電気回路要素への電気接続用第１の導体パターンを規定する導電部、および、第１電極を形成するステップと、第１の複数のナノ構造内の各ナノ構造が、第１電極に電気的に接続されているように、第１電極上に少なくとも第１の複数の導電性ナノ構造を形成するステップと、伝導制御材料において、第１の複数の導電性ナノ構造に各ナノ構造を埋め込むステップであって、これにより、第１デバイス層上にナノ構造エネルギー貯蔵デバイス層を形成する、ステップと、伝導制御材料による第１の複数のナノ構造体において、第２電極は各ナノ構造から分離されているように、第２電極を提供するステップと、ナノ構造エネルギー貯蔵デバイス層上に第２のデバイス層を形成するステップであって、第２デバイス層は絶縁部を含み、導電部は、第２の電気回路要素への電気接続用の第２の導体パターンを規定する、ステップと、ナノ構造エネルギー貯蔵デバイス層を通して、第１の導体パターンと第２の導体パターンを相互接続するための導電性構造を形成するステップと、基板を取り外すステップと、のステップを含む。
本発明の様々な実施形態による方法のステップは、必ずしも特定の順序で実行する必要はない。例えば、ナノ構造は、第２の電極が提供される前に形成することができることに留意する。または、第２電極は、ナノ構造の形成前に提供され得る。さらに、ナノ構造エネルギー貯蔵デバイス層を通す導電性構造（ビアなど）は、第２デバイス層の形成前または後に形成することができる。または、導電性構造（ビアや足場など）は、ナノ構造エネルギー貯蔵デバイスの形成の前に形成され得る。
電極は、フォトリソグラフィー、スパッタリング、蒸発、電鋳、シリサイド化などを通じて、任意の適切な方法で提供され得る。
誘電体および／または電解質は、原子層堆積、スパッタリング、蒸発、スピニング、ドロップキャスティング、など、または当技術分野で知られている他の任意の適切な方法など任意の適切な方法で提供され得る。実施形態において、誘電体および／または電解質の多層を、必要に応じて便利に提供できる。
実施形態によれば、少なくとも第１の複数の導電性ナノ構造を形成するステップは、第１の再分配層上にパターン化された触媒層を提供するステップと、触媒層から第１の複数の導電性ナノ構造内の各ナノ構造を成長させるステップと、のステップを含むことができる。いくつかの実施形態によれば、電極は触媒層と同じ材料であり得る。いくつかの実施形態によれば、触媒層は、ナノ構造を成長させる触媒として、また電極として使用する底部として触媒層の上部を利用するために、都合よく十分に厚くあることができる。
本発明のこの第２の態様のさらなる実施形態、および、第２の態様により得られる効果は、本発明の第１の態様に関して上述したものと大部分類似している。
本発明のこれらおよび他の態様を、本発明の例示的な実施形態を示す添付図面を参照して、ここでより詳細に説明する。ここで、
図１は、本発明の例示的な実施形態による、電子アセンブリの形で、インターポーザ・デバイスのアプリケーションを概略的に示している。 図２Ａ－Ｂは、本発明による、インターポーザ・デバイスに含まれるナノ構造エネルギー貯蔵デバイスの２つの実施形態を概略的に示す。 図２Ａ－Ｂは、本発明による、インターポーザ・デバイスに含まれるナノ構造エネルギー貯蔵デバイスの２つの実施形態を概略的に示す。 図３は、本発明による、インターポーザ・デバイスに含まれるナノ構造エネルギー貯蔵デバイスのさらなる実施形態を概略的に示す。 図４は、本発明による、製造方法の例示的な実施形態を示すフローチャートである。 図５Ａ－図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。 図５Ａ－図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。 図５Ａ－図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。 図５Ａ－図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。 図５Ａ－図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。 図５Ａ－図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。
本願の詳細な説明では、エネルギー貯蔵インターポーザ・デバイスの様々な実施形態は、主に、ナノ構造キャパシタの形のナノ構造エネルギー貯蔵デバイスを含むエネルギー貯蔵インターポーザ・デバイスを参照して説明される。
これは決して本発明の範囲を制限するものではなく、例えば、ナノ構造電池またはナノ構造キャパシタ、ナノ構造電池を含むインターポーザ・デバイス同様に含まれていることに留意する。
図１は、本発明の一実施形態による、ここでは、第１の集積回路（ＩＣ）３の形での第１の電気回路要素と、ここでは、第２のＩＣ ５の形での第２の電気回路要素と、第１のＩＣ３と第２のＩＣ５を電気的および機械的に相互接続する、本発明の一実施形態によるインターポーザ・デバイス７とを備える電子デバイス１を概略的に示している。
インターポーザ・デバイス７は、インターポーザ・デバイス７の第１サイド１１上に第１の導体パターン９を含む。インターポーザ・デバイス７の第２のサイド１５上に第２の導体パターン１３を含む。図１に概略的に示されているように、第１の導体パターン９（インターポーザ・デバイス７への第１のＩＣ３の電気的および機械的接続用のコネクタ）は、第１のＩＣが第１導体パターン９に電気的および機械的に接続されている場合、第１のＩＣ３でカバーされるインターポーザ・デバイス７の（図１の破線で囲まれている領域によって示される）部分１７を定義する。同様に、第２の導体パターン１３は、インターポーザ・デバイス７への、第２のＩＣ５の対応するコネクタ１９の電気的および機械的接続を可能にするように構成される。図１にも模式的に示されているように、第２の導体パターン１３は、ここでは、インターポーザ・デバイス７を通って延びるビア２１によって第１の導体パターン９に電気的に結合されている。
図１のインターポーザ・デバイス７は、さらに、第１のＩＣ３によってカバーされたインターポーザ・デバイス７の部分１７内に配置されている、第１のナノ構造エネルギー貯蔵デバイス２３ａおよび第２のナノ構造エネルギー貯蔵デバイス２３ｂを含む。
第１のナノ構造エネルギー貯蔵デバイス２３ａおよび第２のナノ構造エネルギー貯蔵デバイス２３ｂのそれぞれは、少なくとも第１の複数の導電性ナノ構造、および、ナノ構造を埋め込む伝導制御材料を含む。これらの構造は、図１には明示的に示されていないが、図２Ａ－Ｂおよび図３を参照して以下で詳しく説明する。
上記の導電性ナノ構造と伝導制御材料に加えて、第１のナノ構造エネルギー貯蔵デバイス２３ａおよび第２のナノ構造エネルギー貯蔵デバイス２３ｂのそれぞれは、第１電極２５（図１の第１のナノ構造エネルギー貯蔵デバイスにのみ示されている）、図１の図には表示されていない第２電極を含む。
図１の例では、第１電極２５と（図１では見えまないが）第２電極は、両方とも、インターポーザ・デバイス７において、第１の導体パターン９と第２の導体パターンを介して第１のＩＣ３（および第２のＩＣ５）に接続されている。これにより、ナノ構造エネルギー貯蔵デバイス２３ａ－ｂは、例えば、第２のＩＣ５から提供される電気エネルギーによって充電され、そして、第１導体パターン９のＩＣ接続パッドを通して第１のＩＣ３に放電される。したがって、インターポーザ・デバイス７は、第１のＩＣ３および／または第２のＩＣ５の電荷リザーバとして機能することができる。
他の多くの第１および第２の導体パターンが可能であり、特定のアプリケーションによっては有利になる場合があることに留意する。例えば、第１および第２の導体パターンが、送電網および信号ルーティングの目的のために存在することがあり得る。一例によると、インターポーザ・デバイスの第１サイドに第３電気回路要素があり得、そして、そのような第３の電気回路要素に対して、第１の電気回路要素と第３の回路要素と間の信号ルーティングを提供するために、第１の導体パターンはさらにコネクタを備えることがあり得る。
本発明の実施形態によるインターポーザ・デバイス７の構造が、製造方法の例に関連してより詳細に説明される。
図２Ａは、部分的に除去して、ナノ構造エネルギー貯蔵デバイス２３ａに含まれるナノ構造のいくつかを露出させる伝導制御材料を有する、図１の第１ナノ構造エネルギー貯蔵デバイス２３ａの第１の構成例の概略上面図である。
図２Ａを参照すると、ナノ構造エネルギー貯蔵デバイス２３ａは、第１の電極２５上に形成された第１の複数の導電性ナノ構造２７、および、第２電極３１上に形成された第２の複数の導電性ナノ構造２９を含む。すべてのナノ構造は、伝導制御材料３３に埋め込まれている。この例では、ナノ構造エネルギー貯蔵デバイス２３ａは、ナノ構造キャパシタであり得る。その場合、伝導制御材料３３は、いわゆるｈｉｇｈ－κ誘電体など誘電材料であり得る。
図２Ｂは、図１において、インターポーザ・デバイス７に含まれるデバイス層３５の電気絶縁表面部分から成長した第１の複数の導電性ナノ構造２７および第２の複数の導電性ナノ構造２９を含む第１のナノ構造エネルギー貯蔵デバイス２３ａの第２の構成例を示すサイドからの概略断面図である。特に、ナノ構造は、パターン化されていない（均一な）触媒層から、または、図２Ｂに概略的に示されるようなパターン化された触媒層３７からフォレストとして成長した可能性がある。
ナノ構造は、伝導制御材料３３に埋め込まれている。しかし、例えば、導電性制御材料３３の研磨またはエッチングによるナノ構造の先端は露出している。第１の複数のナノ構造におけるナノ構造２７の先端３９の上部において、第１の電極２５は、第１の複数のナノ構造において第１電極２５と各導電性ナノ構造２７との間に電気的接触を達成するために提供されている。第２の複数のナノ構造におけるナノ構造２９の先端４１の上部において、第２の電極３１は、第２の複数のナノ構造において、第２の電極３１と各導電性ナノ構造２９との間に電気的接触を達成するために提供されている。
図３は、図１の第１のナノ構造エネルギー貯蔵デバイス２３ａの第３の構成例を概略的に示すサイドからの断面図である。図３の実施形態では、第２の複数のナノ構造はないが、しかし、ナノ構造２７のすべては、上記の第１の複数の第２電極３１上に形成されたナノ構造に属する。さらに、伝導制御材料３３はコンフォーマルコーティングとして、ナノ構造２７の上に提供される。そして、第１電極２５は、伝導制御材料３３上にコンフォーマルコーディングとして形成される。
本発明による製造方法の例示的な実施形態を、図４のフローチャート、図４のフローチャートの各方法ステップに対応する製造プロセスの種々の段階の図５Ａ－Ｆの断面図を参照して説明する。
第１のステップ４００において、犠牲基板４３が提供される。犠牲基板は、関連技術の当業者によく知られているように、任意の適切な基板であり得る。例えば、犠牲基板はポリマーまたはガラスでできているか、または、シリコン基板であることができる。
続くステップ４０１において、デバイス層４５が供給される。ここに、デバイス層は、犠牲基板４３上に、および、絶縁デバイス層部分４９内に提供される第１の再分配層４７を含む。デバイス層は、第１に、所望のパターン（上記の第１の９または第２の１３導体パターンなど）において、適切な金属または他の導電性材料を使用して、第１の再配線層４７上に誘電体層を厚さまで堆積させ、化学機械研磨による誘電体の平坦化し、または、第１の再配線層が露出し、基板が第１の再配布層４７を含み、そして、誘電体層は再び実質的に平坦／平面になるような他の適切な方法を用いて、第１の再配線層を形成することによって提供される。
次のステップ４０２において、デバイス層４５の平坦化された表面上において、ナノ構造エネルギー貯蔵デバイス２３およびビア４６が形成される。図２Ａ－Ｂおよび図３を参照して上記で説明したように、ナノ構造エネルギー貯蔵デバイス２３は、それぞれがデバイス層４５上に成長する導電性垂直ナノ構造を含み、ナノ構造を伝導制御材料に埋め込み、そして、第１および第２電極を形成する、様々な異なる方法で形成することができる。
ビア４６を形成するには、典型的な金属または金属合金は、堆積、スパッタリング、または蒸発またはその他の湿式プロセスを利用して堆積させることができる。ビアには、電気的相互接続、熱相互接続または熱的および機械的安定性相互接続などの種々の機能がある。目的を考えると、ビア形成用の材料は、高い熱伝導率または電気伝導率を有する金属または金属合金から選択できる。ある側面では、カーボンナノチューブなどの異方性ナノ材料、ナノファイバー、ナノワイヤも使用できる。そのようなナノ材料を成長させるために、典型的なＣＶＤ法が利用され得る。ナノ材料と金属を組み合わせた複合ビアも使用できまる。種々の目的を達成するために、ビアを関心のある領域に分散するように形成することができる。
ビア４６およびナノ構造エネルギー貯蔵デバイス２３が形成されると、ナノ構造は、ステップ４０３で誘電体に埋め込まれる。誘電体５１の層を堆積することにより、ビア４６およびナノ構造エネルギー貯蔵デバイス２３をカバーすることができる。誘電体層を、表面が再び適度に平坦になるように、平坦化することができる。代替的に、誘電体の層は、ビアの上面が、再び開いてアクセス可能になる。
その後、ステップ４０４で、オプションとして、上記の第１または第２の導体層を達成するために第２の再分配層５３を形成することができる。
次のステップ４０５では、エネルギー貯蔵インターポーザ・デバイス７の第１の例を完成させるために、犠牲基板４３が除去またはリリースされる。
第１および第２の再配線層は、湿式化学、ドライＣＶＤ堆積、スパッタリングまたは蒸発などの既知の標準メタライゼーション処理を利用して、製造可能である。Ｃｕ、Ａｌ（アルミ）、Ａｕ（金）などの典型的な金属、必要に応じて、ケイ化物またはその他の適切な金属を堆積させることができる。エネルギー貯蔵デバイスを形成するために、それらが第１の再配線層に電気的に接続されるように、第１の導電部上に少なくとも第１の複数の導電性ナノ構造を形成すること、第１導電部は第１電極を形成すること、伝導制御材料中において、第１の複数の導電性ナノ構造に各ナノ構造を埋め込むこと、第２電極が、伝導制御材料によって、第１の複数のナノ構造の各ナノ構造から分離されているような方法で第２の電極を提供することが含まれる。犠牲基板の除去を、化学エッチングにより背面から基板をエッチングすることにより、または、ドライエッチングまたは他の適切な方法で実行することができる。代替的に、犠牲基板は、除去する代わりに、リリースすることができる。このような場合には、ウェーハリリース技術、レーザー剥離技術または熱剥離技術を使用することができる。適切な材料の追加の層を、インターポーザエネルギー貯蔵デバイスの処理前に、ウェーハリリースまたは剥離方法が機能するために犠牲基板上に堆積することができる。必要に応じて、犠牲基板の除去後、バンプにより非平面Ｉ／Ｏポイントを形成するために、エネルギー貯蔵インターポーザ・デバイスはさらに処理することができる。このようなＩ／Ｏバンプを、フリップチップバンピングプロセス、銅柱堆積技術、または、最終的な接続ポイントを形成するためのその他の適切な湿式化学プロセスによって形成することができる。
代替的に、第１のインターポーザ・デバイス層の上のインターポーザ・デバイスのより多くの層を形成するプロセスは、上記の図５Ｂ－図５Ｅのプロセスに従って続行できる。
別の製造アプローチでは、この方法に従って製造された次のインターポーザ・デバイスに結合するために、犠牲基板を除去せずにプロセスを続行できる。そのようなスキームでは、犠牲基板を除去せずに、次に、２つのインターポーザ・デバイスをアクティブサイドに向けて接合する。次に、犠牲基板が除去または剥離され、このプロセスが、相互に多数のインターポーザ・デバイスを積み重ね続ける。
他の製造アプローチにおいて、ファンアウト処理は、標準的な既知のファンアウト処理に従って、インターポーザ・デバイスの上部で実行できる。
別の製造アプローチでは、犠牲基板を除去せずにプロセスを続行でき、少なくとも１つの集積回路またはダイがインターポーザ・デバイスにボンディングされている。次に、犠牲基板が除去または、剥離され、このプロセスは、相互に多数のインターポーザ・デバイスを積み重ね続ける。前述の実施形態のいずれかが、ウエハーレベルのプロセスおよび業界で使用されるパネルレベルのプロセスで製造されるために適切である。それらは、ウエハーレベルのインターポーザ処理、パネルレベルのインターポーザ処理と呼ばれる。ウエハーレベルの処理では、通常、サイズが２インチから１２インチまでのウェーハである円形の基板が使用される。パネルレベルの処理では、サイズはマシンの容量によって定義され、通常、１２ー１００インチの大きなサイズの円形または長方形、または、正方形にすることができる。しかし、それに限定されるものではない。通常、パネルレベルの処理は、スマートテレビの制作に使用される。したがって、サイズはテレビのサイズ以上にすることができる。インターポーザの基板サイズが大きいほど、個々のインターポーザ基板を、アセンブリ用の半導体業界で使用するための費用対効果が高くなる。ウエハーレベルプロセスの側面では、上述の実施形態の少なくとも１つは、半導体加工工場において、ウエハーレベルで処理される。別の態様では、パネルレベルのプロセスの場合、上記の少なくとも１つの実施形態が、パネルレベルの処理を使用して処理される設計要件に応じて、処理後、インターポーザウェーハまたはパネルレベルのウェーハを、標準のダイシング、プラズマダイシングまたはレーザー切断を利用して、小さなピースに切断する。別の態様では、ダイシング、プラズマダイシングまたはレーザー切断は、ウエハーレベルまたはパネルレベルのインターポーザ上のチップ／ダイの組み立て後に行われる。このようなシンギュレーションプロセスのステップは、ダイシングまたはプラズマダイシングまたは形状を調整するためのレーザー切断によって構成でき、インターポーザのサイズは、必要に応じて形成される。
上記のインターポーザの実施形態のいずれか１つの使用の態様では、エネルギー貯蔵インターポーザは、便宜に、たとえば、デバイスのバッテリーおよび／または電源管理ユニット、スマートフォン、ラップトップ、センサーまたはその他の携帯型バッテリー駆動デバイスに接続することができる。これは、本発明によれば、インターポーザがエネルギーを蓄積することができるようにするものである。このような蓄積されたエネルギーは、通常のバッテリー寿命を延ばすため、および／または、電力管理システムを改善するため、および／または、不要な電力サージまたはリップル（電圧ノイズ）に対処するために使用することができる。これは、必要な追加電力を即座に提供できるようにするものである。
加えて、次の情報が提供される。
本発明の一態様では、複数の集積回路および／またはデバイス基板間の配置に適したインターポーザ・デバイスが提供される。このインターポーザは、複数のエネルギー貯蔵デバイス、インターポーザ・デバイスを貫通する複数のビア、複数の導電パターンまたはＲＤＬを、第１サイ、および、第１のサイドの反対サイドの第２のサイドに備える。これは、導電パターンが、蓄電デバイスとビアを接続できるように、である。導電パターンは、Ｃｕ、Ａｌ（アルミ）、Ａｕ（金）、ケイ化物または他の適切な金属または金属合金などの金属からなっている。一態様では、ビアは、Ｃｕ（銅）、Ａｌ（アルミ）、Ｗ（タングステン）Ａｕ（金）、ケイ化物またはそれらを形成するのに適した他の金属または金属合金など金属ビアに基づく電気相互接続用である。ビアは、他のタイプの異方性導電材料、カーボンナノチューブ、ナノファイバーまたはナノワイヤ、または金属または金属合金との複合体の形態などでできているのが便利である。別の態様では、ビアはサーマルビアである。サーマルビアは、便利なことに、例えば、Ｃｕ（銅）、Ａｕ（金）などの高熱伝導性材料、または、ナノチューブ、ナノワイヤ、カーボンナノチューブなどの炭素ベースの材料、ナノファイバー、グラフェンまたは他の金属または金属合金との複合体の形態などの異方性熱伝導材料で形成できる。ある態様では、インターポーザ・デバイスの側壁にビアを形成することができる。本発明に従って製造することができるインターポーザ・デバイスの厚さには本質的に制限はない。しかしながら、通常、インターポーザ・デバイスの合計厚さは、ニーズ／アプリケーションに応じて、０．１μｍから１０ｍｍの間で変化し、好ましくは０．５μｍから１００μｍの間である。
本発明の一態様では、複数の集積回路および／またはデバイス基板間における配置に適したインターポーザ・デバイスが提供される。これは、複数のエネルギー貯蔵デバイス、複数の導電パターンまたはＲＤＬを、第１サイに、および、第１面の反対側の第２面に、備える。これは、導電パターンとエネルギー貯蔵デバイスを接続できるようにするものである。導電パターンは、Ｃｕ（銅）、Ａｌ（アルミ）、Ａｕ（金）、ケイ化物または他の適切な金属または金属合金などの金属からなる。次に、エネルギー貯蔵インターポーザ・デバイスを介して複数の集積回路を接続することができる。ある態様では、インターポーザ・デバイスの側壁にビアを形成することができる。本発明により、製造することができるインターポーザ・デバイスの厚さに本質的に制限はない。しかしながら、通常、インターポーザ・デバイスの合計厚さは、必要に応じて、０．１μｍから１０ｍｍの間で変化するが、好ましくは０．５μｍから１００μｍの間である。
一態様では、インターポーザ・デバイスは、便利なことに、ビアやナノスケールの足場の形で、機械的安定性のためのビアなどの他の機能を提供するために、より多くの構造を持つことができ、異なる集積回路基板のＣＴＥミスマッチを補償することができる、または、堆積に起因する薄膜応力を補償または平衡化することができる。そのようなナノスケールの足場は、堆積された誘電体層に都合よく埋め込むことができる。
本発明の一態様では、インターポーザ・デバイスの誘電体が、誘電体層の堆積プロセスを通して、形成されている。
１つの態様において、製造されたキャパシタは、次に、ＲＦ周波数の電気的短絡として機能する役割を有し、電圧高調波または過渡変動によるＤＣラインの妨害を制限するデカップリングキャパシタとして使用できる。
デカップリングキャパシタは、デバイスの可能な限り近くにＤＣラインをグランドに接続するときに最適に使用される。したがって、本発明では、態様の１つは、インターポーザの表面上の２つの再配線接続線の間に、そのようなキャパシタを配置または製造することである。別の態様では、キャパシタを、インターポーザの厚さ以内に、または、インターポーザの埋め込み形式で、または、インターポーザの底面に配置または製造することができる。
キャパシタをフィルタリングキャパシタ（ＤＣブロックと同様）として使用する別の態様では、そのキャパシタを、ＲＦラインと直列に接続する必要があり、インターポーザのビア内または表面の１つに統合できる。
フィルタリングまたはデカップリングキャパシタの一態様では、完全にソリッドステートのデバイスであり得る。したがって、デバイスは接続されたナノ構造で作成する、または、絶縁層がＰＶＤ、ＣＶＤ、ＡＬＤによって堆積される前に、ＰＶＤ、ＣＶＤ、ＡＬＤ、またはメッキのいずれかを使用して上部電極が形成される前に、下部電極で成長する必要がある。
キャパシタを保存デバイスとして使用する別の態様では、液体、高分子またはゲルは、２つの電極を結合する電解質として使用でき、互いの上部に配置されるか、または単に交互嵌合することができる。
ナノ構造エネルギー貯蔵デバイス２３に含まれる導電性ナノ構造は、当業者に知られている様々な方法を使用して作成することができることが理解されるべきである。例えば、１つまたは複数のナノ構造を作成する方法は、基板の上面に導電性ヘルプ層（ｈｅｌｐｌａｙｅｒ）を堆積させるステップと、導電性補助層上にパターン化された触媒層を堆積させるステップと、触媒層上に１つ以上のナノ構造を成長させるステップと、１つまたは複数のナノ構造の間および周囲の導電性ヘルプ層を選択的に除去するステップと、を含む。一部の実装では、触媒層は、堆積後にパターン化される。一部の実装では、基板はさらに、上面と同じ広がりを持ち、導電性ヘルプ層によってカバーされる金属下層を含む。一部の実装では、金属下層はパターン化されている。一部の実装では、金属下層は、Ｃｕ（銅）、Ｔｉ（チタン）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｃｏ（コバルト）、Ｐｔ（プラチナ）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｐｄ（パラジウム）、Ｐ（リン）、Ｎｉ（ニッケル）、シリサイドおよびＦｅ（鉄）から選択される１つ以上の金属で構成される。一部の実装では、金属下層は、ＴｉＣ（炭化チタン）、ＴｉＮ（窒化チタン）、ＷＮ（窒化タングステン）、および、ＡＩＮ（窒化アルミニウム）から選択される１つ以上の導電性合金で構成される。一部の実装では、金属下層は、１つ以上の導電性ポリマーを含む。
ここに記載されている技術は、ヘルプ層として多くの異なる材料で利用できる。ヘルプ層材料とエッチングパラメータを選択することが重要であり、そのため、ヘルプ層のエッチング中に、ナノ構造は自己整合マスク層として使用できる。ヘルプ層の材料の選択は、ヘルプ層の下にある材料によって異なる。
選択的除去プロセスは、成長したナノ構造間の不要な触媒残留物を除去するためにも使用できるため、ヘルプ層は触媒にもなり得る。
触媒は、ニッケル、鉄、白金、パラジウム、ニッケルシリサイド、コバルト、モリブデン、Ａｕまたはその合金にすることができる、または、（ケイ素など）他の材料と組み合わせることができる。本明細書に記載の技術は、ナノ構造用の無触媒成長プロセスにも適用できるため、触媒はオプションであり得る。触媒は、触媒粒子のスピンコーティングによって堆積させることもできる。
いくつかの実装では、触媒の層は、接続電極としても使用されると共に、ナノ構造を成長させるために使用される。そのような実装では、触媒は、ニッケル、鉄、白金、パラジウム、ニッケルシリサイド、コバルト、モリブデン、Ａｕまたはその合金の厚い層にすることができる、または、周期表の他の材料と組み合わせることができる。
一部の実装では、堆積のいずれも、蒸発、メッキ、スパッタリング、分子線エピタキシー、パルスレーザー堆積、ＣＶＤ、ＡＬＤ、スピンコーティングまたはスプレーコーティングから選択された方法で実行される。一部の実装では、１つ以上のナノ構造は、炭素、ＧａＡｓ（ヒ化ガリウム）、ＺｎＯ（酸化亜鉛）、ＩｎＰ（リン化インジウム）、ＩｎＧａＡｓ（インジウムガリウムヒ素）、ＧａＮ（窒化ガリウム）、ＩｎＧａＮ（窒化インジウムガリウム）、またはＳｉ（ケイ素）を含む。一部の実装では、１つまたは複数のナノ構造にはナノファイバー、ナノチューブ、またはナノワイヤが含まれる。一部の実装では、１つ以上のナノ構造が薄膜形式または多層薄膜フォーマットのスタックで提供される。そのような実装では、薄膜は、炭素ベースのグラフェン膜または他の適切な２Ｄナノ構造であり得る。一部の実装では、導電性ヘルプ層は、半導体、導電性ポリマー、そして合金から選択された材料で構成される。一部の実装では、導電性ヘルプ層の厚さは１ｎｍ－１００μｍである。一部の実装では、１つ以上のナノ構造がプラズマで成長する。
一部の実装では、１つ以上のナノ構造は炭化物由来の炭素である。一部の実装では、導電性ヘルプ層の選択的除去は、エッチングにより達成される。一部の実装では、エッチングはプラズマドライエッチングである。一部の実装では、エッチングは電気化学エッチングである。一部の実装では、エッチングは光化学熱分解エッチングである。一部の実装では、エッチングは熱分解エッチングである。一部の実装では、この方法は、導電性ヘルプ層と触媒層との間に追加の層を堆積することをさらに含む。
ある態様によれば、複数のナノ構造の成長は、電極上に触媒層を堆積させるステップであって、ここで、触媒層は、電極の平均粒径とは異なる平均粒径を有する粒子を含み、これにより、最下層と触媒層を含む層のスタックを形成する、ステップと、反応物が触媒層と接触するように、ナノ構造が反応物を含むガスを形成して提供できる温度まで層のスタックを加熱するステップと、を含む方法を使用して実行することができる。
いくつかの実装では、塩素化プロセスは、金属炭化物層からカーボンナノ構造を導出するために、例えば、ＴｉＣからカーボンナノ構造を形成するために使用することができる。
一部の実装では、ナノ構造の成長は、層のスタックを堆積させ、層のスタック上にナノ構造を成長させるステップであって、前記層のスタックは、前記層の相互拡散を可能にする材料を含む、ステップを含む方法を使用して実行される。ここで、相互拡散層は、便利なことに、ナノ構造内に存在し得る。層のスタックは異なる金属、触媒金属または金属合金の組み合わせであり得る。
一つの態様では、このようなキャパシタの統合は、プロファイルサイズ、キャパシタおよび／またはエネルギー蓄積デバイスの高さとエネルギー密度を制御することにより適切になる。一つの態様では、そのような統合は、成長プロセスにより、ナノ構造の単位面積あたりの高表面積を適切にすることができる成長したナノ構造の形態を制御する手段によって適切になる。
当業者は、本発明が上記の好ましい実施形態に決して限定されないことを理解する。反対に、添付の特許請求の範囲内で多くの修正および変更が可能である。
請求項では、「含む（ｃｏｍｐｒｉｓｉｎｇ）」という言葉は、他の要素や手順を除外するものではなく、また、不定冠詞「ａ」または「ａｎ」は複数を除外しない。単一のプロセッサまたは他のユニットは、特許請求の範囲に記載された、いくつかのアイテムの機能を果たすことができる。特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用できないことを示すものではない。コンピュータプログラムは、他のハードウェアと一緒に、または他のハードウェアの一部として供給される光記憶媒体または固体媒体など適切な媒体に保存／配布することができる。しかし、インターネットまたは他の有線または無線の通信システムを介してなど、他の形式で配布することもできる。請求項中の参照符号は、範囲を限定するものとして解釈されるべきではない。

Claims (33)

  1. 第１電気回路要素と第２電気回路要素とを電気的および機械的に相互接続するためのインターポーザ・デバイスであって、
    前記インターポーザ・デバイスは、
    電気的および機械的に前記第１電気回路要素に接続されるなる第１サイドと、
    前記第２電気回路要素に電気的および機械的に接続される、第１サイドの反対側の第２サイドと
    を有し、
    前記インターポーザ・デバイスは、
    前記エネルギー貯蔵デバイスの第１サイドの上の第１導体パターンであって、前記第１導体パターンは、前記第１電気回路要素が電気的および機械的に前記第１導体パターンに接続される場合前記第１電気回路要素によってカバーされる前記インターポーザ・デバイスの一部を規定する、第１導体パターンと、
    前記第２電気回路要素に電気的および機械的に接続される前記エネルギー貯蔵デバイスの第２サイドの第２導体パターンであって、前記第２導体パターンは、前記第１導体パターンに電気的に結合されている、第２導体パターンと、
    前記第１の電気回路要素によってカバーされる前記インターポーザ・デバイスの部分内に配置された複数のナノ構造エネルギー貯蔵デバイスであって、前記ナノ構造エネルギー貯蔵デバイスのそれぞれは、少なくとも第１の複数の導電性ナノ構造を含む、複数のナノ構造エネルギー貯蔵デバイスと、
    前記第１の複数の導電性ナノ構造体において、各ナノ構造を埋め込む伝導制御材料と、前記第１の複数のナノ構造内の各ナノ構造に接続された第１電極と、前記伝導制御材料によって、前記第１の複数のナノ構造において、各ナノ構造から分離された第２電極と、
    を含み、
    前記第１電極および前記第２電極のうちの少なくとも１つは、前記ナノ構造エネルギー貯蔵デバイスの前記第１の電気回路要素への電気接続を可能にするために、第１導体パターンに接続されている、インターポーザ・デバイス。
  2. 前記インターポーザ・デバイスは、各ナノ構造エネルギー貯蔵デバイスを前記複数のナノ構造エネルギー貯蔵デバイスに埋め込む絶縁材料をさらに含む、請求項１に記載のインターポーザ・デバイス。
  3. 前記インターポーザ・デバイスは、前記断熱材の上に形成された再分配層をさらに含み、該再分配層は、前記第１導体パターンを少なくとも部分的に形成する、第１導電部分および第２導電部を含み、絶縁部は、該第１導電部および第２導電部を相互に分離する、請求項１または２に記載のインターポーザ・デバイス。
  4. 前記第１導電部分は、前記複数のナノ構造エネルギー貯蔵デバイスにおける、第１ナノ構造エネルギー貯蔵デバイスの前記第１電極および第２電極のうちの１つに接続され、前記第２導電部は、前記第１ナノ構造エネルギー貯蔵デバイスとは異なる前記複数のナノ構造エネルギー貯蔵デバイスにおいて、第２ナノ構造エネルギー貯蔵デバイスの第１電極および第２電極のうちの１つに接続される、請求項３に記載のインターポーザ・デバイス。
  5. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスにおいて、前記第１の複数の導電性ナノ構造中の前記導電性ナノ構造が、垂直ナノ構造である、請求項１ないし４のいずれか１項に記載のインターポーザ・デバイス。
  6. 前記インターポーザ・デバイスは、絶縁デバイス層部分を備えたデバイス層を備え、前記垂直ナノ構造は、前記絶縁デバイス層部分上で成長している、請求項５に記載のインターポーザ・デバイス。
  7. 前記絶縁デバイス層部分の間に触媒層、および、前記第１の複数の導電性ナノ構造内の前記導電性ナノ構造をさらに含む、請求項６に記載のインターポーザ・デバイス。
  8. 前記第１電極は、前記絶縁デバイス層と前記第１の複数の導電性ナノ構造内の各ナノ構造との間に配置される、請求項６または７に記載のインターポーザ・デバイス。
  9. 前記第１の複数の導電性ナノ構造内の各ナノ構造は、前記第１電極から成長する、請求項８に記載のインターポーザ・デバイス。
  10. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記伝導制御材料は、前記第１の複数の導電性ナノ構造内の各ナノ構造上にコンフォーマルコーティングとして配置されている、請求項１ないし９のいずれか１項に記載のインターポーザ・デバイス。
  11. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記第２電極は、前記伝導制御材料をカバーする、請求項１ないし１０のいずれか１項に記載のインターポーザ・デバイス。
  12. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスは、前記伝導制御材料に埋め込まれた第２の複数の導電性ナノ構造をさらに含む、請求項１ないし１１のいずれか１項に記載のインターポーザ・デバイス。
  13. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記第２の複数の導電性ナノ構造の前記導電性ナノ構造は、前記インターポーザ・デバイスに含まれるデバイス層の絶縁デバイス層部分に成長した垂直ナノ構造である、請求項１２に記載のインターポーザ・デバイス。
  14. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記インターポーザ・デバイスは、前記第２の複数の導電性ナノ構造において、前記絶縁デバイス層部分と前記導電性ナノ構造との間の触媒層をさらに含む、請求項１３に記載のインターポーザ・デバイス。
  15. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記第２の電極が、前記第２の複数の導電性ナノ構造において、前記絶縁デバイス層部分と各ナノ構造との間に配置されている、請求項１３または１４に記載のインターポーザ・デバイス。
  16. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記伝導制御材料は、前記第２の複数の導電性ナノ構造における各ナノ構造上のコンフォーマルコーディングとして配置される、請求項１２ないし１５のいずれか１項に記載のインターポーザ・デバイス。
  17. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記導電性ナノ構造はカーボンナノ構造である、請求項１ないし１６のいずれか１項に記載のインターポーザ・デバイス。
  18. 前記導電性ナノ構造はカーボンナノファイバーである、請求項１７に記載のインターポーザ・デバイス。
  19. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスは、ナノ構造キャパシタであり、前記伝導制御材料は誘電材料である、請求項１ないし１８のいずれか１項に記載のインターポーザ・デバイス。
  20. 前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスは、ナノ構造電池であり、前記伝導制御材料は固体電解質である、請求項１ないし１８のいずれか１項に記載のインターポーザ・デバイス。
  21. 請求項１ないし２０のいずれか１項に記載のインターポーザ・デバイスと、前記インターポーザ・デバイスの第１のサイドの第１導体パターンに電気的および機械的に接続され、それにより、前記第１導体パターンにより定義されるインターポーザ・デバイスの前記部分をカバーする第１電気回路要素と、を備える含む電子デバイス。
  22. 前記第１の電気回路要素は集積回路である、請求項２１に記載の電子デバイス。
  23. 前記電子デバイスは、前記インターポーザ・デバイスの前記第２のサイドに電気的および機械的に接続されている第２の電気回路要素をさらに備える、請求項２１または２２に記載の電子デバイス。
  24. 前記第２の電気回路素子はデバイス基板である、請求項２３に記載の電子デバイス。
  25. 第１の電気回路要素と第２の電気回路要素を電気的および機械的に相互接続するためのインターポーザ・デバイスの製造方法であって、
    該方法は、
    基板を用意するステップと、
    前記基板上に第１のデバイス層を形成するステップであって、前記第１のデバイス層は、前記第１の電気回路要素および第１電極への電気接続のために、第１の導体パターンの定義する絶縁部分と導電部分とを備える、ステップと、
    前記第１の複数のナノ構造内の各ナノ構造が前記第１電極に電気的に接続されるようなやり方で、前記第１電極上に少なくとも第１の複数の導電性ナノ構造を形成するステップと、
    伝導制御材料において、前記第１の複数の導電性ナノ構造に各ナノ構造を埋め込むステップであって、これにより、前記第１のデバイス層上にナノ構造エネルギー貯蔵デバイス層を形成する、ステップと、
    前記伝導制御材料によって、前記第１の複数のナノ構造の各ナノ構造から前記第２電極が分離されるようなやり方で第２電極を提供するステップと、前記ナノ構造エネルギー貯蔵デバイス層上に、絶縁部分を含む第２のデバイス層と前記第２の電気回路要素に対して電気接続のための第２の導体パターンの定義する伝導部分とを形成するステップと、
    前記第１の導体パターンと前記第２の導体パターンとを相互接続するための前記ナノ構造エネルギー貯蔵デバイス層を通して導電性構造を形成するステップと、
    前記基板を除去するステップと、
    のステップを含む、インターポーザ・デバイスの製造方法。
  26. 前記第２電極は、前記第２デバイス層の導電部分に含まれる、請求項２５に記載の方法。
  27. 前記第１の複数のナノ構造において、前記第２電極は、各ナノ構造をカバーするために提供される、請求項２５または２６に記載の方法。
  28. 前記第１のデバイス層上に第２の複数の導電性ナノ構造を形成するステップと、
    前記伝導制御材料において、前記第２の複数の導電性ナノ構造に各ナノ構造を埋め込むステップと、
    前記第２の複数のナノ構造において、前記第２電極は各ナノ構造に電気的に接続されているようなやり方で前記第２の電極を提供するステップと、
    のステップをさらに含む、請求項２５または２６に記載の方法。
  29. 前記第１のデバイス層の導電層は、前記第２電極をさらに規定し、前記第２の複数の導電性ナノ構造中の前記導電性ナノ構造は、それぞれのナノ構造が前記第２の複数のナノ構造において前記第２電極に電気的に接続されているようなやり方で、前記第２の電極上に形成される、請求項２８に記載の方法。
  30. 前記第２の複数のナノ構造内のナノ構造の先端を露出するために、前記第２の複数の導電性ナノ構造から前記伝導制御材料を部分的に除去するステップをさらに含み、前記第２電極が、前記第２の複数の導電性ナノ構造をカバーし、前記露出したチップと電気的に接触するために、提供される、請求項２８に記載の方法。
  31. 前記少なくとも第１の複数の導電性ナノ構造を形成する前記ステップは、前記第１のデバイス層上にパターン化された触媒層を提供するステップと、前記触媒層から前記第１の複数の導電性ナノ構造内の各ナノ構造を成長させるステップと、を含む、請求項２５ないし３０のいずれか１項に記載の方法。
  32. 前記少なくとも第１の複数の導電性ナノ構造を形成する前記ステップは、前記第１のデバイス層上に炭化物層を提供するステップと、該炭化物層から材料を除去することにより細孔を作成するステップとを含む、請求項２５ないし３０のいずれか１項に記載の方法。
  33. 前記炭化物層はチタンを含み、前記細孔は、前記炭化物層からチタンを除去することにより生成される、請求項３２に記載の方法。
JP2020510575A 2017-08-29 2018-08-23 エネルギー貯蔵インターポーザ・デバイスおよび製造方法 Active JP7093405B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1751034 2017-08-29
SE1751034-8 2017-08-29
PCT/SE2018/050848 WO2019045619A1 (en) 2017-08-29 2018-08-23 ENERGY STORING INTERPOSER DEVICE AND METHOD FOR MANUFACTURING SAME

Publications (2)

Publication Number Publication Date
JP2020532857A JP2020532857A (ja) 2020-11-12
JP7093405B2 true JP7093405B2 (ja) 2022-06-29

Family

ID=65527648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020510575A Active JP7093405B2 (ja) 2017-08-29 2018-08-23 エネルギー貯蔵インターポーザ・デバイスおよび製造方法

Country Status (7)

Country Link
US (2) US10770390B2 (ja)
EP (1) EP3676870A4 (ja)
JP (1) JP7093405B2 (ja)
KR (2) KR102059450B1 (ja)
CN (1) CN111033727A (ja)
TW (1) TWI766072B (ja)
WO (1) WO2019045619A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614960B1 (ko) * 2016-02-29 2023-12-19 스몰텍 에이비 나노구조 에너지 저장장치 및 전자 디바이스
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
TW202141805A (zh) * 2020-04-17 2021-11-01 瑞典商斯莫勒科技公司 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193614A (ja) 2002-12-09 2004-07-08 Internatl Business Mach Corp <Ibm> チップ・キャリア
US20060214262A1 (en) 2005-03-24 2006-09-28 Intel Corporation Capacitor with carbon nanotubes
US20070035030A1 (en) 2005-08-11 2007-02-15 International Business Machines Corporation Techniques for providing decoupling capacitance
US20070242417A1 (en) 2005-10-06 2007-10-18 Mosley Larry E Forming carbon nanotube capacitors
US20120211865A1 (en) 2011-02-17 2012-08-23 Maxim Integrated Products, Inc. Deep trench capacitor with conformally-deposited conductive layers having compressive stress
US20140145300A1 (en) 2012-11-26 2014-05-29 Broadcom Corporation Integration of chips and silicon-based trench capacitors using low parasitic silicon-level connections
JP2019512871A (ja) 2016-02-29 2019-05-16 スモルテク アクティエボラーグ ナノ構造体のエネルギー貯蔵装置を有するインターポーザ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737699B2 (en) 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
JP4293437B2 (ja) * 2003-09-18 2009-07-08 パナソニック株式会社 キャパシタ内蔵基板及び電子回路用キャパシタ
US7327037B2 (en) * 2004-04-01 2008-02-05 Lucent Technologies Inc. High density nanostructured interconnection
US7268419B2 (en) 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
KR101386268B1 (ko) * 2005-08-26 2014-04-17 스몰텍 에이비 나노구조체에 기반한 인터커넥트 및 방열기
JP5091242B2 (ja) * 2006-10-04 2012-12-05 エヌエックスピー ビー ヴィ Ｍｉｍキャパシタ
US8270137B2 (en) 2007-10-15 2012-09-18 International Rectifier Corporation Interposer for an integrated DC-DC converter
JP5474835B2 (ja) * 2008-02-25 2014-04-16 スモルテック アーベー ナノ構造処理のための導電性補助層の形成及び選択的除去
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8772946B2 (en) 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
US8618651B1 (en) 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
US9466662B2 (en) * 2012-12-28 2016-10-11 Intel Corporation Energy storage devices formed with porous silicon
US9396883B2 (en) * 2013-04-26 2016-07-19 Intel Corporation Faradaic energy storage device structures and associated techniques and configurations
US9257383B2 (en) 2014-01-15 2016-02-09 Globalfoundries Inc. Method and device for an integrated trench capacitor
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US9165793B1 (en) * 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9570322B2 (en) * 2014-11-26 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US9397038B1 (en) * 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
JP6528550B2 (ja) * 2015-06-11 2019-06-12 株式会社デンソー 半導体装置およびその製造方法
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193614A (ja) 2002-12-09 2004-07-08 Internatl Business Mach Corp <Ibm> チップ・キャリア
US20060214262A1 (en) 2005-03-24 2006-09-28 Intel Corporation Capacitor with carbon nanotubes
US20070035030A1 (en) 2005-08-11 2007-02-15 International Business Machines Corporation Techniques for providing decoupling capacitance
US20070242417A1 (en) 2005-10-06 2007-10-18 Mosley Larry E Forming carbon nanotube capacitors
US20120211865A1 (en) 2011-02-17 2012-08-23 Maxim Integrated Products, Inc. Deep trench capacitor with conformally-deposited conductive layers having compressive stress
US20140145300A1 (en) 2012-11-26 2014-05-29 Broadcom Corporation Integration of chips and silicon-based trench capacitors using low parasitic silicon-level connections
JP2019512871A (ja) 2016-02-29 2019-05-16 スモルテク アクティエボラーグ ナノ構造体のエネルギー貯蔵装置を有するインターポーザ

Also Published As

Publication number Publication date
KR102059450B1 (ko) 2020-02-11
WO2019045619A1 (en) 2019-03-07
KR102340123B1 (ko) 2021-12-16
KR20200037140A (ko) 2020-04-08
US10991652B2 (en) 2021-04-27
TW201914378A (zh) 2019-04-01
JP2020532857A (ja) 2020-11-12
CN111033727A (zh) 2020-04-17
EP3676870A4 (en) 2021-05-26
KR20190080927A (ko) 2019-07-08
TWI766072B (zh) 2022-06-01
US20200091065A1 (en) 2020-03-19
US20200402904A1 (en) 2020-12-24
US10770390B2 (en) 2020-09-08
EP3676870A1 (en) 2020-07-08

Similar Documents

Publication Publication Date Title
US11901281B2 (en) Bonded structures with integrated passive component
JP7007285B2 (ja) ナノ構造体のエネルギー貯蔵装置を有するインターポーザ
US9076881B2 (en) Bump structure including nano-wires and a body connecting ends of the nano-wires, semiconductor package having the bump structure and method of manufacturing the semiconductor package
US10991652B2 (en) Energy storage interposer device with conductive nanostructures
JP2022504830A (ja) ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
JP2021119604A (ja) 組立プラットフォーム
KR20220136357A (ko) 부품 패드에 연결된 커패시터를 포함하는 배전 네트워크가 있는 전자 시스템
CN115917735A (zh) 一种半导体结构、电子设备及半导体结构的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220617

R150 Certificate of patent or registration of utility model

Ref document number: 7093405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150