CN111033727A - 能量存储中介件装置及其制造方法 - Google Patents

能量存储中介件装置及其制造方法 Download PDF

Info

Publication number
CN111033727A
CN111033727A CN201880054550.8A CN201880054550A CN111033727A CN 111033727 A CN111033727 A CN 111033727A CN 201880054550 A CN201880054550 A CN 201880054550A CN 111033727 A CN111033727 A CN 111033727A
Authority
CN
China
Prior art keywords
conductive
nanostructures
energy storage
nanostructure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880054550.8A
Other languages
English (en)
Inventor
M·沙菲克·卡比尔
安德斯·约翰逊
穆罕默德·阿明·萨利姆
里卡德·安德森
文森特·德马里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smoltek AB
Original Assignee
Smoltek AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smoltek AB filed Critical Smoltek AB
Publication of CN111033727A publication Critical patent/CN111033727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

一种中介件装置，包括：在第一侧上的第一导体图案，其限定中介件装置的被第一电路元件覆盖的部分；以及在第二侧上的被连接至第二电路元件的第二导体图案。第二导体图案电耦接至第一导体图案。该中介件装置还包括多个纳米结构能量存储装置，其被布置在中介件装置的被第一电路元件覆盖的部分内。纳米结构能量存储装置中的每一个包括：至少第一多个导电纳米结构；嵌有纳米结构的导电控制材料；第一电极，其连接至第一多个纳米结构中的每个纳米结构；以及第二电极，由导电控制材料将第二电极与第一多个纳米结构中的每个纳米结构分隔开。

Description

能量存储中介件装置及其制造方法
技术领域
本发明涉及用于电且机械地互连第一电路元件和第二电路元件的中介件(interposer)装置。本发明还涉及制造这种中介件装置的方法。
背景技术
电子设备需要电能才会运行。在便携式电子设备中，通常设置有电池，并且从电池汲取电能以向包括在电子设备中的集成电路供电。此外，持续改进系统级性能的多个驱动因素包括但不限于具有较高数据传送速率的较小形状因子、信号完整性、存储器带宽、功率和热管理能力等。至关重要的是，当今的集成和便携式产品正不断努力改进至少这些指标。硅通孔(Through Silicon Via，即TSV)技术的成熟为紧密地一起共置在小形状因子组件中的逻辑、模拟、传感器和存储器的同构和异构集成开辟了巨大的可能性。此外，TSV技术的突破和成熟使得能够开拓将中介件封装技术提高到下一水平的可能性。在专利US8426961B2、US 8928132B2、US 8426961B2、US 8263434B2中公开了包括TSV的中介件的一些良好示例。中介件技术在半导体工业中的适应正在稳步增长。中介件技术带来了诸多好处，包括实现异构裸片封装、借助TSV的较短的互连线、集成无源器件(IPD)、垂直封装集成等。这种集成使得能够获得高密度I/O，从而使得不同类型的裸片(例如，逻辑裸片和存储裸片)可以彼此靠近地定位在TSV中介件上。这种技术也称为2.5D封装技术。此外，硅裸片可以层层堆叠于彼此的顶部，这减小了所限定部件的物理面积。这种层层堆叠被称为3D封装技术。
然而，这种密集填充的裸片的集成可能需要付出代价。许多低功率的高速集成电路对由位于电路块中的晶体管的连续切换产生的电噪声极其敏感。该问题的已知解决方案是将电路与所谓的去耦电容器连接，以使功率波动引起的噪声最小化。去耦电容器基本上在本地存储电荷，然后电荷可以给出所需的能量以补偿晶体管切换阶段期间的任何突然波动或电压变化，并且从而使任何电压噪声最小化，使得电路可以继续平稳地工作，并且从而实现增强的性能。
还已知随着电路频率的增加，电感的影响变得更加关键。因此，一个重要的改进是使这种去耦电容器尽可能靠近目的电路，对于该目的电路而言去耦电容器应该用于减少来自互连线的寄生电感。已经采用了许多方法来生产集成的去耦电容器，例如，利用栅极电介质层的一部分、利用电路的金属层之间的空间、多层不同材料堆叠的电容器结构等。然而，这些方法受制于需要大占地(footprint)的有源硅区域、电介质泄漏、寄生电阻，或者受到由平行板面积或处理复杂性或成本所限定的每单位面积电容增加的基本限制的限制。在专利US7416954B2中公开了不同方法的良好示例。
在专利US7518881B2中说明了在中介件上具有集成的硅基电容器的优点。这种集成能够降低可以连接至电容器集成中介件的集成(IC)电路装置上的电压噪声。本公开内容的主要进步在于通过将电容器集成在中介件的将要连接IC的表面处而使电容器更靠近IC。在US7488624B2中公开了这种方法的变型，其中，描述了如何在中介件中配置多个硅基集成电容器。在US8618651B1中公开了集成电容器的又一示例，其中，硅电容器形成在盲TSV通孔内。在US9236442B2中公开了基于硅沟槽的电容器的另一示例，其中，用高纵横比硅沟槽来制造电容器器件。在US9257383B2中公开了沟槽电容器制造方法的变型。
因此，传统的硅基嵌入式高纵横比沟槽电容器技术已经成熟到可用于批量生产，并且可以在现今的智能手机封装中发现它。然而，考虑到小型化的趋势，硅基电容器技术的潜力受到调适每单位面积的电容器密度、不期望的寄生电阻、处理期间硅基板中增加的的膜应力、升级的制造复杂度和每项功能的成本经济的能力的限制。
通常的中介件可以由块状半导体材料(例如，硅)薄板制成，这些薄板可能需要TSV作为互连。由于来自通孔的非最佳应力分布以及被接合的基板与中介件之间的热膨胀系数(CTE)的失配，TSV通孔可能引起可靠性挑战，如US9349669B2中所公开的那样。另外，基本的基于沟槽的电容器技术(例如MIM电容器)会引起在具有高沟槽密度的硅上的显著拉伸应力，并且因此可能导致硅晶片翘曲或向上弯曲，如US 8963287B1中所公开的那样。
此外，对于许多集成电路而言，希望在本地也存储能量。然而，集成电路中的本地能量存储需要使用宝贵的空间和/或处理，这可能与标准的所谓的前端制造工艺不兼容，或者可能不是经济上有利的，或者两者兼有。
另外，对于将集成电路封装到系统中的许多情况(例如SoC或SiP封装)，会期望能够在不增加处理复杂度和/或处理成本的情况下控制中介件装置的厚度。因此，显然有可以进一步改进中介件组装技术的许多途径，并且所描述的本发明公开内容旨在有助于使得具有减少的膜应力、对中介件厚度的更好控制以及增加的功能性的更智能、更好并且更具成本效益的中介件能够用作组装平台。
发明内容
鉴于现有技术的上述和其他缺点，本发明的目的是在电子装置中提供紧凑的本地能量存储和/或去耦。
因此，根据本发明的第一方面，提供了一种用于电且机械地互连第一电路元件和第二电路元件的中介件装置，该中介件装置具有被电且机械地连接至第一电路元件的第一侧以及被电且机械地连接至第二电路元件的、与第一侧相对的第二侧，其中，中介件装置包括：在能量存储装置的第一侧上的第一导体图案，当第一电路元件电且机械地连接至第一导体图案时，第一导体图案限定中介件装置的被第一电路元件覆盖的部分；在能量存储装置的第二侧上的第二导体图案，其被电且机械地连接至第二电路元件，该第二导体图案电耦接至第一导体图案；以及多个纳米结构能量存储装置，其被布置在中介件装置的被第一电路元件覆盖的部分内，纳米结构能量存储装置中的每一个包括：至少第一多个导电纳米结构；导电控制材料，其嵌有第一多个导电纳米结构中的每个纳米结构；第一电极，其连接至第一多个纳米结构中的每个纳米结构；以及第二电极，由导电控制材料将第二电极与第一多个纳米结构中的每个纳米结构分隔开，其中，第一电极和第二电极中的至少一者连接至第一导体图案，以允许纳米结构能量存储装置到第一电路元件的电连接。
第一电极可以导电地连接至纳米结构，使得DC电流可以从第一电极流至纳米结构。
导电控制材料应被理解为控制(例如，防止)第二电极与第一多个纳米结构中的纳米结构之间的电传导以允许能量存储的任何材料。
第一电路元件和第二电路元件中的每一个或任一个可以是电子装置的任何电气部分，包括例如集成电路、封装的电子部件或者类似PCB FR-4基板的电路板。
第一电路元件可以具有比中介件装置更小的表面积。
第一导体图案可以包括允许到第一电路元件中包括的对应连接器的电连接的连接器。
第二导体图案可以包括允许到第二电路元件中包括的对应连接器的电连接的连接器。
第一导体图案和第二导体图案可以彼此电容地或直接导电地连接。例如，中介件装置可以包括将中介件装置的第一侧上的第一导体图案与中介件装置的第二侧上的第二导体图案互连的多个贯穿导体。
本发明考虑提供不同类型的通孔，例如电通孔、热通孔、其他功能性通孔或者用以支承或补偿中介件中的薄膜引起的应力或CTE失配的支架结构。
本发明基于这样的认识：即，使用包括被第一电路元件覆盖的多个纳米结构能量存储装置的中介件装置，可以方便地提供紧凑的本地能量存储和/或有效且紧凑的去耦。以这种方式，可以在不需要昂贵且占空间的外部部件并且没有或具有最小的附加侧向面积的情况下提供相当大的能量存储能力。另外，可以以非常紧凑的方式向已经存在的集成电路提供本地能量存储能力。本发明还考虑到实现自由控制中介件装置的垂直厚度，使得该中介件装置与传统中介件基板相比薄且光滑。此外，与通常的集成电路相比，该中介件装置可以在较高的温度下处理，从而允许更自由地配置纳米结构和/或更具成本效益的处理。
因此，在实施方式中，本发明考虑实现集成电容器中介件装置，该电容器中介件装置可以被定制成满足电容器和能量存储需求两者的能量存储装置。还考虑使根据本发明的中介件装置的实施方式适合于定制在给定电路需要或组装需求时所需的电容能量密度。因此，本发明的实施方式实现了设计和几何轮廓的自由度、有成本效益的处理和工业可伸缩性。在实施方式中，本发明还允许控制作为电极材料的纳米结构的生长，以影响电极特性、关键的有效表面积增强和对电荷存储装置的几何轮廓的控制。
在实施方式中，中介件装置还可以包括形成在绝缘材料上的再分布层，该再分布层包括至少部分地形成第一导体图案的第一导电部分和第二导电部分，以及将第一导电部分和第二导电部分相互分隔开的绝缘部分。
第一导电部分可以连接至多个纳米结构能量存储装置中的第一纳米结构能量存储装置的第一电极和第二电极中的一者；并且第二导电部分可以连接至多个纳米结构能量存储装置中的第二纳米结构能量存储装置的第一电极和第二电极中的一者，第二纳米结构能量存储装置不同于第一纳米结构能量存储装置。
在实施方式中，考虑具有多个导电电极以用于信号路由目的或者具有再分布导电层以与电路和信号传播需要相匹配。
在实施方式中，第一导电部分可以构成第一电极和第二电极中的一个，并且第二导电部分可以构成第一电极和第二电极中的另一个。
根据各种实施方式，第一多个导电纳米结构中的导电纳米结构可以是垂直纳米结构。
根据各种实施方式，以薄膜或薄膜堆叠的形式提供导电纳米结构。
中介件装置可以包括具有绝缘装置层部分的装置层，并且垂直纳米结构生长在绝缘装置层部分上。
使用生长的纳米结构允许对纳米结构的性质的扩展定制。例如，可以选择生长条件以实现每个纳米结构的大表面积的形态，这进而可以增大纳米结构能量储存装置的能量存储容量。
纳米结构可以有利地是碳纳米结构，例如，碳纳米纤维、碳纳米管或碳化物衍生的碳纳米结构。
纳米结构可以有利地是纳米线，例如铜、铝、银、硅化物或者具有导电性质的其他类型的纳米线。
纳米结构可以有利地是2D薄膜的形式，例如石墨烯或者任何其他2D纳米结构膜。
根据各种实施方式，第一电极可以被布置在绝缘装置层与第一多个导电纳米结构中的每个纳米结构之间。在这些实施方式中，第一多个纳米结构中的纳米结构可以从第一电极(即，从导电材料)生长出。
根据实施方式，导电控制材料可以有利地被布置为第一多个导电纳米结构中的每个纳米结构上的保形涂层。
根据实施方式，第二电极可以覆盖导电控制材料。
第二电极材料可以有利地被布置为导电控制材料上的保形涂层。
在一些实施方式中，第一电极可以是第一多个纳米结构中的纳米结构与中介件基板的绝缘表面部分之间的连续电极层，并且第二电极可以是覆盖导电控制材料的连续电极层，使得导电控制材料将第二电极与第一多个纳米结构分隔开。在这些实施方式中，导电控制材料可以有利地与纳米结构基本共形，以提供第二电极的非常大的总面积。
此外，根据各种实施方式，纳米结构能量储存装置还可以包括嵌入导电控制材料中的第二多个导电纳米结构。与第一多个纳米结构中的纳米结构一样，第二多个纳米结构中的纳米结构可以有利地是垂直纳米结构。
在这样的实施方式中，第二电极可以导电地连接至第二多个纳米结构中的每个纳米结构。
第二多个导电纳米结构中的每个纳米结构可以有利地从第二电极生长出。
第二电极或第二电极的一部分可以替选地连接至第二多个纳米结构中的纳米结构的末端。在这样的实施方式中，可以使纳米结构在导电控制材料中生长并嵌入导电控制材料中，并且然后通过去除导电控制材料(例如，通过干法或湿法蚀刻或抛光)来露出纳米结构的末端。
根据另一实施方式，第一电极或第一电极的一部分也可以连接至第一多个纳米结构中的纳米结构的末端。在这样的实施方式中，可以使纳米结构在导电控制材料中生长并嵌入导电控制材料中，并且然后通过去除导电控制材料(例如，通过干法或湿法蚀刻或抛光)来露出纳米结构的末端。因此，可以在纳米结构生长之后提供第一电极和第二电极两者。
根据各种实施方式，纳米结构能量存储装置可以包括呈2D膜形式或多层2D膜形式、并且嵌入导电控制材料中的多个导电纳米结构。对于2D膜形式的纳米结构，可以有利地生长为2D膜纳米结构。
本发明考虑避免中介件实施方式中的内应力问题。
本发明还考虑用于晶片级处理和面板级处理。
本发明还考虑用于扇出晶片级封装。
本发明考虑引入自下而上的方法来制造具有嵌入的不同功能(包括存储装置、通孔、热管理、用于机械和CTE引起的失配稳定性的支架等)的中介件装置。
根据各种实施方式，纳米结构能量存储装置可以是纳米结构电容器，并且导电控制材料可以是电介质材料。在纳米结构电容器中，导电控制材料通过阻止从第一多个纳米结构中的导电纳米结构到第二电极的电传导来提供能量存储。因此，可以通过纳米结构-电介质界面处的电荷累积来存储能量。电介质可以有利地是所谓的高k电介质。高k电介质材料例如是HfOx、TiOx、TaOx或其他已知的高k电介质。替选地，电介质可以是基于聚合物的，例如，聚丙烯、聚苯乙烯、聚(对苯二甲)、聚对二甲苯等。其他公知的电介质材料例如SiOx或SiNx等也可以被用作导电控制层。可以适当地使用任何其他适当的导电控制材料。可以通过CVD、热处理、ALD或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积导电控制材料。
根据其他实施方式，纳米结构能量储存装置可以是纳米结构电池，并且导电控制材料可以是电解质。在纳米结构电池中，导电控制材料通过允许离子通过电解质传输来提供能量存储。合适的电解质可以是固体或半固体电解质，并且可以选择固体晶体、陶瓷、石榴石或聚合物或凝胶的形式以充当电解质，例如钛酸锶、氧化钇稳定的氧化锆、PMMA、KOH等。
可以通过CVD、热工艺、或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积导电控制电解质材料。
根据本发明的各种实施方式的中介件装置可以被配置成存储相对大量的能量以允许纳米结构能量提供装置为连接到中介件装置的集成电路的操作提供能量。根据其他实施方式，纳米结构能量提供装置可以被配置成存储所需的相对少量的能量，以例如允许纳米结构能量提供装置用作去耦电容器以充当RF频率的电气短路，从而限制DC线上的电压谐波或瞬态变化的干扰。
此外，根据本发明的各种实施方式的中介件装置可以有利地被包括在电子装置中，该电子装置还包括第一电路元件，该第一电路元件在中介件装置的第一侧上被电且机械地连接至第一导体图案，从而覆盖中介件装置的由第一导体图案限定的部分。
电子部件可以被包括在电子装置(例如，手持电子装置)中。
根据本发明的另一方面，提供了一种被电且机械地连接至电路元件的能量存储装置，其中，该能量存储装置包括：导体图案，当第一电路元件连接至第一导体图案时，该导体图案限定中介件装置的被电路元件覆盖的部分；以及多个纳米结构能量存储装置，其被布置在中介件装置的被第一电路元件覆盖的部分内，该纳米结构能量存储装置中的每一个包括：至少第一多个导电纳米结构；导电控制材料，其嵌有第一多个导电纳米结构中的每个纳米结构；第一电极，其连接至第一多个纳米结构中的每个纳米结构；以及第二电极，其通过导电控制材料与第一多个纳米结构中的每个纳米结构分开，其中，第一电极和第二电极中的至少一个连接至导体图案，以允许纳米结构能量存储装置电连接至电路元件。
在实施方式中，能量存储装置(或上述中介件装置)可以以多层格式彼此堆叠，以增加3D垂直格式的能量存储装置的数目和功率存储密度/能力。可以通过以使得能量存储装置能够接收和存储电能并且在需要时将存储的电能供应给与其连接的电子装置的方式的互连将能量存储装置(或中介件装置)直接连接至每一层。
在实施方式中，能量存储装置(或上述中介件装置)可以被包括在电子设备(智能电话、膝上型计算机、传感器或任何其他手持式电池驱动设备)的能量供应系统中。可以以使得能量存储装置能够接收并存储电能并且在需要时将存储的电能提供给电子装置的方式将能量存储装置(或中介件装置)直接连接至电子设备的电池和/或包括在电子设备的能量管理系统中。特别地，这种存储的能量可以被用于延长常规的电池寿命，并且/或者改进电力管理系统和/或应对任何不希望的电涌或波纹(电压噪声)，使得可以即时提供所需的额外电力。
根据本发明的另一方面，提供了一种制造用于将第一电路元件和第二电路元件电且机械地互连的中介件装置的方法，该方法包括以下步骤：提供基板；在基板上形成第一装置层，第一装置层包括绝缘部分和导电部分以及第一电极，该导电部分限定用于到第一电路元件的电连接的第一导体图案；在第一电极上形成至少第一多个导电纳米结构，使得第一多个纳米结构中的每个纳米结构电连接至第一电极；将第一多个导电纳米结构中的每个纳米结构嵌入导电控制材料中，从而在第一装置层上形成纳米结构能量存储装置层；以使得导电控制材料将第二电极与第一多个纳米结构中的每个纳米结构分隔开的方式提供第二电极；在纳米结构能量存储装置层上形成第二装置层，第二装置层包括绝缘部分和导电部分，导电部分限定用于到第二电路元件的电连接的第二导体图案；形成穿过纳米结构能量存储装置层的导电结构，以使用于使第一导体图案和第二导体图案互连；以及去除基板。
应当注意，根据本发明的各种实施方式的方法的步骤不必以任何特定顺序执行，例如，可以在提供第二电极之前形成纳米结构。替选地，可以在形成纳米结构之前提供第二电极。此外，可以在形成第二装置层之前或之后形成穿过纳米结构能量存储装置层的导电结构(例如通孔)，或者可以在形成纳米结构能量存储装置之前形成导电结构(例如通孔或支架)。
可以以任何适当的方式提供电极，例如，通过光刻、溅射、蒸发、电铸、硅化等。
电介质和/或电解质可以以任何合适的方式提供，例如原子层沉积、溅射、蒸发、旋涂、滴铸等，或者本领域已知的任何其他合适的方法。在实施方式中，可以根据需要方便地提供多层电介质和/或电解质。
根据实施方式，形成至少第一多个导电纳米结构的步骤可以包括以下步骤：在第一再分布层上提供图案化的催化剂层；从催化剂层生长出第一多个导电纳米结构中的每个纳米结构。根据一些实施方式，电极可以是与催化剂层相同的材料。根据一些实施方式，催化剂层通常足够厚，从而将催化剂层的上部用作催化剂以从要用作电极的底部生长出纳米结构。
本发明的该第二方面的另外的实施方式以及通过该第二方面获得的效果大体类似于上面针对本发明的第一方面所描述的那些。
附图说明
现在将参照示出本发明的示例实施方式的附图更详细地描述本发明的这些方面和其他方面，在附图中：
图1以电子组件的形式示意性地示出了根据本发明的示例实施方式的中介件装置的应用；
图2A至图2B示意性地示出了根据本发明的中介件装置中包括的纳米结构能量存储装置的两个实施方式；
图3示意性地示出了根据本发明的中介件装置中包括的纳米结构能量存储装置的另一实施方式；
图4是示出根据本发明的制造方法的示例实施方式的流程图；以及
图5A至图5F示意性地示出了图4的流程图中的各个方法步骤的结果。
具体实施方式
在本详细描述中，主要参照包括纳米结构电容器形式的纳米结构能量存储装置的能量存储中介件装置来描述能量存储中介件装置的各种实施方式。
应当注意，这决不限制本发明的范围，例如，本发明的范围也同样地包括包含纳米结构电池或者纳米结构电容器和纳米结构电池的中介件装置。
图1示意性地示出了根据本发明的实施方式的电子装置1，电子装置1包括第一电路元件(在此为第一集成电路(IC)3的形式)、第二电路元件(在此为第二IC 5的形式)以及根据本发明的实施方式的中介件装置7，中介件装置7电且机械地互连第一IC 3和第二IC5。
中介件装置7包括在中介件装置7的第一侧11上的第一导体图案9以及在中介件装置7的第二侧15上的第二导体图案13。如图1中示意性地示出的，当第一IC电且机械地连接至第一导体图案9时，第一导体图案9(用于第一IC 3至中介件装置7的电和机械连接的连接器)限定中介件装置7的被第一IC 3覆盖的部分17(图1中由被虚线包围的区域指示)。类似地，第二导体图案13被配置成允许第二IC 5的对应连接器19至中介件装置7的电和机械连接。如图1中还示意性示出的，第二导体图案13(在这里通过延伸穿过中介件装置7的通孔21)电耦接至第一导体图案9。
图1中的中介件装置7还包括被布置在中介件装置7的被第一IC 3覆盖的部分17内的第一纳米结构能量存储装置23a和第二纳米结构能量存储装置23b。
第一纳米结构能量存储装置23a和第二纳米结构能量存储装置23b中的每个包括至少第一多个导电纳米结构和嵌有纳米结构中的导电控制材料。这些结构未在图1中明确示出，但是下面将参照图2A至图2B和图3更详细地描述。
除了上述导电纳米结构和导电控制材料之外，第一纳米结构能量存储装置23a和第二纳米结构能量存储装置23b中的每一个还包括第一电极25(在图1中仅针对第一纳米结构能量存储装置示出)和第二电极，第二电极在图1的图示中未示出。
在图1的示例中，第一电极25和第二电极(尽管在图1中未示出)二者都经由包括在中介件装置7中的第一导体图案9和第二导体图案连接至第一IC 3(以及连接至第二IC 5)。因此，纳米结构能量存储装置23a至23b可以例如由从第二IC 5提供的电能充电，并且通过第一导体图案9的IC连接焊盘向第一IC 3放电。因此，中介件装置7可以充当第一IC 3和/或第二IC 5的电荷储存器。
应当注意，根据具体应用也可以存在许多其他的第一导体图案和第二导体图案并且可能是有利的。例如，可以存在用于电网和信号路由目的的第一导体图案和第二导体图案。根据一个示例，在中介件装置的第一侧上可以存在第三电路元件，并且第一导体图案可以另外包括针对这样的第三电路元件的连接器并且用于提供第一电路元件与第三电路元件之间的信号路由。
将进一步结合以下对示例制造方法的描述更详细地描述根据本发明的实施方式的中介件装置7的结构。
图2A是图1中的第一纳米结构能量存储装置23a的第一示例配置的示意性顶视图，其中导电控制材料被部分地去除以露出纳米结构能量存储装置23a中包括的一些纳米结构。
参照图2A，纳米结构能量存储装置23a包括形成在第一电极25上的第一多个导电纳米结构27以及形成在第二电极31上的第二多个导电纳米结构29。所有纳米结构都被嵌入导电控制材料33中。在该示例中，纳米结构能量存储装置23a可以是纳米结构电容器，在这种情况下，导电控制材料33可以是电介质材料，例如所谓的高k电介质。
图2B是从侧面示意性地示出图1中的第一纳米结构能量存储装置23a的第二示例配置的截面图，该配置包括从包括在中介件装置7中的装置层35的电绝缘表面部分生长的第一多个导电纳米结构27和第二多个导电纳米结构29。特别地，如图2B中示意性示出的，这些纳米结构可以从未图案化的(例如，均匀的)催化剂层或图案化的催化剂层37生长为丛林状物。
纳米结构被嵌入导电控制材料33中，但是已经通过例如对导电控制材料33的抛光或蚀刻而使纳米结构的末端露出。在第一多个纳米结构中的纳米结构27的末端39的顶部上，已经设置有第一电极25以实现第一电极25与第一多个纳米结构中的每个导电纳米结构27之间的电接触。在第二多个纳米结构中的纳米结构29的末端41的顶部上，已经设置有第二电极31以实现第二电极31与第二多个纳米结构中的每个导电纳米结构29之间的电接触。
图3是从侧面示意性地示出图1中的第一纳米结构能量存储装置23a的第三示例配置的截面图。在图3的实施方式中，不存在第二多个纳米结构，而是所有纳米结构27都属于上述形成在第二电极31上的第一多个纳米结构。此外，导电控制材料33被提供作为纳米结构27上的保形涂层，并且第一电极25被形成为导电控制材料33上的保形涂层。
现在将参照图4中的流程图和图5A至图5F中的截面图来描述根据本发明的制造方法的示例实施方式，图5A至图5F中的截面图是制造过程中与图4中的流程图中的各个方法步骤对应的不同阶段。
在第一步骤400中，提供牺牲基板43。牺牲基板可以是相关领域的普通技术人员所公知的任何合适的基板。例如，牺牲基板可以由聚合物或玻璃制成，或者可以是硅基板。
在随后的步骤401中，提供装置层45。这里，装置层包括设置在牺牲基板43上并且在绝缘装置层部分49中的第一再分布层47。该装置层以通过以下步骤来提供：首先，使用合适的金属或其他导电材料以期望的图案(诸如上述第一导体图案9或第二导体图案13)形成第一再分布层；在第一再分布层47上沉积电介质层至某一厚度；通过化学机械抛光或任何其他合适的方法来使电介质平坦化，使得第一再分布层露出，并且包括第一再分布层47和电介质层的基板再次变成基本平坦/平面的。
在下一步骤402中，在装置层45的平坦化表面上形成纳米结构能量存储装置23和通孔46。如以上参照图2A至图2B和图3所述，纳米结构能量存储装置23可以以各种不同的方式形成，每种方式包括：在装置层45上生长导电垂直纳米结构、将纳米结构嵌入导电控制材料中、以及形成第一电极和第二电极。
为了形成通孔46，可以利用沉积、溅射或蒸发或者任何其他湿法工艺来沉积典型的金属或金属合金。通孔可以具有不同的功能，例如用于电互连、热互连或者热稳定性互连和机械稳定性互连。根据该目的，用于形成通孔的材料可以选自具有高导热性或导电性的金属或金属合金。在一方面，也可以使用各向异性纳米材料，例如碳纳米管、纳米纤维、纳米线。可以利用通常的CVD方法生长这种纳米材料。也可以使用组合了纳米材料和金属的复合通孔。通孔可以被形成为分布在关注区域上以实现不同目的。
在已经形成通孔46和纳米结构能量存储装置23的情况下，在步骤403中将纳米结构嵌入电介质材料中。可以通过沉积电介质层51来覆盖通孔46和纳米结构能量存储装置23。可以将电介质层平面化以使得表面再次变成合理的平面。替选地，可以将电介质层平坦化使得通孔的顶表面再次变得敞开开放且可触及。
之后，在步骤404中，可以选择性地形成第二再分布层53以实现上述第一导体层9或第二导体层13。
在下一步骤405中，去除或释放牺牲基板43以完成能量中介件装置7的第一示例。
第一再分布层和第二再分布层可以利用诸如湿法化学、干法CVD沉积、溅射或蒸发之类的任何已知的标准金属化工艺来制造。可以根据需要沉积典型的金属如Cu、Al、Au、硅化物或任何其他合适的金属。要形成能量存储装置，包括：在第一导电部分上形成至少第一多个导电纳米结构，使得第一多个导电纳米结构电连接至第一再分布层，第一导电部分形成第一电极；将第一多个导电纳米结构中的每个纳米结构嵌入导电控制材料中；以使得导电控制材料将第二电极与第一多个纳米结构中的每个纳米结构分隔开的方式提供第二电极。可以通过以化学蚀刻或干蚀刻或者任何其他合适的方法从背面蚀刻基板来实现去除牺牲基板。替选地，可以释放牺牲基板以替代将其去除。在这种情况下，可以使用晶片释放技术、激光剥离技术或热剥离技术。在处理中介件能量存储装置之前，可以在牺牲基板上沉积额外的合适的材料层以使晶片释放或剥离方法可行。可选地，在去除牺牲基板之后，可以进一步处理能量储存中介件装置以通过凸块加工(bumping)形成非平面I/O点。这种I/O凸点可以通过倒装芯片凸块加工(flip chip bumping)工艺、铜柱沉积技术或任何其他合适的湿法化学工艺形成，以形成最终的连接点。
替选地，可以根据以上图5B至图5E所描述的工艺继续进行用于在第一中介件装置层的顶部上形成更多中介件装置层的处理。
在替选制造方法中，可以在不去除牺牲基板的情况下继续进行处理以将其接合到根据该方法制造的下一中介件装置。在这种方案中，在不去除牺牲基板的情况下，两个中介件装置于是面向彼此的有源侧被接合。然后去除或剥离牺牲基板，并且可以继续进行处理以将多个中介件装置彼此堆叠。
在替选制造方法中，可以根据标准的已知扇出工艺在中介件装置的顶部上执行扇出工艺。
在替选制造方法中，可以在不移除牺牲基板的情况下继续进行处理，使至少一个集成电路或裸片被接合至中介件装置。然后去除或剥离牺牲基板，并且可以继续进行处理以将多个中介件装置彼此堆叠。任何先前描述的实施方式都适合于以工业中使用的晶圆级工艺和面板级工艺来制造。它们可以分别被方便地称为晶圆级中介件处理和面板级中介件处理。在晶圆级处理中，通常使用圆形基底，尺寸范围是从2英寸到12英寸的晶圆。在面板级处理中，尺寸由机器容量来限定，并且可以是较大尺寸范围(通常为但不限于12英寸至100英寸)的圆形或矩形或方形。面板级处理通常被用于生产智能电视。因此，尺寸可以是电视的尺寸或更大尺寸。中介件基板的尺寸越大，在半导体工业中使用单个中介件基板进行组装越具有成本效益。在晶圆级处理的一方面，至少一个上述实施方式是在半导体加工铸造厂中以晶圆级处理的。在另一方面，对于面板级处理，至少一个上述实施方式是使用面板级处理来处理的。根据设计要求，在处理之后，利用标准切割、等离子切割或激光分割将中介件晶圆或面板级晶圆分割成较小的片。在另一方面，在以晶圆级或面板级将芯片/裸片组装在中介件上之后再进行切割、等离子切割或激光分割。可以通过切割或等离子切割或激光分割来配置这种分割处理步骤，以根据需要定制形成的中介件的形状和尺寸。
在上述中介件实施方式中任何一个的用途方面，能量存储中介件可以方便地与设备(例如，智能电话、膝上型计算机、传感器或任何其他手持的电池驱动设备)中的电池和/或电力管理单元连接，使得根据本发明的中介件可以存储能量。这种存储的能量可以用来延长常规的电池寿命以及/或者改进电力管理系统和/或应对任何不需要的电涌或波纹(电压噪声)，从而可以瞬时提供所需的额外电力。
此外，提供以下信息：
在本发明的一方面，提供了适合于布置在多个集成电路和/或装置基板之间的中介件装置，该中介件包括：多个能量存储装置；延伸穿过中介件装置的多个通孔；多个导电图案或RDL，其在第一侧和与第一侧相对的第二侧上以使得能够连接导电图案、能量存储装置和通孔。导电图案由诸如Cu、Al、Au、硅化物的金属或任何其他合适的金属或金属合金制成。在一方面，通孔用于基于金属通孔(例如Cu、Al、W、Au、硅化物或者适合于形成金属通孔的任何其他金属或金属合金)的电互连。通孔可以方便地由其他类型的各向异性传导材料例如碳纳米管、纳米纤维或纳米线、或者以含有金属或金属合金的复合物的形式制成。在另一方面，通孔是热通孔。热通孔可以方便地由高导热性材料例如Cu、Au等、或各向异性导热材料例如纳米管、纳米线、碳基材料例如碳纳米管、纳米纤维、石墨烯、或者以含有其他金属或金属合金的复合物的形式形成。在一方面，通孔可以形成在中介件装置的侧壁处。对于可以根据本发明制造的中介件装置的厚度基本没有限制。然而，通常，中介件装置的总厚度可以根据需要/应用从0.1μm至10mm不等，优选地在0.5μm与100μm之间。
在本发明的一方面，提供了适合于布置在多个集成电路和/或装置基板之间的中介件装置，该中介件装置包括：多个能量存储装置；多个导电图案或RDL，其在能量存储装置的第一侧和与第一侧相对的第二侧上以使得能够连接导电图案和能量存储装置。导电图案由诸如Cu、Al、Au、硅化物的金属或任何其他合适的金属或金属合金制成。然后，多个集成电路可以经由能量存储中介件装置连接。在一方面，通孔可以形成在中介件装置的侧壁处。对于可以根据本发明制造的中介件装置的厚度基本没有限制。然而，通常，中介件装置的总厚度可以根据需要从0.1μm至10mm不等，优选地在0.5μm与100μm之间。
在一方面，中介件装置可以方便地具有用于提供其他功能的、通孔或纳米尺度支架(scaffold)形式的更多结构，例如用于机械稳定性的通孔，以及可以补偿不相似集成电路基板的CTE失配或者可以用于补偿或平衡沉积引起的薄膜应力的通孔。在这种纳米尺度支架的情况下，可以方便地被嵌入沉积的电介质层中。
在本发明的一方面，中介件装置的电介质体通过电介质层的沉积处理形成。
在一方面，制造的电容器可以用作去耦电容器，将起到RF频率的电气短路的作用，从而限制DC线路上来自电压谐波或瞬态变化的干扰。
在将DC线路尽可能靠近装置地连接至地时，去耦电容被最佳地使用。因此，在本发明中，其中一个方面是将这种电容器放置或制造在中介件表面上的两个再分布连接线之间。在另一方面，可以将电容器放置或制造在中介件的厚度内，或者放置或制造在中介件的凹陷形式中或者在中介件的底表面处。
在使用电容器作为滤波电容器(类似于DC块)的另一方面，应该将其定位成与RF线串联连接，并且可以将其集成在中介件的通孔内或者集成在一个表面上。
在滤波电容器或去耦电容器的一个方面，它们可以是完全固态装置。因此，应该由连接或生长在底部电极上的纳米结构制成该装置，然后通过PVD、CVD、ALD沉积绝缘层，然后使用PVD、CVD、ALD或镀层来形成顶部电极。
在使用电容器作为储存装置的另一方面，可以使用液体、聚合物或凝胶作为接合两个电极的电解质，所述两个电极位于彼此的顶部或简单地交叉。
应当理解，可以使用本领域普通技术人员已知的各种方法来制造纳米结构能量存储装置23中包括的导电纳米结构。例如，用于制备一个或更多个纳米结构的方法可以包括：在基板的上表面上沉积导电助层(helplayer)；在导电助层上沉积图案化的催化剂层；在催化剂层上生长一个或更多个纳米结构；以及选择性地去除在一个或更多个纳米结构之间和周围的导电助层。在一些实现中，在沉积催化剂层后才将其图案化。在一些实现中，基底另外包括与其上表面共同延伸的金属底层，并且金属底层被导电助层覆盖。在一些实现方式中，金属底层被图案化。在一些实现中，金属底层包括选自以下的一种或更多种金属：Cu、Ti、W、Mo、Co、Pt、Al、Au、Pd、P、Ni、硅化物和Fe。在一些实现方式中，金属底层包括选自以下的一种或更多种导电合金：TiC、TiN、WN和AlN。在一些实现方式中，金属底层包括一种或更多种导电聚合物。
可以通过以多种不同材料作为助层来利用本文中描述的技术。重要的是，选择助层材料和蚀刻参数使得可以在助层的蚀刻期间将纳米结构用作自对准掩模层。助层材料的选择可以取决于位于助层下方的材料。
助层也可以是催化剂，这样也可以使用选择性去除处理来去除在生长的纳米结构之间的任何不需要的催化剂残留物。
催化剂可以是镍、铁、铂、钯、镍硅化物、钴、钼、Au或其合金，或者可以与其他材料(例如，硅)组合。催化剂可以是可选的，这样本文所述的技术也可以应用于纳米结构的无催化剂生长工艺。也可以通过催化剂颗粒的旋涂来沉积催化剂。
在一些实现方式中，使用催化剂层来生长纳米结构以及将催化剂层用作连接电极。在这种实现方式中，催化剂可以是厚层的镍、铁、铂、钯、镍硅化物、钴、钼、Au或其合金，或者可以与周期表中的其他材料组合。
在一些实现方式中，任何沉积均通过选自以下的方法进行：蒸发、镀层、溅射、分子束外延、脉冲激光沉积、CVD、ALD、旋涂或喷涂。在一些实现方式中，一个或更多个纳米结构包括碳、GaAs、ZnO、InP、InGaAs、GaN、InGaN或Si。在一些实现方式中，一个或更多个纳米结构包括纳米纤维、纳米管或纳米线。在一些实现方式中，以薄膜形式或多层薄膜堆叠形式来提供一个或更多个纳米结构。在这样的实现方式中，薄膜可以是碳基石墨烯膜或者任何其他合适的2D纳米结构。在一些实现方式中，导电助层包括选自以下的材料：半导体、导电聚合物和合金。在一些实现方式中，导电助层的厚度为1nm至100微米。在一些实现中，一个或更多个纳米结构在等离子体中生长。
在一些实现方式中，一个或更多个纳米结构是碳化物衍生的碳。在一些实现方式中，通过蚀刻来完成导电助层的选择性去除。在一些实现方式中，蚀刻是等离子体干法蚀刻。在一些实现方式中，蚀刻是电化学蚀刻。在一些实现方式中，蚀刻是光化学热解蚀刻。在一些实现方式中，蚀刻是热解蚀刻。在一些实现方式中，该方法还包括在导电助层与催化剂层之间沉积附加层。
根据一个方面，可以使用以下方法来进行多个纳米结构的生长，该方法包括：在电极上沉积催化剂层，催化剂层包括平均晶粒尺寸不同于电极的平均晶粒尺寸的晶粒，从而形成包括底层和催化剂层的层堆叠；将层堆叠加热到可以形成纳米结构的温度；以及提供包括反应剂的气体，使得反应剂与催化剂层接触。
在一些实现方式中，使用氯化工艺从金属碳化物层获得碳纳米结构，例如，由TiC形成碳纳米结构。
在一些实现方式中，可以使用以下方法来进行纳米结构的生长，该方法包括：沉积层堆叠并且在所述层堆叠上生长出纳米结构，其中，所述层堆叠包括允许所述层相互扩散的材料。其中，相互扩散层可以方便地存在于纳米结构中。层堆叠可以是不同金属、催化金属或金属合金的组合。
在一方面，借助于控制电容器和/或能量存储装置的轮廓尺寸、高度和能量密度，使得电容器的这种集成是适合的。在一方面，借助于控制通过生长工艺生长的纳米结构的形态，适当地实现纳米结构的每单位面积的高表面积，使得这种集成是适合的。
本领域技术人员会认识到，本发明决不限于上述优选实施方式。相反，在所附权利要求书的范围内可以进行许多修改和变化。
在权利要求书中，词语“包括”不排除其他要素或步骤，并且不定冠词“a”或“an”不排除多个。单个处理器或其他单元可以实现权利要求书中记载的若干项的功能。在相互不同的从属权利要求书中记载某些措施的仅有事实并不指示这些措施的组合不能用于获益。计算机程序可以存储/分布在合适的介质例如与其他硬件一起提供或作为其他硬件的一部分提供的光存储介质或固态介质上，但是还可以以其他形式例如经由因特网或其他有线或无线通信系统来分布。权利要求书中的任何参考标记不应被解释为限制范围。

Claims (33)

1.一种用于电且机械地互连第一电路元件和第二电路元件的中介件装置，所述中介件装置具有被电且机械地连接至所述第一电路元件的第一侧以及被电且机械地连接至所述第二电路元件的、与所述第一侧相对的第二侧，其中，所述中介件装置包括：
第一导体图案，其在所述能量存储装置的第一侧上，当所述第一电路元件电且机械地连接至所述第一导体图案时，所述第一导体图案限定所述中介件装置的被所述第一电路元件覆盖的部分；
第二导体图案，其在所述能量存储装置的第二侧上，被电且机械地连接至所述第二电路元件，所述第二导体图案电耦接至所述第一导体图案；以及
多个纳米结构能量存储装置，其被布置在所述中介件装置的被所述第一电路元件覆盖的所述部分内，所述纳米结构能量存储装置中的每一个包括：
至少第一多个导电纳米结构；
导电控制材料，其嵌有所述第一多个导电纳米结构中的每个纳米结构；
第一电极，其连接至所述第一多个纳米结构中的每个纳米结构；以及
第二电极，由所述导电控制材料将所述第二电极与所述第一多个纳米结构中的每个纳米结构分隔开，
其中，所述第一电极和所述第二电极中的至少一者连接至所述第一导体图案，以允许所述纳米结构能量存储装置到所述第一电路元件的电连接。
2.根据权利要求1所述的中介件装置，其中，所述中介件装置还包括绝缘材料，所述绝缘材料嵌有所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置。
3.根据权利要求1或2所述的中介件装置，其中，所述中介件装置还包括形成在绝缘材料上的再分布层，所述再分布层包括：至少部分地形成所述第一导体图案的第一导电部分和第二导电部分，以及将所述第一导电部分和所述第二导电部分相互分隔开的绝缘部分。
4.根据权利要求3所述的中介件装置，其中：
所述第一导电部分连接至所述多个纳米结构能量存储装置中的第一纳米结构能量存储装置的第一电极和第二电极中的一者；并且
所述第二导电部分连接至所述多个纳米结构能量存储装置中的第二纳米结构能量存储装置的第一电极和第二电极中的一者，所述第二纳米结构能量存储装置不同于所述第一纳米结构能量存储装置。
5.根据前述权利要求中任一项所述的中介件装置，其中，在所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置中，所述第一多个导电纳米结构中的导电纳米结构是垂直纳米结构。
6.根据权利要求5的中介件装置，其中，所述中介件装置包括具有绝缘装置层部分的装置层，所述垂直纳米结构生长在所述绝缘装置层部分上。
7.根据权利要求6所述的中介件装置，还包括催化剂层，所述催化剂层在所述绝缘装置层部分与所述第一多个导电纳米结构中的所述导电纳米结构之间。
8.根据权利要求6或7所述的中介件装置，其中，所述第一电极被布置在所述绝缘装置层与所述第一多个导电纳米结构中的每个纳米结构之间。
9.据权利要求8所述的中介件装置，其中，所述第一多个导电纳米结构中的每个纳米结构是从所述第一电极生长的。
10.根据前述权利要求中任一项所述的中介件装置，其中，对于所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置，所述导电控制材料被布置为所述第一多个导电纳米结构中的每个纳米结构上的保形涂层。
11.根据前述权利要求中任一项所述的中介件装置，其中，对于所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置，所述第二电极覆盖所述导电控制材料。
12.根据前述权利要求中任一项所述的中介件装置，其中，所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置还包括嵌入所述导电控制材料中的第二多个导电纳米结构。
13.根据权利要求12所述的中介件装置，其中，对于所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置，所述第二多个导电纳米结构中的所述导电纳米结构是在所述中介件装置中包括的装置层的绝缘装置层部分上生长的垂直纳米结构。
14.根据权利要求13所述的中介件装置，其中，对于所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置，所述中介件装置还包括催化剂层，所述催化剂层在所述绝缘装置层部分与所述第二多个导电纳米结构中的所述导电纳米结构之间。
15.根据权利要求13或14所述的中介件装置，其中，对于所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置，所述第二电极被布置在所述绝缘装置层部分与所述第二多个导电纳米结构中的每个纳米结构之间。
16.根据权利要求12至15中任一项所述的中介件装置，其中，对于所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置，所述导电控制材料被布置为所述第二多个导电纳米结构中的每个纳米结构上的保形涂层。
17.根据前述权利要求中任一项的中介件装置，其中，对于所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置，所述导电纳米结构是碳纳米结构。
18.根据权利要求17所述的中介件装置，其中，所述导电纳米结构是碳纳米纤维。
19.根据前述权利要求中任一项所述的中介件装置，其中，所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置是纳米结构电容器，并且所述导电控制材料是电介质材料。
20.根据权利要求1至18中任一项所述的中介件装置，其中，所述多个纳米结构能量存储装置中的每个纳米结构能量存储装置是纳米结构电池，并且所述导电控制材料是固体电解质。
21.一种电子装置，包括：
根据前述权利要求中任一项所述的中介件装置；以及
第一电路元件，其电且机械地连接至所述中介件装置的第一侧上的第一导体图案，从而覆盖所述中介件装置的由所述第一导体图案限定的所述部分。
22.根据权利要求21所述的电子装置，其中，所述第一电路元件是集成电路。
23.根据权利要求21或22所述的电子装置，其中，所述电子装置还包括第二电路元件，所述第二电路元件电且机械地连接至所述中介件装置的第二侧。
24.根据权利要求23所述的电子装置，其中，所述第二电路元件是装置基板。
25.一种制造用于将第一电路元件和第二电路元件电且机械地互连的中介件装置的方法，所述方法包括以下步骤：
提供基板；
在所述基板上形成第一装置层，所述第一装置层包括绝缘部分和导电部分以及第一电极，所述导电部分限定用于到所述第一电路元件的电连接的第一导体图案；
在所述第一电极上形成至少第一多个导电纳米结构，使得所述第一多个纳米结构中的每个纳米结构电连接至所述第一电极；
将所述第一多个导电纳米结构中的每个纳米结构嵌入导电控制材料中，从而在所述第一装置层上形成纳米结构能量存储装置层；
以使得所述导电控制材料将所述第二电极与所述第一多个纳米结构中的每个纳米结构分隔开的方式提供第二电极；
在所述纳米结构能量存储装置层上形成第二装置层，所述第二装置层包括绝缘部分和导电部分，所述导电部分限定用于到所述第二电路元件的电连接的第二导体图案；
形成穿过所述纳米结构能量存储装置层的导电结构，以使所述第一导体图案与所述第二导体图案互连；以及
去除所述基板。
26.根据权利要求25所述的方法，其中，所述第二电极被包括在所述第二装置层的导电部分中。
27.根据权利要求25或26所述的方法，其中，提供所述第二电极以覆盖所述第一多个纳米结构中的每个纳米结构。
28.根据权利要求25或26所述的方法，还包括以下步骤：
在所述第一装置层上形成第二多个导电纳米结构；
将所述第二多个导电纳米结构中的每个纳米结构嵌入所述导电控制材料中；以及
以使得所述第二电极被电连接至所述第二多个纳米结构中的每个纳米结构的方式提供所述第二电极。
29.根据权利要求28所述的方法，其中：
所述第一装置层的导电层还限定所述第二电极；并且
以使得所述第二多个纳米结构中的每个纳米结构电连接至所述第二电极的方式，所述第二多个导电纳米结构中的导电纳米结构形成在所述第二电极上。
30.根据权利要求28所述的方法，还包括以下步骤：
从所述第二多个导电纳米结构部分地去除所述导电控制材料，以露出所述第二多个纳米结构中的纳米结构的末端，
其中，所述第二电极被设置成覆盖所述第二多个导电纳米结构并且与所述露出的末端进行电接触。
31.根据权利要求25至30中任一项所述的方法，其中，形成所述至少第一多个导电纳米结构的所述步骤包括以下步骤：
在所述第一装置层上提供图案化的催化剂层；以及
从所述催化剂层生长出所述第一多个导电纳米结构中的每个纳米结构。
32.根据权利要求25至30中任一项所述的方法，其中，形成所述至少第一多个导电纳米结构的所述步骤包括以下步骤：
在所述第一装置层上提供碳化物层；以及
通过从所述碳化物层去除材料来产生孔。
33.根据权利要求32所述的方法，其中，所述碳化物层包括钛，并且所述孔是通过从所述碳化物层去除钛而产生的。
CN201880054550.8A 2017-08-29 2018-08-23 能量存储中介件装置及其制造方法 Pending CN111033727A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1751034 2017-08-29
SE1751034-8 2017-08-29
PCT/SE2018/050848 WO2019045619A1 (en) 2017-08-29 2018-08-23 ENERGY STORING INTERPOSER DEVICE AND METHOD FOR MANUFACTURING SAME

Publications (1)

Publication Number Publication Date
CN111033727A true CN111033727A (zh) 2020-04-17

Family

ID=65527648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054550.8A Pending CN111033727A (zh) 2017-08-29 2018-08-23 能量存储中介件装置及其制造方法

Country Status (7)

Country Link
US (2) US10770390B2 (zh)
EP (1) EP3676870A4 (zh)
JP (1) JP7093405B2 (zh)
KR (2) KR102059450B1 (zh)
CN (1) CN111033727A (zh)
TW (1) TWI766072B (zh)
WO (1) WO2019045619A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102614960B1 (ko) * 2016-02-29 2023-12-19 스몰텍 에이비 나노구조 에너지 저장장치 및 전자 디바이스
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
TW202141805A (zh) * 2020-04-17 2021-11-01 瑞典商斯莫勒科技公司 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093749A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd キャパシタ内蔵基板及び電子回路用キャパシタ
US20060214262A1 (en) * 2005-03-24 2006-09-28 Intel Corporation Capacitor with carbon nanotubes
US20070242417A1 (en) * 2005-10-06 2007-10-18 Mosley Larry E Forming carbon nanotube capacitors
CN101573772A (zh) * 2006-10-04 2009-11-04 Nxp股份有限公司 Mim电容器
US20100230806A1 (en) * 2009-03-13 2010-09-16 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Three-Dimensional Vertically Oriented Integrated Capacitors
CN105441903A (zh) * 2008-02-25 2016-03-30 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737699B2 (en) 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US7327037B2 (en) * 2004-04-01 2008-02-05 Lucent Technologies Inc. High density nanostructured interconnection
US7268419B2 (en) 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP5519936B2 (ja) * 2005-08-26 2014-06-11 スモルテック エービー ナノ構造体に基づく相互接続および熱の散逸体
US8270137B2 (en) 2007-10-15 2012-09-18 International Rectifier Corporation Interposer for an integrated DC-DC converter
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8487405B2 (en) * 2011-02-17 2013-07-16 Maxim Integrated Products, Inc. Deep trench capacitor with conformally-deposited conductive layers having compressive stress
US8772946B2 (en) 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
US8618651B1 (en) * 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
US9236442B2 (en) 2012-11-26 2016-01-12 Broadcom Corporation Integration of chips and silicon-based trench capacitors using low parasitic silicon-level connections
US9466662B2 (en) * 2012-12-28 2016-10-11 Intel Corporation Energy storage devices formed with porous silicon
US9396883B2 (en) * 2013-04-26 2016-07-19 Intel Corporation Faradaic energy storage device structures and associated techniques and configurations
US9257383B2 (en) 2014-01-15 2016-02-09 Globalfoundries Inc. Method and device for an integrated trench capacitor
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US9165793B1 (en) * 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9570322B2 (en) * 2014-11-26 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US9397038B1 (en) * 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
JP6528550B2 (ja) * 2015-06-11 2019-06-12 株式会社デンソー 半導体装置およびその製造方法
KR102614960B1 (ko) * 2016-02-29 2023-12-19 스몰텍 에이비 나노구조 에너지 저장장치 및 전자 디바이스
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093749A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd キャパシタ内蔵基板及び電子回路用キャパシタ
US20060214262A1 (en) * 2005-03-24 2006-09-28 Intel Corporation Capacitor with carbon nanotubes
US20070242417A1 (en) * 2005-10-06 2007-10-18 Mosley Larry E Forming carbon nanotube capacitors
CN101573772A (zh) * 2006-10-04 2009-11-04 Nxp股份有限公司 Mim电容器
CN105441903A (zh) * 2008-02-25 2016-03-30 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
US20100230806A1 (en) * 2009-03-13 2010-09-16 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Three-Dimensional Vertically Oriented Integrated Capacitors

Also Published As

Publication number Publication date
US20200091065A1 (en) 2020-03-19
TW201914378A (zh) 2019-04-01
JP2020532857A (ja) 2020-11-12
US20200402904A1 (en) 2020-12-24
WO2019045619A1 (en) 2019-03-07
KR102059450B1 (ko) 2020-02-11
US10991652B2 (en) 2021-04-27
KR102340123B1 (ko) 2021-12-16
JP7093405B2 (ja) 2022-06-29
KR20200037140A (ko) 2020-04-08
EP3676870A1 (en) 2020-07-08
TWI766072B (zh) 2022-06-01
US10770390B2 (en) 2020-09-08
KR20190080927A (ko) 2019-07-08
EP3676870A4 (en) 2021-05-26

Similar Documents

Publication Publication Date Title
CN108701672B (zh) 具有纳米结构能量存储装置的插入件
US11901281B2 (en) Bonded structures with integrated passive component
US10991652B2 (en) Energy storage interposer device with conductive nanostructures
US20230075019A1 (en) Electronic system with power distribution network including capacitor coupled to component pads
JP2022504830A (ja) ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
CN109075152B (zh) 组装平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination