CN109075152B - 组装平台 - Google Patents

组装平台 Download PDF

Info

Publication number
CN109075152B
CN109075152B CN201780027029.0A CN201780027029A CN109075152B CN 109075152 B CN109075152 B CN 109075152B CN 201780027029 A CN201780027029 A CN 201780027029A CN 109075152 B CN109075152 B CN 109075152B
Authority
CN
China
Prior art keywords
substrate
nanostructures
assembly
connection
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780027029.0A
Other languages
English (en)
Other versions
CN109075152A (zh
Inventor
M·沙菲克·卡比尔
安德斯·约翰逊
文森特·德马里
穆罕默德·阿明萨利姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smoltek AB
Original Assignee
Smoltek AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smoltek AB filed Critical Smoltek AB
Publication of CN109075152A publication Critical patent/CN109075152A/zh
Application granted granted Critical
Publication of CN109075152B publication Critical patent/CN109075152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种用于作为转接板装置布置在集成电路与基板之间的组装平台，以通过该组装平台互连集成电路和基板，该组装平台包括：组装基板；延伸穿过组装基板的多个导电通孔；在组装基板的第一侧上的至少一个纳米结构连接凸块，纳米结构连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置，其中，每个纳米结构连接凸块包括：在组装基板的第一侧上垂直生长的多个细长导电纳米结构，其中，多个细长纳米结构被嵌入在金属中，用于与集成电路和基板中的至少一个的连接，在组装基板的第二侧上的至少一个连接凸块，第二侧与第一侧相对，连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。

Description

组装平台
技术领域
本发明涉及一种组装平台，用于电子器件与基板之间的布置以通过组装平台将第一电子器件和基板互连。本发明还涉及制造这种组装平台的方法。
背景技术
在现今的电子产品中，尺寸和形状因素在芯片的任何物理布置中都是重要的考虑。由于便携式电子设备的快速发展，对芯片的更紧凑的物理布置的需求变得更加强烈，导致改进围绕电子封装解决方案的技术的需求。例如，现今的手机配备有包括使其成为智能系统的强大的处理器、存储器、传感器、收发器等的器件。实现这种智能系统需要非常高的集成可能性(包括异质集成)以将许多功能芯片封装至非常小的空间中，或更合适地被称为整体小的占地面积。这些功能芯片中的许多功能芯片需要密集封装的输入和输出连接(通常称为I/O)。这些I/O通常需要连接到其他芯片或下面的PCB板以完成整个功能系统。此外，为了实现高效的I/O，要求I/O尽可能小以增加单位面积的I/O点的数量，在小尺寸下提高电气和机械可靠性，降低互连的整体电阻和阻抗并且因此最小化信号传播延迟。
转接板突破了用作具有再分布层的高密度I/O基板的封装平台。其还允许不兼容技术的异质组装在同一平台上混合并与硅通孔(TSV)结合，使形状因素的进一步优化成为可能。为了通过转接板TSV使器件电连接，转接板通常具有被布置成与器件(例如IC和连接基板)上的I/O匹配的焊球。
然而，现今的常规转接板可能面临可以连接的器件的数量的限制。例如，转接板可能限制最终电子器件的形状因素和/或性能，原因是可以互连的部件的数量主要受限于转接板焊球及其在尺寸、间距(典型的常规间距可以是大约50μm)和高度方面的限制。此外，对芯片单位面积的更多功能的不断增长的需求产生了在互连间距方面降低焊球的尺寸的要求，以使单位面积的I/O点的数量更多。常规的转接板相对“不智能”，其不允许互连和路由路径之外的任何事物。通过常规技术制造的I/O点或柱还具有进一步使I/O尺寸小型化并改善不良的可靠性问题和疲劳失效的挑战。因此，需要用于电子器件的具有减小x、y和z上的尺寸的自由度的改进的连接接口，例如高级转接板。这导致需要可以释放该自由度的高级晶片级封装平台以将功能芯片和部件的封装的进一步小型化设计为更智能和灵活的组装平台。
因此，现今的常规转接板由于产生连接的焊球或金属材料的布置而限制了可以连接的器件的数量。这可能导致转接板可能限制最终电子器件的性能，原因是可以互连的部件的数量由转接板焊球及其限制来设定。此外，对芯片单位面积的更多功能的不断增长的需求产生了在互连间距方面降低焊球的尺寸以实现单位面积更多数量的I/O点的需求。
因此，需要用于电子器件的改进的连接接口，例如转接板。
发明内容
考虑到现有技术的上述和其他缺点，本发明的目的是提供一种组装平台，其缓解了现有技术的上面缺点中的至少一些。
因此，根据本发明的第一方面，提供了一种用于作为转接板装置布置在集成电路与基板之间的组装平台，以通过组装平台互连集成电路和基板，该组装平台包括：组装基板；延伸穿过组装基板的多个导电通孔；在组装基板的第一侧上的至少一个纳米结构连接凸块，每个纳米结构连接凸块导电连接到所述通孔中的至少一个并限定与集成电路和基板中的至少一个的连接的连接位置，其中，每一个纳米结构连接凸块包括：在组装基板的第一侧上垂直生长的多个细长导电纳米结构，其中，多个细长纳米结构被嵌入在金属中，用于与集成电路和基板中的至少一个连接，连接到第一多个纳米结构中的每个纳米结构并连接到通孔的电极，在组装基板的第二侧上的至少一个连接凸块，第二侧与第一侧相对，连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。
导电通孔可以导电连接到纳米结构，使得电流可以从纳米结构流到通孔。此外，组装基板可以有利地是绝缘基板。电极导电连接到纳米结构，使得电流可以从纳米结构流到电极。
术语“纳米结构连接凸块”并不意味着连接凸块本身必须是纳米尺寸，而是意味着连接凸块包括纳米结构。本发明基于以下认识：可以使用嵌入在金属中的纳米结构作为纳米结构连接凸块来方便地提供组装平台。通过在组装基板上生长纳米结构，与常规的连接凸块相比，间距，即纳米结构连接凸块之间的距离可以显著减小，从而在组装平台上实现更多的输入/输出点(即可以增加I/O的密度)。另外，与常规的转接板相比，可以减小作为转接板的组装平台在互连设备(即IC和基板)的方向上的高度，从而减小整个电子组件的尺寸。此外，与典型的集成电路相比，组装平台可以在更高的温度下进行处理，从而允许更大的热预算窗口，从而纳米结构的配置更加自由和/或更具成本效益的处理。此外，通过在组装基板上生长纳米结构，显著简化了组装平台的制造，因为纳米结构不必例如转移或另外附加处理。另一个优点是通过直接在基板上或在电极上生长纳米结构改善了纳米结构与下面的基板之间的接口强度/性质。使纳米结构直接在组装基板上或在基板上存在的电极上生长的另一个附加优点是，用于生长纳米结构的生长处理参数不需要遵循常规的CMOS或其他芯片处理环境，开辟了新的可能性。此外，可以调节生长处理参数以生长具有不同性质的纳米结构。这可以使得能够开发生长的纳米结构的电学、机械、光学或任何其他的性质来使组装平台受益。
生长的纳米结构的使用允许纳米结构的性质的广泛调节。例如，可以通过调节纳米结构的生长高度来控制组装平台的高度。这种优点基本上可以释放对要在所有x、y和z方向上控制的纳米结构凸块的尺寸的控制。
纳米结构优选地为纳米结构连接凸块提供金属传导性质。纳米结构可以有利地是碳纳米结构，诸如碳纳米管、碳纳米纤维、或碳化物衍生的碳纳米结构。另外地或替选地，纳米结构可以有利地是金属纳米结构。细长纳米结构可以是纳米线、纳米晶须或纳米管的形式。
纳米结构生长在基板上应当被解释为纳米结构可以直接生长在基板上或生长在布置在基板上的电极上。在生长纳米结构之前，将电极沉积在组装基板上。因此，根据各种实施方式，电极可以布置在组装基板与第一多个导电纳米结构中的每个纳米结构之间。在这些实施方式中，第一多个纳米结构中的纳米结构可以从基板上的电极生长，即从基板上的导电电极生长。简而言之，纳米结构可以从布置在基板上的电极生长。
根据实施方式，组装平台还可以包括组装基板上的导体图案，导体图案导电连接到通孔并被配置成将纳米结构连接凸块连接到通孔使得纳米结构连接凸块电连接到组装基板的第二侧上的连接凸块。
在另一实施方式中，电极是导体图案的一部分。
根据实施方式，纳米结构连接凸块的多个细长纳米结构和金属量可以被配置成使得金属通过多个细长纳米结构被保持在连接位置内。因此纳米结构可以布置成引起防止金属从由纳米结构连接凸块限定的连接位置逸出的毛细力。例如，可以当组装平台接合到IC或基板时防止该逸出。在这时，连接凸块的金属可以处于液态。毛细力还可以有助于获得具有更少空隙的连接凸块。另外，纳米结构的存在也可以实现减少产生连接凸块连接所需的金属量。
根据实施方式，所述纳米结构连接凸块的多个细长纳米结构被密集地布置，使得在处于液态时的金属通过由所述多个细长纳米结构引起的毛细管力保持在连接位置内。
根据另一实施方式，在第一侧上的两个相邻纳米结构连接凸块之间的间距不同于在第二侧上的两个相邻连接凸块之间的间距，在第一侧上的两个纳米结构连接凸块中的每一个通过相应的通孔连接到在第二侧上的相应的相邻连接凸块。换句话说，组装平台可以布置成提供从一侧到另一侧的连接凸块的扇出。在这个实施方式中，在第一侧上的第一纳米结构连接凸块与在第二侧上的第一连接凸块互连，并且在第一侧上的第二纳米结构连接凸块与在第二侧上的第二连接凸块互连，其中，在第一侧上的间距不同于在第二侧上的间距。
在一个实施方式中，在第一侧上的两个相邻纳米结构连接凸块之间的间距小于在第二侧上的两个相邻连接凸块之间的间距。
根据实施方式，在组装基板的第二侧上的至少一个连接凸块是纳米结构连接凸块。换句话说，在组装基板的第二侧上的连接凸块可以是纳米结构连接凸块并且因此包括纳米结构。
根据实施方式，纳米结构连接凸块的高度可以通过细长导电纳米结构的生长高度来控制。
根据实施方式，组装平台还可以包括在组装基板的第一侧上垂直生长的第二多个细长纳米结构。第二多个细长纳米结构可以被配置为除第一多个纳米结构之外的其他功能。第二多个纳米结构可以被配置成将热从IC散发到组装基板，从而用于改善例如包括第二多个细长纳米结构的电子组件的散热。第二多个纳米结构可以被配置成机械地支撑IC，以从而减轻由例如IC施加到纳米结构连接凸块上的应力。第二多个纳米结构可以被配置成减少热膨胀系数的失配。因此，纳米结构作为对例如IC或基板的热膨胀的响应而弯曲，使得存在一定程度的失配容差。第二多个纳米结构可以布置为对准标记或具有光学功能(例如吸光黑色材料、频率相关/敏感元件)。第二多个纳米结构可以以规则阵列布置，以创建模拟人造光子晶体的结构以用作光学互连或波导。为了制造功能性的第二多个纳米结构，它们可以被设计成生长在根据实施方式设计和功能的转接板上的任何地方。
根据本发明的实施方式，第二多个纳米结构可以生长在组装结构中的开口中，由此第二多个纳米结构从开口的底部延伸到组装基板的第一侧的表面上方。开口可以在外形中或是基板中的凹处。
在又一实施方式中，组装平台还可以包括在所述组装基板的所述第二侧上垂直生长的第二多个细长纳米结构。
同样在第二多个纳米结构生长在第二侧上的情况下，第二多个纳米结构可以已经在所述组装结构中的开口中生长，由此第二多个纳米结构从所述开口的底部延伸到组装基板的第二侧的表面上方。
在第二侧上具有第二多个纳米结构的优点类似于在第一侧上具有第二多个纳米结构的上述优点。
此外，而不论第二多个纳米结构在哪一侧生长，第二多个纳米结构可以涂覆有金属或聚合物或嵌入金属或聚合物。涂层应当被理解为纳米结构上的涂层材料的共形层或至少几乎共形的层。
在本发明的另一方面中，第二多个纳米结构可以生长在金属层上并且可以涂覆有聚合物或电介质或电解质材料的膜的共形或非共形层。在一些实施方式中，在添加聚合物或电介质或电解质材料的膜之前，将另一个金属层添加到纳米结构用于改善作为涂层的传导性。第二多个纳米结构上的涂覆膜还可以涂覆有另外的金属膜层以形成金属-纳米结构-电介质/电解质-金属构造。在这样的构造中，电解质可以是固态电解质的形式或溶胶-凝胶电解质的形式。这样的金属-纳米结构-电介质/电解质-金属构造可以通过金属-纳米结构-电介质/电解质-金属构造的最底和最顶金属层经由金属线与组装平台的其他部件连接。这样，第二多个纳米结构可以用于在组装平台上形成功能性局部能量存储设备或电容器。
根据本发明的实施方式，第二多个纳米结构可以围绕至少一个纳米结构连接凸块生长。换句话说，第二多个纳米结构可以布置在纳米结构连接凸块的外围周围。这样，第二多个纳米结构可以在组装基板和/或IC之间提供改进的机械支撑。
根据本发明的实施方式，第二多个纳米结构可以从凹陷的组装结构生长。
根据本发明的第二方面，提供了一种电子组件，其包括根据任一实施方式的组装平台，并且还包括集成电路和基板和/或第二集成电路，其中，集成电路和基板和/或第二集成电路通过组装平台互连。
在一个实施方式中，电子组件还可以包括基于保护性聚合物塑料的壳体，其中，组装平台、集成电路和基板由壳体包覆成型。这样，保护电子组件的集成电路和其他电学部件免受例如湿度、阳光、灰尘等或任何其他不适合集成电路的外部环境的影响。壳体可以包括环氧树脂或树脂。
通过本发明的该第二方面的其他实施方式和获得的效果大致类似于上面针对本发明的第一方面所描述的那些。
根据本发明的第三方面，提供了制造组装平台的方法，该组装平台用于布置在集成电路与基板之间以通过组装平台互连第一集成电路和基板，该方法包括以下步骤：提供具有延伸穿过组装基板的多个导电通孔的组装基板，在组装基板上形成至少第一多个导电细长纳米结构；将第一多个导电纳米结构中的每个纳米结构嵌入在金属中，由此第一多个导电细长纳米结构和金属形成纳米结构连接凸块，纳米结构连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置；在组装基板的第二侧上形成包括金属的连接凸块，第二侧与第一侧相对，连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。
还提供的是，可以在必要时提供绝缘层，以在适当的情况下从处理的角度在层之间创建绝缘，使得连接作用为互连。还提供的是，可以提供用于通孔的扩散屏障，以避免通孔材料向基板的任何扩散。
根据本发明的实施方式，形成至少第一多个导电细长纳米结构的步骤可以包括以下步骤：在组装基板上设置图案化的催化剂层；以及从催化剂层生长第一多个导电纳米结构中的每个纳米结构。
根据本发明的实施方式，形成至少第一多个导电细长纳米结构的步骤可以包括以下步骤：在组装基板上设置图案化的催化剂层；以及从催化剂层生长第一多个导电纳米结构中的每个纳米结构，其中，催化剂层的一部分可以在纳米结构中互相扩散。因此，催化剂的至少一部分可以存在于纳米结构中。
根据本发明的实施方式，形成至少第一多个导电细长纳米结构的步骤可以包括：在基板的上表面上沉积导电助层；在导电助层上沉积图案化的催化剂层；在催化剂层上生长一个或更多个纳米结构；以及选择性地去除一个或更多个纳米结构之间和周围的导电助层。
根据本发明的实施方式，助层是非导电助层。
根据本发明的实施方式，其中，催化剂层在被沉积后被图案化。
在一个实施方式中，组装基板另外可以包括金属底层，金属底层与组装基板的上表面共同延伸，并且被导电助层覆盖。
可以使用包括以下方法的方法生长多个纳米结构：在电极上沉积催化剂层，催化剂层包括具有不同于电极的平均晶粒尺寸的平均晶粒尺寸的晶粒，从而形成包括底层和催化剂层的叠层；将叠层加热到纳米结构可以形成的温度并提供包括反应物的气体，使得反应物与催化剂层接触。
催化剂层可以以任何合适的方式，例如沉积、溅射、电铸、ALD、CVD、无电镀等、或用于加工或沉积催化剂材料的任何其他适当的方法来提供。催化剂层可以通过催化剂颗粒的旋涂或喷涂以催化剂颗粒的形式来提供。催化剂颗粒可以是如适合于生长纳米结构的单金属颗粒或聚合物涂覆的金属颗粒或双金属颗粒。
在一个实施方式中，嵌入金属材料的步骤可以包括：施加热或压力或者热与压力的组合使得金属液化；以及在与纳米结构接触时固化金属，使得多个纳米结构被所述金属嵌入。
在一个实施方式中，可以通过由多个纳米结构引起的毛细力将液化的金属带入多个纳米结构中。
应当注意，根据本发明的各种实施方式的方法的步骤并非必须以任何特定的顺序执行。
电极或导电图案可以以任何合适的方式提供，诸如通过光刻、溅射、蒸发、电铸、ALD、CVD、电铸、无电镀等，或用于处理或沉积导电材料的任何其他合适的方法。
通过本发明的该第三方面的其他实施方式和获得的效果大致类似于上面针对本发明的第一方面和第二方面所描述的那些。
还提供了一种电子组件，其包括根据任一实施方式的组装平台，并且还包括包含集成电路、分立部件(例如电阻器、电容器、超级电容器、储能元件、电感器等)和基板的芯片，其中，集成电路和基板通过组装平台互连，其中，集成电路可以是ASIC、存储器部件、FPGA、μ控制器、CPU、GPU、收发器、传感器、RFID等中的任何一个，或它们的任何组合，以创建功能系统。在另一方面中，这种组装系统然后适合于经由外部编程工具使用编程语言的计算机编程或重新编程，以使系统功能适合于特定的应用。
还提供了用于作为转接板装置布置在集成电路与基板之间的组装平台，以通过组装平台互连集成电路和基板，该组装平台包括：组装基板；延伸穿过组装基板的多个导电通孔；在组装基板的第一侧上的至少一个纳米结构连接凸块，每个纳米结构连接凸块导电连接到所述通孔中的至少一个并限定与集成电路和基板中的至少一个的连接的连接位置，其中，每个纳米结构连接凸块包括：在组装基板的第一侧上垂直生长的多个细长导电纳米结构，连接到第一多个纳米结构中的每个纳米结构并连接到通孔的电极；以及在组装基板的第二侧上的至少一个连接凸块，第二侧与第一侧相对，连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。
还提供了用于作为转接板装置布置在集成电路与基板之间的组装平台，以通过组装平台互连集成电路和基板，该组装平台包括：组装基板；延伸穿过组装基板的多个导电通孔；在组装基板的第一侧上的至少一个纳米结构连接凸块，每个纳米结构连接凸块导电连接到所述通孔中的至少一个并限定与集成电路和基板中的至少一个的连接的连接位置，其中，每个纳米结构连接凸块包括：在组装基板的第一侧上垂直生长的多个细长导电纳米结构，连接到第一多个纳米结构中的每个纳米结构并连接到通孔的电极；以及在组装基板的第二侧上的至少一个纳米结构连接凸块，第二侧与第一侧相对，纳米结构连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。
还提供的是，可以在必要时提供绝缘层，以在适当的情况下从处理的角度在层之间创建绝缘，使得连接作用为互连。还提供的是，可以提供用于通孔的扩散屏障，以避免通孔材料向基板的任何扩散。
附图说明
现在将参照示出本发明的示例实施方式的附图来更详细地描述本发明的这些和其他方面，其中：
图1示意性地示出了包括根据本发明的示例实施方式的组装平台的电子组件；
图2a至图4e示意性地示出了图1中的组装平台的不同实施方式；
图5示意性地示出了根据本发明的实施方式的电子组件；
图6是根据本发明的实施方式的方法步骤的流程图；
图7是根据本发明的实施方式的方法步骤的流程图；
图8示意性地示出了示例性组装平台；
图9a示意性地示出了组装具有集成电路或基板的组装平台；
图9b是根据本发明的实施方式的方法步骤的流程图；
图10示意性地示出了示例性组装平台；以及
图11a至图11b概念性地示出了纳米结构连接凸块的形成。
具体实施方式
在本详细说明中，主要参考布置为在集成电路与基板之间的转接板装置的组装平台来描述组装平台的各种实施方式。然而，应当注意的是，这决不限制本发明的范围，其同样也包括可以布置成互连任意两种类型的电气部件的组装平台，电气部件例如裸片、硅芯片、集成电路、模拟和/或数字电路等。这种组装平台可以实现具有异质集成可能性。
图1示意性地示出了电子组件1，其包括：基板，在此为简化的印刷电路板(PCB)2的形式；集成电路(IC)3；以及根据本发明的示例实施方式布置为转接板装置的组装平台4。PCB包括形成在PCB基板7上的PCB连接焊盘6，并且IC3包括IC连接焊盘9。如图1中示意性地所示，IC连接焊盘9之间的间距远小于PCB连接焊盘6之间的间距。图1中的组装平台4包括组装基板11、延伸穿过组装基板11的多个通孔12、以及导体图案13。
导体图案13导电连接到通孔12并且连接到在组装基板11的第一侧14上的纳米结构连接凸块15。导体图案通常可以被称为再分布层(RDL)。在该示例性实施方式中，纳米结构连接凸块15被配置成限定用于与IC3连接的连接位置。在组装平台4的相对于第一侧14的第二侧19上，存在导电连接到通孔12并限定用于PCB2的连接位置的连接凸块17。换句话说，导体13从作为用于连接到IC连接焊盘9的纳米结构连接凸块15的第一组凸块延伸到通孔12，在此，通孔穿过组装基板11与用于连接到PCB连接焊盘6的第二组连接凸块17直接连接。第二组凸块17可以是纳米结构连接凸块或常规连接凸块，例如金属凸块。
每个纳米结构连接凸块15包括在组装基板的第一侧上垂直生长的多个细长导电纳米结构25和嵌入纳米结构的金属。这些结构未在图1中明确示出，但将在下面参照图2a至图4b，以及在图11中更详细地描述。
应当注意，印刷电路板2可以用另一组装平台4代替，即若干组装平台可以堆叠，如果特定的应用需要的话。
图2a是根据本发明的实施方式的组装平台4的至少一部分的示意性截面。在图2a中，示出了具有从组装基板11的第一侧14延伸穿过组装基板11到第二侧19的多个通孔的组装基板11。还示出了导电连接到通孔12的导体图案13。导体图案可以包括电极，但在该实施方式中电极是导体图案13的一部分。在基板11的第一侧14上，存在被嵌入在金属29中的多个纳米结构25，一起形成纳米结构连接凸块15。纳米结构连接凸块15限定用于与例如IC3连接的连接位置。导电纳米结构25是在组装基板11的第一侧11上垂直生长的细长纳米结构。在一个实施方式中，导电纳米结构25是碳纳米结构。在另一个实施方式中，该纳米结构是金属纳米结构，例如纳米管、纳米纤维、纳米晶须或纳米线。在转接板基板11的第二侧19上，存在也与通孔12连接的连接凸块17。在第二侧19上的连接凸块17限定用于例如PCB2的连接点。在第二侧19上的连接凸块17可以如图2a中示意性地示出地由没有纳米结构的金属制成，或者替选地，在第二侧19上的连接凸块17可以是如图2b中所示的在第一侧11上的纳米结构那样的连接凸块。图2a和图2b之间的唯一区别是图2b中的第二侧19上的连接凸块是纳米结构连接凸块15，而不是不具有嵌入的纳米结构的金属连接凸块17。此外，金属连接凸块和纳米结构连接凸块的组合也是可以的。
参照图3，示意性地示出了组装有IC 3的组装平台4。组装平台4可以是图2a中所示的那个。IC 3包括连接端子31，通过将热或压力或两者的组合适当地施加到纳米结构连接凸块的金属以液化金属，并随后使得金属能够固化来将纳米结构连接凸块15连接到连接端子31。此外，连接端子31包括用于改善转接板装置4与IC 3之间的电连接的所谓的凸块下冶金元件21。如图3所示，纳米结构连接凸块15可以在其外表面上变得稍微凹陷。这通过金属29的量相对于纳米结构25的数量或量之间的适当比率来实现，使得金属29不能从纳米结构连接凸块15中逸出。然而，凸起的外表面不会损害纳米结构连接凸块15的功能，尽管凹陷的表面是优选的。另外，在IC 3上存在与凸块下冶金元件21一定程度交叠的绝缘材料层20以防止组装基板11上的短路。注意，在绝缘层20与组装基板11之间的间隙是用于示出的目的并且在实践中将没有间隙。
参照图4a，示意性地示出了本发明的另一实施方式。在图4中，示出了不同于图2a中的组装平台4的组装平台4，不同之处在于，存在在组装基板11的第一侧14上垂直生长的第二多个41细长纳米结构。第二多个细长纳米结构可以是直接在组装基板11上生长的碳纳米结构或者可以在电极(未示出)上生长。第二多个细长纳米结构25还可以是金属纳米管、纳米晶须或纳米线。此外，第二多个纳米结构25未被嵌入在金属中。第二多个纳米结构25可以用于若干不同的目的，例如第二多个纳米结构25可以被配置成将热从IC 3散发到组装基板11，从而改善电子设备1的散热。在第二示例中，第二多个纳米结构25被配置成机械地支撑IC 3，从而减轻由例如IC3施加在纳米结构连接凸块15上的应力。在第三示例中，第二多个纳米结构25被配置成降低热膨胀系数(CTE)上的失配(mismatch)。因此，纳米结构25作为对例如IC 3基板的热膨胀的响应而弯曲，使得存在一定程度的失配公差。第二多个纳米结构25也可以用作对准标记或具有光学功能(例如，吸光黑色材料、频率相关/敏感元件)。第二多个纳米结构可以以规则阵列布置，以创建模拟人造光子晶体的结构以用作光学互连或波导。为了制造功能性的第二多个纳米结构，它们可以被设计成生长在根据实施方式的设计和功能的转接板上的任何地方。根据本发明的实施方式，可以围绕至少一个纳米结构凸块生长第二多个纳米结构。此外，可以从凹入的组装结构生长第二多个纳米结构。
在图4b中示意性地示出的另一实施方式中，第二多个41纳米结构25被布置(因此已经生长)在组装平台11中的开口43中。开口具有底42，第二多个纳米结构已经在该底42上垂直生长。第二多个纳米结构25从开口向外延伸到第一侧14的表面上方。因此，在与例如图3中所示的纳米结构连接凸块接合时，第二多个纳米结构25将形成与例如IC的物理接触。这样，当布置在开口43中时，第二多个纳米结构25能够更有效地向组装基板11传递例如热。
另外的实施方式在图4c至图4d中示出，其中，与图4a至图4b的区别是第二多个纳米结构布置在组装基板11的第二侧19上。另外，以及如在图4e中所示，第二多个纳米结构41也还可以涂覆有金属或聚合材料或嵌入在金属或聚合材料中。尽管未示出，被涂覆或被嵌入的第二多个纳米结构可以布置在开口42中。可以将图4a至图4d中的第二多个纳米结构直接生长在组装基板11或布置在组装基板11上的电极(未示出)上。
再次参照图1并参照图2c，在一个实施方式中，在第一侧14上的两个相邻纳米结构连接凸块15a与15b之间的间距p1(图1中未示出)不同于在第二侧19上的两个相邻连接凸块17a与17b之间的间距(p2，也在图3和图2c中示出)。还如图所示，纳米结构连接凸块15a经由通孔和导电图案13连接到连接凸块17a。以类似的方式，纳米结构连接凸块15b经由通孔和导电图案13连接到连接凸块17b。这也可以描述为扇出配置，因此在转接板装置的一侧上的间距与在另一侧上相比更小。在这个示例中，在第一侧14上的间距(p1)小于在第二侧19上的间距(p2)。
现在参照图5，其示意性地示出了根据本发明的实施方式的电子组件50。电子组件50包括如之前参照图1至图4中的任何一个描述的组装平台4。在图5中，组装平台50被布置成通过如之前描述的通孔和纳米结构凸块(未示出)来互连集成电路3。尽管在此示出了仅7个IC’，但是可以使用组装平台4来互连任意数量的IC’，只要它们安装在组装平台4上。另外，电子组件包括以覆盖组装平台4和IC’3的包覆成型的壳体的形式的壳体52。当然，存在连接端口(未示出)使得组装平台IC’3能够从壳体52的外侧连接。壳体52可以包括环氧树脂或树脂。
图6是示出用于制造根据本发明的实施方式的组装平台的方法步骤。在第一步骤S602中，组装基板被设置成具有延伸穿过组装基板的多个导电通孔。随后S604，在组装基板上形成至少第一多个导电细长纳米结构。第一多个导电细长纳米结构被配置成限定组装平台上的连接位置。在步骤S606中，将第一多个导电纳米结构中的每个纳米结构嵌入在金属中，由此，第一多个导电细长纳米结构和金属形成纳米结构连接凸块，纳米结构连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。为了在组装基板的另一侧上实现连接，S608，在组装基板的第二侧上形成包括金属的连接凸块，第二侧与第一侧相对，连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。
例如，多个导电细长纳米结构的形成包括在组装基板上设置图案化的催化剂层。随后，从催化剂层生长第一多个导电纳米结构中的每个纳米结构。
本发明用于实现高纵横比连接凸块，这通过将纳米结构嵌入在金属中来实现。金属的量为如下：其使得金属通过多个细长纳米结构25保持在连接位置内，例如通过毛细力。作为示例，高度(h)与宽度(w)之间的比可以是至少2，例如3、4、或5，或更大。另外，通过控制细长纳米结构25的生长高度来控制纳米结构连接凸块15的高度(h)。
在本发明的一个方面中，用于制备一个或更多个纳米结构的方法包括：在基板的上表面上沉积导电助层(helplayer)；在导电助层上沉积图案化的催化剂层；在催化剂层上生长一个或更多个纳米结构；以及选择性地去除在一个或更多个纳米结构之间和周围的导电助层。在一些实现中，催化剂层在沉积之后被图案化。在一些实现中，基板还包括金属底层，金属底层与基板的上表面共同延伸，并且被导电助层覆盖。在一些实现中，金属底层被图案化。在一些实现中，金属底层包括选自Cu、Ti、W、Mo、Pt、Al、Au、Pd、P、Ni和Fe中的一个或更多个金属。在一些实现中，金属底层包括选自TiC、TiN、WN和AIN中的一个或更多个导电合金。在一些实现中，金属底层包括硅化物，例如NiSi、MoSi、WSi等。在一些实现中，金属底层包括一个或更多个导电聚合物。
可以通过作为助层的许多不同的材料来利用本文中描述的技术。重要的是，选择助层材料和蚀刻参数使得纳米结构可以在助层的蚀刻期间用作自对准掩模层。助层材料的选择可以取决于位于助层下方的材料。
助层也可以是催化剂，因为选择性去除处理也可以用于去除在生长的纳米结构之间的任何不需要的催化剂残留物。
催化剂可以是镍、铁、铂、钯、镍-硅化物、钴、钼、Au或其合金，或者可以与其他材料(例如硅)结合。催化剂可以可选，因为本文描述的技术也可以应用在纳米结构的无催化剂生长过程中。催化剂也可以通过催化剂颗粒的旋涂来沉积。
在一些实现中，任何沉积通过选自以下方法的方法进行：蒸发、电镀、溅射、分子束外延、脉冲激光沉积、CVD、ALD以及旋涂。在一些实现中，一个或更多个纳米结构包括碳、GaAs、ZnO、InP、InGaAs、GaN、InGaN或Si。在一些实现中，一个或更多个纳米结构包括纳米纤维、纳米管或纳米线。在一些实现中，导电助层包括选自以下的材料：半导体、导电聚合物和合金。在一些实现中，导电助层的厚度为1nm至100微米。在一些实现中，一个或更多个纳米结构在等离子体中生长。在一些实现中，一个或更多个纳米结构是碳化物衍生的碳。在一些实现中，通过蚀刻来完成导电助层的选择性去除。在一些实现中，蚀刻是等离子体干法蚀刻。在一些实现中，蚀刻是电化学蚀刻。在一些实现中，蚀刻是光化学热解蚀刻。在一些实现中，蚀刻是热解蚀刻。在一些实现中，该方法还包括在导电助层与催化剂层之间沉积附加层。
根据一个方面，使用包括以下方法的方法进行多个纳米结构的生长：在电极上沉积催化剂层，催化剂层包括具有不同于电极的平均晶粒尺寸的平均晶粒尺寸的晶粒，从而形成包括底层和催化剂层的叠层；将叠层加热到纳米结构可以形成的温度并且提供包括反应物的气体，使得反应物与催化剂层接触。
在一些实现中，使用氯化过程来从金属碳化物层获得碳纳米结构，例如，从TiC、SiC或任何其他碳化物前体形成碳纳米结构。
图7是示出根据本发明的实施方式的用于制造的组装平台的方法步骤，该组装平台用于布置在集成电路与基板或第二集成电路之间以通过该组装平台互连第一集成电路和基板(或第二集成电路)。在第一步骤S702中，提供具有延伸穿过组装基板的多个导电通孔的组装基板。随后S704，在组装基板上形成至少第一多个导电细长纳米结构。第一多个导电细长纳米结构被配置成限定组装平台上的连接位置。为了实现在组装基板的另一侧上的连接，S706，在组装基板的第二侧上形成包括金属的连接凸块，第二侧与第一侧相对，连接凸块导电连接到通孔并限定与集成电路和基板中的至少一个的连接的连接位置。
图8示出了用于作为转接板装置布置在集成电路3与基板2之间的组装平台80的截面，以通过该组装平台互连集成电路3和基板2。在这个实施方式中，组装平台80包括组装基板11和延伸穿过组装基板11的多个导电通孔12。还示出了在组装基板11的第一侧14上的至少一个纳米结构25。多个纳米结构25将形成纳米结构连接凸块15，纳米结构连接凸块15在与集成电路组装时包括嵌入纳米结构的金属(见例如图9a)。纳米结构连接凸块15导电连接到通孔12并限定与集成电路3和基板2中的至少一个的连接的连接位置。多个细长导电纳米结构25垂直生长在组装基板11的第一侧14上，用于与集成电路3和基板2中的至少一个连接。还存在连接到第一多个纳米结构中的每个纳米结构25并且连接到通孔12的电极5。在组装基板的第二侧19上存在至少一个连接凸块17。第二侧与第一侧相对并且连接凸块17导电连接到通孔12并限定与集成电路3和基板2中的至少一个的连接的连接位置。
参照图9a，示意性地示出了要与IC 3组装的组装平台4。组装平台在这个示例中是图8中所示的组装平台。IC 3包括连接端子31，通过将热或压力施加到布置在连接端子31中的金属凸块90以液化金属，并且之后如通过箭头92指示的那样形成金属凸块90与纳米结构25间的接触，并随后使得金属90能够固化来将纳米结构连接到连接端子31。此外，连接端子31包括用于改善转接板装置4与IC 3之间的电连接的所谓的凸块下冶金元件21。
图9b示出了具有用于将IC或基板与组装平台连接的步骤的流程图。例如，IC和组装平台可以是参照图3描述的那些或参照图9a描述的那些。在第一步骤中，使IC或基板与组装平台接触，或者与纳米结构连接凸块(例如图3)接触，或者使得金属凸块90与纳米结构25(图9a)接触。接下来，施加热和/或压力或其适当的组合以液化金属、或金属凸块90(图9a)或嵌入纳米结构25的金属29(例如图3)。随后，使得金属能够固化。在某个实施方式中，金属可以在使IC或基板与组装平台接触之前被液化。
图10示意性地示出了用于作为转接板装置布置在集成电路3与基板2之间的另一组装平台100的截面，以通过该组装平台互连集成电路3和基板2。在这个实施方式中，组装平台100包括组装基板11和延伸穿过组装基板11的多个导电通孔12。还示出了在组装基板11的第一侧14上的至少一个纳米结构25。纳米结构导电连接到通孔12并限定与集成电路3和基板2中的至少一个的连接的连接位置。细长导电纳米结构25垂直生长在组装基板11的第一侧14上，用于与集成电路3和基板2中的至少一个连接。多个纳米结构25将形成纳米结构连接凸块，纳米结构连接凸块包括在与集成电路(见例如图9a)组装时嵌入纳米结构的金属。还存在连接到第一多个纳米结构中的每个纳米结构25并且连接到通孔12的电极5。在组装基板的第二侧19上存在另外的多个细长导电纳米结构25。在这个组装平台中，细长导电纳米结构25未被嵌入在金属中。电极5可以是导电图案13(见例如图1)的一部分。
使用本文描述的方法，可以制造单独的纳米结构、纳米结构的阵列或纳米结构的“森林”。
图11b概念性地示出了包括在组装基板11的第一侧14上垂直生长的多个细长导电纳米结构25的纳米结构连接凸块15。在这种情况下，纳米结构已经在电极5上生长，尽管纳米结构也可以生长在导电图案13(见图1)上，在这种情况下，电极是导电图案的一部分。在一些实施方式中，纳米结构可以已经在另一电极上生长，该另一电极可以是虚拟电极(例如在纳米结构用于机械支撑的情况下)或者在组装平台100的第二侧19上的电极(见图10)。图11a概念性地示出了已经在组装基板11的第一侧14上生长的多个纳米结构25。多个细长纳米结构25被配置成嵌入在金属中，用于与所述集成电路和所述基板中的至少一个的所述连接。金属29以液态提供给多个纳米结构25或者在纳米结构25上液化。用于形成纳米结构连接凸块15的液态金属29的量为如下：其使得多个纳米结构25通过由多个细长纳米结构25引起的毛细力将液态金属保持在连接位置内。液态金属在由电极5限定的连接位置内固化，使得如图11b所示形成纳米结构连接凸块15。
“纳米结构”是具有至少一个纳米级的尺寸的结构。
纳米结构可以包括碳、GaAs、ZnO、InP、GaN、InGaN、InGaAs、Si或其他材料的纳米纤维、纳米管或纳米线。纳米结构也可以通过从合金中获得纳米结构来形成，例如来自TiC的碳化物衍生的碳。
通孔可以由本领域中已知的任何合适的导电材料制成，例如Au、Al、Cu、钨、硅化物、Ni、Mo等。在一些情况下，通孔可以被作为扩散屏障的附加材料包围。
组装平台基板可以是转接板。转接板可以基于固态材料，例如包括硅、玻璃、多晶硅、AAO(阳极铝氧化物)、氧化铝、蓝宝石、SiGe、SiC。转接板可以基于柔软的非刚性材料，例如聚合物、环氧树脂、层压材料、柔性(flex)等。转接板可以具有不同的热膨胀系数，该热膨胀系数取决于制造材料的类型。转接板可以由包括各向异性导电材料的复合材料制成。例如，Cu-AAO、纳米结构-AAO复合物、纳米结构-聚合物、Cu-聚合物或任何其他合适的材料组合。在适当的情况下，转接板可以涂覆有绝缘层，例如SiO2、SiN。转接板可以被氧化以形成SiO2、SiN等。固态转接板可以是刚性的，不是柔性的和易碎的。转接板可以包含平坦表面或波纹表面。转接板可以包括至少一个金属层作为互连再分布层(RDL)。可以设想多个转接板层被组装以创建总组装平台。转接板材料基本上具有低于通孔的电导率使得电流可以仅通过通孔流动。
组装基板可以例如包括硅、聚合物、玻璃、多晶硅、环氧树脂、SiC等。
设想组装平台组装异质管芯组装可能性，其中，使用不同的非兼容的技术平台来制造不同的管芯。
本领域技术人员意识到本发明决不限于上述的优选实施方式。相反，在所附权利要求书的范围内可以进行许多修改和变化。
在权利要求书中，词语“包括”不排除其他要素或步骤，并且不定冠词“a”或“an”不排除多个。单个处理器或其他单元可以实现权利要求书中记载的若干项的功能。在相互不同的从属权利要求书中记载某些措施的仅有事实并不指示这些措施的组合不能用于获益。权利要求书中的任何附图标记不应被解释为限制范围。

Claims (33)

1.一种组装平台，用于作为转接板装置布置在集成电路与基板之间以通过所述组装平台互连所述集成电路和所述基板，所述组装平台包括：
组装基板；
延伸穿过所述组装基板的多个导电通孔；
在所述组装基板的第一侧上的至少一个纳米结构连接凸块，每个纳米结构连接凸块导电连接到所述通孔中的至少一个并限定与所述集成电路和所述基板中的一个的连接的连接位置，其中，每个所述纳米结构连接凸块包括：
在所述组装基板的所述第一侧上从催化剂层垂直生长的第一多个细长导电纳米结构，其中，所述第一多个细长导电纳米结构被嵌入在金属中，用于与所述集成电路和所述基板中的一个的所述连接，
连接到所述第一多个细长导电纳米结构中的每个纳米结构并且连接到所述通孔的电极；以及
在所述组装基板的第二侧上的至少一个连接凸块，所述第二侧与所述第一侧相对，所述连接凸块导电连接到所述通孔并限定与所述集成电路和所述基板中的一个的连接的连接位置，
所述组装平台还包括在所述组装基板的所述第一侧上垂直生长的第二多个细长纳米结构，其中，所述第二多个细长纳米结构被配置用于散热、机械支撑或降低热膨胀系数的失配，或者被布置为对准标记或者具有光学功能。
2.根据权利要求1所述的组装平台，还包括在所述组装基板上的导体图案，所述导体图案导电连接到所述至少一个通孔并将所述纳米结构连接凸块连接到所述至少一个通孔，使得所述纳米结构连接凸块电连接到在所述组装基板的所述第二侧上的所述连接凸块。
3.根据权利要求1或2所述的组装平台，其中，所述第一多个细长导电纳米结构是金属纳米结构或碳纳米结构。
4.根据权利要求1或2所述的组装平台，其中，所述纳米结构连接凸块的所述第一多个细长导电纳米结构和金属的量被配置成使得所述金属通过所述第一多个细长导电纳米结构被保持在所述连接位置内。
5.根据权利要求1或2所述的组装平台，其中，所述纳米结构连接凸块的所述第一多个细长导电纳米结构被密集地布置，使得处于液态时的所述金属通过由所述第一多个细长导电纳米结构引起的毛细力被保持在所述连接位置内。
6.根据权利要求1或2所述的组装平台，包括在所述第一侧上的至少两个相邻纳米结构连接凸块以及在所述第二侧上的至少两个相邻连接凸块，
其中，在所述第一侧上的两个相邻纳米结构连接凸块之间的间距不同于在所述第二侧上的两个相邻连接凸块之间的间距，在所述第一侧上的两个纳米结构连接凸块中的每个通过相应的通孔连接到在所述第二侧上的相应的相邻连接凸块。
7.根据权利要求6所述的组装平台，其中，在所述第一侧上的两个相邻纳米结构连接凸块之间的间距小于在所述第二侧上的两个相邻连接凸块之间的间距。
8.根据权利要求1或2所述的组装平台，其中，在所述组装基板的所述第二侧上的所述至少一个连接凸块是纳米结构连接凸块。
9.根据权利要求1或2所述的组装平台，其中，能够通过所述第一多个细长导电纳米结构的生长高度来控制所述纳米结构连接凸块的高度。
10.根据权利要求1或2所述的组装平台，其中，所述第二多个细长纳米结构生长在组装结构中的开口中，由此所述第二多个细长纳米结构从所述开口的底部延伸到所述组装基板的所述第一侧的表面上方。
11.根据权利要求1或2所述的组装平台，其中，所述第二多个细长纳米结构被嵌入在金属中。
12.一种电子组件，包括根据权利要求1或2所述的组装平台，并且还包括所述集成电路和所述基板，其中，所述集成电路和所述基板通过所述组装平台互连。
13.根据权利要求12所述的电子组件，还包括保护性塑料壳体，其中，所述组装平台、所述集成电路和所述基板由所述壳体包覆成型。
14.根据权利要求12或13所述的电子组件，其中，所述第二多个细长纳米结构被嵌入在金属中。
15.一种组装平台，用于作为转接板装置布置在集成电路与基板之间以通过所述组装平台互连所述集成电路和所述基板，所述组装平台包括：
组装基板；
延伸穿过所述组装基板的多个导电通孔；
在所述组装基板的第一侧上的至少一个纳米结构连接凸块，每个纳米结构连接凸块导电连接到所述通孔中的至少一个并限定与所述集成电路和所述基板中的一个的连接的连接位置，其中，每个所述纳米结构连接凸块包括：
在所述组装基板的所述第一侧上从催化剂层垂直生长的第一多个细长导电纳米结构，其中，所述第一多个细长导电纳米结构被嵌入在金属中，用于与所述集成电路和所述基板中的一个的所述连接，
连接到所述第一多个细长导电纳米结构中的每个纳米结构并且连接到所述通孔的电极，以及
在所述组装基板的第二侧上的至少一个连接凸块，所述第二侧与所述第一侧相对，所述连接凸块导电连接到所述通孔并限定与所述集成电路和所述基板中的一个的连接的连接位置，
所述组装平台还包括在所述组装基板的所述第二侧上垂直生长的第二多个细长纳米结构，其中，所述第二多个细长纳米结构被配置用于散热、机械支撑或降低热膨胀系数的失配，或者被布置为对准标记或者具有光学功能。
16.根据权利要求15所述的组装平台，还包括在所述组装基板上的导体图案，所述导体图案导电连接到所述至少一个通孔并将所述纳米结构连接凸块连接到所述至少一个通孔，使得所述纳米结构连接凸块电连接到在所述组装基板的所述第二侧上的所述连接凸块。
17.根据权利要求15或16所述的组装平台，其中，所述第一多个细长导电纳米结构是金属纳米结构或碳纳米结构。
18.根据权利要求15或16所述的组装平台，其中，所述纳米结构连接凸块的所述第一多个细长导电纳米结构和金属的量被配置成使得所述金属通过所述第一多个细长导电纳米结构被保持在所述连接位置内。
19.根据权利要求15或16所述的组装平台，其中，所述纳米结构连接凸块的所述第一多个细长导电纳米结构被密集地布置，使得处于液态时的所述金属通过由所述第一多个细长导电纳米结构引起的毛细力被保持在所述连接位置内。
20.根据权利要求15或16所述的组装平台，包括在所述第一侧上的至少两个相邻纳米结构连接凸块以及在所述第二侧上的至少两个相邻连接凸块，
其中，在所述第一侧上的两个相邻纳米结构连接凸块之间的间距不同于在所述第二侧上的两个相邻连接凸块之间的间距，在所述第一侧上的两个纳米结构连接凸块中的每个通过相应的通孔连接到在所述第二侧上的相应的相邻连接凸块。
21.根据权利要求20所述的组装平台，其中，在所述第一侧上的两个相邻纳米结构连接凸块之间的间距小于在所述第二侧上的两个相邻连接凸块之间的间距。
22.根据权利要求15或16所述的组装平台，其中，在所述组装基板的所述第二侧上的所述至少一个连接凸块是纳米结构连接凸块。
23.根据权利要求15或16所述的组装平台，其中，能够通过所述第一多个细长导电纳米结构的生长高度来控制所述纳米结构连接凸块的高度。
24.根据权利要求15或16所述的组装平台，其中，所述第二多个细长纳米结构生长在组装结构中的开口中，由此所述第二多个细长纳米结构从所述开口的底部延伸到所述组装基板的所述第二侧的表面上方。
25.一种电子组件，包括根据权利要求15或16所述的组装平台，并且还包括所述集成电路和所述基板，其中，所述集成电路和所述基板通过所述组装平台互连。
26.根据权利要求25所述的电子组件，还包括保护性塑料壳体，其中，所述组装平台、所述集成电路和所述基板由所述壳体包覆成型。
27.一种制造组装平台的方法，所述组装平台用于布置在集成电路与基板之间的组装平台以通过所述组装平台互连所述集成电路和所述基板，所述方法包括以下步骤：
提供组装基板，所述组装基板具有延伸穿过所述组装基板的多个导电通孔，
在所述组装基板的第一侧上从催化剂层生长至少第一多个导电细长纳米结构；
在所述组装基板的所述第一侧上或在所述组装基板的第二侧上从催化剂层生长第二多个细长纳米结构；
将所述第一多个导电细长纳米结构中的每一个导电细长纳米结构嵌入在金属中，由此所述第一多个导电细长纳米结构和所述金属形成纳米结构连接凸块，所述纳米结构连接凸块导电连接到所述通孔并限定与所述集成电路和所述基板中的一个的连接的连接位置；
在所述组装基板的第二侧上形成包括金属的连接凸块，所述第二侧与所述第一侧相对，所述连接凸块导电连接到所述通孔并限定与所述集成电路和所述基板中的一个的连接的连接位置，
其中，所述第二多个细长纳米结构被配置用于散热、机械支撑或降低热膨胀系数的失配，或者被布置为对准标记或者具有光学功能。
28.根据权利要求27所述的方法，其中，形成所述至少第一多个导电细长纳米结构的步骤包括以下步骤：
在所述组装基板上设置图案化的催化剂层；以及
从所述催化剂层生长所述第一多个导电细长纳米结构中的每个纳米结构。
29.根据权利要求27所述的方法，其中，形成所述至少第一多个导电细长纳米结构的步骤包括：
在基板的上表面上沉积导电助层；
在所述导电助层上沉积图案化的催化剂层；
在所述催化剂层上生长一个或更多个细长纳米结构；以及
选择性地去除所述一个或更多个细长纳米结构之间和周围的所述导电助层。
30.根据权利要求29所述的方法，其中，所述催化剂层在被沉积后被图案化。
31.根据权利要求29或30所述的方法，其中，所述基板还包括金属底层，所述金属底层与所述基板的上表面共同延伸，并且被所述导电助层覆盖。
32.根据权利要求27或28所述的方法，其中，将所述第一多个导电细长纳米结构中的每一个导电细长纳米结构嵌入在金属中的步骤包括：
施加热或压力或者热与压力的组合使得所述金属液化；以及
当与所述导电细长纳米结构接触时固化所述金属，使得所述第一多个导电细长纳米结构被嵌入在所述金属中。
33.根据权利要求32所述的方法，其中，通过由所述第一多个导电细长纳米结构引起的毛细力将所述液化的金属带入所述第一多个导电细长纳米结构中。
CN201780027029.0A 2016-05-06 2017-05-03 组装平台 Active CN109075152B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1630103 2016-05-06
SE1630103-8 2016-05-06
PCT/SE2017/050430 WO2017192096A1 (en) 2016-05-06 2017-05-03 Assembly platform

Publications (2)

Publication Number Publication Date
CN109075152A CN109075152A (zh) 2018-12-21
CN109075152B true CN109075152B (zh) 2023-01-24

Family

ID=60203151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027029.0A Active CN109075152B (zh) 2016-05-06 2017-05-03 组装平台

Country Status (7)

Country Link
US (2) US10840203B2 (zh)
EP (1) EP3453049A4 (zh)
JP (2) JP6864009B2 (zh)
KR (1) KR102403468B1 (zh)
CN (1) CN109075152B (zh)
TW (1) TWI743119B (zh)
WO (1) WO2017192096A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019000317T5 (de) 2018-12-07 2020-10-08 Sony Semiconductor Solutions Corporation Sensorvorrichtung, elektronische vorrichtung, sensorsystem undsteuerungsverfahren
KR20210011765A (ko) 2019-07-23 2021-02-02 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치
US11846833B2 (en) * 2021-04-16 2023-12-19 Toyota Motor Engineering & Manufacturing North America, Inc. Optical metasurfaces embedded on high CTE surface
WO2023177714A1 (en) * 2022-03-16 2023-09-21 Islam Salama Interposer and packaging device architetcure and method of making for integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
CN101274757A (zh) * 2007-03-28 2008-10-01 富士通株式会社 表面修饰的碳纳米管材料及其制造方法和电子部件与电子器件
CN102254871A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103887258A (zh) * 2012-12-21 2014-06-25 辉达公司 使用具有硅通孔的中介层衬底的芯片封装

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
DE10127351A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
TWI220162B (en) * 2002-11-29 2004-08-11 Ind Tech Res Inst Integrated compound nano probe card and method of making same
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
JP4689218B2 (ja) 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
JP4343044B2 (ja) 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
TW200629511A (en) 2004-11-04 2006-08-16 Koninkl Philips Electronics Nv Nanotube-based connection arrangement and approach
WO2007043165A1 (ja) * 2005-10-11 2007-04-19 Fujitsu Limited 多層配線基板及びその製造方法
JP4635836B2 (ja) * 2005-11-14 2011-02-23 パナソニック株式会社 シート状電子回路モジュール
US7371674B2 (en) 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
WO2007110899A1 (ja) * 2006-03-24 2007-10-04 Fujitsu Limited 炭素系繊維のデバイス構造およびその製造方法
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
US20080224327A1 (en) * 2007-03-13 2008-09-18 Daewoong Suh Microelectronic substrate including bumping sites with nanostructures
US8232183B2 (en) * 2007-05-04 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process and apparatus for wafer-level flip-chip assembly
KR100866577B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법
JP5018419B2 (ja) * 2007-11-19 2012-09-05 富士通株式会社 モジュール構造体、その製造方法および半導体装置
JP5146256B2 (ja) 2008-03-18 2013-02-20 富士通株式会社 シート状構造体及びその製造方法、並びに電子機器及びその製造方法
WO2010090055A1 (ja) * 2009-02-05 2010-08-12 株式会社村田製作所 電極接合構造及びその製造方法
US8624370B2 (en) 2009-03-20 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with an interposer and method of manufacture thereof
US20110039459A1 (en) * 2009-08-11 2011-02-17 Yancey Jerry W Solderless carbon nanotube and nanowire electrical contacts and methods of use thereof
JP2011238789A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP5633356B2 (ja) * 2010-12-15 2014-12-03 富士通株式会社 半導体装置および半導体装置の製造方法
SG2013083258A (en) 2013-11-06 2015-06-29 Thales Solutions Asia Pte Ltd A guard structure for signal isolation
TWI572268B (zh) 2014-10-13 2017-02-21 欣興電子股份有限公司 中介板及其製造方法
US20160111380A1 (en) * 2014-10-21 2016-04-21 Georgia Tech Research Corporation New structure of microelectronic packages with edge protection by coating

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
CN101274757A (zh) * 2007-03-28 2008-10-01 富士通株式会社 表面修饰的碳纳米管材料及其制造方法和电子部件与电子器件
CN102254871A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103887258A (zh) * 2012-12-21 2014-06-25 辉达公司 使用具有硅通孔的中介层衬底的芯片封装

Also Published As

Publication number Publication date
TW201740491A (zh) 2017-11-16
EP3453049A1 (en) 2019-03-13
KR20190006166A (ko) 2019-01-17
US20210043594A1 (en) 2021-02-11
JP6864009B2 (ja) 2021-04-21
US11348890B2 (en) 2022-05-31
WO2017192096A1 (en) 2017-11-09
US20190267345A1 (en) 2019-08-29
TWI743119B (zh) 2021-10-21
JP2019519912A (ja) 2019-07-11
JP2021119604A (ja) 2021-08-12
EP3453049A4 (en) 2019-12-18
CN109075152A (zh) 2018-12-21
US10840203B2 (en) 2020-11-17
KR102403468B1 (ko) 2022-05-31

Similar Documents

Publication Publication Date Title
US20210020591A1 (en) Semiconductor device and manufacturing method thereof
US9076881B2 (en) Bump structure including nano-wires and a body connecting ends of the nano-wires, semiconductor package having the bump structure and method of manufacturing the semiconductor package
US11348890B2 (en) Assembly platform
CN116420220A (zh) 具有互连结构的键合结构
US20070045812A1 (en) Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
WO2011122228A1 (ja) 半導体内蔵基板
EP1939936A2 (en) Electronic component
CN108417550B (zh) 半导体装置及其制造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
US10658338B2 (en) Semiconductor device including a re-interconnection layer and method for manufacturing same
CN114050132A (zh) 半导体设备封装及其制造方法
JP7093405B2 (ja) エネルギー貯蔵インターポーザ・デバイスおよび製造方法
US7906838B2 (en) Electronic component package and method of manufacturing same
CN112018064A (zh) 半导体装置封装及其制造方法
CN112310030A (zh) 半导体装置封装和用于制造半导体装置封装的方法
US7816176B2 (en) Method of manufacturing electronic component package
TWI222734B (en) High density module card, substrate and fabrication for the same
US20040135257A1 (en) Semiconductor device with a multi-level interconnect structure and method for making the same
JP2024075666A (ja) 貫通電極基板
CN115910821A (zh) 芯片粒精细互连封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant