JP2019519912A - 組立プラットフォーム - Google Patents

組立プラットフォーム Download PDF

Info

Publication number
JP2019519912A
JP2019519912A JP2018557100A JP2018557100A JP2019519912A JP 2019519912 A JP2019519912 A JP 2019519912A JP 2018557100 A JP2018557100 A JP 2018557100A JP 2018557100 A JP2018557100 A JP 2018557100A JP 2019519912 A JP2019519912 A JP 2019519912A
Authority
JP
Japan
Prior art keywords
nanostructures
assembly
substrate
connection
nanostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018557100A
Other languages
English (en)
Other versions
JP6864009B2 (ja
Inventor
シャフィクル カビル エム
シャフィクル カビル エム
ヨハンソン アンデシュ
ヨハンソン アンデシュ
デスマリス ビンセント
デスマリス ビンセント
アミンサレーム ムハンマド
アミンサレーム ムハンマド
Original Assignee
スモルテク アクティエボラーグ
スモルテク アクティエボラーグ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スモルテク アクティエボラーグ, スモルテク アクティエボラーグ filed Critical スモルテク アクティエボラーグ
Publication of JP2019519912A publication Critical patent/JP2019519912A/ja
Priority to JP2021062729A priority Critical patent/JP2021119604A/ja
Application granted granted Critical
Publication of JP6864009B2 publication Critical patent/JP6864009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

集積回路と基板との間にインターポーザ装置として配置して、前記アセンブリプラットフォームを介して集積回路と基板とを相互接続するためのアセンブリプラットフォームであって、アセンブリプラットフォームは、アセンブリ基板と、アセンブリ基板を通して延びる複数の導電性のビアと、アセンブリ基板の第１の側の少なくとも１つのナノ構造体接続バンプであって、各ナノ構造体接続バンプが、ビアの少なくとも１つに導電的に接続されており、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する、ナノ構造体接続バンプと、各ナノ構造体接続バンプは、アセンブリ基板の第１の側に垂直に成長した複数の細長い導電性ナノ構造体であって、集積回路及び基板の少なくとも一方との接続のために金属内に埋め込まれる、複数の細長いナノ構造体を備え、第１の複数のナノ構造体の各ナノ構造体に接続され、ビアに接続された電極と、アセンブリ基板の第２の側の少なくとも１つの接続バンプであって、第２の側は第１の側とは反対側にあり、ビアに導電接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する接続バンプと、を備える。【選択図】図１

Description

本発明は、電子装置と装置基板との間に配置され、アセンブリプラットフォームを介して第１の電子装置及び装置基板を相互接続するためのアセンブリプラットフォームに関する。本発明はまた、そのようなアセンブリプラットフォームの製造方法に関する。
今日のエレクトロニクスでは、チップの物理的配置において、サイズとフォームファクタが重要な考慮事項になる。携帯型電子装置の急速な進歩により、チップのよりコンパクトな物理的配置の要求がさらに厳しくなり、その結果、電子パッケージングソリューションに関する技術の改善が求められている。一例として、今日の電話は、スマートなシステムにするために、強力なプロセッサ、メモリ、センサ、トランシーバなどの装置を備える。このようなスマートシステムを実現するためには、多くの機能チップを非常に狭い空間、あるいはより適切にいうと全体として小さなフットプリント、にパッケージ化するための非常に高い集積可能性（異種の統合を含む）が必要である。これらの機能チップの多くは、一般的にＩ／Ｏとして知られる高密度の入出力接続を必要とする。これらのＩ／Ｏは、通常、機能システム全体を完成させるために、他のチップ又はＰＣＢボードに下で接続する必要がある。さらに、効率的なＩ／Ｏを実現するためには、可能な限り小さくして単位面積あたりのＩ／Ｏ数を増加させ、小型で電気的及び機械的信頼性を高め、相互接続の総抵抗及びインピーダンスを減少させ、このため信号伝搬遅延を最小にする必要がある。
インターポーザは、再配線層を備えた高密度Ｉ／Ｏ基板として機能するパッケージングプラットフォームを実現した。また、互換性のないテクノロジの異種アセンブリを同じプラットフォーム上で混在させ、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ： シリコン貫通ビア）と組み合わせることで、フォームファクタをさらに最適化するための可能性を示す。インターポーザＴＳＶを介して装置を電気的に接続するために、インターポーザは、通常、装置（例えば、ＩＣ及び接続基板）上のＩ／Ｏに一致するように配置された多数のソルダーボールを有する。
しかし、今日の従来のインターポーザの可能性は、接続可能な装置の数の制限に直面している。例えば、インターポーザは、相互接続され得るコンポーネントの数が、インターポーザソルダーボール及びサイズ、ピッチ（典型的な従来のピッチは約５０μｍ）及び高さの制限によって主に制限されるので、フォームファクタ及び／又は最終的な電子装置の性能を制限することがある。さらに、チップの単位面積当たりのより多くの機能に対する要求がますます増大するにつれて、単位面積当たりのＩ／Ｏ点の数がより増加することを可能にするように、相互接続ピッチに関してソルダーボールの寸法を小さくする要求が生じている。従来のインターポーザは、相互接続及び配線経路以外のものを許容しない比較的「スマートではない」ものである。従来の技術によって作られたＩ／Ｏ点又はピラーはまた、Ｉ／Ｏ寸法をさらに小型化する、信頼性の問題及び疲労破損の向上という課題を抱えている。したがって、電子装置のための高度なインターポーザのように、ｘ、ｙ及びｚにおける寸法を縮小して自由度を有する改善された接続インターフェースが必要とされている。これにより、機能チップ及びコンポーネントのパッケージングをよりスマートで滑らかなアセンブリプラットフォームにさらに小型化する設計の自由度を発揮できる高度なウェーハレベルパッケージングプラットフォームが必要になる。
したがって、今日のインターポーザは、接続を形成するソルダーボール又は金属材料の配置に起因して接続できる装置の数に制限を課す。これは、相互接続されるコンポーネントの数がインターポーザソルダーボールとその制限によって設定されるため、インターポーザが最終的な電子装置の性能を制限することにつながる可能性がある。さらに、チップの単位面積当たりのより多くの機能に対する要求がますます増大するにつれて、単位面積当たりのＩ／Ｏ点の数を増やすことを可能にするように、相互接続ピッチに関してソルダーボールの寸法を小さくする要求が生じている。
したがって、電子装置のためのインターポーザのような改善された接続インターフェースが必要とされている。
先行技術の上記及び他の欠点に鑑みて、本発明の目的は、先行技術の上記の欠点の少なくともいくつかを緩和するアセンブリプラットフォームを提供することである。
本発明の第１の態様によれば、集積回路と基板との間にインターポーザ装置として配置され、アセンブリプラットフォームを介して集積回路と基板とを相互接続するアセンブリプラットフォームが提供される。アセンブリプラットフォームは、アセンブリ基板と、アセンブリ基板を通して延びる複数の導電性のビアと、アセンブリ基板の第１の側の少なくとも１つのナノ構造体接続バンプであって、各ナノ構造体接続バンプが、ビアの少なくとも１つに導電的に接続されており、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する、ナノ構造体接続バンプと、各ナノ構造体接続バンプは、アセンブリ基板の第１の側に垂直に成長した複数の細長い導電性ナノ構造体であって、集積回路及び基板の少なくとも一方との接続のために金属内に埋め込まれる、複数の細長いナノ構造体を備え、第１の複数のナノ構造体の各ナノ構造体に接続され、ビアに接続された電極と、アセンブリ基板の第２の側の少なくとも１つの接続バンプであって、第２の側は第１の側とは反対側にあり、接続バンプは、ビアに導電接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する、接続バンプと、を備える。
導電性のビアは、電流がナノ構造体から電極に流れるようにナノ構造体に導電的に接続することができる。さらに、アセンブリ基板は、有利には絶縁基板であってもよい。電極は、電流がナノ構造体から電極に流れるようにナノ構造体に導電的に接続される。
「ナノ構造体接続バンプ」という用語は、接続バンプ自体がナノサイズでなければならないことを意味するものではないが、接続バンプがナノ構造体を含むことを意味する。本発明は、ナノ構造体接続バンプとして金属に埋め込まれたナノ構造体を使用して、アセンブリプラットフォームを好適に提供することができるという認識に基づいている。アセンブリ基板上にナノ構造体を成長させることによって、ピッチ、すなわちナノ構造体接続バンプ間の距離を従来の接続バンプと比較して大幅に低減することができ、それによってアセンブリプラットフォーム上でより多くの入出力点を可能にする（すなわち、Ｉ／Ｏの密度を増加させることができる）。さらに、アセンブリプラットフォームは、典型的な集積回路よりも高温で処理され、より大きな熱バジェットウィンドウを可能にし、それによってナノ構造体のより自由度の高い構成及び／又はコスト対効率の高い処理が可能になる。さらに、ナノ構造体は、必ずしも、例えば、移動されるか、又は追加的に処理される必要はないので、アセンブリプラットフォームの製造は、ナノ構造体をアセンブリ基板上に成長させることによって大幅に単純化される。さらなる利点は、ナノ構造体を基板上又は電極上に直接成長させることによって、ナノ構造体と下地基板との間の界面強度／特性が改善されることである。アセンブリ基板上又は基板上に存在する電極上にナノ構造体を直接成長させるもう１つの追加の利点は、ナノ構造体を成長させるための成長処理パラメータが従来のＣＭＯＳ又は他のチップ処理環境に従う必要がなく、新しい可能性を広げることである。さらに、異なる特性を有するナノ構造体を成長させるために、成長処理パラメータを調整することができる。これにより、成長したナノ構造体の電気的、機械的、光学的又は他の特性を利用してアセンブリプラットフォームに利益をもたらすことができる。成長したナノ構造体の使用は、ナノ構造体の特性の広範な調整を可能にする。
成長したナノ構造体の使用は、ナノ構造体の特性の広範な調整を可能にする。例えば、アセンブリプラットフォームの高さは、ナノ構造体が成長する高さを調整することによって制御することができる。そのような利点は、本質的に、すべてのｘ、ｙ及びｚ方向において制御されるべきナノ構造体のバンプのサイズの制御を解放してもよい。
ナノ構造体は、好ましくは、ナノ構造体接続バンプの金属伝導特性を提供する。ナノ構造体は、有利には、カーボンナノチューブ、カーボンナノファイバ、又はカーバイド由来のカーボンナノ構造体のようなカーボンナノ構造体であってもよい。追加的又は代替的に、ナノ構造体は、有利には、金属ナノ構造体であってもよい。細長いナノ構造体は、ナノワイヤ、ナノウィスカ、又はナノチューブの形態であってもよい。
ナノ構造体が基板上に成長するということは、ナノ構造体が基板上又は基板上に配置された電極上に直接成長してもよいと解釈されるべきである。電極は、ナノ構造体を成長させる前にアセンブリ基板上に堆積される。したがって、様々な実施形態によれば、電極は、アセンブリ基板と、第１の複数の導電性ナノ構造体の各ナノ構造体との間に配置されてもよい。これらの実施形態では、第１の複数のナノ構造体のナノ構造体は、基板上の電極から、すなわち基板上の導電性電極から成長させることができる。要するに、基板上に配置された電極からナノ構造体を成長させることができる。
一実施形態によれば、アセンブリプラットフォームは、アセンブリ基板上にさらに導体パターンを有してもよく、導体パターンは、ビアに導電接続され、ビアにナノ構造体接続バンプを接続するように構成され、ナノ構造体接続バンプがアセンブリ基板の第２の側の接続バンプに電気的に接続される。
さらなる実施形態では、電極は導体パターンの一部である。
一実施形態によれば、ナノ構造体接続バンプの複数の細長いナノ構造体、及び金属の量は、複数の細長いナノ構造体によって接続位置内に金属が維持されるように構成することができる。したがって、ナノ構造体は、ナノ構造体接続バンプによって規定された接続位置から金属が逃げる（エスケープする）のを防止する毛細管力を生じさせるように配置することができる。エスケイピングは、例えば、アセンブリプラットフォームがＩＣ又は基板に接合される時に防止され得る。そのような時に、接続バンプの金属は液体状態にあり得る。毛細管力は、ボイドの少ない接続バンプを得るためにさらに寄与する。さらに、ナノ構造体の存在は、接続バンプ接合を形成するのに必要な金属の量を減少させることも可能にする。
一実施形態によれば、ナノ構造体接続バンプの複数の細長いナノ構造体は、金属が液体状態にあるとき、複数の細長いナノ構造体によって引き起こされる毛細管力によって接続位置内に維持されるように密に配置される。
別の実施形態によれば、第１の側の２つの隣接するナノ構造体接続バンプ間のピッチは、第２の側の２つの隣接する接続バンプ間のピッチとは異なり、第１の側の２つのナノ構造体接続バンプの各々は、それぞれのビアを介して第２の側のそれぞれの隣接する接続バンプに接続される。換言すれば、アセンブリプラットフォームは、接続バンプの一方の側から他方の側へのファンアウトを提供するように配置することができる。この実施形態では、第１の側の第１のナノ構造体接続バンプは、第２の側の第１の接続バンプと相互接続され、第１の側の第２のナノ構造体接続バンプは、第２の側の第２の接続バンプと相互接続され、第１の側のピッチは、第２の側のピッチとは異なる。
一実施形態では、第１の側の２つの隣接するナノ構造体接続バンプ間のピッチは、第２の側の２つの隣接する接続バンプ間のピッチよりも小さい。
一実施形態によれば、アセンブリ基板の第２の側の少なくとも１つの接続バンプは、ナノ構造体接続バンプである。換言すれば、アセンブリ基板の第２の側の接続バンプは、ナノ構造体接続バンプであってもよく、したがって、ナノ構造体を備えていてもよい。
一実施形態によれば、ナノ構造体接続バンプの高さは、細長い導電性ナノ構造体の成長する高さによって制御可能であってもよい。
一実施形態によれば、アセンブリプラットフォームは、アセンブリ基板の第１の側に垂直に成長した第２の複数の細長いナノ構造体をさらに含むことができる。第２の複数の細長いナノ構造体は、第１の複数のナノ構造体とは異なる機能に構成されてもよい。第２の複数のナノ構造体は、ＩＣからの熱をアセンブリ基板に放散するように構成されてもよく、それによって、例えば、第２の複数の細長いナノ構造体を含む電子アセンブリの熱放散を改善するように働く。第２の複数のナノ構造体は、ＩＣを機械的に支持するように構成することができ、それによって、例えば、ＩＣによって加えられたナノ構造体接続バンプ上のストレスを緩和することができる。第２の複数のナノ構造体は、熱膨張係数のミスマッチを低減するように構成することができる。従って、ナノ構造体は、例えばＩＣ又は基板の熱膨張の応答として屈曲するので、ある程度のミスマッチ耐性がある。第２の複数のナノ構造体は、アラインメントマークとして配置されてもよいし、光学機能（例えば、光吸収性黒色材料、周波数依存性／感応性要素）を有してもよい。第２の複数のナノ構造体は、光学的相互接続又は導波管として機能するように人工フォトニック結晶を模倣するための構造を作り出すために規則的な配列で配置されてもよい。機能的な第２の複数のナノ構造体を作製するために、それらは、実施形態の設計及び機能に従ってインターポーザ上のどこにでも成長するように設計することができる。
本発明の一実施形態によれば、第２の複数のナノ構造体は、アセンブリ構造の開口内に成長することができ、第２の複数のナノ構造体は、開口の底部からアセンブリ基板の第１の側の表面の上方まで延びる。開口は、基板内の形態又は凹部であってもよい。さらに別の実施形態において、アセンブリプラットフォームは、アセンブリ基板の第２の側に垂直に成長した第２の複数の細長いナノ構造体をさらに備えることができる。
また、第２の複数のナノ構造体が第２の側で成長する場合、第２の複数のナノ構造体は、アセンブリ構造体の開口内に成長してもよく、それにより、第２の複数のナノ構造体は、開口の底部からアセンブリ基板の第２の側の表面の上方まで延びる。
第２の側に第２の複数のナノ構造体を有する利点は、第１の側に第２の複数のナノ構造体を有する上記の利点と同様である。
さらに、第２の複数のナノ構造体は、それらが成長した側に関係なく、金属又はポリマーでコーティングされてもよく、又は埋め込まれてもよい。コーティングは、ナノ構造体上のコンフォーマルな層（絶縁層）又はコーティング材料の少なくともほぼコンフォーマルな層として理解されるべきである。
本発明の別の態様では、第２の複数のナノ構造体は、金属層上に成長させることができ、ポリマー又は誘電体又は電解質材料のフィルムのコンフォーマル又は非コンフォーマルな層でコーティングすることができる。いくつかの実施形態では、ポリマー又は誘電体又は電解質材料のフィルムが追加される前に、改善された導電性のために、金属の別の層がコーティングとしてナノ構造体に加えられる。第２の複数のナノ構造体上のコーティングされたフィルムは、金属−ナノ構造体−誘電体／電解質−金属構造を形成するために、金属フィルムの追加の層でさらにコーティングされてもよい。そのような構成では、電解質は、固体電解質の形態であってもよく、ゾル−ゲル電解質の形態であってもよい。このような金属−ナノ構造体−誘電体／電解質−金属構造は、金属−ナノ構造体−誘電体／電解質−金属構造の最下部及び最上部の金属層を通る金属線を介して、アセンブリプラットフォームの他の部分と接続することができる。このようにして、第２の複数のナノ構造体は、アセンブリプラットフォーム上に機能的局所エネルギー蓄積装置又はキャパシタを形成するように提供することができる。
本発明の一実施形態によれば、第２の複数のナノ構造体は、少なくとも１つのナノ構造体接続バンプを囲んで成長させることができる。換言すれば、第２の複数のナノ構造体は、ナノ構造体接続バンプの周囲に配置されてもよい。このようにして、第２の複数のナノ構造体は、アセンブリ基板及び／又はＩＣ間の改善された機械的支持を提供することができる。
本発明の一実施形態によれば、第２の複数のナノ構造体は、窪んだアセンブリ構造から成長させることができる。
本発明の第２の態様によれば、実施形態のいずれか１つによるアセンブリプラットフォームを備え、集積回路及び基板及び／又は第２の集積回路をさらに含む電子アセンブリが提供され、集積回路及び基板及び／又は第２の集積回路は、アセンブリプラットフォームを介して相互接続される。
一実施形態では、電子アセンブリは、保護ポリマープラスチックベースのハウジングをさらに備えてもよく、アセンブリプラットフォーム、集積回路及び基板は、ハウジングによってオーバーモールドされる。このようにして、電子アセンブリの集積回路及び他の電気部品は、例えば、湿気、太陽光、ほこり等、又は集積回路には適していない他の外部環境であってもよい。ハウジングは、エポキシ又は樹脂で構成することができる。
本発明のこの第２の態様によって得られるさらなる実施形態及び効果は、本発明の第１の態様について上述したものと概ね類似している。
本発明の第３の態様によれば、集積回路と基板との間に配置され、アセンブリプラットフォームを介して第１の集積回路と基板とを相互接続するためのアセンブリプラットフォームを製造する方法が提供される。方法は、アセンブリ基板を通して延びる複数の導電性のビアを有するアセンブリ基板を提供するステップと、アセンブリ基板上に少なくとも第１の複数の導電性の細長いナノ構造体を形成するステップと、第１の複数の導電性ナノ構造体の各ナノ構造体を金属内に埋め込むステップであって、それにより、第１の複数の導電性細長いナノ構造体及び金属は、ビアに導電的に接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定するナノ構造体接続バンプを形成する、埋め込むステップと、アセンブリ基板の第２の側に金属を有する接続バンプを形成するステップであって、第２の側は第１の側とは反対側にあり、接続バンプは、ビアと導電的に接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する、形成するステップと、を含む。
これは、接続が相互接続として機能するように処理する観点から層の間に絶縁物を形成することが適切な場合には、必要に応じて絶縁層を設けてもよいことをさらに提供する。これは、ビア材料が基板に拡散することを避けるためにビア用の拡散障壁を設けることができることをさらに提供する。
本発明の一実施形態によれば、少なくとも第１の複数の導電性の細長いナノ構造体を形成するステップは、アセンブリ基板上にパターン化された触媒層を設けるステップと、第１の複数の導電性ナノ構造体の各ナノ構造体を触媒層から成長させるステップとを含む。
本発明の一実施形態によれば、少なくとも第１の複数の導電性の細長いナノ構造体を形成するステップは、アセンブリ基板上にパターン化された触媒層を設けるステップと、第１の複数の導電性ナノ構造体の各ナノ構造体を触媒層から成長させるステップとを含む。触媒層の一部は、ナノ構造体内で相互拡散され得る。したがって、触媒の少なくとも一部がナノ構造体に存在してもよい。
本発明の一実施形態によれば、少なくとも第１の複数の導電性の細長いナノ構造体を形成するステップは、基板の上面に導電性補助層を堆積させ、導電性補助層上にパターン化された触媒層を堆積させ、触媒層上に１つ以上のナノ構造体を成長させ、１つ以上のナノ構造体の間及びその周囲の導電性補助層を選択的に除去することを含む。
本発明の一実施形態によれば、補助層は、非導電性補助層である。
本発明の一実施形態によれば、触媒層は、堆積後にパターン化される。
一実施形態では、アセンブリ基板は、その上面と同一の広さを有し、導電性補助層によって覆われている金属下地層をさらに含む。
複数のナノ構造体を成長させることは、電極の平均粒径とは異なる平均粒径を有する粒子を含む触媒層を電極上に堆積させ、それによって最下層と触媒層とを含む層のスタックを形成し、層のスタックをナノ構造体が形成可能な温度に加熱し、反応物が触媒層と接触するように反応物を含むガスを提供することを含む。
触媒層は、堆積、スパッタリング、電鋳、ＡＬＤ、ＣＶＤ、無電解めっきなどの任意の適切な方法、又は触媒材料を処理又は堆積するために利用可能な任意の他の適切な方法で設けることができる。触媒層は、触媒粒子のスピンコーティング又はスプレーコーティングを介して触媒粒子の形態で提供されてもよい。触媒粒子は、単一の金属粒子であってもポリマーで被覆された金属粒子であってもよく、あるいはナノ構造体を成長させるのに適したバイメタル粒子であってもよい。
一実施形態では、金属材料を埋め込むステップは、金属が液化するように熱又は圧力又は熱と圧力との組み合わせを適用し、複数のナノ構造体が金属によって埋め込まれるように、ナノ構造体と接触しているときに金属を固化させることを含む。
一実施形態では、液化した金属は、複数のナノ構造体によって引き起こされる毛細管力によって複数のナノ構造体に運ばれてもよい。
本発明の様々な実施形態による方法のステップは、必ずしも特定の順序で実行される必要はないことに留意されたい。
電極又は導電性パターンは、フォトリソグラフィー、スパッタリング、蒸着、電鋳、ＡＬＤ、ＣＶＤ、電鋳、無電解めっきなどの任意の適切な方法、又は導電性材料を処理又は堆積するために利用可能な他の適切な方法で提供することができる。
本発明のこの第３の態様によって得られるさらなる実施形態及び効果は、本発明の第１の態様及び第２の態様について上で説明したものと概ね類似している。
さらに、実施形態のいずれか１つによるアセンブリプラットフォームを含み、さらに、集積回路を含むチップと、個別部品（例えば、集積回路、キャパシタ、スーパーキャパシタ、エネルギー蓄積素子、インダクタ等）と、基板とを含む電子アセンブリが提供される。集積回路及び基板は、アセンブリプラットフォームを介して相互接続される。集積回路は、ＡＳＩＣ、メモリコンポーネント、ＦＰＧＡ、マイクロコントローラ、ＣＰＵ、ＧＰＵ、トランシーバ、センサ、ＲＦＩＤなどのいずれか１つ、又はそれらの任意の組み合わせである。次に、別の態様では、そのような組み立てられたシステムは、システムを特定のアプリケーションに機能させるのに適合するように、外部プログラミングツールを介してプログラミング言語を使用してコンピュータプログラミング又は再プログラミングされる。
集積回路と基板との間にインターポーザ装置として配置され、アセンブリプラットフォームを介して集積回路と基板とを相互接続するためのアセンブリプラットフォームがさらに提供される。アセンブリプラットフォームは、アセンブリ基板と、アセンブリ基板を通して延びる複数の導電性のビアと、アセンブリ基板の第１の側の少なくとも１つのナノ構造体接続バンプであって、各ナノ構造体接続バンプが、ビアの少なくとも１つに導電的に接続されており、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する、ナノ構造体接続バンプと、各ナノ構造体接続バンプは、アセンブリ基板の第１の側に垂直に成長した複数の細長い導電性ナノ構造体であって、集積回路及び基板の少なくとも一方との接続のために金属内に埋め込まれるように構成される、複数の細長いナノ構造体を備え、第１の複数のナノ構造体の各ナノ構造体に接続され、ビアに接続された電極と、アセンブリ基板の第２の側の少なくとも１つの接続バンプであって、第２の側は第１の側とは反対側にあり、接続バンプは、ビアに導電接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する接続バンプと、を備える。
集積回路と基板との間にインターポーザ装置として配置され、アセンブリプラットフォームを介して集積回路と基板とを相互接続するためのアセンブリプラットフォームがさらに提供される。アセンブリプラットフォームは、アセンブリ基板と、アセンブリ基板を通して延びる複数の導電性のビアと、アセンブリ基板の第１の側の少なくとも１つのナノ構造体接続バンプであって、各ナノ構造体接続バンプが、ビアの少なくとも１つに導電的に接続されており、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する、ナノ構造体接続バンプと、各ナノ構造体接続バンプは、アセンブリ基板の第１の側に垂直に成長した複数の細長い導電性ナノ構造体を備え、第１の複数のナノ構造体の各ナノ構造体に接続され、ビアに接続された電極と、アセンブリ基板の第２の側の少なくとも１つの接続バンプであって、第２の側は第１の側とは反対側にあり、接続バンプは、ビアに導電接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する、接続バンプと、を備える。
これは、接続が相互接続として機能するように処理する観点から層の間に絶縁物を形成することが適切な場合には、必要に応じて絶縁層を設けてもよいことをさらに提供する。これは、ビア材料が基板に拡散することを避けるためにビア用の拡散障壁を設けることができることをさらに提供する。
本発明のこれら及び他の態様を、本発明の例示的な実施形態を示す添付の図面を参照してより詳細に説明する。
本発明の例示的な実施形態によるアセンブリプラットフォームを含む電子アセンブリを概略的に示す図である。 図１のアセンブリプラットフォームの異なる実施形態を概略的に示す。 本発明の一実施形態による電子アセンブリの概略図である。 本発明の一実施形態による方法ステップのフローチャートである。 本発明の一実施形態による方法ステップのフローチャートである。 例示的なアセンブリプラットフォームを概略的に示す図である。 集積回路又は基板を有するアセンブリプラットフォームの組み立てを概略的に示す図である。 本発明の一実施形態による方法ステップのフローチャートである。 例示的なアセンブリプラットフォームを概略的に示す図である。 ナノ構造体接続バンプの形成を概念的に示す。
本発明の詳細な説明では、アセンブリプラットフォームの様々な実施形態が、集積回路と基板との間のインターポーザ装置として配置されるアセンブリプラットフォームを参照して主に説明される。しかしながら、これは決して本発明の範囲を限定するものではなく、例えば、ダイ、シリコンチップ、集積回路、アナログ及び／又はデジタル回路などを含む、任意の２つのタイプの電気部品を相互接続するように構成されたアセンブリプラットフォームを同様に良好に含むことに留意されたい。そのようなアセンブリプラットフォームは、異種の統合可能性を有することを可能にし得る。
図１は、本発明の例示的な実施形態によるインターポーザ装置として配置された、基板、ここでは単純化したプリント回路基板（ＰＣＢ）２、集積回路（ＩＣ）３、及びアセンブリプラットフォーム４の形態を含む電子アセンブリ１を概略的に示す。ＰＣＢは、ＰＣＢ基板７上に形成されたＰＣＢ接続パッド６を含み、ＩＣ３はＩＣ接続パッド９を含む。図１に概略的に示されているように、ＩＣ接続パッド９間の間隔は、ＰＣＢ接続パッド６間の間隔よりもかなり小さい。図１のアセンブリプラットフォーム４は、アセンブリ基板１１と、アセンブリ基板１１を貫通する複数のビア１２と、導体パターン１３とを備える。
導体パターン１３は、ビア１２及びアセンブリ基板１１の第１の側１４上のナノ構造体接続バンプ１５に導電的に接続される。導体パターンは、一般に、再配線層（ＲＤＬ： Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）と呼ばれることがある。この例示的な実施形態において、ナノ構造体接続バンプ１５は、ＩＣ３との接続のための接続位置を規定するように構成される。第１の側１４とは反対側のアセンブリプラットフォーム４の第２の側１９には、ビア１２に導電接続され、ＰＣＢ２の接続位置を規定する接続バンプ１７がある。換言すれば、導体１３は、第１の組のバンプから延びており、ＩＣ接続パッド９とビア１２との接続のためのナノ構造体接続バンプ１５を含み、ここでは複数のビアを用いてアセンブリ基板１１を介してＰＣＢ接続パッド６に接続するための第２の組の接続バンプ１７と直接接続される。第２の組のバンプ１７は、ナノ構造体接続バンプ又は従来の接続バンプ、例えば、金属バンプ、であってもよい。
ナノ構造体接続バンプ１５はそれぞれ、アセンブリ基板の第１の側に垂直に成長した複数の細長い導電性ナノ構造体２５と、ナノ構造体を埋め込んだ金属とを含む。これらの構造は、図１には明示的に示されていないが、図２ａ〜４ｂ、及び図１１を参照してより詳細に説明される。
プリント回路基板２は、別のアセンブリプラットフォーム４で置き換えることができ、すなわち、特定の用途によって必要とされる場合、いくつかのアセンブリプラットフォームを積み重ねることができることに留意されたい。
図２ａは、本発明の一実施形態によるアセンブリプラットフォーム４の少なくとも一部の概略断面図である。図２ａを参照すると、アセンブリ基板１１の第１の側１４から第２の側１９までアセンブリ基板１１を貫通して延びる複数のビア１２を有するアセンブリ基板１１が示されている。また、ビア１２に導電接続された導体パターン１３が示されている。導体パターンは電極を含むことができるが、この実施形態では、電極は導体パターン１３の一部である。基板１１の第１の側１４には、金属２９に埋め込まれた複数のナノ構造体２５があり、ナノ構造体接続バンプ１５を一体として形成する。ナノ構造体接続バンプ１５は、例えば、ＩＣ３との接続のための接続位置を規定する。導電性ナノ構造体２５は、アセンブリ基板１１の第１の側１１上に垂直に成長した細長いナノ構造体である。一実施形態では、導電性ナノ構造体２５はカーボンナノ構造体である。別の実施形態では、ナノ構造体は、金属ナノ構造体、例えば、ナノチューブ、ナノファイバ、ナノウィスカ又はナノワイヤ、である。インターポーザ基板１１の第２の側１９には、ビア１２にも接続された接続バンプ１７がある。第２の側１９上の接続バンプ１７は、例えば、ＰＣＢ２の接続点を規定する。第２の側１９上の接続バンプ１７は、図２ａに概略的に示されるように、ナノ構造体を有さない金属から形成されてもよく、あるいは第２の側１９上の接続バンプ１７は、図２ｂに示すように、第１の側１１上のものと同じくらいのナノ構造体接続バンプであってもよい。図２ａと図２ｂの唯一の違いは、図２ｂの第２の側１９の接続バンプが、埋め込まれたナノ構造体を有さない金属接続バンプ１７の代わりにナノ構造体接続バンプ１５であることである。さらに、金属接続バンプとナノ構造体接続バンプの組み合わせも可能である。
図３を参照すると、ＩＣ３で組み立てられたアセンブリプラットフォーム４が概略的に示されている。アセンブリプラットフォーム４は、図２ａに示すものであってもよい。ＩＣ３は、接続端子３１を備え、接続端子３１には、ナノ構造体接続バンプの金属に適切に熱又は圧力又は２つの組み合わせを適用し、金属を溶融させ、続いて金属を固化させることによって、ナノ構造体接続バンプ１５が接続される。さらに、接続端子３１は、インターポーザ装置４とＩＣ３との間の電気的接続を改善する、いわゆるアンダーバンプ冶金要素２１を備える。ナノ構造体接続バンプ１５は、図３に示すように、その外面上でいくらか凹状になることがある。これは、金属２９がナノ構造体接続バンプ１５から逃げることができないように、ナノ構造体２５の数又は量に対する金属２９の量との間の適切な比によって達成される。凹面が好ましいが、凸面の外面がナノ構造体接続バンプ１５の機能を損なうことはない。さらに、アセンブリ基板１１上の短絡を防止するために、アンダーバンプ冶金要素２１と幾分重なるＩＣ３上の絶縁材料層２０がある。なお、絶縁層２０とアセンブリ基板１１との間の隙間は説明のためのものであり、実際には隙間はない。
図４ａを参照すると、本発明のさらなる実施形態が概略的に示されている。図４には、アセンブリ基板１１の第１の側１４上に垂直に成長した第２の複数の細長いナノ構造体４１がある点で図２ａのアセンブリプラットフォーム４とは異なるアセンブリプラットフォーム４が示されている。第２の複数の細長いナノ構造体は、アセンブリ基板１１上に直接成長したカーボンナノ構造体であってもよいし、電極（図示せず）上に成長してもよい。第２の複数の細長いナノ構造体２５は、さらに、金属ナノチューブ、ナノウィスカ又はナノワイヤであってもよい。さらに、第２の複数のナノ構造体２５は、金属に埋め込まれていない。第２の複数のナノ構造体２５は、いくつかの異なる目的を果たすことができ、例えば、第２の複数のナノ構造体２５は、ＩＣ３からアセンブリ基板１１へ熱を放散し、それにより電子装置１の熱放散を改善するように構成することができる。第２の例では、第２の複数のナノ構造体２５は、ＩＣ３を機械的に支持するように構成され、それにより、例えばＩＣ３によってもたらされるナノ構造体接続バンプ１５上のストレスを発散する。第３の例では、第２の複数のナノ構造体２５は、熱膨張係数（ＣＴＥ）の不一致を低減するように構成される。したがって、ナノ構造体２５は、例えばＩＣ３基板上の熱膨張の応答として撓むので、ある程度のミスマッチ耐性がある。第２の複数のナノ構造体２５はまた、アラインメントマークとして機能するか、又は光学機能（例えば、光吸収性黒色材料、周波数依存性／感受性要素）を有してもよい。第２の複数のナノ構造体は、光学的相互接続又は導波管として機能するように人工フォトニック結晶を模倣するための構造を作り出すために規則的な配列で配置されてもよい。機能的な第２の複数のナノ構造体を作製するために、それらは、実施形態の設計及び機能に従ってインターポーザ上のどこにでも成長するように設計することができる。本発明の一実施形態によれば、第２の複数のナノ構造体は、少なくとも１つのナノ構造体バンプを囲んで成長させることができる。さらに、第２の複数のナノ構造体は、窪んだアセンブリ構造から成長させることができる。
図４ｂに概略的に示されるさらなる実施形態では、第２の複数４１のナノ構造体２５が配置され、したがってアセンブリプラットフォーム１１の開口４３に成長している。開口は、第２の複数のナノ構造体が垂直に成長する底部４２を有する。第２の複数のナノ構造体２５は、開口から第１の側１４の表面の上方に延びる。従って、第２の複数のナノ構造体２５は、図３に示されるようなナノ構造体接続バンプと接合される場合、例えば、ＩＣと物理的に接合する。このようにして、開口４３内に配置されると、第２の複数のナノ構造体２５は、より効率的に、例えば、熱をアセンブリ基板１１に移動することができる。
追加の実施形態が図４ｃ〜４ｄに示されており、図４ａ〜４ｂとの違いは、第２の複数のナノ構造体がアセンブリ基板１１の第２の側１９に配置されていることである。さらに、図４ｅに示されるように、第２の複数のナノ構造体４１は、金属又はポリマー材料で被覆され、又は埋め込まれていてもよい。図示されていないが、被覆され、又は埋め込まれる第２の複数のナノ構造体は、開口４２内に配置することができる。第２の複数のナノ構造体は、図４ａ〜ｄは、アセンブリ基板１１上又はアセンブリ基板１１上に配置された電極（図示せず）上に直接成長させることができる。
図１及び図２ｃを再び参照すると、一実施形態では、第１の側１４上の隣り合う２つの隣接するナノ構造体接続バンプ１５ａと１５ｂとの間のピッチｐ１（図１には示されない）は、第２の側１９上の隣り合う２つの接続バンプ１７ａと１７ｂとの間のピッチ（ｐ２、図３及び図２ｃにも示されている）とは異なる。また、図示のように、ナノ構造体接続バンプ１５ａは、ビア及び導体パターン１３を介して接続バンプ１７ａに接続されている。同様に、ナノ構造体接続バンプ１５ｂは、ビア及び導体パターン１３を介して接続バンプ１７ｂに接続されている。これは、ファンアウト構成とも記載されるので、インターポーザ装置の一方の側のピッチは他方の側のピッチよりも小さい。この例では、第１の側１４のピッチ（ｐ１）は、第２の側１９のピッチ（ｐ２）よりも小さい。
ここで、本発明の一実施形態による電子アセンブリ５０を概略的に示す図５を参照する。電子アセンブリ５０は、図１〜４のいずれか１つに関して先に説明したようなアセンブリプラットフォーム４を含む。図５に示すように、アセンブリプラットフォーム５０は、前述のように、ビア及びナノ構造体バンプ（図示せず）を介して集積回路３を相互接続するように構成される。ここでは７つのＩＣしか示されていないが、アセンブリプラットフォーム４に適合する限り、任意の数のＩＣをアセンブリプラットフォーム４を使用して相互接続することができる。さらに、電子アセンブリは、アセンブリプラットフォーム４及びＩＣ３を覆うオーバーモールドハウジングの形態のハウジング５２を備える。当然のことながら、アセンブリプラットフォームＩＣ３をハウジング５２の外部から接続できるように接続ポート（図示せず）がある。ハウジング５２は、エポキシ又は樹脂からなってもよい。
図６は、本発明の一実施形態によるアセンブリプラットフォームを製造するための方法ステップを示すフローチャートである。第１のステップＳ６０２では、アセンブリ基板を貫通して延びる複数の導電性のビアを有するアセンブリ基板が提供される。その後、ステップＳ６０４では、アセンブリ基板上に少なくとも第１の複数の導電性の細長いナノ構造体を形成する。第１の複数の導電性の細長いナノ構造体は、アセンブリプラットフォーム上の接続位置を規定するように構成される。ステップＳ６０６では、第１の複数の導電性ナノ構造体の各ナノ構造体を金属内に埋め込み、それによって第１の複数の細長い導電性ナノ構造体と金属が、ビアに導電的に接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定するナノ構造体接続バンプを形成する。アセンブリ基板の他方の側の接続を可能にするために、Ｓ６０８は、アセンブリ基板の第２の側に金属を含む接続バンプを形成する。第２の側は第１の側と反対側であり、接続バンプはビアに導電接続され、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する。
例えば、複数の導電性の細長いナノ構造体の形成は、アセンブリ基板上にパターン化された触媒層を設けることを含む。その後、第１の複数の導電性ナノ構造体の各ナノ構造体を触媒層から成長させる。
本発明は、高いアスペクト比の接続バンプを可能にすることを提供し、これは金属に埋め込まれたナノ構造体によって達成される。金属の量は、複数の細長いナノ構造体２５によって、例えば毛細管力によって、金属が接続位置内に維持される量である。一例として、高さ（ｈ）と幅（ｗ）との間の比は、少なくとも２、例えば３、４又は５、又はそれ以上であってもよい。さらに、ナノ構造体接続バンプ１５の高さ（ｈ）は、細長いナノ構造体２５が成長する高さを制御することによって制御可能である。
本発明の１つの態様において、１つ以上のナノ構造体を作製する方法は、基板の上面に導電性の補助層を堆積させること、導電性支持体上にパターン化された触媒層を堆積させること、触媒層上に１つ以上のナノ構造体を成長させること、１つ以上のナノ構造体の間及びその周囲の導電性補助層を選択的に除去することを含む。いくつかの実施形態では、触媒層は、堆積後にパターン化される。いくつかの実施形態では、基板は、その上面と共に延び、導電性の支持体によって覆われた金属下地層をさらに含む。いくつかの実施形態では、金属下地層がパターン化される。いくつかの実施形態では、金属下地層は、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｐｔ、Ａｌ、Ａｕ、Ｐｄ、Ｐ、Ｎｉ及びＦｅから選択される１つ以上の金属を含む。いくつかの実施形態では、ＴｉＣ、ＴｉＮ、ＷＮ及びＡｌＮから選択される１つ以上の導電性合金を含む。いくつかの実施形態では、金属下地層は、例えば、ＮｉＳｉ、ＭｏＳｉ、ＷＳｉなどのケイ化物を含む。いくつかの実施形態では、金属下地層は、１つ以上の導電性ポリマーを含む。
本明細書に記載の技術は、補助層として多くの異なる材料と共に利用することができる。補助層のエッチング中にナノ構造体が自己整合マスク層として使用できるように、補助層の材料及びエッチングパラメータを選択することが重要である。補助層の材料の選択は、補助層の下にある材料に依存する場合がある。
選択的除去プロセスが、成長したナノ構造体間の望ましくない触媒残留物を除去するためにも使用されるので、補助層は触媒ともなることができる。
触媒は、ニッケル、鉄、白金、パラジウム、ニッケルシリサイド、コバルト、モリブデン、Ａｕ又はそれらの合金であってもよいし、他の材料（例えばシリコン）と組み合わせてもよい。本明細書に記載された技術は、ナノ構造体のための無触媒成長プロセスにも適用することができるので、触媒は任意でもよい。触媒は、触媒粒子のスピンコーティングによって堆積させることもできる。
いくつかの実施形態では、堆積のいずれかが、蒸発、メッキ、スパッタリング、分子線エピタキシ、パルスレーザ堆積、ＣＶＤ、ＡＬＤ及びスピンコーティングから選択される方法によって実行される。いくつかの実施形態では、１つ以上のナノ構造体は、炭素、ＧａＡｓ、ＺｎＯ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＮ、ＩｎＧａＮ又はＳｉを含む。いくつかの実施形態では、１つ以上のナノ構造体は、ナノファイバ、ナノチューブ、又はナノワイヤを含む。いくつかの実施形態では、導電性補助層は、半導体、導電性ポリマー、及び合金から選択される材料を含む。いくつかの実施形態では、導電性補助層は１ｎｍ〜１００ミクロンの厚さである。いくつかの実施態様では、１つ以上のナノ構造体をプラズマ中で成長させる。いくつかの実施形態では、１つ以上のナノ構造体は、炭化物由来炭素（ｃａｒｂｉｄｅ ｄｅｒｉｖｅｄ ｃａｒｂｏｎ）である。いくつかの実施形態では、導電性の補助層の選択的除去は、エッチングによって達成される。いくつかの実施例では、エッチングはプラズマドライエッチングである。いくつかの実施例では、エッチングは電気化学エッチングである。いくつかの実施例では、エッチングは光化学熱分解エッチングである。いくつかの実施例では、エッチングは熱分解エッチングである。いくつかの実施形態では、この方法は、導電補助層と触媒層との間に追加の層を堆積させることをさらに含む。
一態様によれば、複数のナノ構造体の成長は、本方法を用いて行われた。本方法は、触媒層を電極上に堆積させ、触媒層は電極の平均粒径とは異なる平均粒径を有する粒子を含み、それによって最下層と触媒層とを含む層のスタックを形成し、層のスタックをナノ構造体が形成可能な温度に加熱し、反応物が触媒層と接触するように反応物を含むガスを提供することを含む。
いくつかの実施形態では、金属炭化物層からカーボンナノ構造体を得るために塩素化プロセスが使用され、例えば、ＴｉＣ、ＳｉＣ又は任意の他の炭化ケイ素前駆体からカーボンナノ構造体を形成する。
図７は、本発明の実施形態に従って、集積回路と基板又は第２の集積回路との間に配置され、アセンブリプラットフォームを介して第１の集積回路と基板（又は第２の集積回路）とを相互接続するためのアセンブリプラットフォームの製造方法ステップを示すフローチャートである。第１のステップＳ７０２において、アセンブリ基板を貫通して延びる複数の導電性のビアを有するアセンブリ基板が提供される。その後、ステップＳ７０４では、アセンブリ基板上に少なくとも第１の複数の導電性の細長いナノ構造体を形成する。第１の複数の導電性の細長いナノ構造体は、アセンブリプラットフォーム上の接続位置を規定するように構成される。アセンブリ基板の他の側の接続を可能にするために、ステップＳ７０６では、アセンブリ基板の第２の側に第１の側とは反対側の金属を含む接続バンプを形成し、接続バンプをビアに導電接続し、集積回路及び基板の少なくとも一方との接続のための接続位置を規定する。
図８は、集積回路３と基板２との間にインターポーザ装置として配置され、アセンブリプラットフォームを介して集積回路３と基板２とを相互接続するアセンブリプラットフォーム８０の断面図を示している。この実施形態では、アセンブリプラットフォーム８０は、アセンブリ基板１１と、アセンブリ基板１１を貫通して延びる複数の導電性のビア１２とを備える。さらに、アセンブリ基板１１の第１の側１４に少なくとも１つのナノ構造体２５が示されている。複数のナノ構造体２５は、集積回路の組み立て時にナノ構造体を埋め込む金属を含むナノ構造体接続バンプ１５を形成する（例えば、図９ａ参照）。ナノ構造体接続バンプ１５は、ビア１２に導電的に接続され、集積回路３及び基板２の少なくとも１つと接続するための接続位置を規定する。複数の細長い導電性ナノ構造体２５は、集積回路３及び基板２の少なくとも一方との接続のためにアセンブリ基板１１の第１の側１４上に垂直に成長する。さらに、第１の複数のナノ構造体の各ナノ構造体２５に接続され、ビア１２に接続された電極５がある。アセンブリ基板の第２の側１９には、少なくとも１つの接続バンプ１７がある。第２の側は第１の側とは反対側にあり、接続バンプ１７はビア１２に導電的に接続され、集積回路３及び基板２の少なくとも一方との接続のための接続位置を規定する。
図９ａを参照すると、ＩＣ３と組み立てられるアセンブリプラットフォーム４が概略的に示されている。アセンブリプラットフォームは、この例では図８に示されているものである。ＩＣ３は、接続端子３１に配置された金属バンプ９０に熱又は圧力を加えることにより、金属を液化させた後、矢印９２で示すように金属バンプ９０とナノ構造体２５との間を接触させて、続いて金属バンプ９０を固化させて、ナノ構造体を接続する接続端子３１を有する。さらに、接続端子３１は、インターポーザ装置４とＩＣ３との間の電気的接続を改善する、いわゆるアンダーバンプ冶金要素２１を備える。
図９ｂは、ＩＣ又は基板をアセンブリプラットフォームに接続するためのステップを有するフローチャートを示す。例えば、ＩＣ及びアセンブリプラットフォームは、図３を参照して説明したもの、又は図９ａを参照して説明したものであってもよい。第１のステップにおいて、ＩＣ又は基板は、ナノ構造体接続バンプ（例えば、図３）又は金属バンプ９０がナノ構造体２５（図９ａ）と接触するように、アセンブリプラットフォームと接触させられる。次に、熱及び／又は圧力又はそれらの適切な組み合わせを適用して、金属バンプ９０（図９ａ）又はナノ構造体２５を埋め込む金属２９（図３）のいずれかの金属を液化させる。その後、金属を固化させる。いくつかの実施形態では、ＩＣ又は基板がアセンブリプラットフォームと接触する前に、金属を液化してもよい。
図１０は、集積回路３と基板２との間にインターポーザ装置として配置され、アセンブリプラットフォームを介して集積回路３と基板２とを相互接続するための別のアセンブリプラットフォーム１００の断面を概略的に示す。この実施形態では、アセンブリプラットフォーム１００は、アセンブリ基板１１と、複数のアセンブリ基板１１を貫通して延びる導電性のビア１２を含む。さらに、アセンブリ基板１１の第１の側１４に少なくとも１つのナノ構造体２５が示されている。ナノ構造体は、ビア１２に導電的に接続され、集積回路３及び基板２の少なくとも一方との接続のための接続位置を規定する。細長い導電性ナノ構造体２５は、集積回路３及び基板２の少なくとも一方との接続のために、アセンブリ基板１１の第１の側１４上に垂直に成長する。複数のナノ構造体２５は、集積回路の組み立て時にナノ構造体を埋め込む金属を含むナノ構造体接続バンプを形成する（例えば、図９ａ参照）。さらに、第１の複数のナノ構造体の各ナノ構造体２５に接続され、ビア１２に接続された電極５がある。アセンブリ基板の第２の側１９には、さらに複数の細長い導電性ナノ構造体２５がある。このアセンブリプラットフォームでは、細長い導電性ナノ構造体２５は金属に埋め込まれていない。電極５は、導電パターン１３の一部であってもよい（例えば、図１を参照）。
本明細書に記載の方法では、個々のナノ構造体、ナノ構造体のアレイ又はナノ構造体の「フォレスト」の製造が可能である。
図１１Ｂは、アセンブリ基板１１の第１の側１４上に垂直に成長した複数の細長い導電性ナノ構造体２５を含むナノ構造体接続バンプ１５を概念的に示す。電極が導体パターンの一部である場合において、導体パターン１３上にナノ構造体も成長させることができるが（図１参照）、この場合は、電極５上にナノ構造体が成長している。いくつかの実施形態において、ナノ構造体は、ダミー電極（例えば、ナノ構造体が機械的支持に使用される場合）であってもよい別の電極上、又はアセンブリプラットフォーム１００の第２の側１９上の電極に成長されてもよい（図１０参照）。図１１Ａは、アセンブリ基板１１の第１の側１４上に成長している複数のナノ構造体２５を概念的に示す。複数の細長いナノ構造体２５は、集積回路及び基板の少なくとも一方との接続のために金属に埋め込まれるように構成される。金属２９は、液体状態で複数のナノ構造体２５に提供されるか、又はナノ構造体２５上で液化される。ナノ構造体接続バンプ１５を形成するための液体状態の金属２９の量は、複数の細長いナノ構造体２５によって引き起こされる毛細管力によって複数のナノ構造体２５が液体金属を接続位置内に維持する量である。液体金属は、図１１Ｂに示すようにナノ構造体接続バンプ１５が形成されるように、電極５によって規定された接続位置内で固化する。
「ナノ構造体」は、ナノメートルほどの少なくとも１つの寸法を有する構造体である。
ナノ構造体は、炭素、ＧａＡｓ、ＺｎＯ、ＩｎＰ、ＧａＮ、ＩｎＧａＮ、ＩｎＧａＡｓ、Ｓｉ、又は他の材料のナノファイバ、ナノチューブ又はナノワイヤを含むことができる。ナノ構造体はまた、合金、例えば、ＴｉＣからの炭化物由来炭素からナノ構造体を抽出することによって形成することもできる。
ビアは、例えば、Ａｕ、Ａｌ、Ｃｕ、タングステン、ケイ化物、Ｎｉ、Ｍｏなど、当技術分野で知られている任意の適切な導電性材料から作製されてもよい。場合によっては、ビアは、拡散障壁としての追加の材料によって囲まれてもよい。
アセンブリプラットフォーム基板は、インターポーザであってもよい。インターポーザは、例えば、シリコン、ガラス、ポリシリコン、ＡＡＯ（陽極酸化アルミニウム）、アルミナ、サファイア、ＳｉＧｅ、ＳｉＣを含む固体材料に基づくものであってもよい。インターポーザは、例えば、ポリマー、エポキシ、ラミネート、フレックスなどの軟質の剛性のない材料に基づいてもよい。インターポーザは、それが作製される材料のタイプに応じて、異なる熱膨張係数を有してもよい。インターポーザは、異方性の導電材料を含む合成材料で作ってもよい。例えば、Ｃｕ−ＡＡＯ、ナノ構造体−ＡＡＯ合成物、ポリマー、Ｃｕポリマー、又はそれらの任意の他の適切な材料の組み合わせを含む。インターポーザは、適切な場合には、例えば、ＳｉＯ２、ＳｉＮのような絶縁層で被覆することができる。インターポーザは、酸化してＳｉＯ２、ＳｉＮ等を形成してもよい。固体インターポーザは、剛性であってもよく、可撓性ではなく脆いものであってもよい。インターポーザは、平坦な表面又は波状の表面を含むことができる。インターポーザは、相互接続再分配層（ＲＤＬ）として少なくとも１つの金属層を含むことができる。複数のインターポーザ層を組み立てて、アセンブリプラットフォーム全体を作成することが想定される。インターポーザ材料は、ビアを通ってのみ電流が流れるように、ビアよりも本質的に低い導電率を有する。
アセンブリ基板は、例えば、シリコン、ポリマー、ガラス、ポリシリコン、エポキシ、ＳｉＣなどを含むことができる。
アセンブリプラットフォームは、異種の互換性のない技術プラットフォームを使用して異なるダイが製造される異種のダイアセンブリを組み立てることが想定される。
当業者であれば、本発明は決して上記の好ましい実施形態に限定されないことを理解する。逆に、添付の特許請求の範囲の範囲内で多くの変更及び変形が可能である。
特許請求の範囲において、「含む（ｃｏｍｐｒｉｓｉｎｇ）」という単語は他の要素又はステップを排除するものではなく、不定冠詞「ａ」又は「ａｎ」は複数を除外しない。単一のプロセッサ又は他のユニットが、請求項に列挙されたいくつかの項目の機能を果たすことができる。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これらの手段の組み合わせが有利に使用できないことを示すものではない。特許請求の範囲内のいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。

Claims (37)

  1. 集積回路と基板との間にインターポーザ装置として配置され、アセンブリプラットフォームを介して前記集積回路と前記基板とを相互接続するための前記アセンブリプラットフォームであって、前記アセンブリプラットフォームは、
    アセンブリ基板と、
    前記アセンブリ基板を通して延びる複数の導電性のビアと、
    前記アセンブリ基板の第１の側の少なくとも１つのナノ構造体接続バンプであって、各ナノ構造体接続バンプが、前記ビアの少なくとも１つに導電的に接続されており、前記集積回路及び前記基板の少なくとも一方との接続のための接続位置を規定する、ナノ構造体接続バンプと、
    各ナノ構造体接続バンプは、
    前記アセンブリ基板の前記第１の側に垂直に成長した複数の細長い導電性ナノ構造体であって、前記集積回路及び前記基板の少なくとも一方との接続のために金属内に埋め込まれる、複数の細長いナノ構造体を備え、
    第１の複数の前記ナノ構造体の各ナノ構造体に接続され、前記ビアに接続された電極と、
    前記アセンブリ基板の第２の側の少なくとも１つの接続バンプであって、前記第２の側は前記第１の側とは反対側にあり、前記接続バンプは、前記ビアに導電接続され、前記集積回路及び前記基板の少なくとも一方との接続のための接続位置を規定する、接続バンプと、を備える、
    アセンブリプラットフォーム。
  2. 前記アセンブリ基板上の導体パターンをさらに備え、前記導体パターンが前記少なくとも１つのビアに導電接続され、前記ナノ構造体接続バンプが前記少なくとも１つのビアに接続されて、前記ナノ構造体接続バンプがアセンブリ基板の前記第２の側の接続バンプに電気的に接続される、請求項１に記載のアセンブリプラットフォーム。
  3. 前記導電性ナノ構造体が、金属又はカーボンナノ構造体である、請求項１又は２に記載のアセンブリプラットフォーム。
  4. 前記ナノ構造体接続バンプの前記複数の細長いナノ構造体、及び前記金属の量は、前記金属が前記複数の細長いナノ構造体によって前記接続位置内に維持されるように構成される、請求項１〜３のいずれか一項に記載のアセンブリプラットフォーム。
  5. 前記ナノ構造体接続バンプの前記複数の細長いナノ構造体は、前記金属が液体状態にあるとき、前記複数の細長い構造体によって引き起こされる毛細管力によって前記接続位置内に維持するように密に配置される、請求項１〜４のいずれか一項に記載のアセンブリプラットフォーム。
  6. 前記第１の側の２つの隣接するナノ構造体接続バンプ間のピッチは、前記第２の側の２つの隣接する接続バンプ間のピッチとは異なり、前記第１の側の２つのナノ構造体接続バンプの各々は、それぞれのビアを介して前記第２の側のそれぞれの隣接する接続バンプに接続される、請求項１〜５のいずれか一項に記載のアセンブリプラットフォーム。
  7. 前記第１の側の２つの隣接するナノ構造体接続バンプ間のピッチは、前記第２の側の２つの隣接する接続バンプ間のピッチよりも小さい、請求項６に記載のアセンブリプラットフォーム。
  8. 前記アセンブリ基板の前記第２の側の前記少なくとも１つの接続バンプは、ナノ構造体接続バンプである、請求項１〜７のいずれか一項に記載のアセンブリプラットフォーム。
  9. 前記ナノ構造体接続バンプの高さは、前記細長い導電性ナノ構造体の成長する高さによって制御可能である、請求項１〜８のいずれか一項に記載のアセンブリプラットフォーム。
  10. 前記アセンブリ基板の前記第１の側に垂直に成長した第２の複数の細長いナノ構造体をさらに含む、請求項１に記載のアセンブリプラットフォーム。
  11. 前記第２の複数のナノ構造体は、前記アセンブリ構造の開口内に成長し、それにより、前記第２の複数のナノ構造体は、前記開口の底部から前記アセンブリ基板の前記第１の側の表面の上方に延びる、請求項１０に記載のアセンブリプラットフォーム。
  12. 前記アセンブリ基板の前記第２の側に垂直に成長した第２の複数の細長いナノ構造体をさらに含む、請求項１〜１１のいずれか一項に記載のアセンブリプラットフォーム。
  13. 前記第２の複数のナノ構造体は、前記アセンブリ構造の開口内に成長し、それにより、前記第２の複数のナノ構造体は、前記開口の底部から前記アセンブリ基板の前記第２の側の表面の上方まで延びる、請求項１２に記載のアセンブリプラットフォーム。
  14. 前記第２の複数のナノ構造体が金属内に埋め込まれる、請求項１０〜１３のいずれか一項に記載のアセンブリプラットフォーム。
  15. 前記集積回路及び前記基板をさらに備え、前記集積回路及び前記基板は、前記アセンブリプラットフォームを介して相互接続される、請求項１〜１４のいずれか一項に記載のアセンブリプラットフォームを含む電子アセンブリ。
  16. 保護プラスチックのハウジングをさらに備え、前記アセンブリプラットフォーム、前記集積回路及び前記基板が前記ハウジングによってオーバーモールドされる、請求項１５に記載の電子アセンブリ。
  17. 集積回路と基板との間に配置され、アセンブリプラットフォームを介して第１の集積回路と基板とを相互接続するためのアセンブリプラットフォームを製造する方法であって、前記方法は、
    前記アセンブリ基板を通して延びる複数の導電性のビアを有するアセンブリ基板を提供するステップと、
    前記アセンブリ基板上に少なくとも第１の複数の導電性の細長いナノ構造体を形成するステップと、
    前記第１の複数の導電性ナノ構造体の各ナノ構造体を金属内に埋め込むステップであって、それにより、前記第１の複数の導電性細長いナノ構造体及び前記金属は、前記ビアに導電的に接続され、前記集積回路及び前記基板の少なくとも一方との接続のための接続位置を規定するナノ構造体接続バンプを形成する、前記埋め込むステップと、
    前記アセンブリ基板の第２の側に金属を有する接続バンプを形成するステップであって、前記第２の側は前記第１の側とは反対側にあり、前記接続バンプは、前記ビアと導電的に接続され、前記集積回路及び前記基板の少なくとも一方との接続のための接続位置を規定する、前記形成するステップと、
    を含む、方法。
  18. 前記少なくとも第１の複数の導電性の細長いナノ構造体を形成するステップは、
    前記アセンブリ基板上にパターン化された触媒層を設けるステップと、
    前記第１の複数の導電性ナノ構造体の各ナノ構造体を前記触媒層から成長させるステップとを含む、請求項１７に記載の方法。
  19. 前記少なくとも第１の複数の導電性の細長いナノ構造体を形成するステップは、
    基板の上面に導電性補助層を堆積させ、
    導電性補助層上にパターン化された触媒層を堆積させ、
    前記触媒層上に１つ以上の前記ナノ構造体を成長させ、
    前記１つ以上のナノ構造体の間及びその周囲の導電性補助層を選択的に除去することを含む、請求項１７に記載の方法。
  20. 前記触媒層は、堆積後にパターン化される、請求項１９に記載の方法。
  21. 前記基板は、その上面と同一の広さを有し、前記導電性補助層によって覆われている金属下地層をさらに含む、請求項１９又は２０に記載の方法。
  22. 前記金属材料を埋め込むステップは、
    前記金属が液化するように熱又は圧力又は熱と圧力との組み合わせを適用し、
    前記複数のナノ構造体が前記金属によって埋め込まれるように、前記ナノ構造体と接触しているときに前記金属を固化させることを含む、請求項１７〜２１のいずれか一項に記載の方法。
  23. 液化した前記金属は、前記複数のナノ構造体によって引き起こされる毛細管力によって前記複数のナノ構造体に運ばれる、請求項２２に記載の方法。
  24. 集積回路と基板との間にインターポーザ装置として配置され、アセンブリプラットフォームを介して前記集積回路と前記基板とを相互接続するための前記アセンブリプラットフォームであって、前記アセンブリプラットフォームは、
    アセンブリ基板と、
    前記アセンブリ基板を通して延びる複数の導電性のビアと、
    前記アセンブリ基板の第１の側の少なくとも１つのナノ構造体接続バンプであって、各ナノ構造体接続バンプが、前記ビアの少なくとも１つに導電的に接続されており、前記集積回路及び前記基板の少なくとも一方との接続のための接続位置を規定する、ナノ構造体接続バンプと、
    各ナノ構造体接続バンプは、
    前記アセンブリ基板の前記第１の側に垂直に成長した複数の細長い導電性ナノ構造体であって、前記集積回路及び前記基板の少なくとも一方との接続のために金属内に埋め込まれるように構成される、複数の細長いナノ構造体を備え、
    前記第１の複数のナノ構造体の各ナノ構造体に接続され、前記ビアに接続された電極と、
    前記アセンブリ基板の第２の側の少なくとも１つの接続バンプであって、前記第２の側は前記第１の側とは反対側にあり、前記接続バンプは、前記ビアに導電接続され、前記集積回路及び前記基板の少なくとも一方との接続のための接続位置を規定する接続バンプと、を備える、
    アセンブリプラットフォーム。
  25. 前記アセンブリ基板上の導体パターンをさらに備え、前記導体パターンが前記少なくとも１つのビアに導電接続され、前記ナノ構造体接続バンプが前記少なくとも１つのビアに接続されて、前記ナノ構造体接続バンプがアセンブリ基板の前記第２の側の接続バンプに電気的に接続される、請求項２４に記載のアセンブリプラットフォーム。
  26. 前記導電性ナノ構造体が、金属又はカーボンナノ構造体である、請求項２４又は２５に記載のアセンブリプラットフォーム。
  27. 前記ナノ構造体接続バンプの前記複数の細長いナノ構造体は、所定量の前記金属が前記複数の細長いナノ構造体によって前記接続位置内に維持されるように構成される、請求項２４〜２６のいずれか一項に記載のアセンブリプラットフォーム。
  28. 前記ナノ構造体接続バンプの前記複数の細長いナノ構造体は、前記金属が液体状態にあるとき、前記複数の細長い構造体によって引き起こされる毛細管力によって前記接続位置内に維持するように密に配置される、請求項２４〜２７のいずれか一項に記載のアセンブリプラットフォーム。
  29. 前記第１の側の２つの隣接するナノ構造体接続バンプ間のピッチは、前記第２の側の２つの隣接する接続バンプ間のピッチとは異なり、前記第１の側の２つのナノ構造体接続バンプの各々は、それぞれのビアを介して前記第２の側のそれぞれの隣接する接続バンプに接続される、請求項２４〜２８のいずれか一項に記載のアセンブリプラットフォーム。
  30. 前記第１の側の２つの隣接するナノ構造体接続バンプ間のピッチは、前記第２の側の２つの隣接する接続バンプ間のピッチよりも小さい、請求項２９に記載のアセンブリプラットフォーム。
  31. 前記アセンブリ基板の前記第２の側の前記少なくとも１つの接続バンプは、ナノ構造体接続バンプである、請求項２４〜３０のいずれか一項に記載のアセンブリプラットフォーム。
  32. 前記ナノ構造体接続バンプの高さは、前記細長い導電性ナノ構造体の成長する高さによって制御可能である、請求項２４〜３１のいずれか一項に記載のアセンブリプラットフォーム。
  33. 前記アセンブリ基板の前記第１の側に垂直に成長した第２の複数の細長いナノ構造体をさらに含む、請求項２４〜３２のいずれか一項に記載のアセンブリプラットフォーム。
  34. 前記第２の複数のナノ構造体は、前記アセンブリ構造の開口内に成長し、それにより、前記第２の複数のナノ構造体は、前記開口の底部から前記アセンブリ基板の前記第１の側の表面の上方に延びる、請求項３３に記載のアセンブリプラットフォーム。
  35. 前記アセンブリ基板の前記第２の側に垂直に成長した第２の複数の細長いナノ構造体をさらに含む、請求項２４〜３４のいずれか一項に記載のアセンブリプラットフォーム。
  36. 前記第２の複数のナノ構造体は、前記アセンブリ構造の開口内に成長し、それにより、前記第２の複数のナノ構造体は、前記開口の底部から前記アセンブリ基板の前記第２の側の表面の上方まで延びる、請求項３５に記載のアセンブリプラットフォーム。
  37. 前記第２の複数のナノ構造体が金属内に埋め込まれる、請求項３３〜３６のいずれか一項に記載のアセンブリプラットフォーム。
JP2018557100A 2016-05-06 2017-05-03 組立プラットフォーム Active JP6864009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021062729A JP2021119604A (ja) 2016-05-06 2021-04-01 組立プラットフォーム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1630103-8 2016-05-06
SE1630103 2016-05-06
PCT/SE2017/050430 WO2017192096A1 (en) 2016-05-06 2017-05-03 Assembly platform

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021062729A Division JP2021119604A (ja) 2016-05-06 2021-04-01 組立プラットフォーム

Publications (2)

Publication Number Publication Date
JP2019519912A true JP2019519912A (ja) 2019-07-11
JP6864009B2 JP6864009B2 (ja) 2021-04-21

Family

ID=60203151

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018557100A Active JP6864009B2 (ja) 2016-05-06 2017-05-03 組立プラットフォーム
JP2021062729A Pending JP2021119604A (ja) 2016-05-06 2021-04-01 組立プラットフォーム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021062729A Pending JP2021119604A (ja) 2016-05-06 2021-04-01 組立プラットフォーム

Country Status (7)

Country Link
US (2) US10840203B2 (ja)
EP (1) EP3453049A4 (ja)
JP (2) JP6864009B2 (ja)
KR (1) KR102403468B1 (ja)
CN (1) CN109075152B (ja)
TW (1) TWI743119B (ja)
WO (1) WO2017192096A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116046A1 (ja) * 2018-12-07 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 センサ装置、電子機器、センサシステム及び制御方法
KR20210011765A (ko) 2019-07-23 2021-02-02 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치
US11846833B2 (en) * 2021-04-16 2023-12-19 Toyota Motor Engineering & Manufacturing North America, Inc. Optical metasurfaces embedded on high CTE surface
WO2023177714A1 (en) * 2022-03-16 2023-09-21 Islam Salama Interposer and packaging device architetcure and method of making for integrated circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019368A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd インターポーザ及びその製造方法並びに半導体装置
JP2007134618A (ja) * 2005-11-14 2007-05-31 Matsushita Electric Ind Co Ltd シート状電子回路モジュールおよびその製造方法
US20070228361A1 (en) * 2006-03-31 2007-10-04 Nachiket Raravikar Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP2009124062A (ja) * 2007-11-19 2009-06-04 Fujitsu Ltd モジュール構造体、その製造方法および半導体装置
JP2011238789A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2012129338A (ja) * 2010-12-15 2012-07-05 Fujitsu Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
DE10127351A1 (de) 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
TWI220162B (en) * 2002-11-29 2004-08-11 Ind Tech Res Inst Integrated compound nano probe card and method of making same
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
JP4689218B2 (ja) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
JP4448356B2 (ja) 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
TW200629511A (en) 2004-11-04 2006-08-16 Koninkl Philips Electronics Nv Nanotube-based connection arrangement and approach
WO2007043165A1 (ja) * 2005-10-11 2007-04-19 Fujitsu Limited 多層配線基板及びその製造方法
US7371674B2 (en) 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
WO2007110899A1 (ja) * 2006-03-24 2007-10-04 Fujitsu Limited 炭素系繊維のデバイス構造およびその製造方法
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
US20080224327A1 (en) 2007-03-13 2008-09-18 Daewoong Suh Microelectronic substrate including bumping sites with nanostructures
JP5364978B2 (ja) * 2007-03-28 2013-12-11 富士通セミコンダクター株式会社 表面改質カーボンナノチューブ系材料、その製造方法、電子部材および電子装置
US8232183B2 (en) 2007-05-04 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process and apparatus for wafer-level flip-chip assembly
KR100866577B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법
JP5146256B2 (ja) 2008-03-18 2013-02-20 富士通株式会社 シート状構造体及びその製造方法、並びに電子機器及びその製造方法
WO2010090055A1 (ja) * 2009-02-05 2010-08-12 株式会社村田製作所 電極接合構造及びその製造方法
US8624370B2 (en) 2009-03-20 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with an interposer and method of manufacture thereof
US20110039459A1 (en) * 2009-08-11 2011-02-17 Yancey Jerry W Solderless carbon nanotube and nanowire electrical contacts and methods of use thereof
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US10032696B2 (en) * 2012-12-21 2018-07-24 Nvidia Corporation Chip package using interposer substrate with through-silicon vias
SG2013083258A (en) * 2013-11-06 2015-06-29 Thales Solutions Asia Pte Ltd A guard structure for signal isolation
TWI572268B (zh) 2014-10-13 2017-02-21 欣興電子股份有限公司 中介板及其製造方法
US20160111380A1 (en) * 2014-10-21 2016-04-21 Georgia Tech Research Corporation New structure of microelectronic packages with edge protection by coating

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019368A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd インターポーザ及びその製造方法並びに半導体装置
JP2007134618A (ja) * 2005-11-14 2007-05-31 Matsushita Electric Ind Co Ltd シート状電子回路モジュールおよびその製造方法
US20070228361A1 (en) * 2006-03-31 2007-10-04 Nachiket Raravikar Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
CN101416309A (zh) * 2006-03-31 2009-04-22 英特尔公司 用于互连的碳纳米管-焊料复合结构、该结构的制作过程、包含该结构的封装件以及包含该结构的系统
JP2009531864A (ja) * 2006-03-31 2009-09-03 インテル コーポレイション インターコネクト用カーボンナノチューブはんだ組成物構造、当該はんだ組成物構造の作製方法、当該はんだ組成物構造を含むパッケージ、及び当該はんだ組成物構造を含むシステム
JP2009124062A (ja) * 2007-11-19 2009-06-04 Fujitsu Ltd モジュール構造体、その製造方法および半導体装置
JP2011238789A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2012129338A (ja) * 2010-12-15 2012-07-05 Fujitsu Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20210043594A1 (en) 2021-02-11
EP3453049A4 (en) 2019-12-18
WO2017192096A1 (en) 2017-11-09
CN109075152B (zh) 2023-01-24
KR20190006166A (ko) 2019-01-17
JP6864009B2 (ja) 2021-04-21
EP3453049A1 (en) 2019-03-13
CN109075152A (zh) 2018-12-21
KR102403468B1 (ko) 2022-05-31
JP2021119604A (ja) 2021-08-12
US10840203B2 (en) 2020-11-17
US20190267345A1 (en) 2019-08-29
TW201740491A (zh) 2017-11-16
US11348890B2 (en) 2022-05-31
TWI743119B (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
US11348890B2 (en) Assembly platform
US9076881B2 (en) Bump structure including nano-wires and a body connecting ends of the nano-wires, semiconductor package having the bump structure and method of manufacturing the semiconductor package
EP2269948B1 (en) Sheet structure
CN116420220A (zh) 具有互连结构的键合结构
TW201532221A (zh) 半導體元件及其製造方法
TWI710082B (zh) 具有奈米結構能量儲存裝置之中介層裝置及其製造方法
US10553358B2 (en) Electronic substrates and interposers made from nanoporous films
JPWO2003084297A1 (ja) 配線構造体及びその製造方法
CN108417550B (zh) 半导体装置及其制造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
US10658338B2 (en) Semiconductor device including a re-interconnection layer and method for manufacturing same
US10991652B2 (en) Energy storage interposer device with conductive nanostructures
JP2024075666A (ja) 貫通電極基板
US11728242B2 (en) Semiconductor die orifices containing metallic nanowires
WO2009008842A1 (en) A method for electrical interconnection and an interconnection structure
CN116153885A (zh) 集成芯片及其形成方法
CN115910821A (zh) 芯片粒精细互连封装结构及其制备方法
CN118160088A (zh) 具有以直接的物理接触连接的基板和电子部件的封装件
CN115917735A (zh) 一种半导体结构、电子设备及半导体结构的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210401

R150 Certificate of patent or registration of utility model

Ref document number: 6864009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250