CN104377177A - 芯片装置 - Google Patents

芯片装置 Download PDF

Info

Publication number
CN104377177A
CN104377177A CN201410394954.5A CN201410394954A CN104377177A CN 104377177 A CN104377177 A CN 104377177A CN 201410394954 A CN201410394954 A CN 201410394954A CN 104377177 A CN104377177 A CN 104377177A
Authority
CN
China
Prior art keywords
chip
carrier
flexible
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410394954.5A
Other languages
English (en)
Inventor
G·迈耶-伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104377177A publication Critical patent/CN104377177A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/105—Mechanically attached to another device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

根据各个实施例，可以提供一种芯片装置，该芯片装置可以包括：第一载体；布置在该第一载体之上的至少一个芯片；包括布线层结构的柔性结构；和布置在该第一载体和布线层结构之间的接触结构，其中该至少一个芯片经由该布线层结构和接触结构电耦合至该第一载体。

Description

芯片装置
技术领域
各个实施例总体上涉及一种芯片装置。
背景技术
通常，芯片可以安装在板上，例如安装在印刷电路板或任意其它适当类型的电子板上，从而使得该芯片能够以所期望的方式进行操作。因此，芯片可以与板电连接，例如该芯片可以包括芯片接触并且该板可以包括板接触，其中该芯片的芯片接触可以导电耦合至该板的板接触。然而，由于板上的电子部件的密度可能由于半导体技术的快速发展和/或由于电子结构的特征尺寸的减小而迅速增加，所以在为一个或多个芯片设计板和相对应的安装技术时要考虑各个方面，例如空间效率、成本效率、持久性、电子属性等。
发明内容
根据各个实施例，可以提供一种芯片装置，该芯片装置可以包括：第一载体；布置在该第一载体之上的至少一个芯片；包括布线层结构的柔性结构；和布置在该第一载体和布线层结构之间的接触结构，其中该至少一个芯片经由该布线层结构和接触结构电耦合至该第一载体。
附图说明
在附图中，同样的附图标记总体上贯穿不同视图而指代相同的部分。附图并未必依比例绘制，而是通常强调对本发明的原理进行说明。在以下描述中，参考附图对本发明的各个实施例进行描述，其中：
图1根据各个实施例以侧视图或截面图示出了芯片装置；
图2根据各个实施例以侧视图或截面图示出了芯片装置；
图3A和3B分别示出了根据各个实施例的处于不同温度的芯片装置的详细视图；
图4A根据各个实施例以侧视图或截面图示出了芯片装置；
图4B示出了根据各个实施例的芯片装置中所包括的包括布线层结构的柔性结构的顶部视图；
图5A和5B分别根据各个实施例以侧视图或截面图示出了芯片装置；
图6示出了根据各个实施例的包括布置在载体上的多个芯片的芯片装置的侧视图或截面图；
图7示出了根据各个实施例的包括布置在载体上的多个芯片的芯片装置的侧视图或截面图；
图8根据各个实施例以侧视图或截面图示出了芯片装置；
图9A至9D分别根据各个实施例以侧视图或截面图示出了柔性结构；
图10示出了根据各个实施例的用于制造芯片装置的方法的示意性流程图；和
图11示出了经由球栅阵列和底部填充层以常规方式安装在印刷电路板上的芯片或裸片。
具体实施方式
以下具体实施方式对附图加以参考，其通过图示而示出了可以实践本发明的具体细节和实施例。
词语“示例性”在本文中被用来表示“作为示例、实例或说明”。在本文中被描述为“示例性”的任何实施例或设计都未必被理解为相比其它实施例或设计是优选或有利的。
关于在侧面或表面“之上”所形成的沉积材料所使用的词语“之上”在本文中可以被用来表示所沉积的材料可以“直接”处于所隐含的侧面或表面上，例如与之直接接触。关于在侧面或表面“之上”所形成的沉积材料所使用的词语“之上”在本文中可以被用来表示所沉积的材料可以利用布置在所隐含的侧面或表面与所沉积材料之间的一个或多个附加层而“间接”处于所隐含的侧面或表面上。
关于结构(或载体)的“横向”延伸而使用的术语“横向”在本文中可以被用来表示沿平行于载体表面的方向的延伸。这意味着载体表面(例如，衬底表面、晶片表面，或者例如印刷线路板的其它类型的载体的主处理表面)可以用作基准处理表面，其一般被称作主处理表面。另外，关于(芯片或载体的)结构的“宽度”所使用的术语“宽度”在本文中被用来表示结构的横向延伸。另外，关于(芯片或载体的)结构的“高度”所使用的术语“高度”在本文中被用来表示结构沿垂直于载体表面(例如，垂直于载体的主处理表面)的方向的延伸。
通常，可使用各种方法将芯片安装在板上以及将芯片与板电连接，其中具体安装技术可以取决于应用领域，并且可以进一步考虑以下至少一个方面：成本、电子特性、所使用的材料、芯片和/或板的操作温度、所要连接至板的芯片接触的接触密度、芯片和/或板所要操作的电流、从芯片和/或板的热量消散、将芯片与板相连接的金属线长度、将芯片与板相连接的金属线的节距，等等。可普遍用于将芯片安装在板上(例如将芯片安装在印刷电路板(PCB)上)的各种不同方法中的每一种可以包括使用适配的安装结构，其在对板上的芯片进行操作的期间和/或将芯片与板进行组装的期间可能受到以下至少一种的影响：由于模塑材料的使用有所减少的芯片热量消散，由于小的板接触而受到限制的电流传输能力，由于使用软质和柔性板接触而有所降低的机械鲁棒性，导致需要使用特殊的个性化(非标准)安装设备的复杂接触结构，在组装期间由于小旋进而导致的金属线的大节距(例如由复杂设计引起)，针对所处理的平面表面的设计限制，和/或由于板和芯片材料的不同热膨胀系数所导致的对热应力的补偿不足。
图11示出了经由常规安装技术所形成和/或设计的常规芯片装置，常规芯片装置1100可以包括：布置在印刷电路板1102的表面上的焊料球栅阵列1104，其例如经由芯片接触而直接将芯片1106连接至印刷电路板1102，例如经由板接触，其中芯片1106和印刷电路板1102之间的其余空间1110可以被填充以底部填充材料1108。由于焊料球栅阵列1104的焊球可以与印刷电路板1102和芯片1106刚性连接，或者由于印刷电路板1102可以经由焊料球栅阵列1104刚性连接至芯片1106，所以热诱导应力和/或热诱导应变可能被引入芯片装置1100中。作为说明，由于芯片和印刷电路板的不同热膨胀系数(或者由于热膨胀行为，例如由于温度变化所导致的芯片的大小(例如，宽度)变化以及印刷电路板的大小变化)，可以将机械载荷引入芯片装置1100。
如图11所示，芯片1106可以经由焊料球栅阵列而被焊接到印刷电路板。该芯片可以包括硅，例如具有大约3ppm/°K的横向热膨胀系数，而印刷电路板可以包括例如FR-4(玻璃增强环氧树脂层叠板)或BT(基于双马来酰亚胺(B)和双马来酰亚胺三嗪树脂(T)的化合物)的板材料，该板材料例如可以具有大约13ppm/°K(对于BT)和16ppm/°K(对于FR-4)的横向热膨胀系数。换句话说，在温度变化期间，芯片1106的横向热膨胀可以不同于(例如小于)印刷电路板1102的横向热膨胀，使得芯片和印刷电路板之间的直接连接可能易于出现错误，例如焊球会由于热诱发的机械载荷而扭开。芯片例如可以在大约250℃的温度被焊接到印刷电路板；因此，在小于250℃的温度，应力和/或应变会被引入到常规芯片装置1100中，如图11中的力1111所示。力1111会由于温度下降而变得更大，并且力1111对于外侧的焊球1104a、1104b而言可能更大。因此，至少外侧焊球1104a、1104b可能在组装期间脱离或失去与芯片和印刷电路板中的至少一个的连接；因此，使用如参考图11所描述的这种常见安装技术，芯片可能并没有被妥善地与印刷电路板接触。
如下文中所描述的，根据各个实施例，可以提供一种芯片装置，其中该芯片装置可以包括芯片(或者例如裸片或集成电路)和载体(或者例如板、电子板、印刷电路板)。根据各个实施例，该芯片可以直接连接至载体并且可以经由柔性布线结构导电连接至载体。作为说明，该柔性布线结构可以被配置为插入器结构，其布置在芯片和载体之间以便将芯片与载体电连接(或者例如，经由柔性布线结构将芯片安装在载体上并且将芯片与载体电连接)，其中，由于布线结构的柔性，该布线结构可以吸收由于载体和芯片的不同热膨胀行为而被施加于该芯片装置的机械载荷。因此，芯片和载体之间的电连接可能不会受到载体和芯片的不同热膨胀系数(或者，载体中所包括的材料(例如，层叠板(FR-4))和芯片中所包括的材料(例如，硅)的不同热膨胀行为)的影响。
如在本文中所描述的芯片装置的配置和/或设计可以允许在载体上使用标准接触，例如SMT(表面安装技术)接触(例如，焊料接触或接触焊盘)和/或THT(通孔技术)接触(例如，金属化通孔)，其中该芯片装置可以耐受大幅的温度变化。结果，可以考虑热诱导负荷以外的其它方面而对该芯片装置中所包括的载体、芯片和柔性结构进行设计，例如，使用如在本文中所描述的柔性结构，可以规避普遍存在的芯片装置所涉及的材料和安装设计必须在主要考虑半导体安装技术和封装技术中的载体材料(例如，层叠板、树脂、环氧树脂、聚四氟乙烯(PTFE)等)和待安装部件的材料(例如，半导体材料、玻璃、陶瓷，例如在如裸片、芯片和/或集成电路的部件中所包括的硅)的热膨胀的情况下进行设计的问题。
如图1所示，根据各个实施例，可以提供芯片装置100，该芯片装置100可以包括：第一载体102；布置在该第一载体102之上的至少一个芯片106；包括布线层结构108m的柔性结构108；和布置在该第一载体102和布线层结构108m之间(或者第一载体102和柔性结构108之间)的接触结构104，其中该至少一个芯片106经由该布线层结构108m和接触结构104导电耦合至该第一载体102。
根据各个实施例，芯片装置100可以包括安装在载体102上的芯片106，其中芯片106例如包括以下至少一种：集成电路(例如，数字集成电路或模拟集成电路)、逻辑芯片、存储器芯片、处理器、微处理器、数字信号处理器、传感器、功率管理电路、运算放大器、片上系统(SOC)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、微控制器或者要安装在例如印刷电路板的载体上的任意其它电子电路。
根据各个实施例，第一载体102可以包括以下至少一个：板、电子板、印刷电路板、印刷电路组件、印刷电路板组件(PCBA)、陶瓷布线板、直接铜键合(DCB)衬底或者用于安装芯片的任意其它适当载体。参考于此，根据各个实施例，第一载体102可以包括以下材料群组中的至少一种材料：层叠板、铜复合层叠板、铜(例如，铜箔)、树脂、环氧树脂、浸渍树脂B级布(预浸材)、FR-4、BT、陶瓷等。
根据各个实施例，由于芯片装置100可以包括柔性结构108以及将芯片106连接至第一载体102的(例如，柔性的)布线层结构108m，所以芯片装置100中所包括的载体102的载体材料和/或类型可以并不局限于由芯片106的热膨胀系数所限定的特定热膨胀系数(CTE-热膨胀系数)。
根据各个实施例，接触结构104(例如第一载体102上或附近的接触结构104的一部分)可以包括以下的至少一个：一个或多个接触、一个或多个接触焊盘、一个或多个SMT(表面安装技术)接触、一个或多个焊料接触或焊料接触焊盘。一个或多个THT(通孔技术)接触、一个或多个金属化通孔。
根据各个实施例，接触结构104(例如第一柔性结构108上或附近的接触结构104的一部分)可以包括以下至少一个：一个或多个焊球、一个或多个焊块、一个或多个引脚、焊球阵列、球栅阵列(BGA)、引脚格栅阵列(PGA)或者任意其它适当类型的接触结构，例如包括从柔性结构108突出的刚性接触或者多个刚性接触，例如柱状凸块阵列。
根据各个实施例，接触结构104可以被配置为将布线层结构108m(并且因此也将芯片106)电连接至布置在第一载体102之上或之中的至少一种的电子部件，例如使得芯片106可以由第一载体102进行操作。换句话说，第一载体102可以包括一个或多个例如被配置为对芯片106进行操作的电子部件，芯片106经由柔性结构108的布线层结构108m和接触结构104电连接至一个或多个电子部件。
根据各个实施例，接触结构104可以被配置为对柔性结构108进行机械支撑和/或对布线层结构108m进行机械支撑。换句话说，柔性结构和/或布线层可以机械连接至接触结构104和/或被其机械支撑。
根据各个实施例，柔性结构108可以包括柔性第二载体108c和布线层结构108m。布线层结构108m可以由柔性第二载体108c所制成。另外，柔性第二载体108c例如可以包括图案化电介质结构或图案化电介质层结构108c和导电材料结构108m，其中导电材料结构108m可以提供布线以将芯片106导电连接至第一载体102和/或将芯片106导电连接至接触结构104，和/或例如将芯片106经由接触结构104导电连接至第一载体102。
另外，根据各个实施例，柔性结构108的第二载体108c可以包括以下载体群组中的至少一种载体：箔、带、树脂涂覆材料箔、树脂涂覆材料带、聚合物箔、聚合物带、柔性硅载体、树脂箔、树脂带、电介质箔、电介质带、嵌入式结构、包括电介质材料的箔或带，以及覆盖以电介质材料的金属箔或金属带。根据各个实施例，如在本文中所描述的，箔或带至少沿一个空间方向可以具有小于大约1mm的厚度，根据箔或带的材料，例如小于大约500μm，例如小于大约200μm，例如小于大约100μm，例如小于大约50μm。根据各个实施例，支撑布线层结构108m和/或提供柔性结构108的第二载体108c可以具有形状(例如，特定(小的)厚度)和/或可以包括材料(例如，具体柔性材料，例如聚合物，例如金属)而使得第二载体108c可以是柔性的。
根据各个实施例，如在本文中所使用的术语柔性可以涉及(例如，第二载体108c和/或柔性结构108的)相应结构的机械属性。参考于此，柔性结构例如可以允许沿至少一个空间方向反复形变而并不损坏其结构，例如柔性结构可以利用弹性形变(例如永久性弹性形变)而对机械载荷作出反应。这可以允许数千次机械加载和卸载的循环而并没有明显的塑性形变。作为示例，这在循环期间对于柔性结构的所要求的弯曲半径是成立的。根据各个实施例，如在本文中所使用的术语刚性可以涉及相应结构(例如刚性接触或接触结构)的机械属性。刚性第二载体可能通过在接触处施加过高应力或者通过断裂而无法具有所要求的弯曲半径。通常，应当提供相对容易形变的结构以避免出现过大的机械力。
显然，由于所有结构都可能根据结构的形状和材料而具有特定的柔性和刚度，所以术语柔性在本文中例如被用来描述柔性结构可以对形状、大小和/或位置实质上有所变化的第一载体102、接触结构104、柔性结构108的附加接触结构108s和/或芯片104的热膨胀或热压缩所诱发的机械载荷作出反应，例如，该柔性结构可以对利用实质性位移所施加的机械载荷作出反应。该柔性结构例如可以通过弹性形变而对接触结构104的接触的横向位移进行补偿，例如通过弯曲和/或卷曲，而使得芯片装置100可以耐受温度变化而不会受到损坏。
如图1所示，根据各个实施例，接触结构104和芯片106可以被布置(设置)在第一载体102的相同表面102s上。另外，芯片106可以利用第一表面106b附接至第一载体102的上表面102s，例如焊接或粘接。另外，芯片106可以包括被布置在芯片106的第二表面106s的芯片接触结构，芯片106的第二表面106s与芯片106的第一表面106b相对。根据各个实施例，芯片接触结构可以被配置为将芯片106电连接至柔性结构108的布线层结构108m。
根据各个实施例，芯片接触结构可以包括以下至少一种：一个或多个焊球、一个或多个焊盘、一个或多个引脚、一个或多个接触焊盘、焊球阵列、焊料球栅阵列(BGA)、引脚格栅阵列(PGA)、接触焊盘阵列或者任意其它适当类型的接触结构，例如将芯片106连接至柔性结构108和/或柔性结构108的布线层结构108m的接触结构(参考图4A和图4B)。
根据各个实施例，柔性结构108可以机械耦合至芯片106，例如耦合至背离第一载体102的芯片的第二表面106s。另外，柔性结构108可以包括柔性第二载体108c，柔性第二载体108c可以机械耦合至芯片106，例如耦合至背离第一载体102的芯片的第二表面106s。另外，柔性结构108可以包括布线层结构108m，布线层结构108m可以机械耦合至芯片106，例如耦合至背离第一载体102的芯片的第二表面106s。另外，布线层结构108m可以机械耦合至芯片106，例如耦合至背离第一载体102的芯片的第二表面106s，并且导电耦合至该芯片，例如耦合至布置在背离第一载体102的芯片的第二表面106s上的一个或多个芯片接触。
根据各个实施例，柔性结构108可以机械耦合至第一载体102，例如耦合至第一载体102的面朝芯片106的方向的上表面102s。另外，柔性结构108可以包括柔性第二载体108c，柔性第二载体108c可以机械耦合至第一载体102，例如耦合至第一载体102的面朝芯片106的方向的上表面102s。另外，柔性结构108可以包括布线层结构108m，布线层结构108m可以机械耦合至第一载体102，例如耦合至第一载体102的面朝芯片106的方向的上表面102s。另外，布线层结构108m可以机械耦合至第一载体102，例如耦合至第一载体102的面朝芯片106的方向的上表面102s，并且导电耦合至第一载体102，例如导电耦合至例如布置在第一载体102的面朝芯片106的方向的上表面102s上的一个或多个载体接触或接触结构104。
根据各个实施例，柔性结构108可以机械耦合至接触结构104，例如耦合至设置在第一载体102的面朝芯片106的方向的上表面102s上的一个或多个接触。另外，柔性结构108可以包括柔性第二载体108c，柔性第二载体108c可以机械耦合至接触结构104，例如耦合至设置在第一载体102的面朝芯片106的方向的上表面102s上的一个或多个接触。另外，柔性结构108可以包括布线层结构108m，布线层结构108m可以机械耦合至接触结构104，例如耦合至设置在第一载体102的面朝芯片106的方向的上表面102s上的一个或多个接触。另外，布线层结构108m可以机械耦合至接触结构104，例如耦合至设置在第一载体102的面朝芯片106的方向的上表面102s上的一个或多个接触，并且导电耦合至接触结构104，例如耦合至设置在第一载体102的面朝芯片106的方向的上表面102s上的一个或多个接触。
根据各个实施例，芯片106可以被布置在第一载体102的上表面102s上，其中接触结构104可以在芯片106旁横向地被设置在第一载体102的上表面102s上，或者接触结构104可以被设置在第一载体102的上表面102s上的第一区域上，其中芯片106可以被布置在第一载体102的表面102s的第一区域上，例如布置在接触结构104上，例如如图5B所示。
根据各个实施例，芯片装置100可以包括多个芯片，如已经参考芯片104所描述的，例如该多个芯片中的每个芯片可以被设置在第一载体102的上表面102s上。换句话说，包括布线层结构108m的柔性结构108可以将多个芯片104电连接至第一载体102，例如电连接至布置在第一载体102的上表面102s上的一个或多个接触焊盘。
如图2所示，根据各个实施例，接触结构104可以包括多个接触104a、104b、104c。多个接触104a、104b、104c中的一个、多个或全部接触可以机械耦合至第一载体102，例如导电耦合至布置在第一载体102中的载体布线结构。根据各个实施例，多个接触104a、104b、104c中的一个、多个或全部接触可以从第一载体102的上表面102s突出。因此，由于多个接触104a、104b、104c中的接触可以彼此分离，所以可以在多个接触104a、104b、104c的接触之间提供间隙结构(例如，多个间隙)110a、110b。作为说明，至少一个间隙被提供在接触104的两个相邻接触104a、104b之间以及设置在多个接触104a、104b、104c的接触上(和/或与之机械连接)的电绝缘结构106之间。换句话说，接触结构104可以包括间隙结构110a、110b而使得一个或多个间隙可以被提供在接触结构104和柔性结构108之间，其中柔性结构108布置在接触结构104之上。因此，根据各个实施例，提供了允许柔性结构108对由于第一载体102的热诱导膨胀102e而施加于柔性结构108和/或布线层结构108m的机械载荷进行补偿的自由空间。
作为说明，由于接触104a、104b、104c与第一载体102刚性链接，所以接触104a、104b、104c关于芯片104和/或关于柔性结构108的相对位置可以由于温度变化所导致的第一载体102的热膨胀102而沿横向方向101发生变化。
如图3A和图3B所示，接触结构104的两个相邻接触104a、104b之间的距离可以由于温度变化增大或减小，这对于热循环而言是典型情况。图3A示出了处于第一温度的第一载体102，例如处于大约250℃的安装温度，这是因为芯片装置100的组装可以在从大约100℃到大约400℃的范围内的温度进行，例如在从大约180℃到大约350℃的范围内的温度，例如在大约250℃。在该第一温度，例如沿与第一载体102的上表面102s平行的横向方向101，第一接触104a和第二接触104b(例如，接触结构104中所包括的多个接触中的两个相邻接触)可以彼此具有第一距离302a。在该第一温度，柔性结构108可以具有例如如图3A所示的第一形状。
图3B示出了处于第二温度的第一载体102，例如处于室温或者处于小于安装温度的温度，例如处于芯片106的操作温度。在该第二温度，例如沿与第一载体102的上表面102s平行的横向方向101，第一接触104a和第二接触104b(例如，接触结构104中所包括的多个接触中的两个相邻接触)可以彼此具有第二距离302b，第二距离302b例如可以小于第一距离302a，这是因为第一载体102例如可能由于温度变化而收缩。在第二温度，柔性结构108可以具有例如如图3B所示的第二形状。
作为说明，柔性结构108的形状可以取决于第一接触104a和第二接触104b之间的距离，原因在于柔性结构108可以固定到接触104a、104b。根据各个实施例，由于如之前所描述的柔性结构108是柔性的，所以柔性结构108可以依据温度的变化以及接触结构104的一个或多个接触的相对位置与温度变化相关的变化而改变其形状。第一接触104a和第二接触104b之间的间隙110a可以提供间隙而使得柔性结构108可以改变其形状。参考于此，柔性结构108的一部分可以耦合至接触结构104的接触，其中柔性结构108的另一部分可以布置在接触结构104的分别相邻的接触之间的间隙之上。
根据各个实施例，柔性结构108能够改变其形状，例如可以是柔性的，并且因此柔性结构108可以对例如加热或冷却的温度变化所导致的第一载体102、柔性结构108自身和/或芯片106的热膨胀和/或热收缩进行补偿。如图3A和图3B所示，在两个任意图示的温度，包括布线层结构108m的柔性结构108可以将芯片106与第一载体102电连接。另外，间隙110a或间隙结构的至少一部分可以与柔性结构分离而为柔性结构108提供改变其形状的空间。
根据各个实施例，如在本文中所描述的芯片装置100可以允许芯片106和第一载体102在第一温度(参考图3A)的组装(例如，将芯片106安装在PCB 102上)以及后续将芯片冷却至第二温度(参考图3B)，其中接触结构104的接触可能失去其与芯片106和/或第一载体102的电连接。另外，根据各个实施例，柔性结构108不会由于热诱导的机械载荷(例如，经由接触结构104从第一载体传输到柔性结构108的负荷)而断裂和/或受损。另外，接触结构104的一个或多个结构可以是刚性的(或大量的)，例如焊球，这可以允许有所增强的电连接，例如接触结构104与通常使用的PCB上的薄和/或柔性的接触相比有所提升的高频行为。
根据各个实施例，柔性结构108的材料的热膨胀系数(例如，沿横向方向)例如可以针对芯片的材料(例如，具有大约3ppm/°K的热膨胀系数的硅)的热膨胀系数进行适配。柔性结构108的材料的热膨胀系数可以处于大约3ppm/°K至大约13ppm/°K的范围内，例如处于从大约4ppm/°K至大约8ppm/°K的范围内，例如处于大约5ppm/°K的范围内。因此，在将芯片106在高温(例如，大约250℃)安装在第一载体102上之后，芯片106和柔性结构108(布线层结构108m)之间的电连接可能不会被第一载体102的热收缩所影响。
相反，在将芯片106在高温(例如，大约250℃)安装在第一载体102上之后，第一载体102会在芯片装置100的冷却期间发生收缩，这是因为第一载体102可以包括具有大约15ppm/°K的热膨胀系数的材料。因此，在已经执行了芯片的安装(焊接)之后，柔性结构108在芯片装置100的冷却期间可能由于连接至刚性接触而发生压缩和/或形变。
例如，在从第一温度260℃到-40℃的冷却期间(例如，由于载体102和柔性结构108之间大约12ppm/K的CTE差异)，如果接触结构104的两个相邻接触104a、104b之间的距离302a可以处于大约1mm的范围之内，则柔性结构108的压缩可能为大约3μm(这是大约3μm/1mm的相对压缩)，其中该压缩例如可以由如图3A和3B中示例性示出的柔性结构108的柔性所补偿。
图4A示例性示出了芯片装置100的示意性截面图。根据各个实施例，芯片106可以经由设置在芯片106和第一载体102之间的连接层112而被安装在(例如，可以机械连接至)第一载体102上。连接层112可以包括粘合剂和焊料中的至少一种。根据各个实施例，芯片可以被粘合或焊接到第一载体102。由此，芯片106可以利用芯片的第一表面106b而附接至第一载体102，例如通过将芯片106的第一表面焊接或粘合到第一载体102的上表面102s。
另外，根据各个实施例，该芯片可以包括芯片接触结构114，其包括一个或多个芯片接触114a、114b、114c，芯片接触114a、114b、114c导电连接至柔性结构108的布线层结构108m以将芯片106导电连接至柔性结构108的布线层结构108m并且因此经由接触结构104的一个或多个接触104a、104b、104c将芯片106导电连接至第一载体102。根据各个实施例，如已经描述的，布置在第一载体102的上表面102s上的接触104a、104b、104c以及芯片接触114a、114b、114c可以包括球栅阵列和引脚格栅阵列中的至少一种。
图4B依据图4A所示的芯片装置100示意性示出了芯片装置100的示意性截面图。
根据各个实施例，柔性结构108和/或柔性布线层结构108m可以被配置为柔性重分布结构，其与芯片106和第一载体102中的至少一个电连接。因此，布线层结构108m的第一部分108a可以将第一芯片接触114a电连接至第一载体接触104a，布线层结构108m的第二部分108b可以将第二芯片接触114b电连接至第一载体接触104b，并且布线层结构108m的第三部分108c可以将第三芯片接触114c电连接至第一载体接触104c。通常，柔性结构108和柔性布线层结构108m可以将一个或多个芯片接触114导电连接至一个或多个板接触104(或者载体102的接触104)。另外，根据各个实施例，柔性结构108和柔性布线层结构108m可以被配置为将以第一图案进行布置的一个或多个芯片接触导电连接至以第二图案进行布置的一个或多个板接触104，例如，第二图案可以不同于第一图案。
另外，根据各个实施例，芯片106的面朝第一载体102的第一表面106b可以至少部分地热耦合至第一载体102，例如经由连接层112或者经由焊接层112或者经由导热粘合层112。这可以使得从芯片106进行的热量消散有所改进，因为热量可以被传输至第一载体102。
另外，根据各个实施例，柔性结构108还可以用作使得从芯片106进行的热量消散有所改进的热量分配层。
另外，根据各个实施例，芯片106可以包括下凸块金属化部分116，例如包括焊接凸块以将至少一个芯片与布线层结构电连接。另外，对结构有所改进的粘合和/或防止污损的内部填充可以被设置在芯片106和柔性结构108之间(未示出)。
图5A图示了根据各个实施例的芯片装置100，芯片装置100可以包括多于一个的芯片106，例如两个芯片106。另外，芯片装置100可以包括多于两个多芯片，例如三个、四个、五个、六个、七个、八个、九个、十个或者多于十个的芯片。根据各个实施例，芯片装置100可以是包括多个芯片106的多芯片装置，其中多个芯片106中的每个芯片可以经由柔性结构108导电连接至第一载体102，如已经描述的，该柔性结构108包括柔性布线层结构108m。
如图5A所示，柔性结构108可以具有大于芯片106的横向延伸的横向延伸，例如，柔性结构108可以被配置为扇出结构或者可以包括扇出结构。如图5A所示以及已经参考图3A和3B所描述的，柔性结构108可以发生形变，例如可以具有鼓起的形状、起皱的形状、带波纹的形状等，原因在于具有扁平形状的柔性结构108可以在高温被安装至接触结构104和/或第一载体102，上述高温例如允许将柔性结构108的布线层结构108m焊接到接触结构104的温度，并且柔性结构108可能由于第一载体102和柔性结构108的不同热膨胀系数而被压缩，使得机械载荷可能被接触结构104施加于刚性连接至接触结构104的柔性结构108。
根据各个实施例，接触结构104(或者柔性结构108的接触结构104)可以被配置为金属球栅阵列(M-BGA)。另外，柔性结构108可以包括厚度小于大约50μm的箔。另外，所图示的芯片装置100的配置可以允许经由柔性结构108的布线层结构108m和接触结构104的高芯片扇出。根据各个实施例，柔性结构108的至少一部分可以被配置为散热器，例如包括金属。另外，芯片装置100的芯片106可以被粘合、烧结或焊接到第一载体102以提供与第一载体102有所增强的热耦合。
根据各个实施例，由于在芯片装置100中利用短的金属线(例如，包括在布线层结构108m中)并且由于芯片装置100的带状线概念，所以可以提供高的电气和热性能。
另外，形成芯片装置100可以包括晶片规模组装处理。根据各个实施例，芯片装置100是可重复工作的，例如由于并不需要底部填充而将芯片106安装至第一载体102。
由于简单的处理，芯片装置100可以是廉价的和/或可以以成本有效的方式进行生产。另外，可以提升芯片装置100的多芯片安装兼容性。另外，根据各个实施例，如在本文中所示的芯片装置100的配置可以允许使用刚性衬底载体102。换句话说，第一载体102可以是刚性载体102。
另外，芯片106可以具有面朝第一载体102的金属背面，该金属背面可以被配置为附加的散热器，例如，该金属背面和芯片106可以被粘合、烧结或焊接至板102。
图5B示出了另一个实施例，其中一个或多个芯片106可以嵌入在柔性结构108内，并且其中柔性结构108可以连同所嵌入的一个或多个芯片106一起被安装至接触结构104或第一载体102。由此，接触结构104可以被布置在一个或多个芯片106之下，而一个或多个芯片106布置在第一载体102之上。因此，例如参考图5A和5B，由于是柔性的，所以柔性结构108可以允许容易地安装多个芯片，例如多个芯片，其中与多个芯片中的其它芯片相比，该多个芯片中的每一个可以具有不同的大小和/或厚度。根据各个实施例，一个或多个芯片106可以在一个或多个芯片106已经被嵌入柔性结构108中之后变得更薄，例如参见图5B，例如在已经完成前段处理之后，一个或多个芯片106可能经过磨削处理以及随后可能的硅等离子体蚀刻处理而变薄。柔性结构108的(柔性第二载体108c)的最终厚度例如可以小于大约100μm，例如小于大约70μm，例如小于大约50μm，例如小于大约35μm，或者例如小于大约20μm。
根据各个实施例，将第一载体102和柔性结构108电连接的接触结构104可以包括连接盘格栅阵列(LGA)104。在各个实施例中，球状焊盘可以被覆盖以薄焊料层或被留以空白。LGA 104可以为第一载体102提供接触结构的成本有效的实施方式。在提供LGA 104的实施方式中，例如图5B所示的焊球104将被LGA接触结构所替代。这同样可用于替代图8中的焊球104。
图6和图7示出了包括多个芯片的芯片装置100的各个实施例，上述多个芯片被示例性地图示为两个芯片106、206。根据各个实施例，如图6所示，第一芯片106可以被布置在第一载体102的上表面102s上，其中第一芯片106可以经由第一柔性结构108机械耦合至第一载体102，并且其中第一芯片106可以经由包括第一柔性布线层的第一柔性结构108电耦合至第一载体102；如已经描述的，柔性结构108可以经由一个或多个接触104a、104b、104c将第一芯片106导电连接至第一载体102。另外，第二芯片206可以被布置在第一芯片106上，例如被布置在第一芯片106的第一柔性结构108上。根据各个实施例，第二芯片206可以经由包括第二柔性布线层的第二柔性结构108电连接至第一载体102；如已经描述的，柔性结构108可以经由一个或多个接触204a、204b、204c将第二芯片206导电连接至第一载体102。如所图示的，包括柔性布线结构的柔性结构108可以允许对一个或多个芯片的芯片接触进行最优的重分布而使得一个或多个芯片可以导电连接至第一载体102。由此，根据各个实施例，一个或多个芯片与第一载体102之间的布线108m可以被配置为具有最优长度，例如提供最短的可实现连接。芯片106、206在大小和厚度上可以互相不同。第一芯片106和/或第二芯片206可以承载硅通孔接触。另外，第一芯片106可以经由硅通孔接触通过柔性结构108直接连接至载体和/或第一芯片106，例如并不使用接触结构104、204。在这种情况下，接触结构104、204可以用于外部IO(输入/输出)以及芯片106、206更好的电源。
参考图7，插入层708可以被布置在第一芯片106和第二芯片206之间，插入层708可以被配置为对第一芯片106和第二芯片206进行电连接，而使得第一芯片106可以电连接至布置在第二芯片206上的柔性结构208。第一芯片106和/或第二芯片206可以被配备有硅通孔接触。根据各个实施例，插入层708可以以与这里针对柔性结构108所描述的类似方式进行配置，例如插入层708可以包括布线结构。参考图7，插入层708也可以被省略，或者作为第一芯片106和/或第二芯片206的整体部分。
如图8所示，柔性结构108可以被配置为对芯片106的第二表面106s和接触结构104中所包括的一个或多个接触的上表面104s之间的垂直偏移量803进行补偿。换句话说，由于柔性结构108的柔性，柔性结构108可以已经依据下部结构(例如，芯片106和接触结构104)改变其形状。另外，根据各个实施例，柔性结构108可以至少部分地包围芯片106，或者可以至少部分地包围多个芯片。另外，柔性结构108能够对处于不同高度水平102的不同垂直偏移量和/或其分量(这里未示出)进行补偿。另外，这可以允许同时安装具有不同厚度的芯片。参考图8所描述的垂直偏移量补偿也可以在如在本文中所描述的其它实施例中使用。
图9A至图9D分别示出了根据各个实施例的柔性结构108的详细视图。柔性结构108可以包括柔性布线层结构108m，其被配置为对芯片的芯片接触(例如，输入-输出(IO)垫)进行重分布而使得芯片接触可以在其它位置进行访问。换句话说，包括柔性布线层结构108m的柔性结构108可以被配置为或者可以用作重分布层(RDL)。作为说明，包括柔性布线层结构108m的柔性结构108可以是柔性金属化层或柔性金属化结构。
根据各个实施例，被配置为重分布层的柔性结构108可以具有大于第一芯片106的横向延伸的横向延伸。另外，如之前所描述的，柔性结构108可以允许芯片接触的扇出或扇入被布置在芯片106的第二表面106s上。根据各个实施例，被配置为重分布层的柔性结构208可以具有大于第二芯片206的横向延伸的横向延伸。另外，如之前所描述的，柔性结构208可以允许芯片接触的扇出或扇入被布置在芯片206的第二表面206s上。
根据各个实施例，可存在提供和/或配置包括布线层结构108m的柔性结构108的各种可能，其中在下文中对若干实施例进行示例性描述。
根据各个实施例，布线层结构108m可以被布置在第二载体108c上；第二载体108c可以为布线层结构108m提供支撑。根据各个实施例，布线层结构108m可以直接形成在第二载体108c上，例如通过将第二载体108c覆盖以导电材料(通过形成包括导电材料的层)并且随后对该导电材料进行图案化，其中图案化的导电材料可以在第二载体108c上提供布线层结构108m。在布线层结构108m或导电材料可以直接形成在第二载体108c上的情况下以及第二载体108c是导体的情况下，第二载体108c可以包括电绝缘材料而使得布线层结构108m可以不被第二载体108c所短路。因此，根据各个实施例，第二载体108c可以包括以下材料群组中的至少一种材料，该群组包括：电绝缘材料、聚合物、有机材料、树脂、环氧树脂、酰亚胺、氨基化合物、聚酰亚胺或其它塑料材料。另外，第二载体108c可以包括导电材料，例如金属(铜、铝、铁、镍等)、金属合金(例如，钢、铝合金、铜合金等)或者金属化材料，例如导电氮化物(例如，氮化钛)；然而，可以在导电的第二载体108c和布线层结构108m之间布置另外的隔离材料。参考于此，第二载体108c可以包括被涂覆以电绝缘材料的金属带，例如树脂涂覆的铜箔、电介质、聚酰亚胺等。
根据各个实施例，柔性结构108的布线层结构108m可以使用在半导体行业中典型使用的图案化处理而被图案化，例如前段制程(FEOL)图案化处理，其例如包括以下的至少一种：用于形成(例如，布置或涂覆)掩模层或用于形成掩模材料层的分层处理(例如，经由抗蚀剂的旋转涂覆)、光刻处理和用于对掩模层进行图案化的显影处理，以及用于选择性地对形成于第二载体108c上的电绝缘材料进行蚀刻以在第二载体108c上提供图案化的导电材料结构的蚀刻处理，该图案化的导电材料结构可以是(或者可以包括)布线层结构108m。另外，不同于此或者除此之外，可以应用半添加电镀以提供图案化的导电材料结构。在该半添加金属化或电镀处理中，例如金属种子层的种子层可以被用来使用光刻胶和电镀而构建布线。由此，种子层可以在随后被去除。该金属化处理或布线形成可以通过无电镀处理或者电解质电镀处理来执行。
根据各个实施例，布线层结构108m可以包括一个或多个金属线，每个金属例如可以经由接触结构104而将芯片的芯片接触电连接至第一载体102的载体接触。因此，根据各个实施例，柔性结构108的布线层结构108m中所包括的金属线数量可以由要连接至第一载体102的一个或多个芯片的芯片接触的数量以及例如所述芯片接触之间的连接数量所确定。
分别如图9A和图9B以示意性截面图所示出的，包括布线层结构108m的柔性结构108可以通过在第二载体108c上提供用于半添加电镀的种子层908而提供，该种子层908可以是导电种子层或者电镀种子层。随后，图案化的抗蚀剂层可以被形成于该种子层之上，例如通过使用提供抗蚀剂层(光刻胶)的分层处理、用于部分地暴露出抗蚀剂层的光刻处理，并且随后对所暴露的抗蚀剂层进行显影并部分去除抗蚀剂层。作为说明，种子层908可以被部分暴露并且部分被图案化的抗蚀剂层所覆盖。随后，可以执行电化学电镀处理(例如，无电镀或电解质电镀)，其中所暴露的种子层908可以表示用于电化学电镀的电极以使得例如金属108m可以被布置在所暴露的种子层908p上；金属108m可以提供布线层结构。随后，可以剥离(去除)图案化的抗蚀剂层。最后，所暴露的种子层可以经由蚀刻处理而被去除。这可以允许形成具有小的特征尺寸的布线结构。根据各个实施例，第二载体108c可以包括电绝缘材料或者第二载体102的朝向布线层结构108m的上表面可以被配置为是电绝缘的。另外，种子层918可以被结构化或图案化以形成用于从布线层结构108m到第二载体108c进行连线的通孔918v。
可替换地，分别如图9C和图9D以示意性截面图所示出的，包括布线层结构的柔性结构108可以通过在第二载体108c上形成基层918并且在基层918上形成布线层920而提供，基层918可以是电绝缘层或者可以包括电绝缘材料，例如氧化物(氧化铝)、电介质或聚酰亚胺，布线层920可以包括导电材料以提供布线层结构108m。根据各个实施例，布线层结构108m可以通过对布线层920进行图案化而形成，例如通过在布线层920上形成掩模层，随后对该掩模层进行图案化，并且随后选择性地去除(蚀刻)布线层920或者使用半添加电镀。另外，基层918可以被结构化或图案化以形成用于从布线层结构108m到第二载体108c进行连线的通孔918v。参考于此，可以将金属的第二载体108c用于柔性结构108，其中该金属载体可以经由基层918中的通孔918v进行连接，而使得第二载体108c可以被用于电接地。
另外，根据各个实施例，布线层结构108m可以使用铜蚀刻处理或铝蚀刻处理来提供。
根据各个实施例，如在本文中所描述的图案化处理可以包括去除表面层或材料的选定部分。在表面层被部分去除之后，图案(或图案化的层或图案化的表面层)可以被保留在底部结构上(例如，图案可以被保留在载体上)。由于图案化处理中可能涉及多个处理，所以根据各个实施例，可能存在各种可能来执行图案化处理，其中各个方面可以是：例如使用至少一种光刻处理而选择表面层(或表面材料)将被去除的至少一部分；并且例如使用至少一种蚀刻处理从表面层去除所选择的部分。另外，可以应用印刷处理。另外，如已经描述的，可以应用半添加电镀处理。
根据各个实施例，如在本文中所描述的那样形成层(例如，沉积层、沉积材料和/或应用分层处理)还可以包括形成包括各个子层的层堆叠，其中不同子层可以分别包括不同材料。换句话说，层中可以包括各种不同子层，或者所沉积的层和/或所沉积的材料中可以包括不同分区。根据各个实施例，分层处理可以包括化学气相沉积处理(CVD处理)和/或物理气相沉积处理(PVD处理)。另外，根据各个实施例，可以应用以生成薄金属层的处理可以是电镀，例如电镀或无电镀。
根据各个实施例，提供包括布线层结构108m的柔性结构108可以包括至少一个分层处理和/或至少一个图案化处理。根据各个实施例，提供包括布线层结构的柔性结构108可以包括沉积电介质材料层(例如，低k电介质材料，例如聚合物、聚酰亚胺、非掺杂硅酸盐玻璃等)，在所期望位置形成接触孔(例如，使用图案化处理或激光钻孔)并且使用分层处理利用至少一种导电材料(例如金属(例如，铝、铜、铁、钨、钛、钼、金等)、金属化材料(例如，氮化钛、硅化铂、硅化钛、硅化钨、硅化钼等)、导电硅(例如，导电多晶硅)和金属合金(例如，铝硅合金、铝铜合金、铝硅铜合金、例如镍铬合金的镍合金、钛钨合金、铜合金、铁合金等)中的至少一种)对接触孔进行填充。另外，根据各个实施例，提供包括布线层结构108m的柔性结构108可以包括形成附加层，其例如作为扩散阻挡层(例如，包括钼、硅化铂、硅化钛、硅化钨、硅化钼、硼化物等中的至少一种)或者作为粘合促进剂(例如，包括硅化铂、硅化钛、硅化钨、硅化钼等中的至少一种)。根据各个实施例，提供包括布线层结构的柔性结构108可以包括在已经在图案化的软质掩模上沉积导电材料之后执行剥离处理，其中可以去除图案化的软质掩模并且因此沉积在软质掩模上的导电材料也可以被部分去除。
根据各个实施例，柔性结构108的第二载体108c可以具有处于从大约1μm至大约200μm的范围内的厚度(例如，沿如图所示的方向103的延伸)，该厚度例如处于从大约5μm至大约100μm的范围内，例如处于从大约5μm至大约50μm的范围内。参考于此，柔性结构108的第二载体108c可以包括箔或带(例如，具有小于大约200μm的厚度)，并且因此柔性结构108的第二载体108c可以是柔性载体(或者沿至少一个空间方向部分柔性的载体)。根据各个实施例，柔性结构108的第二载体108c可以包括以下的至少一种：箔、带、金属箔、树脂涂覆的金属箔、金属带、树脂涂覆的金属带、聚合物箔、聚合物带、柔性硅载体、树脂箔、树脂带、电介质箔、电介质带，以及包括电介质材料的箔或带，或者包括塑料材料(例如，聚合物或有机材料)的箔。另外，柔性结构108的第二载体108c可以包括嵌入材料(例如图5B中所示)或例如芯片自身的集成电路。
根据各个实施例，柔性结构108的布线层结构108m可以具有在从大约0.5μm至大约200μm的范围内的厚度(例如，沿如图所示的方向103的延伸)，该厚度例如处于从大约1μm至大约100μm的范围内，例如处于从大约5μm至大约25μm的范围内。参考于此，柔性结构108的布线层结构108m可以包括以下的至少一种：图案化的金属箔、图案化的金属带、一条或多条金属线。另外，柔性结构108的布线层结构108m可以被配置为包括一个或多个过孔和/或通孔的多层布线层结构。根据各个实施例，布线层结构108m可以包括以下材料中的至少一种：金属(例如，铝、铜、铁、钨、钛、钼、金等)、金属化材料(例如，氮化钛、硅化铂、硅化钛、硅化钨、硅化钼等)、导电硅(例如，导电多晶硅)和金属合金(例如，铝硅合金、铝铜合金、铝硅铜合金、镍铬合金、钛钨合金等)。参考于此，布线层结构108m(例如，具有小于大约200μm的厚度)可以是柔性布线层结构108m(或者沿至少一个空间方向的部分柔性布线层结构108m)。
根据各个实施例，如之前所描述的，由于柔性结构108可以包括均被配置为柔性的第二载体108c和布线层结构108m，所以柔性结构108也可以是柔性的。如在本文中所描述的，柔性结构108的机械属性可以由柔性结构108中所包括的材料以及柔性结构108的厚度(或者例如柔性层结构108中所包括的材料层的厚度)所限定。在各个实施例中，柔性结构108可以包括(相同或不同材料的)多个层或者由多个层所形成，其也可以被称作多层结构。
根据各个实施例，柔性结构108可以包括多条金属线，其中分别相邻的金属线之间的距离可以处于从大约4μm至大约1000μm的范围之内，例如处于从大约4μm至大约250μm的范围之内，例如处于从大约10μm至大约100μm的范围之内，例如处于从大约10μm至大约30μm的范围之内，例如处于大约20μm的范围之内。
根据各个实施例，柔性结构108和/或布线层结构108m的横向延伸(例如，沿如图中所示的方向101)的宽度可以处于从大约数毫米到大约数厘米或数十厘米的范围内，例如处于从大约1mm到大约50mm的范围内，例如处于从大约1mm到大约40mm的范围内，例如处于大约30mm的范围内。
根据各个实施例，布线层结构108m可以在晶片级别上进行处理。另外，布线层结构108m可以连接至晶片级别上的一个或多个芯片的IO接触。换句话说，柔性结构108的布线层结构108m可以是一个或多个芯片106的金属化结构的一部分。可替换地，根据各个实施例，一个或多个芯片106可以经由焊球或柱状凸块(电和/或机械)连接至柔性结构108的布线层结构108m。根据各个实施例，布线层结构108m可以是经树脂处理的铜箔。另外，包括布线层结构108m的柔性结构可以是图案化的经树脂处理的铜箔，其中铜可以被部分去除以提供布线层结构108m；布线层结构108m例如可以包括多条金属线，它们互相电分离和/或与第二载体108c电分离。
如图9C和9D所示，经树脂处理的铜箔(包括铜层920和电介质层918)可以被布置在第二载体108c(例如包括铁/镍化合物的第二载体108c可以是例如具有大约100μm厚度的金属箔)上，其中经树脂处理的铜箔的铜层920可以经由蚀刻处理被部分去除(图案化)而使得可以提供布线层结构108m。可替换地，经树脂处理的铜箔(包括铜层920和树脂层918)可以被设置在第二载体108c上。根据各个实施例，提供包括布线层结构108m的柔性结构108可以包括铜蚀刻技术和铝蚀刻技术中的至少一种。
根据各个实施例，在将柔性结构108安装在第一载体102上以将至少一个芯片106电连接至接触结构104之前，柔性结构108可能经历裁剪和形成处理。这可以制备具有拓扑结构的第一载体102。
图10示意性图示了用于制造如在本文中所描述的芯片装置100的方法的流程图；该方法包括：在1010，提供第一载体102(例如，印刷电路板)，其包括布置在第一载体102的上表面102s上的接触结构104；在1020，提供被布置在第一载体102的上表面102s上的至少一个芯片106(一个或多个芯片)；并且在1030，提供至少一个柔性布线层结构108，其中至少一个芯片106可以经由至少一个柔性布线层结构108导电耦合至接触结构104。在各个实施例中，可以在柔性结构108处提供焊球。此外，在各个实施例中，可以省略焊球，例如可以在柔性结构108处提供LGA接触结构。
根据各个实施例，柔性结构108(并且因此布线层结构108m)可以被配置(例如，通过对所使用的厚度和材料进行适配)为承受接触结构104的横向位移，该接触结构104可以机械耦合至柔性结构108，例如，柔性结构108可以被配置为执行其位置和/或其形状的变化，而对例如在温度发生变化的情况下由于第一载体102的横向热膨胀或横向热收缩所施加的横向机械载荷进行补偿。
根据各个实施例，柔性结构108(例如，柔性第二载体108c和/或柔性布线层结构108m)可以被配置为硅(例如，芯片)和层叠板(例如，电子板(例如，PCB))之间的热-机械缓冲；这可以允许在不使用粘合剂或底部填充材料(例如，一般安装技术中所使用的，参考图11)和/或不使用柔性接触(例如，基于引线框的封装中所使用的)的情况下将芯片安装于板上。通常，粘合剂和底部填充材料会减少操作期间从一个或多个芯片进行的热量消散，这是因为芯片可能被粘合剂或底部填充材料热隔离。
根据各个实施例，柔性结构108可以被配置为将芯片接触装置的布局针对板接触装置的布局进行适配。另外，柔性结构108(例如，柔性第二载体108c和/或柔性布线层结构108m)可以被配置为具有处于至少一个芯片106的(横向)热膨胀系数范围内的(例如横向)热膨胀系数(CTE)。因此，芯片接触可以具有低热诱导应变和/或应力。
根据各个实施例，柔性结构108可以在允许将芯片和接触结构104中的至少一个焊接至柔性结构108的温度(例如，处于从大约100℃到大约400℃的范围内的温度，例如从大约180℃到大约350℃，例如大约250℃)而被安装(连接)至接触结构104和至少一个芯片106；因此，柔性结构108在高温(与芯片装置100的操作温度相比)处于无应力状态。在芯片装置100例如从高温的无应力状态开始到室温(或者甚至更低温度)的冷却期间，板(第一载体102)与柔性材料108相比会发生更多收缩(或者会自行缩小)(因为板的大约15ppm/°K的CTE可能大于柔性结构108的大约5ppm/°K的CTE，因为柔性结构108的CTE可以针对至少一个芯片106的CTE进行适配)；因此，由于接触结构104的刚性接触，所以柔性结构108可以被压缩。例如，如之前所描述的，对于从大约260℃到大约-40℃的温度变化，柔性结构108的压缩可能处于每1mm大约3μm的范围。所要注意的是，CTE差异取决于材料以及所提供的相应结构和材料。因此，以上示例是具体的并且针对以上所描述的具体示例有效。然而，这些数值并不应当被理解为作为限制并且数值在其它实施例中会实质上有所变化。
如在本文中所描述的芯片装置100的配置可以使得能够使用焊球(刚性接触)或LGA；因此，根据各个实施例，从柔性结构108到板的热量传输可以有所增强；可以如通常针对常见焊料球栅阵列所执行的那样来执行安装处理(例如，可以使用标准焊接处理，例如，利用布置在板上的焊料材料的已知最优厚度)；由于焊球的材料稳定性和/或接触结构的焊接接触，芯片装置100可能相对于机械载荷更为稳健；和/或由于接触结构104的大量电接触(例如，焊球)，芯片装置100的高频属性可以有所提升。
另外，芯片装置的一个或多个芯片106可以不需要倒装芯片安装处理，因为可以经由柔性结构108的布线层结构108m提供电接触；因此，第一载体102的整个表面都可以被用来提供用于连接至接触结构104的接触(参考图5B)；因此，芯片装置100和/或第一载体102可以具有更好和/或例如更小的形状因数。
另外，根据各个实施例，如在本文中所描述的芯片装置100的配置可以使得能够使用各种材料，原因在于第一载体102中所包括的材料可以不依据芯片106的CTE进行选择，第一载体102例如可以包括导电材料、具有铜芯和/或铝芯的绝缘金属衬底、半导电材料、电绝缘材料、有机材料和/或无机材料，它们适用于后续所执行的用于提供外部电接触的处理。
作为说明，根据各个实施例，热-机械应力(和/或应变)可以由包括布线层结构108m的柔性结构108所补偿(缓冲)。这可以(在与常规焊球阵列相比更大的面积中)允许使用焊料球栅阵列的高扇出。
根据各个实施例，例如图9所示的包括柔性布线层结构108m的柔性结构108可以在晶片或面板级别或条带级别上进行处理，或可以至少部分在晶片级别上进行处理，这可以允许小的节距并且形成具有成本有效的高精度的布线层结构108m。
根据各个实施例，利用例如焊球的刚性接触结构104以及柔性结构108将一个或多个芯片与电子板(载体102)电连接可以允许将大量热量从一个或多个芯片传输至电子板。另外，柔性结构108可以包括金属结构，其可以用作散热器结构；金属散热器结构可以包括至少一个暴露于环境之中的表面和/或可以包括一个或多个冷却鳍片。根据各个实施例，柔性结构108的柔性布线层结构108m可以将一个或多个芯片导电连接至电子板，并且与此同时，可以被配置为分散一个或多个芯片所生成的热量。在这种情况下，柔性结构108可以包括低掺杂铜衬底，例如CuFe0.1P。
根据各个实施例，一种芯片装置可以包括：第一载体；至少一个芯片，布置在该第一载体之上；柔性结构，包括布线层结构；和接触结构，布置在该第一载体和布线层结构之间，其中该至少一个芯片经由该布线层结构和接触结构电耦合至该第一载体。
根据各个实施例，该至少一个芯片可以经由布线层结构附加地电耦合至第一载体。
根据各个实施例，该接触结构和至少一个芯片可以被布置在第一载体的相同表面之上。
根据各个实施例，该至少一个芯片可以包括附接至第一载体的第一表面；该至少一个芯片可以包括布置在该至少一个芯片的第二表面处的芯片接触结构，该第二表面与第一表面相对；并且其中该芯片接触结构可以被配置为将至少一个芯片电(例如，传导地)连接至该柔性结构的布线层结构。
根据各个实施例，该第一载体可以被配置为印刷电路板。另外，该第一载体可以包括层叠材料以及一个或多个载体接触。
根据各个实施例，该接触结构可以包括多个接触。根据各个实施例，该多个接触中的接触可以互相分离而在多个接触的接触之间提供间隙结构。
根据各个实施例，该柔性结构的接触结构可以包括格栅阵列接触结构。
根据各个实施例，该格栅阵列接触结构可以包括连接盘格栅阵列接触结构。
根据各个实施例，该至少一个柔性布线层结构可以机械耦合至多个接触中的接触，其中该间隙结构的至少一部分可以无该柔性布线层结构。
根据各个实施例，该至少一个芯片可以被布置在该柔性结构和载体之间。
根据各个实施例，该芯片接触结构可以包括球栅阵列、引脚格栅阵列或柱状凸块阵列之一。
根据各个实施例，该柔性结构可以包括以下载体群组中的至少一种载体：箔、带、电介质覆盖的金属箔、树脂涂覆的金属箔、树脂涂覆的金属带、聚酰亚胺覆盖的金属箔和柔性聚酰亚胺覆盖的硅载体。
根据各个实施例，该柔性结构包括至少一个金属箔(一个或多个金属箔)，金属箔包括以下项中的至少一项：包括铁合金的层或层堆叠，包括不锈钢的层或层堆叠，包括低CTE合金的层或层堆叠，包括Alloy 42的层或层堆叠，包括镀铜的Alloy 42的层或层堆叠，包括Pernifer 36的层或层堆叠，包括基于铜的合金的层或层堆叠，包括CuFe2P的层或层堆叠以及包括CuAg的层或层堆叠。
根据各个实施例，该柔性结构可以包括(在形状和大小上)被配置为执行塑性和/或弹性形变以吸收例如由于第一载体的热膨胀所导致的机械载荷的材料和柔性结构。
根据各个实施例，该布线层结构可以被配置为将至少一个芯片与第一载体电连接的柔性重分布结构(例如，扇入或扇出)。
根据各个实施例，该芯片的朝向第一载体的至少一个表面可以至少部分热耦合(例如，粘合或焊接)至第一载体。
根据各个实施例，该柔性结构可以包括与至少一个芯片热耦合(例如，导热耦合)的导热散热器结构。
根据各个实施例，该至少一个芯片可以包括将至少一个芯片电连接至布线层结构的下凸块金属化部分。根据各个实施例，该下凸块金属化部分可以被布置在至少一个芯片和柔性结构之间。
根据各个实施例，该芯片装置可以包括耦合至至少一个芯片的凸块。
根据各个实施例，该柔性结构可以包括多个层。
根据各个实施例，一种芯片装置可以包括：印刷电路板，其包括布置在该印刷电路板的第一表面上的接触结构；布置在该印刷电路板的第一表面之上的至少一个芯片；和至少一个柔性布线层结构；其中该至少一个芯片可以经由该至少一个柔性布线层结构导电耦合至该印刷电路板的接触结构。根据各个实施例，该柔性布线层结构可以包括第二载体和布线结构；该布线结构例如可以包括一条或多条金属线和/或一个或多个接触。
根据各个实施例，该印刷电路板的接触结构可以包括从该印刷电路板(例如，从该印刷电路板朝向至少一个芯片的上表面)突出的多个接触，其中该多个接触中的接触可以互相分离，从而在该多个接触中分别相邻的接触之间提供间隙。
根据各个实施例，至少一个柔性布线层结构可以机械耦合至该多个接触中的每个接触，并且该多个接触中分别相邻的接触之间的间隙的至少一部分可以无该柔性布线层结构。
根据各个实施例，该至少一个柔性布线层结构可以被配置为柔性箔或带。根据各个实施例，柔性箔或带可以具有小于大约150μm的厚度，例如小于大约100μm，例如小于大约60μm。
根据各个实施例，该至少一个芯片包括第一芯片和第二芯片；另外，该至少一个柔性布线层结构可以包括第一柔性布线层结构和第二柔性布线层结构；其中该第一芯片可以被布置在该印刷电路板的第一表面之上并且可以经由该第一柔性布线层结构导电连接至该印刷电路板的接触结构，并且该第二芯片可以被布置在该印刷电路板的第一表面之上并且可以经由该第二柔性布线层结构导电连接至该印刷电路板的接触结构。
另外，根据各个实施例，该第一芯片可以被布置在该印刷电路板的第一表面之上并且该第一柔性布线层结构可以布置在该第一芯片的背离印刷电路板的上表面之上，其中该第二芯片可以被布置在该第一柔性布线层结构之上并且该第二布线层结构可以布置在该第二芯片背离印刷电路板的上表面之上。
根据各个实施例，该至少一个芯片可以包括多个芯片；并且该多个芯片中的芯片可以互相堆叠而形成芯片堆叠，该芯片堆叠经由至少一个柔性布线层结构导电连接至该印刷电路板。
根据各个实施例，该至少一个芯片可以嵌入到该柔性布线层结构之中。
根据各个实施例，该芯片可以包括例如经由焊料材料或导热粘合剂而至少部分导热耦合至该第一载体的至少一个表面。
根据各个实施例，布置在第一载体和柔性布线结构之间的接触结构可以被视为第一载体的一部分，或者接触结构的至少一部分可以被视为第一载体的一部分。根据各个实施例，布置在第一载体和柔性布线结构之间的接触结构可以被视为柔性结构或柔性布线结构的一部分，或者接触结构的至少一部分可以被视为柔性结构或柔性布线结构的一部分。
根据各个实施例，该传导柔性结构可以导电和/或机械连接至布线层结构的至少一个接触。根据各个实施例，该柔性结构可以包括一个或多个过孔，其导电连接至接触结构的至少一个接触。根据各个实施例，该柔性结构可以包括一个或多个过孔。
虽然已经参考具体实施例特别示出并描述了本发明，但是本领域技术人员应当理解的是，可以对其进行形式和细节的各种改变而并不背离如所附权利要求所限定的本发明的精神和范围。本发明的范围因此由所附权利要求所指示，并且处于权利要求等同形式的含义和范围之内的所有变化都意在得以被包含。

Claims (23)

1.一种芯片装置，包括：
第一载体；
至少一个芯片，布置在所述第一载体之上；
柔性结构，包括布线层结构；和
接触结构，布置在所述第一载体和所述布线层结构之间，
其中所述至少一个芯片经由所述布线层结构和所述接触结构电耦合至所述第一载体。
2.根据权利要求1所述的芯片装置，
其中所述接触结构和所述至少一个芯片被布置在所述第一载体的相同表面之上。
3.根据权利要求1所述的芯片装置，
其中所述至少一个芯片包括附接至所述第一载体的第一表面；
其中所述至少一个芯片包括布置在所述至少一个芯片的第二表面处的芯片接触结构，所述第二表面与所述第一表面相对；并且
其中所述芯片接触结构被配置为将所述至少一个芯片电连接至所述柔性结构的所述布线层结构。
4.根据权利要求1所述的芯片装置，
其中所述第一载体被配置为印刷电路板。
5.根据权利要求1所述的芯片装置，
其中所述接触结构包括格栅阵列接触结构。
6.根据权利要求5所述的芯片装置，
其中所述格栅阵列接触结构包括连接盘格栅阵列接触结构。
7.根据权利要求1所述的芯片装置，
其中所述柔性结构包括以下载体群组中的至少一种载体，所述群组包括：
箔；
带；
电介质覆盖的金属箔；
树脂涂覆的金属箔；
树脂涂覆的金属带；
聚酰亚胺覆盖的金属箔；和
柔性聚酰亚胺覆盖的硅载体。
8.根据权利要求1所述的芯片装置，
其中所述柔性结构包括金属箔，所述金属箔包括以下项中的至少一项：包括铁合金的层或层堆叠，包括不锈钢的层或层堆叠，包括低CTE合金的层或层堆叠，包括Alloy 42的层或层堆叠，包括镀铜的Alloy 42的层或层堆叠，包括Pernifer 36的层或层堆叠，包括基于铜的合金的层或层堆叠，包括CuFe2P的层或层堆叠以及包括CuAg的层或层堆叠。
9.根据权利要求8所述的芯片装置，
其中所述传导柔性结构连接至所述布线层结构的至少一个接触。
10.根据权利要求1所述的芯片装置，
其中所述布线层结构被配置为将所述至少一个芯片与所述第一载体电连接的柔性重分布结构。
11.根据权利要求1所述的芯片装置，
其中所述芯片包括至少部分导热地耦合至所述第一载体的至少一个表面。
12.根据权利要求1所述的芯片装置，
其中所述柔性结构包括导热地耦合至所述至少一个芯片的导热散热器结构。
13.根据权利要求1所述的芯片装置，
其中所述至少一个芯片包括下凸块金属化部分，所述下凸块金属化部分将所述至少一个芯片与所述布线层结构电连接。
14.根据权利要求1的芯片装置，还包括：
耦合至所述至少一个芯片的凸块。
15.根据权利要求1所述的芯片装置，
其中所述柔性结构包括多个层。
16.一种芯片装置，包括：
印刷电路板，其包括布置在所述印刷电路板的第一表面上的接触结构；
至少一个芯片，布置在所述印刷电路板的所述第一表面之上；和
至少一个柔性布线层结构；
其中所述至少一个芯片经由所述至少一个柔性布线层结构电耦合至所述印刷电路板的所述接触结构。
17.根据权利要求16所述的芯片装置，
其中所述印刷电路板的所述接触结构包括从所述印刷电路板突出的多个接触，其中所述多个接触中的接触互相分离，从而在所述多个接触中分别相邻的接触之间提供间隙。
18.根据权利要求17所述的芯片装置，
其中所述至少一个柔性布线层结构机械耦合至所述多个接触中的每个接触，并且
其中所述多个接触中分别相邻的接触之间的所述间隙的至少一部分无所述柔性布线层结构。
19.根据权利要求16所述的芯片装置，
其中所述至少一个柔性布线层结构被配置为柔性箔或柔性带。
20.根据权利要求16所述的芯片装置，
其中所述至少一个芯片包括第一芯片和第二芯片；
其中所述至少一个柔性布线层结构包括第一柔性布线层结构和第二柔性布线层结构；
其中所述第一芯片被布置在所述印刷电路板的所述第一表面之上并且经由所述第一柔性布线层结构导电连接至所述印刷电路板的所述接触结构，并且
其中所述第二芯片被布置在所述印刷电路板的所述第一表面之上并且经由所述第二柔性布线层结构导电连接至所述印刷电路板的所述接触结构。
21.根据权利要求20所述的芯片装置，
其中所述第一芯片被布置在所述印刷电路板的所述第一表面之上并且所述第一柔性布线层结构布置在所述第一芯片的背离所述印刷电路板的上表面之上，并且
其中所述第二芯片被布置在所述第一柔性布线层结构之上并且所述第二布线层结构布置在所述第二芯片的背离所述印刷电路板的上表面之上。
22.根据权利要求16所述的芯片装置，
其中所述至少一个芯片包括多个芯片；并且
其中所述多个芯片中的芯片互相堆叠而形成芯片堆叠，所述芯片堆叠经由所述至少一个柔性布线层结构导电连接至所述印刷电路板。
23.根据权利要求16的芯片装置，
其中所述至少一个芯片被嵌入到所述柔性布线层结构之中。
CN201410394954.5A 2013-08-13 2014-08-12 芯片装置 Pending CN104377177A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/965,246 2013-08-13
US13/965,246 US20150049443A1 (en) 2013-08-13 2013-08-13 Chip arrangement

Publications (1)

Publication Number Publication Date
CN104377177A true CN104377177A (zh) 2015-02-25

Family

ID=52430374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410394954.5A Pending CN104377177A (zh) 2013-08-13 2014-08-12 芯片装置

Country Status (3)

Country Link
US (1) US20150049443A1 (zh)
CN (1) CN104377177A (zh)
DE (1) DE102014111533A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2940486A1 (en) * 2014-02-26 2015-09-03 Planet Intellectual Property Enterprises Pty Ltd Consumer product system
US9385099B2 (en) * 2014-03-28 2016-07-05 Nxp, B.V. Die interconnect
US10531575B2 (en) * 2016-04-01 2020-01-07 Intel Corporation Systems and methods for replaceable bail grid array (BGA) packages on board substrates
DE102017212233A1 (de) * 2017-07-18 2019-01-24 Siemens Aktiengesellschaft Elektrische Baugruppe und Verfahren zur Herstellung einer elektrischen Baugruppe
EP3850920A4 (en) 2018-09-14 2022-05-04 Telefonaktiebolaget Lm Ericsson (Publ) PRINTED CIRCUIT BOARD STRUCTURE AND METHOD AND APPARATUS FOR FORMING THE PRINTED CIRCUIT BOARD STRUCTURE
US11574820B2 (en) 2020-06-08 2023-02-07 Micron Technology, Inc. Semiconductor devices with flexible reinforcement structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668405A (en) * 1994-09-14 1997-09-16 Nec Corporation Semiconductor device with a film carrier tape
US20060086890A1 (en) * 2004-10-21 2006-04-27 Chipmos Technologies (Bermuda) Ltd. Package structure of image sensor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP2000068444A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
JP4058607B2 (ja) * 1999-08-19 2008-03-12 セイコーエプソン株式会社 配線基板及びその製造方法、電子部品、回路基板並びに電子機器
JP2004087936A (ja) * 2002-08-28 2004-03-18 Seiko Epson Corp 半導体装置及び半導体装置の製造方法並びに電子機器
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JP4214406B2 (ja) * 2004-09-27 2009-01-28 日本電気株式会社 光信号入出力機構を有する半導体装置
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US20080272480A1 (en) * 2007-05-04 2008-11-06 Powertch Technology Inc. Land grid array semiconductor package
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668405A (en) * 1994-09-14 1997-09-16 Nec Corporation Semiconductor device with a film carrier tape
US20060086890A1 (en) * 2004-10-21 2006-04-27 Chipmos Technologies (Bermuda) Ltd. Package structure of image sensor device
US20070152148A1 (en) * 2004-10-21 2007-07-05 Chipmos Technologies (Bermuda) Ltd. Package structure of image sensor device

Also Published As

Publication number Publication date
US20150049443A1 (en) 2015-02-19
DE102014111533A1 (de) 2015-02-19

Similar Documents

Publication Publication Date Title
CN100556246C (zh) 配线基板的制造方法
TWI313504B (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
CN104377177A (zh) 芯片装置
US9953957B2 (en) Embedded graphite heat spreader for 3DIC
US6639324B1 (en) Flip chip package module and method of forming the same
US20190198424A1 (en) Power module with built-in power device and double-sided heat dissipation and manufacturing method thereof
US10879197B2 (en) Package structure and method of fabricating package structure
US6816385B1 (en) Compliant laminate connector
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
JP2007535156A (ja) 埋込み構成要素からの熱伝導
US20110079917A1 (en) Interposer structure with passive component and method for fabricating same
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
US20090280604A1 (en) Heat radiation structure of semiconductor device, and manufacturing method thereof
CN112185912A (zh) 包含热电路的半导体组合件及其制造方法
JP3728847B2 (ja) マルチチップモジュールおよびその製造方法
EP1487017A2 (en) Thermally Enhanced Substrate for a BGA
WO2012116157A2 (en) Chip module embedded in pcb substrate
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN217387150U (zh) 半导体封装结构
CN103824829A (zh) 非焊接掩膜限定的铜焊盘和嵌入式铜焊盘
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
US20190181093A1 (en) Active package substrate having embedded interposer
KR20190007980A (ko) 고방열 팬아웃 패키지 및 그 제조방법
US8772918B2 (en) Semiconductor die package and embedded printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150225