KR100546364B1 - 유연성 필름을 이용한 반도체 패키지 및 그 제조방법 - Google Patents

유연성 필름을 이용한 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100546364B1
KR100546364B1 KR1020030056010A KR20030056010A KR100546364B1 KR 100546364 B1 KR100546364 B1 KR 100546364B1 KR 1020030056010 A KR1020030056010 A KR 1020030056010A KR 20030056010 A KR20030056010 A KR 20030056010A KR 100546364 B1 KR100546364 B1 KR 100546364B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor chip
terminal
lead
film
Prior art date
Application number
KR1020030056010A
Other languages
English (en)
Other versions
KR20050017351A (ko
Inventor
홍재영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030056010A priority Critical patent/KR100546364B1/ko
Priority to US10/895,761 priority patent/US7042104B2/en
Publication of KR20050017351A publication Critical patent/KR20050017351A/ko
Application granted granted Critical
Publication of KR100546364B1 publication Critical patent/KR100546364B1/ko
Priority to US11/377,324 priority patent/US7396763B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩과 외부 접속 단자간을 연결하는 연결 부재간의 쇼트를 방지할 수 있는 반도체 패키지 및 그 제조방법을 개시한다. 개시된 본 발명의 반도체 패키지는, 적어도 일측에 외부 접속 단자부가 구비된 기판 상에 상기 외부 접속 단자부와 소정 거리 이격되도록 다수의 본딩 패드를 구비하는 반도체 칩이 부착되어 있다. 이때, 상기 반도체 칩과 상기 외부 접속 단자는 유연성 필름에 의해 전기적으로 연결된다. 유연성 필름은, 유연성을 갖는 절연 필름과, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 선택된 리드와 전기적으로 콘택되는 다수의 제 1 단자와, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 선택된 본딩 패드와 전기적으로 콘택되는 다수의 제 2 단자, 및 상기 절연 필름의 상면에 형성되며, 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함한다.
유연성 필름, 절연 필름, 와이어 본딩

Description

유연성 필름을 이용한 반도체 패키지 및 그 제조방법{Semiconductor package using flexible film and method for manufacturing the same}
도 1은 일반적인 적층형 패키지의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ’선을 따라 절단한 적층형 패키지의 단면도이다.
도 3은 본 발명의 실시예 1에 따른 유연성 필름을 이용한 반도체 패키지의 평면도이다.
도 4는 본 발명의 실시예 1에 따른 유연성 필름을 이용한 반도체 패키지의 단면도이다.
도 5는 본 발명의 실시예 1에 따른 유연성 필름의 평면도이다.
도 6은 본 발명의 실시예 1에 따른 유연성 필름의 단면도이다.
도 7은 본 발명의 실시예 1에 따른 유연성 필름을 이용한 적층형 패키지의 단면도이다.
도 8a 내지 도 8d는 본 발명의 실시예 1에 따른 유연성 필름을 이용한 반도체 패키지의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 9는 본 발명의 실시예 2에 따른 유연성 필름을 이용한 적층형 반도체 패키지를 나타낸 단면도이다.
도 10은 본 발명의 실시예 2에 따른 유연성 필름의 평면도이다.
도 11 및 도 12는 본 발명의 실시예 3에 따른 유연성 필름의 평면도이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 기판 110 : 리드부
120 : 제 1 반도체 칩 120a,150b : 본딩 패드
130 : 접착제 140,300 : 유연성 필름
142,310 : 절연 필름 145a,145b,320a,320b : 제 1 및 제 2 단자
147,330 : 도전성 라인 패턴 150 : 제 2 반도체 칩
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 반도체 칩과 외부 접속 단자(리드:lead)간을 연결하는 연결 부재간의 쇼트를 방지할 수 있는 와이어 본딩용 유연성 필름을 이용한 반도체 패키지 및 그 제조방법에 관한 것이다.
개인용 휴대 전자 제품을 비롯한 전자 기기들의 용량 및 속도가 증가되고, 그것의 사이즈 역시 소형화됨에 따라, 반도체 패키지 역시 대용량화, 고속화 및 경박단소형화 되어가는 추세이다.
현재에는 패키지의 사이즈를 감소시키기 위하여 칩의 크기를 크게 벗어나지 않는 범위내에서 조립될 수 있는 칩 스케일 패키지(chip scale package:CSP)가 제안되고 있다.
종래에는 단위 반도체 패키지당 실장 밀도를 높이면서, 하나의 패키지로서 다수의 기능을 수행할 수 있도록 적층형 패키지가 제안되고 있으며, 이러한 적층형 패키지에 대해서 도 1 및 도 2를 통해 개략적으로 설명하도록 한다. 여기서, 도 1은 일반적인 적층형 패키지의 평면도이고, 도 2는 도 1의 적층형 패키지의 단면도이다.
적층형 패키지는 도 1 및 도 2에 도시된 바와 같이, 양측 가장자리 부분에 다수의 리드(16)들을 구비하는 리드부(15)가 배치된 기판(10)을 포함한다. 리드부(15) 사이의 기판(10) 상에 제 1 및 제 2 반도체 칩(20,30)이 순차적으로 접착된다. 제 1 및 제 2 반도체 칩(20,30)은 접착제(12)에 의해 접착된다. 제 1 및 제 2 반도체 칩(20,30) 각각은 그 가장자리에 본딩 패드(20a,30a)를 가지며, 제 2 칩(30)은 제 1 칩(20)의 본딩 패드(20a)가 노출될 수 있도록 부착된다.
제 1 및 제 2 반도체 칩(20,30)의 본딩 패드(20a,30a)는 와이어(40)에 의해 외부 접속 단자인 리드(16)와 전기적으로 연결된다.
도면에는 도시되지 않았지만, 반도체 칩(20,30)을 몰딩제(도시되지 않음)에 의해 봉지된다.
그러나, 현재의 반도체 패키지 및 적층형 패키지는 그 사이즈가 점차 감소함에 따라, 인접하는 와이어간의 피치 사이즈가 작아지고, 와이어의 길이는 길어지고 있는 실정이다. 이에 따라, 와이어간 쇼트의 위험이 높으며, 특히 몰딩제 형성 공정시, 약간의 충격이라도 가해지게 되면 와이어가 인접하는 와이어쪽으로 휘거나 처짐이 발생되어, 와이어간에 쇼트가 더욱 심하게 발생된다. 도 1 의 “A” 부분은 수평 방향으로의 와이어간 쇼트를 보여주고, 도 2의 “B”는 수직 방향으로의 와이어간 쇼트를 보여준다.
또한, 종래의 와이어 본딩은 본딩 패드와 리드간에 1 대 1로 개별적으로 수행되므로, 공정 시간이 많이 소요되는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 반도체 칩과 외부 접속 단자간을 연결하는 연결 부재간의 쇼트를 방지할 수 있는 반도체 패키지를 제공하는 것이다.
또한, 본 발명의 이루고자 하는 다른 기술적 과제는, 제조 공정 시간을 단축할 수 있는 반도체 패키지의 제조방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 반도체 패키지는, 적어도 일측에 외부 접속 단자부가 구비된 기판 상에 상기 외부 접속 단자부와 소정 거리 이격되도록 다수의 본딩 패드를 구비하는 반도체 칩이 부착되어 있다. 이때, 상기 반도체 칩과 상기 외부 접속 단자는 유연성 필름에 의해 전기적으로 연결된다.
또한, 본 발명의 다른 실시예에 따르면 기판 적어도 일측에 다수의 리드를 구비한 리드부가 구비된다. 상기 기판상에 상기 리드부와 소정 거리 이격되도록 다수의 본딩 패드를 구비한 반도체 칩이 부착된다. 상기 다수의 리드 및 상기 다수의 본딩 패드는 유연성 필름에 의해 전기적으로 연결된다. 이러한 유연성 필름은, 유연성을 갖는 절연 필름과, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 선택된 리드와 전기적으로 콘택되는 다수의 제 1 단자와, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 선택된 본딩 패드와 전기적으로 콘택되는 다수의 제 2 단자, 및 상기 절연 필름의 상면에 형성되며, 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함한다.
또한, 본 발명의 다른 실시예에 따르면, 기판의 적어도 일측에 다수의 리드를 구비한 리드부가 배치된다. 상기 기판상에 상기 리드부와 소정 거리 이격되도록 다수의 본딩 패드를 구비한 제 1 반도체 칩이 부착되고, 상기 제 1 반도체 칩상에 상기 본딩 패드가 노출되도록 다수의 본딩 패드를 구비한 제 2 반도체 칩이 부착된다. 또한, 상기 다수의 리드와 상기 제 1 반도체 칩의 본딩 패드는 제 1 유연성 필름에 의해 전기적으로 연결되고, 상기 다수의 리드와 상기 제 2 반도체 칩의 본딩 패드는 제 2 유연성 필름에 의해 전기적으로 연결된다.
상기 제 1 및 제 2 유연성 필름은, 유연성을 갖는 절연 필름, 및 상기 절연 필름의 상면에 형성되며 상기 리드 및 본딩 패드간을 연결하는 다수의 도전성 라인 패턴을 포함할 수 있다.
상기 제 1 및 제 2 유연성 필름은, 유연성을 갖는 절연 필름, 상기 절연 필름을 관통하여 절연 필름의 뒷면을 향해 돌출되어 있으며 상기 선택된 리드와 전기적으로 콘택되는 다수의 제 1 단자, 상기 절연 필름을 관통하여 절연 필름의 뒷면을 향해 돌출되어 있으며 상기 선택된 본딩 패드와 전기적으로 콘택되는 다수의 제 2 단자, 및상기 절연 필름의 상면에 형성되며 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함할 수 있다. 이때, 상기 제 1 및 제 2 유연성 필름은 상기 반도체 칩 및 상기 리드부 사이에 배치되고, 상기 반도체 칩의 일부 및 리드부의 일부와 각각 오버랩된다.
한편, 상기 제 1 유연성 필름은, 상기 리드부 및 상기 제 1 반도체 칩을 모두 포함할 정도의 크기를 갖는 절연 필름과, 상기 절연 필름의 저면 소정 부분에 상기 절연성 필름과 상기 제 1 반도체 칩을 부착시키는 제 1 접착제와, 상기 절연 필름의 상면 소정 부분에 상기 절연성 필름과 상기 제 2 반도체 칩을 부착시키는 제 2 접착제와, 상기 제 1 접착제의 일측에 배치되며, 상기 리드 및 상기 제 1 반도체 칩의 본딩 패드와 각각 콘택되어질 제 1 및 제 2 단자, 및 상기 절연 필름 상면에 형성되며 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함할 수 있다.
이때, 상기 제 1 단자 및/또는 제 2 단자 사이에 상기 리드 및/또는 본딩 패드와 콘택되는 더미 단자가 더 구비된다.
또한, 본 발명의 다른 견지에 따른 반도체 패키지의 제조방법은, 다수의 전극을 구비한 외부 접속 단자부가 부착된 기판을 제공한다. 상기 외부 접속 단자부 일측 기판 상에 다수의 본딩 패드를 구비한 반도체 칩을 부착한다음, 상기 반도체 칩의 본딩 패드와 상기 외부 접속 단자부의 전극을 전기적으로 연결시키기 위한 유연성 필름을 얼라인한다. 그후, 상기 유연성 필름을 상기 반도체 칩의 본딩 패드 및 상기 외부 접속 단자부의 전극에 합착시키는 단계를 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법은, 다수의 리드를 구비한 리드부가 부착된 기판을 제공한다. 상기 리드부 일측에 다수의 본딩 패드를 구비한 반도체 칩을 부착하고, 상기 반도체 칩의 본딩 패드와 상기 리드를 전기적으로 연결시키기 위한 유연성 필름을 얼라인한다. 상기 유연성 필름을 상기 반도체 칩의 본딩 패드 및 상기 리드에 합착시킨다. 상기 유연성 필름은, 유연성을 갖는 절연 필름, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있는 제 1 단자, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 제 1 단자와 소정 거리 이격된 제 2 단자, 및 상기 절연 필름의 상면에 형성되며 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함한다.
또한, 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조방법은, (a)다수의 리드를 구비한 리드부가 부착된 기판을 제공하는 단계와, (b)상기 리드부 일측에 다수의 본딩 패드를 구비한 반도체 칩을 부착하는 단계와, (c)상기 반도체 칩의 본딩 패드와 상기 리드를 전기적으로 연결시키기 위한 유연성 필름을 얼라인하는 단계와, (d)상기 유연성 필름을 상기 반도체 칩의 본딩 패드 및 상기 리드에 합착시키는 단계, 및 (e) 상기 (b) 내지 (d) 단계를 적어도 한번 반복 실시하는 단계를 포함한다.
상기 유연성 필름은, 유연성을 갖는 절연 필름, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있는 제 1 단자, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 제 1 단자와 소정 거리 이격된 제 2 단자, 및 상기 절연 필름의 상면에 형성되며 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하며, 상기 유연성 필름을 얼라인하는 단계는, 상기 제 1 단자는 상기 리드와 대응하고, 상기 제 2 단자는 상기 반도체 칩의 본딩 패드와 대응하도록 배치시킨다.
상기 유연성 필름은, 상기 리드부 및 상기 반도체 칩을 모두 포함할 정도의 크기를 갖는 절연성 필름, 상기 절연성 필름의 저면 소정 부분에 형성되며 상기 절연성 필름과 상기 하부의 반도체 칩을 부착시키는 제 1 접착제, 상기 절연성 필름의 상면의 소정 부분에 형성되며 상기 절연성 필름과 상기 상부의 반도체 칩을 부착시키는 제 2 접착제, 상기 제 1 접착제 일측에 배치되며 상기 리드 및 상기 제 1 반도체 칩의 본딩 패드와 각각 콘택되어질 제 1 및 제 2 단자, 및 상기 대응하는 제 1 및 제 2 단자를 전기적으로 연결하도록 절연성 필름 상면에 형성되는 도전성 라인 패턴을 포함하며, 상기 유연성 필름을 얼라인하는 단계는 상기 제 1 단자는 상기 리드와 대응하고, 상기 제 2 단자는 상기 반도체 칩의 본딩 패드와 대응하도록 배치시킨다.
상기 유연성 필름을 반도체 칩의 본딩 패드 및 상기 외부 접속 단자부의 전극에 합착시키는 단계시, 열, 압력 또는 초음파를 인가하는 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3은 본 발명의 실시예 1에 따른 유연성 필름을 이용한 반도체 패키지의 평면도이고, 도 4는 본 발명의 실시예 1에 따른 유연성 필름을 이용한 반도체 패키지의 단면도이다.
도 3 및 도 4을 참조하여 설명하면, 반도체 칩이 부착될 기판(100)이 제공된다. 기판(100)은 절연성 기판이거나, 회로가 그려져 있는 인쇄 회로 기판일 수 있다. 기판(100)의 양측 가장자리에 리드부(110)가 각각 부착된다. 리드부(110)는 기판(100)의 중심을 기준으로 양측에 소정 거리, 예컨대, 반도체 칩의 폭 정도의 거리를 두고 이격되어 있으며, 상기 리드부(110)는 소정 간격을 가지고 나란히 배열된 다수의 리드(111)를 포함한다.
리드부(110) 사이의 기판(100) 상부에 반도체 칩(120)이 접착제(130)에 의해 부착된다. 반도체 칩(120)은 상부 가장자리에 다수의 본딩 패드(120a)가 배열되어 있을 수 있다.
반도체 칩(120)과 리드부(110) 사이에, 다수의 본딩 패드(120a)와 다수의 리드(111)를 동시에 연결시킬 수 있도록 도전성 라인 패턴을 구비한 유연성 필름(140)이 부착된다. 이때, 유연성 필름(140)는 반도체 칩(120) 및 리드부(110) 사이는 물론, 반도체 칩(120)의 일부 및 리드부(110)의 일부와 오버랩된다.
이와 같은 본 실시예의 유연성 필름(140)은 도 5 및 도 6에 도시된 바와 같이, 유연성을 갖는 절연 필름(142)을 포함한다. 절연 필름(142)으로는 예를 들어, 폴리이미드 필름이 이용될 수 있다. 절연 필름(142)의 소정 부분에 다수의 제 1 및 제 2 단자(145a,145b)가 설치된다. 다수의 제 1 단자(145a)들과 다수의 제 2 단자들(145b)은 서로 소정 거리 예컨대 반도체 칩(120)과 리드부(110) 사이의 거리 이상을 두고 평행하게 배열된다. 여기서, 제 1 단자(145a)는 예컨대, 나란히 배열되는 다수의 리드들(111)과 콘택될 단자이고, 제 2 단자(145b)는 예컨대, 나란히 배열되는 다수의 본딩 패드들(120a)과 콘택될 단자이다.
또한, 제 1 및 제 2 단자(145a,145b)는 절연 필름(142)을 관통하도록 형성되면서, 절연 필름(142)의 저면(제 1 면)을 향해 돌출되도록 형성될 수 있다. 한편, 절연 필름(142)의 상면(제 2 면)에 마주하는 제 1 단자(145a)와 제 2 단자(145b)의 뒷부분을 전기적으로 연결시키기 위한 도전성 라인 패턴(147)이 형성된다. 도전성 라인 패턴(147)은 인접하는 도전성 라인 패턴(147)과 각각 소정 거리를 두고 이격되어 있으며, 예컨대 구리 배선 또는 금이 피복된 구리 배선이 이용될 수 있다.
이러한 유연성 필름(140)은 제 1 단자(145a)가 선택된 리드(111)와, 제 2 단자(145b)가 선택된 본딩 패드(120a)와 콘택되도록 부착된다. 이에 따라, 나란히 배치된 본딩 패드들(120a)과 리드들(111)이 동시에 전기적으로 연결된다.
이와 같은 와이어의 역할을 하는 도전성 라인 패턴(147)은 절연 필름(142)에 의해 인접하는 도전성 라인 패턴(147)과 절연되고, 절연 필름(142) 상부에 고정되어 있으므로, 외력 인가시, 도전성 라인 패턴(147)이 휘어지거나 처지는 현상이 발생되지 않는다. 따라서, 반도체 칩(120)과 리드(110)간을 연결시키는 연결 부재간의 쇼트를 방지할 수 있다.
또한, 상기 유연성 필름(140)은 휘어질 수 있는 특성을 가지므로, 반도체 칩(120) 및 접착제(130)의 높이에 의해 기판(100) 표면과 단차가 발생되더라도 도전성 라인 패턴(147)의 단선 없이 본딩 패드들(120a)과 리드들(111)을 연결시킬 수 있다.
한편, 도 7에 도시된 바와 같이, 반도체 칩(120) 상부에 제 2 반도체 칩(150)이 접착제(130)에 의해 부착되어, 적층형 패키지를 구성할 수 있다. 이러한 경우 역시, 제 2 반도체 칩(150)의 패드(150a)와 각각의 리드(111)를 유연성 필름(140)에 의해 전기적으로 연결한다.
이와 같은 경우, 유연성 필름(140)이 일정 간격을 두고 상하로(수직으로) 배치된다. 이때, 유연성 필름(140)의 도전성 라인 패턴(147)이 절연 필름(142)의 상면(제 2 면)에 각각 위치하므로써, 상하의 유연성 필름(140)이 일부 접촉되더라도, 쇼트가 발생되지 않는다.
이하, 상기한 유연성 필름을 이용한 반도체 패키지의 제조방법을 도 8a 내지 도 8d를 참조하여 설명하도록 한다.
도 8a를 참조하여, 기판(100) 상부의 양측 가장자리에 다수의 리드(111, 도 3 참조)가 일정 간격을 두고 배열된 리드부(110)를 부착한다. 리드부(110) 사이의 기판(100) 상부에 접착제(130)를 소정량 토출한다음, 접착제(130) 상부에 반도체 칩(120)을 얹고, 열합착한다. 반도체 칩(120)은 상부 가장자리에 다수의 본딩 패드(120a)를 구비하고, 상기 본딩 패드(120a)가 상부를 향하도록 기판(100)상에 부착한다.
그후, 본딩 패드(120a)와 리드(111)간을 연결시키기 위한 유연성 기판(140)을 준비한다. 유연성 기판(140)은 다음과 같은 방식으로 형성될 수 있다.
도 6에 도시된 바와 같이, 유연성을 갖는 절연성 필름(142)의 소정 부분에 절연성 필름(142)이 관통하도록 제 1 단자용 홀(도시되지 않음) 및 제 2 단자용 홀(도시되지 않음)을 형성한다. 상기 제 1 및 제 2 단자용 홀은 소정 간격, 예컨대, 본딩 패드(120a)와 리드(111)사이의 거리 정도를 갖도록 형성한다. 이어서, 제 1 및 제 2 닺자용 홀 부분이 매립되도록 절연성 필름(142)의 제 1 면상에 도전층을 증착하고, 상기 도전층이 상기 제 1 및 제 2 단자용 홀 부분에만 남도록 패터닝하여, 절연성 필름(142)의 제 1 면에 제 1 및 제 2 단자(145a,145b)를 형성한다. 그후, 절연성 필름(142)의 제 2 면에 다시 도전층을 증착한다음, 상기 제 1 및 제 2 단자(145a,145b)간을 연결시키도록 상기 도전층을 소정 부분 식각하여, 도전성 라인 패턴(147)을 형성한다.
이렇게 형성된 유연성 필름(140)을 상기 제 1 단자(145a)는 리드(111)와 대응되고 제 2 단자(145b)는 본딩 패드(120a)와 대응되도록 얼라인(align)한다.
그후, 도 8b에 도시된 바와 같이, 얼라인된 유연성 필름(140)을 본딩 툴(200)에 의해 본딩 패드(120a)와 리드(111)상에 합착시킨다. 유연성 필름(140) 합착시, 제 1 및 제 2 단자(145a,145b)가 일부 용융될 수 있도록, 열, 압력 또는 초음파등을 인가함이 바람직하다.
이에 따라, 도 8c에 도시된 바와 같이, 유연성 필름(140)에 의해 다수의 패드(120a)와 다수의 리드(111)가 유연성 필름(140)에 의해 전기적으로 연결된다.
그후, 적층형 패키지를 구현할 경우, 도 8d에 도시된 바와 같이, 반도체 칩(120) 상부에 접착제(130)를 토출한다음, 접착제(130) 상에 제 2 반도체 칩(150)을 부착한다. 제 2 반도체 칩(150) 역시 상부 가장자리에 다수의 본딩 패드(150a)가 구비되어 있으며, 제 2 반도체 칩(150) 부착시 하부의 반도체 칩(120)의 패드(120a)가 노출되도록 부착한다. 그후, 상기와 같은 방식으로 제 2 반도체 칩(150)의 패드(150a)와 리드(111)가 연결되도록 유연성 필름(140)을 부착시킨다. 이때, 유연성 필름(140)의 부착 방식은 상술한 하부 반도체 칩(120)의 본딩 패드(120a)와 리드(111)간을 연결시키는 유연성 필름(140)의 접착 방식과 동일하다.
이와 같은 본 실시예에 의하면, 나란하게 배열된 다수의 본딩 패드(120a,150a)와 리드들(111)을 동시에 전기적으로 연결시키므로써, 종래의 1대1 방식에 비해 작업 시간을 크게 감소시킬 수 있다. 나아가, 매트릭스 형태로 배열된 다수의 리드 프레임상에 유연성 필름(140)을 적용하는 경우, 상당량의 작업 시간을 감소시킬 수 있다.
도 9는 본 발명의 실시예 2에 따른 유연성 필름을 이용한 적층형 반도체 패키지를 나타낸 단면도이고, 도 10은 본 발명의 실시예 2에 따른 유연성 필름의 평면도이다.
도 9에 도시된 바와 같이, 다수의 리드(111)를 갖는 리드부(110)가 구비된 기판(100) 상부에 제 1 반도체 칩(120)이 접착제(130)에 의해 부착된다. 제 1 반도체 칩(120)의 상면 가장자리에는 상술한 바와 같이 다수의 본딩 패드들(111)이 나란하게 마련되어 있다.
기판(100) 상부에 제 1 반도체 칩(120) 및 양측의 리드부(110) 영역을 모두 포함할 수 있는 크기의 유연성 필름(300)이 부착된다.
본 실시예의 유연성 필름(300)은 도 10에 도시된 바와 같이, 제 1 반도체 칩(120) 및 양측의 리드부(110)를 모두 포함할 수 있을 정도의 크기를 갖는 절연 필름(310)을 포함한다. 절연 필름(310) 중앙의 상면 및 저면에 접착제(340) 혹은 접착 테이프(도시되지 않음)가 형성되어 있다. 여기서, 하면 접착제(340)는 유연성 필름(300)과 제 1 반도체 칩(120)간을 접착시키며, 상면 접착제(340)는 유연성 필름(300)과 제 2 반도체 칩(150)을 부착시킨다.
저면 접착제(340)를 중심으로 양측의 절연 필름(310) 저면에, 상기 저면 접착제(340)과 소정 거리 이격된 제 1 및 제 2 단자(320a,320b) 세트가 각각 배치된다. 제 1 및 제 2 단자(320a,320b)는 상술한 실시예의 단자들과 마찬가지로, 절연 필름(310)을 관통하도록 형성되며, 절연 필름(310)의 저면 방향으로 소정 길이 돌출되어 있다. 이때, 제 1 단자(320a)는 제 1 반도체 칩(120)의 본딩 패드(120a)와 대응되도록 형성될 수 있고, 제 2 단자(320b)는 리드(111)와 대응되도록 형성될 수 있다. 한편, 절연 필름(310)의 상면에 마주하는 노출된 제 1 및 제 2 단자(320a,320b)를 연결시키기 위하여 도전성 라인 패턴(330)이 각각 형성된다. 즉, 본 실시예의 유연성 필름(300)은 반도체 칩 양측에 배치되었던 한 쌍의 유연성 필름(300)을 일체화하였다.
또한, 본 실시예의 유연성 필름(300)은 상면에 접착제(340)가 형성되어 있으므로, 유연성 필름(300) 부착에 의해 별도의 접착제의 요구 없이 제 1 반도체 칩(120) 상에 제 2 반도체 칩(150)을 부착시킬 수 있다. 이때, 제 2 반도체 칩(150)은 본딩 패드(150a)가 상부를 향하도록 부착된다. 또한, 도면에는 도시되지 않았지만, 제 2 반도체 칩(150)의 본딩 패드(150a)와 리드(110)가 연결되도록 유연성 필름이 부착된다. 이때, 제 2 반도체 칩(150) 상부에 또 하나의 반도체 칩이 적층되는 경우, 본 실시예와 같은 일체형 유연성 필름(300)이 부착될 수 있고, 또는 상술한 실시예 1의 유연성 필름(140)이 부착될 수 있다.
이와 같은 형태의 유연성 필름(300)을 형성하여도 상기한 실시예 1과 동일한 효과를 거둘 수 있다. 덧붙여, 본 실시예는 유연성 필름(300)의 부착과 동시에 상 하부 반도체 칩을 접착시킬 수 있으므로, 공정을 단순화시킬 수 있고, 반도체 칩들과 유연성 기판간의 접착 특성을 보다 개선할 수 있다.
도 11 및 도 12는 본 발명의 실시예 3에 따른 유연성 필름의 평면도이다.
도 11 및 도 12에 도시된 바와 같이, 유연성 필름(140,330)의 제 1 단자(145a,320a) 사이 및/또는 제 2 단자(145b,320b) 사이에 더미 단자(148,350)를 더 설치한다. 더미 단자(148,350)는 본딩 패드(120a,150a) 또는 리드들(111)과 콘택은 이루어지되, 마주하는 단자와 전기적으로 연결되지는 않는다.
이러한 더미 단자(148,350)는 유연성 필름(140,330) 부착시, 제 1 또는 제 2 단자(145a,145b,320a,320b)와 전기적으로 연결되지 않는 리드들(111) 또는 본딩 패드(120a)와 부착되어, 유연성 필름(140,330)과 반도체 칩(120,150) 및 기판(리드:110)간의 접착력을 보다 견고히 한다.
본 발명은 상기한 실시예들에 국한되는 것은 아니다.
본 실시예에서는 유연성 필름이 반도체 칩의 본딩 패드와 리드간을 연결하였지만, 리드 대신 리드의 역할을 하는 외부 신호 단자, 예컨대, 인쇄 회로 기판의 패드 부분에도 동일하게 적용될 수 있다.
이상, 본 발명에서 자세히 설명한 바와 같이, 본 발명에 의하면, 와이어 대신 도전성 라인 패턴을 구비한 유연성 기판에 의해 리드(외부 접속 단자)와 본딩 패드를 전기적으로 연결한다.
이때, 상기 도전성 라인 패턴은 절연 필름상에 일정 간격을 두고 이격되도록 배치되므로써, 인접하는 도전성 라인 패턴간의 쇼트를 방지할 수 있다. 또한, 절연 필름이 와이어의 역할을 하는 도전성 라인 패턴의 지지 부재로 이용되어, 외력 인가시(예컨대 몰딩제 형성시), 도전성 라인 패턴이 휘어지거나 처지는 현상을 방지할 수 있다.
또한, 반도체 칩 및 접착제의 높이에 의해 기판 표면과 단차가 발생되더라도, 도전성 라인 패턴의 단선 없이 본딩 패드들과 리드들을 연결시킬 수 있다. 아울러, 유연성 필름의 도전성 라인 패턴이 절연 필름의 일면에 각각 위치하므로써, 적층형 패키지 형성시, 상하의 유연성 필름이 일부 접촉되더라도, 쇼트가 발생되지 않는다. 따라서, 미세 피치 구현 측면에서 유리하다.
또한, 와이어에 비해 수직 높이가 덜 요구되므로, 패키지의 두께를 감소시킬 수 있다는 장점이 있으며, 나란하게 배열된 다수의 본딩 패드들과 리드들을 동시에 일괄적으로 연결시킬 수 있으므로, 작업 시간을 크게 단축시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (23)

  1. 적어도 일측에 외부 접속 단자부가 구비된 기판;
    상기 기판상에 상기 외부 접속 단자부와 소정 거리 이격되도록 부착되며, 다수의 본딩 패드를 구비하는 반도체 칩; 및
    상기 반도체 칩과 상기 외부 접속 단자를 전기적으로 연결하는 유연성 필름을 포함하며,
    상기 유연성 필름은 상기 반도체 칩 및 외부 접속 단자부 사이에 각각 형성되면서, 상기 반도체 칩의 일부 및 외부 접속 단자의 일부와 오버랩되도록 형성되는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 유연성 필름은,
    유연성을 가지는 절연 필름; 및
    상기 절연 필름의 일면에 배치되는 다수의 도전성 라인 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 유연성 필름은,
    유연성을 갖는 절연 필름;
    상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며, 상기 외부 전속 단자부의 전극과 콘택되는 다수의 제 1 단자;
    상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며, 상기 본딩 패드와 콘택되는 다수의 제 2 단자; 및
    상기 절연 필름의 상면에 형성되며, 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 삭제
  5. 기판;
    상기 기판의 적어도 일측에 배치되며 다수의 리드를 구비한 리드부;
    상기 기판상에 상기 리드부와 소정 거리 이격되도록 부착되는 다수의 본딩 패드를 구비한 반도체 칩;
    상기 다수의 리드와 상기 다수의 본딩 패드를 전기적으로 연결시키는 유연성 필름을 포함하며,
    상기 유연성 필름은, 유연성을 갖는 절연 필름과, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 선택된 리드와 전기적으로 콘택되는 다수의 제 1 단자와, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 선택된 본딩 패드와 전기적으로 콘택되는 다수의 제 2 단자, 및 상기 절연 필름의 상면에 형성되며, 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하고, 상기 유연성 필름은 상기 반도체 칩 및 상기 리드부 사이에 배치되고, 상기 반도체 칩의 일부 및 외부 접속 단자의 일부와 각각 오버랩되도록 배치되는 것을 특징으로 하는 반도체 패키지.
  6. 삭제
  7. 제 5 항에 있어서, 상기 제 1 단자 또는 제 2 단자 사이에 상기 리드 또는 본딩 패드와 콘택되는 더미 단자가 더 구비되는 것을 특징으로 하는 반도체 패키지.
  8. 기판;
    상기 기판의 적어도 일측에 배치되며 다수의 리드를 구비한 리드부;
    상기 기판상에 상기 리드부와 소정 거리 이격되도록 부착되는 다수의 본딩 패드를 구비한 제 1 반도체 칩;
    상기 제 1 반도체 칩상에 상기 본딩 패드가 노출되도록 부착되는 다수의 본딩 패드를 구비한 제 2 반도체 칩;
    상기 다수의 리드와 상기 제 1 반도체 칩의 본딩 패드를 전기적으로 연결시키는 제 1 유연성 필름; 및
    상기 다수의 리드와 상기 제 2 반도체 칩의 본딩 패드를 전기적으로 연결시키는 제 2 유연성 필름을 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서, 상기 제 1 및 제 2 유연성 필름은,
    유연성을 갖는 절연 필름, 및
    상기 절연 필름의 상면에 형성되며 상기 리드 및 본딩 패드간을 연결하는 다수의 도전성 라인 패턴을 구비하는 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서, 상기 제 1 및 제 2 유연성 필름은,
    유연성을 갖는 절연 필름;
    상기 절연 필름을 관통하여 절연 필름의 뒷면을 향해 돌출되어 있으며, 상기 선택된 리드와 전기적으로 콘택되는 다수의 제 1 단자; 및
    상기 절연 필름을 관통하여 절연 필름의 뒷면을 향해 돌출되어 있으며, 상기 선택된 본딩 패드와 전기적으로 콘택되는 다수의 제 2 단자; 및
    상기 절연 필름의 상면에 형성되며, 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서, 상기 제 1 및 제 2 유연성 필름은 상기 반도체 칩 및 상기 리드부 사이에 배치되고, 상기 반도체 칩의 일부 및 리드부의 일부와 각각 오버랩되도록 배치되는 것을 특징으로 하는 반도체 패키지.
  12. 제 9 항에 있어서, 상기 제 1 유연성 필름은,
    상기 리드부 및 상기 제 1 반도체 칩을 모두 포함할 정도의 크기를 갖는 절연 필름;
    상기 절연 필름의 저면 소정 부분에 상기 절연성 필름과 상기 제 1 반도체 칩을 부착시키는 제 1 접착제;
    상기 절연 필름의 상면 소정 부분에 상기 절연성 필름과 상기 제 2 반도체 칩을 부착시키는 제 2 접착제;
    상기 제 1 접착제의 일측에 배치되며, 상기 리드 및 상기 제 1 반도체 칩의 본딩 패드와 각각 콘택되어질 제 1 및 제 2 단자; 및
    상기 절연 필름 상면에 형성되며 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  13. 제 10 항 또는 제 12 항에 있어서, 상기 제 1 단자 또는 제 2 단자 사이에 상기 리드 또는 본딩 패드와 콘택되는 더미 단자가 더 구비되는 것을 특징으로 하는 반도체 패키지.
  14. 다수의 전극을 구비한 외부 접속 단자부가 부착된 기판을 제공하는 단계;
    상기 외부 접속 단자부 일측에 다수의 본딩 패드를 구비한 반도체 칩을 부착하는 단계;
    상기 반도체 칩의 본딩 패드와 상기 외부 접속 단자부의 전극을 전기적으로 연결시키기 위한 유연성 필름을 얼라인하는 단계; 및
    상기 유연성 필름을 상기 반도체 칩의 본딩 패드 및 상기 외부 접속 단자부의 전극에 합착시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 제 14 항에 있어서, 상기 유연성 필름은, 유연성을 갖는 절연 필름, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있는 제 1 단자, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 제 1 단자와 소정 거리 이격된 제 2 단자, 및 상기 절연 필름의 상면에 형성되며 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하며,
    상기 유연성 필름을 얼라인하는 단계는, 상기 제 1 단자는 상기 외부 접속 단자부의 전극과 대응하고, 상기 제 2 단자는 상기 반도체 칩의 본딩 패드와 대응하도록 배치시키는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제 14 항에 있어서, 상기 유연성 필름을 반도체 칩의 본딩 패드 및 상기 외부 접속 단자부의 전극에 합착시키는 단계시, 열, 압력 또는 초음파를 인가하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 다수의 리드를 구비한 리드부가 부착된 기판을 제공하는 단계;
    상기 리드부 일측에 다수의 본딩 패드를 구비한 반도체 칩을 부착하는 단계;
    상기 반도체 칩의 본딩 패드와 상기 리드를 전기적으로 연결시키기 위한 유연성 필름을 얼라인하는 단계; 및
    상기 유연성 필름을 상기 반도체 칩의 본딩 패드 및 상기 리드에 합착시키는 단계를 포함하며,
    상기 유연성 필름은, 유연성을 갖는 절연 필름, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있는 제 1 단자, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 제 1 단자와 소정 거리 이격된 제 2 단자, 및 상기 절연 필름의 상면에 형성되며 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  18. 제 17 항에 있어서, 상기 유연성 필름을 얼라인하는 단계는, 상기 유연성 필름의 제 1 단자는 상기 리드와 대응하고, 상기 제 2 단자는 상기 반도체 칩의 본딩 패드와 대응하도록 배치시키는 것을 특징으로 하는 반도체 패키지의 제조방법.
  19. 제 17 항에 있어서, 상기 유연성 필름을 반도체 칩의 본딩 패드 및 상기 리드에 합착시키는 단계시, 열, 압력 또는 초음파를 인가하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  20. (a)다수의 리드를 구비한 리드부가 부착된 기판을 제공하는 단계;
    (b)상기 리드부 일측에 다수의 본딩 패드를 구비한 반도체 칩을 부착하는 단계;
    (c)상기 반도체 칩의 본딩 패드와 상기 리드를 전기적으로 연결시키기 위한 유연성 필름을 얼라인하는 단계;
    (d)상기 유연성 필름을 상기 반도체 칩의 본딩 패드 및 상기 리드에 합착시키는 단계; 및
    (e) 상기 (b) 내지 (d) 단계를 적어도 한번 반복 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  21. 제 20 항에 있어서, 상기 유연성 필름은, 유연성을 갖는 절연 필름, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있는 제 1 단자, 상기 절연 필름을 관통하여 절연 필름의 뒷면으로 돌출되어 있으며 상기 제 1 단자와 소정 거리 이격된 제 2 단자, 및 상기 절연 필름의 상면에 형성되며 상기 마주하는 제 1 및 제 2 단자를 전기적으로 연결시키는 도전성 라인 패턴을 포함하며,
    상기 유연성 필름을 얼라인하는 단계는, 상기 제 1 단자는 상기 리드와 대응하고, 상기 제 2 단자는 상기 반도체 칩의 본딩 패드와 대응하도록 배치시키는 것을 특징으로 하는 반도체 패키지의 제조방법.
  22. 제 20 항에 있어서, 상기 유연성 필름은, 상기 리드부 및 상기 반도체 칩을 모두 포함할 정도의 크기를 갖는 절연성 필름, 상기 절연성 필름의 저면 소정 부분에 형성되며 상기 절연성 필름과 상기 하부의 반도체 칩을 부착시키는 제 1 접착제, 상기 절연성 필름의 상면의 소정 부분에 형성되며 상기 절연성 필름과 상기 상부의 반도체 칩을 부착시키는 제 2 접착제, 상기 제 1 접착제 일측에 배치되며 상기 리드 및 상기 제 1 반도체 칩의 본딩 패드와 각각 콘택되어질 제 1 및 제 2 단자, 및 상기 대응하는 제 1 및 제 2 단자를 전기적으로 연결하도록 절연성 필름 상면에 형성되는 도전성 라인 패턴을 포함하며,
    상기 유연성 필름을 얼라인하는 단계는 상기 제 1 단자는 상기 리드와 대응하고, 상기 제 2 단자는 상기 반도체 칩의 본딩 패드와 대응하도록 배치시키는 것을 특징으로 하는 반도체 패키지의 제조방법.
  23. 제 20 항에 있어서, 상기 유연성 필름을 반도체 칩의 본딩 패드 및 상기 외부 접속 단자부의 전극에 합착시키는 단계시, 열, 압력 또는 초음파를 인가하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020030056010A 2003-08-13 2003-08-13 유연성 필름을 이용한 반도체 패키지 및 그 제조방법 KR100546364B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030056010A KR100546364B1 (ko) 2003-08-13 2003-08-13 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
US10/895,761 US7042104B2 (en) 2003-08-13 2004-07-20 Semiconductor package using flexible film and method of manufacturing the same
US11/377,324 US7396763B2 (en) 2003-08-13 2006-03-15 Semiconductor package using flexible film and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030056010A KR100546364B1 (ko) 2003-08-13 2003-08-13 유연성 필름을 이용한 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050017351A KR20050017351A (ko) 2005-02-22
KR100546364B1 true KR100546364B1 (ko) 2006-01-26

Family

ID=36683034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030056010A KR100546364B1 (ko) 2003-08-13 2003-08-13 유연성 필름을 이용한 반도체 패키지 및 그 제조방법

Country Status (2)

Country Link
US (2) US7042104B2 (ko)
KR (1) KR100546364B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615388B2 (ja) * 2005-07-25 2011-01-19 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
KR100661603B1 (ko) * 2005-11-07 2006-12-26 삼성전기주식회사 이미지센서 모듈 및 그 제조방법
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
US20110051385A1 (en) * 2009-08-31 2011-03-03 Gainteam Holdings Limited High-density memory assembly
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
KR102449899B1 (ko) * 2018-02-02 2022-09-30 삼성전자주식회사 반도체 패키지 모듈

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615535A (ja) 1984-06-20 1986-01-11 Hitachi Ltd 半導体装置
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
KR970003894B1 (en) 1993-11-16 1997-03-22 Hyundai Electronics Ind Method of forming a gate electrode on the semiconductor device
JPH0817870A (ja) 1994-07-05 1996-01-19 Hitachi Ltd 半導体装置
KR970003894A (ko) 1995-06-07 1997-01-29 김주용 절연 필름을 이용한 와이어 본딩 방법
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2000068444A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
WO2001026432A1 (en) * 1999-10-01 2001-04-12 Seiko Epson Corporation Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
US6528870B2 (en) * 2000-01-28 2003-03-04 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of stacked wiring boards
JP3867785B2 (ja) * 2002-10-15 2007-01-10 セイコーエプソン株式会社 光モジュール
US6841855B2 (en) * 2003-04-28 2005-01-11 Intel Corporation Electronic package having a flexible substrate with ends connected to one another

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10282587B2 (en) 2016-02-12 2019-05-07 Samsung Electronics Co., Ltd. Sensing module substrate and sensing module including the same

Also Published As

Publication number Publication date
US20050035467A1 (en) 2005-02-17
KR20050017351A (ko) 2005-02-22
US7042104B2 (en) 2006-05-09
US7396763B2 (en) 2008-07-08
US20060157830A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6012224A (en) Method of forming compliant microelectronic mounting device
JP5572288B2 (ja) 超小型電子部品パッケージ及びそのための方法
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
US8390105B2 (en) Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US6677219B2 (en) Method of forming a ball grid array package
US20040012080A1 (en) Connection of integrated circuits
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP4185665B2 (ja) ウェーハレベルパッケージ
JP3599031B2 (ja) 半導体装置
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
JP4737995B2 (ja) 半導体装置
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JP2000124363A (ja) 半導体パッケージ
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JPH0786340A (ja) 半導体素子の接続方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
KR20000056804A (ko) 적층형 볼 그리드 어레이 패키지
KR100375168B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee