JP2009531864A - インターコネクト用カーボンナノチューブはんだ組成物構造、当該はんだ組成物構造の作製方法、当該はんだ組成物構造を含むパッケージ、及び当該はんだ組成物構造を含むシステム - Google Patents

インターコネクト用カーボンナノチューブはんだ組成物構造、当該はんだ組成物構造の作製方法、当該はんだ組成物構造を含むパッケージ、及び当該はんだ組成物構造を含むシステム Download PDF

Info

Publication number
JP2009531864A
JP2009531864A JP2009503056A JP2009503056A JP2009531864A JP 2009531864 A JP2009531864 A JP 2009531864A JP 2009503056 A JP2009503056 A JP 2009503056A JP 2009503056 A JP2009503056 A JP 2009503056A JP 2009531864 A JP2009531864 A JP 2009531864A
Authority
JP
Japan
Prior art keywords
substrate
bump
seed layer
metal seed
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009503056A
Other languages
English (en)
Other versions
JP4955054B2 (ja
Inventor
パラヴィカー，ナチケット
スー，デウーン
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2009531864A publication Critical patent/JP2009531864A/ja
Application granted granted Critical
Publication of JP4955054B2 publication Critical patent/JP4955054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

カーボンナノチューブ(CNT)アレイが基板上でパターニングされる。前記基板はマイクロエレクトロニクスダイ、フリップチップ用インターポーザー型構造、マウント用基板、又は回路基板であって良い。化学気相成長によって前記CNTアレイを形成するため、前記CNTアレイは、前記基板上のパターニングされた金属シード層を用いてパターニングされる。成長によって前記CNTアレイを形成するため、パターニングされたCNTアレイはまた、パターニングされたマスクを用いてパターニングされても良い。ダイからの熱輸送のために前記CNTアレイを用いるコンピュータシステムも用いられる。

Description

本発明は、半導体と基板との間のインターコネクトに関する。
米国特許出願第11/394904号明細書
［発明を実施するための最良の形態］
実施例が得られる方法を図示するため、上で簡単に述べられた実施例のより詳細な説明が、添付の図面に図示された典型的実施例を参照することで明らかにされる。これらの図は典型的実施例を図示している。その典型的実施例は、必ずしも正しい縮尺で描かれないので、本発明の技術的範囲を限定するものと解されてはならない。以降ではその実施例について、添付の図を用いることによってさらに詳細に説明する。
出力及び通信電流の両方を伝えるのに、マイクロエレクトロニクス素子中に電気バンプが用いられる。
以降の説明には、たとえば上、下、第1、第2等の語が含まれる。これらの語は、説明目的のみであり、限定するものと解されてはならない。本明細書に記載されている素子すなわち製品に係る実施例が、多数の位置及び配置で製造され、用いられ、又は出荷されて良い。“ダイ”及び“チップ”の語は一般的に、所望の集積回路素子への様々な処理操作によって変換される基本試料片である物体を表す。ダイは通常1枚のウエハから切り取られる。複数のウエハは、半導体性材料、非半導体性材料、又は半導体性材料と非半導体性材料の混合材料で作られて良い。回路基板は典型的には、ダイのマウント用基板として機能する、樹脂を含浸したファイバガラス構造である。
ここで図を参照する。図中、同様の構造には同様の参照番号が供されている。構造及び処理に係る実施例を最も明確に示すため、本願に含まれる図は実施例を概略的に表す。よってたとえば顕微鏡写真中での作製された構造は実像とは違って見えるかもしれないが実施例の基本構造を取り入れている。しかも図は実施例を理解するのに必要な構造しか図示していない。当業者にとって既知である他の構造は、図の簡明さを維持するために含まれていない。
図1Aは、ある実施例による、電気バンプ中のカーボンナノチューブ(CNT)アレイの処理中における構造100の断面図である。基板110は複数の凹部を有するようにパターニングされる。その複数の凹部のうちの1つが、参照番号112で示されている。ある実施例では、基板110は背面支持体114によって強化された。ある実施例では、背面支持体114は基板が成長する土台である。たとえば陽極酸化による酸化アルミニウム(AAO)基板110が背面支持体114上で成長した。この実施例では、様々な凹部112のパターニングはプロセス条件に依存する。それにより凹部112同士の中心間の間隔116は、約80ナノメートル(nm)から約140nmとなる。ある実施例では、間隔116は約125nmである。
図1Bは、ある実施例による、金属シード層118の形成後における図1Aに図示された構造101の断面図である。ある実施例では、金属シード層118は物理気相成長(PVD)法によって、約50nmから約1000nmの範囲の厚さで形成された。ある実施例では、金属シード層118は銅(Cu)である。ある実施例では、金属シード層118はニッケル(Ni)である。金属シード層118はコバルト(Co)である。ある実施例では、金属シード層118は高融点金属である。高融点金属とは、たとえばW、Mo、Ta、Nb、Cr、V及びReのような金属であると定義されて良い。高融点金属とはまた、Fe、Co及びNiの範囲よりも高い融点を有する金属であると定義されても良い。
構造101は金属シード層118によって形成された。金属シード層118とは、たとえばある実施例による、化学気相成長(CVD)法の間にカーボンナノチューブの成長を起こす金属である。ある実施例では、金属シード層118は、凹部112の底部にパターンが形成されるように、PVD法によって形成される。ある実施例では、金属シード層118は凹部112へ電子蒸着される。
図1Cは、ある実施例による、CNTアレイ120の成長後における図1Bに図示された切断部分の構造の断面図102である。その構造102は、簡明を期すために、2つのカーボンナノチューブしか図示されていない単純なCNTアレイ120を含む。ある実施例では、CNTアレイ120の成長は、CVDによってカーボンを金属シード層118上へ堆積することによって行われる。個々のカーボンナノチューブ122のCVD成長中におけるある実施例では、所与のCNT122は、約1μmから約100μmの範囲の長さに成長する。所与のCNT122の幅は約15nmから約25nmである。
金属シード層118上へCNTアレイを成長した後、そのプロセスは、ある実施例による、CNTアレイ120上への薄い金属膜124の成長に進んでも良い。ある実施例では、低コンタクト抵抗金属が薄い金属膜124として用いられる。ある実施例では、Cr含有金属が薄い金属膜124として用いられる。ある実施例では、Ti含有金属が薄い金属膜124として用いられる。ある実施例では、Ni含有金属が薄い金属膜124として用いられる。ある実施例では、Ag含有金属が薄い金属膜124として用いられる。ある実施例では、上記低コンタクト抵抗金属からなる合金が薄い金属膜124として用いられる。以降では簡明を期すために薄い金属膜124を図示しないが、ある実施例では、薄い金属膜124は存在する。
ある実施例では、基板110は第1基板表面126と第2基板表面128を有する。図1Cに図示された実施例では、第2基板表面128は非酸化材料で、かつ基板110はAAOである。
図1Dは、ある実施例による、さらなる処理後における図1Cに図示されたCNTアレイ120の構造の断面図である。図1Cに図示された基板第2表面128を介した金属シード層118の曝露後における構造103が図示されている。ある実施例では、基板第2表面128は背面研磨(backgrinding)によって除去される。ある実施例では、基板第2表面128はエッチングによって除去される。ある実施例では、基板第2表面128は研磨(polishing)によって除去される。ここで基板の第2表面に続く面130は第1基板表面126に対向する平行面となり、かつ金属シード層118は薄くされた基板111となった基板の両面で曝露される。従って金属シード層118は、基板の第2表面に続く面130での電気コンタクトの準備が整う。
図1Eは、ある実施例による、さらなる処理後における構造の断面図である。構造104は、ある実施例による、電気バンプ先駆体132をパターニングした後における、図1Dに図示された厚さが減少した基板111を示す。電気バンプ先駆体132は、ある実施例による、金属シード層118上にスクリーンプリントされたはんだペーストである。ある実施例では、電気バンプ先駆体132は、CNTアレイ120を実質的に妨害しない、CVDによって生成されるはんだである。電気バンプ132中には十分なはんだが供給される。それにより電気バンプ先駆体132のリフローが起こるときに、所与の用途に適した電気バンプの高さが実現される。
図1Fは、ある実施例による、さらなる処理後における図1Eに図示された構造の断面図である。構造105は、ある実施例による、電気バンプ先駆体132のリフロー後における厚さが減少した基板111を示す。そのリフローされた電気バンプ133は、当該方法の所与の用途に適した十分なバンプ高さ134を有する。バンプ高さは、金属シード層118を起点に測定される。図1Fはまた、リフローされた電気バンプ133が含浸した異方的CNTアレイ120をも図示している。ある実施例では、リフローされた電気バンプ133は第1電気バンプと呼ばれ、かつ図1Fに図示された製品は、第1電気バンプ133から距離をとった状態で隣接する第2電気バンプ135を有する。従って第1電気バンプ133と第2電気バンプ135はボールアレイの一部である。
図2Aは、ある実施例による、電気バンプ用のCNTアレイの処理中における構造200の断面図である。ある実施例によると、支持基板214が供され、かつそれはまさに、たとえば誘電材料のような基板210を支持することのできる面である。
図2Bは、ある実施例による、さらなる処理後における図2Aに図示された構造の断面図である。構造201は、複数の凹部を有するようにパターニングされた後の基板211を示している。その複数の凹部のうちの1つが、参照番号212で示されている。ある実施例では、基板211は背面支持体としての支持基板214によって強化された。
図2Cは、ある実施例による、さらなる処理後における図2Bに図示された構造の断面図である。構造202は、金属シード層218上にCNTアレイ220を成長させた結果を示している。金属シード層218は、ある実施例による、たとえばCVD最中にカーボンナノチューブの成長を起こす金属である。様々な実施例では、図1Aから図1Eについて説明された実施例について図示及び記載した金属シード層に係る実施例が用いられて良い。
ある実施例では、金属シード層218は、凹部212の底部に対してパターンを形成するようにPVDによって形成される。ある実施例では、金属シード層218は凹部212へ電子蒸着される。
CNTアレイ220は、簡明を期すために、単純化して4つのカーボンナノチューブしか図示されていないものが図示されている。ある実施例では、CNTアレイ120の成長は、CVDによってカーボンを金属シード層218上へ堆積することによって行われる。個々のカーボンナノチューブ222のCVD成長中におけるある実施例では、所与のCNT222は、約1μmから約100μmの範囲の長さに成長する。所与のCNT222の幅は約15nmから約25nmである。
金属シード層218上へCNTアレイ220を成長した後、そのプロセスは、たとえば図1Cに図示された薄い金属膜124のような、薄い金属膜の成長に進んでも良い。しかしそのプロセスは簡明を期すために描かれていない。ある実施例では、低コンタクト抵抗金属が薄い金属膜として用いられる。ある実施例では、Cr含有金属が薄い金属膜124として用いられる。ある実施例では、Ti含有金属が薄い金属膜124として用いられる。ある実施例では、Ni含有金属が薄い金属膜124として用いられる。ある実施例では、Ag含有金属が薄い金属膜124として用いられる。ある実施例では、上記低コンタクト抵抗金属からなる合金が薄い金属膜として用いられる。如何なる低コンタクト抵抗金属が、ある実施例による、図1Aから図1Eに図示されたCNTアレイ120について説明した実施例に用いられても良い。
ある実施例では、基板211は第1基板表面226と第2基板表面228を有する。図2Cに図示された実施例では、第2基板表面228は支持体214の一部である。
図2Dは、ある実施例による、さらなる処理後における図2Cに図示された構造の断面図である。構造203は、電気バンプ233のリフロー後における電気バンプ用のCNTアレイ220を示している。図1Aから図1Eに図示された処理とは対照的に、ある実施例では、そのプロセスは、図1Cに図示された金属シード層124の曝露前におけるリフローを図示している。ある実施例では、リフローよりも先に厚さが減少して良い。ある実施例では、厚さの減少はリフローの後に起こっても良い。
リフローされた電気バンプ233は、当該方法の所与の用途に適した十分なバンプ高さ134を有する。図2Dはまた、リフローされた電気バンプ233が含浸した異方的CNTアレイ220をも図示している。
ある実施例では、リフローされた電気バンプ233は第1電気バンプと呼ばれ、かつ図2Dに図示された製品は、第1電気バンプ233から距離をとった状態で隣接する第2電気バンプ235を有する。従って第1電気バンプ233と第2電気バンプ235はボールアレイの一部である。
ここで基板の第2表面に続く面230は第1基板表面226に対向する平行面となり、かつ金属シード層218は薄くされた基板211となった基板の両面で曝露される。従って金属シード層218は、基板の第2表面に続く面230での電気コンタクトの準備が整う。
図3Aは、ある実施例による、電気バンプ用のCNTアレイの処理中における構造300の断面図である。ある実施例によると、支持基板314が供され、かつそれはまさに、たとえば誘電材料のような基板310を支持することのできる面である。ある実施例では、支持基板314は多結晶シリコン材料である。ある実施例では、支持基板314は単結晶シリコン材料である。
処理には、基板310及び金属シード膜317の形成が含まれる。金属シード膜317は、金属シード層318を形成するようにパターニングされる（図3B）。ある実施例では、金属シード膜317はPVDによって形成される。ある実施例では、金属シード膜317はCVDによって形成される。ある実施例では、金属シード膜317は電子蒸着によって形成される。マスク336は金属シード膜317上でパターニングされた。
図3Bは、ある実施例による、さらなる処理後における図3Aに図示された構造の断面図である。構造301は複数の突起部としてパターニングされた基板を有する。その複数の突起部のうちの1つは参照番号311で表されている。ある実施例では、基板311は背面支持体としての支持基板314によって強化される。金属シード膜317はまた、複数の金属シード層を形成するようにパターニングされた。その複数の金属シード層のうちの1つは参照番号318で表されている。金属シード層318とは、たとえばある実施例による、CVD法の実行中にカーボンナノチューブの成長を起こす金属である。本開示で説明された実施例について図示及び記載された金属シード層に係る実施例の如何なるものも、本実施例に用いられて良い。
図3Cは、ある実施例による、さらなる処理後における図3Bに図示された構造の断面図である。構造302は、金属シード層318上へのCNTアレイ320の成長後における基板311を示している。CNTアレイ320は、簡明を期すために、単純化して4つのカーボンナノチューブしか図示されていないものが図示されている。個々のカーボンナノチューブ322のCVD成長中におけるある実施例では、所与のCNT322は、約1μmから約100μmの範囲の長さに成長する。所与のCNT322の幅は約15nmから約25nmである。
金属シード層318上へCNTアレイ320を成長した後、そのプロセスは、たとえば図1Cに図示された薄い金属膜124のような、薄い金属膜の成長に進んでも良い。しかしそのプロセスは簡明を期すために描かれていない。ある実施例では、低コンタクト抵抗金属が薄い金属膜として用いられる。如何なる低コンタクト抵抗金属が、たとえばある実施例による本開示のCNTアレイについて説明するために記載及び図示された実施例に薄い金属膜として用いられても良い。
ある実施例では、構造302は第1基板表面326と第2基板表面328を有する。図3Cに図示された実施例では、第2基板表面328は支持体314の一部である。
図3Dは、ある実施例による、さらなる処理後における図3Cに図示された構造の断面図である。構造303は、電気バンプ333のリフロー後における電気バンプ用のCNTアレイ320を有する基板311を示す。そのリフローされた電気バンプ333は、当該方法の所与の用途に適した十分なバンプ高さ334を有する。図3Dはまた、リフローされた電気バンプ333が含浸した異方的CNTアレイ320をも図示している。
ある実施例では、リフローされた電気バンプ333は第1電気バンプと呼ばれ、かつ図3Dに図示された製品は、第1電気バンプ333から距離をとった状態で隣接する第2電気バンプ335を有する。従って第1電気バンプ333と第2電気バンプ335はボールアレイの一部である。
図3Eは、ある実施例による、さらなる処理後における図3Dに図示された構造の断面図である。構造304は、第2支持基板が形成され、かつ元の支持基板314が脆化した結果を示している。脆化は第2加熱に続いて行われる第1注入によって実行される。ある実施例では、支持体314への水素イオン337の注入（矢印で示されている）はたとえば、およそ5×1016/cm2から1017/cm2の間の密度で実行される。イオン337は、金属シード層318（付近）で終端して破壊線315を生成するように注入される。
図3Fは、ある実施例による、さらなる処理後における図3Eに図示された構造の断面図である。構造305は脆化プロセスの結果を示している。注入後、構造305は加熱される。構造305の温度が約400℃に到達するとき、ほとんど又は全ての支持基板314は分裂、すなわち破壊線315で残りの基板305から“脱離”する。
図3Gは、ある実施例による、さらなる処理後における図3Fに図示された構造の断面図である。構造306は、基板311を除去（図3F）し、さらに両面に電気バンプ333を曝露する平坦化の結果を示している。ここで基板の第2表面に続く面330は第1基板表面326に対向する平行面となり、かつ金属シード層318は第2表面に続く面330で曝露される。
ある実施例では、リフローされた電気バンプ333は第1電気バンプと呼ばれ、かつ図3Gに図示された製品は、第1電気バンプ333から距離をとった状態で隣接する第2電気バンプ335を有する。従って第1電気バンプ333と第2電気バンプ335はボールアレイの一部である。
図4は、ある実施例による、電気バンプ中にCNTアレイを含むパッケージ400の断面図である。パッケージ400は、マウント用基板438に結合するフリップチップであるダイ436を含む。ダイのボンドパッド440及びマウント用基板のボンドパッド442もまた図示されている。マウント用基板438はまた回路基板側の電気バンプ444にも当たっている。回路基板側の電気バンプ444は回路基板側のボンドパッド446と接している。
インターポーザー構造448は、ダイ436とマウント用基板438との間に設けられている。インターポーザー構造448は、本開示で説明された処理の実施例に従って作製される。ある実施例では、インターポーザー構造448は、図1Fに図示された構造105と似てくる。従ってインターポーザー構造448は、凹部412の底部にパターニングされた金属シード層418を有する。インターポーザー構造448は、簡明を期すために、単純化して2つのカーボンナノチューブしか図示されていないCNTアレイ420を有する。個々のカーボンナノチューブ422についてのある実施例では、所与のCNT422は、約1μmから約100μmの範囲の長さに成長する。所与のCNT222の幅は約15nmから約25nmである。そのリフローされた電気バンプ433は、当該方法の所与の用途に適した十分なバンプ高さを有する。
図5は、ある実施例による、電気バンプ中にCNTアレイを含む集積ヒートスプレッダパッケージ500の断面図である。パッケージ500は、マウント用基板538に結合するフリップチップであるダイ536を有する。ダイのボンドパッド540及びマウント用基板のボンドパッド542も図示されている。マウント用基板538はまた回路基板側の電気バンプ544にも当たっている。回路基板側の電気バンプ544は回路基板側のボンドパッド546と接している。さらにマウント用基板538は、回路基板電気バンプ554を介して回路基板552と電気的に結合する。集積ヒートスプレッダ(HIS)556は、背面において放熱材料(TIM)500によってダイ536と結合する。
インターポーザー構造548は、ダイ536とマウント用基板538との間に設けられている。インターポーザー構造548は、あるプロセス実施例に従って作製される。ある実施例では、インターポーザー構造548は、図1Fに図示された構造105と似てくる。従ってインターポーザー構造548は、凹部の底部にパターニングされた金属シード層を有する。インターポーザー構造548は、簡明を期すために、単純化して2つのカーボンナノチューブしか図示されていないCNTアレイを有する。個々のカーボンナノチューブ422についてのある実施例では、所与のCNT422は、約1μmから約100μmの範囲の長さに成長する。所与のCNT222の幅は約15nmから約25nmである。
ある実施例では、回路基板側の電気バンプ554はまた、電流密度と放熱の両方を助けるCNTアレイをも有する。ある実施例では、TIM550はまた、IHS556への放熱を助けるCNTアレイをも有する。
図6は、ある実施例による、ダイを貫通するカーボンナノチューブアレイを含む構造の断面図である。構造600は、マウント用基板638と結合するワイヤであるダイ636を有する。ダイのボンドパッド640及びマウント用基板のボンドパッド642も図示されている。ボンドワイヤ633は、ダイ636とマウント用基板638とを結合する。マウント用基板638はまた回路基板側の電気バンプ644にも当たっている。回路基板側の電気バンプ644は回路基板側のボンドパッド646と接している。
はんだで充填されたダイを貫通するビア(TDV)652が、その内部にCNTアレイ620が設けられた状態で図示されている。ある実施例によると、背面ボンドパッド654から成長した状態のCNTアレイ620が図示されている。しかしある実施例では、CNTを含むはんだを充填したTDVは、ダイ636を貫通するように挿入されて良い。それにより背面のボンドパッド654は不要となる。CNTアレイ620は、簡明を期すために、単純化して2つのカーボンナノチューブしか図示されていない。ある実施例では、カーボンナノチューブは、約1μmから約100μmの範囲の長さを有する。所与のカーボンナノチューブの幅は約15nmから約25nmである。
ある実施例では、はんだを充填した回路基板を貫通するビア(TBV)656が準備される。この実施例では、TBV656は、本開示の高電流密度用途を助ける出力又は信号の結合であって良い。
図7は、プロセスフローに係る実施例を表すフローチャート700である。710では、そのプロセスはCNTアレイを形成する工程を有する。
720では、そのプロセスは金属シード層上にCNTアレイを形成する工程を有する。たとえば図1に図示された金属シード層118は使用される構造であって良い。
730では、そのプロセスは基板内部に埋め込まれる金属シード層とCNTアレイを形成する工程を有する。非限定的例示としては、図1D及び図1Eに図示された厚さが薄くなった基板111は埋め込みの過程である。
740では、そのプロセスはCNTアレイを含む電気バンプを形成する工程を有する。
750では、そのプロセスは最初に金属シード層を形成し、その後その金属シード層を基板中に埋め込む工程を有する。非限定的例示としては、図3E、図3F及び図3Gに図示された基板337は埋め込みの過程である。ある実施例では、そのプロセスは、710で開始し、750を経由して740へ向かう工程を有する。
図8は、ある実施例による、コンピュータシステムを表す切断図である。CNTを含む電気バンプ、CNTを含むTDV、CNTを含むTBV、又はこれらの組合せに係る前述の1つ以上の実施例が、たとえば図8のコンピュータシステム800のようなコンピュータシステムに利用されて良い。以降では、CNTを含む電気バンプ、CNTを含むTDV、CNTを含むTBV、又はこれらの組合せの単独若しくは他の実施例との併用を含む如何なる実施例も実施例に係る構成と呼ぶ。
コンピュータシステム800は、パッケージ810内に封止されている少なくとも1つのプロセッサ（図示されていない）、たとえばダイナミックランダムアクセスメモリのようなデータ記憶システム812、たとえばキーボード814のような少なくとも1つの入力装置、及びたとえばモニタ816のような少なくとも1つの出力装置を有する。コンピュータシステム800は、データ信号を処理するプロセッサを有し、かつたとえばインテルコーポレイションから販売されているマイクロプロセッサを有して良い。キーボード814に加えて、コンピュータシステム800は、たとえばマウス818のような別の入力装置を有して良い。
請求項の主要事項による構成要件を実施するコンピュータシステム800は、マイクロエレクトロニクスシステムを利用する如何なるシステムを有しても良い。
そのような如何なるシステムにはたとえば、CNTを含む電気バンプ、CNTを含むTDV、CNTを含むTBV、又はこれらの組合せのうちの少なくとも1つが含まれて良い。そのシステムは、たとえばダイナミックランダムアクセスメモリ(DRAM)、ポリマーメモリ、フラッシュメモリ、及び相変化型メモリのようなデータ記憶装置と結合する。この実施例は、プロセッサと結合することによって、これらの機能の如何なる組合せとも結合する。しかし本開示で説明された実施例に係る構成は、これらの機能の如何なるものとも結合する。例示した実施例については、データ記憶装置はダイ上に埋め込まれたDRAMキャッシュを有する。それに加えて、プロセッサ（図示されていない）と結合する実施例に係る構成は、DRAMキャッシュのデータ記憶装置と結合する実施例に係る構成を有するシステムの一部である。それに加えてある実施例に係る構成はデータ記憶装置812と結合する。
ある実施例では、コンピュータシステム800はまた、デジタル信号プロセッサ(DSP)、マイクロコントローラ、特定用途向け集積回路(ASIC)、又はマイクロプロセッサを含むダイをも有して良い。この実施例に係る構成は、プロセッサと結合することによって、これらの機能の如何なる組合せとも結合する。例示した実施例については、DSP（図示されていない）は、スタンドアローンのプロセッサを含むことのできるチップセットの一部であり、DSPは回路基板820上のチップセットの独立した部品としてそのチップセットに含まれている。この実施例では、実施例に係る構成はDSPと結合し、パッケージ810内のプロセッサと結合する別な実施例に係る構成が存在しても良い。それに加えてある実施例に係る構成は、パッケージ810と同一の回路基板820上にマウントされたDSPと結合する。ここでコンピュータシステム800について説明したように、実施例に係る構成は、CNTを含む電気バンプ、CNTを含むTDV、CNTを含むTBV、又は本開示及びこれらの均等物の範囲内にあるこれらの組合せに係る様々な実施例によって説明されたある実施例に係る構成と組み合わせられて良いことが分かるだろう。
図9は、ある実施例によるエレクトロニクスシステムの概略図である。図示されたエレクトロニクスシステム900は、CNTを含む電気バンプ、CNTを含むTDV、CNTを含むTBV、又はこれらの組合せのうちの少なくとも1つと共に図8に図示されたコンピュータシステム800を実施して良い。エレクトロニクスシステム900はより一般的に図示されている。エレクトロニクスシステム900は、たとえば図7及び図8に図示された集積回路パッケージのようなエレクトロニクス集合体910を少なくとも1つ組み込む。ある実施例では、エレクトロニクスシステム900は、該エレクトロニクスシステム900の様々な部品と電気的に結合するシステムバス920を有するコンピュータシステムである。様々な実施例によると、システムバス920は単一バス又は複数のバスの結合のいずれかである。エレクトロニクスシステム900は、集積回路910へ電力を供する電源930を有する。実施例によっては、電源930は、システムバス920を介して集積回路910へ電流を供給する。
ある実施例によると、集積回路910はシステムバス920と電気的に結合し、かつ如何なる回路又は複数の回路の組合せを有する。ある実施例によると、集積回路910はプロセッサ912を有する。プロセッサ912は如何なる種類のプロセッサであっても良い。本明細書で用いられているように、プロセッサ912は、如何なる種類の回路をも意味する。そのような回路とはたとえば、マイクロプロセッサ、マイクロコントローラ、グラフィックプロセッサ、デジタル信号プロセッサ、又は他のプロセッサだが、これらに限定されるわけではない。集積回路910に含めることのできる他の種類の回路はカスタム回路すなわちASICである。ASICとはたとえば、携帯電話、ポケットベル、ポータブルコンピュータ、送受信兼用ラジオ、及び同様のエレクトロニクスシステムのようなワイヤレス装置に用いられる通信回路914のようなものである。ある実施例では、プロセッサ910はたとえばSRAMのようなダイ上のメモリ916を有する。ある実施例では、プロセッサ910はたとえばeDRAMのようなダイ上のメモリ916を有する。
ある実施例では、エレクトロニクスシステム900は外部メモリ940をも含む。その外部メモリ940は、RAMの形態をとる主メモリ942のような特定用途に適した1つ以上のメモリ素子及び/又は1つ以上のドライブを有して良い。そのような1つ以上のドライブは、たとえばディスケット、コンパクトディスク(CDs)、デジタルビデオディスク(DVDs)、フラッシュメモリキー、及び当業者に既知である他の取り外し可能な媒体のような取り外し可能な媒体946を処理する。
ある実施例では、エレクトロニクスシステム900はまたディスプレイ装置950及びオーディオ出力960をも有する。ある実施例では、エレクトロニクスシステム900は（複数の）入力装置970を有する。そのような入力装置970とはたとえば、キーボード、マウス、トラックボール、ゲームコントローラ、マイクロホン、音声認識装置、又はエレクトロニクスシステム900へ情報を入力する他の装置である。
本明細書で示したように、集積回路910はCNTアレイを含む多数の異なる実施例に実装されて良い。そのような実施例には、集積回路を作製する1つ以上の方法、並びに、様々な実施例で説明された集積回路及びCNT含有電気バンプやそれらの均等物を含むエレクトロニクス集合体を作製する1つ以上の方法が含まれる。素子、材料、幾何学構造、大きさ、及び動作手順は全て特定のパッケージ要件に適するように変化して良い。
本開示を簡潔にするため、前記の詳細な説明では、様々な事項が1つの実施例にまとめられている。本開示の方法は、本発明の請求項に係る実施例が各請求項において明示的に示されている事項よりも多くの事項を要求する、という意図を反映していると解されてはならない。むしろ請求項が表しているように、発明特定事項は1つの開示された実施例の全事項よりも少ない。よって請求項は詳細な説明に組み込まれる。各請求項は独立した好適実施例として独自に存在する。
本発明の特性を説明するために記載及び図示された部品及び方法の工程に係る詳細、材料、並びに構成の様々な他の変化は、「特許請求の範囲」に記載された請求項で表されている本発明の原理及び技術的範囲から逸脱することなく可能であることは、当業者はすぐに理解できる。
ある実施例による、電気バンプ中のカーボンナノチューブ(CNT)アレイの処理中における構造の断面図である。 ある実施例による、金属シード層の形成後における図1Aに図示されたCNTアレイ構造の断面図である。 ある実施例による、CNTアレイの成長後における図1Bに図示されたCNTアレイ構造の断面図である。 ある実施例による、前記金属シード層を基板第2表面から曝露した後における図1Cに図示されたCNTアレイ構造の断面図である。 ある実施例による、電気バンプ先駆体のパターニング後における図1Dに図示されたCNTアレイ構造の断面図である。 ある実施例による、電気バンプ先駆体のリフロー後における図1Eに図示されたCNTアレイ構造の断面図である。 ある実施例による、電気バンプ用のCNTアレイの処理中における構造の断面図である。 ある実施例による、さらなる処理後における図2Aに図示されたCNTアレイ構造の断面図である。 ある実施例による、CNTアレイを金属シード層上に成長した後における図2Bに図示されたCNTアレイ構造の断面図である。 ある実施例による、電気バンプのリフロー後における図2Cに図示されたCNTアレイ構造の断面図である。 ある実施例による、処理中における金属バンプ用の図2Dに図示されたCNTアレイ構造の断面図である。 ある実施例による、電気バンプ用のCNTアレイの処理中における構造の断面図である。 ある実施例による、電気バンプ用の図3Aに図示されたCNTアレイの処理中における構造の断面図である。 ある実施例による、CNTアレイを金属シード層上に成長した後における図3Bに図示されたCNTアレイ構造の断面図である。 ある実施例による、電気バンプのリフロー後における図3Cに図示されたCNTアレイ構造の断面図である。 ある実施例による、背面を薄くする処理の間における図3Dに図示されたCNTアレイの処理中における構造の断面図である。 ある実施例による、背面を薄くする処理の間における図3Eに図示されたCNTアレイの処理中における構造の断面図である。 ある実施例による、背面を薄くする処理の間における図3Fに図示されたCNTアレイの処理中における構造の断面図である。 ある実施例による、電気バンプ中にCNTアレイを含むパッケージの断面図である。 ある実施例による、電気バンプ中にCNTアレイを含む集積ヒートスプレッダパッケージの断面図である。 ある実施例による、ダイを貫通するカーボンナノチューブアレイを含む構造の断面図である。 処理及び方法のフローに係る実施例を表すフローチャートである。 ある実施例による、コンピュータシステムを表す切断図である。 ある実施例による、エレクトロニクスシステムの概略図である。

Claims (29)

  1. 基板；
    該基板中に埋め込まれた金属シード層；
    該金属シード層上に設けられた異方的カーボンナノチューブ(CNT)アレイ；及び
    前記基板と結合して前記CNTアレイに含浸する電気バンプ；
    を有する製品。
  2. 前記基板が陽極酸化したアルミニウム表面を有する、請求項1に記載の製品。
  3. 前記基板が陽極酸化したアルミニウム表面を有し、
    前記電気バンプが第1電気バンプであって、
    当該製品が、前記第1電気バンプから距離をとった状態で隣接する第2電気バンプをさらに有し、かつ
    前記第2電気バンプもまたCNTアレイ内部に含浸している、
    請求項1に記載の製品。
  4. 前記基板が誘電体表面中に複数の凹部を有する、請求項1に記載の製品。
  5. 前記基板が誘電体表面中に複数の凹部を有し、
    前記電気バンプが第1電気バンプであって、
    当該製品が、前記第1電気バンプから距離をとった状態で隣接する第2電気バンプをさらに有し、かつ
    前記第2電気バンプもまたCNTアレイ内部に含浸している、
    請求項1に記載の製品。
  6. 前記基板が誘電体表面上に複数の突起部を有する、請求項1に記載の製品。
  7. 前記基板が誘電体表面上に複数の突起部を有し、
    前記電気バンプが第1電気バンプであって、
    当該製品が、前記第1電気バンプから距離をとった状態で隣接する第2電気バンプをさらに有し、かつ
    前記第2電気バンプもまたCNTアレイ内部に含浸している、
    請求項1に記載の製品。
  8. 前記電気バンプが第1電気バンプであって、
    当該製品が、前記第1電気バンプから距離をとった状態で隣接する第2電気バンプをさらに有し、かつ
    前記第2電気バンプもまたCNTアレイ内部に含浸している、
    請求項1に記載の製品。
  9. 前記電気バンプ及びCNTアレイが、約250℃の温度でかつ約300時間の期間で、約107A/cm2から約1010A/cm2の範囲の通電容量を示す、請求項1に記載の製品。
  10. 前記電気バンプ及びCNTアレイが、約250℃の温度でかつ約300時間の期間で、約2500W/K-mから3500W/K-mの範囲の伝熱容量を示す、請求項1に記載の製品。
  11. 前記金属シード層が、銅、ニッケル、コバルト、及びこれらの合金から選ばれる、請求項1に記載の製品。
  12. 基板第1表面上に金属シード層を形成する工程；
    該金属シード層上にカーボンナノチューブ(CNT)アレイを形成する工程；
    前記CNTアレイに電気バンプはんだを含浸させる工程；及び
    前記電気バンプはんだを有する前記CNTアレイを含浸した電気バンプを形成する工程；
    を有するプロセス。
  13. 金属シード層を形成する工程が前記基板上での陽極酸化したアルミニウム酸化物(AAO)を形成する工程によりも先に行われ、かつ
    前記金属シード層の形成が前記AAOアレイ中の凹部内部で実行される、
    請求項12に記載のプロセス。
  14. 金属シード層を形成する工程が前記基板上の誘電膜中での凹部を形成する工程よりも先に行われ、かつ
    前記金属シード層を形成する工程が前記誘電膜中での凹部内部で実行される、
    請求項12に記載のプロセス。
  15. 金属シード層を形成する工程が前記基板上での突起部の形成によりも先に行われ、かつ
    前記金属シード層を形成する工程が前記突起部上で実行される、
    請求項12に記載のプロセス。
  16. 前記金属シード層上に前記CNTアレイを形成する工程が化学気相成長法によって実行される、請求項12に記載のプロセス。
  17. 前記基板が前記基板第1表面に平行な面である第2基板表面を有し、
    当該プロセスが、前記第2基板表面の側から前記金属シード層を曝露する工程をさらに有する、
    請求項12に記載のプロセス。
  18. 前記基板が前記基板第1表面に平行な面である第2基板表面を有し、
    当該プロセスが、前記前記第2基板表面を背面研磨することによって前記第2基板表面の側から前記金属シード層を曝露する工程をさらに有する、
    請求項12に記載のプロセス。
  19. 前記基板が前記基板第1表面に平行な面である第2基板表面を有し、
    当該プロセスが、前記基板の前記第2基板表面の上であってかつ前記第1基板表面の下を脆化して該脆化後に前記基板を剥離することによって、前記第2基板表面の側から前記金属シード層を曝露する工程をさらに有する、
    請求項12に記載のプロセス。
  20. 前記基板が前記基板第1表面に平行な面である第2基板表面を有し、
    当該プロセスが：
    前記基板の前記第2基板表面の上であってかつ前記第1基板表面の下を脆化して該脆化後に前記基板を剥離する工程；
    前記第2基板表面に続く面が得られるように前記基板を剥離する工程；及び
    前記の第2基板表面に続く面を背面研磨する工程；
    を有する、
    請求項12に記載のプロセス。
  21. 前記はんだバンプをマイクロエレクトロニクス素子のボンドパッドへ集合させる工程をさらに有する、請求項12に記載のプロセス。
  22. 基板；
    該基板中に埋め込まれた金属シード層；
    該金属シード層上に設けられた異方的カーボンナノチューブ(CNT)アレイ；
    前記基板と結合して前記CNTアレイに含浸する電気バンプ；及び
    前記電気バンプと結合するボンドパッドを有するマイクロエレクトロニクス素子；
    を有するパッケージ。
  23. マウント用基板のボンドパッドを有するマウント用基板をさらに含むパッケージであって、
    前記マイクロエレクトロニクス素子はフリップチップで、かつ
    前記電気バンプは前記マイクロエレクトロニクス素子のボンドパッドと前記マウント用基板のボンドパッドの両方と接する、
    請求項22に記載のパッケージ。
  24. マウント用基板のボンドパッドを有するマウント用基板をさらに含むパッケージであって、
    前記マイクロエレクトロニクス素子はフリップチップで、
    前記電気バンプは前記マイクロエレクトロニクス素子のボンドパッドと前記マウント用基板のボンドパッドの両方と接し、
    前記電気バンプは第1電気バンプで、
    前記マウント用基板は第1表面と第2表面を有し、
    前記第1電気バンプは前記マウント用基板上に設けられ、
    当該パッケージは、前記マウント用基板第2表面上に設けられる第2電気バンプをさらに有し、かつ
    前記第2電気バンプもまたCNTアレイ内部に含浸する、
    請求項22に記載のパッケージ。
  25. 前記電気バンプが前記マイクロエレクトロニクス素子内に設けられたダイを貫通するビア(TDV)である、請求項22に記載のパッケージ。
  26. 前記電気バンプが回路基板を貫通するビア(TBV)であり、かつ
    前記回路基板が前記マイクロエレクトロニクス素子と結合する、
    請求項22に記載のパッケージ。
  27. 基板；
    該基板中に埋め込まれた金属シード層；
    該金属シード層上に設けられた異方的カーボンナノチューブ(CNT)アレイ；
    前記基板と結合して前記CNTアレイに含浸する電気バンプ；
    前記電気バンプと結合するボンドパッドを有するマイクロエレクトロニクス素子；及び
    ダイ基板と結合するダイナミックランダムアクセスメモリ；
    を有するシステム。
  28. 前記ダイ基板が、データ記憶装置、デジタル信号プロセッサ、マイクロコントローラ、特定用途向け集積回路、及びマイクロプロセッサから選ばれる、請求項27に記載のシステム。
  29. コンピュータ、ワイヤレス通信機、ハンドヘルドコンピュータ、自動車、機関車、飛行機、船、及び宇宙船のうちの1つの内部に設けられる、請求項27に記載のシステム。
JP2009503056A 2006-03-31 2007-03-31 インターコネクト用カーボンナノチューブはんだ組成物構造、当該はんだ組成物構造の作製方法、当該はんだ組成物構造を含むパッケージ、及び当該はんだ組成物構造を含むシステム Expired - Fee Related JP4955054B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/394,904 2006-03-31
US11/394,904 US7713858B2 (en) 2006-03-31 2006-03-31 Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
PCT/US2007/008037 WO2007123778A1 (en) 2006-03-31 2007-03-31 Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same

Publications (2)

Publication Number Publication Date
JP2009531864A true JP2009531864A (ja) 2009-09-03
JP4955054B2 JP4955054B2 (ja) 2012-06-20

Family

ID=38472983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009503056A Expired - Fee Related JP4955054B2 (ja) 2006-03-31 2007-03-31 インターコネクト用カーボンナノチューブはんだ組成物構造、当該はんだ組成物構造の作製方法、当該はんだ組成物構造を含むパッケージ、及び当該はんだ組成物構造を含むシステム

Country Status (6)

Country Link
US (3) US7713858B2 (ja)
JP (1) JP4955054B2 (ja)
KR (1) KR101023941B1 (ja)
CN (1) CN101416309B (ja)
TW (1) TWI348456B (ja)
WO (1) WO2007123778A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508889A (ja) * 2009-10-14 2013-03-07 コリア・ユニバーシティ・リサーチ・アンド・ビジネス・ファウンデーション 加熱素子のナノはんだ付け
WO2018173884A1 (ja) * 2017-03-21 2018-09-27 日本電産リード株式会社 プローブ構造体、及びプローブ構造体の製造方法
JP2019519912A (ja) * 2016-05-06 2019-07-11 スモルテク アクティエボラーグ 組立プラットフォーム

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145097A1 (en) * 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
US20080002755A1 (en) * 2006-06-29 2008-01-03 Raravikar Nachiket R Integrated microelectronic package temperature sensor
US7534648B2 (en) * 2006-06-29 2009-05-19 Intel Corporation Aligned nanotube bearing composite material
US20080227294A1 (en) * 2007-03-12 2008-09-18 Daewoong Suh Method of making an interconnect structure
US7710709B2 (en) * 2007-03-30 2010-05-04 Intel Corporation Carbon nanotube coated capacitor electrodes
US20100224998A1 (en) * 2008-06-26 2010-09-09 Carben Semicon Limited Integrated Circuit with Ribtan Interconnects
JP5186662B2 (ja) * 2008-09-16 2013-04-17 富士通株式会社 電子部品及び電子部品の製造方法
US20100252317A1 (en) * 2009-04-03 2010-10-07 Formfactor, Inc. Carbon nanotube contact structures for use with semiconductor dies and other electronic devices
CN101899288B (zh) * 2009-05-27 2012-11-21 清华大学 热界面材料及其制备方法
CN101894773B (zh) * 2009-11-30 2011-10-26 上海上大瑞沪微系统集成技术有限公司 碳纳米管凸点的制备方法
KR101129930B1 (ko) * 2010-03-09 2012-03-27 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
CN101916735A (zh) * 2010-07-19 2010-12-15 江阴长电先进封装有限公司 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN102955588A (zh) * 2011-08-17 2013-03-06 天津富纳源创科技有限公司 触控式键盘及其制造方法
KR101284796B1 (ko) * 2011-10-05 2013-07-10 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
CN102593710A (zh) * 2012-03-21 2012-07-18 中国工程物理研究院应用电子学研究所 半导体激光器的封装方法
US8624396B2 (en) * 2012-06-14 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for low contact resistance carbon nanotube interconnect
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
CN103227121A (zh) * 2013-04-16 2013-07-31 上海大学 通过碳纳米管凸点实现玻璃覆晶封装的方法
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US9871101B2 (en) 2014-09-16 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10068865B1 (en) 2017-05-10 2018-09-04 Nanya Technology Corporation Combing bump structure and manufacturing method thereof
DE102017209554A1 (de) 2017-05-30 2018-12-06 Robert Bosch Gmbh Kontaktanordnung, Verbundfolie und Ausbildung eines Verbundwerkstoffes
CN108258263B (zh) * 2018-01-10 2020-04-24 哈尔滨工业大学 用于固体氧化物燃料电池的低温封接方法
WO2020018553A1 (en) 2018-07-16 2020-01-23 Rochester Institute Of Technology Method of site-specific deposition onto a free-standing carbon article
US10510871B1 (en) * 2018-08-16 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
SG11202005226VA (en) 2019-03-26 2020-11-27 Furukawa Electric Co Ltd Method for producing anisotropic conductive sheet
US11682641B2 (en) 2020-08-13 2023-06-20 Microchip Technology Incorporated Integrated circuit bond pad with multi-material toothed structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1111917A (ja) * 1997-06-18 1999-01-19 Canon Inc カーボンナノチューブの製法
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
JP2004273401A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP2005109465A (ja) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
JP2007115798A (ja) * 2005-10-19 2007-05-10 Fujitsu Ltd カーボンナノチューブパッド及び電子デバイス

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066613A (en) * 1989-07-13 1991-11-19 The United States Of America As Represented By The Secretary Of The Navy Process for making semiconductor-on-insulator device interconnects
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
JP2000091371A (ja) * 1998-09-11 2000-03-31 Seiko Epson Corp 半導体装置およびその製造方法
US6283812B1 (en) * 1999-01-25 2001-09-04 Agere Systems Guardian Corp. Process for fabricating article comprising aligned truncated carbon nanotubes
US6286226B1 (en) * 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6340822B1 (en) 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
DE10127351A1 (de) 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
JP3632682B2 (ja) * 2001-07-18 2005-03-23 ソニー株式会社 電子放出体の製造方法、冷陰極電界電子放出素子の製造方法、並びに、冷陰極電界電子放出表示装置の製造方法
FR2827705B1 (fr) * 2001-07-19 2003-10-24 Commissariat Energie Atomique Transistor et procede de fabrication d'un transistor sur un substrat sige/soi
US20030047527A1 (en) * 2001-09-10 2003-03-13 Advanced Micro Devices, Inc. Boat for ball attach manufacturing process
US20030099883A1 (en) * 2001-10-10 2003-05-29 Rosibel Ochoa Lithium-ion battery with electrodes including single wall carbon nanotubes
US20040029706A1 (en) * 2002-02-14 2004-02-12 Barrera Enrique V. Fabrication of reinforced composite material comprising carbon nanotubes, fullerenes, and vapor-grown carbon fibers for thermal barrier materials, structural ceramics, and multifunctional nanocomposite ceramics
TWI220162B (en) * 2002-11-29 2004-08-11 Ind Tech Res Inst Integrated compound nano probe card and method of making same
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US7112472B2 (en) * 2003-06-25 2006-09-26 Intel Corporation Methods of fabricating a composite carbon nanotube thermal interface device
US6989325B2 (en) 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US7211844B2 (en) * 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
FI121334B (fi) * 2004-03-09 2010-10-15 Canatu Oy Menetelmä ja laitteisto hiilinanoputkien valmistamiseksi
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
US7545030B2 (en) * 2005-12-30 2009-06-09 Intel Corporation Article having metal impregnated within carbon nanotube array
US7361972B2 (en) * 2006-03-20 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Chip packaging structure for improving reliability
US7572300B2 (en) * 2006-03-23 2009-08-11 International Business Machines Corporation Monolithic high aspect ratio nano-size scanning probe microscope (SPM) tip formed by nanowire growth
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1111917A (ja) * 1997-06-18 1999-01-19 Canon Inc カーボンナノチューブの製法
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
JP2004273401A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP2005109465A (ja) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
JP2007115798A (ja) * 2005-10-19 2007-05-10 Fujitsu Ltd カーボンナノチューブパッド及び電子デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013508889A (ja) * 2009-10-14 2013-03-07 コリア・ユニバーシティ・リサーチ・アンド・ビジネス・ファウンデーション 加熱素子のナノはんだ付け
JP2019519912A (ja) * 2016-05-06 2019-07-11 スモルテク アクティエボラーグ 組立プラットフォーム
JP2021119604A (ja) * 2016-05-06 2021-08-12 スモルテク アクティエボラーグ 組立プラットフォーム
US11348890B2 (en) 2016-05-06 2022-05-31 Smoltek Ab Assembly platform
WO2018173884A1 (ja) * 2017-03-21 2018-09-27 日本電産リード株式会社 プローブ構造体、及びプローブ構造体の製造方法
JPWO2018173884A1 (ja) * 2017-03-21 2020-01-30 日本電産リード株式会社 プローブ構造体、及びプローブ構造体の製造方法

Also Published As

Publication number Publication date
US7713858B2 (en) 2010-05-11
KR101023941B1 (ko) 2011-03-28
KR20080114777A (ko) 2008-12-31
TW200744946A (en) 2007-12-16
US9214420B2 (en) 2015-12-15
US20130341787A1 (en) 2013-12-26
CN101416309B (zh) 2010-11-03
CN101416309A (zh) 2009-04-22
WO2007123778A1 (en) 2007-11-01
US20100219511A1 (en) 2010-09-02
US8344483B2 (en) 2013-01-01
US20070228361A1 (en) 2007-10-04
JP4955054B2 (ja) 2012-06-20
TWI348456B (en) 2011-09-11

Similar Documents

Publication Publication Date Title
JP4955054B2 (ja) インターコネクト用カーボンナノチューブはんだ組成物構造、当該はんだ組成物構造の作製方法、当該はんだ組成物構造を含むパッケージ、及び当該はんだ組成物構造を含むシステム
US8404519B2 (en) Process that includes assembling together first and second substrates the have respective first and second carbon nanotube arrays with geometrically complementary patterns
US9520376B2 (en) Bumpless build-up layer package including an integrated heat spreader
US12176223B2 (en) Integrated circuit package supports
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
WO2009107229A1 (ja) シート状構造体、半導体装置及び炭素構造体の成長方法
US20200168536A1 (en) Asymmetric cored integrated circuit package supports
JP5636654B2 (ja) カーボンナノチューブシート構造体およびその製造方法、半導体装置
JP2015216199A (ja) 半導体装置、熱伝導部材及び半導体装置の製造方法
US7989916B2 (en) Integrated capacitors in package-level structures, processes of making same, and systems containing same
US20070235847A1 (en) Method of making a substrate having thermally conductive structures and resulting devices
JP2003273155A (ja) 半導体装置及びその製造方法
JP5648897B2 (ja) 貫通孔を形成しためっき層付シリコン基板の製造方法
US10910309B2 (en) Nanotube structure based metal damascene process
JP4483123B2 (ja) ３次元半導体チップ及びその製造方法
JP2014166676A (ja) 炭素構造体の成長方法並びにシート状構造体及び半導体装置の製造方法
TWM407489U (en) IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices
CN117374055A (zh) 一种三维半导体结构、三维电容器及其制备方法
JP2012069812A (ja) コンデンサとその製造方法ならびに多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110610

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110705

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110803

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees