KR20080114777A - 탄소 나노튜브 어레이를 포함하는 장치, 패키지 및 시스템과 탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스 - Google Patents

탄소 나노튜브 어레이를 포함하는 장치, 패키지 및 시스템과 탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스 Download PDF

Info

Publication number
KR20080114777A
KR20080114777A KR1020087024014A KR20087024014A KR20080114777A KR 20080114777 A KR20080114777 A KR 20080114777A KR 1020087024014 A KR1020087024014 A KR 1020087024014A KR 20087024014 A KR20087024014 A KR 20087024014A KR 20080114777 A KR20080114777 A KR 20080114777A
Authority
KR
South Korea
Prior art keywords
substrate
array
bump
seed layer
electrical
Prior art date
Application number
KR1020087024014A
Other languages
English (en)
Other versions
KR101023941B1 (ko
Inventor
나치케트 라라비카르
대웅 서
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20080114777A publication Critical patent/KR20080114777A/ko
Application granted granted Critical
Publication of KR101023941B1 publication Critical patent/KR101023941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따르면 탄소 나노튜브(CNT) 어레이가 기판 상에 패터닝된다. 기판은 마이크로일렉트로닉 다이, 플립칩을 위한 인터포저(interposer)-타입 구조체, 또는 보드일 수 있다. CNT 어레이는 화학적 증착법에 의해 CNT 어레이를 형성하도록 기판 상에 패터닝된 금속성 시드 층을 사용하여 패터닝된다. 패터닝된 CNT 어레이는 또한 성장에 의해 CNT 어레이를 형성하도록 기판 상에 패터닝된 마스크를 사용하여 패터닝될 수도 있다. 다이로부터의 열 전달에 CNT 어레이를 사용하는 컴퓨팅 시스템도 사용된다.

Description

탄소 나노튜브 어레이를 포함하는 장치, 패키지 및 시스템과 탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스{CARBON NANOTUBE-SOLDER COMPOSITE STRUCTURES FOR INTERCONNECTS, PROCESS OF MAKING SAME, PACKAGES CONTAINING SAME, AND SYSTEMS CONTAINING SAME}
본 특허출원은 2006년 3월 31일 출원된 미국 특허 출원 No. 11/394,904의 우선권을 주장하며 이는 본 명세서에서 참조로서 인용된다.
본 명세서는 반도체 다이와 기판 사이의 상호접속부에 관한 것이다.
도 1a은 실시예에 따른 전기 범프 내의 탄소 나노튜브(CNT) 어레이의 프로세싱 동안의 구조체의 단면 입면도,
도 1b는 실시예에 따라 도 1a에 도시된 CNT 어레이의 구조체에 금속성 시드 층을 형성한 후의 단면 입면도,
도 1c는 실시예에 따라 도 1b에 도시된 CNT 어레이의 구조체에 CNT 어레이를 성장시킨 후의 단면 입면도,
도 1d는 실시예에 따라 도 1c에 도시된 CNT 어레이의 구조체에서 기판 제 2 표면으로부터 금속성 시드 층을 노출시킨 후의 단면 입면도,
도 1e는 실시예에 따라 도 1d에 도시된 CNT 어레이의 구조체에서 전기 범프 전구체를 패터닝한 후의 단면 입면도,
도 1f는 실시예에 따라 도 1e에 도시된 CNT 어레이의 구조체에서 전기 범프 전구체를 재흐름(reflowing)한 후의 단면 입면도,
도 2a는 실시예에 따른 전기 범프용 탄소 나노튜브 어레이의 프로세싱 동안의 구조체의 단면 입면도,
도 2b는 실시예에 따라 도 2a에 도시된 CNT 어레이의 구조체에 추가로 프로세싱한 후의 단면 입면도,
도 2c는 실시예에 따라 도 2b에 도시된 CNT 어레이의 구조체에서 금속성 시드 층 위에 CNT 어레이를 성장시킨 후의 단면 입면도,
도 2d는 실시예에 따라 도 2c에 도시된 전기 범프용 CNT 어레이의 구조체에서 전기 범프의 재흐름 후의 단면 입면도,
도 2e는 실시예에 따른 프로세싱 동안 도 2d에 도시된 금속 범프용 CNT 어레이의 구조체의 단면 입면도,
도 3a는 실시예에 따른 전기 범프용 CNT 어레이의 프로세싱 동안의 구조체의 단면 입면도,
도 3b는 도 3a에 도시된 실시예에 따른 전기 범프용 CNT 어레이의 구조체의 단면 입면도,
도 3c는 실시예에 따라 금속성 시드 층 위에 CNT 어레이를 성장시킨 후의 도 3b에 도시된 CNT 어레이의 구조체의 단면 입면도,
도 3d는 도 3c에 도시된 전기 범프용 CNT 어레이의 실시예에 따른 전기 범프의 재흐름 후의 단면 입면도,
도 3e는 도 3d에 도시된 CNT 어레이의 구조체의 실시예에 따른 후면 감소 프로세싱 동안의 입면 단면도,
도 3f는 도 3e에 도시된 CNT 어레이의 구조체의 실시예에 따른 후면 감소 프로세싱 동안의 입면 단면도,
도 3g는 도 3f에 도시된 CNT 어레이의 구조체의 실시예에 따른 후면 감소 프로세싱 동안의 입면 단면도,
도 4는 실시예에 따른 전기 범프 내의 CNT 어레이를 포함하는 패키지의 입면 단면도,
도 5는 실시예에 따른 전기 범프 내의 CNT 어레이를 포함하는 집적 열-분산기 패키지의 입면 단면도,
도 6은 실시예에 따른 스루-다이 탄소 나노튜브 어레이를 포함하는 구조체의 입면 단면도,
도 7은 프로세스 및 방법 플로우 실시예를 기술하는 순서도,
도 8은 실시예에 따른 컴퓨팅 시스템을 도시하는 컷어웨이 입면도,
도 9는 실시예에 따른 전자 시스템의 개략도.
본 발명의 실시예가 획득되는 방식을 도시하기 위해, 실시예의 보다 구체적인 설명이 첨부된 도면에 도시된 예시적인 실시예를 참조로 기술될 것이다. 이러한 도면은 반드시 실제 축적대로 도시된 것은 아니며 따라서 본 발명의 범주를 제한하는 것으로 간주되어서는 안된다. 실시예들은 추가의 특정사항들과 첨부된 도면을 사용하여 기술될 것이다.
전기 범프(electrical bump)는 전력 및 통신 전기 전류 모두를 전달하는 마이크로일렉트로닉 디바이스에서 사용된다.
상단의, 하단의, 제 1, 제 2 등과 같은 용어를 포함하는 아래의 설명은 단지 설명을 위해 사용된 것으로, 제한하는 것으로 해석되어서는 안된다. 본 명세서에 기술된 디바이스 또는 장치의 실시예는 복수의 위치 및 배향으로 제조되거나, 사용되거나 또는 쉽핑될 수 있다. "다이" 및 "칩"이라는 용어는 일반적으로 원하는 집적 회로 장치 내의 다양한 프로세스 동작에 의해 변형되는 기본적인 작업체인 물리적 물체를 지칭한다. 다이는 일반적으로 웨이퍼로부터 단일화되고, 웨이퍼는 반도체, 비-반도체, 또는 반도체와 비-반도체 재료의 조합으로 제조될 수 있다. 보드는 전형적으로 다이에 대해 장착 기판으로서 역할을 하는 레진-주입된 섬유글라스 구조이다.
동일한 구조에 대해서는 동일한 참조 번호가 제공될 것이다. 구조 및 프로세스 실시예를 가장 명확하게 나타내기 위해서, 본 명세서에 포함된 도면은 실시예를 과장되게 나타내었다. 따라서, 예로서 포토마이크로그래프에서의 제조된 구조의 실 제 외형은 다르게 나타날 수 있지만 실시예의 기본적인 구조를 포함하고 있다. 또한, 도면은 실시예를 이해하는 데에 필요한 구조만을 도시한다. 당업자에게 알려진 추가적인 구조는 도면의 간결함을 유지하기 위해 포함되지 않았다.
도 1a는 실시예에 따라 전기 범프 내의 탄소 나노튜브(CNT) 어레이의 프로세싱 중의 구조체(100)의 단면 입면도이다. 기판(110)은 몇 개의 리세스를 갖도록 패터닝되고, 그 중 하나가 참조 번호(112)로 지정되었다. 실시예에서, 기판(110)은 받침재(backing)(114)에 의해 강화된다. 실시예에서, 받침재(114)은 기판이 성장되는 기반이다. 예로서, 어노다이징된 알루미늄 산화물(AAO) 기판(110)은 받침재(114) 위에서 성장된다. 이 실시예에서, 다양한 리세스들(112)의 패터닝은 약 80nm 내지 약 140nm의 범위에 있는, 중심 상의 리세스(112) 사이의 스페이싱(116)과 같은 프로세싱 조건에 의존한다. 실시예에서, 스페이싱(116)은 약 125nm이다.
도 1b는 실시예에 따라 도 1a에 도시된 구조체에 금속성 시드 층(118)을 형성한 후의 단면 입면도(101)이다. 실시예에서, 금속성 시드 층(118)은 약 50nm 내지 1000nm의 범위에 있는 두께로 물리적 증착(PVD)에 의해 형성된다. 실시예에서, 금속성 시드 층(118)은 구리(Cu)이다. 실시예에서, 금속성 시드 층(118)은 니켈(Ni)이다. 실시예에서, 금속성 시드 층(118)은 코발트(Co)이다. 실시예에서, 금속성 시드 층(118)은 내화성 금속이다. 내화성 금속은 예로서 텅스텐, 몰리데늄, 탄탈, 니오븀, 크로뮴, 바나듐 및 리늄과 같은 금속으로 정의될 수 있다. 내화성 금속은 철, 코발트 및 니켈보다 높은 용해점을 갖는 금속으로서 정의될 수도 있다.
구조체(101)는 실시예에 따라 화학적 증착(CVD) 동안, 탄소 나노튜브의 성장 에 대해 전도성인 금속인 금속성 시드 층(118)으로 형성된다. 실시예에서, 금속성 시드 층(118)은 리세스(112)의 바닥을 패터닝하기 위해 PVD에 의해 형성된다. 실시예에서, 금속성 시드 층(118)은 리세스(112)로 전자 증착된다.
도 1c는 실시예에 따라 도 1b에 도시된 구조체에서 CNT 어레이(120)가 성장한 후의 입면 단면도(102)이다. 구조체(102)는 명료함을 위해 단지 두 개의 탄소 나노튜브만을 갖는 단순화된 방식으로 도시된 CNT 어레이(120)를 포함한다. 실시예에서, CNT 어레이(120)를 성장시키는 것은 금속 시드 층(118) 상으로 탄소를 증착시키는 CVD에 의해 실행된다. 실시예에서 개별적인 탄소 나노튜브(122)의 CVD 성장 동안, 주어진 CNT(122)는 약 1㎛ 내지 약 100㎛의 범위를 갖는 길이로 성장된다. 주어진 CNT(122)의 폭은 약 15nm 내지 약 25nm의 범위에 있다.
CNT 어레이(120)를 금속성 시드 층(118) 상에 성장시킨 후, 실시예에 따라 얇은 금속성 필름(124)을 CNT 어레이(120) 상에서 성장시키는 프로세스가 진행된다. 실시예에서, 낮은 접속저항 금속이 얇은 금속성 필름(124)으로서 사용된다. 실시예에서, 크로뮴을 포함하는 금속이 얇은 금속성 필름(124)으로서 사용된다. 실시예에서, 티타늄을 포함하는 금속이 얇은 금속성 필름(124)으로서 사용된다. 실시예에서, 니켈을 포함하는 금속이 얇은 금속성 필름(124)으로서 사용된다. 실시예에서, 은을 포함하는 금속이 얇은 금속성 필름(124)으로서 사용된다. 실시예에서, 전술된 낮은 접촉 저항 금속 중 두 개 이상의 조합 또는 합금이 얇은 금속성 필름(124)으로서 사용된다. 하기에서는 얇은 금속성 필름(124)이 명확성을 위해 재생성되지 않지만, 실시예에 따라 존재한다.
실시예에서, 기판(110)은 기판 제 1 표면(126) 및 기판 제 2 표면(128)을 포함한다. 도 1에 도시된 실시예에서, 기판 제 2 표면(128)은 산화되지 않은 재료이고 기판(110)은 AAO이다.
도 1d는 실시예에 따라 도 1c에 도시된 구조체가 추가적인 프로세스를 거친 후 CNT 어레이(120)의 단면 입면도이다. 도 1c에 도시된 기판 제 2 표면(128)을 통해 금속성 시드 층(118)이 노출된 후의 구조체(103)가 도시되었다. 실시예에서, 기판 제 2 표면(128)이 백그린딩에 의해 제거된다. 실시예에서, 기판 제 2 표면(128)은 에칭에 의해 제거된다. 실시예에서, 기판 제 2 표면은 폴리싱에 의해 제거된다. 기판 연속 제 2 표면(130)은 기판 제 1 표면(126)과 대향하고 평행하는 평면 내에 존재하며 금속성 시드 층(118)은 감소된 두께의 기판(111)이 되는 양 측면 상에서 노출된다. 결론적으로, 금속성 시드 층(118)은 기판 연속 제 2 표면(130)에서 전기적으로 접촉하게 된다.
도 1e는 실시예에 따라 추가적인 프로세싱 후 구조체의 단면 입면도이다. 실시예에 따른 전기 범프 전구체(132)의 패터닝 후에 구조체(104)은 도 1d에 도시된 감소된 두께를 갖는 기판(111)을 나타낸다. 전기 범프 전구체(132)는 실시예에 따라 금속성 시드 층(118) 위에 스크린이 프린팅된 솔더 페이스트이다. 실시예에서, 전기 범프 전구체(132)는 실질적으로 CNT 어레이(120)를 방해하지 않는 CVD-형성된 솔더이다. 전기 범프 전구체(132) 내의 충분한 솔더가 공급되어 전기 범프 전구체(132)의 재흐름이 발생되었을 시, 전기 범프 높이가 주어진 애플리케이션에 맞춰지도록 획득될 것이다.
도 1f는 도 1e에서 도시된 구조체를 실시예에 따라 추가적인 프로세싱한 후의 구조체의 단면 입면도이다. 구조체(105)는 실시예에 따라 전기 범프 전구체(132)의 재흐름 후 감소된 두께를 갖는 기판(111)을 나타낸다. 재흐름되는 전기 범프(133)는 주어진 기술의 애플리케이션에 맞추도록 충분한 범프 높이(134)를 갖는다. 범프 높이는 금속성 시드 층(118)에서 시작하여 측정된다. 도 1f는 또한 재흐름되는 전기 범프(133)와 결합된 이방성 CNT 어레이(120)를 도시한다. 실시예에서, 재흐름된 전기 범프(133)는 제 1 전기 범프로서 지칭되며, 도 1f에 도시된 도면은 제 1 전기 범프(133)로부터 이격되고 인접한 제 2 전기 범프(135)를 포함한다. 결론적으로, 제 1 전기 범프(133) 및 제 2 전기 범프(135)는 볼 어레이의 일부분이다.
도 2a는 실시예에 따라 전기 범프에 대한 CNT 어레이의 프로세싱 동안의 구조체(200)의 단면 입면도이다. 지지 기판(214)이 제공되며 이것은 실시예에 따라 유전체 재료와 같은 기판(210)을 지지할 수 있는 임의의 표면이다.
도 2b는 도 2a에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(201)는 기판(211)이 복수의 리세스를 갖도록 패터닝된 후를 나타내며, 복수의 리세스 중 하나가 참조번호(212)로 지정되었다. 실시예에서, 기판(211)은 받침재(backing)로서의 지지 기판(214)과 함께 견고하게 유지된다.
도 2c는 도 2b에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(202)는 금속성 시드 층(218) 위에 CNT 어레이(220)를 성장시킨 결과물을 나타낸다. 금속성 시드 층(218)은 실시예에 따라 예로서 CVD 동안 탄소 나노튜브의 성장에 대해 도전성인 금속이다. 다양한 실시예에서, 도 1a 내지 2e에서 설정된 실시예에 대해 도시되고 기술된 임의의 금속성 시드 층 실시예가 사용될 수 있다.
실시예에서, 금속성 시드 층(218)은 PVD에 의해 형성되어 리세스(212)의 바닥을 패터닝한다. 실시예에서, 금속성 시드 층(218)은 리세스(212) 내에 증착된 전기도금물(electro)이다.
CNT 어레이(220)는 명확성을 위해 네 개의 탄소 나노튜브(222)만을 갖도록 단순화되어 도시되었다. 실시예에서, CNT 어레이(220)의 성장은 금속성 시드 층(118) 상의 탄소의 CVD에 의해 실행된다. 실시예에서 개별적인 탄소 나노튜브(222)의 CVD 성장 동안, 주어진 CNT(222)는 약 1㎛ 내지 약 100㎛ 범위의 길이로 성장한다. 주어진 CNT(222)의 폭은 약 15nm 내지 약 25nm 범위에 있다.
금속성 시드 층(218) 상의 CNT 어레이(220)의 성장 후, 프로세스는 도 1c에 도시된 얇은 금속성 필름(124)과 같은 얇은 금속성 필름을 성장시키도록 진행될 수 있지만, 명확성을 위해 본 명세서에 도시되지는 않았다. 실시예에서, 낮은 접촉저항 금속이 금속성 박막으로서 사용된다. 임의의 낮은 접촉저항 금속은 실시예에 따라 도 1a 내지 1e에 도시된 CNT 어레이(120)에 대해 설정된, 기술되고 도시된 실시예와 같이 사용될 수 있다.
실시예에서, 기판(211)은 기판 제 1 표면(226)과 기판 제 2 표면(228)을 포함한다. 도 2c에 도시된 실시예에서 기판 제 2 표면(228)은 지지부(214)의 일부이다.
도 2d는 도 2c에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(203)는 전기 범프(233)의 재흐름(reflow) 후의 전기 범프에 대한 CNT 어레이(220)를 나타낸다. 도 1a 내지 1e에서 도시된 프로세스와는 반대로, 이 프로세스는 실시예에 따라 도 1c에 도시된 금속성 시드 층(124)을 노출시키기 전에 재흐름을 나타낸다. 실시예에서, 두께 감소가 재흐름에 우선할 수 있다. 실시예에서, 두께 감소는 재흐름의 다음에 일어날 수 있다.
재흐름된 전기 범프(233)는 주어진 기술의 애플리케이션에 적용하도록 충분한 범프 높이(234)를 갖는다. 도 2d 또한 재흐름된 전기 범프(233)가 주입된 이방성 CNT 어레이(220)를 도시한다.
실시예에서, 재흐름된 전기 범프(233)는 제 1 전기 범프로 지칭되고, 도 2d에 도시된 장치는 제 1 전기 범프(233)로부터 이격되어 인접한 제 2 전기 범프(235)를 포함한다. 결과적으로, 제 1 전기 범프(233) 및 제 2 전기 범프(235)는 볼 어레이의 일부이다.
도 2e는 도 2d에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(204)는 실시예에 따라 기판 제 2 표면(228)(도 2d)를 통해 금속성 시드 층(218)을 노출시킨 후 감소된 두께의 기판(211)을 나타낸다. 기판의 다음 제 2 표면(230)은 기판 제 1 표면(226)과 대향하고 평행한 평면에 있으며, 금속성 시드 층(218)은 감소된 두께의 기판(211)의 양 측면 상에 노출된다. 결과적으로, 금속성 시드 층(218)은 기판의 다음 제 2 표면(230)에서의 전기 콘택트에 대해 준비된다.
도 3a는 실시예에 따라 전기 범프에 대해 CNT 어레이를 프로세싱하는 중의 구조체(300)의 단면 입면도이다. 지지 기판(314)이 제공되며 이것은 실시예에 따라 유전체 재료와 같이 기판(310)을 지지할 수 있는 임의의 표면이다. 실시예에서, 지지 기판(314)은 폴리실리콘 재료이다. 실시예에서, 지지 기판(314)은 단결정질 실리콘 재료이다.
프로세싱은 금속성 시드 층(318)을 형성하도록 패터닝될 기판(310)과 금속성 시드 필름(317)의 형성 단계에 포함된다(도 3b). 실시예에서, 금속성 시드 필름(317)은 PVD에 의해 형성된다. 실시예에서, 금속성 시드 필름(317)은 CVD에 의해 형성된다. 실시예에서, 금속성 시드 필름(317)은 예컨대 전기도금에 의해 전기도금물 증착된다. 마스크(336)는 금속성 시드 필름(317) 위에 패터닝된다.
도 3b는 도 3a에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(301)는 복수의 돌출부로서 패터닝된 기판을 포함하며, 복수의 돌출부 중 하나가 참조번호(311)로 지정되었다. 실시예에서, 기판(311)은 받침부로서 지지 기판(314)와 강화된 채로 유지된다. 금속성 시드 필름(317)은 복수의 금속성 시드 층을 형성하도록 패터닝되며, 복수의 금속성 시드 층 중 하나는 참조번호(318)로 지정되었다. 금속성 시드 층(318)은 실시예에 따라 CVD와 같은 탄소 나노튜브의 성장에 대해 전도성인 금속이다. 본 명세서에서 설정된 실시예들에 대해 도시되고 기술된 임의의 금속성 시드 층 실시예가 이 실시예에서 사용될 수 있다.
도 3c는 도 3b에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단 면 입면도이다. 구조체(302)는 금속성 시드 층(318) 위에 CNT 어레이(320)를 성장시킨 후 기판(311)을 나타낸다. CNT 어레이(320)는 명확성을 위해 오직 네 개의 탄소 나노튜브(322)만이 간단한 방식으로 도시되었다. 실시예에서, CNT 어레이(320)를 성장시키는 것은 금속성 시드 층(318) 위의 탄소의 CVD에 의해 시행된다. 실시예에서, 개별적인 탄소 나노튜브(322)의 CVD 성장 동안, 주어진 CNT(322)는 약 1㎛ 내지 약 100㎛ 범위의 길이로 성장한다. 주어진 CNT(322)의 폭은 약 15nm 내지 약 25nm 범위에 있다.
금속성 시드 층(318) 상의 CNT 어레이(320)의 성장 후에, 프로세스는 도 1c에 도시된 얇은 금속성 필름(124)과 같은 얇은 금속성 필름을 성장시키도록 진행될 수 있지만, 명확성을 위해 본 명세서에서는 도시되지 않았다. 실시예에서, 낮은 접촉저항 금속이 얇은 금속성 필름에 사용된다. 임의의 낮은 접촉저항 금속은 실시예에 따라 본 명세서에서 임의의 CNT 어레이에 대해 설정된, 기술되고 도시된 실시예와 같이 사용될 수 있다.
실시예에서, 구조체(302)는 기판 제 1 표면(326)과 기판 제 2 표면(328)을 포함한다. 도 3c에 도시된 실시예에서 기판 제 2 표면(328)은 지지부(314)의 일부이다.
도 3d는 도 3c에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(303)는 전기 범프(333)의 재흐름 후의 전기 범프에 대한 CNT 어레이(320)를 갖는 기판(311)을 나타낸다. 재흐름된 전기 범프(333)는 주어진 기술의 애플리케이션에 적용하도록 충분한 범프 높이(334)를 갖는다. 도 3d 또한 재흐름된 전기 범프(333)가 주입된 이방성 CNT 어레이(320)를 도시한다.
실시예에서, 재흐름된 전기 범프(333)는 제 1 전기 범프로 지칭되고, 도 3d에 도시된 장치는 제 1 전기 범프(333)로부터 이격되어 인접한 제 2 전기 범프(335)를 포함한다. 결과적으로, 제 1 전기 범프(333) 및 제 2 전기 범프(335)는 볼 어레이의 일부이다.
도 3e는 도 3d에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(304)는 원 지지 기판(314) 내의 제 1 지지 기판 및 취화 프로세스(embrittlement process)의 형성의 결과를 나타낸다. 취화는 제 2 가열에 의해 이어지는 제 1 주입에 의해 실행된다. 실시예에서, 수소 이온(337)을 사용하는 지지부(314)로의 주입(방향 화상표로 도시됨)은 예로서 대략 5×1016/㎠ 내지 1017/㎠의 밀도로 실행된다. 이온(337)은 프랙쳐 라인(fracture line)(315)을 형성하도록 금속성 시드 층(318)에 또는 그 근처에서 주입되고 종단된다.
도 3f는 도 3e에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(305)는 취화 프로세스의 결과를 나타낸다. 주입 후에, 구조체(305)는 가열된다. 구조체(305)의 온도가 대략 400℃에 도달할 때, 지지 기판(314)의 대부분 또는 전체가 분리되며, 다시 말하면 프랙쳐 라인(315)에서 구조체(305)의 나머지로부터 "디본딩된다(debonded)".
도 3g는 도 3f에 도시된 구조체를 실시예에 따라 추가로 프로세싱한 후의 단면 입면도이다. 구조체(306)는 기판(311)(도 3f)을 제거하고 전기 범프(333)를 양 측면 상에서 노출시키도록 평탄화된 결과를 나타낸다. 기판의 다음 제 2 표면(330)은 이제 기판 제 1 표면(326)에 대향하고 평행한 평면에 있으며, 금속성 시드 층(318)이 후속하는 제 2 표면(330)에서 노출된다.
실시예에서, 재흐름된 전기 범프(333)가 제 1 전기 범프로 지칭되고, 도 3g에 도시된 장치는 제 1 전기 범프(333)로부터 이격되어 인접하는 제 2 전기 범프(335)를 포함한다. 결과적으로, 제 1 전기 범프(333) 및 제 2 전기 범프(335)는 볼 어레이의 일부이다.
도 4는 실시예에 따라 전기 범프 내에 CNT 어레이를 포함하는 패키지(400)의 입면 단면도이다. 패키지(400)는 장착 기판(438)에 본딩된 플립칩인 다이(436)를 포함한다. 다이 본드 패드(440) 및 장착 기판 본드 패드(442)도 도시되었다. 장착 기판(438)은 또한 보드-측 본드 패드(446)와 접촉하는 보드-측 전기 범프(444)와 범핑된다.
인터포저(interposer) 구조체(448)는 다이(436)와 장착 기판(438) 사이에 배치된다. 인터포저 구조체(448)는 본 명세서에서 설정된 프로세스 실시예에 따라 제조된다. 실시예에서, 인터포저 구조체(448)는 도 1f에 도시된 구조체(105)와 유사하다.따라서, 인터포저 구조체(448)는 리세스(412)의 바닥으로 패터닝된 금속성 시드 층(418)을 포함한다. 인터포저 구조체(448)는 명확성을 위해 오직 두 개의 탄소 나노튜브만을 갖는 단순화된 방법으로 도시된 CNT 어레이(420)를 포함한다. 개별적인 탄소 나노튜브(422)에 대한 실시예에서, 주어진 CNT(422)는 약 1㎛ 내지 약 100㎛ 범위의 길이로 성장한다. 주어진 CNT(422)의 폭은 약 15nm 내지 약 25nm 범위에 있다. 재흐름된 전기 범프(433)는 주어진 기술의 애플리케이션에 적합하도록 충분한 범프 높이를 갖는다.
도 5는 실시예에 따라 전기 범프 내에 CNT 어레이를 포함하는 집적 열-분산기 패키지(500)의 입면 단면도이다. 패키지(500)는 장착 기판(538)에 본딩된 플립칩인 다이(536)를 포함한다. 다이 본드 패드(540) 및 장착 기판 본드 패드(542) 또한 도시되었다. 장착 기판(538)은 또한 보드-측 본드 패드(546)과 접촉하는 보드-측 전기 범프(544)와도 범핑된다. 또한, 장착 기판(538)은 보드 전기 범프(554)를 통해 보드(552)에 전기적으로 연결된다. 집적 열 분산기(IHS)(556)는 열-인터페이스 재료(TIM)(550)를 구비하는 구면에서 다이(536)로 연결된다.
인터포저 구조체(548)는 다이(536)와 장착 기판(538) 사이에 배치된다. 인터포저 구조체(548)는 본 명세서에서 설정된 프로세스 실시예에 따라 제조된다. 실시예에서, 인터포저 구조체(548)는 도 1f에 도시된 구조체(105)와 유사하다.따라서, 인터포저 구조체(548)는 리세스의 바닥으로 패터닝된 금속성 시드 층을 포함한다. 인터포저 구조체(548)는 명확성을 위해 오직 두 개의 탄소 나노튜브만을 갖는 단순화된 방법으로 도시된 CNT 어레이를 포함한다. 개별적인 탄소 나노튜브에 대한 실시예에서, 주어진 CNT는 약 1㎛ 내지 약 100㎛ 범위의 길이로 성장한다. 주어진 CNT의 폭은 약 15nm 내지 약 25nm 범위에 있다.
실시예에서, 보드-측 전기 범프(554)는 또한 전류 밀도 및 열 전달 모두를 용이하게 하는 CNT 어레이를 포함한다. 실시예에서, TIM(550)은 또한 IHS(556)로의 열 전달을 용이하게 하는 CNT 어레이를 포함한다.
도 6은 실시예에 따라 스루-다이 탄소 나노튜브를 포함하는 구조체(600)의 입면 단면도이다. 구조체(600)는 장착 기판(638)에 와이어 본딩된 다이(636)를 포함한다. 다이 본드 패드(640) 및 장착 기판 본드 패드(642) 또한 도시되었다. 본드 와이어(633)는 다이(636)를 장착 기판(638)에 연결한다. 장착 기판(638)은 또한 보드-측 본드 패드(446)과 접촉하는 보드-측 전기 범프(644)와도 범핑된다.
솔더-충진된 스루-다이 비아(TDV)(652)가 그 안에 배치된 CNT 어레이(620)와 함께 도시되었다. CNT 어레이(620)는 실시예에 따라 후면 본드 패드(654)로부터 성장된 것으로 도시되었다. 그러나 실시예에서, CNT를 포함하는, 솔더 충진된 TDV는 후면 본드 패드(654)가 필요치 않도록 다이(636)를 통해 삽입될 수 있다. CNT 어레이(620)는 명확성을 위해 오직 탄소 나노튜브와 함께 단순화된 방식으로 도시되었다. 실시예에서 탄소 나노튜브는 약 1㎛ 내지 약 100㎛ 범위의 길이로 성장한다. 주어진 CNT의 폭은 약 15nm 내지 약 25nm 범위에 있다.
실시예에서, 솔더-충진된 스루-다이 스루-보드 비아(TBV)(656)가 준비된다. 실시예에서, TBV(656)는 본 명세서의 높은 전류밀도 애플리케이션을 용이하게 하는 전력 또는 신호 커플링일 수 있다.
도 7은 프로세스 흐름 실시예를 도시하는 순서도(700)이다. 단계(710)에서, 프로세스는 CNT 어레이를 형성하는 단계를 포함한다.
단계(720)에서, 프로세스는 금속성 시드 층 상에 CNT 어레이를 형성하는 단계를 포함한다. 예를 들어, 도 1에 도시된 금속성 시드 층(118)은 사용된 구조체일 수 있다.
단계(730)에서, 프로세스는 기판 내에 삽입될 금속성 시드 층 및 CNT 어레이를 형성하는 단계를 포함한다. 제한이 아닌 예시로서, 도 1d 및 1e에서 도시된 감소된 두께의 기판(111)이 삽입 프로세스이다.
단계(740)에서, 프로세스는 CNT 어레이를 포함하는 전기 범프를 형성하는 단계를 포함한다.
단계(750)에서, 프로세스는 금속성 시드 층을 제 1 형성하는 단계와, 그에 이어 기판 내에 금속성 시드 층을 삽입하는 단계를 포함한다. 제한이 아닌 예시로서, 도 3e, 3f 및 3g에 도시된 기판(337)은 후속하는 삽입 프로세스이다. 실시예에서, 프로세스는, 단계(710)에서 시작하여, 단계(750)를 통해, 단계(740)로 진행하는 것을 포함한다.
도 8은 실시예에 따른 컴퓨팅 시스템을 도시한 컷어웨이 입면도이다. CNT-포함 전기 범프의 전술된 하나 이상의 실시예에서, CNT-포함 TDV, CNT-포함 TBV, 또는 그들의 조합은 도 8의 컴퓨팅 시스템(800)과 같은 컴퓨팅 시스템 내에서 사용될 수 있다. 하기에서 CNT-포함 전기 범프, CNT-포함 TDV, CNT-포함 TBV, 또는 그들의 조합을 포함하는 임의의 실시예는 다른 실시예들과 함께 실시예 구성으로 지칭될 수 있다.
컴퓨팅 시스템(800)은 패키지(810) 내에 밀봉된 적어도 하나의 프로세서(도시되지 않음), 동적 랜덤 애겟스 메모리와 같은 데이터 저장 시스템(812), 키보드(814)와 같은 적어도 하나의 입력 장치 및 예로서 모니터(816)와 같은 적어도 하나의 출력 장치를 포함한다. 컴퓨팅 시스템(800)은 데이터 신호를 프로세싱하는 프 로세서를 포함하고, 예로서 인텔사로부터 입수가능한 마이크로프로세서를 포함할 수 있다. 키보드(814)에 추가하여, 컴퓨팅 시스템(800)은 예로서 마우스(818)와 같은 다른 사용자 입력 장치를 포함할 수 있다.
본 발명의 목적을 위해, 특허청구범위에서 청구된 바에 따른 구성요소를 사용하는 컴퓨팅 시스템(800)은, 동적 랜덤 액세스 메모리(DRAM), 폴리머 메모리, 플래쉬 메모리 및 상변화 메모리와 같은 데이터 저장소에 연결된, 예로서 CNT-포함 전기 범프, CNT-포함 TDV, CNT-포함 TBV, 또는 그들의 조합을 포함할 수 있는 마이크로일렉트로닉 디바이스 시스템을 사용하는 임의의 시스템을 포함할 수 있다. 이러한 실시예에서, 실시예는 프로세서에 연결됨으로써 이들 기능성의 임의의 조합에 연결된다. 그러나, 실시예에서, 본 발명에서 설정된 실시예 구성은 임의의 이들 기능에 연결된다. 예시적인 실시예에 있어서, 데이터 저장소는 다이 상의 삽입된 DRAM 캐시를 포함한다. 실시예에서 추가적으로, 프로세서(도시되지 않음)에 연결된 실시예 구성은 DRAM 캐시의 데이터 저장에 연결된 실시예 구성을 갖는 시스템의 일부이다. 이 실시예에서 추가적으로, 실시예 구성은 데이터(812)에 연결된다.
실시예에서, 컴퓨팅 시스템(800)은 디지털 신호 프로세서(DSP), 마이크로 컨트롤러, ASIC, 또는 마이크로프로세서를 포함하는 다이를 포함할 수 있다. 이러한 실시예에서, 실시예 구성은 프로세서에 연결됨으로써 이러한 기능의 임의의 조합에 연결된다. 예시적인 실시예에 있어서, DSP(도시되지 않음)는 스탠드-얼론 프로세서를 포함할 수 있는 칩셋의 일부이며 DSP는 보드(820) 상의 칩셋의 개별적인 일부일 수 있다. 이러한 실시예에서, 실시예 구성은 DSP에 연결되며, 개별적인 실시예 구 성은 패키지(810) 내의 프로세서에 연결되어 존재할 수 있다. 실시예에 추가하여, 실시예 구성은 패키지(810)와 동일한 보드(820) 상에 장착된 DSP에 연결된다. 실시예 구성이 본 발명 및 그 동등물의 CNT-포함 전기 범프, CNT-포함 TDV, CNT-포함 TBV, 또는 그들의 조합의 다양한 실시예에 의해 설정된 실시예 구성과 관련하여, 컴퓨팅 시스템(800)에 대해 설정된 바와 같이 결합될 수 있음을 이해할 것이다.
도 9는 실시예에 따른 전자 시스템의 개략도이다. 도시된 바와 같은 전자 시스템(900)은 CNT-포함 전기 범프, CNT-포함 TDV, CNT-포함 TBV, 또는 그들의 조합 중 적어도 하나에 따라 도 8에서 도시된 컴퓨팅 시스템(800)을 사용할 수 있다. 전자 시스템(900)은 보다 제너리컬하게(generically) 도시되었다. 전자 시스템(900)은 도 7 및 8에 도시된 집적 회로 패키지와 같은 적어도 하나의 전자 조립체(910)를 포함한다. 실시예에서, 전자 시스템(900)은 전자 시스템(900)의 다양한 구성요소를 전기적으로 연결하는 시스템 버스(920)를 포함하는 컴퓨터 시스템이다. 시스템 버스(920)는 다양한 실시예들에 따른 단일 버스 또는 임의의 버스들의 조합이다. 전자 시스템(900)은 집적 회로(910)로 전력을 제공하는 전압 소스(930)를 포함한다. 일부 실시예에서, 전압 소스(930)는 시스템 버스(920)를 통해 집적 회로(910)로 전류를 공급한다.
집적 회로(910)는 시스템 버스(920)에 전기적으로 연결되고, 실시예에 따라 임의의 회로, 또는 회로들의 조합을 포함한다. 실시예에서, 집적 회로(910)는 임의이 유형일 수 있는 프로세서(912)를 포함한다. 본 명세서에서 사용되는 바와 같이, 프로세서(912)는 마이크로프로세서, 마이크로컨트롤러, 그래픽 프로세서, 디지털 신호 프로세서 또는 그외의 프로세서와 같이 임의의 유형의 회로를 의미하며, 이것들로 제한되는 것은 아니다. 집적 회로(910) 내에 포함될 수 있는 다른 유형의 회로는 휴대폰, 삐삐, 휴대용 컴퓨터, 양방향 무선통신 및 유사한 전자 시스템들에서 사용될 수 있는 통신 회로(914)와 같은 통상적인 장치 또는 ASIC이다. 실시예에서, 프로세서(910)는 SRAM과 같은 온-다이 메모리(916)를 포함한다. 실시예에서, 프로세서(910)는 eDRAM과 같은 온-다이 메모리(916)를 포함한다.
실시예에서, 전자 시스템(900)은 RAM의 형태인 주 메모리(942), 하나 이상의 하드 드라이브(944) 및/또는 디스켓, 콤팩트 디스크(CD), 디지털 비디오 디스크(DVD), 플래쉬 메모리 키 및 당업계에서 알려진 그외의 제거가능한 매체와 같은 제거가능한 매체를 조작하는 하나 이상의 드라이브(946)를 포함할 수 있는 외부 메모리(940)를 포함한다.
실시예에서, 전자 시스템(900)은 디스플레이 장치(950), 오디오 출력(960)도 포함한다. 실시예에서, 전자 시스템(900)은 키보드, 마우스, 트랙볼, 게임 컨트롤러, 마이크로폰, 음성 인식 장치 또는 정보를 전자 시스템(900)으로 입력하는 그외의 장치와 같은 입력 장치(970)를 포함한다.
본 명세서에서 도시된 바와 같이, 집적 회로(910)는 전자 패키지, 전자 시스템, 컴퓨터 시스템, 하나 이상의 집적 회로 제조 방법, 및 다양한 실시예와 당업계에 알려진 그들의 동등물에서 본 명세서에 설정된 것과 같은 CNT-포함 전기 범프 및 집적 회로를 포함하는 하나 이상의 전자 조립체의 제조 방법을 포함하는 서로 다른 다수의 CNT어레이-포함 실시예에서 구현될 수 있다. 소자, 재료, 외형, 치수 및 동작의 시퀀스가 특정 패키징 요구에 적합하도록 변형될 수 있다.
본 명세서의 요약은, 독자로 하여금 기술적 특성의 원리 및 요지를 빠르게 확인할 수 있도록 할 것을 요구하는 37 C.F.R. §1.72(b)를 준수하도록 제공된다. 이것은 특허청구범위의 범주 또는 의미를 해석 또는 제한하는 데에 사용되기 위한 것은 아니다.
전술된 상세한 설명에서, 본 명세서를 간결화하도록 단일 실시예 내에 다수의 특징이 함께 그룹지어졌다. 본 개시물의 방법은 본 발명의 청구된 실시예가 각 청구항에 기재된 것보다 많은 특징을 필요로 하는 것으로 해석되어서는 안된다. 오히려, 아래의 특허청구범위에서 반영하는 바와 같이, 본 발명의 청구 사항은 개시된 단일의 실시예의 모든 특성보다 적다. 따라서 아래의 특허청구범위는 상세한 설명 내에 결합되는 것이며, 각 청구항은 개별적인 바람직한 실시예와 같이 개별적인 것이다.
당업자에게는 본 발명의 특설을 설명하기 위해 기술되고 도시된 부분들의 세부사항, 재료 및 배치와 방법의 단계들에 있어서 첨부된 특허청구범위에서 기재된 본 발명의 원리 및 범주에서 벗어나지 않는 한 다수의 다른 변화가 가능할 수 있음을 이해할 것이다.

Claims (29)

  1. 기판과,
    상기 기판 내에 구현된 금속성 시드 층과,
    상기 금속성 시드 층 위에 배치된 이방성 탄소 나노튜브(CNT) 어레이와,
    상기 CNT 어레이가 주입되고 상기 기판에 연결된 전기 범프(electric bump)를 포함하는
    탄소 나노튜브 어레이를 포함하는 장치.
  2. 제 1 항에 있어서,
    상기 기판은 어노다이징되고(anodized) 산화된 알루미늄 표면을 포함하는
    탄소 나노튜브 어레이를 포함하는 장치.
  3. 제 1 항에 있어서,
    상기 기판은 어노다이징되고 산화된 알루미늄 표면을 포함하고,
    상기 전기 범프는 제 1 전기 범프를 포함하며,
    상기 장치는 상기 제 1 전기 범프로부터 이격되어 인접하는 제 2 전기 범프를 더 포함하고,
    상기 제 2 전기 범프도 상기 CNT 어레이 내에 주입되는
    탄소 나노튜브 어레이를 포함하는 장치.
  4. 제 1 항에 있어서,
    상기 기판은 유전체 표면 내에 복수의 리세스를 포함하는
    탄소 나노튜브 어레이를 포함하는 장치.
  5. 제 1 항에 있어서,
    상기 기판은 유전체 기판 내에 복수의 리세스를 포함하고,
    상기 전기 범프는 제 1 전기 범프이며,
    상기 장치는 상기 제 1 전기 범프로부터 이격되어 인접하는 제 2 전기 범프를 더 포함하고,
    상기 제 2 전기 범프도 CNT 어레이 내에 주입되는
    탄소 나노튜브 어레이를 포함하는 장치.
  6. 제 1 항에 있어서,
    상기 기판은 자신의 표면 상에 복수의 유전체 돌출부(prominences)를 포함하 는
    탄소 나노튜브 어레이를 포함하는 장치.
  7. 제 1 항에 있어서,
    상기 기판은 기판 상에 복수의 유전체 돌출부를 포함하고,
    상기 전기 범프는 제 1 전기 범프이고,
    상기 장치는 상기 제 1 전기 범프로부터 이격되어 인접하는 제 2 전기 범프를 더 포함하고,
    상기 제 2 전기 범프도 CNT 어레이 내에 주입되는
    탄소 나노튜브 어레이를 포함하는 장치.
  8. 제 1 항에 있어서,
    상기 전기 범프는 제 1 전기 범프이고,
    상기 장치는 상기 제 1 전기 범프로부터 이격되어 인접하는 제 2 전기 범프를 더 포함하며,
    상기 제 2 전기 범프도 CNT 어레이 내에 주입되는
    탄소 나노튜브 어레이를 포함하는 장치.
  9. 제 1 항에 있어서,
    상기 전기 범프 및 CNT 어레이는 약 300시간 동안 약 250℃의 온도에서 약 107A/㎠ 내지 약 1010A/㎠의 범위 내의 전류-운반 능력을 나타내는
    탄소 나노튜브 어레이를 포함하는 장치.
  10. 제 1 항에 있어서,
    상기 전기 범프 및 CNT 어레이는 약 300시간 동안 약 250℃의 온도에서 약2500W/K-m 내지 약 3500W/K-m의 범위 내의 열 전도 능력을 나타내는
    탄소 나노튜브 어레이를 포함하는 장치.
  11. 제 1 항에 있어서,
    상기 금속성 시드 층은 구리, 니켈, 코발트 및 그들의 조합물로부터 선택되는
    탄소 나노튜브 어레이를 포함하는 장치.
  12. 기판 제 1 표면 위에 금속성 시드 층을 형성하는 단계와,
    상기 금속성 시드 층 위에 탄소 나노튜브(CNT) 어레이를 형성하는 단계와,
    상기 CNT 어레이에 전기-범프 솔더를 주입하는 단계와,
    전기 범프를 형성하는 단계를 포함하되,
    상기 전기 범프는 상기 CNT 어레이에 상기 전기-범프 솔더를 주입하는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  13. 제 12 항에 있어서,
    상기 금속성 시드 층을 형성하는 단계전에 상기 기판 위에 어노다이징된 알루미늄 산화물(AAO) 어레이를 형성하는 단계를 포함하며,
    상기 금속성 시드 층을 형성하는 단계는 상기 AAO 어레이 내의 리세스 내에서 실행되는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  14. 제 12 항에 있어서,
    상기 금속성 시드 층을 형성하는 단계전에 상기 기판 위의 유전체 필름 내에 리세스를 형성하는 단계를 포함하며,
    상기 금속성 시드 층을 형성하는 단계는 상기 유전체 필름 내의 상기 리세스 내에서 실행되는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  15. 제 12 항에 있어서,
    상기 금속성 시드 층을 형성하는 단계전에 상기 기판 위에 돌출부를 형성하는 단계를 포함하며,
    상기 금속성 시드 층을 형성하는 단계는 상기 돌출부 위에서 실행되는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  16. 제 12 항에 있어서,
    상기 금속성 시드 층 위에 상기 CNT 어레이를 형성하는 단계는 화학적 기상 증착 프로세스(chemical vapor deposition process)에 의해 실행되는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  17. 제 12 항에 있어서,
    상기 기판은 상기 기판 제 1 표면과 평행한 평면인 기판 제 2 표면을 포함하 고,
    상기 프로세스는 상기 기판 제 2 표면의 측면으로부터 상기 금속성 시드 층을 노출시키는 단계를 더 포함하는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  18. 제 12 항에 있어서,
    상기 기판은 상기 기판 제 1 표면과 평행한 평면인 기판 제 2 표면을 포함하고,
    상기 프로세스는 상기 기판 제 2 표면을 백그라인딩(backgrinding) 함으로써 상기 기판 제 2 표면의 상기 측면으로부터 상기 금속성 시드 층을 노출시키는 단계를 더 포함하는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  19. 제 12 항에 있어서,
    상기 기판은 상기 기판 제 1 표면과 평행한 평면인 기판 제 2 표면을 포함하고,
    상기 프로세스는 상기 제 2 표면의 위이면서 상기 제 1 표면의 아래인 상기 기판을 취화(emgritting)하고 그에 이어 상기 기판을 디라미네이팅(delaminating) 함으로써, 상기 기판 제 2 표면의 상기 측면으로부터 상기 금속성 시드 층을 노출시키는 단계를 더 포함하는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  20. 제 12 항에 있어서,
    상기 기판은 상기 기판 제 1 표면과 평행한 평면인 기판 제 2 표면을 포함하고,
    상기 프로세스는,
    상기 제 2 표면의 위이면서 상기 제 1 표면의 아래인 상기 기판을 취화함으로써 상기 기판 제 2 표면의 상기 측면으로부터 상기 금속성 시드 층을 노출시키는 단계와,
    기판 후속 제 2 표면을 획득하도록 상기 기판을 디라미네이팅하는 단계와,
    상기 기판 후속 제 2 표면을 백그라인딩하는 단계를 더 포함하는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  21. 제 12 항에 있어서,
    상기 솔더 범프를 마이크로일렉트로닉 디바이스 본드 패드에 조립하는 단계를 더 포함하는
    탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스.
  22. 기판과,
    상기 기판 내에 구현된 금속성 시드 층과,
    상기 금속성 시드 층 위에 배치된 이방성 탄소 나노튜브(CNT) 어레이와,
    상기 CNT 어레이 내에 주입되고 상기 기판에 연결되는 전기 범프와,
    상기 전기 범프에 연결된 본드 패드를 포함하는 마이크로일렉트로닉 디바이스를 포함하는
    탄소 나노튜브 어레이를 포함하는 패키지.
  23. 제 22 항에 있어서,
    상기 마이크로일렉트로닉 디바이스는 플립칩이고,
    상기 패키지는 장착 기판 본드 패드를 갖는 장착 기판을 더 포함하며,
    상기 전기 범프는 상기 마이크로일렉트로닉 디바이스 본드 패드 및 상기 장착 기판 본드 패드 모두와 접촉하는
    탄소 나노튜브 어레이를 포함하는 패키지.
  24. 제 22 항에 있어서,
    상기 마이크로일렉트로닉 디바이스는 플립칩이고, 상기 패키지는 장착 기판 본드 패드를 갖는 장착 기판을 더 포함하고, 상기 전기 범프는 상기 마이크로일렉트로닉 디바이스 본드 패드 및 상기 장착 기판 본드 패드 모두와 접촉하며,
    상기 전기 범프는 제 1 전기 범프이고, 상기 장착 기판은 제 1 표면 및 제 2 표면을 포함하고, 상기 제 1 전기 범프는 상기 장착 기판 제 1 표면 상에 배치되고, 상기 패키지는 상기 장착 기판 제 2 표면 위에 배치된 제 2 전기 범프를 더 포함하며, 상기 제 2 전기 범프도 CNT 어레이 내에 주입되는
    탄소 나노튜브 어레이를 포함하는 패키지.
  25. 제 22 항에 있어서,
    상기 전기 범프는 상기 마이크로일렉트로닉 디바이스 내에 배치된 스루-다이 비아(TDV: through-die via)인
    탄소 나노튜브 어레이를 포함하는 패키지.
  26. 제 22 항에 있어서,
    상기 전기 범프는 스루-보드 비아(TBV: through-board via)이고,
    상기 보드는 상기 마이크로일렉트로닉 디바이스에 연결되는
    탄소 나노튜브 어레이를 포함하는 패키지.
  27. 기판과,
    상기 기판 내에 구현된 금속성 시드 층과,
    상기 금속성 시드 층 위에 배치된 이방성 탄소 나노튜브(CNT) 어레이와,
    상기 CNT 어레이 내에 주입되고 상기 기판에 연결된 전기 범프와,
    상기 전기 범프에 연결된 본드 패드를 포함하는 마이크로일렉트로닉 디바이스와,
    상기 다이 기판에 연결된 동적 랜덤-액세스 메모리를 포함하는
    탄소 나노튜브 어레이를 포함하는 시스템.
  28. 제 27 항에 있어서,
    상기 다이 기판은 데이터 저장 디바이스, 디지털 신호 프로세서, 마이크로 컨트롤러, 주문형 반도체(application specific integrated circuit) 및 마이크로프로세서로부터 선택되는
    탄소 나노튜브 어레이를 포함하는 시스템.
  29. 제 27 항에 있어서,
    상기 시스템은 컴퓨터, 무선 통신기, 휴대용 디바이스, 자동차, 기관차, 비행기, 선박 및 우주선 중 하나에 배치되는
    탄소 나노튜브 어레이를 포함하는 시스템.
KR1020087024014A 2006-03-31 2007-03-31 탄소 나노튜브 어레이를 포함하는 장치, 패키지 및 시스템과 탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스 KR101023941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/394,904 US7713858B2 (en) 2006-03-31 2006-03-31 Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
US11/394,904 2006-03-31

Publications (2)

Publication Number Publication Date
KR20080114777A true KR20080114777A (ko) 2008-12-31
KR101023941B1 KR101023941B1 (ko) 2011-03-28

Family

ID=38472983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024014A KR101023941B1 (ko) 2006-03-31 2007-03-31 탄소 나노튜브 어레이를 포함하는 장치, 패키지 및 시스템과 탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스

Country Status (6)

Country Link
US (3) US7713858B2 (ko)
JP (1) JP4955054B2 (ko)
KR (1) KR101023941B1 (ko)
CN (1) CN101416309B (ko)
TW (1) TWI348456B (ko)
WO (1) WO2007123778A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871101B2 (en) 2014-09-16 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145097A1 (en) * 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
US7534648B2 (en) * 2006-06-29 2009-05-19 Intel Corporation Aligned nanotube bearing composite material
US20080002755A1 (en) * 2006-06-29 2008-01-03 Raravikar Nachiket R Integrated microelectronic package temperature sensor
US20080227294A1 (en) * 2007-03-12 2008-09-18 Daewoong Suh Method of making an interconnect structure
US7710709B2 (en) * 2007-03-30 2010-05-04 Intel Corporation Carbon nanotube coated capacitor electrodes
US20100224998A1 (en) * 2008-06-26 2010-09-09 Carben Semicon Limited Integrated Circuit with Ribtan Interconnects
JP5186662B2 (ja) * 2008-09-16 2013-04-17 富士通株式会社 電子部品及び電子部品の製造方法
US20100252317A1 (en) * 2009-04-03 2010-10-07 Formfactor, Inc. Carbon nanotube contact structures for use with semiconductor dies and other electronic devices
CN101899288B (zh) * 2009-05-27 2012-11-21 清华大学 热界面材料及其制备方法
US8344295B2 (en) * 2009-10-14 2013-01-01 Korea University Research And Business Foundation Nanosoldering heating element
CN101894773B (zh) * 2009-11-30 2011-10-26 上海上大瑞沪微系统集成技术有限公司 碳纳米管凸点的制备方法
KR101129930B1 (ko) * 2010-03-09 2012-03-27 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
CN101916735A (zh) * 2010-07-19 2010-12-15 江阴长电先进封装有限公司 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN102955588A (zh) * 2011-08-17 2013-03-06 天津富纳源创科技有限公司 触控式键盘及其制造方法
KR101284796B1 (ko) * 2011-10-05 2013-07-10 (주)포인트엔지니어링 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
CN102593710A (zh) * 2012-03-21 2012-07-18 中国工程物理研究院应用电子学研究所 半导体激光器的封装方法
US8624396B2 (en) * 2012-06-14 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for low contact resistance carbon nanotube interconnect
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
CN103227121A (zh) * 2013-04-16 2013-07-31 上海大学 通过碳纳米管凸点实现玻璃覆晶封装的方法
US9318439B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
JP6864009B2 (ja) * 2016-05-06 2021-04-21 スモルテク アクティエボラーグ 組立プラットフォーム
JPWO2018173884A1 (ja) * 2017-03-21 2020-01-30 日本電産リード株式会社 プローブ構造体、及びプローブ構造体の製造方法
US10068865B1 (en) * 2017-05-10 2018-09-04 Nanya Technology Corporation Combing bump structure and manufacturing method thereof
DE102017209554A1 (de) 2017-05-30 2018-12-06 Robert Bosch Gmbh Kontaktanordnung, Verbundfolie und Ausbildung eines Verbundwerkstoffes
CN108258263B (zh) * 2018-01-10 2020-04-24 哈尔滨工业大学 用于固体氧化物燃料电池的低温封接方法
WO2020018553A1 (en) 2018-07-16 2020-01-23 Rochester Institute Of Technology Method of site-specific deposition onto a free-standing carbon article
JP7328205B2 (ja) 2019-03-26 2023-08-16 古河電気工業株式会社 異方導電性シートの製造方法
US11682641B2 (en) * 2020-08-13 2023-06-20 Microchip Technology Incorporated Integrated circuit bond pad with multi-material toothed structure

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066613A (en) * 1989-07-13 1991-11-19 The United States Of America As Represented By The Secretary Of The Navy Process for making semiconductor-on-insulator device interconnects
JP3441923B2 (ja) * 1997-06-18 2003-09-02 キヤノン株式会社 カーボンナノチューブの製法
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
JP2000091371A (ja) * 1998-09-11 2000-03-31 Seiko Epson Corp 半導体装置およびその製造方法
US6283812B1 (en) 1999-01-25 2001-09-04 Agere Systems Guardian Corp. Process for fabricating article comprising aligned truncated carbon nanotubes
US6286226B1 (en) * 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6340822B1 (en) 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
DE10127351A1 (de) 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
JP3632682B2 (ja) * 2001-07-18 2005-03-23 ソニー株式会社 電子放出体の製造方法、冷陰極電界電子放出素子の製造方法、並びに、冷陰極電界電子放出表示装置の製造方法
FR2827705B1 (fr) * 2001-07-19 2003-10-24 Commissariat Energie Atomique Transistor et procede de fabrication d'un transistor sur un substrat sige/soi
US20030047527A1 (en) * 2001-09-10 2003-03-13 Advanced Micro Devices, Inc. Boat for ball attach manufacturing process
US20030099883A1 (en) * 2001-10-10 2003-05-29 Rosibel Ochoa Lithium-ion battery with electrodes including single wall carbon nanotubes
US20040029706A1 (en) * 2002-02-14 2004-02-12 Barrera Enrique V. Fabrication of reinforced composite material comprising carbon nanotubes, fullerenes, and vapor-grown carbon fibers for thermal barrier materials, structural ceramics, and multifunctional nanocomposite ceramics
JP4683188B2 (ja) * 2002-11-29 2011-05-11 日本電気株式会社 半導体装置およびその製造方法
TWI220162B (en) * 2002-11-29 2004-08-11 Ind Tech Res Inst Integrated compound nano probe card and method of making same
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
JP2004273401A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 電極接続部材、それを用いた回路モジュールおよびその製造方法
US7112472B2 (en) * 2003-06-25 2006-09-26 Intel Corporation Methods of fabricating a composite carbon nanotube thermal interface device
US6989325B2 (en) 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
JP4689218B2 (ja) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US7211844B2 (en) * 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
FI121334B (fi) * 2004-03-09 2010-10-15 Canatu Oy Menetelmä ja laitteisto hiilinanoputkien valmistamiseksi
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7618844B2 (en) * 2005-08-18 2009-11-17 Intelleflex Corporation Method of packaging and interconnection of integrated circuits
JP4855757B2 (ja) * 2005-10-19 2012-01-18 富士通株式会社 カーボンナノチューブパッド及び電子デバイス
US7371674B2 (en) 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
US7545030B2 (en) * 2005-12-30 2009-06-09 Intel Corporation Article having metal impregnated within carbon nanotube array
US7361972B2 (en) * 2006-03-20 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Chip packaging structure for improving reliability
US7572300B2 (en) * 2006-03-23 2009-08-11 International Business Machines Corporation Monolithic high aspect ratio nano-size scanning probe microscope (SPM) tip formed by nanowire growth
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871101B2 (en) 2014-09-16 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW200744946A (en) 2007-12-16
JP4955054B2 (ja) 2012-06-20
TWI348456B (en) 2011-09-11
US20100219511A1 (en) 2010-09-02
US8344483B2 (en) 2013-01-01
WO2007123778A1 (en) 2007-11-01
US20070228361A1 (en) 2007-10-04
US20130341787A1 (en) 2013-12-26
JP2009531864A (ja) 2009-09-03
US9214420B2 (en) 2015-12-15
CN101416309A (zh) 2009-04-22
CN101416309B (zh) 2010-11-03
US7713858B2 (en) 2010-05-11
KR101023941B1 (ko) 2011-03-28

Similar Documents

Publication Publication Date Title
KR101023941B1 (ko) 탄소 나노튜브 어레이를 포함하는 장치, 패키지 및 시스템과 탄소 나노튜브 어레이를 포함하는 장치의 제조 프로세스
US7964447B2 (en) Process of making carbon nanotube array that includes impregnating the carbon nanotube array with metal
US11049798B2 (en) Embedded bridge with through-silicon Vias
JP6373411B2 (ja) 冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法
US11978704B2 (en) Wiring structure and electronic device employing the same
US9076881B2 (en) Bump structure including nano-wires and a body connecting ends of the nano-wires, semiconductor package having the bump structure and method of manufacturing the semiconductor package
TWI332693B (en) Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
TWI376023B (en) Process for forming a wire interconnect article, methods of assembling and operating a microelectronic device package
US20070235847A1 (en) Method of making a substrate having thermally conductive structures and resulting devices
TWI362710B (en) Method for forming metal electrode of system in package
US20070111460A1 (en) Capacitor with carbon nanotubes
JP4429346B2 (ja) 半導体装置及びその製造方法
JP5636654B2 (ja) カーボンナノチューブシート構造体およびその製造方法、半導体装置
US11315900B2 (en) Bonded semiconductor devices and methods of forming the same
US11282716B2 (en) Integration structure and planar joining
US11996383B2 (en) Bonded semiconductor devices and methods of forming the same
JP3232981U (ja) Ｆｐｃベースの金属回路構造
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
JP2012069812A (ja) コンデンサとその製造方法ならびに多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee