JP4293437B2 - キャパシタ内蔵基板及び電子回路用キャパシタ - Google Patents

キャパシタ内蔵基板及び電子回路用キャパシタ Download PDF

Info

Publication number
JP4293437B2
JP4293437B2 JP2003325634A JP2003325634A JP4293437B2 JP 4293437 B2 JP4293437 B2 JP 4293437B2 JP 2003325634 A JP2003325634 A JP 2003325634A JP 2003325634 A JP2003325634 A JP 2003325634A JP 4293437 B2 JP4293437 B2 JP 4293437B2
Authority
JP
Japan
Prior art keywords
capacitor
carbon nanotubes
spacer
built
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003325634A
Other languages
English (en)
Other versions
JP2005093749A (ja
Inventor
眞透 瀬野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003325634A priority Critical patent/JP4293437B2/ja
Publication of JP2005093749A publication Critical patent/JP2005093749A/ja
Application granted granted Critical
Publication of JP4293437B2 publication Critical patent/JP4293437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、キャパシタ内蔵基板及び電子回路用キャパシタに関するものである。
近年、電子機器においては小型薄型化及びデータ処理の高速化のために、動作周波数の高周波化が求められており、半導体部品においては大幅に進展している。しかし、これらの半導体部品を実装して回路基板を構成する段階で、回路基板を高密度ファインパターン化すると、配線抵抗の増大、信号パターンの接近による寄生容量の増大を来し、そのためクロストークノイズの発生、発熱、消費電力増大などの回路特性の悪化を来し、小型化・高速化の障害になっている。そこで、実装スペースの削減及び高密度化により小型薄型化を実現し、かつ部品間の最短距離接続により低ノイズ化及び回路特性の改善を実現できるように、電子回路部品を基板の中に形成した部品内蔵基板が求められ、種々の構成例が提案されている(例えば、特許文献1参照。)。
このような部品内蔵基板の構成例を図6を参照して説明すると、部品内蔵基板101は、絶縁性基板101a、101b、101cを積層して構成されている。この部品内蔵基板101は、その外面及び内部に配線パターン102a、102b、102c、102dが形成されるとともに適宜にインナービア103にて相互に接続されており、かつ表面印刷抵抗104、内蔵キャパシタ105、内蔵抵抗106、表面実装ICチップ107、108などが配設されて配線パターン102a〜102dに接続されている。
内蔵キャパシタ105としては、図7に示すように、薄いフィルムコンデンサ110を埋め込んだもの、図8に示すように、内部電極111、112間に誘電体113を重ねたもの、図9に示すように、チップ型のセラミックコンデンサ114を埋め込んだものなどが考えられている。
なお、支持部材上に形成された電極上にカーボンナノチューブなどの針状の冷陰極部材を二次元アレイ状に配設して保持部材で保持して成る電子放出素子が知られている(特許文献2参照。)。
特開平11−220262号公報 特開2000−208028号公報
ところで、図6に示したような部品内蔵基板101における内蔵キャパシタ105とし
て、図7に示すようなフィルムコンデンサ110を内蔵した場合は薄くできるが、誘電率が小さく、容量が小さいため、所望の容量値を得ることが困難で、部品内蔵基板100の発展の阻害要因となっている。また、図8に示すように内部電極111、112と誘電体113を多層に重ねてキャパシタを構成すると、所望の容量は確保できても、構造が複雑になり、製造面、コスト面で現実的でないという問題がある。また、図9に示すようにチップ型のセラミックコンデンサを114をそのまま内蔵させると、基板自体が厚くなり、部品内蔵基板100を構成する意味が失われてしまうという問題がある。
なお、特許文献2に開示された技術は、冷陰極部材にカーボンナノチューブを用いた電子放出素子に関するものであり、部品内蔵基板におけるキャパシタの容量増大に係る技術に示唆を与えるものではない。
本発明は、上記従来の問題点に鑑み、薄型で高容量のキャパシタを有するキャパシタ内蔵基板及び薄型で高容量の電子回路用キャパシタを提供することを課題とする。
本発明のキャパシタ内蔵基板は、複数の絶縁性基板を積層して成る多層構造の基板内に、導電体層上に多数のカーボンナノチューブを配設して成る一対の電極をそのカーボンナノチューブを対向させかつ相互間に隙間をあけて配置し、電極のカーボンナノチューブ配置部の周縁部を絶縁性密封体を挟んで接合し、絶縁性密封体によって囲まれる内部に、液体誘電体を封入すると共に、一対の前記導電体層間の間隔を保持するためのスペーサを配設して成るキャパシタを内蔵させたものである。
この構成によると、導電体層上に多数のカーボンナノチューブを配設した電極を用いていることで、一対の電極を液体誘電体を介して対向配置した単層構成にて、電極の表面積を大幅に増大して容量を大きくでき、薄型でかつ容量の大きいキャパシタを有するキャパシタ内蔵基板を提供することができる。
また、本発明の電子回路用キャパシタは、導電体シート上に多数のカーボンナノチューブを配設して成る一対の電極をそのカーボンナノチューブを対向させかつ相互間に隙間をあけて配置し、電極のカーボンナノチューブ配置部の周縁部を絶縁性密封体を挟んで接合し、絶縁性密封体によって囲まれる内部に、液体誘電体を封入すると共に、一対の前記導電体シート間の間隔を保持するためのスペーサを配設したものである。
この構成によると、導電体シート上に多数のカーボンナノチューブを配設した電極を用いていることで、一対の電極を液体誘電体を介して対向配置した単層構成にて、電極の表面積を大幅に増大して容量を大きくでき、薄型でかつ容量の大きいキャパシタを得ることができる。
また、カーボンナノチューブ導電体シートの表面に略垂直に配置された構成とすると、表面積がより大きく増大することができ、微小なスペースで大きな表面積を確保できて好適である。
また、カーボンナノチューブを電気泳動法などを利用して印加電界の方向に配列させ、その基端部を保持部材を通して導電体シートに当接させるなどの工法にて、カーボンナノチューブの基端部が導電体シート上の保持部材に挿入されて固定されていると、カーボンナノチューブが安定した状態で導電体シートに接続されるので好適である。
また、保持部材が、エネルギー付加によって原子間結合が解離するとともに硬化処理可能な部材であると、カーボンナノチューブを配列する前にエネルギー付加によって原子間
結合を解離させ、配列後硬化処理することで生産性良く保持固定できて好適である。
本発明によれば、導電体層上に多数のカーボンナノチューブを配設した電極を用いていることで、一対の電極を液体誘電体を介して対向配置した単層構成にて、電極の表面積を大幅に増大して容量を大きくでき、薄型でかつ容量の大きいキャパシタを有するキャパシタ内蔵基板及び電子回路用キャパシタを得ることができる。
以下、本発明の一実施形態のキャパシタ内蔵基板について、図1〜図3を参照して説明する。
図1において、部品内蔵基板1は、複数の絶縁性基板1a、1b、1cを一体的に積層して構成され、中間の絶縁性基板1bの一部にキャパシタ2が構成されている。絶縁性基板1a、1cの外面側及び互いに対向する内側面には、それぞれ導電体層3、4が形成されており、かつキャパシタ2の配設部の内側面には、このキャパシタ2の電極を構成する導電体層5a、5bが形成されている。また、これら導電体層3、4、5a、5bは絶縁性基板1a、1b、1cに貫通形成されたインナビア6にて適宜に相互に接続されている。
キャパシタ2の電極を構成する一対の導電体層5a、5bの対向面上にはその表面に対して略垂直に起立した状態で多数の微小棒状導電部材としてのカーボンナノチューブ7が生成されている。導電体層5a、5bは、カーボンナノチューブ7の先端間に隙間があくように配置され、かつ導電体層5a、5bのカーボンナノチューブ7の配置部の周縁部が絶縁性密封体8を挟んで接合され、この絶縁性密封体8にて囲まれた空間の内部に液体誘電体9が封入されている。
液体誘電体9としては、純水、エチレン、純水とエチレングリコールの混合物、n−ヘキサンなどが好適に用いられる。
カーボンナノチューブ7として、例えば図2に示すように、導電体層5a、5bの上に直径D=10〜20nm、長さLがほぼ100nm程度のものを、配置ピッチ(中心距離)=30nm程度で生成すると、表面積が導電体層5a、5bの約6倍となり、両面で12倍になる。このようなカーボンナノチューブ7は、例えば陽極酸化膜中に規則正しく配設された細孔の中に析出させた金属触媒の触媒作用を利用して生成することができる。
また、図3に示すように、導電体層5a、5b間に柱状スペーサ10aや球状スペーサ10bなどのスペーサを介装しており、これにより、対向するカーボンナノチューブ7、7の先端間の隙間を精度良く一定に保持することができ、容量特性の安定性を確保することができる。
以上の本実施形態の部品内蔵基板1によれば、導電体層5a、5b上に多数のカーボンナノチューブ7を配設した電極を用いて構成したキャパシタ2を内蔵しているので、一対の電極が液体誘電体9を介して対向配置した単層構成でありながら、電極表面積を大幅に増大した大容量のキャパシタ2を構成でき、薄型でかつ容量の大きいキャパシタ2を有する部品内蔵基板1を得ることができる。
上記実施形態の説明では、導電体層5a、5bにカーボンナノチューブ7を生成させる例を説明したが、上記特許文献2(特開2000−208028号公報)に開示されているように、別途に製造された所定長さの多数のカーボンナノチューブ7を電気泳動法など
を利用して導電体層5a、5bに対して垂直方向に形成した印加電界の方向に配列させ、図4に示すように、カーボンナノチューブ7を二次元アレイ状に配置してその基端部を保持部材11を通して導電体層5a、5bの表面上に当接させて固定することもできる。そうすると、カーボンナノチューブ7を安定した状態で導電体層5a、5bに接続・固定することができて安定した容量特性が得られ、しかも導電体層5a、5bの表面上に多数のカーボンナノチューブ7を突出させたキャパシタ2の電極を生産性良く構成することができるという利点がある。
この保持部材11によるカーボンナノチューブ7の保持・固定に際しては、保持部材11として、ポリシランなど、光照射などのエネルギー付加によって原子間結合が解離するとともに、酸素雰囲気中での加熱処理によって硬化処理可能な部材を用いるのが好適である。この場合、カーボンナノチューブ7の二次元アレイ状の配置に対応する開口を形成したマスクを通して保持部材11に光照射を行って原子間結合を解離させ、その解離した部分に電気泳動法などを利用してカーボンナノチューブ7の基端部を挿入させ、その後保持部材11を硬化させる保持・固定方法が好適である。また、この保持・固定方法によれば、カーボンナノチューブ7の配設状態を、マスクによって任意に制御することができる利点がある。
上記実施形態の説明では、導電体層5a、5bに生成若しくは保持固定したカーボンナノチューブ7、7の先端同士を間隙をあけて対向配置した例を図示したが、図5に示す参考例のように、一方の導電体層5aに配設したカーボンナノチューブ7、7・・・の間に、他方の導電体層5bに配設したカーボンナノチューブ7、7・・・が入り込み、これらのカーボンナノチューブ7、7間及びカーボンナノチューブ7の先端と導電体層5a、5bとの間に液体誘電体9が充填されたほぼ均等な隙間が形成されるようにすると、一層表面積を増大することができ、容量の大きいキャパシタを構成できる。
以上の実施形態の説明では、キャパシタ2を内蔵した部品内蔵基板1についてのみ説明したが、本発明は部品内蔵基板1に限らず、単独の電子回路用部品としてのキャパシタに適用することができ、そうすると電極の表面積を飛躍的に増大できるため、小型・薄型で大容量のキャパシタを得ることができる。
本発明に係るキャパシタは、導電体層上に多数のカーボンナノチューブを配設した電極を用いていることで、一対の電極を液体誘電体を介して対向配置した単層構成にて、電極の表面積を大幅に増大して容量を大きくできるので、薄型でかつ容量の大きいキャパシタを有するキャパシタ内蔵基板及び単独の電子回路用部品としてのキャパシタに有用である。
本発明の一実施形態の部品内蔵基板の構成を示す模式断面図である。 同実施形態のカーボンナノチューブの配設状態を示す斜視図である。 同実施形態のスペーサの配設状態を示す断面図である。 本発明の他の実施形態の部品内蔵基板におけるカーボンナノチューブの配設状態を示す断面図である。 本発明の参考例における部品内蔵基板の構成を示す模式断面図である。 従来例の部品内蔵基板の構成を示す断面図である。 フィルムコンデンサを内蔵した部品内蔵基板の要部の断面図である。 多層構成のコンデンサを内蔵した部品内蔵基板の要部の断面図である。 セラミックコンデンサを内蔵した部品内蔵基板の要部の断面図である。
符号の説明
1 部品内蔵基板
1a、1b、1c 絶縁性基板
2 キャパシタ
5a、5b 導電体層
7 カーボンナノチューブ(微小棒状導電部材)
8 絶縁性密封体
9 液体誘電体
11 保持部材

Claims (10)

  1. 複数の絶縁性基板を積層して成る多層構造の基板内に、導電体層上に多数のカーボンナノチューブを配設して成る一対の電極をそのカーボンナノチューブを対向させかつ相互間に隙間をあけて配置し、電極のカーボンナノチューブ配置部の周縁部を絶縁性密封体を挟んで接合し、絶縁性密封体によって囲まれる内部に、液体誘電体を封入すると共に、一対の前記導電体層間の間隔を保持するためのスペーサを配設して成るキャパシタを内蔵させたことを特徴とするキャパシタ内蔵基板。
  2. カーボンナノチューブが導電体層の表面に略垂直に配置されたことを特徴とする請求項1記載のキャパシタ内蔵基板。
  3. スペーサが柱状スペーサ又は球状スペーサであることを特徴とする請求項1又は2記載のキャパシタ内蔵基板。
  4. カーボンナノチューブは、導電体層上の保持部材にその基端部が挿入されて固定されていることを特徴とする請求項1、2又は3記載のキャパシタ内蔵基板。
  5. 保持部材は、エネルギー付加によって原子間結合が解離するとともに硬化処理可能な部材であることを特徴とする請求項4記載のキャパシタ内蔵基板。
  6. 導電体シート上に多数のカーボンナノチューブを配設して成る一対の電極をそのカーボンナノチューブを対向させかつ相互間に隙間をあけて配置し、電極のカーボンナノチューブ配置部の周縁部を絶縁性密封体を挟んで接合し、絶縁性密封体によって囲まれる内部に、液体誘電体を封入すると共に、一対の前記導電体シート間の間隔を保持するためのスペーサを配設したことを特徴とする電子回路用キャパシタ。
  7. カーボンナノチューブ導電体シートの表面に略垂直に配置されたことを特徴とする請求項6記載の電子回路用キャパシタ。
  8. スペーサが柱状スペーサ又は球状スペーサであることを特徴とする請求項6又は7記載
    の電子回路用キャパシタ。
  9. カーボンナノチューブは、導電体シート上の保持部材にその基端部が挿入されて固定されていることを特徴とする請求項6、7又は8記載の電子回路用キャパシタ。
  10. 保持部材は、エネルギー付加によって原子間結合が解離するとともに硬化処理可能な部材であることを特徴とする請求項9記載の電子回路用キャパシタ。
JP2003325634A 2003-09-18 2003-09-18 キャパシタ内蔵基板及び電子回路用キャパシタ Expired - Fee Related JP4293437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003325634A JP4293437B2 (ja) 2003-09-18 2003-09-18 キャパシタ内蔵基板及び電子回路用キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003325634A JP4293437B2 (ja) 2003-09-18 2003-09-18 キャパシタ内蔵基板及び電子回路用キャパシタ

Publications (2)

Publication Number Publication Date
JP2005093749A JP2005093749A (ja) 2005-04-07
JP4293437B2 true JP4293437B2 (ja) 2009-07-08

Family

ID=34456026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325634A Expired - Fee Related JP4293437B2 (ja) 2003-09-18 2003-09-18 キャパシタ内蔵基板及び電子回路用キャパシタ

Country Status (1)

Country Link
JP (1) JP4293437B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262967B2 (en) 2017-08-16 2019-04-16 Samsung Electronics Co., Ltd. Semiconductor packages

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085789B1 (ko) * 2016-02-29 2020-03-06 스몰텍 에이비 인터포저 디바이스 및 인터포저 디바이스 제조방법
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
KR20210073514A (ko) 2018-10-18 2021-06-18 스몰텍 에이비 이산 금속 절연체 금속(mim) 에너지 저장 구성 요소 및 제조 방법
WO2022113843A1 (ja) * 2020-11-27 2022-06-02 株式会社村田製作所 キャパシタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262967B2 (en) 2017-08-16 2019-04-16 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
JP2005093749A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
JP5458821B2 (ja) 積層セラミックコンデンサ
KR100944098B1 (ko) 적층 세라믹 커패시터
US20080223603A1 (en) Capacitor embedded printed circuit board
US7457103B2 (en) Solid electrolytic capacitor which can easily be lowered in ESL
US20080295310A1 (en) Multi-terminal type laminated capacitor and manufacturing method thereof
JP2010129737A (ja) 電子部品及び電子部品内蔵基板
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
JP2006237520A (ja) 薄型多端子コンデンサおよびその製造方法
JPH0513961A (ja) 多層配線板
JP4293437B2 (ja) キャパシタ内蔵基板及び電子回路用キャパシタ
JP2000058376A (ja) セラミックコンデンサ
JP2004266110A (ja) 電子部品
JP2006121046A (ja) 回路基板
JP2000223357A (ja) 積層セラミックコンデンサ
JP2002237431A (ja) 固体電解コンデンサ及びその製造方法
KR100882608B1 (ko) 캐비티 캐패시터의 제작 방법 및 캐비티 캐패시터가 내장된인쇄회로기판
JP2007115759A (ja) 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
JP2006073791A (ja) 表面実装薄型コンデンサ
JP2004343995A (ja) 三次元配置された回路キャリアを有する電源回路及びその製造方法
KR102126420B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP2002353073A (ja) 回路モジュール
JP2950587B2 (ja) 固体電解コンデンサおよびその製造方法
JP2003086755A (ja) ハイブリッドモジュール
JP3468043B2 (ja) 積層圧電体トランス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees