KR101707796B1

KR101707796B1 - 적층 세라믹 전자부품 및 그 제조방법

Info

Publication number: KR101707796B1
Application number: KR1020120008978A
Authority: KR
Inventors: 와타루 오가와; 마코토 오가와; 마사히토 사루반; 토시유키 이와나가; 아키히로 모토키
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2011-02-01
Filing date: 2012-01-30
Publication date: 2017-02-17
Also published as: CN102623178A; US8520362B2; JP2012160586A; KR20120089199A; CN102623178B; US20120194031A1

Abstract

부품 본체에서의 복수의 내부전극의 노출단에 석출한 도금 석출물을 성장시킴으로써 형성된 도금막을 가지고 외부전극을 형성하는 경우, 내부전극의 노출 정도를 충분한 것으로 하기 위해, 부품 본체에 대하여 연마 처리가 실시되는데, 연마 시간이 길어지면 외부전극의 고착력이 저하하는 경우가 있다.
연마 처리에 있어서 부품 본체(2)의 능선부에 형성되는 R 모따기부(31)의 곡률반경이 0.01mm이하로 억제되는 동시에, 내부전극(11,12)의 단면(7,8)에의 노출단(15,18)은 1㎛이하의 들어간 길이로 단면(7,8)으로부터 움푹 들어가 위치하고 있는 상태가 된다. 그 때문에, 연마 처리를 위해 이온 밀링법이 적합하게 채용된다. 외부전극(21,22)이 되는 도금막은 부품 본체(2)의 단면(7,8)으로부터 R 모따기부(31)를 넘어 연장되고, 그 끝 가장자리를 주면(3,4) 및/또는 측면상에 위치시키도록 형성된다.

Description

적층 세라믹 전자부품 및 그 제조방법{LAMINATED CERAMIC ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREFOR}

이 발명은 적층 세라믹 전자부품 및 그 제조방법에 관한 것으로서, 특히 외부전극의 적어도 일부가 복수의 내부전극과 전기적으로 접속되도록 하여 직접 도금에 의해 형성된 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.

적층 세라믹 전자부품의 일례로서의 적층 세라믹 콘덴서의 외부전극은, 통상 부품 본체의 단부(端部)에 도전성 페이스트를 도포하고, 베이킹함으로써 형성되어 있다. 그러나 이 방법에 의해 형성된 외부전극은 그 두께가 수십㎛~수백㎛로 크다. 따라서, 적층 세라믹 콘덴서의 치수를 일정의 규격값에 들어가게 하기 위해서는, 이 외부전극의 체적을 확보할 필요가 생기는 만큼, 소망하지 않아도 정전 용량 확보를 위한 실효 체적을 감소시킬 필요가 생겼다.

이에 대하여, 예를 들면 일본국 공개특허공보 소63-169014호(특허문헌 1)에는, 부품 본체의 내부전극이 노출된 측벽면의 전면에 대하여, 측벽면에 노출된 내부전극이 단락(短絡)되도록, 무전해 도금에 의해 도전성 금속막을 석출시켜 이 도전성 금속막을 외부전극으로 하는 것이 개시되어 있다. 이 특허문헌 1에 기재된 기술에 의하면, 외부전극의 체적을 줄일 수 있고, 따라서 정전 용량 확보를 위한 실효 체적을 늘릴 수 있다.

특허문헌 1에 기재되어 있는 외부전극의 형성방법과 같이, 내부전극이 노출된 단부에 직접 도금을 행할 경우, 내부전극의 노출단은 부품 본체로부터 충분히 노출되어 있지 않으면 도금의 석출핵으로서 충분히 기능할 수 없다. 또한 내부전극의 노출단이 충분히 노출되어 있다는 것은, 내부전극의 노출단이 반드시 부품 본체의 외표면에 대하여 동일 높이의 면으로 되어 있거나 돌출되어 있는 경우에 한정되지 않고, 부품 본체의 외표면으로부터 움푹 들어가 있어도, 그 들어간 길이가 비교적 짧은 경우도 포함된다.

그러나 통상의 경우, 소성된 그대로의 부품 본체에서는, 내부전극의 노출단은 부품 본체로부터 충분히 노출되어 있지 않은 경우가 많고, 그 때문에 외부전극이 되는 도금막의 피복율이 낮아져 버리는 경우가 있다. 또한 외부전극과 부품 본체의 밀착성은 주로 내부전극과 도금막의 접합 부분에서 확보하고 있는데, 내부전극의 노출단이 충분히 노출되어 있지 않으면, 내부전극과 도금막 사이에서 충분한 접합 상태를 얻을 수 없고, 그 때문에 외부전극과 부품 본체의 밀착성이 낮아지며, 특히 도금막의 둘레 가장자리부와 부품 본체 사이에 틈이 생겨 내습성의 저하를 초래하기 쉽다.

그 때문에 종래는 도금 공정의 전처리로서, 부품 본체에서의 적어도 내부전극의 노출단이 존재하는 면에 대하여 연마가 실시되고, 그것에 의해 내부전극의 노출단을 부품 본체로부터 충분히 노출시키는 것이 행해지고 있다. 상술한 연마에는 일반적으로, 예를 들면 샌드 블라스트법이나 배럴 연마법이 적용되고 있다. 그러나 샌드 블라스트법이나 배럴 연마법을 적용하여 내부전극의 노출 정도를 확보하기 위해서는 일정 이상의 비교적 긴 처리 시간이 필요했다.

한편, 상술과 같이 내부전극의 노출 정도를 확보하는 것을 목적으로 하여 실시되어야 할 샌드 블라스트법이나 배럴 연마법에 의한 연마 공정임에도 불구하고, 그 처리 시간이 길어지면, 오히려 도금막의 단부의 고착력이 저하하여 내습성이 저하하는 경우가 있었다.

동일한 문제는 적층 세라믹 콘덴서 이외의 적층 세라믹 전자부품에 대해서도 조우할 수 있다.

일본국 공개특허공보 소63-169014호

이 발명의 목적은 상기와 같은 문제를 해결할 수 있는 적층 세라믹 전자부품 및 그 제조방법을 제공하고자 하는 것이다.

본건 발명자는 연마에 의해 부품 본체의 능선부에서의 R 모따기(R chamfering)가 진행되기 때문에, 연마 시간이 보다 길어지면, 그에 따라 부품 본체의 능선부에서 R 모따기부의 곡률반경을 보다 큰 것으로 해버리는 것이 상술한 문제와 관계되어 있는 것이 아닐까 하는 추측 아래, 예의 검토한 결과, 부품 본체의 능선부의 곡률반경을 일정값 이하로 제어하도록 연마 공정을 실시함으로써, 도금막의 단부의 고착력이 저하하는 것을 방지할 수 있는 것을 발견하여 이 발명을 이루기에 이른 것이다.

이 발명은 서로 대향하는 1쌍의 주면(主面), 서로 대향하는 1쌍의 측면 및 서로 대향하는 1쌍의 단면(端面)을 가지고, 주면이 연장되는 방향으로 연장되면서 1쌍의 주면을 연결하는 방향으로 적층된 복수의 세라믹층과 세라믹층간의 복수의 계면을 따라 배치된 복수의 내부전극을 포함하며, 복수의 내부전극의 각 단부가 1쌍의 단면의 어느 한쪽으로 노출되어 있는 거의 직방체 형상의 부품 본체와, 복수의 내부전극에 전기적으로 접속되도록 단면상에 직접 형성된 도금막을 포함하는 외부전극을 포함하는 적층 세라믹 전자부품에 우선 적합한 것으로서, 상술한 기술적 과제를 해결하기 위해, 다음과 같은 구성을 포함하는 것을 특징으로 하고 있다.

즉, 부품 본체의 능선부에는 R 모따기부가 형성되는데, 이 R 모따기부의 곡률반경이 0.01mm이하로 되는 것을 특징으로 하는 동시에, 외부전극의 도금막은 단면으로부터 R 모따기부를 넘어 연장되고, 그 끝 가장자리를 주면 및/또는 측면상에 위치시키고 있는 것을 특징으로 하고 있다.

바람직하게는 내부전극의 단면에의 노출단은 단면으로부터 돌출되어 위치하고 있거나, 1㎛이하의 들어간 길이로 단면으로부터 움푹 들어가 위치하고 있다.

이 발명은 또한 적층 세라믹 전자부품의 제조방법에도 적합하다.

이 발명에 따른 적층 세라믹 전자부품의 제조방법에서는, 서로 대향하는 1쌍의 주면, 서로 대향하는 1쌍의 측면 및 서로 대향하는 1쌍의 단면을 가지고, 주면이 연장되는 방향으로 연장되면서 1쌍의 주면을 연결하는 방향으로 적층된 복수의 세라믹층과 세라믹층간의 복수의 계면을 따라 배치된 복수의 내부전극을 포함하며, 복수의 내부전극의 각 단부가 1쌍의 단면의 어느 한쪽에 노출되어 있는 거의 직방체 형상의 부품 본체가 우선 준비된다.

이어서, 부품 본체의 표면을 연마하는 연마 공정이 실시된다. 이 연마 공정에 있어서, 부품 본체의 능선부에 R 모따기부가 형성되는데, R 모따기부의 곡률반경은 0.01mm이하가 되도록 제어된다.

이어서, 복수의 내부전극에 전기적으로 접속되도록, 단면상에 외부전극의 적어도 일부가 되는 도금막을 직접 형성하는 도금 공정이 실시된다. 이때, 도금막은 단면으로부터 R 모따기부를 넘어 연장되고, 그 끝 가장자리를 주면 및/또는 측면상에 위치시키도록 도금 조건이 선택된다.

이 발명에 따른 적층 세라믹 전자부품의 제조방법에 있어서, 상술한 연마 공정의 결과, 부품 본체는 내부전극의 단면에의 노출단이 단면으로부터 돌출되어 위치하고 있거나, 1㎛이하의 들어간 길이로 단면으로부터 움푹 들어가 위치하고 있는 상태가 되는 것이 바람직하다.

또한 연마 공정은 이온 밀링법(ion-milling)을 적용하여 실시되는 것이 바람직하다.

이 발명에 의하면, 부품 본체의 능선부에 R 모따기가 형성되어도, 외부전극의 적어도 일부가 되는 도금막의 단부의, 부품 본체에 대한 고착력이 저하하는 것을 억제할 수 있다. 따라서, 도금막의 씰(seal)성이 높게 유지되고, 따라서 적층 세라믹 전자부품의 내습성을 높게 유지할 수 있다. 이것은 도금막이 단면으로부터 R 모따기부를 넘어 연장되고, 그 끝 가장자리를 주면 및/또는 측면상에 위치시키면서, 부품 본체의 능선부에 형성되는 R 모따기부의 곡률반경이 0.01mm이하가 됨으로써, 능선부에 있어서, 도금막과 부품 본체 사이에서의 조이는 힘, 바꿔 말하면 앵커(anchor) 효과가 높아지기 때문으로 추측된다.

이 발명에 있어서, 내부전극의 노출단이 단면으로부터 돌출되어 위치하고 있거나, 1㎛이하의 들어간 길이로 단면으로부터 움푹 들어가 위치하고 있는 상태가 되면, 내부전극의 노출단을 도금의 석출핵으로서 충분히 기능시키고, 그것에 의해, 도금막의 피복율을 향상시키면서, 내부전극과 도금막 사이에서 충분한 접합 상태를 얻을 수 있다.

연마 공정이 이온 밀링법을 적용하여 실시되면, 상술한 바와 같은 내부전극의 노출 정도를 실현하면서도, 부품 본체의 능선부에 형성되는 R 모따기부의 곡률반경을 너무 크게 하지 않고 0.01mm이하로 억제하는 것이 용이하다.

도 1은 이 발명의 한 실시형태에 의한 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서(1)를 나타내는 단면도이다.
도 2는 도 1에 나타낸 적층 세라믹 콘덴서(1)에 포함하는 부품 본체(2)를 나타내는 사시도이다.
도 3은 도 2에 나타낸 부품 본체(2)의 내부 구조를 나타내는 평면도이며, (A)는 제1의 내부전극(11)이 위치하는 면을 따르는 단면을 나타내고, (B)는 제2의 내부전극(12)이 위치하는 면을 따르는 단면을 나타낸다.
도 4는 도 2에 나타낸 부품 본체(2)의 내부전극(11)의 노출단(15) 근방을 확대하여 나타내는 단면도이다.
도 5는 도 1에 나타낸 적층 세라믹 콘덴서(1)의 외부전극(21)의 끝 가장자리 근방을 확대하여 나타내는 단면도이다.

도 1에 나타내는 바와 같이, 이 발명의 한 실시형태에 의한 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서(1)는 부품 본체(2)를 포함하고 있다. 부품 본체(2)는 서로 대향하는 제1 및 제2의 주면(3 및 4), 서로 대향하는 제1 및 제2의 측면(5 및 6), 그리고 서로 대향하는 제1 및 제2의 단면(7 및 8)을 가지는 거의 직방체 형상을 이루고 있다.

부품 본체(2)는 도 1에 잘 나타나 있는 바와 같이, 주면(3 및 4)이 연장되는 방향으로 연장되면서 1쌍의 주면(3 및 4)을 연결하는 방향으로 적층된 복수의 세라믹층(9)과 세라믹층(9)간의 복수의 계면을 따라 배치된 각각 복수의 제1 및 제2의 내부전극(11 및 12)을 포함한다. 제1의 내부전극(11)과 제2의 내부전극(12)은 적층방향으로 보아 교대로 배치된다. 또한 세라믹층(9)은 유전체 세라믹으로 구성된다.

제1의 내부전극(11)은 도 3(A)에 잘 나타나 있는 바와 같이, 대향부(13)와 대향부(13)로부터 제1의 단면(7) 방향으로 연장되는 인출부(14)를 가지고, 인출부(14)의 단부에는 제1의 단면(7)에 노출되는 노출단(15)이 형성되어 있다. 제2의 내부전극(12)은 도 3(B)에 나타내는 바와 같이, 제1의 내부전극(11)의 대향부(13)에 세라믹층(9)을 통해 대향하는 대향부(16)와 대향부(16)로부터 제2의 단면(8) 방향으로 연장되는 인출부(17)를 가지며, 인출부(17)의 단부에는 제2의 단면(8)에 노출되는 노출단(18)이 형성되어 있다.

내부전극(11 및 12)은 예를 들면 니켈을 주성분으로 하고 있다.

부품 본체(2)의 제1의 단면(7)상에는, 제1의 내부전극(11)에 전기적으로 접속되도록 제1의 외부전극(21)이 형성되고, 제2의 단면(8)상에는 제2의 내부전극(12)에 전기적으로 접속되도록 제2의 외부전극(22)이 형성된다. 이들 제1 및 제2의 외부전극(21 및 22)은, 이 실시형태에서는 단면(7 및 8)상에 직접 형성되는 도금막으로 구성된다. 또한 도금막은 전해 도금 또는 무전해 도금의 어느 하나에 의해 형성되어도 된다. 또한 도금막은 복수의 도금층, 예를 들면 Cu 도금층, 그 위의 Ni 도금층 및 그 위의 Sn 도금층으로 구성되어도 된다.

이하에 적층 세라믹 콘덴서(1)의 제조방법을 설명함으로써 이 발명의 특징이 되는 구성을 분명하게 한다.

우선, 상술한 바와 같은 구조를 가지는 부품 본체(2)를 얻은 후, 내부전극(11 및 12)의 노출단(15 및 18)의 노출 정도를 충분한 것으로 하기 위해, 부품 본체(2)의 표면이 연마 처리된다. 노출단(15)에 대하여 도시한 도 4를 참조하여 설명하면, 이 연마에 의해 점선으로 나타내는 바와 같이, 노출단(15 및 18)이 각각 단면(7 및 8)으로부터 돌출되어 위치하거나, 실선으로 나타내는 바와 같이 단면(7 및 8)으로부터 움푹 들어가 있는 경우에도 들어간 길이(L)가 1㎛이하가 되게 된다. 이러한 노출 정도로 선택되면, 노출단(15 및 18)을 도금의 석출핵으로서 충분히 기능시킬 수 있다.

상술의 연마 처리는 동시에 부품 본체(2)의 능선부에 R 모따기부(31)를 형성한다. R 모따기부(31)는 도 5에 나타내는 바와 같이 그 곡률반경 R이 0.01mm이하가 되도록 제어된다. 곡률반경 R은 연마 처리의 시간이 길어지면, 그에 따라 커지기 때문에, 0.01mm이하로 억제하기 위해서는 비교적 단시간으로 연마 처리를 마칠 수 있는 것이 중요하다.

이에 관하여, 연마 처리를 위해 샌드 블라스트법이나 배럴 연마법을 적용하면, 상술한 바와 같은 충분한 노출 정도를 얻기 위해서는, 비교적 긴 연마 처리 시간이 필요하기 때문에, 소망하지 않아도 곡률반경이 커지는 경향이 있어, 적정한 노출 정도 조건과 적정한 곡률반경 조건을 양립시키는 것이 곤란하다.

그리하여, 충분한 노출 정도를 확보하면서도 곡률반경 R을 0.01mm이하로 억제하는 것이 용이한 연마방법으로서, 예를 들면 이온 밀링법이 유리하게 채용된다. 연마 처리를 위해 이온 밀링법을 적용하면, 적정한 노출 정도 조건과 적정한 곡률 반경 조건을 양립시키는 것이 용이하다. 또한 이러한 조건을 만족할 수 있는 연마방법은 이온 밀링법에는 한정되지 않는다.

다음으로, 각각 복수의 제1 및 제2의 내부전극(11 및 12)에 각각 전기적으로 접속되도록, 단면(7 및 8)상에 제1 및 제2의 외부전극(21 및 22)이 되는 도금막을 직접 형성하는 도금 공정이 실시된다. 도금 공정에서는 전해 도금 및 무전해 도금의 어느 것이 적용되어도 되지만, 촉매 등에 의한 전처리가 불필요한 점에서 전해 도금을 적용하는 것이 바람직하다.

도금 공정에 있어서, 도금액 중의 금속 이온은 부품 본체(2)에서의 내부전극(11 및 12)의 각각의 노출단(15 및 18)에 석출하고, 이 석출한 도금 석출물, 즉 도금막은 우선 단면(7 및 8)상에서 성장하여, 내부전극(11 및 12)의 각각의 서로 이웃하는 노출단(15 및 18)을 적층방향으로 가교하는 상태가 된다. 그리고, 도금막은 결국 단면(7 및 8)의 각각으로부터 R 모따기부(31)를 넘어 연장되고, 그 끝 가장자리를 주면(3 및 4) 및 측면(5 및 6)상에 위치시키게 될 때까지 성장한다.

상술한 바와 같이, 도금 성장이 면 방향으로 생기기 쉽게 하기 위해, 예를 들면 도금 바스(bath)의 온도를 비교적 높게 하거나, 하지(下地)가 되는 세라믹 재료를 티탄산바륨계인 것으로 하는 대책이 강구되는 것이 바람직하다.

또한 도금막은 예를 들면 구리를 주성분으로 하는 것이 바람직하다. 구리는 양호한 도전성을 나타내면서, 도금 처리시의 스로잉 파워(throwing power)가 양호하므로, 도금 처리의 능률화를 도모할 수 있으면서, 외부전극(21 및 22)의 부품 본체(2)에 대한 고착력을 높일 수 있기 때문이다.

다음으로 세정이 행해진 후 열처리된다. 열처리 온도로서는 예를 들면 600℃이상, 바람직하게는 800℃이상의 온도가 채용된다. 이 열처리에 의해 도금막의 부품 본체(2)에의 고착력이 높아진다.

다음으로, 필요에 따라, 상기 도금막상에 적어도 1층으로 이루어지는 상층 도금막이 형성된다. 하지의 도금막이 상술과 같이 구리를 주성분으로 하는 경우, 상층 도금막은 예를 들면 니켈을 주성분으로 하는 도금층으로 이루어지는 솔더 배리어층과, 솔더 젖음성을 부여하기 위해 솔더 배리어층상에 형성되는, 주석 또는 금을 주성분으로 하는 도금층으로 이루어지는 솔더 젖음성 부여층으로 이루어지는 2층 구조가 된다.

상술의 상층 도금막의 형성 후 세정이 행해지고 적층 세라믹 콘덴서(1)가 완성된다.

또한 도시한 적층 세라믹 콘덴서(1)는 2개의 외부전극(21 및 22)을 포함하는 2단자형의 것인데, 이 발명은 3단자 이상의 다단자형의 적층 세라믹 콘덴서에도 적용할 수 있다. 3단자 이상의 다단자형의 적층 세라믹 콘덴서의 경우에는, 외부전극이 되는 도금막은 부품 본체의 단면으로부터 R 모따기부를 넘어 연장되고, 그 끝 가장자리를 주면 및 측면의 어느 한쪽 위에만 위치시키고 있는 설계가 될 가능성이 높다.

또한 이 발명은 적층 세라믹 콘덴서 이외의 적층 세라믹 전자부품에도 적용될 수 있다. 예를 들면 인덕터, 서미스터, 압전 부품 등을 구성하는 적층 세라믹 전자부품에 대해서도 이 발명을 적용할 수 있다. 따라서, 적층 세라믹 전자부품의 기능에 따라, 세라믹층은 유전체 세라믹 외에 자성체 세라믹, 반도체 세라믹, 압전체 세라믹 등으로 구성될 수 있다.

다음으로 이 발명에 의한 효과를 확인하기 위해 실시한 실험예에 대하여 설명한다.

이 실험예에서는 이하와 같은 공정에 따라 시료가 되는 적층 세라믹 콘덴서를 제작하였다.

(1)부품 본체 준비

(2)부품 본체 연마

(3)전해 구리 도금에 의한 하지 도금막 형성

(4)열처리

(5)전해 니켈 도금에 의한 상층 제1 도금막 형성

(6)전해 주석 도금에 의한 상층 제2 도금막 형성

상기 (1)~(6)의 각 공정의 상세는 이하와 같다.

(1)부품 본체 준비

도 1 및 도 2에 나타내는 바와 같은 구조를 가지는 적층 세라믹 콘덴서용 부품 본체를 준비하였다. 이 부품 본체는 길이 1.0mm, 폭 0.5mm 및 높이 0.5mm이며, 세라믹층이 티탄산바륨계 유전체 세라믹으로 이루어지고, 내부전극이 니켈을 주성분으로 하며, 서로 이웃하는 내부전극간의 세라믹층의 각 두께가 1㎛이고, 내부전극의 각 두께가 1㎛이며, 내부전극이 형성되지 않는 외층부의 각 두께가 50㎛였다.

(2)부품 본체 연마

다음으로, 상기 부품 본체에 대하여, 소성 후 표 1의 "연마방법"의 란에 나타내는 바와 같이, 샌드 블라스트, 배럴 연마 또는 이온 밀링의 어느 하나의 방법으로 연마 처리를 실시하였다.

샌드 블라스트법은 구멍이 뚫린 도가니상의 용기에 부품 본체를 투입하고, 이 용기를 회전시키면서, 그 안에 들어 있는 부품 본체 전체를 향해 SiC로 이루어지는 연마재를 분사함으로써, 부품 본체의 표면을 깎아, 부품 본체에서의 내부전극의 노출단을 충분히 노출시키도록 실시한 것으로, 샌드 블라스트 조건은 에어 압력: 0.1MPa, 시간: 60분간으로 하였다.

배럴 연마는 밀폐된 용기에 부품 본체와 연마재와 순수를 투입하고, 이 용기를 회전시키면서, 그 안에 들어 있는 부품 본체 전체를 연마하여, 부품 본체에서의 내부전극의 노출단을 충분히 노출시키도록 실시한 것으로, 배럴 연마 조건은 회전수: 120rpm, 시간: 40분간으로 하였다.

이온 밀링법은 가속 전압: 6kV, 빔 입사 각도: 15°, 가스종: Ar, 시간: 15분간의 조건으로 실시하고, 부품 본체에서의 내부전극의 노출단을 충분히 노출시켰다.

표 1의 "곡률반경"의 란에는 연마 공정 후의 부품 본체의 능선부에 형성된 R 모따기부의 곡률반경이 나타나 있다. 또한 표 1의 "내부전극의 들어간 길이"의 란에는 연마 공정 후의 내부전극의 노출단의 단면으로부터의 들어간 길이가 나타나 있다.

(3)전해 구리 도금에 의한 하지 도금막 형성

다음으로, 각 시료에 대하여 20ml의 체적분의 부품 본체를 용적 300ml의 수평 회전 배럴 중에 투입하고, 그와 더불어 지름 0.4mm의 미디어를 70ml 투입하는 동시에, 교반볼로서 지름 8.0mm의 나일론 피복 철구(鐵球)를 50cc 투입하여, 배럴을 회전수 20rpm으로 회전시키면서 전해 구리 도금을 실시하였다.

이 전해 구리 도금에서는 우선 이하의 Cu 스트라이크 바스를 사용하면서 Cu 스트라이크 도금을 실시하였다.

·피로인산구리 3수화물: 14g/L(Cu 농도: 5g/L)

·피로인산칼륨: 120g/L

·옥살산칼륨: 10g/L

·pH: 8.7(폴리인산/수산화칼륨)

·바스 온도: 25℃

이어서, 순수에 의한 세정을 실시한 후, 이하의 시크 Cu 바스(thick Cu bath)를 사용하면서, 시크 Cu 도금(thick Cu plating)을 실시하였다. 시크 Cu 도금은 전의 Cu 스트라이크 도금과의 합계로 7㎛의 막 두께가 얻어질 때까지 실시하였다.

<시크 Cu 바스>

·우에무라 고교사 제품 "피로 브라이트 프로세스(pyro-Bright Process)

·pH: 8.6

·바스 온도: 55℃

이어서, 순수에 의한 세정을 실시하였다.

(4)열처리

다음으로 질소 분위기 중에 있어서 800℃의 온도로 20분간 유지하는 열처리를 실시하였다.

(5)전해 니켈 도금에 의한 상층 제1 도금막 형성

다음으로, 각 시료에 대하여, 20ml의 체적분의 부품 본체를 드럼의 용적이 300ml이며, 지름이 70mm인 수평 회전 배럴 중에 투입하고, 그와 더불어 지름 0.45mm의 Sn-Ag-Cu제 미디어를 40ml 투입하는 동시에, 교반볼로서 지름 8.0mm의 나일론 피복 철구를 50cc 투입하여, 배럴 회전수 20rpm으로 회전시키면서 전해 니켈 도금을 실시하였다.

이 전해 니켈 도금에서는 이하의 와트 바스(Watts bath)를 사용하여 5㎛의 막 두께의 니켈 도금막을 얻었다.

<와트 바스>

·황산니켈: 300g/L

·염화니켈: 45g/L

·붕산: 40mg/L

·pH: 4.0

·바스 온도: 55℃

이어서, 순수에 의한 세정을 실시하였다.

(6)전해 주석 도금에 의한 상층 제2 도금막 형성

다음으로, 전해 주석 도금 바스로서 중성 주석 도금 바스를 사용한 것을 제외하고, 상기 전해 니켈 도금과 같은 장치 및 조건으로 전해 주석 도금을 실시하여 3㎛의 막 두께의 주석 도금막을 얻었다.

이상과 같이 하여, 구리 도금막, 니켈 도금막 및 주석 도금막으로 이루어지는 외부전극을 부품 본체의 단면을 포함하는 단부상에 형성하였다.

이어서, 순수에 의한 세정을 실시한 후 공기 중에서 80℃의 온도로 15분간 건조하였다.

이상과 같이 하여 얻어진 각 시료에 따른 적층 세라믹 콘덴서에 대하여, 표 1에 나타내는 바와 같이 "씰성 불량율" 및 "성막성(成膜性)"을 평가하였다.

"씰성 불량율"은 전 시료 수 500개 중에 있어서의 내습 부하 시험에서의 불량 시료 수의 비율을 구한 것으로, 각 시료에 따른 적층 세라믹 콘덴서를 기판에 솔더 실장한 상태로, 온도 125℃ 및 상대 습도 95%의 환경하에서, 적층 세라믹 콘덴서에 전압 6.3V를 1000시간 인가하는 내습 부하 시험을 실시한 후, IR(절연 저항)이 1×10⁷Ω미만이 된 시료를 불량으로 판정하였다.

"성막성"은 각 시료에 따른 적층 세라믹 콘덴서에 대하여, 부품 본체의 단면상에 외부전극이 적정하게 형성되어 있는지 아닌지를 평가한 것으로, 외부전극이 적정하게 형성되어 있는 것을 "○"로 나타내고, 그렇지 않은 것을 "×"로 나타내고 있다.

표 1로부터 알 수 있듯이, 시료 1~6에서는 "내부전극의 들어간 길이"가 1㎛이하가 되어, 그 결과 "성막성"이 "○"가 되었다.

시료 1~6 중 "곡률반경"이 0.01mm이하인 시료 3, 5 및 6에서는 모두 "씰성 불량율"이 0%이며, 양호한 씰성을 나타내었다. 한편, "곡률반경"이 0.01mm를 넘는 시료 1, 2 및 4에서는 모두 "씰성 불량율"이 0%로는 되지 않았다.

이 때문에 시료 3, 5 및 6이 뛰어난 것을 알 수 있다. "연마방법"에 주목하면, 이들 시료 3, 5 및 6과 같이 "내부전극의 들어간 길이"를 1㎛이하로 하면서, "곡률반경"을 0.01mm이하로 하기 위해서는 "연마방법"으로서 이온 밀링법을 채용하는 것이 적합하다고 할 수 있다.

1: 적층 세라믹 콘덴서 2: 부품 본체
3, 4: 주면 5, 6: 측면
7, 8: 단면 9: 세라믹층
11, 12: 내부전극 15, 18: 노출단
21, 22: 외부전극 31: R 모따기부
L: 들어간 길이 R: 곡률반경

Claims

서로 대향하는 1쌍의 주면(主面), 서로 대향하는 1쌍의 측면 및 서로 대향하는 1쌍의 단면(端面)을 가지고, 상기 주면이 연장되는 방향으로 연장되면서 상기 1쌍의 주면을 연결하는 방향으로 적층된 복수의 세라믹층과 상기 세라믹층간의 복수의 계면을 따라 배치된 복수의 내부전극을 포함하며, 복수의 상기 내부전극의 각 단부가 상기 1쌍의 단면의 어느 한쪽에 노출되어 있는 직방체 형상의 부품 본체와,
복수의 상기 내부전극에 전기적으로 접속되도록 상기 단면상에 직접 형성된 도금막을 포함하는 외부전극을 포함하고,
상기 부품 본체의 능선부에는 0.01mm이하의 곡률반경을 가지는 R 모따기부가 형성되며,
상기 내부전극의 상기 단면에의 노출단은 상기 단면으로부터 돌출되어 위치하고 있거나, 1㎛이하의 들어간 길이로 상기 단면으로부터 움푹 들어가 위치하고 있고,
상기 외부전극의 상기 도금막은 상기 단면으로부터 상기 R 모따기부를 넘어 연장되고, 그 끝 가장자리를 상기 주면 및 상기 측면 중 하나 이상에 위치시키고 있는 것을 특징으로 하는 적층 세라믹 전자부품.
삭제
서로 대향하는 1쌍의 주면, 서로 대향하는 1쌍의 측면 및 서로 대향하는 1쌍의 단면을 가지고, 상기 주면이 연장되는 방향으로 연장되면서 상기 1쌍의 주면을 연결하는 방향으로 적층된 복수의 세라믹층과 상기 세라믹층간의 복수의 계면을 따라 배치된 복수의 내부전극을 포함하며, 복수의 상기 내부전극의 각 단부가 상기 1쌍의 단면의 어느 한쪽에 노출되어 있는 직방체 형상의 부품 본체를 준비하는 공정과,
상기 부품 본체의 표면을 연마하고, 그것에 의해, 상기 부품 본체의 능선부에 0.01mm이하의 곡률반경을 가지는 R 모따기부를 형성하는 연마 공정과, 이어서,
복수의 상기 내부전극에 전기적으로 접속되도록, 또한 상기 단면으로부터 상기 R 모따기부를 넘어 연장되고, 그 끝 가장자리를 상기 주면 및 상기 측면 중 하나 이상에 위치시키도록, 상기 단면상에 외부전극의 적어도 일부가 되는 도금막을 직접 형성하는 도금 공정을 포함하고,
상기 연마 공정의 결과, 상기 부품 본체는 상기 내부전극의 상기 단면에의 노출단이, 상기 단면으로부터 돌출되어 위치하고 있거나, 1㎛이하의 들어간 길이로 상기 단면으로부터 움푹 들어가 위치하고 있는 상태가 되는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
삭제
제3항에 있어서,
상기 연마 공정은 이온 밀링법(ion-milling)을 적용하여 실시되는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.