CN102623178A - 叠层陶瓷电子部件及其制造方法 - Google Patents

Abstract

本发明提供一种叠层陶瓷电子部件和叠层陶瓷电子部件的制造方法。在通过使部件本体的多个内部电极的露出端处析出的镀覆析出物生长来形成镀覆膜并由此形成外部电极时，为了使内部电极的露出程度充分，要对部件本体实施研磨处理，但如果研磨时間较长，则有时外部电极的固着力会下降。在研磨处理中，将在部件本体(2)的棱线部所形成的R倒角部(31)的曲率半径抑制在0.01mm以下，并且内部电极(11、12)对端面(7、8)的露出端(15、18)处于具有1μm以下的引入长度从端面(7、8)引入的位置的状态。因此，在研磨处理中优选采用离子研磨法。成为外部电极(21、22)的镀覆膜按照从部件本体(2)的端面(7、8)越过R倒角部(31)进行延伸、使其端缘位于主面(3、4)和/或侧面上的方式形成。

Description

叠层陶瓷电子部件及其制造方法

技术领域

本发明涉及叠层陶瓷电子部件及其制造方法，特别涉及外部电极的至少一部分与多个内部电极电连接从而通过直接镀覆所形成的叠层陶瓷电子部件及其制造方法。

背景技术

作为叠层陶瓷电子部件的一例的叠层陶瓷电容器的外部电极，通常是通过在部件本体的端部涂布导电膏进行烧制而形成。但是，通过该方法所形成的外部电极的厚度较大，为几十μm～几百μm。因此，为了使叠层陶瓷电容器的尺寸收敛为一定的规格值，需要确保该外部电极的体积，与此对应，虽然不希望，但还是需要减少用于确保静电电容的有效体积。

对此，例如在JP特开昭63-169014号公报(专利文献1)中公开了如下内容，即：针对部件本体的、露出内部电极的侧壁面的全面，以在侧壁面露出的内部电极短路的方式，通过无电解镀覆析出导电性金属膜，将该导电性金属膜作为外部电极。根据该专利文献1记载的技术，能够减少外部电极的体积，由此能够增加用于确保静电电容的有效体积。

如专利文献1中记载的外部电极的形成方法那样，在对露出内部电极的端部进行直接镀覆时，如果内部电极的露出端没有从部件本体充分地露出，则无法充分地作为镀覆的析出核发挥功能。此外，所谓内部电极的露出端充分地露出，并不限于内部电极的露出端相对于部件本体的外表面齐平或突出的情况，也包括从部件本体的外表面引入但其引入长度比较短的情况。

但是，在通常情况下，在烧成之后的部件本体中，多数情况内部电极的露出端不会从部件本体充分地露出，因此，有时成为外部电极的镀覆膜的覆盖率较低。此外，尽管外部电极与部件本体之间的密接性主要是由内部电极与镀覆膜的接合部分来确保，但是如果内部电极的露出端没有充分地露出，那么在内部电极与镀覆膜之间将无法获得充分的接合状态，因此，外部电极与部件本体之间的密接性变差，特别在镀覆膜的周缘部与部件本体之间产生间隙，容易引起耐湿性的下降。

为此，在现有技术中，作为镀覆工序的前处理，对部件本体的至少存在内部电极的露出端的面实施研磨，由此使内部电极的露出端从部件本体充分地露出。对于上述的研磨而言，一般采用例如喷沙法或滚筒研磨法。然而，为了采用喷沙法或滚筒研磨法来确保内部电极的露出程度，需要一定时间以上的比较长的处理时间。

另一方面，如上述那样，就算是以确保内部电极的露出程度为目的而要实施的基于喷沙法或滚筒研磨法的研磨工序，如果其处理时间较长，有时反倒会使镀覆膜的端部的固着力下降，耐湿性也会下降。

同样的问题在叠层陶瓷电容器以外的叠层陶瓷电子部件中也会遇到。

专利文献1：JP特开昭63-169014号公报

发明内容

本发明的目的在于提供一种能解决上述问题的叠层陶瓷电子部件及其制造方法。

本件发明者认为：由于通过研磨在部件本体的棱线部形成R倒角，如果研磨时间过长，则使得在部件本体的棱线部形成的R倒角部的曲率半径相应变大，这与上述问题存在某种关系。在此基础上进行了认真的研究后，发现按照将部件本体的棱线部的曲率半径控制在一定值以下的方式实施研磨工序，由此能够防止镀覆膜的端部的固着力下降，据此来实现本发明。

本发明为了解决上述技术课题，其特征在于具备如下的结构，其具备：近似长方体形状的部件本体，其具有彼此对置的一对主面、彼此对置的一对侧面及彼此对置的一对端面，包括在主面延伸的方向上延伸且在连结一对主面的方向上叠层多个陶瓷层、沿着陶瓷层之间的多个界面配置的多个内部电极，多个内部电极的各端部在一对端面的任意一个端面露出；和外部电极，包括以与多个内部电极电连接的方式在端面上直接形成的镀覆膜，在部件本体的棱线部形成R导切部，该R导切部具有0.01mm以下的曲率半径，外部电极的镀覆膜从端面越过R导切部进行延伸，使其端缘位于主面和/或侧面上。

也就是说其特征在于，尽管在部件本体的棱线部形成R倒角部，但使得该R倒角部的曲率半径在0.01mm以下，并且外部电极的镀覆膜从端面越过R倒角部进行延伸，使其端缘位于主面和/或侧面上。

优选内部电极向端面的露出端位于从端面突出的位置、或具有1μm以下的引入长度位于从端面引入的位置。

本发明还包括叠层陶瓷电子部件的制造方法。

在本发明所涉及的叠层陶瓷电子部件的制造方法中，首先准备近似长方体形状的部件本体，该部件本体具有彼此对置的一对主面、彼此对置的一对侧面及彼此对置的一对端面，包括在主面延伸的方向上延伸且在连结一对主面的方向上叠层多个陶瓷层、沿着陶瓷层之间的多个界面配置的多个内部电极，多个内部电极的各端部在一对端面的任意一个端面露出。

接下来，实施对部件本体的表面进行研磨的研磨工序。在该研磨工序中，尽管在部品本体的棱线部形成R倒角部，但R倒角部的曲率半径被控制在0.01mm以下。

接着，按照与多个内部电极电连接的方式，实施在端面上直接形成成为外部电极的至少一部分的镀覆膜的镀覆工序。此时，按照镀覆膜从端面越过R倒角部进行延伸、且使其端缘位于主面和/或侧面上的方式，来选择镀覆条件。

在本发明所涉及的叠层陶瓷电子部件的制造方法中，优选研磨工序的结果使得部件本体处于如下状态，即内部电极对所述端面的露出端位于从端面突出的位置、或具有1μm以下的引入长度位于从端面引入的位置。

此外，优选研磨工序采用离子研磨法来实施。

发明效果

根据本发明，即便在部件本体的棱线部形成R倒角，也能够抑制成为外部电极的至少一部分的镀覆膜的端部对于部件本体的固着力下降。因此，能够较好地维持镀覆膜的密封性，由此能够较好地维持叠层陶瓷电子部件的耐湿性。之所以这样，推测是由于镀覆膜通过从端面越过R倒角部进行延伸、且使其端缘位于主面和/或侧面上，同时将在部件本体的棱线部所形成的R倒角部的曲率半径设定在0.01mm以下，从而在棱线部中镀覆膜与部件本体之间的紧固力、也就是锚定效应得到提高。

在本发明中，如果内部电极的露出端处于从端面突出的位置、或具有1μm以下的引入长度而从端面引入的位置的状态，则能够将内部电极的露出端作为镀覆的析出核充分地发挥作用，由此，可提高镀覆膜的覆盖率，并且在内部电极与镀覆膜之间可获得充分的接合状态。

如果研磨工序采用离子研磨法来实施，则实现上述的内部电极的露出程度的同时，不会使在部件本体的棱线部所形成的R倒角部的曲率半径过大，容易抑制在0.01mm以下。

附图说明

图1是表示作为本发明的一个实施方式的叠层陶瓷电子部件的叠层陶瓷电容器1的剖视图。

图2是表示在图1所示的叠层陶瓷电容器1中具备的部件本体2的立体图。

图3是表示图2所示的部件本体2的内部构造的平面图，(A)表示沿着第1内部电极11所处的面的剖面，(B)表示沿着第2内部电极12所处的面的剖面。

图4是放大表示图2所示的部件本体2的内部电极11的露出端15附近的剖视图。

图5是放大显示图1所示的叠层陶瓷电容器1的外部电极21的端缘附近的剖视图。

图中：

1叠层陶瓷电容器

2部件本体

3、4主面

5、6侧面

7、8端面

9陶瓷层

11、12内部电极

15、18露出端

21、22外部电极

31R倒角部

L引入长度

R曲率半径

具体实施方式

如图1所示，作为本发明的一个实施方式的叠层陶瓷电子部件的叠层陶瓷电容器1具备部件本体2。部件本体2大致呈长方体形状，具有彼此对置的第1主面3及第2主面4、彼此对置的第1侧面5及第2侧面6、和彼此对置的第1端面7及第2端面8。

部件本体2如图1所示那样，包括在主面3及4延伸的方向上延伸且在连接一对主面3及4的方向上叠层的多个陶瓷层9、沿着陶瓷层9之间的多个界面配置的多个第1内部电极11及第2内部电极12。第1内部电极11和第2内部电极12从叠层方向观察是交替配置的。此外，陶瓷层9由电介质陶瓷构成。

如图3(A)所示，第1内部电极11具有对置部13和从对置部13向第1端面7方向延伸的引出部14，在引出部14的端部形成露出至第1端面7的露出端15。如图3(B)所示，第2内部电极12具有隔着陶瓷层9与第1内部电极11的对置部13相对置的对置部16、和从对置部16向第2端面8方向延伸的引出部17，在引出部17的端部形成露出至第2端面8的露出端18。

内部电极11及12例如以镍作为主要成分。

在部件本体2的第1端面7上，以与第1内部电极11电连接的方式形成第1外部电极21，在第2端面8上以与第2内部电极12电连接的方式形成第2外部电极22。在本实施方式中，这些第1外部电极21及第2外部电极22由在端面7及8上直接形成的镀覆膜构成。其中，镀覆膜可以由电解镀覆或无电解镀覆的任意一种来形成。此外，镀覆膜可以由多个镀覆层、例如Cu镀覆层、其上的Ni镀覆层以及其上的Sn镀覆层构成。

以下，通过说明叠层陶瓷电容器1的制造方法，以明确作为本发明的特征的结构。

首先，在获得具有上述构造的部件本体2之后，为了使内部电极11及12的露出端15及18的露出程度充分，对部件本体2的表面进行研磨处理。参照图4来说明露出端15，通过该研磨，露出端15及18如虚线所示那样分别从端面7及8突出，或者即便如实线所示那样从端面7及8引入但引入长度L为1μm以下。如果选择这种露出程度，则能够将露出端15及18作为镀覆的析出核充分地发挥作用。

上述研磨处理同时在部件本体2的棱线部形成R倒角部31。如图5所示，R倒角部31的曲率半径R被控制在0.01mm以下。如果研磨处理的时间长，则伴随于此曲率半径R变大，因此，为了抑制在0.01mm以下，在比较短的时间内便结束研磨处理是很重要的。

关于这些，如果为了研磨处理而采用喷沙法或滚筒研磨法，那么由于为了获得上述那种充分的露出程度需要比较长的研磨处理时间，因此虽然不希望但曲率半径有可能变大，难以同时实现合适的露出程度条件和合适的曲率半径条件。

为此，作为容易确保充分的露出程度的同时将曲率半径R抑制在0.01mm以下的研磨方法，例如采用离子研磨法是较为有利的。如果为了研磨处理而采用离子研磨法，则容易同时实现合适的露出程度条件和合适的曲率半径条件。不过，能满足这种条件的研磨方法并不限于离子研磨法。

接下来，按照分别与多个第1内部电极11及第2内部电极12的各个电极电连接的方式，对端面7及8上实施镀覆工序，直接形成作为第1外部电极21及第2外部电极22的镀覆膜。在镀覆工序中，尽管可以采用电解镀覆及无电解镀覆的任意一种镀覆，但是从不需要基于触媒等的前处理的观点出发，优选采用电解镀覆。

在镀覆工序中，镀覆浴中的金属离子在部件本体2的内部电极11及12的各个露出端15及18析出，该析出的镀覆析出物即镀覆膜首先在端面7及8上进行生长，使内部电极11及12各自相邻的露出端15及18成为在叠层方向架桥的状态。并且，镀覆膜不久就从端面7及8分别越过R倒角部31进行延伸，直至生长为使其端缘位于主面3及4和侧面5及6上。

如上所述，由于镀覆生长容易在面方向进行，因此例如优选采用如下对策，即：使镀覆浴的温度比较高、或者作为基底的陶瓷材料采用钛酸钡类物质。

此外，优选镀覆膜例如以铜作为主要成分。之所以选择铜，是因为铜具有良好的导电性并且镀覆处理时的循环性良好，因此，可实现镀覆处理的高效化，并且能够提高外部电极21及22相对于部件本体2的固着力。

接下来，在进行洗净之后，进行热处理。作为热处理温度例如为600℃以上，优选采用800℃以上的温度。通过该热处理，提高了镀覆膜对部品本体2的固着力。

接着，根据需要，在上述镀覆膜上，形成由至少一层构成的上层镀覆膜。在基底的镀覆膜如上述那样以铜作为主要成分的情况下，上层镀覆膜例如形成由锡焊障碍层和可焊性赋予层构成的双层构造，该锡焊障碍层由以镍为主要成分的镀覆层构成，可焊性赋予层是为了赋予可焊性而在锡焊障碍层上形成的、由以锡或金为主要成分的镀覆层构成。

在形成了上述的上层镀覆膜之后，进行洗净，完成叠层陶瓷电容器1。

此外，图示的叠层陶瓷电容器1是具备两个外部电极21及22的双端子型结构，但本发明也可以应用于三端子以上的多端子型的叠层陶瓷电容器。在三端子以上的多端子型的叠层陶瓷电容器的情况下，作为外部电极的镀覆膜从部件本体的端面越过R倒角部进行延伸，使其端缘仅位于主面及侧面的任意一面上，这种设计的可能性很高。

此外，本发明还可以应用于叠层陶瓷电容器以外的叠层陶瓷电子部件。例如，对于构成电感器、热敏电阻、压电部件等的叠层陶瓷电子部件，也可以应用本发明。因此，陶瓷层除了由电介质陶瓷构成以外，还可以根据叠层陶瓷电子部件的功能而由磁性体陶瓷、半导体陶瓷、压电体陶瓷等构成。

接下来，说明为了确认本发明的效果所实施的实验例。

在该实验例中，按照以下的工序制备作为样品的叠层陶瓷电容器。

(1)准备部件本体

(2)研磨部件本体

(3)形成基于电解镀铜的基底镀覆膜

(4)热处理

(5)形成基于电解镀镍的上层第1镀覆膜

(6)形成基于电解镀锡的上层第2镀覆膜

上述(1)～(6)的各工序的详细内容如下所述。

(1)准备部件本体

准备具有图1及图2所示的构造的叠层陶瓷电容器用部件本体。该部件本体的长为1.0mm，宽为0.5mm，高为0.5mm，陶瓷层由钛酸钡类电介质陶瓷构成，内部电极以镍为主要成分，相邻的内部电极之间的各陶瓷层的厚度为1μm，内部电极的各厚度为1μm，未形成内部电极的外层部的各厚度为50μm。

(2)研磨部件本体

接下来，对上述部件本体进行烧成之后，按照表1的“研磨方法”栏所示，通过喷沙研磨、滚筒研磨、或离子研磨的任意一种方法实施研磨处理。

在喷沙法中，将部件本体投入开孔的坩埚状的容器中，一边旋转该容器一边向放入其中的部件本体整体喷射由SiC构成的研磨材料，消磨部件本体的表面，使得部件本体中的内部电极的露出端充分地露出，将其喷沙条件设定为气压：0.1MPa、时间：60分钟。

在滚筒研磨中，在密闭的容器中投入部件本体、研磨材料、纯水，一边使该容器旋转一边研磨投入其中的部件本体整体，使得部件本体中的内部电极的露出端充分地露出，滚筒研磨条件设定为转速：120rpm、时间：40分钟。

在离子研磨法中，在加速电压为6kV、离子束入射角度为15°、气体种类为Ar、时间为15分钟的条件下实施，使得部件本体中的内部电极的露出端充分地露出。

在表1的“曲率半径”一栏中，表示在研磨工序之后的部件本体的棱线部所形成的R倒角部的曲率半径。此外，在表1的“内部电极的引入长度”一栏中，表示研磨工序之后的内部电极的露出端距离端面的引入长度。

(3)形成基于电解镀铜的基底镀覆膜

接下来，针对各样品，将20ml的体积量的部件本体投入容积300ml的水平旋转桶中，除此以外，投入70ml的直径为0.4mm的媒介，并且作为搅拌珠投入50cc的直径为8.0mm的尼龙包裹铁球，一边使桶以转速20rpm旋转一边实施电解镀铜。

在该电解镀铜中，首先使用以下的Cu打底镀浴来实施Cu打底镀浴。

<Cu打底镀浴>

·焦磷酸铜三水和物：14g/L(Cu浓度：5g/L)

·焦磷酸钾：120g/L

·草酸钾：10g/L

·pH：8.7(聚磷酸/氢氧化钾)

·浴温：25℃。

接下来，以纯水实施洗净之后，使用以下的厚Cu镀浴实施厚Cu镀覆。厚Cu镀覆被实施至获得与之前的Cu打底镀浴的合计厚度为7μm的膜厚为止。

<厚Cu镀浴>

·上村工业公司制“pyro-Bright process”

·pH：8.6

·浴温：55℃。

接下来，以纯水实施洗净。

(4)热处理

接着，在氮氛围气中，实施在800℃的温度中保持20分钟的热处理。

(5)形成基于电解镀镍的上层第1镀覆膜

接下来，针对各样品，将20ml体积量的部件本体投入圆筒容积为300ml、直径为70mm的水平旋转桶中，除此以外，投入40ml的直径为0.45mm的Sn-Ag-Cu制媒介，并且作为搅拌珠投入50cc的直径为8.0mm的尼龙包裹铁球，一边以桶转速20rpm使其旋转一边实施电解镀镍。

在该电解镀镍中，使用以下的瓦兹镀浴获得5μm膜厚的镀镍膜。

<瓦兹镀浴>

·硫酸镍：300g/L

·氯化镍：45g/L

·硼酸：40mg/L

·pH：4.0

·浴温：55℃。

接下来，以纯水实施洗净。

(6)形成基于电解镀锡的上层第2镀覆膜

接着，作为电解镀锡浴除了使用中性镀锡浴以外，以与上述电解镀镍相同的装置及条件实施电解镀锡，获得3μm膜厚的镀锡膜。

通过以上工序，在包含部件本体的端面的端部上，形成由镀铜膜、镀镍膜及镀锡膜构成的外部电极。

接着，以纯水实施洗净之后，在空气中在80℃的温度下干燥15分钟。

针对通过以上工序所得到的各样品涉及的叠层陶瓷电容器，如表1所示评价了“密封性不良率”及“成膜性”。

“密封性不良率”是求出在全部的500个样品的耐湿负荷试验中不良样品数的比例，在将各样品涉及的叠层陶瓷电容器焊装于基板的状态下，在温度125℃及相对湿度95％的环境下，实施向叠层陶瓷电容器施加1000小时的6.3V电压的耐湿负荷试验之后，将IR(绝缘电阻)低于1×10⁷Ω的样品判定为不良。

“成膜性”是针对各样品涉及的叠层陶瓷电容器评价在部件本体的端面上是否恰当地形成了外部电极，将恰当地形成了外部电极的以“○”表示，否则以“×表示。

【表1】

由表1可知，对于样品1～6来说，“内部电极的引入长度”为1μm以下，其结果，“成膜性”为“○”。

样品1～6之中、“曲率半径”为0.01mm以下的样品3、5及6的“密封性不良率”都为0％，显示良好的密封性。另一方面，“曲率半径”超过0.01mm的样品1、2及4的“密封性不良率”都不是0％。

因此，可知样品3、5及6较为优异。如果关注于“研磨方法”，那么为了如样品3、5及6那样，使“内部电极的引入长度”为1μm以下、并使“曲率半径”为0.01mm以下，作为“研磨方法”采用离子研磨法是较为合适的。

Claims (5)

1.一种叠层陶瓷电子部件，其具备：

近似长方体形状的部件本体，其具有彼此对置的一对主面、彼此对置的一对侧面及彼此对置的一对端面，包括在所述主面延伸的方向上延伸且在连结所述一对主面的方向上叠层多个陶瓷层、沿着所述陶瓷层之间的多个界面配置的多个内部电极，多个所述内部电极的各端部在所述一对端面的任意一个端面露出；和

外部电极，包括以与多个所述内部电极电连接的方式在所述端面上直接形成的镀覆膜，

在所述部件本体的棱线部形成R倒角部，该R倒角部具有0.01mm以下的曲率半径，

所述外部电极的所述镀覆膜从所述端面越过所述R倒角部进行延伸，使其端缘位于所述主面和/或所述侧面上。

2.根据权利要求1所述的叠层陶瓷电子部件，其特征在于，

所述内部电极向所述端面的露出端位于从所述端面突出的位置、或具有1μm以下的引入长度位于从所述端面引入的位置。

3.一种叠层陶瓷电子部件的制造方法，其包括：

准备近似长方体形状的部件本体的工序，该部件本体具有彼此对置的一对主面、彼此对置的一对侧面及彼此对置的一对端面，包括在所述主面延伸的方向上延伸且在连结所述一对主面的方向上叠层多个陶瓷层、沿着所述陶瓷层之间的多个界面配置的多个内部电极，多个所述内部电极的各端部在所述一对端面的任意一个端面露出；

研磨工序，对所述部件本体的表面进行研磨，由此在所述部件本体的棱线部形成R倒角部，该R倒角部具有0.01mm以下的曲率半径；和

镀覆工序，按照与多个所述内部电极电连接的方式，在所述端面上直接形成成为外部电极的至少一部分的镀覆膜，并使其从所述端面越过所述R倒角部进行延伸，使其端缘位于所述主面和/或所述侧面上。

4.根据权利要求3所述的叠层陶瓷电子部件的制造方法，其特征在于，

所述研磨工序的结果使得所述部件本体处于如下状态：所述内部电极向所述端面的露出端位于从所述端面突出的位置、或具有1μm以下的引入长度位于从所述端面引入的位置。

5.根据权利要求3或4所述的叠层陶瓷电子部件的制造方法，其特征在于，

所述研磨工序采用离子研磨法来实施。

Images