CN102655055A - 制造积层电容器的方法 - Google Patents
制造积层电容器的方法 Download PDFInfo
- Publication number
- CN102655055A CN102655055A CN2012101212465A CN201210121246A CN102655055A CN 102655055 A CN102655055 A CN 102655055A CN 2012101212465 A CN2012101212465 A CN 2012101212465A CN 201210121246 A CN201210121246 A CN 201210121246A CN 102655055 A CN102655055 A CN 102655055A
- Authority
- CN
- China
- Prior art keywords
- layer
- inner electrode
- electrode layer
- multilayer
- exposes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供一种制造积层电容器的方法,先交互穿插形成多层介电层、多层第一内电极层以及多层第二内电极层,以形成积层体,接着,于积层体的顶表面上,形成第一端电极,且电连接多层第一内电极层,最后,于积层体之顶表面上,形成第二端电极,且电连接多层第二内电极层,本发明的方法所制造的积层电容器适用于焊接在LGA焊垫上,利于提升具有LGA焊垫的电路板上电子元件的密度。
Description
技术领域
本发明关于一种制造积层电容器(multi-layer capacitor)的方法,本发明尤其涉及关于制造适用于焊接在电路板的岸面栅格阵列(land grid array,LGA)焊垫上的积层电容器的方法。
背景技术
请参阅图1及图2。图1为传统的积层电容器1的侧视图,以示意地描绘其部份结构。积层电容器1焊接在其上的电路板2的局部截面视图同样绘示于图1中。图2为图1中积层电容器1的截面视图,以示意地描绘其内部结构。
如图1所示,传统的积层电容器1包含积层体(multi-layer body)10以及一对端电极(termination)12、14。该对端电极12、14分别形成在积层体10的两相对的端表面102、104上,并向积层体10的侧表面延伸。
如图2所示,传统的积层电容器1包含形成在积层体10内部的多层第一内电极层(inner electrode layer)15、多层第二内电极层16以及多层介电层(dielectric layer)18。多层第一内电极层15电连接在一起,多层第二内电极层16电连接在一起,且与多层第一内电极层15交互穿插形成。相邻的第一内电极层15与第二内电极层16由一层介电层18隔离。每一层第一内电极层15的一端外露于积层体10的端表面102上,并与端电极12接触以形成电连接。每一层第二内电极层16的一端外露于积层体10的端表面104上,并与端电极14接触以形成电连接。
积层电容器1的该对端电极12、14分别放置在电路板2的焊垫22、24上,且分别以焊锡30焊接在焊垫22、24上。然而,此种将积层电容器1焊接在电路板2的方式,积层电容器1加上焊锡30即占据不少空间,外露的焊锡30让电路板2上邻近积层电容器1的其他电子元件必须留有更大的间距,以避免在焊接过程与积层电容器1形成短路。因此,传统的积层电容器1不利于电路板2的电子元件密度提升。
现有电路板为了提升其上电子元件的密度,其上的焊垫已采用LGA(岸面栅格阵列)焊垫。传统的积层电容器1并不适用焊接在LGA焊垫上。
发明内容
因此,本发明所欲解决的技术问题在于提供一种制造积层电容器的方法。特别地,根据本发明的方法所制造的积层电容器适用于焊接在LGA焊垫上,以利提升具有LGA焊垫的电路板上电子元件的密度。
本发明一较佳具体实施例的一种制造积层电容器的方法首先先交互穿插形成多层介电层、多层第一内电极层以及多层第二内电极层,以形成积层体。多层第一内电极层电连接在一起。多层第二内电极层电连接在一起。相邻的第一内电极层与第二内电极层由一层介电层隔离。接着,于积层体的顶表面上,形成第一端电极,且电连接多层第一内电极层。最后,于积层体的顶表面上,形成第二端电极,且电连接多层第二内电极层。
进一步,于积层体内,形成多个第一贯孔导体(via hole conductor),包含一个外露于积层体的顶表面上且电连接多层第一内电极层中最顶层第一内电极层的第一贯孔导体。两相邻第一内电极层以一个第一贯孔导体电连接。第一端电极覆盖外露的第一贯孔导体。于积层体内,形成多个第二贯孔导体,包含一个外露于积层体的顶表面上且电连接多层第二内电极层中最顶层第二内电极层的第二贯孔导体。两相邻第二内电极层以一个第二贯孔导体电连接。第二端电极覆盖外露的第二贯孔导体。
于一具体实施例中,多层第一内电极层以及多层第二内电极层皆未外露于积层体之外。
于一具体实施例中,多层介电层分别为陶瓷层。
于一具体实施例中,多层第一内电极层以及多层第二内电极层由金属材料所形成。
于一具体实施例中,第一端电极以及第二端电极皆包含镍金属层以及锡金属层。镍金属层形成于积层体的顶表面上,且分别覆盖外露的第一贯孔导体、外露的第二贯孔导体。锡金属层形成以覆盖镍金属层。
于一具体实施例中,第一端电极以及第二端电极分别为锡金属层。
进一步,于积层体的底表面上,形成第三端电极。多个第一贯孔导体包含一个外露于积层体的底表面上且电连接多层第一内电极层中最底层第一内电极层的第一贯孔导体。第三端电极系覆盖外露的第一贯孔导体。于积层体之底表面上,形成第四端电极。多个第二贯孔导体包含一个外露于积层体的底表面上且电连接多层第二内电极层中最底层第二内电极层的第二贯孔导体。第四端电极覆盖外露的第二贯孔导体。
于一具体实施例中,第三端电极以及第四端电极皆包含镍金属层以及锡金属层。镍金属层形成于积层体的底表面上,且分别覆盖外露的第一贯孔导体、外露的第二贯孔导体。锡金属层形成以覆盖镍金属层。
于一具体实施例中,第三端电极以及第四端电极分别为锡金属层。
与先前技术相较,根据本发明的方法所制造的积层电容器适用于焊接在LGA焊垫上,利于提升具有LGA焊垫的电路板上电子元件的密度。
以下在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使本领域技术人员了解本发明的技术内容并据以实施,且根据本说明书所揭露的内容、权利要求及图示,本领域技术人员可轻易地理解本发明相关的目的及优点。
附图说明
图1为传统的积层电容器的侧视图;。
图2为传统的积层电容器的截面视图;
图3A至图3G为本发明一较佳具体实施例以截面视图示意地绘示本发明制造积层电容器的方法;
图4为图3G中积层电容器的侧视图;
图5为图3G中积层电容器的上视图;
图6为本发明另一较佳具体实施例以截面视图示意地绘示本发明制造积层电容器的方法;
图7为图6中积层电容器的下视图。
具体实施方式
为使对本发明的目的、构造、特征、及其功能有进一步的了解,兹配合实施例详细说明如下。
请参阅图3A至图3G,以截面视图示意地绘示本发明一较佳具体实施例制造积层电容器的方法。
如图3A所示,本发明的方法,首先,制备保护层41,并在保护层41上被覆一层介电层42。接着,利用网印等制程在介电层42上选择性地被覆一层第一内电极层43。
如图3B所示,接着,在第一内电极层43及外露的介电层42上全面被覆一层介电层42。接着,利用网印等制程在介电层42上选择性地被覆一层第二内电极层44。接着,在第二内电极层44及外露的介电层42上全面被覆一层介电层42。接着,介电层42上冲出一个第一贯孔(via hole)45。于第一贯孔45内,第一内电极层43外露。第一贯孔45也可以在每被覆一层介电层42时,即冲孔一次。
如图3C所示,接着,将金属材料等导电材料填入第一贯孔45,以形成第一贯孔导体45’。接着,再次利用网印等制程在介电层42上选择性地被覆一层第一内电极层43。实务上,再次被覆第一内电极层43时,即将形成第一内电极层43的材料填入第一贯孔45,以形成第一贯孔导体45’。
如图3D所示,接着,在第一内电极层43及外露的介电层42上全面被覆一层介电层42。接着,在介电层42上冲出一个第二贯孔46。于第二贯孔46内,第二内电极层44外露。第二贯孔46也可以在每被覆一层介电层42时,即冲孔一次。
如图3E所示,接着,将金属材料等导电材料填入第二贯孔46,以形成第二贯孔导体46’。接着,再次利用网印等制程在介电层42上选择性地被覆一层第二内电极层44。实务上,再次被覆第二内电极层44时,即将形成第二内电极层44的材料填入第二贯孔46,以形成第二贯孔导体46’。
如图3F所示,接着,重复被覆第一内电极层43、介电层42以及第二内电极层44,并且在介电层42中形成第一贯孔导体45’以及第二贯孔导体46’,直到所需的第一内电极层43以及第二内电极层44的层数为止,再行被覆一层保护层41。整体经烧结即获得积层体40。
如图3G所示,于积层体40的顶表面402上,形成第一端电极47,且电连接多层第一内电极层43。最后,于积层体40的顶表面402上,形成第二端电极48,且电连接多层第二内电极层44,即完成积层电容器4。根据本发明的方法所制造的积层电容器4的第一端电极47与第二端电极48大体上与第一内电极层43、第二内电极层44平行。
于一具体实施例中,如图3G所示,多个第一贯孔导体45’包含一个外露于积层体40的顶表面402上且电连接多层第一内电极层43中最顶层第一内电极层43的第一贯孔导体45’。也就是说,外露的第一贯孔导体45’贯穿顶层保护层41、介电层42,并接触最顶层第一内电极层43。第一端电极47覆盖外露的第一贯孔导体45’。
于一具体实施例中,如图3G所示,多个第二贯孔导体46’包含一个外露于积层体40的顶表面402上且电连接多层第二内电极层44中最顶层第二内电极层44的第二贯孔导体46’。也就是说,第二贯孔导体46’贯穿顶层保护层41、介电层42,并接触最顶层第二内电极层44。第二端电极48覆盖外露的第二贯孔导体46’。
请参阅图4。图4为图3G中积层电容器4的侧视图。积层电容器4焊接在其上的电路板6的局部截面视图同样绘示于图4中。电路板6上具有一对焊垫62、64,供积层电容器4焊接固定。本发明的积层电容器4电连接、固定在电路板6上,第一端电极47以及第二端电极48分别焊接在该对焊垫62、64上。与先前技术不同,本发明的积层电容器4焊接在电路板6上,不会有焊锡外露,让电路板6上邻近积层电容器4的其他电子元件与积层电容器4之间的间距可以缩小,有利于电路板6上电子元件密度的提升。更可清楚看出,根据本发明方法所制造的积层电容器4适用于焊接在LGA焊垫上。
请参阅图5,为图3G中积层电容器4的上视图。进一步,第一端电极47以及第二端电极48与积层体40的顶表面402的边缘皆存有间隙。藉此,积层电容器4的积层体40可以覆盖第一端电极47以及第二端电极48以及该对焊垫62、64不让其外露,让电路板6上邻近晶片积层电容器4的其他电子元件与积层电容器4之间的间距可以加缩小,以提升电路板6上电子元件的密度。
于一具体实施例中,多层第一内电极层43以及多层第二内电极层44皆未外露于积层体40之外。
于一具体实施例中,多层介电层42分别为陶瓷层,其成份可以是钛酸钡、锆酸钙等。
于一具体实施例中,多层第一内电极层43以及多层第二内电极层44由金属材料所形成。
于一具体实施例中,第一端电极47以及第二端电极48皆包含镍金属层以及锡金属层。镍金属层形成于积层体40的顶表面402上,且分别覆盖外露的第一贯孔导体45’以及外露的第二贯孔导体46’,锡金属层形成以覆盖镍金属层。
于一具体实施例中,第一端电极47以及第二端电极48分别为锡金属层。
请参阅图6,以截面视图示意地绘示本发明另一较佳具体实施例制造积层电容器的方法。进一步,于积层体40的底表面404上,形成第三端电极49。底表面404与顶表面402相对。多个第一贯孔导体45’包含一个外露于积层体40的底表面404上且电连接多层第一内电极层43中最底层第一内电极层43的第一贯孔导体45’。也就是说,外露的第一贯孔导体45’贯穿底层保护层41、介电层42,并接触最底层第一内电极层43。第三端电极49覆盖外露的第一贯孔导体45’。并且于积层体40的底表面404上,形成第四端电极50。多个第二贯孔导体46’包含一个外露于积层体40的底表面404上且电连接多层第二内电极层44中最底层第二内电极层44的第二贯孔导体46’。也就是说,外露的第二贯孔导体46’贯穿底层保护层41、介电层42,并接触最底层第二内电极层44。第四端电极50覆盖外露的第二贯孔导体46’。图6中具有与图3G相同号码标记的结构,具有相同或类似的功能,在此不做赘述。
于一具体实施例中,第三端电极49以及第四端电极50皆包含镍金属层以及锡金属层。镍金属层形成于积层体40的底表面404上,且分别覆盖外露的第一贯孔导体45’、外露的第二贯孔导体46’。锡金属层形成以覆盖镍金属层。
于一具体实施例中,第三端电极49以及第四端电极50分别为锡金属层。
具有第一端电极47、第二端电极48、第三端电极49以及第四端电极50的积层电容器4可以焊接在多层电路板的两层电路板之间。
请参阅图7,为图6中积层电容器4的下视图。进一步,第三端电极49以及第四端电极50与积层体40的底表面404的边缘皆存有间隙。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已揭露的实施例并未限制本发明的范围。相反地,在不脱离本发明的精神和范围内所作的更动与润饰,均属本发明的专利保护范围。
Claims (10)
1.一种制造积层电容器的方法,其特征在于,包含下列步骤:
交互穿插形成多层介电层、多层第一内电极层以及多层第二内电极层,以形成积层体,其中该多层第一内电极层电连接在一起,该多层第二内电极层电连接在一起,相邻的第一内电极层与第二内电极层由一层介电层隔离;
于该积层体的顶表面上,形成第一端电极,且电连接该多层第一内电极层;以及
于该积层体的该顶表面上,形成第二端电极,且电连接该多层第二内电极层。
2.如权利要求1所述制造积层电容器的方法,其特征在于,进一步包含下列步骤:
于该积层体内,形成多个第一贯孔导体,包含一个外露于该顶表面上且电连接该多层第一内电极层中最顶层第一内电极层的第一贯孔导体,其中两相邻第一内电极层以一个第一贯孔导体电连接,该第一端电极覆盖该外露的第一贯孔导体;以及
于该积层体内,形成多个第二贯孔导体,包含一个外露于该顶表面上且电连接该多层第二内电极层中最顶层第二内电极层的第二贯孔导体,其中两相邻第二内电极层以一个第二贯孔导体电连接,该第二端电极覆盖该外露的第二贯孔导体。
3.如权利要求2所述制造积层电容器的方法,其特征在于,该多层第一内电极层以及该多层第二内电极层皆未外露于该积层体之外。
4.如权利要求2所述制造积层电容器的方法,其特征在于,该多层介电层分别由陶瓷材料所形成。
5.如权利要求2所述制造积层电容器的方法,其特征在于,该多层第一内电极层以及该多层第二内电极层由金属材料所形成。
6.如权利要求2所述制造积层电容器的方法,其特征在于,该第一端电极、该第二端电极由下列步骤所形成:
于该顶表面上,形成镍金属层且覆盖该外露的第一贯孔导体、该外露的第二贯孔导体;以及
形成锡金属层,以覆盖该镍金属层。
7.如权利要求2所述制造积层电容器的方法,其特征在于,该第一端电极、该第二端电极分别由锡金属所形成。
8.如权利要求2所述制造积层电容器的方法,其特征在于,进一步包含下列步骤:
于该积层体的底表面上,形成第三端电极,其中该多个第一贯孔导体包含一个外露于该底表面上且电连接该多层第一内电极层中最底层第一内电极层的第一贯孔导体,该第三端电极覆盖该外露的第一贯孔导体;以及
于该积层体的该底表面上,形成第四端电极,其中该多个第二贯孔导体包含一个外露于该底表面上且电连接该多层第二内电极层中最底层第二内电极层的第二贯孔导体,该第四端电极覆盖该外露的第二贯孔导体。
9.如权利要求8所述制造积层电容器的方法,其特征在于,该第三端电极、该第四端电极由下列步骤所形成:
于该底表面上,形成镍金属层且覆盖该外露的第一贯孔导体、该外露的第二贯孔导体;以及
形成锡金属层,以覆盖该镍金属层。
10.如权利要求8所述制造积层电容器的方法,其特征在于,该第三端电极、该第四端电极分别由锡金属所形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101212465A CN102655055A (zh) | 2012-04-23 | 2012-04-23 | 制造积层电容器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101212465A CN102655055A (zh) | 2012-04-23 | 2012-04-23 | 制造积层电容器的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102655055A true CN102655055A (zh) | 2012-09-05 |
Family
ID=46730667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101212465A Pending CN102655055A (zh) | 2012-04-23 | 2012-04-23 | 制造积层电容器的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102655055A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108010721A (zh) * | 2016-11-01 | 2018-05-08 | 三星电机株式会社 | 多层电子组件 |
CN109427484A (zh) * | 2017-08-25 | 2019-03-05 | 三星电机株式会社 | 电容器组件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1484840A (zh) * | 2000-12-29 | 2004-03-24 | ض� | 多层阵列电容及其制作方法 |
-
2012
- 2012-04-23 CN CN2012101212465A patent/CN102655055A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1484840A (zh) * | 2000-12-29 | 2004-03-24 | ض� | 多层阵列电容及其制作方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108010721A (zh) * | 2016-11-01 | 2018-05-08 | 三星电机株式会社 | 多层电子组件 |
CN108010721B (zh) * | 2016-11-01 | 2020-12-22 | 三星电机株式会社 | 多层电子组件 |
US10971303B2 (en) | 2016-11-01 | 2021-04-06 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
CN109427484A (zh) * | 2017-08-25 | 2019-03-05 | 三星电机株式会社 | 电容器组件 |
US10818435B2 (en) | 2017-08-25 | 2020-10-27 | Samsung Electro-Mechanics Co., Ltd. | Capacitor component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101219003B1 (ko) | 칩형 코일 부품 | |
JP5206440B2 (ja) | セラミック電子部品 | |
CN102683015A (zh) | 多层陶瓷电容器及其制造方法 | |
JP2006332255A (ja) | 電子回路ユニット、及びその製造方法 | |
JP2012253245A (ja) | 積層電子部品及び積層電子部品の製造方法 | |
US20150380151A1 (en) | Chip coil component and method of manufacturing the same | |
US20150187486A1 (en) | Multilayer electronic component and manufacturing method thereof | |
JP5429376B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP2012099786A (ja) | 積層型セラミックキャパシタ及びその製造方法 | |
US20190074137A1 (en) | Multilayer capacitor and board having the same | |
CN107068251A (zh) | 绝缘母线、绝缘母线的制造方法及电子设备 | |
KR102193399B1 (ko) | 전기 부품, 부품 어레인지먼트, 그리고 전기 부품 및 부품 어레인지먼트의 제조 방법 | |
CN105766069A (zh) | 多层布线基板及具备该多层布线基板的探针卡 | |
US10181380B2 (en) | Multilayer electronic component having first and second internal elctrode patterns alternately stacked, and method of manufacturing the same | |
US9204545B2 (en) | Multilayer substrate | |
CN104163401B (zh) | 放电元件 | |
CN102655055A (zh) | 制造积层电容器的方法 | |
JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
US8699205B2 (en) | Package type multi layer thin film capacitor for high capacitance | |
JP5294828B2 (ja) | 積層基板 | |
JP2012089818A (ja) | 積層型セラミック電子部品の製造方法 | |
CN202736613U (zh) | 晶片电阻器 | |
JP2009099698A (ja) | 積層型コイル部品 | |
CN202996472U (zh) | 积层电感器 | |
US20180301277A1 (en) | Inductor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120905 |