CN105766069A - 多层布线基板及具备该多层布线基板的探针卡 - Google Patents
多层布线基板及具备该多层布线基板的探针卡 Download PDFInfo
- Publication number
- CN105766069A CN105766069A CN201480063529.6A CN201480063529A CN105766069A CN 105766069 A CN105766069 A CN 105766069A CN 201480063529 A CN201480063529 A CN 201480063529A CN 105766069 A CN105766069 A CN 105766069A
- Authority
- CN
- China
- Prior art keywords
- via conductor
- inner wire
- wire
- layer
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种具备多个绝缘层的多层布线基板,其能够减少面内导体因受来自过孔导体的应力而从绝缘层剥离的情况发生。多层布线基板(1)包括:由多个绝缘层(3a~3e)层叠而成的层叠体(2);形成在该层叠体(2)的下表面上的下侧外部电极(5);一端与下侧外部电极(5)连接的第一过孔导体(7e);与该第一过孔导体(7e)的另一端直接连接的第一面内导体(6d1);设置在层叠体(2)内且一端与第一面内导体(6d1)连接的第二过孔导体(7d),该第二过孔导体(7d)设置在第一面内导体(6d1)的与第一过孔导体(7e)的连接面的相反面侧,且在与层叠体(2)的层叠方向正交的方向上与第一过孔导体(7e)相隔规定距离;以及与第二过孔导体(7d)的另一端连接的第二面内导体(6c1),第一面内导体(6d1)的线宽形成得比第二面内导体(6c1)的线宽要细。
Description
技术领域
本发明涉及内部具有面内导体和过孔导体的多层布线基板、以及具备该多层布线基板的探针卡。
背景技术
随着电子设备的小型化,用于形成电路的布线基板广泛采用能够实现立体布线构造的多层布线基板。例如,专利文献1中公开了用于检查IC等的电气特性的探针卡所使用的多层布线基板。该多层布线基板100如图13所示,具备由多个分别用陶瓷材料形成的绝缘层101a~101f层叠形成的层叠体104。各绝缘层101a~101f在其主面上形成有面内导体102a~102f,并且还形成有将配置在不同绝缘层101a~101f上的规定的面内导体102a~102f彼此连接的多个过孔导体103a~103f。
这里,形成于层叠体104上表面的面内导体102a被用作为用于连接探针卡的电极,形成于层叠体104下表面的面内导体102f被用作为外部连接用的电极。此外,形成在同一绝缘层101a~101f中的过孔导体103a~103f之间的间距自上层到下层逐渐变大,从而在多层布线基板100上形成重新布线构造。通过这样使多层布线基板100上所设置的布线沿着层叠体104的面方向和层叠方向形成,能够实现多层布线基板100的小型化。
现有技术文献
专利文献
专利文献1:日本专利特开2011-9694号公报(参照第0021段、图1等)
发明内容
发明所要解决的技术问题
然而,上述现有的多层布线基板100是通过将由陶瓷材料形成的各绝缘层101a~101f按照规定的顺序层叠后,进行压接和烧结而制造得到的。在这种情况下,压接和烧结时的挤压力会将过孔导体103所连接的面内导体102a~102f压向该过孔导体103,从而可能导致其从绝缘层101a~101f剥离。
例如图13所示,在最下层的绝缘层101f的下表面所形成的面内导体102f(外部电极)的上一层侧的各面内导体102e中,位于纸面左端的面内导体102e的一端侧与下层侧的过孔导体103f连接,另一端侧与上层侧的过孔导体103e连接。这样的面内导体102e和过孔导体103e、103f的配置结构在压接和烧结时,所述面内导体102e会被下层侧的过孔导体103f向上推压,同时又被上层侧的过孔导体103e向下推压。被上述过孔导体103e、103f上压和下压所产生的应力导致面内导体102e容易变形。
此外,随着该面内导体102e变形而产生的应力会作用于面内导体102e与同该面内导体102e密接的绝缘层101e(或绝缘层101f)的密接界面,因此面内导体102e容易从绝缘层101e(或绝缘层101f)剥离。被上述过孔导体103a~103f上压、下压所产生的应力向内层侧逐渐变小,因此配置在层叠体104上表面的正下方或下表面的正上方的面内导体发生上述剥离的问题尤其显著。
作为防止上述面内导体剥离的对策,有在面内导体中添加与构成绝缘层的材料相同种类的陶瓷成分以提高绝缘层与面内导体的密接强度的方法,但由于面内导体的电气特性等会下降,因此不宜采纳。
本发明是鉴于上述问题而完成的,其目的在于提供一种在具备由多个绝缘层层叠而成的层叠体的多层布线基板中,减少绝缘层的主面上所形成的面内导体因来自过孔导体的应力而从绝缘层剥离的情况发生的技术。
解决技术问题所采用的技术手段
为了达到上述目的,本发明的多层布线基板的特征在于,包括:由多个绝缘层层叠而成的层叠体;形成在所述层叠体的任一主面上的外部电极;设置在所述层叠体内且一端与所述外部电极连接的第一过孔导体;具有与所述第一过孔导体的另一端直接连接的线状的第一面内导体的第一布线层;设置在所述层叠体内且一端与所述第一面内导体连接的第二过孔导体,该第二过孔导体设置在所述第一面内导体的与所述第一过孔导体的连接面的相反面侧,且在与所述层叠体的层叠方向正交的方向上与所述第一过孔导体相隔规定距离;以及具有与所述第二过孔导体的另一端连接的线状的第二面内导体的第二布线层,所述第一面内导体的线宽形成得比所述第二面内导体的线宽要细。
这种情况下,与第一过孔导体的另一端连接的第一面内导体的线宽形成得比与第二过孔导体的另一端连接的第二面内导体要细。也就是说,在与外部电极连接的一个信号路径中,离位于层叠体表面的外部电极最近的面内导体即第一面内导体的线宽形成得比配置于该第一面内导体的内层的第二面内导体的线宽要细。
由于第一、第二面内导体与绝缘层具有不同的热收缩率,因此,第一、第二面内导体的线宽越大,层叠体压接和烧结时面内导体与绝缘层的热收缩量之差就越大,从而与绝缘层的密接强度就越小。因此,使压接和烧结时容易受到第一过孔导体和第二过孔导体的上压、下压应力影响的第一面内导体的线宽比第二面内导体的线宽要细。通过这样,与第一面内导体和第二面内导体形成相同线宽的情况相比,能够增大第一面内导体与绝缘层的密接强度(能够减小密接强度较弱的面内导体与绝缘层的接合面积),因此,在压接和烧结时第一面内导体受到第一过孔导体和第二过孔导体的上压、下压应力的情况下,不容易从绝缘层剥离。此外,通过减少第一面内导体从绝缘层剥离的情况发生,能够提高多层布线基板的可靠性。
另外,也可以在所述第一面内导体上设置沿着该第一面内导体的厚度方向贯穿的切口。这样在层叠体进行压接和烧结时,与第一面内导体的上下接触的绝缘层会进入切口中,从而树立起绝缘层柱,因此能够进一步提高减少第一面内导体从绝缘层剥离的情况发生的效果。另外,通过设置切口,增大了第一面内导体每单位长度的表面积,因此能够提高使用高频信号时的高频特性。
另外,所述第一布线层也可以具有多个所述第一面内导体,所述第一过孔导体与所述第二过孔导体之间可以通过所述多个第一面内导体并联连接。通过这样,能够减少各第一面内导体从绝缘层剥离的情况发生,并且能够应对高电流。
另外,也可以在所述第一面内导体的与所述第一过孔导体连接的面的相反面侧,在俯视时与所述第一过孔导体重合的位置上设置虚设过孔导体。通过这样,在层叠体压接和烧结时,第一过孔导体作用于第一面内导体的应力与虚设过孔导体作用于第一面内导体的应力相互抵消。也就是说,在层叠体压接和烧结时,第一面内导体受到第一过孔导体的应力变小,因此进一步提高了减少第一面内导体从绝缘层剥离的情况发生的效果。
另外,在所述外部电极与所述第一布线层之间可以配置多个所述绝缘层,所述外部电极与第一布线层之间的所述各绝缘层各自的厚度比所述外部电极与所述第一布线层之间的所述各绝缘层以外的所述绝缘层的厚度要薄,所述第一过孔导体由分别贯穿所述外部电极与所述第一布线层之间的各绝缘层而形成的多个过孔坯体的连续体形成。
例如,在形成第一过孔导体时,若使用激光在绝缘层中形成过孔,则过孔的被激光照射侧的一个端部的开口直径大于另一个端部的开口直径,从而形成楔形。因此,若要使第一过孔导体的所述另一个端部侧的端面的面积形成所期望的尺寸,则随着绝缘层的厚度变厚,第一过孔导体的所述一侧的端面的面积随之变大,第一过孔导体整体的体积增大。另外,随着第一过孔导体整体的体积变大,压接和烧结时作用于第一面内导体的上压或下压应力变大,因此,当绝缘层的厚度变厚时,第一面内导体从绝缘层剥离的风险性变高。
因此,在外部电极与第一布线层(第一面内导体)之间配置多个厚度分别比外部电极与第一布线层之间以外的绝缘层的厚度要薄的绝缘层,利用分别贯穿这些绝缘层而形成的多个过孔坯体的连续体来形成第一过孔导体。通过这样,与外部电极与第一布线层之间配置一个绝缘层且在该绝缘层中形成第一过孔导体的情况相比,即使第一过孔导体的所述另一端侧的端面的面积相同,也能够减小第一过孔导体整体的体积。通过减小第一过孔导体整体的体积,能够减少层叠体压接和烧结时第一过孔导体作用在第一面内导体上的上压或下压应力,因此能够提高防止第一面内导体从绝缘层剥离的效果。
在所述第一布线层与所述第二布线层之间也可以配置多个所述绝缘层,所述第一布线层与所述第二布线层之间的所述各绝缘层各自的厚度比所述外部电极与所述第一布线层之间的所述各绝缘层、以及所述第一布线层与所述第二布线层之间的所述各绝缘层以外的所述绝缘层的厚度要薄,所述第二过孔导体由分别贯穿所述第一布线层与所述第二布线层之间的各绝缘层而形成的多个过孔坯体的连续体形成。通过这样,层叠体压接和烧结时第二过孔导体作用在第一面内导体上的上压或下压应力也会减小,因此能够进一步提高防止第一面内导体从绝缘层剥离的效果。
另外,所述第一过孔导体中金属成分以外的添加物的重量比率可以比所述第二过孔导体的低。若第一过孔导体中金属成分以外的添加物的重量比率较高,则热收缩率变低,层叠体压接和烧结时与绝缘层的热收缩量之差变大。这种情况下层叠体压接和烧结时第一过孔导体作用在第一面内导体上的上压或下压应力变大,因此第一面内导体从绝缘层剥离的风险变高。因此,在对第一面内导体发生剥离的影响较大的位于层叠体表层的第一过孔导体中,通过使其金属成分以外的添加物的重量比率低于第二过孔导体,能够减小第一过孔导体作用在第一面内导体上的上压或下压应力,因此能够提高防止第一面内导体从绝缘层剥离的效果。
另外,形成所述第一过孔导体的所述多个过孔坯体中的与所述外部电极直接连接的所述过孔坯体的金属成分以外的添加物的重量比率可以低于其它所述过孔坯体和所述第二过孔导体的金属成分以外的添加物的重量比率。这种情况下,与第一过孔导体和第二过孔导体的金属成分以外的添加物的重量比率相同的情况相比,也能够减少第一过孔导体作用在第一面内导体上的上压或下压应力,因此能够提高防止第一面内导体从绝缘层剥离的效果。
另外,所述第一面内导体的厚度可以比所述第二面内导体的厚度要薄。这种情况下,与使第一面内导体的线宽比第二面内导体的线宽更细的情况相同,层叠体压接和烧结时第一面内导体与绝缘层的热收缩量之差变小,提高了第一面内导体和绝缘层的密接强度,因此能够减少第一面内导体从绝缘层剥离的情况发生。
另外,所述第一过孔导体可以形成为朝着所述第一面内导体逐渐变细的楔形,第二过孔导体也可以形成为朝着所述第一面内导体逐渐变细的楔形。这种情况下,绝缘层具备抵抗层叠体压接和烧结时第一、第二过孔导体作用在第一面内导体上的上压或下压应力的功能,因此能够减少第一面内导体从绝缘层剥离的情况发生。
另外,上述多层布线基板也可以用于探针卡。这种情况下,能够提供减少第一面内导体从绝缘层剥离的情况发生的可靠性高的探针卡。
技术效果
根据本发明,与第一过孔导体的另一端连接的第一面内导体的线宽形成得比与第二过孔导体的另一端连接的第二面内导体要细。也就是说,在与外部电极连接的一个信号路径中,离位于层叠体表面的外部电极最近的面内导体即第一面内导体的线宽形成得比配置于该第一面内导体的内层的第二面内导体的线宽要细。
由于第一、第二面内导体与绝缘层具有不同的热收缩率,因此,第一、第二面内导体的线宽越大,层叠体压接和烧结时面内导体与绝缘层的热收缩量之差就越大,从而与绝缘层的紧贴强度就越小。因此,使压接和烧结时容易受到第一过孔导体和第二过孔导体的上压、下压应力影响的第一面内导体的线宽比第二面内导体的线宽要细。通过这样,与第一面内导体和第二面内导体形成相同线宽的情况相比,能够增大第一面内导体与绝缘层的密接强度,因此,在压接和烧结时第一面内导体受到第一过孔导体和第二过孔导体的上压、下压应力的情况下,不容易从绝缘层剥离。此外,通过减少第一面内导体从绝缘层剥离的情况发生,能够提高多层布线基板的可靠性。
附图说明
图1是本发明的实施方式1~3的多层布线基板的剖视图。
图2是图1的第一面内导体的俯视图。
图3是图1的第二面内导体的俯视图。
图4是本发明的实施方式2的多层布线基板的第一面内导体的俯视图。
图5是表示图4的第一面内导体的变形例的图。
图6是本发明的实施方式3的多层布线基板的第一面内导体的俯视图。
图7是表示图6的第一面内导体的变形例的图。
图8是本发明的实施方式4的多层布线基板的剖视图。
图9是本发明的实施方式5的多层布线基板的剖视图。
图10是本发明的实施方式6的多层布线基板的剖视图。
图11是本发明的实施方式7的多层布线基板的剖视图。
图12是本发明的实施方式8的多层布线基板的剖视图。
图13是现有的多层布线基板的剖视图。
具体实施方式
<实施方式1>
参照图1~图3,对本发明实施方式1的多层布线基板1进行说明。图1是本发明的实施方式1的多层布线基板1的剖视图,图2是图1的第一面内导体6d1的俯视图,图3是图1的第二面内导体6c1的俯视图。
本实施方式的多层布线基板1如图1所示,具备:由多个绝缘层3a~3e层叠而成的层叠体2、形成于层叠体2上表面的多个上侧外部电极4、形成于层叠体2下表面的多个下侧外部电极5、以及配置在相邻的绝缘层3a~3e之间的多个布线层6a~6d。各绝缘层3a~3e中设有多个过孔导体7a~7e,相对应的上侧外部电极4和下侧外部电极5彼此通过过孔导体7a~7e和布线层6a~6d连接。
形成各绝缘层3a~3e的材料可以使用陶瓷或玻璃环氧树脂等。本实施方式中,各绝缘层3a~3e由低温共烧陶瓷(LTCC)形成。构成层叠体2的绝缘层3a~3e的层数可以适当地增减。
各上侧外部电极4分别由Cu、Ag、Al中的任一种形成,与省略了图示的探针连接。
各下侧外部电极5分别由Cu、Ag、Al中的任一种形成,经由焊料等与外部的安装基板等连接。
各布线层6a~6d分别由用Cu、Ag、Al中的任一种形成的多个面内导体6a1、6b1、6c1、6d1构成。
各过孔导体7a~7e分别通过在贯穿规定的绝缘层3a~3e而形成的过孔中填充例如由Cu、Ag、Al中的任一种与有机溶剂等混合而成的导电性糊料来形成。该过孔通过从各绝缘层3a~3e的一个主面侧照射激光来形成。此时,过孔形成为其开口直径从绝缘层3a~3e的一个主面侧向另一个主面侧逐渐减小的楔形。
在采用上述结构的多层布线基板1中,如上所述,相对应的上侧外部电极4和下侧外部电极5彼此通过各布线层6a~6d的面内导体6a1、6b1、6c1、6d1和过孔导体7a~7e连接,从而形成5条信号路径。此外,形成在同一绝缘层3a~3e中的过孔导体7a~7e之间的间距自上层侧到下层侧逐渐变大,从而在多层布线基板1上形成重新布线构造。
这里,对于各信号路径的连接构造,以将图1的纸面左端的上侧外部电极4和下侧外部电极5彼此相连的信号路径为例来进行具体说明。在该信号路径中,形成于最下层的绝缘层3e中的过孔导体7e(相当于本发明的“第一过孔导体”,以下有时也称为第一过孔导体7e)的一端与下侧外部电极5连接,最下层的布线层6d的面内导体6d1(相当于本发明的“第一面内导体”,以下有时也称为第一面内导体6d1)与第一过孔导体7e的另一端直接连接。此时,面内导体6d1如图2所示地形成线状,且其一端侧与第一过孔导体7e连接。
另外,面内导体6d1的另一端侧与位于该面内导体6d1的与第一过孔导体7e连接的连接面的相反面侧的绝缘层3d中所形成的过孔导体7d(相当于本发明的“第二过孔导体”,以下有时也称为第二过孔导体7d)的一端连接。换言之,第二过孔导体7d通过与面内导体6d1的另一端侧连接,从而设置在与层叠体2的层叠方向正交的方向上离第一过孔导体7e规定距离的位置处。
第二过孔导体7d的另一端与最下层的布线层6d的上一层布线层6c的面内导体6c1(相当于本发明的“第二面内导体”,以下有时也称为第二面内导体6c1)连接。此时,如图3所示,该面内导体6c1也形成为线状,且其一端与第二过孔导体7d的另一端连接。配置于面内导体6c1上侧的面内导体6a1、6b1和过孔导体7a~7c也以同样的方式连接,从而形成连接上侧外部电极4和下侧外部电极5的1条信号路径。最下层的布线层6d相当于本发明的“第一布线层”,其上一层的布线层6c相当于本发明的“第二布线层”。
由此,在用面内导体6a1、6b1、6c1、6d1和过孔导体7a~7e形成1条信号路径的情况下,各面内导体6a1、6b1、6c1、6d1的线宽通常是相等的。但是,本实施方式在1条信号路径中,使最接近层叠体2下表面的布线层6d的面内导体6d1的线宽形成得比其他面内导体6a1、6b1、6c1要细。
例如,在图3所示的第二面内导体6c1的线宽W2形成为100μm,而图2所示的第一面内导体6d1的线宽W1形成为50μm。除此以外的面内导体6a1、6b1也可以与第二面内导体6c1相同,都形成为100μm。上述线宽W1、W2的值仅仅是一个示例,在1条信号路径中,与第一过孔导体7e直接连接的第一面内导体6d1的线宽只要形成得比其他面内导体6a1、6b1、6c1要细即可,也可以进行适当的变更。
另外,除将图1正中央的上侧外部电极4和下侧外部电极5相连的信号路径以外的其他信号路径也可以采用与上述信号路径的连接构造大致相同的结构,由此实现上侧外部电极4与下侧外部电极5的连接。
(多层布线基板1的制造方法)
接着,对本实施方式的多层布线基板1的制造方法进行说明。该多层布线基板1的制造方法中,首先分别准备各绝缘层3a~3e。此时,准备用于形成各绝缘层3a~3e的多个陶瓷生片,并在各陶瓷生片各自的一个主面的规定位置上照射激光从而形成过孔。
接着,利用印刷技术等在所形成的过孔中填充例如含有Cu、Ag、Al中的任一种金属、有机溶剂等的导电性糊料,由此形成各过孔导体7a~7e。
然后,通过在各陶瓷生片的一个主面或另一个主面的规定位置上形成用于构成各布线层6a~6d的面内导体6a1、6b1、6c1、6d1,从而完成各绝缘层3a~3e。此时,将最下层布线层6d的面内导体6d1的线宽W1形成得与其他布线层6a~6c的面内导体6a1、6b1、6c1要细。
在用于形成层叠体2上表面的陶瓷生片的规定位置处形成上侧外部电极4,并且在用于形成层叠体2下表面的陶瓷生片的规定位置处形成下侧外部电极5。各面内导体6a1、6b1、6c1、6d1、上侧外部电极4和下侧外部电极5可分别使用例如含有Cu、Ag、Al中的任一种金属的导电性糊料通过印刷技术来形成。
接着,将准备好的各绝缘层3a~3e按照规定的顺序层叠后进行压接,从而形成由各绝缘层3a~3e层叠而成的层叠体2。
最后,将处于加压状态的层叠体2在规定的温度(例如850℃)下进行烧结,从而完成多层布线基板1。
在准备各绝缘层3a~3e时,可以使形成于最下层绝缘层3e的第一过孔导体7e的金属成分以外的添加物的重量比率低于包含第二过孔导体7d在内的其它过孔导体7a~7d。若第一过孔导体7e中金属成分以外的添加物的重量比率较高,则热收缩率变低,层叠体2压接和烧结时与绝缘层3a~3e的热收缩量之差变大。这种情况下,压接和烧结时第一过孔导体7e作用在第一面内导体6d1上的上压应力变大,因此第一面内导体6d1从绝缘层3e剥离的风险变高。因此,通过使对第一面内导体6d1发生剥离的影响较大的位于层叠体2最下层的第一过孔导体7e的金属成分以外的添加物的重量比率低于其它过孔导体7a~7d,能够提高防止第一面内导体6d1从绝缘层3e剥离的效果。
本发明的探针卡的特征在于,具备上述多层布线基板1、以及与形成于层叠体2上表面的各上侧外部电极4连接的多个探针。由此,能够对信号端子高密度地配置的半导体元件等进行电气检查。
因而,根据上述实施方式,在将规定的上侧外部电极4与下侧外部电极5彼此相连的信号路径中,离位于层叠体2表面(下表面)的下侧外部电极5最近的面内导体即第一面内导体6d1的线宽形成得比配置于该第一面内导体6d1的内层的第二面内导体6c1的线宽要细。
面内导体6a1、6b1、6c1、6d1和绝缘层3a~3e具有不同的热收缩率,因此,面内导体6a1、6b1、6c1、6d1的线宽W1、W2越大,层叠体2压接和烧结时面内导体6a1、6b1、6c1、6d1与绝缘层3a~3e的热收缩量之差就越大,从而与绝缘层3a~3e的密接强度就越小。
因此,使压接和烧结时容易受到第一过孔导体7e和第二过孔导体7d的上压、下压应力影响的第一面内导体6d1的线宽W1比第二面内导体6c1的线宽要细。这样与1条信号路径中各面内导体6a1、6b1、6c1、6d1都形成为相同的线宽的情况相比,能够增大第一面内导体6d1与绝缘层3d、3e的密接强度,因此能够减少层叠体2压接和烧结时第一面内导体6d1从绝缘层3d、3e剥离的情况发生。此外,通过减少第一面内导体6d1从绝缘层3d、3e剥离的情况发生,能够提高多层布线基板1的可靠性。
<实施方式2>
参照图1和图4,对本发明实施方式2的多层布线基板1a进行说明。图4是多层布线基板1a所具备的第一面内导体6d2的俯视图,是与说明实施方式1的多层布线基板1时所参照的图2相对应的图。
本实施方式的多层布线基板1a与参照图1~图3进行说明的实施方式1的多层布线基板1的不同之处在于,如图4所示,通过第一过孔导体7e而与下侧外部电极5连接的第一面内导体6d2上设有沿着该第一面内导体6d2的厚度方向贯穿的切口10a。其它结构与实施方式1的多层布线基板1相同,因此标注相同的标号并省略说明。
这种情况下,在受第一过孔导体7e和第二过孔导体7d的上压、下压应力的影响很大的第一面内导体6d2中,在其线宽方向的大致中央处沿着线的长边方向设有切口10a。
通过这样,层叠体2压接和烧结时与第一面内导体6d2上下接触的绝缘层3d、3e会进入到切口10a中,从而树立起绝缘层3d、3e的柱,因此,通过该绝缘层3d、3e的柱,能够缓和第一过孔导体7e和第二过孔导体7d对第一面内导体6d2施加的上压、下压应力。因此,能够进一步提高减少第一面内导体6d2从绝缘层3d、3e剥离的情况发生的效果。另外,通过设置切口10a,增大了第一面内导体6d2每单位长度的表面积,因此能够提高使用高频信号时的高频特性。
(第一面内导体6d2的变形例)
参照图5和图6,对本实施方式的多层布线基板1a的第一面内导体6d2的变形例进行说明。图5和图6分别是表示第一面内导体6d2的变形例的图,分别是与图4相对应的图。
设置于第一面内导体6d2的切口的形状可以适当地进行变更。例如,可以如图5所示的面内导体6d2的变形例所示,沿着第一面内导体6d2的长度方向横向并排地设置多个俯视时分别呈矩形的切口10b。也可以如图6所示,沿着第一面内导体6d2的长度方向横向并排地设置多个分别呈菱形的切口10c。这样也可以得到与实施方式2的多层布线基板1a相同的效果。
<实施方式3>
参照图1和图6,对本发明实施方式3的多层布线基板1b进行说明。图6是多层布线基板1b所具备的第一面内导体6d3、6d4的俯视图,是与说明实施方式1的多层布线基板1时所参照的图2相对应的图。
本实施方式的多层布线基板1b与参照图1~图3进行说明的实施方式1的多层布线基板1的不同之处在于,如图1和图6所示,将相对应的上侧外部电极4和下侧外部电极5彼此连接的1条信号路径中位于最下层的布线层6d上设有多个(本实施方式中为2个)第一面内导体6d3、6d4。其它结构与实施方式1的多层布线基板1相同,因此标注相同的标号并省略说明。
这种情况下,如图6所示,将相对应的上侧外部电极4和下侧外部电极5彼此连接的信号路径中位于最下层的布线层6d上所设置的两个第一面内导体6d3、6d4各自的线宽W3、W4形成得比第二面内导体6c1的线宽W2(参照图3)要细(W2>W3、W4)。此外,第一过孔导体7e和第二过孔导体7d之间通过两个第一面内导体6d3、6d4实现并联连接。
由此,即使两个第一面内导体6d3、6d4各自的线宽W3、W4比第二面内导体6c1要细,也能减少两个第一面内导体6d3、6d4从绝缘层3d、3e剥离的情况发生。另外,在层叠体2进行压接和烧结时,两个第一面内导体6d3、6d4之间树立起绝缘层3d、3e的柱,因此,基于和实施方式2的多层布线基板1a相同的理由,能够进一步提高减少两个第一面内导体6d3、6d4从绝缘层3d、3e剥离的情况发生的效果。
另外,通过两个第一面内导体6d3、6d4实现第一、第二过孔导体7e、7d之间的并联连接,既能减少两个第一面内导体6d3、6d4从绝缘层3d、3e剥离的情况发生,又能应对高电流。为了能更容易地应对高电流,优选使两个第一面内导体6d3、6d4的线宽W3、W4之和大于第二面内导体6c1的线宽W2(W3+W4>W2)。
(第一面内导体6d3、6d4的变形例)
接着,参照图7,对本实施方式的第一面内导体6d3、6d4的变形例进行说明。图7是第一面内导体6d3、6d4的变形例,是与图6相对应的图。
这种情况下,如图7所示,将第一过孔导体7e与第二过孔导体7d并联连接的两个第一面内导体6d5、6d6在隔开规定间隔的状态下平行配置。此时,两个第一面内导体6d5、6d6各自的线宽W5、W6形成得比第二面内导体6c1的线宽W2(参照图3)要细。另外,在两个第一面内导体6d5、6d6之间设置多个连接部11,利用这些连接部11形成两个第一面内导体6d5、6d6在连接第一过孔导体7e与第二过孔导体7d的路径的中途相连的构造。通过这样,得到图3所示的在具有线宽W2的第二面内导体6c1上设置切口的构造。
另一方面,在如上述实施方式1的多层布线基板1上设置的第一面内导体6d1那样线宽W1比包括第二面内导体6c1在内的其它面内导体6a1、6b1、6c1要细的情况下,与各面内导体6a1、6b1、6c1、6d1的线宽相等的情况相比,虽然能够减少从绝缘层3d、3e剥离的情况发生,但难以应对高电流。然而,通过采用本变形例这样的布线构造,能够确保耐电流特性达到与各面内导体6a1、6b1、6c1、6d1的线宽相等的情况同等的程度。
另外,在层叠体2进行压接和烧结时,两个第一面内导体6d5、6d6的间隙(切口)中将树立起绝缘层3d、3e的柱,因此,基于和实施方式2的多层布线基板1a相同的理由,能够减少两个第一面内导体6d5、6d6从绝缘层3d、3e剥离的情况发生。
<实施方式4>
参照图8,对本发明实施方式4的多层布线基板1c进行说明。图8是多层布线基板1c的剖视图。
本实施方式的多层布线基板1c与参照图1~图3进行说明的实施方式1的多层布线基板1的不同之处在于,如图8所示,在第一面内导体6d1的与第一过孔导体7e连接的面的相反面侧,在俯视时与第一过孔导体7e重合的位置上设有虚设过孔导体12。其它结构与实施方式1的多层布线基板1相同,因此标注相同的标号并省略说明。
这种情况下,在俯视时与连接至第一面内导体6d1的第一过孔导体7e重合的位置上设置虚设过孔导体12,并将该虚设过孔导体12连接至第一面内导体6d1的与第一过孔导体7e连接的面的相反面。
通过这样,在层叠体2压接和烧结时,第一过孔导体7e作用于第一面内导体6d1的上压应力与虚设过孔导体作12用于第一面内导体6d1的下压应力相互抵消。也就是说,在层叠体2压接和烧结时,第一面内导体6d1受到第一过孔导体7e的应力变小,因此减少了第一面内导体6d1从绝缘层3d、3e剥离的情况发生。虚设过孔导体12也不一定要与第一面内导体6d1的与第一过孔导体7e连接的面的相反面连接,只要在层叠体2的层叠体方向上配置于第一面内导体6d1的上层侧且俯视时与第一过孔导体7e重合的位置即可。
<实施方式5>
参照图9,对本发明实施方式5的多层布线基板1d进行说明。图9是多层布线基板1d的剖视图。
本实施方式的多层布线基板1d与参照图1~图3所说明的实施方式1的多层布线基板1的不同之处在于,如图9所示,在下侧外部电极5与最下层的布线层6d之间配置有多个(本实施方式中为2个)绝缘层3e1、3e2,第一过孔导体7f由贯穿这些绝缘层3e1、3e2而形成的2个过孔坯体7f1、7f2的连续体构成。其它结构与实施方式1的多层布线基板1相同,因此标注相同的标号并省略说明。
这种情况下,下侧外部电极5与布线层6d之间的两个绝缘层3e1、3e2分别形成得比其他绝缘层3a~3d的厚度要薄。而且,在多层布线基板1d的制造工序中,为两个绝缘层3e1、3e2分别准备过孔坯体7f1、7f2,经过各绝缘层3a~3d、3e1、3e2的层叠、压接和烧结工序,形成由两个过孔坯体7f1、7f2的连续体得到的第一过孔导体7f。
另一方面,在实施方式1的多层布线基板1的构造中,在形成第一过孔导体7e时,若使用激光在绝缘层3e中形成过孔,则过孔的被激光照射侧的一个端部的开口直径大于另一个端部的开口直径,从而形成楔形。因此,若要使第一过孔导体7e的所述另一个端部侧的端面的面积形成所期望的尺寸,则随着绝缘层3e的厚度变厚,第一过孔导体7e的所述一个端部侧的端面的面积随之变大,第一过孔导体7e整体的体积增大。另外,随着第一过孔导体7e整体的体积变大,压接和烧结时作用于第一面内导体6d1的上压应力变大,因此,当绝缘层3e的厚度变厚时,第一面内导体6d1从绝缘层3d、3e剥离的风险性变高。
因此,在下侧外部电极5与第一面内导体6d1之间配置厚度分别比下侧外部电极5与第一面内导体6d1之间以外的绝缘层3a~3d的厚度要薄的绝缘层3e1、3e2,利用分别贯穿这些绝缘层3e1、3e2而形成的2个过孔坯体7f1、7f2的连续体来形成第一过孔导体7f。
通过这样,与下侧外部电极5与第一面内导体6d1之间配置一个绝缘层3e且在该绝缘层3e中形成第一过孔导体7e的实施方式1的多层布线基板1相比,即使第一过孔导体7f的所述另一个端部侧的端面的面积相同,也能够减小第一过孔导体7f整体的体积。若第一过孔导体7f整体的体积变小,则层叠体2压接和烧结时第一过孔导体7f作用于第一面内导体6d1的上压应力减小,因此,能够减少第一面内导体6d1从绝缘层3d、3e1剥离的情况发生。而且,若第一过孔导体7f整体的体积变小,则层叠体2压接和烧结时第一过孔导体7f作用于下侧外部电极5的下压应力减小,因此可提高层叠体2下表面的平坦性。
本实施方式中,形成第一过孔导体7f的两个过孔坯体7f1、7f2中,与下侧外部电极5直接连接的一个过孔坯体7f2的金属成分以外的添加物的重量比率可以比另一个过孔坯体7f1和第一过孔导体7f以外的其它过孔导体7a~7d的金属成分以外的添加物的重量比率低。通过这样,在层叠体压接和烧结时,金属成分以外的添加物的重量比率较低的过孔坯体7f2与各绝缘层3a~3e的热收缩量之差变小,包含该过孔坯体7f2的第一过孔导体7f作用在第一面内导体6d1上的上压应力随之减小,因此,提高了防止第一面内导体6d1从绝缘层3d、3e剥离的效果。
<实施方式6>
参照图10,对本发明实施方式6的多层布线基板1e进行说明。图10是多层布线基板1e的剖视图。
本实施方式的多层布线基板1e与参照图9说明的实施方式5的多层布线基板1d的不同之处在于,如图10所示,第二过孔导体7g也与第一过孔导体7f同样地由2个过孔坯体7g1、7g2的连续体形成。其它结构与实施方式5的多层布线基板1d相同,因此标注相同的标号并省略说明。
这种情况下,第一面内导体6d1与第二面内导体6c1之间也配置有多个(本实施方式中为2个)绝缘层3d1、3d2。此时,这些绝缘层3d1、3d2各自的厚度形成得比下侧外部电极5与第一面内导体6d1之间的绝缘层3e1、3e2以外的其它绝缘层3a~3c的厚度要薄,分别形成在两个绝缘层3d1、3d2中的2个过孔坯体7g1、7g2的连续体形成第二过孔导体7g。
通过这样,基于和实施方式5的多层布线基板1d相同的理由,能够减小层叠体2压接和烧结时第二过孔导体7g作用在第一面内导体6d1上的下压应力。即,本实施方式中,能够减小第一、第二过孔导体7f、7g分别作用在第一面内导体6d1上的上压、下压应力,因此,能够进一步提高防止第一面内导体6d1从绝缘层3d2、3e1剥离的效果。
本实施方式中,第一过孔导体7f也不一定要由多个过孔坯体7f1、7f2的连续体构成。
<实施方式7>
参照图11,对本发明实施方式7的多层布线基板1f进行说明。图11是多层布线基板1f的剖视图。
本实施方式的多层布线基板1f与参照图1~图3所说明的实施方式1的多层布线基板1的不同之处在于,如图11所示,第一过孔导体7h具有不同的形状。其它结构与实施方式1的多层布线基板1相同,因此标注相同的标号并省略说明。
这种情况下,实施方式1的多层布线基板1的第一过孔导体7e形成为随着离开第一面内导体6d1而逐渐变细的楔形,而本实施方式的多层布线基板1f的第一过孔导体7h形成为随着朝向第一面内导体6d1而逐渐变细的楔形。另外,第二过孔导体7d形成为随着朝向第一面内导体6d1而逐渐变小的楔形。
若第一、第二过孔导体7h、7d具有上述形状,则在层叠体2压接和烧结时,覆盖在第一过孔导体7h周围的绝缘层3e具有抵抗该第一过孔导体7h作用于第一面内导体6d1上的上压应力的功能,同时覆盖在第二过孔导体7d周围的绝缘层3d具有抵抗该第二过孔导体7d作用于第一面内导体6d1上的下压应力的功能。这种情况下,第一、第二过孔导体7h、7d分别作用在第一面内导体6d1上的上压、下压应力得到缓和,因此,能够减少第一面内导体6d1从绝缘层3d、3e剥离的情况发生。
<实施方式8>
参照图12,对本发明实施方式8的多层布线基板1g进行说明。图12是多层布线基板1g的剖视图。
本实施方式的多层布线基板1g与参照图1~图3进行说明的实施方式1的多层布线基板1的不同之处在于,如图12所示,形成将相对应的上侧外部电极4和下侧外部电极5彼此连接的1条信号路径的各面内导体6a1、6b1、6c1、6d7中,形成于最下层的布线层6d上的第一面内导体6d7的厚度形成得比包括第二面内导体6c1在内的其它面内导体6a1、6b1、6c1要薄。其它结构与实施方式1的多层布线基板1相同,因此标注相同的标号并省略说明。
这种情况下,与使第一面内导体6d7的线宽W1比第二面内导体6c1的线宽更细的情况相同,层叠体2压接和烧结时第一面内导体6d7与绝缘层3a~3e的热收缩量之差变小,提高了第一面内导体6d7和绝缘层3d、3e的密接强度,因此能够减少第一面内导体6d7从绝缘层3d、3e剥离的情况发生。
本发明并不限于上述各实施方式,在不脱离其宗旨的范围内,除上述以外,可以进行各种变更。例如,可以将上述各实施方式的结构加以组合来形成多层布线基板。
另外,上述各实施方式中,对于减少最下层的布线层6d上的第一面内导体6d1从绝缘层3d、3e剥离的情况发生的例子进行了说明,但对于离层叠体2上表面最近的布线层6a的面内导体6a1,与内层的面内导体6b1、6c1相比,由于层叠体2压接和烧结时从所连接的过孔导体7a、7b受到的上压、下压应力,也有可能从绝缘层3a、3b剥离。因此,上层侧的面内导体6a1也可以适用上述各实施方式的发明。
另外,上述各实施方式的多层布线基板1、1a、1b、1c、1d、1e、1f、1g并不限于用作为探针卡,也可以用作为例如匹配电路模块用的基板。
工业上的实用性
本发明能够适用于内部具有面内导体和过孔导体的各种多层布线基板。
标号说明
1、1a、1b、1c、1d、1e、1f多层布线基板
2层叠体
3a、3b、3c、3d、3d1、3d2、3e、3e1、3e2绝缘层
5下侧外部电极
6d1、6d2、6d3、6d4、6d5、6d6、6d7第一面内导体
6c1第二面内导体
7e、7f、7h第一过孔导体
7d、7g第二过孔导体
7f1、7f2、7g1、7g2过孔坯体
10a、10b、10c切口
12虚设过孔导体
Claims (11)
1.一种多层布线基板,其特征在于,包括:
由多个绝缘层层叠而成的层叠体;
形成于所述层叠体的任意一个主面的外部电极;
设置在所述层叠体内且一端与所述外部电极相连接的第一过孔导体;
具有与所述第一过孔导体的另一端直接连接的线状的第一面内导体的第一布线层;
设置在所述层叠体内且一端与所述第一面内导体连接的第二过孔导体,该第二过孔导体设置在所述第一面内导体的与所述第一过孔导体连接的连接面的相反面侧,且设置在与所述层叠体的层叠方向正交的方向上与所述第一过孔导体相距规定距离的位置上;以及
具有与所述第二过孔导体的另一端连接的线状的第二面内导体的第二布线层,
所述第一面内导体的线宽形成得比所述第二面内导体的线宽要细。
2.如权利要求1所述的多层布线基板,其特征在于,
所述第一面内导体上设有沿着该第一面内导体的厚度方向贯穿的切口。
3.如权利要求1或2所述的多层布线基板,其特征在于,
所述第一布线层具有多个所述第一面内导体,
所述第一过孔导体与所述第二过孔导体之间通过所述多个第一面内导体进行并联连接。
4.如权利要求1至3的任一项所述的多层布线基板,其特征在于,
在所述第一面内导体的与所述第一过孔导体连接的面的相反面侧,在俯视时与所述第一过孔导体重合的位置上设有虚设过孔导体。
5.如权利要求1至4的任一项所述的多层布线基板,其特征在于,
在所述外部电极与所述第一布线层之间配置有多个所述绝缘层,
所述外部电极与第一布线层之间的所述各绝缘层各自的厚度比所述外部电极与所述第一布线层之间的所述各绝缘层以外的所述绝缘层的厚度要薄,
所述第一过孔导体由分别贯穿所述外部电极与所述第一布线层之间的各绝缘层而形成的多个过孔坯体的连续体构成。
6.如权利要求5所述的多层布线基板,其特征在于,
在所述第一布线层与所述第二布线层之间配置有多个所述绝缘层,
所述第一布线层与所述第二布线层之间的所述各绝缘层各自的厚度比所述外部电极与所述第一布线层之间的所述各绝缘层及所述第一布线层与所述第二布线层之间的所述各绝缘层以外的所述绝缘层的厚度要薄,
所述第二过孔导体由分别贯穿所述第一布线层与所述第二布线层之间的各绝缘层而形成的多个过孔坯体的连续体构成。
7.如权利要求1至6的任一项所述的多层布线基板,其特征在于,
所述第一过孔导体中金属成分以外的添加物的重量比率低于所述第二过孔导体。
8.如权利要求5或6所述的多层布线基板,其特征在于,
形成所述第一过孔导体的所述多个过孔坯体中的与所述外部电极直接连接的所述过孔坯体的金属成分以外的添加物的重量比率低于其它所述过孔坯体和所述第二过孔导体的金属成分以外的添加物的重量比率。
9.如权利要求1至8的任一项所述的多层布线基板,其特征在于,
所述第一面内导体的厚度比所述第二面内导体的厚度要薄。
10.如权利要求1至9的任一项所述的多层布线基板,其特征在于,
所述第一过孔导体形成为朝着所述第一面内导体逐渐变细的楔形,且第二过孔导体形成为朝着所述第一面内导体逐渐变细的楔形。
11.一种探针卡,其特征在于,
具备权利要求1至10的任一项所述的多层布线基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239554 | 2013-11-20 | ||
JP2013-239554 | 2013-11-20 | ||
PCT/JP2014/079553 WO2015076121A1 (ja) | 2013-11-20 | 2014-11-07 | 多層配線基板およびこれを備えるプローブカード |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105766069A true CN105766069A (zh) | 2016-07-13 |
CN105766069B CN105766069B (zh) | 2019-04-16 |
Family
ID=53179388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480063529.6A Active CN105766069B (zh) | 2013-11-20 | 2014-11-07 | 多层布线基板及具备该多层布线基板的探针卡 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10231331B2 (zh) |
JP (2) | JPWO2015076121A1 (zh) |
CN (1) | CN105766069B (zh) |
WO (1) | WO2015076121A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109673099A (zh) * | 2017-10-13 | 2019-04-23 | 欣兴电子股份有限公司 | 多层线路结构及其制作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI550814B (zh) * | 2015-07-31 | 2016-09-21 | 矽品精密工業股份有限公司 | 承載體、封裝基板、電子封裝件及其製法 |
JP7038492B2 (ja) * | 2017-05-29 | 2022-03-18 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
JP7081090B2 (ja) * | 2017-07-10 | 2022-06-07 | 株式会社村田製作所 | 配線基板、プローブカード、及び、配線基板の製造方法 |
KR102228317B1 (ko) * | 2020-10-26 | 2021-03-16 | 주식회사 프로이천 | 웨이퍼 테스트용 프로브 카드 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6132543A (en) * | 1997-03-14 | 2000-10-17 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a packaging substrate |
CN1482097A (zh) * | 2002-05-23 | 2004-03-17 | ������������ʽ���� | 玻璃陶瓷组合物、玻璃陶瓷烧结体以及陶瓷多层基板 |
CN101594753A (zh) * | 2008-05-30 | 2009-12-02 | 富士通株式会社 | 印刷线路板 |
US20120300425A1 (en) * | 2010-01-22 | 2012-11-29 | Nec Corporation | Functional element built-in substrate and wiring substrate |
WO2013058351A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2877427A (en) * | 1955-10-11 | 1959-03-10 | Sanders Associates Inc | Parallel transmission line circuit |
EP0383599B1 (en) | 1989-02-17 | 1996-02-07 | Merck & Co. Inc. | Protein anti-cancer agent |
JPH0362991A (ja) * | 1989-07-31 | 1991-03-19 | Hitachi Ltd | 多層セラミック基板の製造方法 |
US5184095A (en) * | 1991-07-31 | 1993-02-02 | Hughes Aircraft Company | Constant impedance transition between transmission structures of different dimensions |
JPH06334351A (ja) * | 1993-05-19 | 1994-12-02 | Nippon Cement Co Ltd | 導体ペーストおよびそれを用いたセラミック多層配線基板 |
JPH07106759A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 薄膜多層基板 |
JPH0725601U (ja) * | 1993-10-08 | 1995-05-12 | 株式会社村田製作所 | 電子部品 |
JPH11261204A (ja) * | 1998-03-11 | 1999-09-24 | Hokuriku Electric Ind Co Ltd | 回路基板 |
JP3167678B2 (ja) * | 1998-06-01 | 2001-05-21 | 日本特殊陶業株式会社 | 多層セラミック基板及びその製造方法 |
JP2002151917A (ja) * | 2000-08-29 | 2002-05-24 | Toshiba Corp | 配線基板及び電子機器 |
US6810583B2 (en) * | 2001-08-07 | 2004-11-02 | International Business Machines Corporation | Coupling of conductive vias to complex power-signal substructures |
US6762367B2 (en) * | 2002-09-17 | 2004-07-13 | International Business Machines Corporation | Electronic package having high density signal wires with low resistance |
JP2005032901A (ja) * | 2003-07-10 | 2005-02-03 | Fcm Kk | 導電性シート |
JP2005044988A (ja) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 回路基板の製造方法 |
CN100562727C (zh) * | 2004-12-20 | 2009-11-25 | 松下电器产业株式会社 | 应变传感器及其制造方法 |
JP2006352347A (ja) * | 2005-06-14 | 2006-12-28 | Nec Corp | 高周波伝送線路 |
JP4918780B2 (ja) * | 2005-12-15 | 2012-04-18 | 凸版印刷株式会社 | 多層配線基板の製造方法、ならびに半導体装置 |
JP4764731B2 (ja) * | 2006-01-30 | 2011-09-07 | 富士通株式会社 | 多層構造のプリント配線基板 |
JP2008186919A (ja) * | 2007-01-29 | 2008-08-14 | Alps Electric Co Ltd | 積層セラミック配線板 |
TWI401000B (zh) * | 2008-07-23 | 2013-07-01 | Nec Corp | 無核心層配線基板、半導體裝置及其製造方法 |
JP2010199319A (ja) * | 2009-02-25 | 2010-09-09 | Kyocera Corp | 配線基板及びそれを備えた実装構造体 |
JP2010199109A (ja) * | 2009-02-23 | 2010-09-09 | Nec Corp | モジュール基板 |
JP2011009694A (ja) * | 2009-05-27 | 2011-01-13 | Kyocera Corp | 配線基板およびプローブカードならびに電子装置 |
WO2011058879A1 (ja) * | 2009-11-12 | 2011-05-19 | 日本電気株式会社 | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 |
JP6009152B2 (ja) * | 2011-09-15 | 2016-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2013102047A (ja) * | 2011-11-08 | 2013-05-23 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP5851211B2 (ja) * | 2011-11-11 | 2016-02-03 | 新光電気工業株式会社 | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 |
JP5488774B2 (ja) * | 2012-02-03 | 2014-05-14 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
JP2013191678A (ja) * | 2012-03-13 | 2013-09-26 | Kyocera Corp | 多層配線基板 |
JP2014075515A (ja) * | 2012-10-05 | 2014-04-24 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
CN103472646B (zh) * | 2013-08-30 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
JP2015146346A (ja) * | 2014-01-31 | 2015-08-13 | イビデン株式会社 | 多層配線板 |
-
2014
- 2014-11-07 WO PCT/JP2014/079553 patent/WO2015076121A1/ja active Application Filing
- 2014-11-07 CN CN201480063529.6A patent/CN105766069B/zh active Active
- 2014-11-07 JP JP2015549070A patent/JPWO2015076121A1/ja active Pending
-
2016
- 2016-05-20 US US15/160,203 patent/US10231331B2/en active Active
-
2018
- 2018-02-21 JP JP2018028484A patent/JP6531845B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6132543A (en) * | 1997-03-14 | 2000-10-17 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a packaging substrate |
CN1482097A (zh) * | 2002-05-23 | 2004-03-17 | ������������ʽ���� | 玻璃陶瓷组合物、玻璃陶瓷烧结体以及陶瓷多层基板 |
CN101594753A (zh) * | 2008-05-30 | 2009-12-02 | 富士通株式会社 | 印刷线路板 |
US20120300425A1 (en) * | 2010-01-22 | 2012-11-29 | Nec Corporation | Functional element built-in substrate and wiring substrate |
WO2013058351A1 (ja) * | 2011-10-21 | 2013-04-25 | 株式会社村田製作所 | 多層配線基板、プローブカード及び多層配線基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109673099A (zh) * | 2017-10-13 | 2019-04-23 | 欣兴电子股份有限公司 | 多层线路结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105766069B (zh) | 2019-04-16 |
JP6531845B2 (ja) | 2019-06-19 |
JP2018133572A (ja) | 2018-08-23 |
US20160270222A1 (en) | 2016-09-15 |
WO2015076121A1 (ja) | 2015-05-28 |
JPWO2015076121A1 (ja) | 2017-03-16 |
US10231331B2 (en) | 2019-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102742372B (zh) | 电路板及其制造方法 | |
JP6531845B2 (ja) | 多層配線基板およびこれを備えるプローブカード | |
KR101161971B1 (ko) | 다층 회로 기판 및 다층 회로 기판의 제조 방법 | |
JP5305042B2 (ja) | 積層型電子部品の製造方法 | |
CN102683015A (zh) | 多层陶瓷电容器及其制造方法 | |
CN103460822A (zh) | 芯片元器件内置树脂多层基板及其制造方法 | |
TW201136480A (en) | Substrate with built-in capacitor and wiring substrate with built-in member | |
CN105321888A (zh) | 封装结构及其制法 | |
JP5429376B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP2004228190A (ja) | 積層体付き金属箔およびそれを用いた受動素子内蔵基板の製造方法 | |
JP2008147323A (ja) | 熱電変換モジュールおよびその製造方法 | |
US9961768B2 (en) | Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card | |
CN103400810A (zh) | 半导体芯片的层叠封装结构及其制造方法 | |
US20190014655A1 (en) | Composite component-embedded circuit board and composite component | |
JP5835282B2 (ja) | 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
CN104766855A (zh) | 芯片装置及其制造方法 | |
JP6512366B2 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
US20110024171A1 (en) | Multilayer laminated circuit | |
JP2008251850A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6959785B2 (ja) | 回路基板、電子部品および電子モジュール | |
CN109511222A (zh) | 布线基板和平面变压器 | |
JP5388677B2 (ja) | コンデンサ及びその製造方法、配線基板 | |
JP5036591B2 (ja) | 配線基板 | |
WO2014030471A1 (ja) | 積層基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |