JP2011009694A - 配線基板およびプローブカードならびに電子装置 - Google Patents

配線基板およびプローブカードならびに電子装置 Download PDF

Info

Publication number
JP2011009694A
JP2011009694A JP2010013208A JP2010013208A JP2011009694A JP 2011009694 A JP2011009694 A JP 2011009694A JP 2010013208 A JP2010013208 A JP 2010013208A JP 2010013208 A JP2010013208 A JP 2010013208A JP 2011009694 A JP2011009694 A JP 2011009694A
Authority
JP
Japan
Prior art keywords
wiring
layer
ceramic
wiring board
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010013208A
Other languages
English (en)
Inventor
Yoichi Hiwaki
洋一 樋脇
Sadakatsu Yoshida
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010013208A priority Critical patent/JP2011009694A/ja
Publication of JP2011009694A publication Critical patent/JP2011009694A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 配線基板の配線層間に生じる浮遊容量を小さくすることで、より高速な素子の検査や、高速の検査ができる高信頼性の配線基板を提供する。
【解決手段】 セラミック配線基板1の上面に複数の絶縁樹脂層2と複数の配線層3とが交互に積層され、絶縁樹脂層2の上下に位置する配線層3間がビア導体4で接続された配線基板であって、配線層3のうち、下から2層目の絶縁樹脂層2の下面に位置する接続用配線層3aと、セラミック配線基板1の内部から上面に引き出された内部配線1aの端部とが電気的に接続されており、接続用配線層3aとセラミック配線基板1との間に絶縁樹脂層2が存在しない空間5がある配線基板である。比誘電率の比較的大きなセラミック配線基板1の内部配線1aと接続用配線層3aとの間に比誘電率の小さな空間5が入ることで、これらの間に発生する浮遊容量を減少させることができる。
【選択図】 図1

Description

本発明は、プローブカードに用いられる配線基板または半導体素子や圧電振動子等の電子部品を搭載するための配線基板、ならびにそのような配線基板を用いたプローブカードおよび電子装置に関する。
近年、電子機器の小型化・高密度化に伴い、電子機器に使用される半導体素子のみならず、その半導体素子が搭載されるパッケージや配線基板、あるいは半導体素子の電気的な検査をするためのプローブカードに対しても配線の微細化および高密度化が要求されている。また、半導体素子の高速化に伴って高周波信号の伝送が可能であることも求められ、プローブカードに対しては平坦性に優れていることも求められている。
このような要求にこたえるものとして、微細なパターン加工が可能であり、平坦性および高周波特性に優れた基板として、研磨加工により平坦化したセラミック基板上に薄膜導体と薄膜の絶縁層とを複数層形成した多層配線部を形成した、いわゆるビルドアップ方式の配線基板がある(例えば、特許文献1を参照。)。図7は、従来の配線基板の一例を示す断面図である。従来の配線基板は、複数のセラミック絶縁層11bと内部配線11aおよび外部配線11cとから成るセラミック配線基板11の上面の、内部配線11aが露出した部分の上に薄膜で配線層13を形成し、さらにその上に絶縁樹脂層12と配線層13とを交互に積層して形成されていた。そして、絶縁樹脂層12の上下に位置する配線層13はビア導体14により接続されているものであった。
特開2004−214586号公報
しかしながら、従来の配線基板は、セラミック配線基板11の焼結収縮ばらつきによる寸法ばらつきが±0.2%程度発生することから、研磨加工により平坦化したセラミック配線
基板11上に露出する内部配線11aの位置も同様にばらつきがあるものであった。そのため、絶縁樹脂層12に形成する配線層13のうち、セラミック配線基板11の内部配線11aと接続する接続用配線層13aを形成する場合、セラミック配線基板11の収縮ばらつきを考慮してその大きさを大きくする必要があった。例えば、寸法ばらつきがない場合であれば、セラミック基板11の内部配線11aの露出する部分の径が100μmである場合には、接続用配線
層13aを形成する際の位置合わせのずれが±50μmであるとすると、接続用配線層13aの直径を200μmにすれば内部配線11aの露出する部分のすべてが接続用配線層13aと接続
される。これに対して、セラミック配線基板11の寸法ばらつきが±0.2%程度発生する場
合には、200mm角のセラミック配線基板の場合であれば、配線基板の中心からもっとも
離れた角部では、配線基板の中心を基準とした位置ずれが±280μm程度発生する可能性
があり、同様に接続用配線層13aを形成する際の位置合わせずれである±50μmを考慮すると、内部配線11aの露出する部分の径が同じく100μmである場合には、接続用配線層13の直径を760μm程度と大きくすることが必要となる。
このように、積層された樹脂絶縁層12の下面、すなわちセラミック配線基板11の表面の接続用配線層13aが大きくなると、接続用配線層13aと配線層13や内部配線11aとの間に浮遊容量が発生しやすくなる。さらに、接続用配線層13aとセラミック配線基板11の内部
配線11aとの間には絶縁樹脂層12に比較して比誘電率の大きいセラミック絶縁層19が存在するので、これらの間に発生する浮遊容量が大きいものとなってしまうという問題点があった。浮遊容量が大きいと、配線基板に流れる信号の立ち上がりが悪くなるために信号の高速伝送ができず、検査の高速化が妨げられることとなる。そして、半導体ウエハの大きさはより大きくなる傾向があり、ウエハの大きさに合わせてプローブカードも大きくして、プローブカード用の配線基板を大型にすると、セラミック配線基板11の収縮ばらつきによる影響が大きくなるので、上記のような問題はより顕著となる。
本発明は上記課題を解決するためになされたものであり、その目的は、配線基板の浮遊容量を小さくすることで、より高速な素子の検査や、高速に検査のできる高信頼性の配線基板を提供することにある。
本発明の配線基板は、セラミック配線基板の上面に複数の絶縁樹脂層と複数の配線層とが交互に積層され、前記絶縁樹脂層の上下に位置する前記配線層間がビア導体で接続された配線基板であって、前記配線層のうち、下から2層目の前記絶縁樹脂層の下面に位置する接続用配線層と、前記セラミック配線基板の内部から上面に引き出された内部配線の端部とが電気的に接続されており、前記接続用配線層と前記セラミック配線基板との間に前記絶縁樹脂層が存在しない空間があることを特徴とするものである。
また、本発明の配線基板は、上記構成において、前記内部配線の端部は、前記セラミック配線基板の上面から突出していることを特徴とするものである。
また、本発明の配線基板は、上記各構成において、前記接続用配線層は、前記内部配線の端部との接続部の周囲に導体の非形成部を有することを特徴とするものである。
また、本発明のプローブカードは、上記構成のいずれかの本発明の配線基板と、最上層の前記絶縁樹脂層の上面の前記配線層に接続されたプローブピンとを具備することを特徴とするものである。
また、本発明の電子装置は、上記構成のいずれかの本発明の配線基板と、最上層の前記絶縁樹脂層の上面の前記配線層に接続された電子部品とを具備することを特徴とするものである。
本発明の配線基板によれば、接続用配線層とセラミック配線基板との間に絶縁樹脂層が存在しない空間があることから、セラミック配線基板の内部配線と接続用配線層との間に比誘電率の小さい空間が入ることで、これらの間に発生する浮遊容量を減少させることができるので、より高速の信号を入出力することのできる配線基板となる。
また、本発明の配線基板によれば、上記構成において、内部配線の端部はセラミック配線基板の上面から突出しているときには、熱応力が大きくなるセラミック配線基板と最下層の絶縁樹脂層との界面に、比較的接続強度の弱いビア導体の接続部を有さないので、この部分で配線が破断してしまう可能性が低減された高信頼性の配線基板となる。
また、本発明の配線基板によれば、上記各構成において、接続用配線層が内部配線の端部との接続部の周囲に導体の非形成部を有するときには、接続用配線層の面積が導体の非形成部の面積分だけ小さくなって、セラミック配線基板の内部配線と接続用配線層との間に発生する浮遊容量を減少させることができるので、より高速の信号を入出力することのできる配線基板となる。
また、本発明のプローブカードによれば、上記構成のいずれかの本発明の配線基板と、最上層の絶縁樹脂層の上面の配線層に接続されたプローブピンとを具備することから、より高速の検査が可能な、あるいはより高速の信号で動作する素子の検査をすることが可能なプローブカードとなる。
また、本発明の電子装置によれば、上記構成のいずれかの本発明の配線基板と、最上層の絶縁樹脂層の上面の配線層に接続された電子部品とを具備することから、より高速な信号で動作する電子装置となる。
本発明の配線基板の実施の形態の一例を示す断面図である。 図1のA部を拡大して示す断面図である。 本発明の配線基板の他の例の要部を拡大して示す断面図である。 本発明の配線基板の他の例の要部を拡大して示す断面図である。 本発明の配線基板の他の例の要部を拡大して示す断面図である。 (a)は図2のA−A断面の一例を示す断面図であり、(b)および(c)は図5のA−A断面の一例を示す断面図である。 従来の配線基板の一例を示す断面図である。
本発明の配線基板ならびにそれを用いたプローブカードおよび電子装置について、添付の図面を参照しつつ詳細に説明する。図1は、本発明の配線基板の実施の形態の一例を示す断面図である。図2は、図1のA部を拡大して示す断面図である。図3〜図5は、図2と同様の本発明の配線基板の他の例の要部を拡大して示す断面図である。図6において、(a)は図2のA−A断面の一例を示す下面図であり、(b)および(c)は図5のA−A断面の一例を示す下面図である。図1〜図6において、1はセラミック配線基板、1aはセラミック配線基板1の内部配線、1bはセラミック配線基板1のセラミック絶縁層、1cはセラミック配線基板1の外部配線、2は絶縁樹脂層、3は絶縁樹脂層2の上に形成された配線層、3aは下から2層目の絶縁樹脂層2の下面に位置する接続用配線層、3bは接続用配線層3aの非形成部、4は絶縁樹脂層2を貫通して形成されたビア導体、5は空間、6は接合材である。
図1に示す例では、配線基板の最表面の配線層3は横方向に7つ並んでおり、絶縁樹脂層2は3層、セラミック配線基板1のセラミック絶縁層1bも3層と、簡略化した例を示している。配線基板に搭載する電子部品の端子の数や、プローブカードで検査するウエハ上の半導体素子の数および半導体素子の端子の数、およびそれらの配置に応じて、絶縁樹脂層2、配線層3、ビア導体4、内部配線1aおよび外部配線1cの大きさや配置が設定される。
本発明の配線基板は、図1〜図5に示す例のように、セラミック配線基板1の上面に複数の絶縁樹脂層2と複数の配線層3とが交互に積層され、絶縁樹脂層2の上下に位置する配線層3間がビア導体4で接続された配線基板であって、配線層3のうち、下から2層目の絶縁樹脂層2の下面に位置する接続用配線層3aと、セラミック配線基板1の内部から上面に引き出された内部配線1aの端部6とが電気的に接続されており、接続用配線層3aとセラミック配線基板1との間に絶縁樹脂層2が存在しない空間5があることを特徴とするものである。このような構成としたことから、セラミック配線基板1の内部配線1aと接続用配線層3aとの間に比誘電率の小さい空間6が入ることで、これらの間に発生する浮遊容量を減少させることができるので、より高速の信号を入出力することのできる配線基板となる。
図1および図2に示す例では、内部配線1aの端部はセラミック配線基板1の上面まで引き出されており、はんだや導電性接着剤等の導電性の接合材6を介して接続用配線層3aと電気的に接続されている。また、図3に示す例では、最下層の絶縁樹脂層2に上層の絶縁樹脂層2に形成されたビア導体4と同様のビア導体4aを形成して、このビア導体4aの上面と接続用配線層3aとがはんだ等の導電性の接合材6を介して電気的に接続されている。このようにすると、接合材6の量を少なくすることができるので、例えば、接合材6としてはんだペーストを用いて加熱して接合する際に、ペースト中の有機成分がガスとなって空間5を膨張させて空間5の周囲で絶縁樹脂層2が剥がれてしまう可能性を低減することができる。また、はんだペーストを塗布してリフロー加熱することによってセラミック配線基板1の上にはんだバンプを形成した後に再度はんだバンプを溶融させて接続すれば、このような絶縁樹脂層2の剥がれの問題はないが、はんだバンプの形成に関する工程が別に必要となる。接合材6の厚みが薄い場合は、絶縁樹脂層2にビア導体4や配線層3を形成するのと同様に、薄膜形成技術により接合材6の層を形成することができる。
また、本発明の配線基板は、上記構成において、図4に示す例のように、内部配線1aの端部は、セラミック配線基板1の上面から突出していることが好ましい。このような構成としたことから、熱応力が大きくなるセラミック配線基板1と最下層の絶縁樹脂層2との界面に、比較的接続強度の弱いビア導体4aの端面と内部配線1aとの接続部を有さず、突出した内部配線1aは熱応力によりせん断破壊され難いので、配線が破断してしまう可能性が低減された高信頼性の配線基板となる。
また、本発明の配線基板は、図5、図6(b)および図6(c)に示す例のように、上記各構成において、接続用配線層3aは、内部配線1aの端部との接続部の周囲に導体の非形成部3bを有することが好ましい。このような構成とすることで、図6(a)に示す例のように非形成部3bを有さないものに比べて接続用配線層3aの面積が導体の非形成部3bの面積分だけ小さくなって、セラミック配線基板1の内部配線1aと接続用配線層3aとの間に発生する浮遊容量を減少させることができるので、より高速の信号を入出力することのできる配線基板となる。
セラミック配線基板1は、セラミックスから成る絶縁基体とその表面に形成された外部配線1cおよび内部に形成された内部配線1aを有する。絶縁基体を図1〜図5に示す例のように複数のセラミック絶縁層1bで構成し、内部配線1aを展開することで外部配線1cの間隔を大きくすることができる。絶縁樹脂層2の上面の配線層3(接続用配線層3a)の間隔が大きい場合は、内部配線1aを展開する必要がないので、セラミック絶縁層1bは1層で構成してもよい。外部配線1cは、配線基板を外部回路に接続するためのものである。内部配線1aは、外部配線1cと絶縁樹脂層2に形成された配線層3等と電気的に接続するためのものであり、セラミック絶縁層1b・1b間の内部配線と、セラミック絶縁層1bを貫通して内部配線間や内部配線と外部配線1cとを接続する内部配線とがある。
セラミック配線基板1のセラミック絶縁層1bは、酸化アルミニウム(アルミナ:Al)質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ムライト質焼結体あるいはガラスセラミックス等のセラミックスから成るものである。プローブカードに用いる場合は、熱膨張係数がウエハを形成するシリコン(Si)に近い、酸化アルミニウム(Al)質焼結体またはガラスセラミックスが好ましい。セラミック絶縁層1bがこのようなセラミックスから成るものであると、配線基板上にプローブ端子を形成する際に、プローブ端子やプローブ端子の接合部に加わる、プローブ端子とともに接合されるウエハと配線基板との熱膨張差による熱応力が比較的小さなものとなるので好ましい。また、プローブカードとして用いた場合に、半導体素子の電気特性の測定
時における熱負荷に対する熱変形を有効に防止でき、さらに、高い熱伝達性により内部に熱を滞留させることがない。
セラミック配線基板1の内部配線1aおよび外部配線1cは、セラミック絶縁層1bと同時焼成により形成される、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金,銀(Ag),銅(Cu),金(Au),銀−パラジウム(Pd)合金等の金属を主成分とするメタライズからなるものである。
このようなセラミック配線基板1は、以下の方法により製作される。例えば、セラミック絶縁層1bが酸化アルミニウム質焼結体で形成される場合には、まず、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウムの原材料粉末に適当な有機バインダおよび溶媒を添加混合して泥漿状となすとともに、これをドクターブレード法等によってシート状に成形し、セラミック絶縁層1bとなる複数のセラミックグリーンシートを作製する。
次に、セラミックグリーンシートの内部配線1aが形成される所定位置に適当な打ち抜き加工により貫通孔を形成するとともに、貫通孔に導体ペーストを充填する。また、スクリーン印刷法等によってセラミックグリーンシートの所定位置に内部配線1aとなる導体ペースト層を10μm〜20μmの厚みに形成する。導体ペーストは、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金等の融点の高い金属粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製される。
最後に、これらセラミックグリーンシートを重ね合わせて圧着して積層体を作製し、この積層体を1500℃〜1600℃程度の高温で焼成することによって、セラミック配線基板1が作製される。セラミック配線基板1の上面は、セラミック配線基板1の上面を研磨することにより平坦にしておくと、その上に絶縁樹脂層2を形成しやすく、また配線基板の上面が平坦になるので、よりプローブカードに適した配線基板とすることができる。セラミック配線基板1の外部配線1cの表面には、腐食防止のためや外部回路との接続性を向上させるために、厚さ1μm〜10μm程度のニッケルめっき層および厚さ0.1μm〜3μm程
度の金めっき層を順次形成するとよい。内部配線1aのセラミック配線基板1の上面に露出する部分(上面から突出する場合は突出する部分の表面)にも、接合材6の接合性のために同様のめっき層を形成してもよい。
内部配線1aの端部がセラミック配線基板1の上面から突出している、すなわち、セラミック配線基板1の内部配線1aの一部がセラミック配線基板1の最上層のセラミック絶縁層1bから突出したものである場合は、端部が突出した内部配線1aは、以下のようにして形成することができる。まず、セラミック配線基板1の上面を平坦に研磨し、セラミック配線基板1の内部配線1aが上面に露出した部分にレジスト膜を形成する。次に、セラミック配線基板1の上面をサンドブラストで研削することによって突出する高さ分だけセラミック絶縁層1bのみを研削した後、レジストを剥離することによって、内部配線1aの端部がセラミック配線基板1の上面から突出したものとなる。
または、内部配線1aよりセラミック絶縁層1bの方がエッチングレートが大きいエッチング方法を用いてもよい。例えば、セラミック絶縁層1bがガラスセラミックスであり、内部配線1aが銅を主成分とする場合であれば、内部配線1aの銅よりもセラミック絶縁層1bのガラスセラミックスの方がRIEエッチングの加工レートが速いので、銅を主成分とする内部配線1aの上部を柱状に残したままセラミック絶縁層1bの表面の除去が可能である。さらにまた、ガラスが溶解しやすく金属は溶解しにくいフッ化アンモニウム等をエッチング液として用いても同様にできる。
あるいは、セラミック配線基板1を作製する際に、内部配線1a用の導体ペーストをセラミックグリーンシートより焼結収縮が小さい組成とした、あるいはセラミックグリーンシートより低い温度で焼結収縮してセラミックグリーンシートが焼結収縮するときには収縮しないような組成とした導体ペーストを用いて焼成することにより、内部配線1aが突出したセラミック配線基板1を作製することができる。さらに、セラミック絶縁層1bがガラスセラミックスから成る場合であれば、セラミックグリーンシートが焼結する温度では焼結収縮しない、アルミナ等を主成分とする拘束グリーンシートを積層体の両面に積層して焼成すると、拘束グリーンシートによりセラミックグリーンシートは積層面方向の焼結収縮が抑えられ、厚み方向により収縮しやすくなるので、内部配線1aを突出させるのがより容易になるとともに、平面方向の収縮が小さく収縮ばらつきや寸法精度が良好なセラミック配線基板1が得られるので好ましい。
上記の例は、端部が突出した内部配線1aがセラミック配線基板1と同時焼成されて形成されるものであるが、セラミック配線基板1を作製した後に端部が突出した内部配線1aを形成してもよい。この場合は、以下のようにして形成することができる。
まず、最上層のセラミック絶縁層1bとなるセラミックグリーンシートの貫通孔には導体ペーストを充填しないでおき、最上層のセラミック絶縁層1bを貫通し、最上層のセラミック絶縁層1bと上から2層目のセラミック絶縁層1bとの間に形成された内部配線1aを露出させるような穴を有するセラミック配線基板1を作製する。最上層のセラミック絶縁層1bと上から2層目のセラミック絶縁層1bとの間に内部配線1a(層間の内部配線1a)を形成していなくても端部が突出する内部配線1aを形成することはできるが、セラミックグリーンシートの積層の際の位置ずれを考慮すると、穴の径より大きい層間の内部配線1aを形成すると、同時焼成で形成された内部配線1aが穴の底面に確実に露出するので好ましい。
次に、この穴を有するセラミック配線基板1の上に絶縁樹脂層2を形成して、穴の上に位置する部分に貫通孔を形成する。そして、穴の底に露出する内部配線1a上にめっき皮膜を形成し、この皮膜の厚みを最上層のセラミック絶縁層1bの厚みより厚くすることで、端部がセラミック配線基板1の上面から突出した内部配線1aとなる。このときに、めっきは電解めっきとし、穴の底に露出する内部配線1aを電極として、この上に銅等のめっき皮膜が析出するようにすると、アスペクト比が高い場合であってもボイドが含まれない内部配線1aを形成できるので、高強度で高接合信頼性である、低電気抵抗のものとなるので好ましい。
あるいは、上記工程のめっき皮膜を形成する代わりに、例えば、銅等の金属粉末と樹脂を主成分とする導体ペーストを絶縁樹脂層2の貫通孔からセラミック配線基板1の穴にかけて充填することでも、図4に示す例のような、貫通孔が導体により充填された内部配線1aを形成することができる。導体ペーストは、銅等の金属粉末と樹脂と溶媒から成り、貫通孔に充填した後に乾燥させることにより固化するものである。
端部が突出した内部配線1aは、上記のような製造方法および材質の場合には、その径が75μm〜200μm程度であれば、絶縁樹脂層2の熱膨張係数とセラミック配線基板1の
熱膨張係数との差による熱応力により破断してしまう可能性が小さい。また、このとき、内部配線1aの、セラミック配線基板1の上面から突出した部分の長さが20μm〜50μm程度であり、セラミック配線基板1内に位置する部分の長さが100μm〜500μm程度であれば、熱応力により突出した内部配線1aとそれが接続されるセラミック配線基板1内の配線1aとの接続部で破断してしまう可能性が小さい。
絶縁樹脂層2は、ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエ
ステル樹脂,BCB(ベンゾシクロブテン)樹脂,エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリフェニレンエーテル樹脂,ポリキノリン樹脂あるいはフッ素樹脂等の絶縁性の樹脂から成るものである。
セラミック配線基板1の上に絶縁樹脂層2、配線層3および接続用配線層3aを形成するには、空間5となる貫通孔等の空所を有する最下層の絶縁樹脂層2をセラミック配線基板1上に形成し、絶縁樹脂層2および配線層3が交互に積層され、下面には接続用配線層3aが形成された樹脂基板を作製して、これを最下層の絶縁樹脂層2が形成されたセラミック配線基板1の上に接着することで形成することができる。
絶縁樹脂層2が、例えば、ポリイミド樹脂からなる場合には、セラミック配線基板1の上に最下層の絶縁樹脂層2を形成するには、ワニス状のポリイミド前駆体を基板1の上面にスピンコート法,ダイコート法,カーテンコート法あるいは印刷法等の塗布法により塗布し、しかる後、400℃程度の熱で硬化させてポリイミド化させることによって、10μm
〜50μm程度の厚みに形成する。あるいは、上記樹脂から成る10μm〜50μm程度のフィルムの下面に、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂あるいはエポキシ樹脂等の樹脂接着剤を乾燥厚みで5μm〜20μm程度にドクターブレード法等の塗布法にて塗布して乾燥させることで接着剤層を形成し、これをセラミック配線基板1の上に重ねて加熱プレスすることで形成する。そして、この最下層の絶縁樹脂層2の接続用配線層3aの下に位置する部分を除去して空間5となる空所を形成する。
絶縁樹脂層2に空間5となる空所を形成するには、絶縁樹脂層2の表面に配線層3のパターン形状の開口を有するレジスト膜を形成して、RIE(Reactive Ion Etching)等のエッチング法により、絶縁樹脂層2の露出した部分の表面を除去して形成すればよい。このとき、空間5となる空所は、絶縁樹脂層2を厚み方向に全て除去して貫通孔としてもよいし、絶縁樹脂層2の厚みの途中まで除去して凹部としてもよい。ワニス状の樹脂を塗布する方法の場合であれば、空間5となる貫通孔を有する形状に塗布してもよい。あるいは、感光性の樹脂を用いて、例えば露光により空間5となる貫通孔が形成される部分以外を硬化させて、空間5となる貫通孔が形成される部分の樹脂をエッチングにより除去することによって、空間5となる貫通孔を形成してもよい。
空間5となる空所は、樹脂基板をセラミック配線基板1の上に接着する際の位置ずれを考慮して、接続用配線層3aより一回り大きい開口を有するものとしておいてもよい。そして、上記と同様の接着剤をスクリーン印刷等の塗布法で塗布することによって、絶縁樹脂層2の上面の空間5が形成されていない部分に接着剤層2aを形成する。
セラミック配線基板1を作製した後に端部が突出した内部配線1aを形成する場合に、ワニス状の樹脂を塗布することでセラミック配線基板1の上に最下層の絶縁樹脂層2を形成するときは、セラミック配線基板1の上面に形成した穴にワニス状の樹脂が入らないように、絶縁樹脂層2の貫通孔の径が穴の径より大きくなるように塗布するのが好ましい。ただし、ワニスが穴に入った場合であっても、レーザやRIE等のエッチングにより除去することは可能である。樹脂シートを加熱プレスにより接着する方法の場合は、最上層のセラミック絶縁層1bの孔に樹脂が流入することがないので好ましい。
下から2層目以上の絶縁樹脂層2および配線層3となる樹脂基板は、例えば以下のようにして形成する。まず、フィルム状の絶縁樹脂層2を、例えば、ガラス,セラミックスまたはシリコンからなるプレート上に接着剤によって固定する。この絶縁樹脂層2上に、フォトリソグラフィ法を用いて、Cu,AlまたはAgからなる配線層3を形成する。または、RIE等を用いて形成した配線層3の形状の凹部を充填して配線層3を形成すること
によって、配線層3が絶縁樹脂層2に埋め込まれた形にしてもよい。
配線層3の形成は、まず、蒸着法,スパッタリング法あるいはイオンプレーティング法等の薄膜形成法により、絶縁樹脂層2の主面の全面に、0.1μm〜3μm程度の厚みの、
例えばクロム(Cr)−Cu合金層やチタン(Ti)−Cu合金層から成る下地導体層を形成する。次に、下地導体層の上に配線層3のパターン形状の開口を有するレジスト膜を形成して、このレジスト膜をマスクとしてめっき等で銅や金等の電気抵抗の小さい金属から成る、2μm〜10μm程度の厚みの主導体層を形成する。そして、レジスト膜を剥離除去し、下地導体層の露出した部分をエッチングにより除去することで、配線層3が形成される。最上層の配線層3の表面には、外部配線1cと同様に、めっき法によりニッケルや金のめっき層を形成するとよい。
次に、配線層3が形成された絶縁樹脂層2の上に、さらに絶縁樹脂層2を形成する。絶縁樹脂層2を形成する方法は、上述したワニス状の樹脂を塗布する方法、または樹脂フィルムに接着剤層を形成して加熱プレスする方法のどちらを用いてもよい。いずれの方法においても、絶縁樹脂層2にビア導体4および配線層3を形成して上記工程を必要な絶縁樹脂層2の数だけ繰り返すことで、複数の絶縁樹脂層2が形成される。フィルムの樹脂を用いる方法は、複数のフィルムを一括してプレスすることが可能であり、1層毎に塗布および硬化を行なう必要がないので、製造工程を短くすることができる。
絶縁樹脂層2にはビア導体4が形成されるので、この部分には例えば、直径20μm〜100μmの貫通孔が形成される。この貫通孔の形成方法は、絶縁樹脂層2に開口を有するレ
ジスト膜を形成するとともにこのレジスト膜の開口に位置する絶縁樹脂層2をエッチングすることによって、あるいはレーザを使い直接絶縁樹脂層2の一部を除去することによって形成される。このときのレーザにはエキシマレーザまたはCOレーザ等を用いることができるが、貫通孔の内壁の形状を垂直に近く調整でき、さらに貫通孔の内壁面を滑らかに加工できる紫外線レーザで形成しておくのが望ましい。あるいは、ワニス状の樹脂を塗布する方法の場合であれば、感光性の樹脂を用いて、例えば露光により貫通孔が形成される部分以外を硬化させて、貫通孔が形成される部分の樹脂をエッチングにより除去することにより貫通孔を形成してもよい。
ビア導体4は、配線層3を形成する前に、例えば、銅等の金属粉末と樹脂を主成分とする導体ペーストを絶縁樹脂層2の貫通孔に充填しておくことにより、図1〜図4に示す例のような、貫通孔が導体により充填されたものが形成される。あるいは、配線層3を形成する際に、貫通孔の内面にも下地導体層および主導体層を形成することにより、配線層3と同時に形成してもよい。この場合のビア導体4は、絶縁樹脂層2の貫通孔の内面に被着して形成され、貫通孔は導体により充填されたものとはならない。主導体層を形成する際のめっき厚みを厚くすると、図1〜図5に示す例のような、貫通孔が導体により充填されたものとすることができる。ビア導体4を配線層3と同時に形成する場合は、貫通孔の内面に薄膜により下地導体層を良好に形成することができるように、貫通孔は絶縁樹脂層2の上面側の方が大きくなるような形状にするのが好ましい。このような形状の貫通孔は、エッチングにより貫通孔を形成する場合はエッチング条件により、レーザにより貫通孔を形成する場合はレーザの出力等の調節により、感光性樹脂を用いる場合は露光条件やエッチング条件により形成することができる。
このような絶縁樹脂層2,ビア導体4および配線層3の形成を必要な数だけ繰り返すことによって複数の絶縁樹脂層2を形成し、最上層の絶縁樹脂層2の上に配線層3の形成と同様の方法で接続用配線層3aを形成することで、樹脂基板が作製される。
接続用配線層3aが内部配線1aの端部との接続部の周囲に導体の非形成部3bを有す
る場合は、図6(b)および図6(c)に示す例のように、接続用配線層3aは、その全面にわたって非形成部3bを有する形状に形成すればよい。このようにすることで、接続用配線層3aと内部配線1aの端部とを接合材6によって接続した際に、その接続部の位置にばらつきがあっても、接続部の周囲に確実に導体の非形成部3bを有する接続用配線層3aとなる。また、接続部にも非形成部3bがあることで、図5に示す例のように、接合材6が非形成部3bに入り込んで接合材6と接続用配線3aとの接合強度が高まるのでよい。
接続用配線層3aは、図6(a)に示す例のように円形状であり、非形成部3bを有する場合は、非形成部3bの形状に特に制限はなく、図6(b)に示す例のような小さい非形成部3bが縦横に整列されて配置されたメッシュ状(網目状)としてもよいし、図6(c)に示す例のような細長い形状の非形成部3bが整列されて配置された梯子状としてもよい。このような非形成部3bを有する接続用配線層3aは、その形状に応じたレジスト膜を用いて、上記した配線層3の形成方法と同様にして形成することができる。
例えば、図6(a)に示す例のような、接続用配線層3aが、直径が0.6mmの円形状
であり、接合材6の接続用配線層3aとの接続部の直径が150μmである場合に対して、
図6(b)に示す例のような、接続用配線層3aを寸法が30μm□の非形成部3bが縦横に30μm間隔で配列されたもの、言い換えれば導体線幅が30μmで、縦横の間隔が30μmである(開口が30μmである)メッシュ状にすると、接続用配線層3aの面積を約20%減少させることができる。また、図6(c)に示す例のような、幅が30μmの帯状の非形成部3bを30μm間隔で配列し、非形成部3bの長さを非形成部3bの長さ方向の端部の導体の幅が30μmとなるようにした梯子状の接続用配線層3aとすると、同様に接続用配線層3aの面積を約38%減少させることができる。
そして、プレート上に形成した樹脂基板の上面を下にして、上面に絶縁樹脂層2を1層形成したセラミック配線基板1と位置合わせして、接着剤層2aにて樹脂絶縁層2同士を接着する。その後、プレートを外し、絶縁樹脂層2に埋まっている配線層3が露出するまでRIE等で絶縁樹脂層2を研磨することで、本発明の配線基板となる。
図3に示す例のように、最下層の絶縁樹脂層2にビア導体4aを形成する場合は、上述した、上層の絶縁樹脂層2にビア導体4を形成するのと同様の方法で形成すればよい。このとき、空間5となる空所の形成と、ビア導体4aを形成するための貫通孔の形成とを同時に行なうと、効率よく形成することができる。最下層のビア導体4aの周囲の絶縁樹脂層2を、ビア導体4aを形成した後にRIE等のエッチング法により除去して、空間5となる空所を大きくしてもよい。
内部配線1aの端部と接続用配線層3aとの電気的な接続は、図1〜図5に示す例のように、導電性の接合材6を介して行なわれる。導電性の接合材6としては、例えば、金−錫(Au−Sn)合金,金−ゲルマニウム(Au−Ge)合金,鉛―錫(Pb−Sn)合金,錫−銀(Sn−Ag)合金あるいは錫−銀−銅(Sn−Ag−Cu)合金等の金属から成るはんだや、エポキシ系等の樹脂に銀(Ag)あるいは銀を表面コートした銅(Cu)等の金属粉末のような導電性粒子を分散させた導電性樹脂が挙げられる。
例えば、接合材6としてはんだを用いる場合であれば、はんだペーストをセラミック配線基板1の内部配線1aの端面の上あるいは樹脂基板の接続用配線層3aの上に塗布して、内部配線1aの端面と接続用配線層3aとの間にはんだペーストを挟むように位置合わせしてリフロー加熱することによって接続することができる。このとき、上述したように、リフロー加熱時のペースト中の有機成分由来のガスによって絶縁樹脂層2が剥がれてしまう可能性があるので、はんだペーストを塗布してリフローなどにより加熱して有機成分
を除去することによってはんだバンプ等のはんだ層を形成しておき、セラミック配線基板1と樹脂基板とを位置合わせして、再度リフロー加熱等によってはんだ層を再溶融させて接合する方が好ましい。この方法は、特に、図1および図2に示す例のように、接合材6の厚みが厚い場合にはより好ましい。図3に示す例のような、最下層の絶縁樹脂層2に内部配線1aに接続されたビア導体4aが形成されている場合や、図4に示す例のような、内部配線1aの端部がセラミック配線基板1の上面から突出している場合であれば、はんだ層を薄いものとすることができるので、はんだ層の形成は、蒸着法,スパッタリング法,イオンプレーティング法あるいはめっき法等の薄膜形成法により行なうことができる。
例えば、接合材6として導電性樹脂を用いる場合であれば、導電性樹脂ペーストをセラミック配線基板1の内部配線1aの端面の上あるいは樹脂基板の接続用配線層3aの上に塗布して、内部配線1aの端面と接続用配線層3aとの間に導電性樹脂ペーストを挟むように位置合わせして加熱して硬化することによって接続することができる。
接着剤層2の硬化温度と接合材6のリフロー加熱温度や硬化温度とを同程度になるようにそれぞれの材料を選択すると、樹脂基板と絶縁樹脂層2を1層形成したセラミック配線基板1との接着と、内部配線1aの端部と接続用配線層3aとの電気的な接続とを同時に行なうことができるのでよい。
本発明のプローブカードは、上記構成のいずれかの本発明の配線基板と、最上層の絶縁樹脂層2の上面の配線層3に接続されたプローブピンとを具備することを特徴とするものである。このことによって、より高速の検査が可能な、あるいはより高速の信号で動作する素子の検査をすることが可能なプローブカードとなる。
プローブ端子は、例えば、以下のようにして作製され、本発明の配線基板に取り付けられる。まず、シリコンウエハの1面にエッチングにより複数のプローブピンの雌型を形成し、雌型を形成した面にめっき法によってニッケルから成る金属を被着させるとともに雌型をニッケルで埋め込み、埋め込まれたニッケル以外のウエハ上のニッケルをエッチング等の加工を施すことによって除去して、ニッケル製プローブピンが埋設されたシリコンウエハを作製する。このシリコンウエハに埋設されたニッケル製プローブピンを配線基板の最上層の絶縁樹脂層2の上面の配線層3にはんだ等の接合材で接合する。そして、シリコンウエハを水酸化カリウム水溶液で除去することによって、プローブカードが得られる。
また、本発明の電子装置は、上記構成のいずれかの本発明の配線基板と、最上層の絶縁樹脂層2の上面の配線層3に接続された電子部品とを具備することを特徴とするものである。このことによって、より高速の信号で動作する電子装置となる。
電子部品は、例えばICチップ等の半導体素子や水晶振動子等の圧電振動子であり、チップコンデンサ等の受動素子も必要に応じて搭載される。このような電子部品の配線層3への接続は、はんだ付けや導電性接着剤による接着、およびワイヤボンディングによって行なわれる。
1:セラミック配線基板
1a:内部配線
1b:セラミック絶縁層
1c:外部配線
2:絶縁樹脂層
2a:接着剤層
3:配線層
3a:接続用配線層
3b:導体の非形成部
4,4a:ビア導体
5:空間
6:接合材

Claims (5)

  1. セラミック配線基板の上面に複数の絶縁樹脂層と複数の配線層とが交互に積層され、前記絶縁樹脂層の上下に位置する前記配線層間がビア導体で接続された配線基板であって、前記配線層のうち、下から2層目の前記絶縁樹脂層の下面に位置する接続用配線層と、前記セラミック配線基板の内部から上面に引き出された内部配線の端部とが電気的に接続されており、前記接続用配線層と前記セラミック配線基板との間に前記絶縁樹脂層が存在しない空間があることを特徴とする配線基板。
  2. 前記内部配線の端部は、前記セラミック配線基板の上面から突出していることを特徴とする請求項1記載の配線基板。
  3. 前記接続用配線層は、前記内部配線の端部との接続部の周囲に導体の非形成部を有することを特徴とする請求項1または請求項2に記載の配線基板。
  4. 請求項1乃至請求項3のいずれかに記載の配線基板と、最上層の前記絶縁樹脂層の上面の前記配線層に接続されたプローブピンとを具備することを特徴とするプローブカード。
  5. 請求項1乃至請求項3のいずれかに記載の配線基板と、最上層の前記絶縁樹脂層の上面の前記配線層に接続された電子部品とを具備することを特徴とする電子装置。
JP2010013208A 2009-05-27 2010-01-25 配線基板およびプローブカードならびに電子装置 Pending JP2011009694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010013208A JP2011009694A (ja) 2009-05-27 2010-01-25 配線基板およびプローブカードならびに電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009127297 2009-05-27
JP2010013208A JP2011009694A (ja) 2009-05-27 2010-01-25 配線基板およびプローブカードならびに電子装置

Publications (1)

Publication Number Publication Date
JP2011009694A true JP2011009694A (ja) 2011-01-13

Family

ID=43565956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010013208A Pending JP2011009694A (ja) 2009-05-27 2010-01-25 配線基板およびプローブカードならびに電子装置

Country Status (1)

Country Link
JP (1) JP2011009694A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013031822A1 (ja) * 2011-08-29 2015-03-23 京セラ株式会社 薄膜配線基板およびプローブカード用基板
WO2015076121A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
JP2017037929A (ja) * 2015-08-07 2017-02-16 日本特殊陶業株式会社 多層配線基板およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013031822A1 (ja) * 2011-08-29 2015-03-23 京セラ株式会社 薄膜配線基板およびプローブカード用基板
US9326378B2 (en) 2011-08-29 2016-04-26 Kyocera Corporation Thin-film wiring substrate and substrate for probe card
WO2015076121A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
JPWO2015076121A1 (ja) * 2013-11-20 2017-03-16 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
US10231331B2 (en) 2013-11-20 2019-03-12 Murata Manufacturing Co., Ltd. Multilayer wiring board and probe card having the same
JP2017037929A (ja) * 2015-08-07 2017-02-16 日本特殊陶業株式会社 多層配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
US7903426B2 (en) Multilayer electronic component, electronic device, and method for producing multilayer electronic component
US8003438B2 (en) Circuit module and manufacturing method thereof
JP3173410B2 (ja) パッケージ基板およびその製造方法
JP4701506B2 (ja) 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
WO2006043474A1 (ja) 複合多層基板及びその製造方法
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP2011222928A (ja) 配線基板およびプローブカード
JP5383448B2 (ja) 配線基板およびプローブカードならびに電子装置
JP2011228427A (ja) プローブカードおよびプローブ装置
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
WO2010067508A1 (ja) 多層基板およびその製造方法
JP2011009694A (ja) 配線基板およびプローブカードならびに電子装置
CN112689399A (zh) 多层配线基板、多层配线基板制造方法及探针卡
JP5383447B2 (ja) 配線基板およびプローブカードならびに電子装置
JP2011009698A (ja) 配線基板およびプローブカードならびに電子装置
JP2010192784A (ja) 配線基板およびプローブカードならびに電子装置
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2011009327A (ja) 配線基板およびプローブカードならびに電子装置
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2011023694A (ja) 配線基板およびプローブカードならびに電子装置
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2007173429A (ja) 配線基板
JP2011043493A (ja) プローブカードおよびプローブ装置
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板