CN112689399A - 多层配线基板、多层配线基板制造方法及探针卡 - Google Patents

多层配线基板、多层配线基板制造方法及探针卡 Download PDF

Info

Publication number
CN112689399A
CN112689399A CN202011038490.6A CN202011038490A CN112689399A CN 112689399 A CN112689399 A CN 112689399A CN 202011038490 A CN202011038490 A CN 202011038490A CN 112689399 A CN112689399 A CN 112689399A
Authority
CN
China
Prior art keywords
anodized film
wiring
bonding layer
vertical
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011038490.6A
Other languages
English (en)
Inventor
安范模
朴胜浩
边圣铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Point Engineering Co Ltd
Original Assignee
Point Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Point Engineering Co Ltd filed Critical Point Engineering Co Ltd
Publication of CN112689399A publication Critical patent/CN112689399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种具有优异的接合强度的多层配线基板、多层配线基板制造方法及探针卡。在本发明中，可适于将低电阻金属物质作为配线部而设置到窄间距的贯通孔。因此，在利用探针卡进行检查的过程中，可提高电信号的传输速度。其结果，可获得提高探针卡的可靠性的效果。

Description

多层配线基板、多层配线基板制造方法及探针卡
技术领域
本发明涉及一种具有优异的接合强度的多层配线基板、多层配线基板的制造方法及探针卡。
背景技术
最近，随着半导体元件微小化，半导体元件的电极呈现出微细化及窄间距化的趋势，而且还要求探针卡的探针变细。为了补偿这种窄间距的探针与印刷电路板(PrintedCircuit Board，PCB)基板间的间距差异，探针卡可在探针与PCB基板之间设置配线基板。为了设置用以将探针与PCB基板电连接的通孔导体，在配线基板上形成贯通孔。随着探针窄间距化，也要求这种配线基板的贯通孔窄间距化。
以往的配线基板主要包含机械强度较高的氧化铝烧结体或富铝红柱石烧结体。为了在如上所述的材质的配线基板上形成贯通孔而利用激光或钻来进行机械加工。
然而，机械加工方法需考虑机械误差来加工贯通孔，因此在实现贯通孔的窄间距化方面存在极限。
包含氧化铝烧结体或富铝红柱石烧结体的以往的配线基板是通过1200℃以上的高温煅烧制程而形成。因此，作为设置到配线基板的通孔导体，要求其为具有高熔点的物质(例如，钼(Mo)、钨(W))。其原因在于：在通孔导体包含具有低熔点的物质的情况下，在比高温煅烧制程的温度低的温度下熔解而无法煅烧。
然而，包含具有高熔点的物质的通孔导体存在如下问题：因高电阻特性而配线电阻增大，从而在探针卡执行功能时，导致信号延迟。
以往，为了解决如上所述的包含氧化铝烧结体或富铝红柱石烧结体的配线基板的缺点，还开发有积层多个包含阳极氧化膜材质的配线基板而利用各向异性导电膜(Anistropy Conductive Film，ACF)来接合的技术。各向异性导电膜1000呈如下状态：包含导电性物质的核心C’由绝缘膜被覆的多个粒子。在这种各向异性导电膜1000中，仅施加有压力或热的部分的绝缘膜破损，从而可通过核心C’将不同的层的垂直配线部2及水平配线部3电连接。
图1是概略性地表示通过各向异性导电膜1000接合的以往的阳极氧化膜材质的配线基板P的图。
如图1的(a)所示，阳极氧化膜材质的配线基板P可具备垂直配线部2、及以与垂直配线部2连接的方式设置的水平配线部3。可在这种配线基板P的上部设置各向异性导电膜1000。各向异性导电膜1000能够以如下方式设置：接合到配线基板P的上部，并且接合到水平配线部3的上表面。换句话说，各向异性导电膜1000可呈如下构造：由水平配线部3的上表面支撑，并接合到配线基板P的上部。
将设置在多个配线基板P之间的各向异性导电膜1000热压接，从而可使多个配线基板P彼此接合。然而，在水平配线部3的上部设置各向异性导电膜1000而接合配线基板P的情况下，在对各向异性导电膜1000进行热压接时，会在各向异性导电膜1000与水平配线部3之间产生间隙G。这种间隙G可减弱多个配线基板P间的接合强度。
具体而言，如图1的(a)所示，在水平配线部3的上部设置各向异性导电膜1000，因此会在水平配线部3与各向异性导电膜1000之间存在段差。在此情况下，可通过加压力将热压接的各向异性导电膜1000压入到段差之间。
如图1的(b)所示，在各向异性导电膜1000因加压力而压入到段差之间的情况下，会在各向异性导电膜1000与水平配线部3之间产生特定的间隙G。通过各向异性导电膜1000接合的多个配线基板P的接合力因存在于各向异性导电膜1000与水平配线部3之间的间隙G而减弱。
换句话说，在水平配线部3的上部设置各向异性导电膜1000的构造在配线基板P间存在未接合的间隙G，因此会产生接合强度下降的问题。
[现有技术文献]
[专利文献]
(专利文献1)日本注册专利JP 5084668 B2
(专利文献2)韩国公开专利第10-2017-0139321号
发明内容
[发明欲解决的课题]
本发明是为了解决上述问题而提出，目的在于提供一种多层配线基板、多层配线基板制造方法及探针卡，所述多层配线基板能够实现窄间距化的贯通孔，即便不执行高温煅烧制程，也具有高接合强度。
[解决课题的手段]
本发明的一观点的多层配线基板制造方法包括：对阳极氧化膜的至少一部分进行蚀刻而形成贯通孔，对所述贯通孔填充金属物质而形成垂直配线部，在所述阳极氧化膜的至少一侧形成接合层，将所述接合层图案化，之后以与所述垂直配线部连接的方式在经所述图案化的所述阳极氧化膜的上表面形成水平配线部而制造单位阳极氧化膜配线基板的步骤；设置多个所述单位阳极氧化膜配线基板并上下积层的步骤；以及通过所述接合层将上下积层的所述单位阳极氧化膜配线基板彼此接合的步骤。
另外，所述多层配线基板制造方法：所述接合层为感光性膜。
另外，所述多层配线基板制造方法：所述金属物质为包含Au、Ag、Cu中的至少一种的低电阻金属物质。
另外，所述多层配线基板制造方法：所述垂直配线部及所述水平配线部包含相同的金属物质。
另外，所述多层配线基板制造方法：所述垂直配线部与所述水平配线部是同时形成或分别形成并连接。
本发明的另一观点的多层配线基板制造方法包括：在阳极氧化膜的下部设置第1接合层，将所述第1接合层图案化，之后对所述阳极氧化膜的至少一部分进行蚀刻而形成贯通孔，对所述贯通孔填充金属物质而形成垂直配线部，在所述阳极氧化膜的上部设置第2接合层，将所述第2接合层图案化，之后以与所述垂直配线部连接的方式在经所述图案化的所述阳极氧化膜的上表面形成水平配线部而制造单位阳极氧化膜配线基板的步骤；设置多个所述单位阳极氧化膜配线基板并上下积层的步骤；以及通过所述第1接合层及第2接合层将上下积层的所述单位阳极氧化膜配线基板彼此接合的步骤。
另外，所述多层配线基板制造方法：所述垂直配线部及所述水平配线部是同时形成或分别形成并连接。
本发明的另一观点的多层配线基板，其是单位阳极氧化膜配线基板通过接合层上下接合而成，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜的垂直配线部、及以与所述垂直配线部连接的方式设置到所述阳极氧化膜的上表面的水平配线部，所述单位阳极氧化膜配线基板包含：主体部，具备设置有贯通孔的所述阳极氧化膜、与设置到所述贯通孔的所述垂直配线部；以及上层部，设置到所述主体部的上部，具备以与所述垂直配线部连接的方式设置的所述水平配线部、及设置到所述水平配线部的周边的所述接合层。
本发明的另一观点的多层配线基板，其是单位阳极氧化膜配线基板通过第1接合层及第2接合层上下接合而成，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜的垂直配线部、及以与所述垂直配线部连接的方式设置到上表面的水平配线部，所述单位阳极氧化膜配线基板包含：主体部，具备设置有贯通孔的所述阳极氧化膜、与设置到所述贯通孔的所述垂直配线部；下层部，设置到所述主体部的下部，具备所述垂直配线部、与设置到所述垂直配线部的周边的所述第1接合层；以及上层部，设置到所述主体部的上部，具备以与所述垂直配线部连接的方式设置的所述水平配线部、及设置到所述水平配线部的周边的所述第2接合层。
本发明的另一观点的探针卡，其具备单位阳极氧化膜配线基板通过接合层上下接合而成的多层配线基板，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜的垂直配线部、及以与所述垂直配线部连接的方式设置到所述阳极氧化膜的上表面的水平配线部，所述探针卡包含：单位阳极氧化膜配线基板，包含主体部与上层部，所述主体部具备设置有贯通孔的所述阳极氧化膜、及设置到所述贯通孔的所述垂直配线部，所述上层部设置到所述主体部的上部，且具备所述垂直配线部及设置到所述垂直配线部的周边的所述接合层；第1连接垫，设置到所述单位阳极氧化膜配线基板的下部；第2连接垫，设置到所述单位阳极氧化膜配线基板的上部，与PCB基板的端子电连接；以及探针，与所述第1连接垫电连接。
[发明效果]
本发明可呈通过接合层而无间隙地彼此接合的多个单位阳极氧化膜配线基板积层而成的构造。因此，可在构造上具有高接合强度。另外，可容易地实现用以设置配线部的贯通孔的窄间距化。在本发明中，可适于将低电阻金属物质作为配线部而设置到窄间距的贯通孔。因此，在利用探针卡进行检查的过程中，可提高电信号的传输速度。其结果，可获得提高探针卡的可靠性的效果。
附图说明
图1是概略性地表示以往的多层配线基板的图。
图2是概略性地表示本发明的优选的第1实施例的多层配线基板的制造方法的图。
图3是概略性地表示本发明的第1实施例的多层配线基板的制造方法的另一实施例的图。
图4是概略性地表示本发明的第1实施例的多层配线基板的图。
图5及图6是概略性地表示本发明的第2实施例的多层配线基板的制造方法的图。
图7及图8是概略性地表示本发明的第2实施例的多层配线基板的制造方法的另一实施例的图。
图9是概略性地表示本发明的第2实施例的多层配线基板的图。
图10是概略性地表示具备第1实施例的多层配线基板的探针卡的图。
具体实施方式
以下内容仅例示发明的原理。因此，虽未在本说明书中明确地进行说明或图示，但本领域技术人员可实现发明的原理而发明包括在发明的概念与范围内的各种装置。另外，应理解，本说明书中所列举的所有附有条件的术语及实施例在原则上仅明确地用于理解发明的概念，并不限制于像这样特别列举的实施例及状态。
上述目的、特征及优点通过与附图相关的以下的详细说明而变得更明确，因此发明所属的技术领域内的普通技术人员可容易地实施发明的技术思想。
参考作为本发明的理想的例示图的剖面图和/或立体图来对本说明书中所述的实施例进行说明。为了有效地说明技术内容，夸张地表示这些图中所示的部件及区域的厚度及宽度等。例示图的形态可根据制造技术和/或容许误差等而变形。
另外，在图中，仅例示性地表示孔的个数。因此，本发明的实施例并不限制于所图示的指定形态，还包含根据制造步骤产生的形态的变化。
在对各种实施例进行说明时，即便实施例不同，方便起见，也对执行相同的功能的构成要素赋予相同的名称及相同的参照符号。另外，方便起见，省略已在其他实施例中说明的构成及动作。
以下，参照附图，详细地对本发明的优选实施例进行说明。
图2是概略性地表示构成本发明的优选的第1实施例的多层配线基板100的单位阳极氧化膜配线基板10的制造方法的图。
本发明的第1实施例的多层配线基板100可通过多层配线基板100的制造方法来制造，所述多层配线基板制造方法包括如下步骤：对阳极氧化膜1的至少一部分进行蚀刻而形成贯通孔1b，对贯通孔1b填充金属物质而形成垂直配线部2，之后在阳极氧化膜1的至少一侧形成接合层4，在将接合层4图案化后，以与垂直配线部2连接的方式在经图案化的阳极氧化膜1的上表面形成水平配线部3而制造单位阳极氧化膜配线基板10的步骤；设置多个单位阳极氧化膜配线基板10并上下积层的步骤；以及通过接合层4将上下积层的单位阳极氧化膜配线基板10彼此接合的步骤。
首先，本发明可为了制造第1实施例的多层配线基板100而执行制造单位阳极氧化膜配线基板10的步骤。
如图2的(a)所示，本发明可具备设置有贯通孔1b的阳极氧化膜1。阳极氧化膜1可具有低热膨胀系数。因此，本发明可通过由阳极氧化膜1构成单位阳极氧化膜配线基板10来防止在高温环境下热变形。其结果，具有如下效果：在制造多层配线基板100时，可提高产品的产率，在利用探针卡200的高温环境下的制程中，也可具有较高的产品可靠度。
在形成贯通孔1b前，阳极氧化膜1是将金属阳极氧化而形成，因此可呈包含规则性地排列的多个气孔1a的状态。可在如上所述的阳极氧化膜的上表面设置感光性材料。可通过光阻制程将感光性材料的至少一部分图案化。阳极氧化膜1可在已通过图案化过程去除感光性材料的区域执行蚀刻制程。根据如上所述的过程，可在阳极氧化膜1形成贯通孔1b。
通过蚀刻制程形成的贯通孔1b的内壁可垂直地形成为直线形态。因此，可容易地在阳极氧化膜1上以窄间距形成多个贯通孔1b。贯通孔1b可形成为直径大于阳极氧化膜1的气孔1a的直径。
此后，如图2的(b)所示，可执行在贯通孔1b形成垂直配线部2的过程。根据如上所述的过程，可形成本发明的单位阳极氧化膜配线基板10的主体部BD。
可通过对贯通孔1b填充金属物质的过程而形成垂直配线部2。填充到贯通孔1b的金属物质可为包含Au、Ag、Cu中的至少一种的低电阻金属物质。在对贯通孔1b填充包含上述构成的低电阻金属物质而形成垂直配线部2的情况下，配线电阻较低，因此可提高电信号的传输速度。其结果，可在利用探针卡200进行的半导体芯片的电气试验中更有利。
此后，如图2的(c)所示，可执行在阳极氧化膜1的上部形成接合层4的过程。接合层4是为了将单位阳极氧化膜配线基板10彼此接合而设置，因此可根据单位阳极氧化膜配线基板10的积层构造而设置到阳极氧化膜1的至少一侧。在图2的(c)中，作为一例，可在阳极氧化膜1的上部设置接合层4。设置到阳极氧化膜1的上部的接合层4可呈由单位阳极氧化膜配线基板10的主体部BD支撑的构造。接合层4可为感光性材料，作为一例，可为感光性膜(干膜光阻(Dry Film Photoresist，DFR))。
另一方面，接合层4可为热固性树脂。在此情况下，作为热固性树脂材料，可为聚亚酰胺树脂、聚喹啉树脂、聚酰胺酰亚胺树脂、环氧树脂、聚苯醚树脂及氟树脂等。
本发明在阳极氧化膜1的上部具备接合层4，由此可不进行高温煅烧过程而将多个单位阳极氧化膜配线基板10彼此接合成积层构造。
此后，如图2的(d)所示，可执行将设置在阳极氧化膜1的上部的接合层4的至少一部分图案化的过程。可为了以与垂直配线部2连接的方式在阳极氧化膜1的上表面设置水平配线部3而将接合层4图案化。因此，接合层4的图案化区域PF优选为可包含垂直配线部2的垂直投影区域。因此，如图2的(d)所示，各垂直配线部2的上表面可呈因接合层4被图案化而露出的形态。
图案化区域PF包含垂直配线部2的垂直投影区域，可包含与垂直配线部2的周边邻接的气孔1a的垂直投影区域而形成。因此，可呈如下构造：与垂直配线部2的周边邻接的气孔1a的上表面露出，并且阳极氧化膜1的至少一部分的上表面通过图案化区域PF露出。
本发明像图2的(d)所示一样通过将接合层4图案化的过程形成图案化区域PF，由此可设置形成水平配线部3的空间。接合层4在执行图案化过程而提供用以形成水平配线部3的空间后，不会被去除而仍具备在阳极氧化膜1的上表面，从而可通过未图案化的区域执行接合功能。
换句话说，本发明所具备的接合层4可同时执行如下功能：提供可形成水平配线部3的空间的功能；以及在图案化区域PF形成水平配线部3后，可将单位阳极氧化膜配线基板10彼此接合的接合功能。因此，接合层4优选为如下构成：由于需通过光阻制程来图案化，因此具有感光性特性，由于需执行接合功能，因此具有作为接合物质的特性。
此后，如图2的(e)所示，可执行在图案化区域PF形成水平配线部3的过程。水平配线部3可通过蒸镀法、或溅镀法、离子镀覆法等薄膜形成法而形成。
水平配线部3可通过对图案化区域PF填充金属物质而形成。形成水平配线部3的金属物质可为包含Au、Ag、Cu中的至少一种的低电阻金属物质。构成水平配线部3的金属物质可与形成在贯通孔1b的垂直配线部2的金属物质相同。换句话说，垂直配线部2及水平配线部3可包含相同的金属物质。
水平配线部3形成到图案化区域PF，由此可在周边设置接合层4。因此，本发明可呈如下构造：在设置在阳极氧化膜1的上部的接合层4包含水平配线部3。
另一方面，也可在形成垂直配线部2及水平配线部3前，对贯通孔1b及图案化区域PF填充以Cu等金属的粉末与树脂为主成分的导电膏或熔融焊料等。这种导电膏或熔融焊料等可作为垂直配线部2及水平配线部3而发挥功能。
本发明在阳极氧化膜1的至少一侧设置接合层4，在接合层4的图案化区域PF设置水平配线部3，由此可呈如下构造：在设置到阳极氧化膜1的上部的一个层上，接合层4及水平配线部3一并设置到同一平面上。如上所述的构造可使通过接合层4彼此接合的单位阳极氧化膜配线基板10间不存在间隙。其结果，包含通过接合层4彼此接合的多个单位阳极氧化膜配线基板10的多层配线基板100的接合强度会变优异。
通过在图案化区域PF设置水平配线部3，可呈如下构造：在单位阳极氧化膜配线基板10的主体部BD的上部具备上层部UC。如图2的(e)所示，上层部UC包含水平配线部3及设置到水平配线部3的周边的接合层4，因此可支撑到主体部BD的上表面。
形成在图案化区域PF的水平配线部3可通过金属间的接合方法而无间隙地与垂直配线部2接合。在此情况下，将水平配线部3与垂直配线部2接合的金属接合方法是利用公开的金属接合方法，其可为能够将金属间无间隙地接合的方法。作为一例，可为如下方法：对构成垂直配线部2及水平配线部3的金属物质进行加热而使其熔融后接合。
本发明可通过执行如上所述的过程来制造单位阳极氧化膜配线基板10。此后，可执行如下步骤：执行相同的过程而设置多个单位阳极氧化膜配线基板10并上下积层。此后，可执行通过接合层4将上下积层的单位阳极氧化膜配线基板10彼此接合的步骤。根据如上所述的步骤，可制造本发明的多层配线基板100。
如上所述，本发明的多层配线基板100是通过接合层4将单位阳极氧化膜配线基板10彼此接合而制造，因此无需执行高温煅烧制程。因此，可具备包含Au、Ag、Cu中的至少一种的低电阻金属物质作为垂直配线部2及水平配线部3。其结果，电信号传输速度会变优异。
也可通过其他方法制造构成本发明的多层配线基板100的单位阳极氧化膜配线基板10。图3是概略性地表示构成第1实施例的多层配线基板100的单位阳极氧化膜配线基板10的制造方法的另一实施例的图。
如图3的(a)所示，可具备设置有贯通孔1b的阳极氧化膜1。此后，如图3的(b)所示，可设置接合层4。此后，如图3的(c)所示，可执行将接合层4图案化的过程。根据图案化过程，可在阳极氧化膜1的上表面形成图案化区域PF。此后，如图3的(d)所示，可执行同时对图案化区域PF及贯通孔1b填充金属物质的过程。因此，可同时形成垂直配线部2及水平配线部3。
在同时形成垂直配线部2及水平配线部3的情况下，可同时执行填充金属物质的过程，因此可相对有效率地制造单位阳极氧化膜配线基板10。
如参照图2所述，本发明可包含在形成垂直配线部2后形成水平配线部3的过程而制造单位阳极氧化膜配线基板10。或者，如参照图3所述，也可包含同时形成垂直配线部2及水平配线部3的过程而制造单位阳极氧化膜配线基板10。换句话说，本发明可包含同时或分别形成垂直配线部2及水平配线部3而使所述垂直配线部与水平配线部连接的过程来制造单位阳极氧化膜配线基板10。通过如上所述的制造方法制造的单位阳极氧化膜配线基板10设置到多层配线基板100，因此可形成具有优异的接合强度的构造。
图4是概略性地表示本发明的优选的第1实施例的多层配线基板100的图。
如图4所示，本发明的多层配线基板100是单位阳极氧化膜配线基板10通过接合层4上下接合而成的多层配线基板100，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜1的垂直配线部2、及以与垂直配线部2连接的方式设置到阳极氧化膜1的上表面的水平配线部3，所述多层配线基板可包含单位阳极氧化膜配线基板10而构成，所述单位阳极氧化膜配线基板包含：主体部BD，具备设置有贯通孔1b的阳极氧化膜1、与设置到贯通孔1b的垂直配线部2；以及上层部UC，设置到主体部BD的上部，具备以与垂直配线部2连接的方式设置的水平配线部3、与设置到水平配线部3的周边的接合层4。
如图4所示，第1实施例的多层配线基板100可呈如下形态：所积层的多个单位阳极氧化膜配线基板10通过上层部UC所包含的接合层4而彼此接合。
多层配线基板100是为了补偿PCB基板与探针17间的间距而设置，因此构成多层配线基板100的多个单位阳极氧化膜配线基板10可不同地设置垂直配线部2的间距。
如图4所示，在本发明中，作为一例，多层配线基板100可包含：第1单位阳极氧化膜配线基板11，具备供探针17附着的第1连接垫14；第2单位阳极氧化膜配线基板12，设置到第1单位阳极氧化膜配线基板11的上部；以及第3单位阳极氧化膜配线基板13，具备与PCB基板的端子电连接的第2连接垫15。在本发明中，作为一例，图示成多层配线基板100包含第1单位阳极氧化膜配线基板至第3单位阳极氧化膜配线基板11、12、13而进行说明，但构成多层配线基板100的单位阳极氧化膜配线基板10的个数并不限定于此。
第1单位阳极氧化膜配线基板11具备供探针17附着的第1连接垫14，因此垂直配线部2的间距可与探针17的间距相同。
设置到第1单位阳极氧化膜配线基板11的上部的第2单位阳极氧化膜配线基板12的垂直配线部的间距可宽于第1单位阳极氧化膜配线基板11的垂直配线部2的间距。在此情况下，第1单位阳极氧化膜配线基板11的垂直配线部2与第2单位阳极氧化膜配线基板12的垂直配线部2间的间距可由介置到第1单位阳极氧化膜配线基板11与第2单位阳极氧化膜配线基板12之间的水平配线部3补偿。对第1单位阳极氧化膜配线基板11及第2单位阳极氧化膜配线基板12的垂直配线部2间的间距进行补偿的水平配线部3可为构成第1单位阳极氧化膜配线基板11的上层部UC的水平配线部3。
设置到第2单位阳极氧化膜配线基板12的上部的第3单位阳极氧化膜配线基板13的垂直配线部的间距可宽于第2单位阳极氧化膜配线基板12的垂直配线部2的间距。在此情况下，第2单位阳极氧化膜配线基板12及第3单位阳极氧化膜配线基板13的垂直配线部2间的间距可由第2单位阳极氧化膜配线基板12的水平配线部3补偿。对第2单位阳极氧化膜配线基板12及第3单位阳极氧化膜配线基板13的垂直配线部2间的间距进行补偿的水平配线部3可为构成第2单位阳极氧化膜配线基板12的上层部UC的水平配线部3。
如上所述，水平配线部3可对各单位阳极氧化膜配线基板11、12、13的垂直配线部2间的间距进行补偿而将第1单位阳极氧化膜配线基板至第3单位阳极氧化膜配线基板11、12、13电连接。
本发明可在这种水平配线部3的周边具备接合层4。因此，可呈如下构造：接合层4在水平配线部3的周边使各单位阳极氧化膜配线基板10彼此接合。
如图4所示，在本发明中，水平配线部3及接合层4设置到同一层，从而可在主体部BD的上部构成上层部UC。
如图4所示，本发明的多层配线基板100可呈在上层部UC的上表面积层单位阳极氧化膜配线基板10的构造。因此，可容易地形成如下构造：各单位阳极氧化膜配线基板11、12、13彼此接合，因此单位阳极氧化膜配线基板11、12、13间不存在间隙。
在本发明中，单位阳极氧化膜配线基板10包含形成有气孔1a的阳极氧化膜1，由此可使具备接合层4的层即上层部UC所具备的水平配线部3的至少一部分渗入到气孔1a。因此，随着接合面积变大，可进一步提高多层配线基板100的接合强度。
参照图4，作为一例，第1单位阳极氧化膜配线基板11的水平配线部3可渗入到与此对应的第2单位阳极氧化膜配线基板12的阳极氧化膜1的气孔1a。另外，第2单位阳极氧化膜配线基板12的水平配线部3可渗入到与此对应的第3单位阳极氧化膜配线基板13的阳极氧化膜1的气孔1a。因此，可通过锚定效应实现接合，防止单位阳极氧化膜配线基板10间的剥离现象。
如上所述，本发明也可在未设置接合层4的区域，通过形成水平配线部3的金属物质实现单位阳极氧化膜配线基板10间的接合。其结果，构成多层配线基板100的多个单位阳极氧化膜配线基板10可无间隙地接合而具有优异的接合强度。
图5及图6是概略性地表示构成本发明的优选的第2实施例的多层配线基板100'的单位阳极氧化膜配线基板10'的制造过程的图。
构成第2实施例的多层配线基板100'的单位阳极氧化膜配线基板10'在如下方面与第1实施例存在差异：为了将多个单位阳极氧化膜配线基板10'间彼此接合而设置的接合层4包含第1接合层5及第2接合层6，所述第1接合层及第2接合层设置到主体部BD的上部表面及下部表面。在以下进行说明的第2实施例中，以与第1实施例存在差异的特征性构成为中心来进行说明，省略与第1实施例相同的构成的说明。
第2实施例的多层配线基板100'可通过包括如下步骤的制造方法而制造：在阳极氧化膜1的下部设置第1接合层5，将第1接合层5图案化，之后对阳极氧化膜1的至少一部分进行蚀刻而形成贯通孔1b，对贯通孔1b填充金属物质而形成垂直配线部2，在阳极氧化膜1的上部设置第2接合层6，将第2接合层6图案化，之后以与垂直配线部2连接的方式在经图案化的阳极氧化膜1的上表面形成水平配线部3而制造单位阳极氧化膜配线基板10'的步骤；设置多个单位阳极氧化膜配线基板10'并上下积层的步骤；以及通过第1接合层5及第2接合层6将上下积层的单位阳极氧化膜配线基板10彼此接合的步骤。
首先，如图5的(a)所示，可设置包含气孔1a的阳极氧化膜1。
此后，如图5的(b)所示，可在阳极氧化膜1的下部设置第1接合层5。此后，如图5的(c)所示，可执行将第1接合层5图案化的过程。通过将第1接合层5图案化，可在阳极氧化膜1的下部形成第1图案化区域PF1。
此后，如图5的(d)所示，可通过第1图案化区域PF1执行蚀刻制程而形成贯通孔1b。贯通孔1b是通过第1图案化区域PF1执行蚀刻制程而形成，因此直径可与第1图案化区域PF1相同。因此，贯通孔1b与第1图案化区域PF1可呈以直线形态连通的构造。
在单位阳极氧化膜配线基板10'中，第1接合层5可作为用以形成设置到贯通孔1b的垂直配线部2的遮罩而发挥功能。另外，所述第1接合层不会从阳极氧化膜1的下部去除而仍被利用，因此可执行用以将单位阳极氧化膜配线基板10'接合的接合功能。换句话说，第1接合层5可同时执行用以形成垂直配线部2的遮罩的功能及接合功能。
如图5的(e)所示，本发明可对贯通孔1b及第1图案化区域PF1填充金属物质而形成垂直配线部2。根据图5的(c)至图5的(e)的过程，可在单位阳极氧化膜配线基板10'形成下层部LC，所述下层部包含垂直配线部2、及设置到垂直配线部2的周边的第1接合层5。
可执行如下过程：如图5的(e)所示，在单位阳极氧化膜配线基板10'的制造步骤中，在阳极氧化膜1的下部形成下层部LC；如图6所示，在阳极氧化膜1的上部形成上层部UC，所述上层部包含水平配线部3、及设置到水平配线部3的周边的第2接合层6。
具体而言，如图6的(a)所示，可在阳极氧化膜1的上部设置第2接合层6。此后，如图6的(b)所示，可执行形成第2图案化区域PF2的过程，所述第2图案化区域包含垂直配线部2的垂直投影区域。此后，如图6的(c)所示，可执行对第2图案化区域PF2填充用以形成水平配线部3的金属物质的过程。根据如上所述的过程，可在第2图案化区域PF2设置水平配线部3。
如上所述，在单位阳极氧化膜配线基板10'中，第2接合层6可发挥提供用以形成水平配线部3的空间的功能。另外，所述第2接合层不会从阳极氧化膜1的上表面去除而仍被利用，因此可发挥使多个单位阳极氧化膜配线基板10'接合的功能。换句话说，第2接合层6可同时执行提供用以形成水平配线部3的空间的功能及接合功能。
也可通过其他方法制造构成第2实施例的多层配线基板100'的单位阳极氧化膜配线基板10'。图7及图8是概略性地表示制造单位阳极氧化膜配线基板10'的其他实施例的图。
如图7的(a)所示，可设置包含气孔1a的阳极氧化膜1。此后，如图7的(b)所示，可在阳极氧化膜1的下部设置第1接合层5。此后，如图7的(c)所示，可执行将第1接合层5图案化而形成第1图案化区域PF1的过程。此后，如图7的(d)所示，可执行通过第1图案化区域PF1在阳极氧化膜1设置贯通孔1b的过程。
此后，如图8的(a)所示，可执行设置第2接合层6的过程。此后，如图8的(b)所示，可执行将第2接合层6图案化而形成第2图案化区域PF2的过程。在此情况下，第2图案化区域PF2可包含贯通孔1b及第1图案化区域PF1的垂直投影区域而形成。因此，可呈第1图案化区域PF1、第2图案化区域PF2及贯通孔1b彼此连通的构造。根据如上所述的构造，如图8的(c)所示，可更容易地执行将金属物质同时填充到第1图案化区域PF1、第2图案化区域PF2及贯通孔1b的过程。在如上所述同时形成垂直配线部2及水平配线部3的情况下，可相对有效率地执行制造单位阳极氧化膜配线基板10'的过程。
如上所述，可包含如下过程而制造构成第2实施例的单位阳极氧化膜配线基板10'，即，同时或分别形成垂直配线部2及水平配线部3而连接。
在本发明中，作为一例，说明为首先在阳极氧化膜1的下部设置第1接合层5后，在上部设置第2接合层6，但设置第1接合层5及第2接合层6的顺序并不限定于此。然而，首先在阳极氧化膜1的上部设置第2接合层6后，在下部设置第1接合层5的情况下，形成第1图案化区域PF1、第2图案化区域PF2及贯通孔1b连通的构造，因此优选为可利用包含如下过程的制造方法：同时填充金属物质而同时形成垂直配线部2及水平配线部3。
如参照图5至图8所述，构成第2实施例的单位阳极氧化膜配线基板10'可分别在阳极氧化膜1的上部与下部设置第1接合层5及第2接合层6。因此，在多层配线基板100'的积层构造中，由接合层(具体而言，第1接合层5及第2接合层6)接合的面积变广，从而可制造具有更优异的接合强度的多层配线基板100'。
参照图9来具体地进行说明。图9的(a)是概略性地表示第2实施例的多层配线基板100'的图，图9的(b)是将多层配线基板100'的一部分放大而表示的图。
如图9的(a)所示，多层配线基板100'是单位阳极氧化膜配线基板10'通过第1接合层5及第2接合层6上下接合而成的多层配线基板，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜1的垂直配线部2、及以与垂直配线部2连接的方式设置到上表面的水平配线部3，所述多层配线基板可包含单位阳极氧化膜配线基板10'而构成，所述单位阳极氧化膜配线基板包含：主体部BD，具备设置有贯通孔1b的阳极氧化膜1、与设置到贯通孔1b的垂直配线部2；下层部LC，设置到主体部BD的下部，具备垂直配线部2及设置到垂直配线部2的周边的第1接合层5；以及上层部UC，设置到主体部BD的上部，具备以与垂直配线部2连接的方式设置的水平配线部3、及设置到水平配线部3的周边的第2接合层6。
具备如上所述的构造的单位阳极氧化膜配线基板10'的第2实施例的多层配线基板100'在单位阳极氧化膜配线基板10'的阳极氧化膜1的上部与下部设置第1接合层5及第2接合层6，因此会更有利于提高多层配线基板100'自身的接合强度。其原因可在于：通过第1接合层5及第2接合层6接合的面积较金属(具体而言，垂直配线部2及水平配线部3)间的接合面积更广。
作为一例，图9的(a)所示的多层配线基板100'可包含第1单位阳极氧化膜配线基板至第3单位阳极氧化膜配线基板11'、12'、13'。
在此情况下，图9的(b)可为将所积层的第2单位阳极氧化膜配线基板12'及第3单位阳极氧化膜配线基板13'的至少一部分放大的图。
如图9的(b)所示，“区间A”可为第2单位阳极氧化膜配线基板12'的第2接合层6与第3单位阳极氧化膜配线基板13'的第1接合层5接合的区间。“区间B”可为第2单位阳极氧化膜配线基板12'的水平配线部3的至少一部分与第3单位阳极氧化膜配线基板13'的垂直配线部2接合的区间。另外，“区间C”可为第2单位阳极氧化膜配线基板12'的水平配线部3与第3单位阳极氧化膜配线基板13'的第1接合层5的至少一部分接合的区间。“区间D”可为第2单位阳极氧化膜配线基板12'的水平配线部3的至少一部分与第3单位阳极氧化膜配线基板13'的第1接合层5的至少一部分接合的区间。“区间E”可为第2单位阳极氧化膜配线基板12'的第1接合层5与第3单位阳极氧化膜配线基板13'的第2接合层6接合的区间。
在阳极氧化膜1的上部与下部设置第1接合层5及第2接合层6的情况下，作为一例，如图9的(b)所示的区间A至区间E，通过接合层(具体而言，第1接合层5及第2接合层6)接合的面积可较金属间的接合面积更广。
换句话说，在本发明的多层配线基板100'中，根据设置到阳极氧化膜1的上部与下部的第1接合层5及第2接合层6，可由通过第1接合层5或第2接合层6中的至少一者接合的面积构成除垂直配线部2及水平配线部3通过金属接合而连接的面积以外的剩余面积。
如上所述，在多层配线基板100'中，除金属(垂直配线部2及水平配线部3)间的接合面积以外的剩余面积包含接合层(具体而言，第1接合层5及第2接合层6中的至少一者)与金属接合的面积、及接合层与接合层(具体而言，第1接合层5及第2接合层6)接合的面积，由此可具有更优异的接合强度。
另外，由于呈如下构造，因此可获得在构造上具有耐久性的效果：通过一并设置到同一平面上的垂直配线部2及设置到垂直配线部2的周边的第1接合层5、一并设置到同一平面上的水平配线部3及设置到水平配线部3的周边的第2接合层6而无间隙地彼此接合。
图10是概略性地表示具备本发明的第1实施例的多层配线基板100的探针卡200的图。在此情况下，在图10中，作为一例，图示成第1实施例的多层配线基板100设置到探针卡200来进行了说明，但也可为第2实施例的多层配线基板设置到探针卡200而构成具有高接合强度的探针卡200。
探针卡200可根据将探针17设置到多层配线基板100的构造及探针17的构造而分为垂直式探针卡(VERTICAL TYPE PROBE CARD)、悬臂式探针卡(CANTILEVER TYPE PROBECARD)、微机电探针卡(MEMS PROBE CARD)200。在本发明中，作为一例，说明为在微机电探针卡200设置多层配线基板100。具备多层配线基板100的探针卡的种类并不限定于此，也可设置到所述垂直式探针卡及悬臂式探针卡。
如图10所示，探针卡具备单位阳极氧化膜配线基板10通过接合层4上下接合而成的多层配线基板100，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜1的垂直配线部2、及以与垂直配线部2连接的方式设置到阳极氧化膜1的上表面的水平配线部3，所述探针卡可包含：单位阳极氧化膜配线基板，包含主体部BD与上层部UC，所述主体部具备设置有贯通孔1b的阳极氧化膜1、及设置到贯通孔1b的垂直配线部2，所述上层部设置到主体部BD的上部，且具备以与垂直配线部2连接的方式设置的水平配线部3、及设置到水平配线部3的周边的接合层4；第1连接垫14，设置到单位阳极氧化膜配线基板10的下部；第2连接垫15，设置到单位阳极氧化膜配线基板10的上部，与PCB基板的端子电连接；以及探针17，与第1连接垫14电连接。
如图10所示，作为一例，探针卡200可具备多层配线基板100，所述多层配线基板呈依序积层第1单位阳极氧化膜配线基板11、第2单位阳极氧化膜配线基板12、及第3单位阳极氧化膜配线基板13而成的构造。
多层配线基板100可呈如下构造：在各单位阳极氧化膜配线基板11、12、13重叠的一侧设置接合层4，第1单位阳极氧化膜配线基板至第3单位阳极氧化膜配线基板11、12、13通过接合层4彼此接合。在此情况下，接合层4可设置到对第1单位阳极氧化膜配线基板至第3单位阳极氧化膜配线基板11、12、13的垂直配线部2间的间距进行补偿的水平配线部3的周边。根据如上所述的构造，第1单位阳极氧化膜配线基板至第3单位阳极氧化膜配线基板11、12、13可无间隙地彼此接合。
可在第1单位阳极氧化膜配线基板11的垂直配线部2的下部设置供探针17附着的第1连接垫14。
另外，可在第3单位阳极氧化膜配线基板13的上部设置与PCB基板的端子电连接的第2连接垫15。
如图10所示，本发明的多层配线基板100可呈通过接合层4无间隙地彼此接合的多个单位阳极氧化膜配线基板10积层而成的构造。因此，具备如上所述的多层配线基板100的探针卡200可在构造上具有高接合强度。另外，本发明的多层配线基板100呈通过接合层4接合的构造，由此可适于将低电阻金属物质设置作配线部。因此，具备本发明的多层配线基板100的探针卡200可在检查过程中提高电信号传输速度。其结果，可获得提高探针卡200的可靠性的效果。
如上所述，参照本发明的优选实施例进行了说明，但本技术领域内的普通技术人员可在不脱离随附的权利要求所记载的本发明的思想及领域的范围内对本发明实施各种修改或变形。

Claims (10)

1.一种多层配线基板制造方法，其特征在于，包括：
对阳极氧化膜的至少一部分进行蚀刻而形成贯通孔，对所述贯通孔填充金属物质而形成垂直配线部，在所述阳极氧化膜的至少一侧形成接合层，将所述接合层图案化，之后以与所述垂直配线部连接的方式在经所述图案化的所述阳极氧化膜的上表面形成水平配线部而制造单位阳极氧化膜配线基板的步骤；
设置多个所述单位阳极氧化膜配线基板并上下积层的步骤；以及
通过所述接合层将上下积层的所述单位阳极氧化膜配线基板彼此接合的步骤。
2.根据权利要求1所述的多层配线基板制造方法，其特征在于，
所述接合层为感光性材料。
3.根据权利要求1所述的多层配线基板制造方法，其特征在于，
所述金属物质为包含金、银、铜中的至少一个的低电阻金属物质。
4.根据权利要求3所述的多层配线基板制造方法，其特征在于，
所述垂直配线部及所述水平配线部包含相同的金属物质。
5.根据权利要求1所述的多层配线基板制造方法，其特征在于，
所述垂直配线部与所述水平配线部是同时形成或分别形成并连接。
6.一种多层配线基板制造方法，其特征在于，包括：
在阳极氧化膜的下部设置第1接合层，将所述第1接合层图案化，之后对所述阳极氧化膜的至少一部分进行蚀刻而形成贯通孔，对所述贯通孔填充金属物质而形成垂直配线部，在所述阳极氧化膜的上部设置第2接合层，将所述第2接合层图案化，之后以与所述垂直配线部连接的方式在经所述图案化的所述阳极氧化膜的上表面形成水平配线部而制造单位阳极氧化膜配线基板的步骤；
设置多个所述单位阳极氧化膜配线基板并上下积层的步骤；以及
通过所述第1接合层及第2接合层将上下积层的所述单位阳极氧化膜配线基板彼此接合的步骤。
7.根据权利要求6所述的多层配线基板制造方法，其特征在于，
所述垂直配线部与所述水平配线部是同时形成或分别形成并连接。
8.一种多层配线基板，其特征在于，其是单位阳极氧化膜配线基板通过接合层上下接合而成的多层配线基板，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜的垂直配线部、及以与所述垂直配线部连接的方式设置到所述阳极氧化膜的上表面的水平配线部，
所述单位阳极氧化膜配线基板包含：
主体部，具备设置有贯通孔的所述阳极氧化膜、及设置到所述贯通孔的所述垂直配线部；以及
上层部，设置到所述主体部的上部，具备以与所述垂直配线部连接的方式设置的所述水平配线部、及设置到所述水平配线部的周边的所述接合层。
9.一种多层配线基板，其特征在于，其是单位阳极氧化膜配线基板通过第1接合层及第2接合层上下接合而成的多层配线基板，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜的垂直配线部、及以与所述垂直配线部连接的方式设置到上表面的水平配线部，
所述单位阳极氧化膜配线基板包含：
主体部，具备设置有贯通孔的所述阳极氧化膜、与设置到所述贯通孔的所述垂直配线部；
下层部，设置到所述主体部的下部，具备所述垂直配线部与设置到所述垂直配线部的周边的所述第1接合层；以及
上层部，设置到所述主体部的上部，具备以与所述垂直配线部连接的方式设置的所述水平配线部、及设置到所述水平配线部的周边的所述第2接合层。
10.一种探针卡，其特征在于，其具备单位阳极氧化膜配线基板通过接合层上下接合而成的多层配线基板，所述单位阳极氧化膜配线基板具备上下贯通阳极氧化膜的垂直配线部、及以与所述垂直配线部连接的方式设置到所述阳极氧化膜的上表面的水平配线部，
所述探针卡包含：
单位阳极氧化膜配线基板，包含主体部与上层部，所述主体部具备设置有贯通孔的所述阳极氧化膜、及设置到所述贯通孔的所述垂直配线部，所述上层部设置到所述主体部的上部，且具备以与所述垂直配线部连接的方式设置的所述水平配线部、及设置到所述水平配线部的周边的所述接合层；
第1连接垫，设置到所述单位阳极氧化膜配线基板的下部；
第2连接垫，设置到所述单位阳极氧化膜配线基板的上部，与印刷电路板基板的端子电连接；以及
探针，与所述第1连接垫电连接。
CN202011038490.6A 2019-10-17 2020-09-28 多层配线基板、多层配线基板制造方法及探针卡 Pending CN112689399A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190129263A KR20210045804A (ko) 2019-10-17 2019-10-17 다층 배선 기판 및 다층 배선 기판 제조 방법 및 프로브카드
KR10-2019-0129263 2019-10-17

Publications (1)

Publication Number Publication Date
CN112689399A true CN112689399A (zh) 2021-04-20

Family

ID=75445400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011038490.6A Pending CN112689399A (zh) 2019-10-17 2020-09-28 多层配线基板、多层配线基板制造方法及探针卡

Country Status (4)

Country Link
US (1) US11852655B2 (zh)
KR (1) KR20210045804A (zh)
CN (1) CN112689399A (zh)
TW (1) TW202118366A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437196B2 (en) * 2019-01-31 2022-09-06 Point Engineering Co., Ltd. Multilayer ceramic substrate and probe card including same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220151440A (ko) * 2021-05-06 2022-11-15 (주)포인트엔지니어링 양극산화막 구조체

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721423A (en) * 2005-08-02 2007-06-01 Univ Osaka Electronic circuit device and method of fabricating the same
US20090039906A1 (en) * 2005-12-22 2009-02-12 Jsr Corporation Circuit board apparatus for wafer inspection, probe card, and wafer inspection apparatus
US20170330828A1 (en) * 2014-12-19 2017-11-16 Fujifilm Corporation Multilayer wiring substrate
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5084668B2 (ja) 2008-08-28 2012-11-28 京セラ株式会社 プローブカード用配線基板およびこれを用いたプローブカード
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721423A (en) * 2005-08-02 2007-06-01 Univ Osaka Electronic circuit device and method of fabricating the same
US20090039906A1 (en) * 2005-12-22 2009-02-12 Jsr Corporation Circuit board apparatus for wafer inspection, probe card, and wafer inspection apparatus
US20170330828A1 (en) * 2014-12-19 2017-11-16 Fujifilm Corporation Multilayer wiring substrate
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437196B2 (en) * 2019-01-31 2022-09-06 Point Engineering Co., Ltd. Multilayer ceramic substrate and probe card including same

Also Published As

Publication number Publication date
US11852655B2 (en) 2023-12-26
US20210116478A1 (en) 2021-04-22
KR20210045804A (ko) 2021-04-27
TW202118366A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
US6187418B1 (en) Multilayer ceramic substrate with anchored pad
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
CN110678434B (zh) 多层陶瓷基板及其制造方法
JP2016136615A (ja) 電子部品内蔵基板およびその製造方法
WO2007091582A1 (ja) 多層配線板の製造法
CN112689399A (zh) 多层配线基板、多层配线基板制造方法及探针卡
US11497126B2 (en) Multilayer wiring board and probe card including same
JP6847780B2 (ja) 回路基板およびプローブカード
CN113049861A (zh) 探针卡的制造方法及使用其制造的探针卡
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
US11651904B2 (en) Multilayer ceramic substrate and probe card including same
JP2004221388A (ja) 電子部品搭載用多層基板及びその製造方法
JP6683533B2 (ja) 配線基板
KR102385660B1 (ko) 다층 배선 기판
JP4786914B2 (ja) 複合配線基板構造体
JP4718890B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体
KR20210054215A (ko) 하이브리드 다층 배선 기판 및 이를 포함하는 프로브 카드
JP2011009694A (ja) 配線基板およびプローブカードならびに電子装置
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2011009698A (ja) 配線基板およびプローブカードならびに電子装置
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP6887862B2 (ja) 有機回路基板、回路基板およびプローブカード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination