CN113049861A - 探针卡的制造方法及使用其制造的探针卡 - Google Patents

探针卡的制造方法及使用其制造的探针卡 Download PDF

Info

Publication number
CN113049861A
CN113049861A CN202011536482.4A CN202011536482A CN113049861A CN 113049861 A CN113049861 A CN 113049861A CN 202011536482 A CN202011536482 A CN 202011536482A CN 113049861 A CN113049861 A CN 113049861A
Authority
CN
China
Prior art keywords
wiring substrate
probe
layer
probe card
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011536482.4A
Other languages
English (en)
Inventor
安范模
朴胜浩
宋台焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Point Engineering Co Ltd
Original Assignee
Point Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Point Engineering Co Ltd filed Critical Point Engineering Co Ltd
Publication of CN113049861A publication Critical patent/CN113049861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种探针卡的制造方法及使用其制造的探针卡，所述制造方法包括：在基础基板的表面形成临时层并在所述临时层的表面形成掩蔽材料层，之后进行图案化而形成开口区域，向所述开口区域填充导电性物质，并通过蚀刻工艺将除所述导电性物质之外的所述掩蔽材料层去除；制造多层配线基板，所述多层配线基板在内部包括多个垂直配线部及水平配线部，且包括由阳极氧化膜材质构成的阳极氧化膜配线基板；使附着有所述导电性物质的所述基础基板位于所述多层配线基板的探针连接垫上侧，并将所述导电性物质的一端接合到所述探针连接垫；以及通过使用蚀刻剂的蚀刻工艺将所述基础基板的所述临时层去除，并将所述导电性物质的另一端从所述基础基板分离。

Description

探针卡的制造方法及使用其制造的探针卡
技术领域
本发明涉及一种制造探针卡(probe card)的探针卡的制造方法及使用其制造的探针卡。
背景技术
通常，半导体通过在晶片上形成图案的制作(fabrication)工艺、检查构成晶片的各个芯片的电特性的电管芯分选(Electrical Die Sorting，EDS)工艺以及由各个芯片组装形成有图案的晶片的装配(assembly)工艺制造而成。
此处，执行EDS工艺也用于判别构成晶片的芯片中的不良芯片。在EDS工艺中，主要使用叫做探针卡的检查装置，所述探针卡对构成晶片的芯片施加电信号并通过根据施加的电信号进行检查的信号来判断不良。
探针卡配置有探针，探针与构成晶片的各芯片的图案接触来施加电信号。探针与晶片的各器件的电极垫接触，并测定在流通特定电流时当时输出的电特性。
作为关于这种探针卡的专利，已知记载于韩国注册专利第10-1823527号(以下称为“专利文献1”)中。
专利文献1可包括多个单位阳极氧化膜片材、各向异性导电膏及探针而构成。在专利文献1中，通过各向异性导电膏将层叠有多个的单位阳极氧化膜片材彼此接合，且可通过配置在单位阳极氧化膜片材内部的导体电连接探针。
阳极氧化膜材质在如下方面可为有效的：容易实现用于配置通路导体的贯通孔的窄节距化，且由于热膨胀系数低而能够防止热变形。
需要开发一种用于将探针有效地附接到这种阳极氧化膜材质的配线基板的技术。
[现有技术文献]
[专利文献]
[专利文献1]韩国注册专利第10-1823527号
发明内容
[发明所要解决的问题]
本发明是为了解决上述问题而提出的，其目的在于提供一种探针卡的制造方法，所述制造方法通过将探针批量地附接到包括供探针附接的连接垫的配线基板，从而可提高生产速度，在接合探针时将配线基板的表面损伤最小化。
另外，本发明的目的在于提供一种探针卡，其中探针被有效地附接到包括包含阳极氧化膜材质的阳极氧化膜配线基板而构成的多层配线基板。
[解决问题的技术手段]
根据本发明的一特征的探针卡的制造方法，包括如下步骤：在基础基板的表面形成临时层并在所述临时层的表面形成掩蔽材料层，之后进行图案化而形成开口区域，向所述开口区域填充导电性物质，并通过蚀刻工艺将除所述导电性物质之外的所述掩蔽材料层去除；制造多层配线基板，所述多层配线基板在内部包括多个垂直配线部及水平配线部，且包括由阳极氧化膜材质构成的阳极氧化膜配线基板；使附着有所述导电性物质的所述基础基板位于所述多层配线基板的探针连接垫上侧，并将所述导电性物质的一端接合到所述探针连接垫；以及通过使用蚀刻剂的蚀刻工艺将所述基础基板的所述临时层去除，并将所述导电性物质的另一端从所述基础基板分离。
另外，所述多层配线基板的表面由障壁层形成。
另外，制造所述多层配线基板的步骤包括：将烧结陶瓷配线基板接合到所述阳极氧化膜配线基板的上部或下部。
另外，制造所述多层配线基板的步骤包括：将包括树脂绝缘层的树脂绝缘层配线基板接合到所述阳极氧化膜配线基板的上部或下部。
根据本发明的另一特征的探针卡，包括：多层配线基板，在内部包括垂直配线部及水平配线部且在表面包括探针连接垫；以及探针，一端连接到所述探针连接垫，所述多层配线基板包括由阳极氧化膜材质构成的阳极氧化膜配线基板，所述多层配线基板的表面由障壁层形成，所述探针连接垫配置在所述障壁层的表面上。
另外，所述多层配线基板包括：烧结陶瓷配线基板，配置在所述阳极氧化膜配线基板的下部且由烧结陶瓷材质构成。
另外，所述多层配线基板包括：树脂绝缘层配线基板，配置在所述阳极氧化膜配线基板的下部且由树脂绝缘层构成。
根据本发明的另一特征的探针卡，包括：多层配线基板，在内部包括垂直配线部及水平配线部且在表面包括探针连接垫；以及探针，连接到所述探针连接垫，所述多层配线基板包括阳极氧化膜配线基板及烧结陶瓷配线基板，所述阳极氧化膜配线基板由阳极氧化膜材质构成，所述烧结陶瓷配线基板配置在所述阳极氧化膜配线基板的上部且由烧结陶瓷材质构成，所述探针连接垫配置在所述烧结陶瓷配线基板的表面上。
根据本发明的另一特征的探针卡，包括：多层配线基板，在内部包括垂直配线部及水平配线部且在表面包括探针连接垫；以及探针，连接到所述探针连接垫，所述多层配线基板包括阳极氧化膜配线基板及树脂绝缘层配线基板，所述阳极氧化膜配线基板由阳极氧化膜材质构成，所述树脂绝缘层配线基板配置在所述阳极氧化膜配线基板的上部且由树脂绝缘层构成，所述探针连接垫配置在所述树脂绝缘层配线基板的表面上。
[发明的效果]
本发明可将探针批量地接合到探针连接垫以执行快速的工艺。另外，多层配线基板的表面以相对于从附接有探针的一端的基板批量地分离探针时使用的蚀刻剂具有耐腐蚀性的方式构成，从而可不损坏其表面来执行探针接合工艺。因此，可发挥如下效果：不损坏探针卡的构成且可执行有效的工艺，从而提高探针卡的生产速度。
附图说明
图1是概略性地示出根据本发明优选的第一实施例的探针卡的图；
图2(a)到图2(d)及图3(a)、图3(b)是概略性地示出对配置在本发明的探针卡的探针进行制造的过程的图；
图4(a)、图4(b)及图5(a)、图5(b)是将探针接合过程放大并概略性地示出的图；
图6是概略性地示出根据本发明优选的第二实施例的探针卡的图；
图7(a)到图7(d)概略性地示出关于构成本发明探针卡的多层配线基板的各种结构的实施例的图。
[符号的说明]
1：探针卡/MEMS探针卡；
1'：探针卡；
2、2'：多层配线基板；
2a：单位阳极氧化膜配线基板；
3：接合层；
4：垂直配线部；
5：水平配线部；
6：探针连接垫；
7：中介层；
8：电路基板；
8a：端子；
10：基础基板；
10a：凹槽；
11：临时层；
12：第一掩蔽材料层；
13：第二掩蔽材料层；
14：第三掩蔽材料层；
16：探针；
16a：尖端部分；
16a'：另一端；
16b：中间部；
16c：一端；
17：第一镀覆层；
18：第二镀覆层；
30：阳极氧化膜；
30a：孔洞；
40：阳极氧化膜配线基板；
50：烧结陶瓷配线基板/烧结陶瓷基板；
60：树脂绝缘层配线基板/聚酰亚胺配线基板；
BL：障壁层；
C：导电性物质；
MKL：掩蔽材料层；
OF：开口区域；
OF1：第一开口区域/开口区域；
OF2：第二开口区域/开口区域；
OF3：第三开口区域/开口区域；
PL：多孔层；
W：半导体晶片/晶片；
WP：电极垫。
具体实施方式
以下的内容仅例示发明的原理。因此即便未在本说明书中明确地进行说明或示出，相应领域的技术人员也可实现发明的原理并发明包含于发明的概念与范围内的各种装置。另外，本说明书所列举的所有条件部用语及实施例在原则上应理解为仅是作为用于明确地理解发明的概念的目的，并不限制于如上所述特别列举的实施例及状态。
所述的目的、特征及优点通过与附图相关的下文的详细说明而进一步变明了，因此在发明所属的技术领域内技术人员可容易地实施发明的技术思想。
将参照作为本发明的理想例示图的剖面图和/或立体图来说明本说明书中记述的实施例。为了有效地说明技术内容，夸张表示这些附图中所示出的部件及区域的厚度及宽度等。例示图的形态可由于制造技术和/或公差等而变形。
另外，附图所示出的孔的个数仅在附图中例示性地示出一部分。因此，本发明的实施例并不限于所示出的特定形态，还包括根据制造工艺产生的形态的变化。
在对各种实施例进行说明时，为了方便起见，针对执行相同功能的构成要素，即使实施例不同也赋予相同的名称及相同的参考编号。另外，为了方便起见，将省略已在其他实施例中说明的构成及操作。
以下，参照附图详细地对本发明的优选实施例进行说明，如下所述。
图1是概略性地示出根据本发明优选的第一实施例的探针卡1的图。在图1中，为了便于说明，多个探针16的个数及大小被夸张示出。
根据将探针16设置在多层配线基板2的结构及探针16的结构，探针卡1可分为垂直型探针卡(VERTICAL TYPE PROBE CARD)、悬臂型探针卡(CANTILEVER TYPE PROBE CARD)、微机电系统探针卡(MEMS PROBE CARD)1。在本发明中，示出MEMS探针卡1作为一例，使用本发明的探针卡的制造方法的探针卡1可包括探针16。换句话说，图1所示的探针卡1可为使用本发明的探针卡的制造方法而包括探针16的探针卡1。
如图1所示，本发明的探针卡1可包括如下而构成：多层配线基板2，包含阳极氧化膜30材质，在内部包括垂直配线部4及水平配线部5且在表面包括探针连接垫6；电路基板8，配置在多层配线基板2的上侧；中介层(interposer)7，在电路基板8与多层配线基板2之间将电路基板8与多层配线基板2电连接；以及多个探针16。
如上所述般构成的探针卡1可通过使多个探针16与半导体晶片W上的对应的电极垫WP接触来执行电特性测试。
如图1所示，多层配线基板2可包括层叠有多个包含阳极氧化膜30材质的单位阳极氧化膜配线基板2a的结构。单位阳极氧化膜配线基板2a可为彼此接合到接合层3的结构。
接合层3可为感光性材料，作为一例可为干膜光刻胶(Dry Film Photoresist，DFR)。另一方面，接合层3可为热固性树脂。作为热固性树脂材料，可为聚酰亚胺树脂、聚喹啉树脂、聚酰胺酰亚胺树脂、环氧树脂、聚苯醚树脂及氟树脂等。
接合层3可配置在单位阳极氧化膜配线基板2a之间并进行图案化。可在图案化区域中配置水平配线部5。因此，接合层3可执行如下功能：提供可形成配置在单位阳极氧化膜配线基板2a的表面的水平配线部5的空间。另外，接合层3可执行如下功能：在图案化区域中配置水平配线部5，之后通过未被去除且未被图案化的区域将单位阳极氧化膜配线基板2a彼此接合。
因此，接合层3可同时执行用于形成水平配线部5的空间提供功能及接合功能。因此，优选为接合层3可由以下构成形成：所述构成因需要通过光刻胶工艺被图案化而保有感光性特性，且因需要执行接合功能而保有作为接合物质的特性。
根据层叠单位阳极氧化膜配线基板2a的结构，可在阳极氧化膜30的至少一侧配置将单位阳极氧化膜配线基板2a接合在一起的接合层3。在本发明中，作为一例，可在阳极氧化膜30的上部配置接合层3。
阳极氧化膜30是指对作为母材的金属进行阳极氧化而形成的膜，孔洞30a是指对金属进行阳极氧化而形成阳极氧化膜30的过程中形成的孔洞。例如，在作为母材的金属是铝Al或铝合金的情况下，在对母材进行阳极氧化时，在母材的表面会形成阳极氧化铝Al2O3材质的阳极氧化膜30。如上所述形成的阳极氧化膜30被分为内部不形成孔洞30a的障壁层BL与内部形成有孔洞30a的多孔层PL。障壁层BL位于母材的上部，多孔层PL位于障壁层BL的上部。如上所述，在从表面形成有具有障壁层BL与多孔层PL的阳极氧化膜30的母材除去母材时，仅残留阳极氧化铝Al2O3材质的阳极氧化膜30。阳极氧化膜30形成为直径均匀且垂直的形态，并具有具有规则排列的孔洞30a。在这种情况下，在去除障壁层BL时，形成孔洞30a上下垂直地贯通的结构。
阳极氧化膜30材质的情况，具有2ppm/℃到3ppm/℃的热膨胀系数。因此，具有由温度引起的变形小的优点。本发明的探针卡1通过包括阳极氧化膜30材质的多层配线基板2，从而在高温环境下执行工艺时可能更有利。
另外，其中层叠有多个单位阳极氧化膜配线基板2a的结构的多层配线基板2的耐久性可得到提高。因此，本发明的探针卡1可在高温环境下发挥出有利且耐久性持久的效果。
如上所述，配置在多层配线基板2的表面的探针16在单独的基板(例如，基础基板10)中制造后可接合到多层配线基板2的探针连接垫6。
本发明的探针卡制造方法可包括如下步骤而构成：在基础基板10的表面形成临时层11并在临时层11的表面形成掩蔽材料层MKL，之后进行图案化而形成开口区域OF，向开口区域OF填充导电性物质C，并通过蚀刻工艺将除导电性物质C之外的掩蔽材料层MKL去除；制造多层配线基板2，所述多层配线基板2在内部包括多个垂直配线部4及水平配线部5，且包括包含阳极氧化膜30材质的阳极氧化膜配线基板40而构成；使附着有导电性物质C的基础基板10位于阳极氧化膜30材质的多层配线基板2的探针连接垫6上侧，并将导电性物质C的一端接合到探针连接垫6；以及通过使用蚀刻剂的蚀刻工艺从基础基板10去除临时层11，并将导电性物质C的另一端从基础基板10分离。在这种情况下，多层配线基板2的表面可对蚀刻剂具有耐腐蚀性。
本发明的探针卡1可利用如上所述本发明的探针卡的制造方法的探针接合过程来配置探针16。因此，构成本发明的探针卡1的多层配线基板2的表面可由对蚀刻剂具有耐腐蚀性的材质及结构形成。
首先，将参照图2(a)到图2(d)至图5(a)、图5(b)对本发明的探针卡的制造方法进行具体说明。在图2(a)到图2(d)至图5(a)、图5(b)中，示出探针16的形状作为一例。因此，根据本发明的探针16形成步骤形成的探针16的形状不限于此。
图2(a)到图2(d)及图3(a)、图3(b)是概略性地示出在基础基板10形成多个探针16的步骤的图。
如图2(a)所示，可配置基础基板10。基础基板10可为临时支撑对开口区域OF填充导电性物质C而形成的探针16的基板。这种基础基板10可为硅晶片、陶瓷基板、印刷电路基板、金属基板、包含有机物质或无机物质的基板、金属基板、塑料基板等，且不限于此。在本发明中，作为一例，基础基板10可由硅晶片形成。
可在基础基板10中形成用于构成探针16的尖端部分16a的凹槽10a。作为一例，可通过蚀刻工艺来形成凹槽10a。作为另一例，也可使用光刻(lithographic)技术形成。
在使用光刻技术形成凹槽10a的情况，作为一例，基础基板10可为硅晶片。首先，可在晶片上形成氧化物层，并在形成掩蔽材料层之后进行图案化。可通过图案化来暴露出氧化物层的一部分。可使用如氟化氢等蚀刻剂来蚀刻氧化物层的暴露部分。因此，可暴露出晶片的一部分。在此之后，可执行在去除掩蔽物质之后对暴露出的晶片的一部分进行蚀刻的步骤。对暴露出的晶片的一部分进行蚀刻的步骤中，通过蚀刻形成的形状可形成为凹槽10a的形状。
作为一例，凹槽10a的形状可形成为具有开口的三角形剖面形状。凹槽10a的形状不限于此，且可根据欲构成探针16的尖端部分16a的形状而适当地形成。作为尖端部分16a的形状的另一例，可包括棱锥、截顶棱锥、刀片(blade)、凸块(bump)等。凹槽10a可通过包括蚀刻工艺、压印(stamping)、雕刻(carving)、激光切割、腐蚀等的合适的方法形成。
在此之后，如图2(b)所示，可在基础基板10的表面形成临时层11。临时层11形成在基础基板10的表面，从而可在基础基板10上形成探针16时，容易地发挥将基础基板10与探针16分离的功能。
临时层11可为导电性的，且可在将用于形成探针16的导电性物质C电镀到临时层11上的电镀处理中作为阳极或阴极发挥功能。这种临时层11可包含铝、铜、金、钛、钨、银及其合金而构成。优选为在本发明中，临时层11可包含Cu(铜)材质。
临时层11可通过包括化学气相沉积、物理气相沉积、溅射沉积、无电镀覆(electroless plating)、电子束沉积及热蒸发的合适的方法来沉积。
在此之后，如图2(c)所示，可在临时层11的表面形成掩蔽材料层MKL。掩蔽材料层MKL可通过光刻胶工艺被图案化而形成开口区域OF。因此，可由保有感光性特性的材质形成。换句话说，掩蔽材料层MKL可包含感光性材料，作为一例可为感光性膜(干膜光刻胶(DryFilm Photoresist，DFR))。形成在临时层11的表面的掩蔽材料层MKL可为第一掩蔽材料层12。因此，通过对第一掩蔽材料层12图案化而形成的开口区域OF可为第一开口区域OF1。
通过对第一掩蔽材料层12图案化而形成的第一开口区域OF1可形成在与凹槽10a对应的位置处。换句话说，可通过在与凹槽10a对应的位置处对第一掩蔽材料层12进行图案化来形成第一开口区域OF1。
在此之后，如图2(d)所示，可执行对第一开口区域OF1填充导电性物质C的过程。填充在第一开口区域OF1中的导电性物质C可构成包括探针16的尖端部分16a的另一端16a'。
在将导电性物质C填充到第一掩蔽材料层12的第一开口区域OF1之后，可执行对填充到第一开口区域OF1的导电性物质C的暴露表面与第一掩蔽材料层12的暴露表面进行平坦化的过程。
在此之后，如图3(a)所示，可执行在第一掩蔽材料层12的上部形成第二掩蔽材料层13的过程。可在与第一掩蔽材料层12的第一开口区域OF1对应的位置处对第二掩蔽材料层13执行图案化过程。因此，可形成第二开口区域OF2。可在第二开口区域OF2的下部开口中形成通过电镀形成的第一镀覆层17。第一镀覆层17可作为阳极或阴极发挥功能。在此之后，可执行对第二开口区域OF2填充导电性物质C的过程。填充到第一开口区域OF1的导电性物质C及填充到第二开口区域OF2中的导电性物质C可通过形成在各个开口区域OF1、OF2之间的第一镀覆层17而电连接。可通过对第二掩蔽材料层13的第二开口区域OF2填充导电性物质C来形成探针16的中间部16b。作为对第一开口区域OF1、第二开口区域OF2填充导电性物质C的方法，可使用电镀或化学气相沉积、物理气相沉积、溅射沉积、无电镀覆、电子束沉积及热沉积等合适的方法，但不限于此。
在本发明的图3(a)、图3(b)的附图中，作为一例，示出第二开口区域OF2在与第一开口区域OF1对应的位置处形成大于第一开口区域OF1的宽度的宽度，但如上所述的形状不限制开口区域OF的形状。
在此之后，可执行对填充到第二开口区域OF2的导电性物质C的暴露表面与第二掩蔽材料层的暴露表面进行平坦化的过程。
在此之后，如图3(b)所示，可执行在第二掩蔽材料层13的上部形成第三掩蔽材料层14的过程。可在第三掩蔽材料层14中形成通过图案化形成的第三开口区域OF3。第三开口区域OF3形成在与第二开口区域OF2对应的位置处，且可形成为比第二开口区域OF2的宽度小的宽度。
可在第三开口区域OF3的下部开口中形成第二镀覆层18。第二镀覆层18可通过电镀形成以作为阳极或阴极发挥功能。
在此之后，可对第三开口区域OF3填充导电性物质C。填充到第三开口区域OF3的导电性物质C可构成探针16的一端16c。
在此之后，可执行对第三掩蔽材料层14的暴露表面及填充到第三开口区域OF3的导电性物质C的暴露表面进行平坦化的过程。
在此之后，可执行通过蚀刻工艺将基础基板10上的除导电性物质C之外的掩蔽材料层MKL去除的过程。通过如上所述的过程，可实现如下形状：由填充到各个开口区域OF1、OF2、OF3中的导电性物质C形成的探针16被附接到基础基板10上的临时层11。
在本发明中，参照图2(a)到图2(d)及图3(a)、图3(b)对如下情形进行了说明：对在表面配置有临时层11的基础基板10重复地配置掩蔽材料层MKL，从而形成探针16。在配置有临时层11的基础基板10上形成探针16的过程不限于此，可添加一部分其他过程或者也可根据其他过程来形成探针16。作为另一例，可对形成有凹槽10a且在表面配置有临时层11的基础基板10配置第一掩蔽材料层12，之后在与形成凹槽10a的位置对应的位置处执行图案化而形成第一开口区域OF1。在此之后，利用电镀或除此之外的合适的方法作为一例，化学气相沉积、物理气相沉积、溅射沉积、无电镀覆、电子束沉积及热沉积将构成探针16的尖端部分16a的物质沉积到由第一开口区域OF1暴露出的临时层11的一部分。在这种情况下，构成尖端部分16a的物质可为如下物质，且不限于此：钯、金、铑、镍、钴、银、铂、导电性氮化物、导电性碳化物、钨、钛、钼、铼、铟、锇、铑、铜、难熔金属(refractory metal)及其合金、包含其组合的合适的物质。
在通过临时层11将包括尖端部分16a的另一端16a'附接到基础基板10的探针16中，可执行将探针16的一端16c接合到配置在多层配线基板2的探针连接垫6的过程。
图4(a)是将另一端16a'附接到基础基板10的探针16的一端接合到探针连接垫6的过程放大示出的图。
如图4(a)所示，可执行如下过程：将附接有是导电性物质C的探针16的另一端16a'的基础基板10翻转之后，使所述基础基板10位于多层配线基板2的探针连接垫6的上侧。作为一例，可通过配置在探针连接垫6的焊料层20将探针16的未附接到基础基板10的一端16c接合到探针连接垫6。或者，除了焊料层20之外，也可通过共晶接合(Eutectic bonding)来接合。在这种情况下，可通过包含Ni/Sn、Ag/Sn/Cu、Ag/Sn、Cu/Sn、Au/Sn组合等的共晶接合层进行接合。
在此之后，可执行如下过程：使用蚀刻剂通过蚀刻工艺去除基础基板10的临时层11。在本发明中，临时层11可优选为包含Cu材质。因此，作为用于去除临时层11的蚀刻剂，可使用Cu蚀刻剂。如图4(b)所示，可通过蚀刻并去除临时层11的过程而将探针16的另一端16a'从基础基板10分离。
本发明的探针卡1可包括包含阳极氧化膜30材质的多层配线基板2。阳极氧化膜30材质的多层配线基板2可对Cu蚀刻剂具有耐腐蚀性。因此，如图4(b)所示，即使执行通过使用Cu蚀刻剂去除临时层11而将探针16的另一端16a'从基础基板10分离的过程，也可防止多层配线基板2的表面被蚀刻的问题。
换句话说，本发明的探针卡1可包括多层配线基板2的表面对蚀刻剂具有耐腐蚀性的构成。因此，可不会由蚀刻剂损坏表面地使用本发明的探针卡的制造方法有效地执行如下过程：在基础基板10上一次制造多个探针16，之后使配置有探针16的基础基板10位于探针连接垫6上侧，并将探针16的一端批量地接合到探针连接垫6，通过蚀刻工艺将基础基板10与探针16的另一端16a'分离，从而将多个探针16批量附接到探针连接垫6。
因此，可执行快速的探针16接合工艺。因此，通过单独地制造探针16并将探针16接合到探针连接垫6，可提高所生产的探针卡1的生产速度。
参照图1及图4(a)、图4(b)，构成第一实施例的探针卡1的多层配线基板2可包括多孔层PL，所述多孔层PL包括去除了障壁层BL的结构的阳极氧化膜30且其表面包括孔洞30a。在如上所述的情况下，优选为可由Cu材质形成基础基板10的临时层11。在此之后，在从多层配线基板2的上侧将探针16的另一端16a'从基础基板10分离的过程中，可使用Cu蚀刻剂。由于包含阳极氧化膜30材质且表面包括多孔层PL的多层配线基板2对Cu蚀刻剂具有耐腐蚀性，因此可防止在进行探针接合工艺时表面被蚀刻的问题。
与此不同，多层配线基板2可包括包括障壁层BL及多孔层PL的阳极氧化膜30。在这种情况下，具有其中层叠有多个单位阳极氧化膜配线基板2a的结构的多层配线基板2可以配置有探针16的一侧的表面由障壁层BL形成的方式配置。因此，多层配线基板2的配置有探针连接垫6的一侧的表面可包括障壁层BL。换句话说，探针连接垫6可配置在障壁层BL的表面上。
除了配置探针连接垫6的单位阳极氧化膜配线基板2a之外，其余层的单位阳极氧化膜配线基板2a可包括障壁层BL和/或多孔层PL构成。然而，在多层配线基板2的上部表面、下部表面均相对于障壁层BL对称地构成的情况下，多层配线基板2的表面的密度变得均匀，因此在防止在高温环境下的翘曲变形的方面可能更有利。因此，优选为多层配线基板2的上部表面、下部表面可以相对于障壁层BL对称地构成的结构配置单位阳极氧化膜配线基板2a。
图5(a)、图5(b)是将如下过程放大概略性示出的图：对配置有探针连接垫6的表面由障壁层BL形成的多层配线基板2执行本发明的探针卡的制造方法，从而对探针16进行接合。
如图5(a)所示，可执行如下过程：使附着有是导电性物质C的探针16的另一端的基础基板10位于阳极氧化膜30材质的多层配线基板2的探针连接垫6上侧。在此之后，可通过配置在探针连接垫6的焊料层20来接合附接到基础基板10的探针16的一端。
在此之后，如图5(b)所示，可进行如下工艺：使用蚀刻剂去除基础基板10的临时层11，且将多个探针16的另一端16a'从基础基板10分离。因此，可进行将多个探针16批量地接合到多层配线基板2的探针连接垫6的工艺。
接合有探针16的探针连接垫6可配置在包括障壁层BL的多层配线基板2的表面。在障壁层BL的情况下，与包括孔洞30a的多孔层PL相比，可包含相对大量的铝(Al)成分。另外，障壁层BL是不存在孔洞30a的层，且密度可高于多孔层PL的密度。因此，在耐化学腐蚀性方面，障壁层BL可比多孔层PL相对有利。
因此，即使执行用于从探针连接垫6的上侧使用蚀刻剂将多个探针16的另一端16a'从基础基板10分离的工艺，也不会发生多层配线基板2的表面被蚀刻剂损坏的问题。
在多层配线基板2的表面由障壁层BL形成的情况下，基础基板10的临时层11可如前面参照图2(a)到图2(d)所说明般由包含铝、铜、金、钛、钨、银及其合金的材质形成。用于从基础基板10去除临时层11而使用的蚀刻剂可根据构成临时层11的材质由合适的蚀刻剂制成。
如图5(a)、图5(b)所示，多层配线基板2的表面由障壁层BL形成的情况与多层配线基板2的表面由多孔层PL形成的情况相比，表面密度高，因此，耐化学腐蚀性可相对强。因此，即使临时层11由包含Cu(铜)材质的所述临时层11的其他构成中的至少任一种形成，也可将用于除去临时层11的蚀刻剂对表面造成损坏问题最小化。
以此方式，可包括多层配线基板2、焊料层20、探针16而构成，所述多层配线基板2包含阳极氧化膜材质，且在内部包括垂直配线部4及水平配线部5并在表面包括探针连接垫6，所述焊料层配置在探针连接垫6的表面，所述探针16的一端通过焊料层20连接到探针连接垫6，多层配线基板2的表面由障壁层BL形成的探针卡由表面密度高的结构形成，因此可对蚀刻剂的耐腐蚀性强。
因此，在使用本发明的探针卡的制造方法执行探针16的接合时，可不会由蚀刻剂对表面造成损伤地进行将探针16批量地接合到探针连接垫6并去除基础基板10的工艺。因此，可快速地进行用于制造探针卡1的探针接合工艺。另外，由于在进行探针接合工艺时不会发生损坏探针卡1的构成的问题，因此可有效地制造耐久性高的探针卡。
图6是概略性地示出根据本发明第二实施例的探针卡1'的图，图7(a)到图7(d)概略性地示出关于构成本发明探针卡1、1'的多层配线基板2、2'的各种结构的实施例的图。第二实施例的探针卡1'可使用本发明的探针卡的制造方法来配置探针16。第二实施例的探针卡1'在如下方面与第一实施例的探针卡1存在差异：多层配线基板2'包括包含阳极氧化膜30材质的阳极氧化膜配线基板40及配置在阳极氧化膜配线基板40的上部或下部并包含烧结陶瓷材质的烧结陶瓷配线基板50。除此之外的其余构成及结构与第一实施例的探针卡1的构成及结构相同，因此将对特征性的构成及结构进行重点说明。
多层配线基板2'可包括包含阳极氧化膜30材质的阳极氧化膜配线基板40、以及配置在阳极氧化膜配线基板40的上部或下部并包含烧结陶瓷材质的烧结陶瓷配线基板50，且多层配线基板2'表面可由烧结陶瓷材质形成。
阳极氧化膜配线基板40可通过将层叠有多个单位阳极氧化膜配线基板2a接合到接合层3来配置。
烧结陶瓷配线基板50可为如下配线基板：将包含氧化铝粉末或莫来石(mullite)粉末的陶瓷生片(green sheet)高温烧结，从而烧结而成。
构成多层配线基板2'的阳极氧化膜配线基板40与烧结陶瓷配线基板50可单独地制造并通过接合层3彼此接合。在这种情况下，接合层3可以与将单位阳极氧化膜配线基板2a接合在一起的接合层3相同的构成形成。然而，阳极氧化膜配线基板40与烧结陶瓷配线基板50的接合方法不限于此，且也可利用已知的不同材质的配线基板接合方法来接合。
作为一例，本发明的探针卡1'可包括接合层3，使得阳极氧化膜配线基板40与烧结陶瓷配线基板50彼此接合。
如图7(a)所示，当在阳极氧化膜配线基板40的上部配置烧结陶瓷配线基板50的情况，可在烧结陶瓷配线基板50的表面上配置探针连接垫6并执行利用探针卡的制造方法进行的探针16接合工艺。在这种情况下，直接执行配置探针16的过程的多层配线基板2'的一侧可为由烧结陶瓷配线基板50形成的结构。
在烧结陶瓷配线基板50的情况下，通过高温烧结的过程进行烧结，因此可对包含碱溶液的蚀刻剂的耐腐蚀性优异。因此，在进行探针16接合工艺时，多层配线基板2'的表面没有被蚀刻，且可有效地进行批量地配置探针16的过程。
通过执行将探针16批量地附接到对蚀刻剂具有强的耐腐蚀性的表面的多层配线基板2'的工艺，如上所述的结构可发挥快速生产可靠性高的产品的效果。
在将烧结陶瓷配线基板50配置在阳极氧化膜配线基板40的上部的情况下，多层配线基板2'中除了直接执行配置探针16的过程的最上部之外，其余部分可由阳极氧化膜配线基板40形成。
换句话说，在多层配线基板2'中，直接配置探针16的最上部的面积由烧结陶瓷配线基板50形成，为了补偿与电路基板8的端子8a之间的节距间隔，其余面积可由阳极氧化膜配线基板40形成。如上所述的结构是多层配线基板2'的大部分面积由阳极氧化膜30材质形成的结构，因此在高温气氛下的工艺中可为有利的。
在图6中，示出使用本发明的探针卡的制造方法配置探针16的探针卡1'位于晶片W上的电极垫WP的上侧的状态的图。因此，在执行探针16接合工艺之后，探针16的尖端可为朝着晶片W的电极垫WP侧翻转的状态。
以此方式，多层配线基板2'的执行探针16接合工艺的表面可由对蚀刻剂的耐腐蚀性强的材质(具体来说，烧结陶瓷材质)形成且其余面积由阳极氧化膜30材质形成。因此，多层配线基板2'可同时具有如下优点：热变形小的阳极氧化膜30材质的优点，以及包含碱溶液的对蚀刻剂的耐腐蚀性强的烧结陶瓷材质的优点。因此，通过使用本发明的探针卡的制造方法在不损坏多层配线基板2'的情况下批量地附接探针16，从而可快速生产探针卡1'。
与此不同，如图7(b)所示，多层配线基板2'还可在阳极氧化膜配线基板40的下部配置烧结陶瓷配线基板50。在这种情况下，阳极氧化膜配线基板40可以使多层配线基板2'的表面由障壁层BL形成的方式配置，且在下部配置烧结陶瓷配线基板50。
在如上所述的结构中，可直接执行配置探针16的过程的多层配线基板2'的一侧可由阳极氧化膜配线基板40形成。因此，可在阳极氧化膜配线基板40的障壁层BL的表面上配置探针连接垫6。
当在阳极氧化膜配线基板40的下部配置烧结陶瓷配线基板50的情况下，刚性高的烧结陶瓷配线基板50可为支撑阳极氧化膜配线基板40的结构。因此，可在确保多层配线基板2'的刚性的方面更有效。
另一方面，多层配线基板2'也可包括：阳极氧化膜配线基板40，包含阳极氧化膜30材质；以及树脂绝缘层配线基板60，配置在阳极氧化膜配线基板40的上部或下部，且包含树脂绝缘层。在这种情况下，多层配线基板2'的表面可包括树脂绝缘层。
树脂绝缘层可包含如下材料构成：液晶聚合物(例如，聚酯系的液晶聚合物)、聚酰亚胺、聚醚酰亚胺树脂或聚酰胺酰亚胺树脂等热塑性树脂、或环氧树脂、聚酰胺酰亚胺树脂、聚酰亚胺树脂等树脂材料。
作为一例，在由热固性树脂形成树脂绝缘层并层叠多个树脂绝缘层来制作树脂绝缘层配线基板60的情况下，可将树脂材料的未固化物成形成规定的层形等进行层叠，且然后固化来制造。
与此不同，在树脂绝缘层包含热塑性树脂的情况下，还可通过将膜形态的热塑性树脂层叠并加热以彼此粘附，从而制造树脂绝缘层配线基板60。
在树脂绝缘层配线基板60中，可通过CO2激光或钇铝石榴石(yttrium aluminumgarnet，YAG)激光等进行的激光加工、反应性离子蚀刻或使用溶剂的蚀刻等钻孔加工在树脂绝缘层的一部分中形成在厚度方向上贯通的贯通孔洞。在此之后，可通过溅射法或沉积法、镀覆法、导体膏填充等方法将形成通路导体的导体材料填充到贯通孔洞内，从而可在内部形成通路导体。通路导体可为多层配线基板2的垂直配线部4。
树脂绝缘层配线基板60的通路导体可包含铜、或银、钯、金、铂、铝、铬、镍、钴、钛、钨等金属材料或其金属材料合金材料。在这种情况下，通路导体可通过将所述金属材料粉末与有机溶剂及粘合剂binder混合制造而成的金属膏填充到贯通孔洞内，之后进行加热以去除有机成分而形成。作为一例，还可组合使用镀覆法或溅射法等形成金属膜的技术。
构成树脂绝缘层配线基板60的树脂绝缘层可使用热膨胀率与氧化铝质的烧结体或莫来石质的烧结体相同程度的树脂材料，以使其与阳极氧化膜配线基板40的热膨胀率的差异最小化。
与此不同，树脂绝缘层配线基板60也可由聚酰亚胺材质形成。聚酰亚胺材质的不溶性、耐热性及耐化学性的特性可为优异的。包含此种聚酰亚胺材质的聚酰亚胺配线基板60可与阳极氧化膜配线基板40单独地制造，且可通过接合层3彼此接合。
如图7(c)所示，当在阳极氧化膜配线基板40的上部配置树脂绝缘层配线基板60的情况下，可仅在树脂绝缘层配线基板60的表面上配置探针连接垫6。在如上所述的结构中，执行用于接合探针16的工艺的一侧可由树脂绝缘层材质形成。因此，可实现由对蚀刻剂具有耐腐蚀性的表面形成的多层配线基板2'。
作为一例，在树脂绝缘层配线基板60配置在阳极氧化膜配线基板40的上部的结构中，树脂绝缘层配线基板60包含聚酰亚胺材质，且作为一例，在基础基板10的临时层11包含Cu材质的情况下，作为一例，铜蚀刻剂可由硫酸铜水溶液提供。
硫酸铜水溶液是与铜反应但不与聚酰亚胺反应的溶液。因此，当在用于将一端16c已接合到探针连接垫6的探针16的另一端16a'与基础基板10分离的工艺中去除Cu材质的临时层11时，聚酰亚胺配线基板60可不被铜蚀刻剂损坏。
与此不同，如图7(d)所示，还可在阳极氧化膜配线基板40的下部配置树脂绝缘层配线基板60。在如上所述的结构中，树脂绝缘层配线基板60可容易地实现配置在内部的配线部(例如，垂直配线部)的窄节距化。
当多层配线基板2'包括阳极氧化膜配线基板40及树脂绝缘层配线基板60的情况下，整体面积可由具有耐热性的材质形成。因此，在高温环境(老化测试(burn-in test)等)中可能是有利的。
另外，当在阳极氧化膜配线基板40的上部配置树脂绝缘层配线基板60的情况下，多层配线基板2'可包含耐化学性优异的聚酰亚胺材质。因此，可防止在进行探针16接合工艺时由蚀刻剂引起的表面损坏的问题。
另外，当树脂绝缘层配线基板60配置在阳极氧化膜配线基板40的下部的情况下，通过使密度高、包含大量铝成分、且具有相对优异的耐化学性的障壁层BL构成多层配线基板2'的表面来配置阳极氧化膜配线基板40，从而可将多层配线基板2'的表面强度的下降最小化。
另一方面，多层配线基板2'还可包括所述阳极氧化膜配线基板40、烧结陶瓷基板50及树脂绝缘层配线基板60全部而构成且被配置到探针卡1、1'。在这种情况下，阳极氧化膜配线基板40、烧结陶瓷基板50及树脂绝缘层配线基板60的层叠结构可由各种结构形成。以此方式，在多层配线基板2'包括阳极氧化膜配线基板40、烧结陶瓷基板50及树脂绝缘层配线基板60全部而构成的情况下，可同时使用构成各个配线基板40、50、60的材质的特性(具体来说，阳极氧化膜材质的情况防止热变形，烧结陶瓷材质的情况具有高刚性，垂直材料层的情况易于实现窄节距)，因此可实现更有效的多层配线基板2'。
如上所述，尽管已参照本发明的优选实施例进行了说明，但是本技术领域的普通技术人员可在不脱离上述权利要求中所记载的本发明的思想及领域的范围内对本发明实施各种修改或变形。

Claims (9)

1.一种探针卡的制造方法，其特征在于，包括如下步骤：
在基础基板的表面形成临时层并在所述临时层的表面形成掩蔽材料层，之后进行图案化而形成开口区域，向所述开口区域填充导电性物质，并通过蚀刻工艺将除所述导电性物质之外的所述掩蔽材料层去除；
制造多层配线基板，所述多层配线基板在内部包括多个垂直配线部及水平配线部，且包括由阳极氧化膜材质构成的阳极氧化膜配线基板；
使附着有所述导电性物质的所述基础基板位于所述多层配线基板的探针连接垫上侧，并将所述导电性物质的一端接合到所述探针连接垫；以及
通过使用蚀刻剂的蚀刻工艺将所述基础基板的所述临时层去除，并将所述导电性物质的另一端从所述基础基板分离。
2.根据权利要求1所述的探针卡的制造方法，其特征在于，
所述多层配线基板的表面由障壁层形成。
3.根据权利要求1所述的探针卡的制造方法，其特征在于，
制造所述多层配线基板的步骤包括：
将烧结陶瓷配线基板接合到所述阳极氧化膜配线基板的上部或下部。
4.根据权利要求1所述的探针卡的制造方法，其特征在于，
制造所述多层配线基板的步骤包括：
将包括树脂绝缘层的树脂绝缘层配线基板接合到所述阳极氧化膜配线基板的上部或下部。
5.一种探针卡，其特征在于，包括：
多层配线基板，在内部包括垂直配线部及水平配线部且在表面包括探针连接垫；以及
探针，一端连接到所述探针连接垫，
所述多层配线基板包括由阳极氧化膜材质构成的阳极氧化膜配线基板，所述多层配线基板的表面由障壁层形成，所述探针连接垫配置在所述障壁层的表面上。
6.根据权利要求5所述的探针卡，其特征在于，
所述多层配线基板包括：
烧结陶瓷配线基板，配置在所述阳极氧化膜配线基板的下部且由烧结陶瓷材质构成。
7.根据权利要求5所述的探针卡，其特征在于，
所述多层配线基板包括：
配置在所述阳极氧化膜配线基板的下部的由树脂绝缘层构成的树脂绝缘层配线基板。
8.一种探针卡，其特征在于，包括：
多层配线基板，在内部包括垂直配线部及水平配线部且在表面包括探针连接垫；以及
探针，连接到所述探针连接垫，
所述多层配线基板包括阳极氧化膜配线基板及烧结陶瓷配线基板，所述阳极氧化膜配线基板由阳极氧化膜材质构成，所述烧结陶瓷配线基板配置在所述阳极氧化膜配线基板的上部且由烧结陶瓷材质构成，所述探针连接垫配置在所述烧结陶瓷配线基板的表面上。
9.一种探针卡，其特征在于，包括：
多层配线基板，在内部包括垂直配线部及水平配线部且在表面包括探针连接垫；以及
探针，连接到所述探针连接垫，
所述多层配线基板包括阳极氧化膜配线基板及树脂绝缘层配线基板，所述阳极氧化膜配线基板由阳极氧化膜材质构成，所述树脂绝缘层配线基板配置在所述阳极氧化膜配线基板的上部且由树脂绝缘层构成，所述探针连接垫配置在所述树脂绝缘层配线基板的表面上。
CN202011536482.4A 2019-12-26 2020-12-23 探针卡的制造方法及使用其制造的探针卡 Pending CN113049861A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0174831 2019-12-26
KR1020190174831A KR20210082662A (ko) 2019-12-26 2019-12-26 프로브 카드의 제작 방법 및 이를 이용하여 제작된 프로브 카드

Publications (1)

Publication Number Publication Date
CN113049861A true CN113049861A (zh) 2021-06-29

Family

ID=76508047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011536482.4A Pending CN113049861A (zh) 2019-12-26 2020-12-23 探针卡的制造方法及使用其制造的探针卡

Country Status (4)

Country Link
US (1) US20210199696A1 (zh)
KR (1) KR20210082662A (zh)
CN (1) CN113049861A (zh)
TW (1) TW202124967A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116930576A (zh) * 2023-09-13 2023-10-24 长电集成电路(绍兴)有限公司 一种探针卡测试结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098090A (ko) * 2020-01-31 2021-08-10 (주)포인트엔지니어링 프로브 헤드 및 이를 포함하는 프로브 카드
US11125781B1 (en) * 2020-06-03 2021-09-21 Dyi-chung Hu Integrated substrate and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823527B1 (ko) 2016-06-09 2018-01-30 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116930576A (zh) * 2023-09-13 2023-10-24 长电集成电路(绍兴)有限公司 一种探针卡测试结构及其制备方法

Also Published As

Publication number Publication date
US20210199696A1 (en) 2021-07-01
TW202124967A (zh) 2021-07-01
KR20210082662A (ko) 2021-07-06

Similar Documents

Publication Publication Date Title
CN113049861A (zh) 探针卡的制造方法及使用其制造的探针卡
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
KR100306412B1 (ko) 범프구조체,이방성도전막및범프구조체제조방법
JP5445985B2 (ja) プローブカード及びその製造方法
US11497126B2 (en) Multilayer wiring board and probe card including same
JP2011043377A (ja) 検査用接触構造体
KR102361397B1 (ko) 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
JP2013083620A (ja) プローブカード及びその製造方法
CN112689399A (zh) 多层配线基板、多层配线基板制造方法及探针卡
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
KR102385660B1 (ko) 다층 배선 기판
CN111511092A (zh) 多层布线基板及包括其的探针卡
JPH0763787A (ja) プローブ構造
US20200077512A1 (en) Wiring board
US20130162280A1 (en) Probe card and method of manufacturing the same
JP5058032B2 (ja) コンタクトプローブの製造方法
Fach et al. Multilayer polyimide film substrates for interconnections in microsystems
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
CN113533807A (zh) 阳极氧化膜模具、探针半成品、探针卡及其制造方法
JP7386139B2 (ja) 配線基板
JP2007234659A (ja) 基板およびそれを用いた電子装置
JP2018031659A (ja) 回路装置
KR20160140245A (ko) 프로브 기판 및 그 제조 방법
KR102520451B1 (ko) 반도체 검사 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination