KR102361397B1 - 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 - Google Patents

프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 Download PDF

Info

Publication number
KR102361397B1
KR102361397B1 KR1020190007733A KR20190007733A KR102361397B1 KR 102361397 B1 KR102361397 B1 KR 102361397B1 KR 1020190007733 A KR1020190007733 A KR 1020190007733A KR 20190007733 A KR20190007733 A KR 20190007733A KR 102361397 B1 KR102361397 B1 KR 102361397B1
Authority
KR
South Korea
Prior art keywords
probe pin
probe
film sheet
substrate
manufacturing
Prior art date
Application number
KR1020190007733A
Other languages
English (en)
Other versions
KR20200090564A (ko
Inventor
안범모
박승호
변성현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020190007733A priority Critical patent/KR102361397B1/ko
Publication of KR20200090564A publication Critical patent/KR20200090564A/ko
Application granted granted Critical
Publication of KR102361397B1 publication Critical patent/KR102361397B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 웨이퍼에 형성된 패턴을 검사하는 프로브 핀을 구비하는 프로브 핀 기판 및 이를 이용한 제조 방법에 관한 것으로서, 프로브 핀을 다층 배선 기판에 일괄 부착할 수 있는 프로브 핀 기판 및 이를 이용한 프로브 핀 제조 방법에 관한 것이다.

Description

프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법{PROBE PIN HAVING SUBSTRATE AND MANUFACTURING METHOD OF PROBE CARD USING THE SAME}
본 발명은 웨이퍼에 형성된 패턴을 검사하는 프로브 핀이 구비되는 프로브 핀 기판 및 상기한 프로브 핀 기판을 이용하여 프로브 카드를 제조하는 프로브 카드 제조 방법에 관한 것이다.
일반적으로 반도체 제작 공정은 웨이퍼상에 패턴을 형성시키는 패브리케이션(fabrication) 공정과, 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 EDS(Electrical Die Sorting: EDS) 공정과, 패턴이 형성된 웨이퍼를 각각의 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.
여기서 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 불량칩을 판별하기 위해 수행된다. EDS공정에는 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 프로브 카드라는 검사장치가 주로 사용되고 있다.
프로브 카드는 웨이퍼를 구성하는 각 칩의 패턴과 접촉되어 전기적 신호를 인가하는 프로브 핀이 구비된다. 프로브 핀은 웨이퍼의 각 디바이스의 전극패드에 접촉되어 특정의 전류가 통전되어 그때 출력되는 전기적 특성을 측정한다.
이러한 프로브 카드에 대한 특허로는 일본등록특허 JP 6151548 B2(이하, '특허문헌 1'이라 한다) 및 한국등록특허 제10-0449308호(이하, '특허문헌 2'라 한다)에 기재된 것이 공지되어 있다.
특허문헌 1은 표면 배선층이 구비된 프로브 카드용 기판과, 프로브 핀을 포함하여 구성된다. 특허문헌 1은 표면 배선층의 표면에 프로브 단자의 일면을 접합함으로써 프로브 카드를 제조할 수 있다.
그러나 특허문헌 1은 표면 배선층에 프로브 단자를 일일이 부착함으로써 프로브 핀을 구비해야 하므로 제조를 위한 시간이 많이 소요될 수 있다. 이로 인해 작업의 효율이 저하될 수 있다.
특허문헌 2는 실리콘 기판에 희생층을 형성하는 단계, 희생층 상에 도전층을 형성하는 단계, 콘택트 구조물을 형성하는 단계, 실리콘 기판 및 도전층으로부터 콘택트 구조물을 제거하는 단계, 콘택트 구조물의 정렬 및 방향을 정하는 단계, 본딩 위치상에 콘택트 구조물을 실장하는 단계, 콘택트 구조물을 본딩 패드 상에 배치 시키는 단계를 포함하여 구성된다.
특허문헌 2는 반도체 웨이퍼 상에 수평 방향으로 다수의 콘택트 구조물을 제조하고, 이러한 콘택트 구조물을 웨이퍼로부터 제거하여 픽 앤 플레이스(Pick and place) 기구를 이용하여 프로브 카드에 수직 방향으로 실장할 수 있다.
그러나 특허문헌 2는 픽 앤 플레이스(Pick and place) 기구를 이용하여 제조된 콘택트 구조물을 하나씩 프로브 카드에 부착해야 한다는 번거로움이 있다. 이로 인해 UPH(Unit per hour)가 저하되는 문제점이 발생하게 된다.
도 1은 종래의 픽 앤 플레이스 기구(80)의 이동 기구(84)를 이용하여 프로브 핀(30)을 일일이 부착하는 공정을 개략적으로 도시한 도이다. 도 1에 도시된 바와 같이, 이동 기구(80)는 흡입팔(85)의 흡입력을 이용하여 프로브 핀(30)을 집을 수 있다. 그런 다음 90°회전하여 기판(20)상의 본딩 위치(32)에 배치시킬 수 있다. 위와 같이, 픽 앤 플레이스 기구(80)를 이용하여 프로브 핀(30)을 하나씩 부착할 경우, 공정 수행에 소요되는 시간이 길어질 수 있다. 그 결과 UPH가 저하되고 제조의 효율성도 낮아지게 된다.
또한, 픽 앤 플레이스 기구(80)를 이용하여 프로브 핀(30)을 부착할 경우, 픽 앤 플레이스 기구(80)의 백래시(Backlash) 현상으로 인해 어느 일부위에 프로브 핀이 제대로 구비되지 못할 수 있다. 그 결과 프로브 카드의 불량 문제가 유발될 수 있다.
일본등록특허 JP 6151548 B2 한국등록특허 제10-0449308호
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 프로브 핀을 다층 배선 기판에 일괄 부착하여 제조의 효율성을 높일 수 있는 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 프로브 핀 기판은 적어도 하나의 양극산화막 시트; 및 상기 양극산화막 시트의 상면에서 지지되는 수평 전도부와 상기 양극산화막 시트를 관통하여 형성된 수직 전도부를 구비하는 프로브 핀;을 포함하는 것을 특징으로 한다.
또한, 수직 전도부의 하부에 부착된 접촉 팁을 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 프로브 핀 기판을 이용한 프로브 카드 제조 방법은 다층의 절연부와 상기 절연부를 관통하는 비아도체와 상기 비아도체 사이를 전기적으로 연결하는 내부 배선층과, 표면에 형성된 접속 패드를 구비하는 다층 배선 기판을 제작하는 다층 배선 기판 제작 단계; 적어도 하나의 양극산화막 시트 및 상기 양극산화막 시트의 상면에서 지지되는 수평 전도부와 상기 양극산화막 시트를 관통화여 형성된 수직 전도부를 구비하는 프로브 핀을 포함하는 프로브 핀 기판 제작 단계; 상기 프로브 핀의 수평 전도부와 상기 다층 배선 기판의 접속 패드를 전기적으로 연결하는 접합 단계; 및 상기 프로브 핀 기판의 양극산화막 시트를 에칭하여 제거하는 양극산화막 시트 제거 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 프로브 핀 기판 제작 단계는, 상기 양극산화막 시트의 적어도 일부를 에칭하고 홀을 형성하는 홀 형성 단계; 상기 홀에 도전성 물질을 충진하여 상기 수직 전도부를 형성하는 수직 전도부 형성 단계; 및 상기 수직 전도부와 연결되도록 상기 양극산화막 시트 상면에 상기 수평 전도부를 형성하는 수평 전도부 형성 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 다층 배선 기판의 절연부는 세라믹 재질 또는 폴리이미드 재질로 형성되는 것을 특징으로 한다.
또한, 접합 단계는, 상기 프로브 핀의 수평 전도부의 상면 및 상기 다층 배선 기판의 접속 패드의 하면 중 적어도 어느 하나에 솔더 범프가 구비되고 상기 솔더 범프를 이용하여 상기 수평 전도부와 상기 접속 패드를 접합하는 것을 특징으로 한다.
또한, 프로브 핀 기판 제작 단계는, 접촉 팁을 부착하는 접촉 팁 부착 단계;를 포함하는 것을 특징으로 한다.
본 발명의 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법에 따르면, 프로브 핀을 일괄 부착하는 공정이 가능하므로 제조 공정 시간을 단축시킬 수 있어 프로브 카드의 UPH를 향상시킬 수 있고, 협피치의 프로브 핀을 구비할 수 있으므로 고직접화 및 미세화된 반도체 소자의 미세한 단자와 용이한 접속이 가능한 프로브 카드를 제조할 수 있는 효과가 있다.
도 1은 종래의 픽 앤 플레이스 기구를 이용하여 프로브 핀을 구비하는 공정을 개략적으로 도시한 도이다.
도 2는 본 발명의 바람직한 실시 예에 따른 프로브 핀 기판을 도시한 도이다.
도 3(a)는 본 발명의 프로브 핀 기판의 양극산화막 시트를 제거하기 전 상태를 도시한 도이다.
도 3(b)는 본 발명의 프로브 핀 기판의 양극산화막 시트를 제거한 상태를 도시한 도이다.
도 4는 본 발명의 바람직한 실시 예에 따른 프로브 핀 기판을 이용한 프로브 카드 제조 방법를 순서대로 도시한 도이다.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 부재들 및 영역들의 두께 및 폭 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다.
또한, 도면에 도시된 홀의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
다양한 실시 예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시 예가 다르더라도 편의상 동일한 명칭 및 동일한 참조 번호를 부여하기로 한다. 또한, 이미 다른 실시 예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
이하, 본 발명의 바람직한 실시 예들을 첨부 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 실시 예에 따른 프로브 핀 기판(1)을 도시한 도이다. 도 2에 도시된 바와 같이, 본 발명의 프로브 핀 기판(1)은 적어도 하나의 양극산화막 시트(2) 및 수평 전도부(3a), 수직 전도부(3b) 및 접촉 팁(3c)를 구비하는 프로브 핀(3)을 포함하여 구성된다.
본 발명의 프로브 핀 기판(1)은 양극산화막 시트(2)를 이용하여 프로브 핀(3)을 형성함으로써 프로브 핀(3)을 구비할 수 있다. 프로브 핀 기판(1)의 양극산화막 시트(2)는 다층 배선 기판(5)의 접속 패드(5d)에 프로브 핀(3)을 전기적으로 연결하기 전에 임시로 프로브 핀(3)을 지지하는 기능을 수행할 수 있다. 프로브 핀 기판(1)의 양극산화막 시트(2)가 임시로 프로브 핀(3)을 지지하는 기능을 함으로써 프로브 카드 형성 시 다층 배선 기판의 접속 패드에 프로브 핀(3)이 일괄적으로 부착되도록 할 수 있다.
양극산화막 시트(2)는 금속을 양극산화하여 형성된 기공을 갖는 양극산화막으로 구성될 수 있다.
양극산화막의 기공은 일정 배열로 형성된다. 양극산화막은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 기공은 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극 산화하면 모재의 표면에 양극산화알루미늄(Al2O3) 재질의 양극 산화막이 형성된다. 이와 같이 형성되는 양극산화막은 내부에 기공이 형성되지 않은 배리어층과, 내부에 기공이 형성된 다공층으로 구분된다. 배리어층은 모재의 상부에 위치하고, 다공층은 배리어층의 상부에 위치한다. 이처럼 배리어층과 다공층을 갖는 양극산화막이 표면에 형성된 모재에서, 모재를 제거하게 되면, 양극산화알루미늄(Al2O3) 재질의 양극산화막만이 남게 된다.
양극산화막은, 지름이 균일하고, 수직한 형태로 형성되면서 규칙적인 배열을 갖는 기공을 갖게 된다. 따라서, 배리어층을 제거하면, 기공을 상, 하로 수직하게 관통된 구조를 갖게 된다.
양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 따라서 온도에 의한 변형이 적을 수 있다. 프로브 핀 기판(1)은 양극산화막 시트(2)의 낮은 열팽창 계수로 인해 다층 배선 기판의 접속 패드에 프로브 핀(3)을 솔더링하는 과정에서 열압착에 의한 솔더링 위치 오차 발생을 방지할 수 있다. 프로브 핀 기판(1)에 구비된 프로브 핀(3)은 상면에 솔더 범프(7)가 구비될 수 있다. 구비된 솔더 범프(7)에 의해 프로브 핀(3)의 수평 전도부(3a)는 다층 배선 기판의 접속 패드와 접합될 수 있다. 이 경우, 프로브 핀(3)은 양극산화막 시트(2)에 의해 지지된 상태로 솔더링 과정이 수행될 수 있다. 프로브 핀(3)을 지지하는 양극산화막 시트(2)는 낮은 열팽창 계수로 인해 솔더링 과정에서 열압착이 가해졌을 때 쉽게 열변형되지 않을 수 있다. 그러므로 프로브 핀(3)은 양극산화막 시트(2)에 의해 안정적으로 지지된 상태로 열압착에 의한 솔더링 위치 오차 발생의 염려없이 솔더 범프(7)가 구비된 위치에서 솔더링될 수 있다.
위와 같은 양극산화막 시트(2)에는 관통홀이 구비된다. 관통홀은 양극산화막 시트(2)의 상, 하를 관통하여 구비된다. 이러한 관통홀에는 프로브 핀(3)의 수직 전도부(3b)가 통과한다.
양극산화막 시트(2)의 경우, 상면에서 프로브 핀(3)의 수평 전도부(3a)를 지지하고, 관통홀로 수직 전도부(3b)를 통과시킴으로써 프로브 핀(3)을 지지할 수 있다.
프로브 핀(3)은 수평 전도부(3a), 수직 전도부(3b) 및 접촉 팁(3c)으로 구성될 수 있다. 프로브 핀(3)은 도 2의 도면상 프로브 핀(3)을 확대하여 도시한 도를 참조하여 설명한다.
도 2에 도시된 바와 같이, 프로브 핀(3)은 수평 전도부(3a)의 일단부와 수직 전도부(3b)의 일단부를 접합함으로써 형성될 수 있다. 이 경우, 수직 전도부(3b)의 하부에는 접촉 팁(3c)이 구비될 수 있다. 접촉 팁(3c)은 수직 전도부(3b)의 하부에 별도로 부착하는 방식으로 구비될 수 있다. 따라서 접촉 팁(3c)은 양극산화막 시트(2)의 하부보다 돌출된 형태로 프로브 핀 기판(1)에 구비될 수 있다. 프로브 핀(3)은 수직 전도부(3b)의 하부에 접촉 팁(3c)을 구비함으로써 웨이퍼 회로 단자와 접속할 수 있다.
수평 전도부(3a)는 양극산화막 시트(2)의 상면에서 지지될 수 있다. 한편, 수직 전도부(3b)는 양극산화막 시트(2)를 관통하여 형성될 수 있다. 위와 같이 수평 전도부(3a) 및 수직 전도부(3b)가 양극산화막 시트(2)에 구비될 경우, 프로브 핀 기판(1)은 수평 전도부(3a)와 수직 전도부(3b) 사이에 적어도 일부의 양극산화막 시트가 존재하는 형태로 형성될 수 있다.
수평 전도부(3a) 및 수직 전도부(3b)는 도전성 물질로 이루어질 수 있다. 이로 인해 프로브 핀(3)이 회로 단자에 접촉되었을 경우, 프로브 카드(100)로 인가된 전기적 신호가 웨이퍼에 전달될 수 있다. 또는 웨이퍼로부터 출력된 신호가 수신될 수 있다.
수평 전도부(3a) 및 수직 전도부(3b)는 탄성을 갖는 도전성 물질로 구성될 수 있다. 수평 전도부(3a) 및 수직 전도부(3b)는 일 예로서 니켈 또는 니켈 합금을 포함할 수 있다. 다만, 수평 전도부(3a) 및 수직 전도부(3b)가 탄성의 특성을 갖는 재질로 구성될 경우, 수평 전도부(3a) 및 수직 전도부(3b)의 구성은 위와 같은 구성에 한정되지 않는다.
도 2에 도시된 바와 같이, 프로브 핀 기판(1)에는 복수개의 프로브 핀(3)이 구비될 수 있다. 프로브 핀 기판(1)은 양극산화막 시트(2)에 의해 복수개의 프로브 핀(3)이 지지된 형태일 수 있다.
위와 같은 프로브 핀 기판(1)은 프로브 카드(100) 제조에 이용될 수 있다. 도 3을 참조하여 자세하게 설명하면 다음과 같다.
도 3은 프로브 핀 기판(1)을 이용하여 제조된 프로브 카드(100)를 개략적으로 도시한 도이다. 도 3(a)는 프로브 핀 기판(1)의 양극산화막 시트(2)를 제거하기 전 상태를 도시한 도이고, 도 3(b)는 프로브 핀 기판(1)의 양극산화막 시트(2)를 제거한 상태를 도시한 도이다. 이 경우, 도 3(b)에 도시된 형상이 본 발명의 프로브 핀 기판(1)을 이용하여 제조된 프로브 카드(100)일 수 있다.
먼저, 도 3(b)에 도시된 바와 같이, 본 발명의 프로브 핀 기판(1)을 이용하여 제조된 프로브 카드(100)는 PCB 기판(6), 접속 패드(5d)를 구비하는 다층 배선 기판(5) 및 프로브 핀(3)을 포함하여 구성될 수 있다.
다층 배선 기판(5)은 PCB 기판(6)과 프로브 핀(3) 사이에 구비되어 PCB 기판(6)의 기판 단자(6a)와 프로브 핀(3)의 피치 간의 차이를 보상해줄 수 있다. 다층 배선 기판(5)의 접속 패드(5d)는 프로브 핀(3)의 개수와 대응되게 구비될 수 있다. 접속 패드(5d)는 프로브 핀(3)의 수평 전도부(3a)에 접합될 수 있다. 이로 인해 다층 배선 기판(5)과 프로브 핀(3)이 전기적으로 연결될 수 있게 된다.
본 발명의 프로브 핀 기판(1)은 이러한 다층 배선 기판(5)의 접속 패드(5d)에 프로브 핀(3)을 일괄적으로 부착할 수 있도록 할 수 있다. 그 결과 프로브 카드(100)의 제조에 있어서, 효율성 및 UPH가 향상되는 효과를 얻을 수 있다.
다시 도 3(a)를 참조하여 설명하면, 프로브 핀 기판(1)은 양극산화막 시트(2)에 의해 복수개의 프로브 핀(3)을 지지하고 있는 형태일 수 있다. 프로브 핀 기판(1)은 다층 배선 기판(5)의 접속 패드(5d)의 하부에 구비되어 접속 패드(5d)의 하면과 프로브 핀(3)의 수평 전도부(3a)의 상면이 접촉되도록 할 수 있다. 이 경우, 프로브 핀 기판(1)은 접속 패드(5d)에 대응되는 복수개의 프로브 핀(3) 전체를 구비하고 있으므로, 접속 패드(5d)에 접합될 프로브 핀(3) 전체를 일괄적으로 접속 패드(5d) 하면에 접촉시킬 수 있다.
종래의 경우, 픽 앤 플레이스 기구를 이용하여 접속 패드 각각에 프로브 핀을 하나씩 접합해야 한다는 점에서 번거로움이 있었다. 종래에 이용되는 방식과 같이, 별도의 기구를 이용하여 프로브 핀을 일일이 부착할 경우, 프로브 핀 부착 과정에 소요되는 시간이 많아져 제조의 효율성 및 UPH를 저하시키게 된다.
한편, 종래에는 포토레지스트 공정을 이용하여 프로브 핀을 형성할 수 있었다. 그러나, 포토레지스트 공정의 경우 공정을 수행하기 위한 까다로운 전, 후처리 공정이 요구되므로 제조 공정 시간의 증가를 초래하며 UPH를 저하시키는 문제를 야기하게 된다.
하지만 프로브 카드(100) 제조에 있어서, 본 발명의 프로브 핀 기판(1)은 프로브 핀 기판(1)의 양극산화막 시트(2)를 이용하여 프로브 핀(3)을 안정적으로 지지할 수 있다. 이로 인해 프로브 핀(3)은 접속 패드(5d)에 일괄적으로 부착될 수 있게 된다. 그 결과 접속 패드(5d)에 프로브 핀(3)을 부착하는 공정 시간이 단축되면서 프로브 카드(100)의 UPH를 향상시키는 효과를 얻을 수 있게 된다.
프로브 핀 기판(1)에 의해 프로브 핀(3)이 접속 패드(5d)에 일괄적으로 부착된 후, 도 3(b)에 도시된 바와 같이, 프로브 핀(3)을 제외한 양극산화막 시트(2)가 전체적으로 제거되어 프로브 핀 기판(1)을 이용하여 제조된 프로브 카드(100)가 구비될 수 있다. 최종적으로 본 발명의 프로브 핀 기판(1)을 이용하여 제조된 프로브 카드(100)는 프로브 핀 기판(1)의 양극산화막 시트(2)는 제거된 형태로 프로브 핀(3), 다층 배선 기판(5), PCB 기판(6)을 포함하여 구성될 수 있다.
프로브 핀 기판(1)의 경우, 복수개가 적층되어 프로브 카드(100) 제조에 구비될 수 있다. 앞서 설명한 바와 같이 프로브 핀 기판(1)은 양극산화막 시트(2) 및 프로브 핀(3)을 포함하여 구성된다. 이러한 프로브 핀 기판(1)은 접속 패드(5d) 하부에 구비되기 전에, 동일한 형태로 구성된 복수개의 프로브 핀 기판(1)을 적층하여 형성될 수 있다.
예컨대, 2개의 프로브 핀 기판(1)이 적층될 경우, 제1프로브 핀 기판 및 제2프로브 핀 기판으로 구성될 수 있다. 이는 2개의 프로브 핀 기판이 적층되는 형태를 예시적으로 설명하기 위한 구성이다. 따라서 복수개의 프로브 핀 기판(1)의 적층 개수는 이에 한정되지 않는다.
제1프로브 핀 기판의 상부로 제2프로브 핀 기판이 위치할 수 있다. 이 경우, 제1프로브 핀 기판의 프로브 핀의 수평 전도부 상면에 솔더 범프(7)가 구비될 수 있다. 또는 제2프로브 핀 기판의 수직 전도부 하면에 솔더 범프(7)가 구비될 수 있다. 다시 말해, 제1프로브 핀 기판의 수평 전도 상면 또는 제2프로브 핀 기판의 수직 전도 하면에 솔더 범프(7)가 구비될 수 있다. 제1프로브 핀 기판 및 제2프로브 핀 기판은 솔더 범프(7)를 이용하여 솔더링될 수 있다.
제1, 2프로브 핀 기판은 솔더 범프(7)를 이용하여 열압착에 의해 일체화될 수 있다. 일체화된 제1, 2프로브 핀 기판은 접속 패드의 하부에 구비되어 프로브 핀을 일괄적으로 부착시킬 준비를 할 수 있다.
제1, 2프로브 핀 기판이 접속 패드의 하부에 구비될 경우, 접속 패드의 하면과 제2프로브 핀 기판의 수평 전도부의 상면이 접촉되는 형태일 수 있다. 복수개가 적층된 프로브 핀 기판을 이용할 경우, 다단 형태의 프로브 핀을 접속 패드에 일괄적으로 부착할 수 있게 된다.
이하, 도 4를 참조하여 본 발명의 바람직한 실시 예에 따른 프로브 핀 기판을 이용하여 프로브 카드를 제조하는 방법에 대해 설명한다.
본 발명의 프로브 핀 기판을 이용하여 프로브 카드를 제조하는 방법은 다층 배선 기판 제작 단계, 프로브 핀 기판 제작 단계(S100), 접합 단계(S200)를 포함하여 구성될 수 있다. 이 경우, 다층 배선 기판 제작 단계와 프로브 핀 기판 제작 단계(S100)는 순차적인 단계가 아니다. 따라서 다층 배선 기판 제작 단계 및 프로브 핀 기판 제작 단계(S100) 중 어느 단계를 먼저 수행하여도 무방하다. 이하에서는 도 4(a)를 참조하여 프로브 핀 기판 제작 단계(S100)에 대해 먼저 설명한다.
도 4(a)에 도시된 바와 같이, 프로브 핀 기판 제작 단계(S100)는 적어도 하나의 양극산화막 시트(2) 및 양극산화막 시트(2)의 상면에서 지지되는 수평 전도부(3a)와 양극산화막 시트(2)를 관통하여 형성된 수직 전도부(3b)를 구비하는 프로브 핀(3)을 포함하는 프로브 핀 기판(1)을 제작할 수 있다.
프로브 핀 기판 제작 단계(S100)는 홀 형성 단계(S1), 수직 전도부 형성 단계(S2), 수평 전도부 형성 단계(S3) 및 접촉 팁 부착 단계(S4)를 포함하여 구성될 수 있다.
먼저 양극산화막 시트(2)가 구비될 수 있다. 그런 다음 도 4(a)의 S1에 도시된 바와 같이, 양극산화막 시트(2)의 적어도 일부를 에칭하여 홀을 형성하는 홀 형성 단계(S1)가 수행될 수 있다. 홀 형성 단계(S1)에서는 알칼리 용액을 이용하여 양극산화막 시트(2)의 적어도 일부를 에칭함으로써 양극산화막 시트(2)에 홀(2a)을 형성할 수 있다.
본 발명의 프로브 핀 기판(1)은 위와 같은 홀 형성 단계(S1)에서 양극산화막 시트(2)를 에칭하여 프로브 핀(3)을 구비하게 된다. 그러므로 홀 형성 단계(S1)에서 형성되는 홀(2a)의 피치 간격은 프로브 핀(3)의 피치 간격일 수 있다.
위와 같이, 본 발명은 양극산화막 시트(2)를 에칭하여 홀(2a)을 형성하므로 협피치의 홀(2a)을 형성하기 용이하다. 종래의 경우, 알루미나 소결체로 구성되는 세라믹 재질로 이루어진 기판에 프로브 핀을 구비하기 위한 홀을 형성하였다. 이 경우, 홀은 레이저 가공을 통해 형성되었다. 레이저 가공은 홀을 형성할 위치를 열변형하는 방법이다. 따라서 홀 형성시 적정한 이격거리를 고려해야 하므로 협피치의 홀을 형성하는 것이 어렵다.
하지만 본 발명은 양극산화막 시트(2)를 에칭하여 협피치의 홀을 형성하는 것이 용이하므로 프로브 핀(3)의 피치 간격을 매우 좁게 형성할 수 있게 된다. 이로 인해 고집적화 및 미세화된 반도체 소자의 미세한 단자와 프로브 핀(3)의 용이한 접속이 가능할 수 있다.
그런 다음 S2에 도시된 바와 같이, 수직 전도부 형성 단계(S2)가 수행될 수 있다. 수직 전도부 형성 단계(S2)에서는 홀 형성 단계(S1)에서 형성된 홀(2a)에 도전성 물질을 충진하는 과정이 수행될 수 있다. 수직 전도부(3b)를 구성하는 도전성 물질은 니켈 또는 니켈 합금을 포함하며 위와 같은 구성에 한정되지 않는다. 수직 전도부(3b)는 위와 같은 도전성 물질로 구성되어 회로 단자와 전기적으로 연결될 수 있다.
그럼 다음 S3에 도시된 바와 같이, 수평 전도부 형성 단계(S3)가 수행될 수 있다. 수평 전도부 형성 단계(S3)에서는 수직 전도부 형성 단계(S2)에서 형성된 수직 전도부(3b)와 연결되도록 양극산화막 시트(2) 상면에 수평 전도부(3a)를 형성하는 과정이 수행될 수 있다. 수평 전도부(3a)는 일단부가 수직 전도부(3b)의 상부와 연결되도록 형성될 수 있다. 이로 인해 프로브 핀(3)은 수평 전도부(3a)의 일단부에서 하방향으로 연결된 수직 전도부(3b)의 형상으로 형성될 수 있다. 수평 전도부(3a)는 도전성 물질로 구성될 수 있다. 도전성 물질은 니켈 또는 니켈 합금을 포함하며 위와 같은 구성에 한정되지 않는다.
그런 다음 S4에 도시된 바와 같이, 접촉 팁 부착 단계(S4)가 수행될 수 있다. 접촉 팁(3c)은 수직 전도부(3b)의 하면에 부착될 수 있다. 수직 전도부(3b)의 하면에 부착되는 접촉 팁(3c)은 별도로 형성될 수 있다.
접촉 팁(3c)은 접촉 팁(3c)을 형성하기 위한 베이스 기판에서 형성될 수 있다. 먼저, 베이스 기판의 표면에는 접촉 팁(3c)을 반전시킨 형태의 피라미드 형상이 형성될 수 있다. 피라미드 형상을 형성하는 방법은 통상적인 피라미드 형상 형성 방법을 이용하여 형성될 수 있다. 자세하게는, 베이스 기판 위의 한 측면에 정사각형 개구를 구비하는 마스킹 재료를 패턴화함으로써 피마리드 형상을 형성할 수 있다. 그런 다음 베이스 기판이 에칭되어 피라미드형 함몰부를 형성하게 된다. 이 경우, 실리콘 재질의 베이스 기판은 실리콘의 결정면을 따라 에칭이 수행될 때 함몰부의 깊이가 제한될 수 있다. 다시 말해, 함몰부는 마스크 개구의 크기와 베이스 기판의 고유 성질에 의해 규정되는 깊이까지 형성될 수 있다.
이러한 베이스 기판의 표면에는 릴리스 층이 적층될 수 있다. 릴리스 층은 종래의 증착 기술을 이용하여 증착될 수 있다. 릴리스 층의 표면에는 시드 층이 적층될 수 있다. 시드 층은 전기 도금 공정을 용이하게 하기 위해 형성될 수 있다. 시드 층의 표면에는 마스킹 재료 층이 증착되어 패턴화될 수 있다. 마스킹 재료 층은 포토레지스트 공정을 통해 형성될 수 있다. 마스킹 재료 층은 형성할 접촉 팁(3c)의 높이만큼의 두께로 증착될 수 있다. 마스킹 재료 층은 상기한 함몰부의 개구를 제외한 시드층의 표면에 형성될 수 있다. 이러한 마스킹 재료 층의 개구에 전도성 재료가 증착될 수 있다. 여기서 마스킹 재료 층의 개구는 함몰부의 개구에 마스킹 재료층을 증착하지 않음으로써 형성된 개구일 수 있다. 다시 말해 함몰부에 마스킹 재료 층의 높이만큼 바람직하게는 그 높이보다 크게 전도성 재료가 증착될 수 있다. 전도성 재료는 니켈-코발트 합금과 같은 전기 도금 합금을 포함할 수 있다.
그런 다음 전도성 재료와 마스킹 재료 층을 평탄화 하는 과정이 수행될 수 있다. 평탄화는 그라인딩 처리 또는 적절한 현탁액으로 화학-기계적 연마에 의해 달성될 수 있다. 이러한 평탄화 과정은 접촉 팁(3c)의 높이를 한정할 수 있다.
그런 다음 마스킹 재료 층을 제거하는 과정이 수행될 수 있다. 마스킹 재료층은 산소 회분화, 레이저 애블레이션 또는 습식 에칭에 의해 제거될 수 있다. 마스킹 재료층이 제거되면 전도성 재료의 팁 부분이 베이스 기판으로부터 분리될 수 있다. 전도성 재료는 화학적 에칭 또는 가열 등의 적절한 방법으로 분리될 수 있다.
분리된 전도성 재료는 접촉 팁(3c)으로 형성될 수 있다. 이러한 접촉 팁(3c)은 브레이징, 납땜, 용접(예를 들어, 점 용접), 전도 성 에폭시, 태킹(tacking) 등에 의해 수직 전도부(3b)의 하면에 부착될 수 있다. 접촉 팁(3c)은 프로브 핀 기판(1)의 양극산화막 시트(2)에 의해 수평 전도부(3a) 및 수직 전도부(3b)가 지지된 상태에서 부착될 수 있다. 이로 인해 접촉 팁(3c)은 수직 전도부(3b)의 하면에 일괄 부착될 수 있다.
본 발명의 프로브 핀 기판(1)을 이용하여 프로브 카드(100)를 제조하기 위해 다층 배선 기판 제작 단계가 수행될 수 있다.
다층 배선 기판 제작 단계에서는 다층의 절연부(5a)와 절연부(5a)를 관통하는 비아 도체(5b)와 비아 도체(5b) 사이를 전기적으로 연결하는 내부 배선층(5c)과, 표면에 형성된 접속 패드(5d)를 구비하는 다층 배선 기판(5)이 제작될 수 있다.
다층 배선 기판(5)의 절연부(5a)는 세라믹 재질 또는 폴리이미드 재질로 형성될 수 있다. 다층 배선 기판(5)의 경우, 통상적인 다층 배선 기판 형성 방법으로 형성될 수 있다. 하나의 예로서 알루미나 소결체로 구성되는 세라믹 재질의 다층 배선 기판(5)은 알루미나가 소결될 수 있는 온도(약 1600℃)에서 약 24시간 가열하여 소결함으로써 제작될 수 있다.
이러한 다층 배선 기판(5)에는 절연부(5a)를 관통하게 비아 도체(5b)가 구비되는 비아 구멍이 형성될 수 있다. 비아 구멍은 레이저 가공에 의해 형성될 수 있다. 이러한 비아 구멍에는 비아 도체(5b)가 형성될 수 있다.
비아 도체(5b)는 솔더, 구리, 은, 주석, 비스무트, 인듐, 크롬, 니켈, 티탄 등의 금속 재료 또는 이들의 금속 재료 합금 재료 중 적어도 하나를 포함할 수 있다. 이러한 비아 도체(5b)는 스퍼터링법, 증착법, 도금법, 도체 페이스트의 충전 등의 방법으로 충진됨으로써 형성될 수 있다.
도 4(b)의 (e)에 도시된 다층 배선 기판(5)을 참조하여 설명하면, 비아 도체(5b)는 다층 배선 기판(5)의 적층 구조에서 PCB 기판(6)의 기판 단자(6a)와 다층 배선 기판(5)의 하부에 구비되는 접속 패드(5d)와의 전기적 연결을 고려하여 각 층에서 적합한 피치 간격으로 형성될 수 있다.
다층 배선 기판(5)의 하부에는 접속 패드(5d)가 구비될 수 있다. 접속 패드(5d)는 소정 공정을 통해 구비될 수 있다.
위와 같이, 프로브 핀 기판 제작 단계(S100)와 다층 배선 기판 제작 단계를 수행하여 제작된 프로브 핀 기판(1)과 다층 배선 기판(5)은 접합 단계(S200)를 통해 접합될 수 있다.
도 4(b)의 (e)에 도시된 바와 같이, 프로브 핀 기판(1)의 상부에 다층 배선 기판(5)을 위치 시켜 접합 단계(S200)를 수행할 수 있다.
접합 단계(S200)에서는 프로브 핀(3)의 수평 전도부(3a)와 다층 배선 기판(5)의 접속 패드(5d)를 전기적으로 연결하는 과정이 수행될 수 있다. 접합 단계(S200)를 수행하기 위해 프로브 핀(3)의 수평 전도부(3a)의 상면 및 다층 배선 기판(5)의 접속 패드(5d)의 하면 중 적어도 어느 하나에 솔더 범프(7)가 구비될 수 있다. 본 발명에서는 하나의 예로서 도 4(a)의 S4에 도시된 바와 같이 수평 전도부(3a)의 상면에 솔더 범프(7)가 구비된 것으로 도시하였다.
수평 전도부(3a)의 상면 또는 다층 배선 기판(5)의 하면에 구비된 솔더 범프(7)를 이용하여 수평 전도부(3a)는 접속 패드(5d)에 접합될 수 있다. 이 경우, 프로브 핀 기판(1)을 이용하여 수평 전도부(3a)가 접속 패드(5d)에 접합되므로 프로브 핀(3)을 접속 패드(5d)에 일괄 접합시킬 수 있게 된다.
본 발명의 프로브 핀 기판(1)을 이용한 프로브 카드 제조 방법에서는 접합 단계(S200)에서 프로브 핀 기판(1)을 이용하여 다층 배선 기판(5)의 접속 패드(5d)에 프로브 핀(3)을 일괄 부착할 수 있게 된다. 이로 인해 프로브 핀(3)을 일일이 접속 패드(5d)에 부착하거나 까다로운 전, 후처리 공정이 필요한 포토레지스트 공정을 통해 접속 패드(5d)에 형성하는 방식에 비해 프로브 핀(3) 부착 공정에서 소요되는 시간이 단축될 수 있다. 그 결과 프로브 카드(100)의 UPH를 향상시키게 되고 제조의 효율성이 높아지는 효과를 얻을 수 있게 된다.
접합 단계(S200) 이후, 양극산화막 시트 제거 단계(S300)가 수행될 수 있다. 도 4(d)의 (e)를 참조하여 설명하면, 양극산화막 시트 제거 단계(S300)에서는 접합 단계(S200)를 통해 다층 배선 기판(5)의 하부에 구비된 프로브 핀 기판(1)에서 프로브 핀(3)을 제외한 양극산화막 시트(2) 영역 전체를 제거하는 과정이 수행할 수 있다. 양극산화막 시트(2)는 알칼리 용액을 이용하여 프로브 핀(3)을 제외한 양극산화막 시트(2)를 에칭함으로써 제거될 수 있다. 이 경우, 양극산화막 시트 제거 단계(S300)는 접합 단계(S200) 이후 수행되므로 프로브 핀 기판(1)의 상부에 다층 배선 기판(5)이 존재하는 상태일 수 있다. 다층 배선 기판(5)은 세라믹 재질로 구성되므로 양극산화막 시트 제거 단계(S300)에서 알칼리 용액을 이용하여 양극산화막 시트(2)를 에칭하여 제거하여도 손상이 적을 수 있다.
본 발명의 프로브 핀 기판(1)을 이용하여 프로브 카드(100)를 제조하는 방법을 통해 제조된 프로브 카드(100)는 위와 같이 양극산화막 시트 제거 단계(S300)를 수행함으로써 프로브 핀(3), 다층 배선 기판(5) 및 PCB 기판(6)을 포함하여 구성될 수 있다.
본 발명은 프로브 핀 기판(1)을 이용하여 프로브 카드(100) 제조 공정에서 많은 공정 시간을 소요하는 프로브 핀(3) 부착 공정 시간을 단축할 수 있다. 따라서, 본 발명의 프로브 핀 기판(1)을 이용하여 프로브 카드(100)를 제조 하는 방법에 따라 프로브 카드(100)를 제조할 경우, 제조의 효율성이 높아질 수 있고, UPH를 향상시킬 수 있는 효과를 얻을 수 있다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
1: 프로브 핀 기판
2: 양극산화막 시트 2a: 홀
3: 프로브 핀
3a: 수평 전도부 3b: 수직 전도부
3c: 접촉 팁
5: 다층 배선 기판
5a: 절연부 5b: 비아 도체
5c: 내부 배선층 5d: 접속 패드
6: PCB 기판 6a: 기판 단자
7: 솔더 범프

Claims (7)

  1. 삭제
  2. 삭제
  3. 적어도 하나의 양극산화막 시트 및 상기 양극산화막 시트의 상면에서 지지되는 수평 전도부와 상기 양극산화막 시트를 관통하여 형성된 수직 전도부를 구비하는 프로브 핀을 포함하는 프로브 핀 기판을 제작하는 프로브 핀 기판 제작 단계;
    상기 프로브 핀의 수평 전도부와 다층 배선 기판의 접속 패드를 전기적으로 연결하는 접합 단계; 및
    상기 프로브 핀 기판의 양극산화막 시트를 에칭하여 제거하는 양극산화막 시트 제거 단계;를 포함하되,
    상기 양극산화막 시트 제거 단계에서는, 상기 접합 단계를 통해 상기 다층 배선 기판의 하부에 구비된 상기 프로브 핀 기판에서 상기 프로브 핀을 제외한 상기 양극산화막 시트 영역 전체를 제거하는 과정을 수행하는 것을 특징으로 하는 프로브 핀 기판을 이용한 프로브 카드 제조 방법.
  4. 제3항에 있어서,
    상기 프로브 핀 기판 제작 단계는,
    상기 양극산화막 시트의 적어도 일부를 에칭하고 홀을 형성하는 홀 형성 단계;
    상기 홀에 도전성 물질을 충진하여 상기 수직 전도부를 형성하는 수직 전도부 형성 단계; 및
    상기 수직 전도부와 연결되도록 상기 양극산화막 시트 상면에 상기 수평 전도부를 형성하는 수평 전도부 형성 단계;를 포함하는 것을 특징으로 하는 프로브 핀 기판을 이용한 프로브 카드 제조 방법.
  5. 제3항에 있어서,
    상기 다층 배선 기판의 절연부는 세라믹 재질 또는 폴리이미드 재질로 형성되는 것을 특징으로 하는 프로브 핀 기판을 이용한 프로브 카드 제조 방법.
  6. 제3항에 있어서,
    상기 접합 단계는,
    상기 프로브 핀의 수평 전도부의 상면 및 상기 다층 배선 기판의 접속 패드의 하면 중 적어도 어느 하나에 솔더 범프가 구비되고 상기 솔더 범프를 이용하여 상기 수평 전도부와 상기 접속 패드를 접합하는 것을 특징으로 하는 프로브 핀 기판을 이용한 프로브 카드 제조 방법.
  7. 제3항에 있어서,
    상기 프로브 핀 기판 제작 단계는,
    접촉 팁을 부착하는 접촉 팁 부착 단계;를 포함하는 것을 특징으로 하는 프로브 핀 기판을 이용한 프로브 카드 제조 방법.
KR1020190007733A 2019-01-21 2019-01-21 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 KR102361397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190007733A KR102361397B1 (ko) 2019-01-21 2019-01-21 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190007733A KR102361397B1 (ko) 2019-01-21 2019-01-21 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법

Publications (2)

Publication Number Publication Date
KR20200090564A KR20200090564A (ko) 2020-07-29
KR102361397B1 true KR102361397B1 (ko) 2022-02-10

Family

ID=71893365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190007733A KR102361397B1 (ko) 2019-01-21 2019-01-21 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법

Country Status (1)

Country Link
KR (1) KR102361397B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드
KR102210868B1 (ko) * 2020-10-27 2021-02-02 (주)샘씨엔에스 포토 공정을 이용한 세라믹 기판의 제조 방법
KR20230087745A (ko) * 2021-12-10 2023-06-19 (주)포인트엔지니어링 켈빈 검사용 접촉핀 어셈블리 및 이를 구비하는 켈빈 검사장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110675A (ja) 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd 薄膜コンデンサ素子及びプリント回路基板
JP2003152340A (ja) 2001-11-12 2003-05-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
WO2015111542A1 (ja) * 2014-01-27 2015-07-30 富士フイルム株式会社 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法
JP2018036136A (ja) 2016-08-31 2018-03-08 日本電子材料株式会社 プローブカードの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248064A (ja) * 1995-03-15 1996-09-27 Toshiba Corp 微細パターン形成装置及び特性測定装置
JP3203176B2 (ja) * 1995-12-15 2001-08-27 三洋電機株式会社 混成集積回路装置およびその製造方法
SG75186A1 (en) 1998-11-30 2000-09-19 Advantest Corp Method for producing contact structures
KR101086006B1 (ko) * 2010-02-26 2011-11-23 양희성 프로브 및 프로브 유닛 제조 방법 및 프로브 유닛
KR20110139827A (ko) * 2010-06-24 2011-12-30 (주) 미코티엔 프로브 카드 및 이의 제조 방법
JP6151548B2 (ja) 2013-01-25 2017-06-21 京セラ株式会社 プローブカード用基板およびプローブカード
CN105431987A (zh) * 2013-07-22 2016-03-23 富士胶片株式会社 各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法
KR101823527B1 (ko) * 2016-06-09 2018-01-30 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드
KR101935002B1 (ko) * 2017-06-19 2019-01-03 (주) 루켄테크놀러지스 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110675A (ja) 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd 薄膜コンデンサ素子及びプリント回路基板
JP2003152340A (ja) 2001-11-12 2003-05-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
WO2015111542A1 (ja) * 2014-01-27 2015-07-30 富士フイルム株式会社 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法
JP2018036136A (ja) 2016-08-31 2018-03-08 日本電子材料株式会社 プローブカードの製造方法

Also Published As

Publication number Publication date
KR20200090564A (ko) 2020-07-29

Similar Documents

Publication Publication Date Title
TWI512298B (zh) 用於微電子接觸器總成之探針頭及其製造方法
US7692436B2 (en) Probe card substrate with bonded via
KR102361397B1 (ko) 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
KR100335167B1 (ko) 반도체 장치를 시험하는 방법
JP5436963B2 (ja) 配線基板及び半導体装置
KR20090038040A (ko) 전기 접촉 구조체의 제조 방법
JPH09281144A (ja) プローブカードとその製造方法
JP2004336062A (ja) より大きな基板にばね接触子を定置させるための接触子担体（タイル）
WO2009130737A1 (ja) 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
US20210199696A1 (en) Method of manufacturing probe card and probe card manufactured using same
US11497126B2 (en) Multilayer wiring board and probe card including same
JP2011043377A (ja) 検査用接触構造体
US20120319289A1 (en) Semiconductor package
JPH1164442A (ja) 電子部品チップ検査用治具
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JPH0763786A (ja) プローブ構造
CN111511092A (zh) 多层布线基板及包括其的探针卡
JPH0763787A (ja) プローブ構造
JP5058032B2 (ja) コンタクトプローブの製造方法
US20240105390A1 (en) Device and process for implementing silicon carbide (sic) surface mount devices
KR20130072544A (ko) 프로브 카드 및 그 제조방법
EP3951852A1 (en) Circuit board, electronic device, and electronic module
JP4295523B2 (ja) 多層配線基板
JP2018031659A (ja) 回路装置
KR20200071420A (ko) 프로브 카드 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant