CN105431987A - 各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法 - Google Patents

各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法 Download PDF

Info

Publication number
CN105431987A
CN105431987A CN201480041699.4A CN201480041699A CN105431987A CN 105431987 A CN105431987 A CN 105431987A CN 201480041699 A CN201480041699 A CN 201480041699A CN 105431987 A CN105431987 A CN 105431987A
Authority
CN
China
Prior art keywords
anisotropic conductive
residual stress
conductive parts
manufacture method
insulating properties
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480041699.4A
Other languages
English (en)
Inventor
小泽佑介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN105431987A publication Critical patent/CN105431987A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/24—Chemical after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/006—Nanostructures, e.g. using aluminium anodic oxidation templates [AAO]
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/20—Electrolytic after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/06—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C25D11/10—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used containing organic acids
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/16—Pretreatment, e.g. desmutting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Non-Insulated Conductors (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

本发明提供一种各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法，所述各向异性导电性部件的制造方法具备残余应力松弛工序，所述残余应力松弛工序中，制备具有在由阳极氧化膜构成的绝缘性基材的多个微孔中填充导电性部件而成的多个导通路的各向异性导电性部件之后，获得实施松弛残余应力处理的各向异性导电性部件。

Description

各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法
技术领域
本发明涉及一种各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法。
背景技术
各向异性导电性部件由于插入半导体元件等电子组件与电路基板之间，并仅以加压而获得电子组件与电路基板之间的电连接，因此可作为用于连接半导体元件等电子组件的电连接部件或用于功能检查半导体元件等电子组件的检查用连接器等而广泛使用。
例如，专利文献1中公开有“一种各向异性导电性部件，其在绝缘性基材中，由导电性部件构成的多个导通路以相互绝缘的状态沿厚度方向贯穿绝缘性基材，并且以各导通路的一端露出于绝缘性基材的一侧面而各导通路的另一端露出于绝缘性基材的另一侧面的状态进行设置，其中，导通路的密度为200万个/mm2以上，绝缘性基材为由具有微孔的铝基板的阳极氧化膜构成的结构体。”。
并且，专利文献2中公开有“一种金属填充微细结构体(各向异性导电性部件)的制造方法，其特征在于，所述制造方法具有：通过电解电镀处理对贯穿孔填充金属，以使向贯穿孔(微孔)填充金属(导通路)的假想填充率大于100％的工序；及将通过电解电镀处理而附着于绝缘性基材的表面的金属通过研磨处理来除去的工序，实施电解电镀处理，以使填充于贯穿孔内部的金属的平均晶体粒径与附着于绝缘性基材表面的金属的平均晶体粒径之差达到20nm以下。”。
以往技术文献
专利文献
专利文献1：日本专利公开2008-270158号公报
专利文献2：日本专利公开2011-202194号公报
发明内容
发明要解决的技术课题
然而，专利文献1的各向异性导电性部件在其制造工序中，例如以贯穿绝缘性基材的方式设置多个导通路时，内部蓄积有残余应力且从外部施加热等能量，由此可能会破损绝缘性基材。因此，例如，若在各向异性导电性部件上形成用于连接电子组件的配线，则因配线形成时的热而出现破损(例如，龟裂等)，存在导致封装品的产品率下降的问题。
因此，为了抑制绝缘性基材的破损，在专利文献2中，进行各向异性导电性部件的制造来不让发生较大的残余应力。
本发明与专利文献2相同，其课题在于提供一种能够抑制绝缘性基材破损的各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法。
用于解决技术课题的手段
本发明人为了实现上述课题而进行深入研究的结果发现，在形成导通路之后，实施松弛残余应力的处理，由此能够抑制绝缘性基材的破损，从而完成了本发明。
即，本发明提供一种以下结构的各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法。
(1)一种各向异性导电性部件的制造方法，
所述制造方法具备残余应力松弛工序，所述残余应力松弛工序中，制备具有在由阳极氧化膜构成的绝缘性基材的多个微孔中填充导电性部件而成的多个导通路的各向异性导电性部件之后，
获得实施松弛残余应力处理的各向异性导电性部件。
(2)根据(1)所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序包括对绝缘性基材进行烧成的工序。
(3)根据(2)所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序为在对绝缘性基材的一侧面及另一侧面中的至少一侧施加荷载的状态下对绝缘性基材进行烧成的工序。
(4)根据(3)所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序中的荷载是以50g/cm2～2000g/cm2的压力来施加。
(5)根据(2)～(4)中任一项所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序中的烧成是以50℃～600℃的温度来进行。
(6)根据(2)～(5)中任一项所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序中的烧成是在真空状态下、氮气氛下或氩气氛下进行。
(7)根据(1)所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序为在浸渍于液体中的状态下施加超声波振动的工序。
(8)根据(7)所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序为以20kHz～100kHz来施加超声波振动的工序。
(9)根据(7)或(8)所述的各向异性导电性部件的制造方法，其中，残余应力松弛工序为施加10分钟以上超声波振动的工序。
(10)一种各向异性导电性接合封装体的制造方法，所述制造方法具备连接部形成工序，所述连接部形成工序中，在利用(1)～(9)中任一项所述的各向异性导电性部件的制造方法制得的各向异性导电性部件上涂布导电性材料，从而获得具有与多个导通路中的至少一个连接的连接部的各向异性导电性接合封装体。
发明效果
根据本发明，能够提供一种能够抑制绝缘性基材破损的各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法。
附图说明
图1是表示各向异性导电性部件的优选实施方式的一例的简化图，图1(A)是主视图，图1(B)是从截断面线Ib-Ib观察图1(A)时的剖视图。
图2是微孔有序度的算出方法的说明图。
图3是说明本发明的各向异性导电性部件的制造方法的一例的剖视图。
图4是表示实施电沉积处理的各向异性导电性部件的剖视图。
图5是表示各向异性导电性接合封装体的一例的图。
具体实施方式
以下，对本发明的各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法进行详细的说明。
在本发明的各向异性导电性部件的制造方法中，后述的残余应力松弛行程中使用的各向异性导电性部件为具有在由阳极氧化膜构成的绝缘性基材的多个微孔中填充导电性部件而成的多个导通路的各向异性导电性部件。
接着，使用图1对该各向异性导电性部件进行说明。
图1是表示各向异性导电性部件的优选实施方式的一例的简化图，图1(A)是主视图，图1(B)是从截断面线Ib-Ib观察图1(A)时的剖视图。
各向异性导电性部件1为具备绝缘性基材2及由导电性部件构成的多个导通路3的部件。
绝缘性基材2具有沿厚度方向Z贯穿的多个微孔4，且在该多个微孔4内填充有多个导通路3。
多个导通路3至少从绝缘性基材2的一侧面至另一侧面设置在多个微孔4内，但如图1(B)所示，优选以各导通路3的一端从绝缘性基材2的一侧面2a突出且各导通路3的另一端从绝缘性基材2的另一侧面2b突出的状态设置在微孔4内。即，各导通路3的两端优选具有从绝缘性基材的主面即2a及2b突出的各突出部3a及3b。
接着，对于绝缘性基材及导通路，详细说明材料、尺寸及形成等。
[绝缘性基材]
构成各向异性导电性部件的上述绝缘性基材为由具有微孔的铝基板的阳极氧化膜构成的结构体，并发挥保持平面方向的绝缘性的功能。
在本发明中，上述绝缘性基材的厚度(图1(B)中由符号6表示的部分的整个厚度)优选为1～1000μm的范围内，更优选为5～500μm的范围内，进一步优选为10～300μm的范围内。若绝缘性基材的厚度为1μm以上，则绝缘性基材的处理性良好，若绝缘性基材的厚度为1000μm以下，则能够在后述的各向异性导电性部件的制造方法中容易松弛残余应力。
在本发明中，从更可靠地保证沿平面方向配置的多个导通路之间的绝缘性且抑制局部应力不均匀的现象的观点考虑，对于上述微孔，由下述式(i)定义的有序度优选为50％以上，更优选为70％以上，进一步优选为80％以上。
有序度(％)＝B/A×100(i)
上述式(i)中，A表示测量范围内的微孔的全部数量。B表示以一微孔的重心为中心，画出与其他微孔的边内接的半径最短的圆时，在其圆内部除上述一微孔以外包含六个微孔重心的上述一微孔的测量范围内的数量。
图2是孔的有序度的算出方法的说明图。利用图2进一步具体说明上述式(1)。
就图2(A)示出的微孔101而言，以微孔101的重心为中心，画出与其他微孔的边内接的半径最短的圆103(与微孔102内接。)时，在圆3的内部除微孔101以外含有六个微孔的重心。因此，微孔101可算入B中。
就图2(B)示出的微孔104而言，以微孔104的重心为中心，画出与其他微孔的边内接的半径最短的圆106(与微孔105内接。)时，在圆106的内部除微孔104以外含有五个微孔的重心。因此，微孔104不能算入B中。
并且，就图2(B)示出的微孔107而言，以微孔107的重心为中心，画出与其他微孔的边内接的半径最短的圆109(与微孔108内接。)时，在圆109的内部除微孔107以外含有七个微孔的重心。因此，微孔107不能算入B中。
并且，从将后述的导通路设为直管结构的观点考虑，上述微孔不具有分支结构，即，阳极氧化膜的一侧表面的每单位面积的微孔数A与另一表面的每单位面积的微孔数B的比率优选为A/B＝0.90～1.10，更优选为A/B＝0.95～1.05，尤其优选为A/B＝0.98～1.02。
并且，在本发明中，上述绝缘性基材上的上述导通路之间的宽度(图1(B)中由符号7表示的部分)优选为10nm以上，更优选为20～200nm。若绝缘性基材上的导通路之间的宽度在该范围内，则绝缘性基材充分发挥作为绝缘性隔壁的功能。
在本发明中，对于上述绝缘性基材，例如，可对铝基板进行阳极氧化并对通过阳极氧化产生的微孔贯穿化而进行制造。另外，铝的阳极氧化膜的原材料即氧化铝与构成以往公知的各向异性导电性膜等的绝缘性基材(例如，热朔性弹性体等)相同，其电阻率为1014Ω·cm左右。
其中，关于阳极氧化及贯穿化处理工序，在后述的本发明的各向异性导电性部件的制造方法中进行详述。
[导通路]
构成各向异性导电性部件的上述导通路为由导电性部件构成的部件，且发挥作为沿绝缘性基材的厚度方向导电的导通路的功能。
上述导电性部件只要是电阻率为103Ω·cm以下的材料，则没有特别限定，作为其具体例，可优选例示金(Au)、银(Ag)、铜(Cu)、铝(Al)、镁(Mg)、镍(Ni)及掺铟氧化锡(ITO)等。
其中，从导电性的观点考虑，优选铜、金、铝及镍，更优选铜及金。并且，从后述的残余应力松弛工序中能够容易松弛残余应力的理由考虑，优选铜及镍。
并且，从成本的观点考虑，更优选只将导通路的从上述绝缘性基材的两面露出的面或突出的面(以下，也称为“端面”。)的表面由金来形成。
在本发明中，上述导通路为柱状，其所有导通路的直径(图1(B)中由符号8表示的部分)优选为5～500nm的范围内，更优选为20～400nm的范围内，进一步优选为40～200nm的范围内，尤其优选为50～100nm的范围内。若导通路的直径在该范围内，则流通电信号时能够获得充分的响应，因此能够更优选使用各向异性导电性部件作为电子组件的电连接部件或检查用连接器。并且，若绝缘性基材的厚度为500nm以下，则在后述的残余应力松弛行程中能够容易松弛残余应力。
并且，在本发明中，相对于上述绝缘性基材的厚度，上述导通路的中心线的长度(长度/厚度)优选为1.0～1.2，更优选为1.0～1.05。若相对于上述绝缘性基材的厚度，上述导通路的中心线的长度在该范围内，则可评价为上述导通路是直管结构，并且能够可靠地获得流通电信号时一对一的响应，因此能够更优选使用各向异性导电性部件作为电子组件的检查用连接器或电连接部件。
并且，在本发明中，当上述导通路的两端从上述绝缘性基材的两面突出时，其突出的部分(图1(B)中由符号3a及3b表示的部分。以下，也称为“隆起部”。)的高度，优选为10～100nm，更优选为10～50nm。若隆起部的高度在该范围内，则与电子组件的电极(焊盘)部分的接合性得到提高。
在本发明中，上述导通路以通过上述绝缘性基材相互绝缘的状态存在，但其密度为200万个/mm2以上，优选为1000万个/mm2以上，更优选为5000万个/mm2以上，进一步优选为1亿个/mm2以上。
基于上述导通路的密度在该范围内，即使在进一步高度集成化的现在各向异性导电性部件也可作为半导体元件等电子组件的检查用连接器或电连接部件等而使用。
在本发明中，相邻的各导通路的中心之间距离(图1中由符号9表示的部分。以下，也称为“间距”。)优选为20～500nm，更优选为40～200nm，进一步优选为50～140nm。若间距在该范围内，则容易保持导通路直径与导通路间宽度(绝缘性的隔壁厚度)之间的平衡。
各向异性导电性部件中，如上所述，从能够维持高绝缘性且以高密度确保电的导通，而且，后述的残余应力松弛行程中能够容易松弛残余应力的理由考虑，上述绝缘性基材的厚度优选为1～1000μm，上述导通路的直径优选为5～500nm。
本发明的各向异性导电性部件的制造方法(以下，简称为“本发明的制造方法”。)为具备残余应力松弛工序的方法，所述残余应力松弛工序中，制备具有在由阳极氧化膜构成的绝缘性基材的多个微孔中填充导电性部件而成的多个导通路的上述各向异性导电性部件后，
获得实施松弛残余应力处理的各向异性导电性部件。
接着，示出本发明的各向异性导电性部件的制造方法的一例。
本发明的各向异性导电性部件的制造方法，优选具备：
阳极氧化处理工序，对铝基板进行阳极氧化；
贯穿化处理工序，在上述阳极氧化处理工序后，对通过上述阳极氧化产生的多个细孔进行贯穿而获得具有多个微孔的绝缘性基材；
导通路形成工序，在上述贯穿化处理工序后，在所得到的上述绝缘性基材上的上述多个微孔的内部填充导电性部件而形成多个导通路；及
残余应力松弛工序，在上述导通路形成工序后，获得实施松弛残余应力处理的各向异性导电性部件。
接着，对于本发明的制造方法，详细说明各处理工序。
[铝基板]
本发明的制造方法中使用的铝基板并无特别限定，作为其具体例，可列举纯铝板；以铝为主要成分含有微量异质元素的合金板；在低纯度的铝(例如，再利用材料)上蒸镀高纯度铝的基板；通过蒸镀及溅射等方法使高纯度铝包覆在硅晶圆、石英及玻璃等的表面的基板；及层压有铝的树脂基板等。
在本发明中，铝基板中，对于通过后述的阳极氧化处理工序设置阳极氧化膜的表面，铝纯度优选为99.5质量％以上，更优选为99.9质量％以上，进一步优选为99.99质量％以上。若铝纯度在上述范围内，则微孔排列的有序性变得充分。
并且，在本发明中，铝基板中实施后述的阳极氧化处理工序的表面优选预先实施脱脂处理及镜面精加工处理。
在此，对于热处理、脱脂处理及镜面精加工处理，可实施与专利文献1(日本专利公开2008-270158号公报)的[0044]～[0054]段所记载的各处理同样的处理。
[阳极氧化处理工序]
上述阳极氧化工序为通过在上述铝基板中实施阳极氧化处理而形成该铝基板表面具有微孔的氧化皮膜的工序。
本发明的制造方法中的阳极氧化处理可使用以往公知的方法，但从提高细孔排列的有序性且更可靠地保证平面方向的导电部的绝缘性的观点考虑，优选使用自我有序化法或恒压处理。
在此，对于阳极氧化处理的自我有序化法或恒压处理，可实施与专利文献1(日本专利公开2008-270158号公报)的[0056]～[0108]段及[图3]所记载的各处理同样的处理。
[贯穿化处理工序]
上述贯穿化处理工序为如下工序：在上述阳极氧化处理工序后，对通过上述阳极氧化产生的多个细孔进行贯穿而获得具有多个微孔的绝缘性基材。
作为上述贯穿化处理工序，具体而言，例如可列举：在上述阳极氧化处理工序后，溶解铝基板，并除去阳极氧化膜底部的方法；在上述阳极氧化处理工序后，切断铝基板及铝基板附近的阳极氧化膜的方法等。
在此，对于贯穿化处理工序中的这些方法，例如，可列举与专利文献1(日本专利公开2008-270158号公报)的[0110]～[0121]段、[图3]及[图4]所记载的各方法同样的方法。
通过该贯穿化处理工序，如图3(A)所示，获得具有沿厚度方向贯穿的多个微孔4的绝缘性基材2。如此获得的绝缘性基材2具有与上述的各向异性导电性部件中进行说明的基材相同的结构。
[导通路形成工序]
上述导通路形成工序为如下工序：在上述贯穿化处理工序后，在所获得的上述绝缘性基材上的多个微孔的内部填充导电性部件即金属而形成多个导通路。
在此，填充的金属与上述的各向异性导电性部件中进行说明的金属相同。
并且，在上述微孔中填充金属的方法，例如，可举出与专利文献1(日本专利公开2008-270158号公报)的[0123]～[0126]段及[图4]所记载的各方法同样的方法。
在此，在上述的贯穿化处理工序后，获得具有多个微孔的绝缘性基材，但该多个微孔的内周面，相对于绝缘性基材的厚度方向没有严格平行地延伸，例如，从绝缘性基材的一侧面侧越靠向另一侧面侧越向内侧稍稍倾斜等，呈现稍微不均匀的形状。因此，若通过上述的导通路形成工序在多个微孔的内部形成导通路，则在多个微孔的内周面与导通路的外周面之间产生的力根据其位置变得不均匀。
例如，当多个微孔的内周面从绝缘性基材的一侧面侧越靠向另一侧面侧越向内侧稍稍倾斜时，如图3(B)所示，在多个微孔的内周面与导通路的外周面之间产生的力从绝缘性基材的一侧面2a越靠近另一侧面2b变得越大。因此，通过绝缘性基材的厚度方向上的应力差产生残余应力，从而在绝缘性基材中产生对应于该残余应力的走形。
本发明中，通过后述的残余应力松弛工序来松弛该导通路形成工序中产生的残余应力。
通过该导通路形成工序，可获得具有导通路3的绝缘性基材2。
[表面平滑化处理]
在本发明的制造方法中，优选具备：在上述导通路形成工序后，通过化学机械研磨处理等对表面及背面进行平滑处理的表面平滑处理工序。
通过进行化学机械研磨(CMP：ChemicalMechanicalPolishing)处理，能够进行对填充金属后的表面及背面的平滑处理与附着于表面的多余金属的除去。
CMP处理中可使用FujimiIncorporated制的PNANERLITE-7000、HitachiChemicalCo，Ltd.制的GPXHSC800及AGC(SeimiChemical)CO.，LTD.制的CL-1000等CMP浆料。
另外，不希望对阳极氧化膜进行研磨，因此不优选使用层间绝缘膜或阻挡金属用浆料。
[修剪处理]
在本发明的制造方法中，当实施上述导通路形成工序或上述CMP处理时，在上述表面平滑处理工序后，优选具备修剪处理工序。
上述修剪处理工序为如下工序：实施上述导通路形成工序或上述CMP处理时，在上述表面平滑处理工序后，只部分除去各向异性导电性部件表面的绝缘性基材而使导通路突出。
在此，修剪处理只要是不溶解构成导通路的金属的条件，可通过与除去上述的阳极氧化膜底部时所使用的酸水溶液或碱水溶液接触的、例如浸渍法及喷雾法等来进行。尤其，修剪处理中优选使用易于管理溶解速度的磷酸。
通过该修剪工序，可获得具有图3(C)所示的多个导通路3的绝缘性基材2。
[残余应力松弛工序]
上述残余应力松弛工序为如下工序：在上述导通路形成工序后，实施松弛残余应力处理而获得上述各向异性导电性部件。在此，松弛残余应力处理是指将绝缘性基材的残余应力降低至200MPa以下的处理。
作为残余应力松弛工序，优选通过实施使多个微孔的内周面与多个导通路的外周面之间产生的力分散的处理而松弛残余应力。
例如，残余应力松弛工序中，通过烧成具有多个导通路的绝缘性基材，能够分散多个微孔的内周面与导通路的外周面之间产生的力。
在此，烧成的温度优选以50℃～600℃来进行，更优选以100℃～550℃来进行，进一步优选以150℃～400℃来进行。若烧成温度为50℃以上，则能够降低残余应力，若烧成温度为600℃以下，则能够抑制因过多的加热而正常部分等大幅变形的现象。
并且，上述残余应力松弛工序优选在对绝缘性基材的一侧面及另一侧面中的至少一侧施加荷载的状态下对绝缘性基材进行烧成。
在此，从处理性、与施加荷载时的绝缘性基材的粘附性及绝缘性基材的耐久性的观点考虑，上述荷载优选以50g/cm2～2000g/cm2的压力施加于绝缘性基材的一侧面及另一侧面中的至少一侧。并且，烧成温度与上述烧成温度相同，优选以50℃～600℃来进行，更优选以100℃～550℃来进行，进一步优选以150℃～400℃来进行。
如此，通过在对绝缘性基材的一侧面及另一侧面中的至少一侧施加荷载的状态下对绝缘性基材进行烧成，优选将残余应力降低至180MPa以下，更优选降低至165MPa以下。
具体而言，如图3(D)所示，对于通过上述的修剪工序得到的具有多个导通路3的绝缘性基材2的一侧面2a，用平板状的加压部20来施加荷载。此时，优选施加荷载直至因残余应力产生的绝缘性基材2的走形完全恢复为止。
接着，以在绝缘性基材2的一侧面2a施加荷载的状态进行烧成。如此，通过以绝缘性基材2的走形恢复的状态进行烧成，构成多个导通路3的金属分子再排列而多个导通路3的表面形状发生细微的变形。随着该多个导通路4的变形，在上述的导通路形成工序中多个微孔4的内周面与多个导通路3的外周面之间产生的不均匀的力被分散，从而该力在绝缘性基材2的厚度方向上均一化。此时，优选进行上述处理直至残余应力达到180MPa以下。由此，如图3(E)所示，能够修正绝缘性基材2的走形。
另外，上述残余应力松弛工序中的烧成可在大气中、真空状态下、氮气氛下及氩气氛下等进行，尤其，从防止构成导通路的金属氧化而高电阻化的观点考虑，优选在真空状态下、氮气氛下或氩气氛下进行。
并且，上述残余应力松弛工序中，通过在浸渍于液体中的状态下施加超声波振动，能够实施分散上述多个微孔的内周面与上述多个导通路的外周面之间产生的力的处理。
此时，优选以将整个通过上述修剪工序得到的具有多个导通路的绝缘性基材浸渍于液体中的状态施加超声波振动。并且，作为浸渍具有多个导通路的绝缘性基材的液体，例如，可使用水、水溶液及液体的有机化合物，优选使用如异丙醇(IPA)及甲基乙基酮(MEK)等液体的有机化合物。
并且，上述超声波振动优选以20kHz～100kHz来施加。若超声波振动为20kHz以上，则能够大幅降低残余应力，若超声波振动为100kHz以下，则能够抑制由过度振动引起的正常部分等损伤的现象。
并且，上述超声波振动优选施加10分钟以上，更优选为100分钟以上，进一步优选为150分钟以上。通过施加超声波振动10分钟以上，能够大幅降低残余应力。
通过该残余应力松弛工序，可获得残余应力被松弛的各向异性导电性部件。该各向异性导电性部件具有与上述的各向异性导电性部件中进行说明的部件相同的结构。
[电沉积处理]
在本发明的制造方法中，可具备：替代上述修剪处理工序或在上述修剪处理工序后，只对图3(B)所示的导通路3的表面进一步析出相同或相异的导电性金属的电沉积处理工序(图4)。
在本发明中，电沉积处理为也包含利用异种金属的电负性的差异的非电解电镀处理的处理。
在此，非电解电镀处理为在非电解电镀处理液(例如，在pH为1～9的含贵金属处理液中适当混合pH为6～13的还原剂处理液的液体)中浸渍的工序。
在本发明的制造方法中，上述修剪处理及上述电沉积处理优选在即将使用各向异性导电性部件之前实施。即将使用之前实施这些处理，由此构成隆起部部分的导通路的金属即将使用之前为止不会被氧化，因此优选。
[各向异性导电性接合封装体]
以下，对各向异性导电性接合封装体进行详细的说明。
利用本发明的各向异性导电性接合封装体的制造方法制造的各向异性导电性接合封装体为具有上述的各向异性导电性部件、及与多个导通路中的至少一个电连接的由导电原材料构成的连接部的封装体。
图5(A)是表示使用各向异性导电性接合封装体10的多芯片模块11的优选实施方式的一例的示意立体图。图5(B)是从图5(A)的多芯片模块11拔出各向异性导电性接合封装体10而图示的图。
图5(A)的多芯片模块11为用于在电路基板上安装而进行电连接的模块，且具备有基片(芯片)基板12、两个IC芯片13、及连接于各向异性导电性接合封装体10上的内插板14。
芯片基板12由印刷线路基板构成，印刷线路基板中未图示的电极通过未图示的配线与IC芯片13电连接。各向异性导电性接合封装体10配置在芯片基板12上，露出于各向异性导电部件1的绝缘性基材2的一侧面2a的导通路3的端部连接于平板状的电极15a(连接部)，并且露出于绝缘性基材2的另一侧面2b的导通路3的端部连接于平板状的电极15b(连接部)。并且，电极15a与内插板14内的内部配线连接，而电极15b经由芯片基板12的未图示的配线与IC芯片13连接。
如此，经由各向异性导电部件1能够沿厚度方向容易连接电极15a与电极15b，并能够层叠配置内插板14等。
各向异性导电性接合封装体10可以是沿厚度方向交替层叠由导电原材料构成的连接部与各向异性导电部件的多层结构，由此能够提高散热性且能够提高装置的可靠性。
[各向异性导电性接合封装体的制造方法]
本发明的各向异性导电性接合封装体的制造方法为具备连接部形成工序的方法，所述连接部形成工序中，在利用上述制造方法获得的各向异性导电性部件上涂布导电性材料而获得具有与多个导通路中的至少一个连接的连接部的各向异性导电性封装体。
作为导电性材料，具体而言，例如可使用金(Au)、银(Ag)、铜(Cu)、铝(Al)、镁(Mg)、镍(Ni)、ITO、钼(Mo)、鉄(Fe)、Pd(钯)、铍(Be)及铼(Re)中的任一种或两种以上的原材料。
接合方式并无特别限制，但从接合时的导电可靠性较高的观点考虑，优选压接接合，更优选加热压接接合。并且，也优选超声波接合。
[连接部的具体例]
连接部的具体例例如为电极，电极可以形成于任何部件上，但优选接合于上述的各向异性导电部件的一侧表面与另一侧表面，而且优选该电极为与内插板内的内部配线连接的电极。
内插板也称为转换基板或再配线基板，根据通过基板内的内部配线连接于其表面的外部电极的配置可任意设计电极的配置。电极以外的内插板的部件可利用硅晶圆、GaN基板等无机化合物、玻璃纤维含浸环氧树脂、聚酰亚胺树脂等各种塑料来制造。
内插板可接合于上述的各向异性导电性接合封装体的一侧面，但优选将各向异性导电性接合封装体作为中间层而以上下两层方式接合。
实施例
以下，示出实施例来具体说明本发明。但本发明并不限定于此。
(实施例1)
(A)镜面精加工处理(电解研磨处理)
将高纯度铝基板(SumitomoLightMetalIndustries，Ltd.制，纯度99.99质量％，厚度0.4mm)切割成10cm见方的面积以便能够进行阳极氧化处理，并使用以下组成的电解研磨液，在电压25V、液温65℃及液体流速3.0m/min的条件下实施电解研磨处理。
阴极使用碳电极，电源使用GP0110-30R(TakasagoLtd.制)。并且，电解液的流速使用旋涡式流量监控器FLM22-10PCW(ASONECorporation制)进行测量。
(电解研磨液组成)
·85质量％磷酸(WakoPureChemicalIndustries，Ltd.制试剂)660mL
·纯水160mL
·硫酸150mL
·乙二醇30mL
(B)阳极氧化处理工序
接着，在电解研磨处理后的铝基板上，按照日本专利公开2007-204802号公报所记载的顺序实施基于自我有序化法的阳极氧化处理。
在电解研磨处理后的铝基板上，用0.50mol/L草酸的电解液，在电压40V、液温15℃及液体流速3.0m/min的条件下，实施5个小时的预阳极氧化处理。
然后，实施将预阳极氧化处理后的铝基板在0.2mol/L铬酸酐及0.6mol/L磷酸的混合水溶液(液温：50℃)中浸渍12个小时的脱膜处理。
然后，用0.50mol/L草酸的电解液，在电压40V、液温15℃及液体流速3.0m/min的条件下，实施10个小时的再阳极氧化处理，得到膜厚为80μm的氧化皮膜。
另外，预阳极氧化处理及再阳极氧化处理中，均为阴极使用不锈钢电极而电源使用GP0110-30R(TakasagoLtd.制)。并且，冷却装置使用NeoCoolBD36(YamatoScientificCo.，Ltd.制)，搅拌加温装置使用成对搅拌器PS-100(EYELATokyoRikakikaiCo.，LTD.制)。而且，电解液的流速使用旋涡式流量监控器FLM22-10PCW(ASONECorporation制)进行测量。
(C)贯穿化处理工序
接着，通过在20℃下在20质量％氯化汞水溶液(升汞)中浸渍3小时而溶解铝基板，而且，通过在30℃下在5质量％磷酸中浸渍30分钟而除去阳极氧化膜的底部，制备由具有微孔的阳极氧化膜构成的结构体(绝缘性基材)。
(D)加热处理
接着，对上述中制得的结构体，以400℃温度实施1小时的加热处理。
(E)电极膜形成处理
接着，实施在上述加热处理后的氧化皮膜的一侧表面形成电极膜的处理。
即，将0.7g/L氯金酸水溶液涂布于一侧表面，并以140℃/1分钟的条件进行干燥，进而以500℃/1小时的条件进行烧成处理，制备镀金核。
然后，作为非电解电镀液使用PRECIOUSFABACG2000基本液/还原液(ELECTROPLATINGENGINEERSOFJAPANLtd.制)，并以50℃/1小时的条件进行浸渍处理，形成没有空隙的电极膜。
(F)导通路形成工序
接着，在形成有上述电极膜的面粘附铜电极，并将铜电极作为阴极且将白金作为正极而实施电解电镀处理。
以保持25℃的状态将硫酸铜/硫酸/盐酸＝200/50/15(g/L)的混合溶液用作电解液，并通过实施恒压脉冲电解，制备在微孔中填充铜而成的结构体(各向异性导电性部件)。
在此，使用YAMAMOTO-MSCo.，Ltd.制的电镀装置及HOKUTODENKOCORPORATION制的电源(HZ-3000)，在电镀液中进行循环伏安法而确认析出电位后，将皮膜侧的电位设定为-2V而进行恒压脉冲电解。并且，恒压脉冲电解的脉冲波形为方形波。具体而言，各电解处理之间设置40秒钟的停止时间来进行五次一次电解时间为60秒的电解处理，以使电解总处理时间达到300秒钟。
(G)表面平滑化处理工序
接着，对填充有金属的结构体的表面及背面实施CMP处理，对膜厚80μm的结构体从其两面各研磨15μm，由此除去形成于氧化皮膜上的电极膜，并且对氧化皮膜的表面及背面进行平滑化，从而得到膜厚50μm的结构体。
作为CMP浆料使用FUJIMIINCORPORATED制的PNANERLITE-7000。
CMP处理后，用FE-SEM观察结构体的表面，其结果呈填充金属的一部分从氧化皮膜的表面即将溢出的形状。
(H)修剪处理
接着，将CMP处理后的结构体浸渍于磷酸溶液中，并选择性溶解阳极氧化膜，由此使填充于微孔中的填充金属的圆柱突出而得到结构体。磷酸溶液使用与上述贯穿化处理相同的液体，处理时间设定为5分钟。
(I)残余应力松弛工序
接着，对修剪处理后的结构体，在大气环境下施加50g/cm2的荷载的状态下以210℃的温度进行45分钟的烧成，得到各向异性导电性部件。
(H)封装体工序
接着，对残余应力松弛工序后的各向异性导电性部件使用热压接装置(KITAGAWASEIKICO.，LTD.制，HVHC-PRESS，缸体面积201cm2)进行热压接试验。导电原材料使用铜，在压接温度为240℃、电极每单位面积的压接压力为50MPa以下、及压接时间为1分钟的条件下进行热压接，由此制备各向异性导电性接合封装体。
(实施例2～16)
除了按照第1表改变烧成温度与烧成气氛以外，根据与实施例1同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(实施例17)
除了以如下所示的方法进行导通路形成工序以外，根据与实施例1同样的方法制备了各向异性导电性部件。并且，在封装体工序中，除了导电性原材料使用镍以外，根据与实施例1同样的方法制备了各向异性导电性接合封装体。
[导通路形成工序]
在形成有电极膜的面粘附镍电极，将镍电极作为阴极且将白金作为正极而实施电解电镀处理。然后，以保持50℃的状态，将硫酸镍/氯化镍/硼酸＝300/60/40(g/L)的混合溶液用作电解液，通过进行恒流电解(5A/dm2)而进行金属填充。
(实施例18～24)
除了按照第1表改变烧成温度与烧成气氛以外，根据与实施例17同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(实施例25～27)
除了以如下所示的方法进行残余应力松弛工序以外，根据与实施例1同样的方法制备了各向异性导电性部件。
[残余应力松弛工序]
修剪处理后，在异丙醇(IPA)溶液中，分别施加150分钟、100分钟及10分钟的20～100kHz左右的超声波振动，由此制备了各向异性导电性部件及各向异性导电性接合封装体。
(实施例28～30)
除了以如下所示的方法进行残余应力松弛工序以外，根据与实施例17同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
[残余应力松弛工序]
修剪处理后，在异丙醇(IPA)溶液中，分别施加150分钟、100分钟及10分钟的20～100kHz左右的超声波振动，由此制备了各向异性导电性部件。
(实施例31)
在残余应力松弛工序中，除了不施加荷载而进行烧成以外，根据与实施例13同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(实施例32)
在残余应力松弛工序中，除了不施加荷载而进行烧成以外，根据与实施例16同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(实施例33)
在残余应力松弛工序中，除了不施加荷载而进行烧成以外，根据与实施例21同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(实施例34)
在残余应力松弛工序中，除了不施加荷载而进行烧成以外，根据与实施例24同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(比较例1)
除了残余应力松弛工序以外，根据与实施例1同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(比较例2)
除了残余应力松弛工序以外，根据与实施例17同样的方法制备了各向异性导电性部件及各向异性导电性接合封装体。
(评价方法)
残余应力利用X射线衍射装置(XRD，BrukerBioSpinK.K.制，D8DiscoverwithGADDS)并根据2θ·sin2ψ法算出残余应力。在电压/电流为45kV/110mA、X射线波长为CrKα射线、X射线照射直径为500μm及评价晶面为Cu(311)面或Ni(311)面的条件下进行测量。其结果如下述第1表所示。
对于龟裂数，制作10个各向异性导电性接合封装体的样品，利用微焦点X射线CT(ShimadzuCorporation制，SMX-160CTS)观察各向异性导电性接合封装体的内部结构，由此对各自的样品求出龟裂数，并算出龟裂数的平均值。其结果如下述第1表所示。
对于配线电阻值的不均，制作10个各向异性导电性接合封装体的样品，对每一样品测量30次配线电阻，从而算出所得到的电阻值(Ω)的标准偏差。标准偏差越小，配线时越不会发生故障，且各向异性导电性接合封装体的产品率变得更好。对于配线电阻值的测量，通过研磨各向异性导电膜的截面而确认与一个导通路电连接，并使用能够确认其电连接的各向异性导电性接合封装体来测量直流电压与电流，算出电阻值。其结果如下述第1表所示。
[表1]
第一表
从第1表所示的结果可知，进行残余应力松弛工序的实施例1～34与比较例1及2相比，残余应力及龟裂数下降，能够抑制绝缘性基材的破损。
尤其，在残余应力松弛工序中在施加荷载的状态下进行烧成的实施例1～24与不施加荷载而进行烧成的实施例31～34相比，残余应力大幅下降，由此可知在施加荷载的状态下进行烧成大大有助于残余应力的下降。
并且，在残余应力松弛工序中施加超声波振动的实施例25～30与不施加超声波的比较例1及2相比，残余应力大幅下降，由此可知施加超声波大大有助于残余应力的下降。
并且，在残余应力松弛工序中在施加荷载的状态下进行烧成的实施例1～24中，在烧成气氛、导通路的金属种类及荷载的条件相同的情况下进行比较时，烧成温度越是高温残余应力越下降，由此可知烧成温度大大有助于残余应力的下降。
并且，在残余应力松弛工序中施加超声波振动的实施例25～30中，在烧成气氛及导通路的金属种类的条件相同的情况下进行比较时，施加超声波振动的时间越长残余应力越下降，由此可知施加超声波振动的时间大大有助于残余应力的下降。
并且，在残余应力松弛工序中进行烧成的实施例1～24中，不依赖于烧成气氛的差异而残余应力降低至180MPa以下，由此可知不管大气、氮、氩及真空中任意的烧成气氛也不会妨碍残余应力的松弛。
并且，实施例1～30中，不依赖于导通路的金属种类的差异而残余应力降低至180MPa以下，由此可知即使将铜及镍中的任意金属使用于导通路中也不会妨碍残余应力的松弛。
符号说明
1-各向异性导电性部件，2-绝缘性基材，2a-绝缘性基材的一侧面，2b-绝缘性基材的另一侧面，3-导通路，4-微孔，4a、4b-突出部，5-基材内导通部，6-绝缘性基材的厚度，7-导通路之间的宽度，8-导通路的直径，9-导通路的中心之间距离(间距)，10-各向异性导电性接合封装体，11-多芯片模块，12-芯片基板，13-IC芯片，14-内插板，15a、15b-电极，101、102、104、105、107、108-微孔，103、106、109-圆。

Claims (10)

1.一种各向异性导电性部件的制造方法，
所述制造方法具备残余应力松弛工序，所述残余应力松弛工序中，制备具有在由阳极氧化膜构成的绝缘性基材的多个微孔中填充导电性部件而成的多个导通路的各向异性导电性部件之后，
获得实施松弛残余应力处理的各向异性导电性部件。
2.根据权利要求1所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序包括对所述绝缘性基材进行烧成的工序。
3.根据权利要求2所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序为在对所述绝缘性基材的一侧面及另一侧面中的至少一侧施加荷载的状态下对所述绝缘性基材进行烧成的工序。
4.根据权利要求3所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序中的荷载是以50g/cm2～2000g/cm2的压力来施加。
5.根据权利要求2～4中任一项所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序中的烧成是以50℃～600℃的温度来进行。
6.根据权利要求2～5中任一项所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序中的烧成是在真空状态下、氮气氛下或氩气氛下进行。
7.根据权利要求1所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序为在浸渍于液体中的状态下施加超声波振动的工序。
8.根据权利要求7所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序为以20kHz～100kHz来施加所述超声波振动的工序。
9.根据权利要求7或8所述的各向异性导电性部件的制造方法，其中，
所述残余应力松弛工序为施加10分钟以上所述超声波振动的工序。
10.一种各向异性导电性接合封装体的制造方法，
所述制造方法具备连接部形成工序，所述连接部形成工序中，在利用权利要求1～9中任一项所述的各向异性导电性部件的制造方法获得的各向异性导电性部件上涂布导电性材料，从而获得具有与多个导通路中的至少一个连接的连接部的各向异性导电性接合封装体。
CN201480041699.4A 2013-07-22 2014-07-18 各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法 Pending CN105431987A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013151603 2013-07-22
JP2013-151603 2013-07-22
PCT/JP2014/069239 WO2015012234A1 (ja) 2013-07-22 2014-07-18 異方導電性部材の製造方法および異方導電性接合パッケージの製造方法

Publications (1)

Publication Number Publication Date
CN105431987A true CN105431987A (zh) 2016-03-23

Family

ID=52393273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480041699.4A Pending CN105431987A (zh) 2013-07-22 2014-07-18 各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法

Country Status (6)

Country Link
US (1) US20160138180A1 (zh)
EP (1) EP3026764A4 (zh)
JP (2) JP6030241B2 (zh)
KR (1) KR101795538B1 (zh)
CN (1) CN105431987A (zh)
WO (1) WO2015012234A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110261020A (zh) * 2019-06-18 2019-09-20 浙江工业大学 适用于测量非等轴残余应力的四压头组件
CN110317944A (zh) * 2019-06-27 2019-10-11 中国科学院宁波材料技术与工程研究所 残余应力消除装置
CN110997986A (zh) * 2017-07-18 2020-04-10 Imec 非营利协会 多孔固体材料和制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098865A1 (ja) * 2014-12-19 2016-06-23 富士フイルム株式会社 多層配線基板
WO2018145287A1 (en) 2017-02-09 2018-08-16 Huawei Technologies Co., Ltd. Metal housing connector
JP6773884B2 (ja) * 2017-02-28 2020-10-21 富士フイルム株式会社 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
KR102361397B1 (ko) * 2019-01-21 2022-02-10 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
JP7100166B2 (ja) * 2019-02-15 2022-07-12 富士フイルム株式会社 陽極酸化処理方法および異方導電性部材の製造方法
KR102606892B1 (ko) * 2021-06-15 2023-11-29 (주)포인트엔지니어링 검사 소켓용 지지 플레이트, 검사 소켓용 소켓핀 및 이들을 구비하는 검사 소켓
CN115615591B (zh) * 2022-08-16 2023-07-21 哈尔滨工业大学 基于多晶元空气耦合换能器的平面应力超声测量方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3120975A1 (de) * 1981-05-26 1982-12-16 Eberhard 7121 Freudental Keller Verfahren zur herstelung eloxierter druckbleche
JPH0277597A (ja) * 1988-09-12 1990-03-16 Nippon Mining Co Ltd リフローめっき材の製造方法
EP2399694A1 (en) * 2009-02-17 2011-12-28 FUJIFILM Corporation Metal member

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH0547428A (ja) * 1991-08-12 1993-02-26 Ricoh Co Ltd 異方性導電膜およびそれを用いた電子部品の接続方法
JP2004174630A (ja) * 2002-11-26 2004-06-24 Niigata Tlo:Kk 超音波照射による残留引張応力除去と圧縮応力付与方法及びその装置
JP2007204802A (ja) 2006-01-31 2007-08-16 Fujifilm Corp 構造体の製造方法
JP5043617B2 (ja) 2007-03-27 2012-10-10 富士フイルム株式会社 異方導電性部材およびその製造方法
JP2009132974A (ja) * 2007-11-30 2009-06-18 Fujifilm Corp 微細構造体
JP2009244244A (ja) * 2008-03-14 2009-10-22 Fujifilm Corp プローブカード
JP5435484B2 (ja) 2010-03-24 2014-03-05 富士フイルム株式会社 金属充填微細構造体の製造方法
JP2012078222A (ja) * 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法
JP5694888B2 (ja) * 2011-09-26 2015-04-01 富士フイルム株式会社 異方導電性部材およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3120975A1 (de) * 1981-05-26 1982-12-16 Eberhard 7121 Freudental Keller Verfahren zur herstelung eloxierter druckbleche
JPH0277597A (ja) * 1988-09-12 1990-03-16 Nippon Mining Co Ltd リフローめっき材の製造方法
EP2399694A1 (en) * 2009-02-17 2011-12-28 FUJIFILM Corporation Metal member

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110997986A (zh) * 2017-07-18 2020-04-10 Imec 非营利协会 多孔固体材料和制备方法
CN110261020A (zh) * 2019-06-18 2019-09-20 浙江工业大学 适用于测量非等轴残余应力的四压头组件
CN110317944A (zh) * 2019-06-27 2019-10-11 中国科学院宁波材料技术与工程研究所 残余应力消除装置

Also Published As

Publication number Publication date
KR101795538B1 (ko) 2017-11-08
EP3026764A1 (en) 2016-06-01
KR20160023844A (ko) 2016-03-03
US20160138180A1 (en) 2016-05-19
JP2017022126A (ja) 2017-01-26
JP6166826B2 (ja) 2017-07-19
JPWO2015012234A1 (ja) 2017-03-02
EP3026764A4 (en) 2016-11-16
JP6030241B2 (ja) 2016-11-24
WO2015012234A1 (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
CN105431987A (zh) 各向异性导电性部件的制造方法及各向异性导电性接合封装体的制造方法
US8516690B2 (en) Anisotropic conductive joint package
TWI642068B (zh) 微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法
JP5752741B2 (ja) 多層基板および半導体パッケージ
US20110311800A1 (en) Microstructure and microstructure production method
CN103140762A (zh) 具有连接的电路板的结构和连接电路板的方法
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
US20130048350A1 (en) Base member
US10249563B2 (en) Multilayer wiring substrate
JP6600285B2 (ja) 多層配線基板の製造方法
TWI754053B (zh) 被處理構件的製造方法及積層體
JPWO2015045469A1 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
KR20230121857A (ko) 도금액, 및, 금속 충전 구조체의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20180907

AD01 Patent right deemed abandoned