JP6166826B2 - 異方導電性部材の製造方法 - Google Patents

異方導電性部材の製造方法 Download PDF

Info

Publication number
JP6166826B2
JP6166826B2 JP2016170735A JP2016170735A JP6166826B2 JP 6166826 B2 JP6166826 B2 JP 6166826B2 JP 2016170735 A JP2016170735 A JP 2016170735A JP 2016170735 A JP2016170735 A JP 2016170735A JP 6166826 B2 JP6166826 B2 JP 6166826B2
Authority
JP
Japan
Prior art keywords
anisotropic conductive
conductive member
residual stress
base material
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016170735A
Other languages
English (en)
Other versions
JP2017022126A (ja
Inventor
佑介 小沢
佑介 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JP2017022126A publication Critical patent/JP2017022126A/ja
Application granted granted Critical
Publication of JP6166826B2 publication Critical patent/JP6166826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/18After-treatment, e.g. pore-sealing
    • C25D11/24Chemical after-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/006Nanostructures, e.g. using aluminium anodic oxidation templates [AAO]
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/045Anodisation of aluminium or alloys based thereon for forming AAO templates
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/18After-treatment, e.g. pore-sealing
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/18After-treatment, e.g. pore-sealing
    • C25D11/20Electrolytic after-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/06Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C25D11/10Anodisation of aluminium or alloys based thereon characterised by the electrolytes used containing organic acids
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/16Pretreatment, e.g. desmutting
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Non-Insulated Conductors (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)

Description

本発明は、異方導電性部材の製造方法に関する。
異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品を接続するための電気的接続部材や半導体素子等の電子部品を機能検査するための検査用コネクタ等として広く使用されている。
例えば、特許文献1には、「絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で絶縁性基材を厚み方向に貫通し、かつ、各導通路の一端が絶縁性基材の一方の面において露出し、各導通路の他端が絶縁性基材の他方の面において露出した状態で設けられる異方導電性部材であって、導通路の密度が200万個/mm2以上であり、絶縁性基材がマイクロポアを有するアルミニウム基板の陽極酸化膜からなる構造体である、異方導電性部材。」が開示されている。
また、特許文献2には、「貫通孔(マイクロポア)への金属(導通路)の仮想充填率が100%よりも大きくなるように、電解めっき処理により貫通孔へ金属を充填する工程、および、電解めっき処理によって絶縁性基材の表面に付着した金属を研磨処理により除去する工程を有し、貫通孔内部に充填される金属の平均結晶粒子径と、絶縁性基材の表面に付着する金属の平均結晶粒子径と、の差が20nm以下となるように電解めっき処理を実施することを特徴とする金属充填微細構造体(異方導電性部材)の製造方法。」が開示されている。
特開2008−270158号公報 特開2011−202194号公報
しかしながら、特許文献1の異方導電性部材では、その製造工程において、例えば絶縁性基材を貫通するように複数の導通路を設ける際に、内部に残留応力が蓄積されており、外部から熱などのエネルギーが加えられることにより絶縁性基材が破損するおそれがある。このため、例えば、異方導電性部材に電子部品を接続するための配線を形成すると、配線形成時の熱により破損(例えば、クラック等)が生じ、実装品の得率の低下を招くといった問題があった。
そこで、絶縁性基材の破損を抑制するために、特許文献2では、残留応力が大きく発生しないように異方導電性部材の製造を行っている。
本発明は、特許文献2と同様、絶縁性基材の破損を抑制することができる異方導電性部材の製造方法を提供することを課題とする。
本発明者は、上記課題を達成すべく鋭意検討した結果、導通路を形成した後に残留応力を緩和する処理を施すことにより、絶縁性基材の破損を抑制することを見出し、本発明を完成させた。
すなわち、本発明は、以下の構成の異方導電性部材の製造方法を提供する。
(1) 陽極酸化膜からなる絶縁性基材の複数のマイクロポアに導電性部材が充填された複数の導通路を有する異方導電性部材を作製した後に、
残留応力を緩和する処理を施した異方導電性部材を得る残留応力緩和工程を具備し、
前記残留応力緩和工程は、液体に浸しつつ超音波振動を与える工程である異方導電性部材の製造方法。
(2) 残留応力緩和工程は、超音波振動を20kHz〜100kHzで与える工程である(1)に記載の異方導電性部材の製造方法。
(3) 残留応力緩和工程は、超音波振動を10分以上与える工程である(1)または(2)に記載の異方導電性部材の製造方法。
本発明によれば、絶縁性基材の破損を抑制することができる異方導電性部材の製造方法を提供することができる。
異方導電性部材の好適な実施形態の一例を示す簡略図であり、図1(A)は正面図、図1(B)は図1(A)の切断面線Ib−Ibからみた断面図である。 マイクロポアの規則化度を算出する方法の説明図である。 本発明の異方導電性部材の製造方法の一例を説明する断面図である。 電着処理を施した異方導電性部材を示す断面図である。 異方導電性接合パッケージの一例を示す図である。
以下に、本発明の異方導電性部材の製造方法および異方導電性接合パッケージの製造方法を詳細に説明する。
本発明の異方導電性部材の製造方法において、後述する残留応力緩和行程に用いられる異方導電性部材は、陽極酸化膜からなる絶縁性基材の複数のマイクロポアに導電性部材が充填された複数の導通路を有する異方導電性部材である。
次に、この異方導電性部材について、図1を用いて説明する。
図1は、異方導電性部材の好適な実施態様の一例を示す簡略図であり、図1(A)は正面図、図1(B)は図1(A)の切断面線Ib−Ibからみた断面図である。
異方導電性部材1は、絶縁性基材2および導電性部材からなる複数の導通路3を具備するものである。
絶縁性基材2は、厚み方向Zに貫通する複数のマイクロポア4を有し、この複数のマイクロポア4内に複数の導通路3が充填されている。
複数の導通路3は、少なくとも絶縁性基材2の一方の面から他方の面まで複数のマイクロポア4内に設けられるが、図1(B)に示すように、各導通路3の一端が絶縁性基材2の一方の面2aから突出し、各導通路3の他端が絶縁性基材2の他方の面2bから突出した状態でマイクロポア4内に設けられるのが好ましい。即ち、各導通路3の両端は、絶縁性基材の主面である2aおよび2bから突出する各突出部3aおよび3bを有するのが好ましい。
次に、絶縁性基材および導通路について、材料、寸法、形成等を詳細に説明する。
[絶縁性基材]
異方導電性部材を構成する上記絶縁性基材は、マイクロポアを有するアルミニウム基板の陽極酸化膜からなる構造体であり、平面方向の絶縁性を保つように機能する。
本発明においては、上記絶縁性基材の厚み(図1(B)においては符号6で表される部分の全ての厚み)は、1〜1000μmの範囲内であるのが好ましく、5〜500μmの範囲内であるのがより好ましく、10〜300μmの範囲内であるのが更に好ましい。絶縁性基材の厚みが1μm以上であると絶縁性基材の取り扱いが良好であり、絶縁性基材の厚みが1000μm以下であると後述する異方導電性部材の製造方法において残留応力を容易に緩和することができる。
本発明においては、平面方向に配置された複数の導通路間の絶縁性をより確実に担保し且つ部分的に応力が不均一化することを抑制する観点から、上記マイクロポアについて下記式(i)により定義される規則化度が50%以上であるのが好ましく、70%以上であるのがより好ましく、80%以上であるのが更に好ましい。
規則化度(%)=B/A×100 (i)
上記式(i)中、Aは、測定範囲におけるマイクロポアの全数を表す。Bは、一のマイクロポアの重心を中心とし、他のマイクロポアの縁に内接する最も半径が短い円を描いた場合に、その円の内部に上記一のマイクロポア以外のマイクロポアの重心を6個含むことになる上記一のマイクロポアの測定範囲における数を表す。
図2は、ポアの規則化度を算出する方法の説明図である。図2を用いて、上記式(1)をより具体的に説明する。
図2(A)に示されるマイクロポア101は、マイクロポア101の重心を中心とし、他のマイクロポアの縁に内接する最も半径が短い円103(マイクロポア102に内接している。)を描いた場合に、円3の内部にマイクロポア101以外のマイクロポアの重心を6個含んでいる。したがって、マイクロポア101は、Bに算入される。
図2(B)に示されるマイクロポア104は、マイクロポア104の重心を中心とし、他のマイクロポアの縁に内接する最も半径が短い円106(マイクロポア105に内接している。)を描いた場合に、円106の内部にマイクロポア104以外のマイクロポアの重心を5個含んでいる。したがって、マイクロポア104は、Bに算入されない。
また、図2(B)に示されるマイクロポア107は、マイクロポア107の重心を中心とし、他のマイクロポアの縁に内接する最も半径が短い円109(マイクロポア108に内接している。)を描いた場合に、円109の内部にマイクロポア107以外のマイクロポアの重心を7個含んでいる。したがって、マイクロポア107は、Bに算入されない。
また、後述する導通路を直管構造とする観点から、上記マイクロポアが分岐構造を有しないこと、即ち、陽極酸化膜の一方の表面の単位面積あたりのマイクロポア数Aと、別表面の単位面積あたりのマイクロポア数Bの比率が、A/B=0.90〜1.10であるのが好ましく、A/B=0.95〜1.05であるのがより好ましく、A/B=0.98〜1.02であるのが特に好ましい。
また、本発明においては、上記絶縁性基材における上記導通路間の幅(図1(B)においては符号7で表される部分)は、10nm以上であるのが好ましく、20〜200nmであるのがより好ましい。絶縁性基材における導通路間の幅がこの範囲であると、絶縁性基材が絶縁性の隔壁として十分に機能する。
本発明においては、上記絶縁性基材は、例えば、アルミニウム基板を陽極酸化し、陽極酸化により生じたマイクロポアを貫通化することにより製造することができる。なお、アルミニウムの陽極酸化膜の素材であるアルミナは、従来公知の異方導電性フィルム等を構成する絶縁性基材(例えば、熱可塑性エラストマー等)と同様、電気抵抗率は1014Ω・cm程度である。
ここで、陽極酸化および貫通化の処理工程については、後述する本発明の異方導電性部材の製造方法において詳述する。
[導通路]
異方導電性部材を構成する上記導通路は、導電性部材からなるものであり、絶縁性基材の厚み方向に電気を導通する導通路として機能する。
上記導電性部材は、電気抵抗率が103Ω・cm以下の材料であれば特に限定されず、その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)、インジウムがドープされたスズ酸化物(ITO)等が好適に例示される。
中でも、電気伝導性の観点から、銅、金、アルミニウム、ニッケルが好ましく、銅、金がより好ましい。また、後述する残留応力緩和工程において残留応力を容易に緩和できる理由から、銅およびニッケルが好ましい。
また、コストの観点から、導通路の上記絶縁性基材の両面から露出した面や突出した面(以下、「端面」ともいう。)の表面だけが金で形成されるのがより好ましい。
本発明においては、上記導通路は柱状であり、その全ての導通路の直径(図1(B)においては符号8で表される部分)は5〜500nmの範囲内であるのが好ましく、20〜400nmの範囲内であるのがより好ましく、40〜200nmの範囲内であるのが更に好ましく、50〜100nmの範囲内であるのが特に好ましい。導通路の直径がこの範囲であると、電気信号を流した際に十分な応答が得ることができるため、異方導電性部材を電子部品の電気的接続部材や検査用コネクタとして、より好適に用いることができる。また、絶縁性基材の厚みが500nm以下であると、後述する残留応力緩和行程において残留応力を容易に緩和することができる。
また、本発明においては、上記絶縁性基材の厚みに対する上記導通路の中心線の長さ(長さ/厚み)は1.0〜1.2であるのが好ましく、1.0〜1.05であるのがより好ましい。上記絶縁性基材の厚みに対する上記導通路の中心線の長さがこの範囲であると、上記導通路が直管構造であると評価でき、電気信号を流した際に1対1の応答を確実に得ることができるため、異方導電性部材を電子部品の検査用コネクタや電気的接続部材として、より好適に用いることができる。
また、本発明においては、上記導通路の両端が上記絶縁性基材の両面から突出している場合、その突出した部分(図1(B)においては符号3aおよび3bで表される部分。以下、「バンプ」ともいう。)の高さは、10〜100nmであるのが好ましく、10〜50nmであるのがより好ましい。バンブの高さがこの範囲であると、電子部品の電極(パッド)部分との接合性が向上する。
本発明においては、上記導通路は上記絶縁性基材によって互いに絶縁された状態で存在するものであるが、その密度は200万個/mm2以上であり、1000万個/mm2以上であるのが好ましく、5000万個/mm2以上であるのがより好ましく、1億個/mm2以上であるのが更に好ましい。
上記導通路の密度がこの範囲にあることにより、異方導電性部材は高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタや電気的接続部材等として使用することができる。
本発明においては、隣接する各導通路の中心間距離(図1においては符号9で表される部分。以下、「ピッチ」ともいう。)は、20〜500nmであるのが好ましく、40〜200nmであるのがより好ましく、50〜140nmであるのが更に好ましい。ピッチがこの範囲であると、導通路直径と導通路間の幅(絶縁性の隔壁厚)とのバランスがとりやすい。
異方導電性部材は、上述したように、高い絶縁性を維持しつつ高密度で電気の導通が確保でき、さらに後述する残留応力緩和行程において残留応力を容易に緩和できるという理由から、上記絶縁性基材の厚みは1〜1000μmであるのが好ましく、上記導通路の直径は5〜500nmであるのが好ましい。
本発明の異方導電性部材の製造方法(以下、単に「本発明の製造方法」ともいう。)は、陽極酸化膜からなる絶縁性基材の複数のマイクロポアに導電性部材が充填された複数の導通路を有する上述の異方導電性部材を作製した後に、
残留応力を緩和する処理を施した異方導電性部材を得る残留応力緩和工程を具備する異方導電性部材の製造方法である。
次に、本発明の異方導電性部材の製造方法の一例を示す。
本発明の異方導電性部材の製造方法は、
アルミニウム基板を陽極酸化する陽極酸化処理工程、
上記陽極酸化処理工程の後に、上記陽極酸化により生じた複数の細孔を貫通化して、複数のマイクロポアを有する絶縁性基材を得る貫通化処理工程、
上記貫通化処理工程の後に、得られた上記絶縁性基材における上記複数のマイクロポアの内部に導電性部材を充填して複数の導通路を形成する導通路形成工程、および、
上記導通路形成工程の後に、残留応力を緩和する処理を施した異方導電性部材を得る残留応力緩和工程を具備することが好ましい。
次に、本発明の製造方法について各処理工程を詳述する。
[アルミニウム基板]
本発明の製造方法に用いられるアルミニウム基板は、特に限定されず、その具体例としては、純アルミニウム板;アルミニウムを主成分とし微量の異元素を含む合金板;低純度のアルミニウム(例えば、リサイクル材料)に高純度アルミニウムを蒸着させた基板;シリコンウエハー、石英、ガラス等の表面に蒸着、スパッタ等の方法により高純度アルミニウムを被覆させた基板;アルミニウムをラミネートした樹脂基板;等が挙げられる。
本発明においては、アルミニウム基板のうち、後述する陽極酸化処理工程により陽極酸化膜を設ける表面は、アルミニウム純度が、99.5質量%以上であるのが好ましく、99.9質量%以上であるのがより好ましく、99.99質量%以上であるのが更に好ましい。アルミニウム純度が上記範囲であると、マイクロポア配列の規則性が十分となる。
また、本発明においては、アルミニウム基板のうち後述する陽極酸化処理工程を施す表面は、あらかじめ脱脂処理および鏡面仕上げ処理が施されるのが好ましい。
ここで、熱処理、脱脂処理および鏡面仕上げ処理については、特許文献1(特開2008−270158号公報)の[0044]〜[0054]段落に記載された各処理と同様の処理を施すことができる。
[陽極酸化処理工程]
上記陽極酸化工程は、上記アルミニウム基板に陽極酸化処理を施すことにより、該アルミニウム基板表面にマイクロポアを有する酸化皮膜を形成する工程である。
本発明の製造方法における陽極酸化処理は、従来公知の方法を用いることができるが、細孔配列の規則性を高くし、平面方向の導電部の絶縁性をより確実に担保する観点から、自己規則化法や定電圧処理を用いるのが好ましい。
ここで、陽極酸化処理の自己規則化法や定電圧処理については、特許文献1(特開2008−270158号公報)の[0056]〜[0108]段落および[図3]に記載された各処理と同様の処理を施すことができる。
[貫通化処理工程]
上記貫通化処理工程は、上記陽極酸化処理工程の後に、上記陽極酸化により生じた複数の細孔を貫通化して、複数のマイクロポアを有する絶縁性基材を得る工程である。
上記貫通化処理工程としては、具体的には、例えば、上記陽極酸化処理工程の後に、アルミニウム基板を溶解し、陽極酸化膜の底部を除去する方法;上記陽極酸化処理工程の後に、アルミニウム基板およびアルミニウム基板近傍の陽極酸化膜を切断する方法;等が挙げられる。
ここで、貫通化処理工程におけるこれらの方法については、例えば、特許文献1(特開2008−270158号公報)の[0110]〜[0121]段落ならびに[図3]および[図4]に記載された各方法と同様の方法が挙げられる。
この貫通化処理工程により、図3(A)に示すように、厚み方向に貫通する複数のマイクロポア4を有する絶縁性基材2が得られる。このようにして得られた絶縁性基材2は、上述した異方導電性部材において説明したものと同様の構成を有する。
[導通路形成工程]
上記導通路形成工程は、上記貫通化処理工程の後に、得られた上記絶縁性基材における複数のマイクロポアの内部に導電性部材である金属を充填して複数の導通路を形成する工程である。
ここで、充填する金属は、上述した異方導電性部材において説明したものと同様である。
また、上記マイクロポアに金属を充填する方法は、例えば、特許文献1(特開2008−270158号公報)の[0123]〜[0126]段落および[図4]に記載された各方法と同様の方法が挙げられる。
ここで、上記の貫通化処理工程後に複数のマイクロポアを有する絶縁性基材が得られたが、この複数のマイクロポアの内周面は、絶縁性基材の厚さ方向に対して厳密には平行に延びておらず、例えば、絶縁性基材の一方の面側から他方の面側に向かうほど少し内側に傾斜するなど、僅かに不均一な形状となっている。このため、上記の導通路形成工程により複数のマイクロポアの内部に導通路を形成すると、複数のマイクロポアの内周面と導通路の外周面との間で生じる力が、その位置によって不均一となる。
例えば、複数のマイクロポアの内周面が、絶縁性基材の一方の面側から他方の面側に向かうほど少し内側に傾斜している場合には、図3(B)に示すように、複数のマイクロポアの内周面と導通路の外周面との間に生じる力は、絶縁性基材の一方の面2aから他方の面2bに近くなるほど大きくなる。このため、絶縁性基材の厚さ方向における応力差により残留応力が生じ、この残留応力に応じた歪が絶縁性基材に生じることになる。
本発明では、後述する残留応力緩和工程により、この導通路形成工程で生じた残留応力を緩和するものである。
この導通路形成工程により、導通路3を有する絶縁性基材2が得られる。
[表面平滑化処理]
本発明の製造方法においては、上記導通路形成工程の後に、化学機械研磨処理などによって表面および裏面を平滑化する表面平滑処理工程を具備するのが好ましい。
化学機械研磨(CMP:Chemical Mechanical Polishing)処理を行うことにより、金属を充填させた後の表面および裏面の平滑化と表面に付着した余分な金属を除去することができる。
CMP処理には、株式会社フジミインコーポレイテッド社製のPNANERLITE−7000、日立化成株式会社製のGPX HSC800、旭硝子(セイミケミカル)株式会社製のCL−1000等のCMPスラリーを用いることができる。
なお、陽極酸化膜を研磨したくないので、層間絶縁膜やバリアメタル用のスラリーを用いるのは好ましくない。
[トリミング処理]
本発明の製造方法においては、上記導通路形成工程または上記CMP処理を施した場合は上記表面平滑処理工程の後に、トリミング処理工程を具備するのが好ましい。
上記トリミング処理工程は、上記導通路形成工程または上記CMP処理を施した場合は上記表面平滑処理工程の後に、異方導電性部材表面の絶縁性基材のみを一部除去し、導通路を突出させる工程である。
ここで、トリミング処理は、導通路を構成する金属を溶解しない条件であれば、上述した陽極酸化膜の底部を除去する際に用いられた酸水溶液またはアルカリ水溶液に接触させる、例えば浸せき法およびスプレー法などにより行うことができる。特に、トリミング処理には、溶解速度を管理しやすいリン酸を用いるのが好ましい。
このトリミング工程により、図3(C)に示される複数の導通路3を有する絶縁性基材2が得られる。
[残留応力緩和工程]
上記残留応力緩和工程は、上記導通路形成工程の後に、残留応力を緩和する処理を施して上記異方導電性部材を得る工程である。ここで、残留応力を緩和する処理とは、絶縁性基材の残留応力を200MPa以下まで低下させる処理のことをいう。
残留応力緩和工程としては、複数のマイクロポアの内周面と複数の導通路の外周面との間に生じる力を分散させる処理を施すことにより、残留応力を緩和することが好ましい。
例えば、残留応力緩和工程は、複数の導通路を有する絶縁性基材を焼成することにより、複数のマイクロポアの内周面と導通路の外周面との間に生じる力を分散させることができる。
ここで、焼成の温度は、50℃〜600℃で行われるのが好ましく、100℃〜550℃で行われるのがより好ましく、150℃〜400℃で行われるのがさらに好ましい。焼成温度が50℃以上であると、残留応力を低下させることができ、焼成温度が600℃以下であると、過剰な加熱により正常な部分などが大きく変形することを抑制することができる。
また、上記残留応力緩和工程は、絶縁性基材の一方の面および他方の面の少なくとも一方に荷重を加えつつ絶縁性基材を焼成することが好ましい。
ここで、上記荷重は、ハンドリング性、荷重時の絶縁性基材との密着性および絶縁性基材の耐久性の観点から、50g/cm2〜2000g/cm2の圧力で絶縁性基材の一方の面および他方の面の少なくとも一方に加えることが好ましい。また、焼成温度は、上記の焼成温度と同じく、50℃〜600℃で行われるのが好ましく、100℃〜550℃で行われるのがより好ましく、150℃〜400℃で行われるのがさらに好ましい。
このように、絶縁性基材の一方の面および他方の面の少なくとも一方に荷重を加えつつ絶縁性基材を焼成することで、残留応力を180MPa以下まで低下させることが好ましく、165MPa以下まで低下させることがより好ましい。
具体的には、図3(D)に示すように、上記のトリミング工程により得られた複数の導通路3を有する絶縁性基材2の一方の面2aに対して、平板状の加圧部20で荷重を加える。この時、残留応力により生じた絶縁性基材2の歪が完全に戻るまで荷重を加えることが好ましい。
続いて、絶縁性基材2の一方の面2aに荷重を加えた状態で焼成を行う。このように、絶縁性基材2の歪を戻した状態で焼成を行うことにより、複数の導通路3を構成する金属分子が再配列されて複数の導通路3の表面形状に微小な変形が生じる。この複数の導通路4の変形に伴って、上記の導通路形成工程において複数のマイクロポア4の内周面と複数の導通路3の外周面との間に生じた不均一な力が分散されて、その力が絶縁性基材2の厚さ方向に均一化される。この時、残留応力が180MPa以下になるまで上記の処理を行うことが好ましい。これにより、図3(E)に示すように、絶縁性基材2の歪を修正することができる。
なお、上記残留応力緩和工程における焼成は、大気中、真空状態下、窒素雰囲気下およびアルゴン雰囲気下などにおいて行うことができ、特に、導通路を構成する金属が酸化して高抵抗化するのを防止する観点から、真空状態下、窒素雰囲気下またはアルゴン雰囲気下において行うことが好ましい。
また、上記残留応力緩和工程は、液体に浸しつつ超音波振動を与えることにより、上記複数のマイクロポアの内周面と上記複数の導通路の外周面との間に生じる力を分散させる処理を施すこともできる。
この時、上記トリミング工程により得られた複数の導通路を有する絶縁性基材の全てを液体中に浸漬した状態で超音波振動を与えることが好ましい。また、複数の導通路を有する絶縁性基材を浸す液体としては、たとえば、水、水溶液、液体の有機化合物が用いられ、イソプロピルアルコール(IPA)およびメチルエチルケトン(MEK)のような液体の有機化合物を用いるのが好ましい。
また、上記超音波振動は、20kHz〜100kHzで与えるのが好ましい。超音波振動が20kHz以上であると、残留応力を大きく低下させることができ、超音波振動が100kHz以下であると、過剰な振動により正常な部分などが損傷することを抑制することができる。
また、上記超音波振動は、10分以上与えることが好ましく、100分以上であるのがより好ましく、150分以上であるのがさらに好ましい。超音波振動を10分以上与えることにより、残留応力を大きく低下させることができる。
この残留応力緩和工程により、残留応力が緩和された異方導電性部材が得られる。この異方導電性部材は、上述した異方導電性部材において説明したものと同様の構成を有する。
[電着処理]
本発明の製造方法においては、上記トリミング処理工程に代えてまたは上記トリミング処理工程の後に、図3(B)に示される導通路3の表面にのみ、更に同一のまたは異なる導電性金属を析出させる電着処理工程を具備するものであってもよい(図4)。
本発明においては、電着処理は、異種金属の電気陰性度の差異を利用した無電解メッキ処理も含む処理である。
ここで、無電解メッキ処理は、無電解メッキ処理液(例えば、pHが1〜9の貴金属含有処理液に、pHが6〜13の還元剤処理液を適宜混合した液)に浸漬させる工程である。
本発明の製造方法においては、上記トリミング処理および上記電着処理は、異方導電性部材の使用直前に施すのが好ましい。これらの処理を使用直前に施すことにより、バンプ部分を構成する導通路の金属が使用直前まで酸化しないため好ましい。
[異方導電性接合パッケージ]
以下に、異方導電性接合パッケージについて詳細に説明する。
本発明の異方導電性接合パッケージの製造方法で製造される異方導電性接合パッケージは、上述した異方導電性部材と、複数の導通路の少なくとも1つに電気的に接続された導電素材からなる接続部とを有するパッケージである。
図5(A)は、異方導電性接合パッケージ10を用いたマルチチップモジュール11の好適な実施態様の一例を示す模式的な斜視図である。図5(B)は、図5(A)のマルチチップモジュール11から異方導電性接合パッケージ10を抜き出して図示したものである。
図5(A)のマルチチップモジュール11は、回路基板に取り付けられて電気接続を行うためのものであって、ベース(チップ)基板12と2つのICチップ13と、異方導電性接合パッケージ10に接続されたインターポーザ14とを備えている。
チップ基板12は、プリント配線基板から構成され、プリント配線基板中の図示しない電極がICチップ13と図示しない配線で電気的に接続されている。異方導電性接合パッケージ10は、チップ基板12上に配置され、異方導電部材1の絶縁性基材2の一方の面2aに露出する導通路3の端部が平板状の電極15a(接続部)に接続されると共に、絶縁性基材2の他方の面2bに露出する導通路3の端部が平板状の電極15b(接続部)に接続される。また、電極15aは、インターポーザ14内の内部配線と接続され、電極15bは、チップ基板12の図示しない配線を介してICチップ13と接続されている。
このように、異方導電部材1を介して電極15aと電極15bを厚み方向に容易に接続することができ、インターポーザ14などを積層して配置することができる。
異方導電性接合パッケージ10は、導電素材からなる接続部と異方導電部材を厚さ方向に交互に積層した多層構造としてもよく、これにより放熱性を上げることができ装置の信頼性を向上させることができる。
[異方導電性接合パッケージの製造方法]
本発明の異方導電性接合パッケージの製造方法は、上記の製造方法で得られる異方導電性部材に導電性材料を塗布して、複数の導通路の少なくとも1つに接続された接続部を有する異方導電性パッケージを得る接続部形成工程を具備する異方導電性接合パッケージの製造方法である。
導電性材料としては、具体的には、例えば、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)、ITO、モリブデン(Mo)、鉄(Fe)、Pd(パラジウム)、ベリリウム(Be)、レニウム(Re)のいずれか1種または2種以上の素材を用いることができる。
接合方式は、特に制限されないが、接合時の導電信頼性が高い観点から、圧着接合が好ましく、加熱圧着接合がより好ましい。また、超音波接合も好ましい。
[接続部の具体例]
接続部の具体例は、例えば電極であり、電極はどのような部材に形成されるものでもよいが、上述した異方導電部材の、一方の表面と他方の表面に接合され、さらにこの電極が、インターポーザ内の内部配線と接続された電極であるのが好ましい。
インターポーザは変換基板、再配線基板とも呼ばれ、基板内の内部配線によってその表面に接続される外部電極の配置に応じて電極の配置を任意に設計できる。電極以外のインターポーザの部材は、シリコンウエハ、GaN基板等の無機化合物、ガラス繊維含浸・エポキシ樹脂、ポリイミド樹脂等の各種プラスチックで製造できる。
インターポーザは上述した異方導電性接合パッケージの一方の面に接合されていてもよいが、異方導電性接合パッケージを中間層として上下2層に接合されるのが好ましい。
以下に実施例を示して本発明を具体的に説明する。ただし、本発明はこれらに限定されない。
(実施例1)
(A)鏡面仕上げ処理(電解研磨処理)
高純度アルミニウム基板(住友軽金属株式会社製、純度99.99質量%、厚さ0.4mm)を10cm四方の面積で陽極酸化処理できるようカットし、以下組成の電解研磨液を用い、電圧25V、液温度65℃、液流速3.0m/minの条件で電解研磨処理を施した。
陰極はカーボン電極とし、電源は、GP0110−30R(株式会社高砂製作所社製)を用いた。また、電解液の流速は渦式フローモニターFLM22−10PCW(アズワン株式会社製)を用いて計測した。
(電解研磨液組成)
・85質量%リン酸(和光純薬工業株式会社製試薬) 660mL
・純水 160mL
・硫酸 150mL
・エチレングリコール 30mL
(B)陽極酸化処理工程
次いで、電解研磨処理後のアルミニウム基板に、特開2007−204802号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
電解研磨処理後のアルミニウム基板に、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度15℃、液流速3.0m/minの条件で、5時間のプレ陽極酸化処理を施した。
その後、プレ陽極酸化処理後のアルミニウム基板を、0.2mol/L無水クロム酸、0.6mol/Lリン酸の混合水溶液(液温:50℃)に12時間浸漬させる脱膜処理を施した。
その後、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度15℃、液流速3.0m/minの条件で、10時間の再陽極酸化処理を施し、膜厚80μmの酸化皮膜を得た。
なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はGP0110−30R(株式会社高砂製作所製)を用いた。また、冷却装置にはNeoCool BD36(ヤマト科学株式会社製)、かくはん加温装置にはペアスターラー PS−100(EYELA東京理化器械株式会社製)を用いた。更に、電解液の流速は渦式フローモニターFLM22−10PCW(アズワン株式会社製)を用いて計測した。
(C)貫通化処理工程
次いで、20質量%塩化水銀水溶液(昇汞)に20℃、3時間浸漬させることによりアルミニウム基板を溶解し、更に、5質量%リン酸に30℃、30分間浸漬させることにより陽極酸化膜の底部を除去し、マイクロポアを有する陽極酸化膜からなる構造体(絶縁性基材)を作製した。
(D)加熱処理
次いで、上記で得られた構造体に、温度400℃で1時間の加熱処理を施した。
(E)電極膜形成処理
次いで、上記加熱処理後の酸化皮膜の一方の表面に電極膜を形成する処理を施した。
すなわち、0.7g/L塩化金酸水溶液を、一方の表面に塗布し、140℃/1分で乾燥させ、更に500℃/1時間で焼成処理し、金のめっき核を作成した。
その後、無電解めっき液としてプレシャスファブACG2000基本液/還元液(日本エレクトロプレイティング・エンジニヤース(株)製)を用いて、50℃/1時間浸漬処理し、空隙のない電極膜を形成した。
(F)導通路形成工程
次いで、上記電極膜を形成した面に銅電極を密着させ、銅電極を陰極にし、白金を正極にして電解めっき処理を施した。
硫酸銅/硫酸/塩酸=200/50/15(g/L)の混合溶液を25℃に保った状態で電解液として使用し、定電圧パルス電解を実施することにより、マイクロポアに銅が充填された構造体(異方導電性部材)を作成した。
ここで、定電圧パルス電解は、株式会社山本鍍金試験器社製のメッキ装置を用い、北斗電工株式会社製の電源(HZ−3000)を用い、めっき液中でサイクリックボルタンメトリを行なって析出電位を確認した後、皮膜側の電位を−2Vに設定して行った。また、定電圧パルス電解のパルス波形は矩形波であった。具体的には、電解の総処理時間が300秒になるように、1回の電解時間が60秒の電解処理を、各電解処理の間に40秒の休止時間を設けて5回施した。
(G)表面平滑化処理工程
次いで、金属が充填された構造体の表面および裏面に、CMP処理を施し、膜厚80μmの構造体に対し、両面から15μmずつ研磨することにより、酸化皮膜上に形成した電極膜を除去し、かつ、酸化皮膜の表面および裏面を平滑化して膜厚50μmの構造体を得た。
CMPスラリーとしては、株式会社フジミインコーポレイテッド社製のPNANERLITE−7000を用いた。
CMP処理後、構造体の表面をFE−SEMで観察すると、酸化皮膜の表面から充填金属が一部あふれるような形になっていた。
(H)トリミング処理
次いで、CMP処理後の構造体をリン酸溶液に浸漬し、陽極酸化膜を選択的に溶解することで、マイクロポアに充填された充填金属の円柱を突出させて構造体を得た。リン酸溶液は、上記貫通化処理と同じ液を使い、処理時間を5分とした。
(I)残留応力緩和工程
次いで、トリミング処理後の構造体を大気環境下で50g/cm2の荷重を加えつつ210℃の温度で45分間の焼成を行い、異方導電性部材が得られた。
(H)パッケージ工程
次いで、残留応力緩和工程後の異方導電性部材を熱圧着装置(北川精機株式会社製、HVHC-PRESS、シリンダー面積201cm2)を使って熱圧着試験をおこなった。導電素材には銅を用い、圧着温度が240℃、電極単位面積当たりの圧着圧力が50MPa以下、圧着時間が1分の条件で熱圧着することにより異方導電性接合パッケージを作製した。
(実施例2〜16)
焼成温度と焼成雰囲気を第1表に従って変更した以外は、実施例1と同様の方法により異方導電性部材および異方導電性接合パッケージを作製した。
(実施例17)
導通路形成工程を以下に示す方法で行った以外は、実施例1と同様の方法により、異方導電性部材を作製した。また、パッケージ工程において導電性素材をニッケルとした以外は、実施例1と同様の方法により、異方導電性接合パッケージを作製した。
[導通路形成工程]
電極膜を形成した面にニッケル電極を密着させ、ニッケル電極を陰極にし、白金を正極にして電界めっき処理を施した。そして、硫酸ニッケル/塩化ニッケル/ホウ酸=300/60/40(g/L)の混合溶液を50℃に保った状態で電解液として使用し、定電流電解(5A/dm2)を行うことにより金属充填を行った。
(実施例18〜24)
焼成温度と焼成雰囲気を第1表に従って変更した以外は、実施例17と同様の方法により異方導電性部材および異方導電性接合パッケージを作製した。
(実施例25〜27)
残留応力緩和工程を以下に示す方法で行った以外は、実施例1と同様の方法により、異方導電性部材を作製した。
[残留応力緩和工程]
トリミング処理後、イソプロピルアルコール(IPA)溶液中で20〜100kHz程度の超音波振動をそれぞれ150分間、100分間および10分間与えることにより、異方導電性部材および異方導電性接合パッケージを作製した。
(実施例28〜30)
残留応力緩和工程を以下に示す方法で行った以外は、実施例17と同様の方法により、異方導電性部材および異方導電性接合パッケージを作製した。
[残留応力緩和工程]
トリミング処理後、イソプロピルアルコール(IPA)溶液中で20〜100kHz程度の超音波振動をそれぞれ150分間、100分間および10分間与えることにより、異方導電性部材を作製した。
(実施例31)
残留応力緩和工程において、荷重を加えずに焼成を行った以外は、実施例13と同様の方法により、異方導電性部材および異方導電性接合パッケージを作製した。
(実施例32)
残留応力緩和工程において、荷重を加えずに焼成を行った以外は、実施例16と同様の方法により、異方導電性部材および異方導電性接合パッケージを作製した。
(実施例33)
残留応力緩和工程において、荷重を加えずに焼成を行った以外は、実施例21と同様の方法により、異方導電性部材および異方導電性接合パッケージを作製した。
(実施例34)
残留応力緩和工程において、荷重を加えずに焼成を行った以外は、実施例24と同様の方法により、異方導電性部材および異方導電性接合パッケージを作製した。
(比較例1)
残留応力緩和工程を除いた以外は、実施例1と同様の方法により、異方導電性部材および異方導電性接合パッケージを作製した。
(比較例2)
残留応力緩和工程を除いた以外は、実施例17と同様の方法により、異方導電性部材および異方導電性接合パッケージを作製した。
(評価方法)
残留応力は、X線回折装置(XRD、ブルカー・バイオスピン株式会社製、D8 Discover with GADDS)を用いて、2θ・sin2ψ法により、残留応力を算出した。電圧/電流は45kV/110mAで、X線波長はCrKα線、X線照射径は500μm、評価結晶面はCu(311)面またはNi(311)面で測定を行った。この結果を下記第1表に示す。
クラック数は、異方導電性接合パッケージを10サンプル作成し、マイクロフォーカスX線CT(株式会社島津製作所製、SMX−160CTS)を用いて、異方導電性接合パッケージの内部構造を観察することで、それぞれのサンプルについてクラック数を求め、クラック数の平均値を算出した。この結果を下記第1表に示す。
配線抵抗値のばらつきは、異方導電性接合パッケージを10サンプル作成し、配線抵抗を1サンプルあたり30回測定して、得られた抵抗値(Ω)の標準偏差を算出した。標準偏差が小さいほど、配線時の故障がなく、異方導電性接合パッケージの得率が良いことになる。配線抵抗値の測定は、異方導電膜の断面を研磨することにより1つの導通路について電気的に接続していることを確認し、その電気的な接続が確認できた異方導電性接合パッケージを用いて直流電圧と電流とを測定し、抵抗値を算出した。この結果を下記第1表に示す。
第1表に示す結果から、残留応力緩和工程を行った実施例1〜34は、比較例1および2と比較して残留応力およびクラック数が低下し、絶縁性基材の破損を抑制できることがわかった。
特に、残留応力緩和工程において荷重を加えつつ焼成した実施例1〜24は、荷重を加えずに焼成した実施例31〜34と比較して、残留応力が大きく低下しており、荷重を加えつつ焼成することが残留応力の低下に大きく寄与することがわかった。
また、残留応力緩和工程において超音波振動を与えた実施例25〜30は、超音波を与えていない比較例1および2と比較して、残留応力が大きく低下しており、超音波を与えることが残留応力の低下に大きく寄与することがわかった。
また、残留応力緩和工程において荷重を加えつつ焼成を行った実施例1〜24は、焼成雰囲気、導通路の金属種および荷重の条件が同じもので比較したときに、焼成温度が高温であるほど残留応力が低下しており、焼成温度が残留応力の低下に大きく寄与することがわかった。
また、残留応力緩和工程において超音波振動を与えた実施例25〜30は、焼成雰囲気および導通路の金属種の条件が同じもので比較したときに、超音波振動を与えた時間が長時間であるほど残留応力が低下しており、超音波振動を与えた時間が残留応力の低下に大きく寄与することがわかった。
また、残留応力緩和工程において焼成を行う実施例1〜24は、焼成雰囲気の違いによらず残留応力が180MPa以下まで低下しており、大気、窒素、アルゴン、真空のいずれの焼成雰囲気でも残留応力の緩和を妨げないことがわかった。
また、実施例1〜30は、導通路の金属種の違いによらず残留応力が180MPa以下まで低下しており、銅およびニッケルのいずれの金属を導通路に使用しても残留応力の緩和を妨げないことがわかった。
1 異方導電性部材、2 絶縁性基材、2a 絶縁性基材の一方の面、2b 絶縁性基材の他方の面、3 導通路、4 マイクロポア、4a,4b 突出部、5 基材内導通部
6 絶縁性基材の厚み、7 導通路間の幅、8 導通路の直径、9 導通路の中心間距離(ピッチ)、10 異方導電性接合パッケージ、11 マルチチップモジュール、12 チップ基板、13 ICチップ、14 インターポーザ、15a,15b 電極、101、102、104、105、107、108 マイクロポア、103、106、109 円。

Claims (3)

  1. 陽極酸化膜からなる絶縁性基材の複数のマイクロポアに導電性部材が充填された複数の導通路を有する異方導電性部材を作製した後に、
    残留応力を緩和する処理を施した異方導電性部材を得る残留応力緩和工程を具備し、
    前記残留応力緩和工程は、液体に浸しつつ超音波振動を与える工程である異方導電性部材の製造方法。
  2. 前記残留応力緩和工程は、前記超音波振動を20kHz〜100kHzで与える工程である請求項1に記載の異方導電性部材の製造方法。
  3. 前記残留応力緩和工程は、前記超音波振動を10分以上与える工程である請求項1または2に記載の異方導電性部材の製造方法。
JP2016170735A 2013-07-22 2016-09-01 異方導電性部材の製造方法 Active JP6166826B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013151603 2013-07-22
JP2013151603 2013-07-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015528275A Division JP6030241B2 (ja) 2013-07-22 2014-07-18 異方導電性部材の製造方法

Publications (2)

Publication Number Publication Date
JP2017022126A JP2017022126A (ja) 2017-01-26
JP6166826B2 true JP6166826B2 (ja) 2017-07-19

Family

ID=52393273

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015528275A Active JP6030241B2 (ja) 2013-07-22 2014-07-18 異方導電性部材の製造方法
JP2016170735A Active JP6166826B2 (ja) 2013-07-22 2016-09-01 異方導電性部材の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015528275A Active JP6030241B2 (ja) 2013-07-22 2014-07-18 異方導電性部材の製造方法

Country Status (6)

Country Link
US (1) US20160138180A1 (ja)
EP (1) EP3026764A4 (ja)
JP (2) JP6030241B2 (ja)
KR (1) KR101795538B1 (ja)
CN (1) CN105431987A (ja)
WO (1) WO2015012234A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022265325A1 (en) * 2021-06-15 2022-12-22 Point Engineering Co., Ltd. Supporting plate for electrical test socket, socket pin for electrical test socket, and electrical test socket

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6412587B2 (ja) * 2014-12-19 2018-10-24 富士フイルム株式会社 多層配線基板
WO2018145287A1 (en) 2017-02-09 2018-08-16 Huawei Technologies Co., Ltd. Metal housing connector
JP6773884B2 (ja) * 2017-02-28 2020-10-21 富士フイルム株式会社 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
EP3431637A1 (en) * 2017-07-18 2019-01-23 IMEC vzw Porous solid materials and methods for fabrication
KR102361397B1 (ko) * 2019-01-21 2022-02-10 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
WO2020166240A1 (ja) * 2019-02-15 2020-08-20 富士フイルム株式会社 陽極酸化処理方法および異方導電性部材の製造方法
CN110261020A (zh) * 2019-06-18 2019-09-20 浙江工业大学 适用于测量非等轴残余应力的四压头组件
CN110317944B (zh) * 2019-06-27 2021-07-13 中国科学院宁波材料技术与工程研究所 残余应力消除装置
CN115615591B (zh) * 2022-08-16 2023-07-21 哈尔滨工业大学 基于多晶元空气耦合换能器的平面应力超声测量方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3120975A1 (de) * 1981-05-26 1982-12-16 Eberhard 7121 Freudental Keller Verfahren zur herstelung eloxierter druckbleche
JPH0277597A (ja) * 1988-09-12 1990-03-16 Nippon Mining Co Ltd リフローめっき材の製造方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH0547428A (ja) * 1991-08-12 1993-02-26 Ricoh Co Ltd 異方性導電膜およびそれを用いた電子部品の接続方法
JP2004174630A (ja) * 2002-11-26 2004-06-24 Niigata Tlo:Kk 超音波照射による残留引張応力除去と圧縮応力付与方法及びその装置
JP2007204802A (ja) 2006-01-31 2007-08-16 Fujifilm Corp 構造体の製造方法
JP5043617B2 (ja) 2007-03-27 2012-10-10 富士フイルム株式会社 異方導電性部材およびその製造方法
JP2009132974A (ja) * 2007-11-30 2009-06-18 Fujifilm Corp 微細構造体
JP2009244244A (ja) * 2008-03-14 2009-10-22 Fujifilm Corp プローブカード
JP5463052B2 (ja) * 2009-02-17 2014-04-09 富士フイルム株式会社 金属部材
JP5435484B2 (ja) 2010-03-24 2014-03-05 富士フイルム株式会社 金属充填微細構造体の製造方法
JP2012078222A (ja) * 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法
JP5694888B2 (ja) * 2011-09-26 2015-04-01 富士フイルム株式会社 異方導電性部材およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022265325A1 (en) * 2021-06-15 2022-12-22 Point Engineering Co., Ltd. Supporting plate for electrical test socket, socket pin for electrical test socket, and electrical test socket
KR20220167899A (ko) * 2021-06-15 2022-12-22 (주)포인트엔지니어링 검사 소켓용 지지 플레이트, 검사 소켓용 소켓핀 및 이들을 구비하는 검사 소켓
KR102606892B1 (ko) * 2021-06-15 2023-11-29 (주)포인트엔지니어링 검사 소켓용 지지 플레이트, 검사 소켓용 소켓핀 및 이들을 구비하는 검사 소켓

Also Published As

Publication number Publication date
KR101795538B1 (ko) 2017-11-08
WO2015012234A1 (ja) 2015-01-29
JP2017022126A (ja) 2017-01-26
KR20160023844A (ko) 2016-03-03
CN105431987A (zh) 2016-03-23
EP3026764A4 (en) 2016-11-16
JP6030241B2 (ja) 2016-11-24
JPWO2015012234A1 (ja) 2017-03-02
US20160138180A1 (en) 2016-05-19
EP3026764A1 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
JP6166826B2 (ja) 異方導電性部材の製造方法
JP6084709B2 (ja) 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法
JP5752741B2 (ja) 多層基板および半導体パッケージ
JP5145110B2 (ja) 異方導電性接合パッケージの製造方法
KR101728174B1 (ko) 미세 구조체 및 그 제조 방법
JP2011091185A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
US10249563B2 (en) Multilayer wiring substrate
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP5824435B2 (ja) 異方導電性部材および多層配線基板
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
JP2011210968A (ja) 多層配線基板
JP7343706B2 (ja) 異方導電性部材の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170623

R150 Certificate of patent or registration of utility model

Ref document number: 6166826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250