JP6084709B2 - 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法 - Google Patents

微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法 Download PDF

Info

Publication number
JP6084709B2
JP6084709B2 JP2015558838A JP2015558838A JP6084709B2 JP 6084709 B2 JP6084709 B2 JP 6084709B2 JP 2015558838 A JP2015558838 A JP 2015558838A JP 2015558838 A JP2015558838 A JP 2015558838A JP 6084709 B2 JP6084709 B2 JP 6084709B2
Authority
JP
Japan
Prior art keywords
microstructure
holes
treatment
insulating base
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015558838A
Other languages
English (en)
Other versions
JPWO2015111542A1 (ja
Inventor
広祐 山下
広祐 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Application granted granted Critical
Publication of JP6084709B2 publication Critical patent/JP6084709B2/ja
Publication of JPWO2015111542A1 publication Critical patent/JPWO2015111542A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/20—Electrolytic after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • C25F3/18—Polishing of light metals
    • C25F3/20—Polishing of light metals of aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/06—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C25D11/08—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used containing inorganic acids
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/12—Anodising more than once, e.g. in different baths
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/16—Pretreatment, e.g. desmutting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本発明は、微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法に関する。
絶縁性基材に複数の導通路を設けた微細構造体は、異方導電性部材として様々な電子部品に利用されている。
異方導電性部材は、半導体素子等の電子部品と回路基板との間に配置し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品を接続するための電気的接続部材や半導体素子等の電子部品を機能検査するための検査用コネクタ等として広く使用されている。
近年、電子部品の配線の複雑化に伴い、異方導電性部材の導通路を、直径を小さく形成し且つ狭ピッチで配列するなどして微細化することが提案されている。
例えば、特許文献１には、「絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で絶縁性基材を厚み方向に貫通し、かつ、各導通路の一端が絶縁性基材の一方の面において露出し、各導通路の他端が絶縁性基材の他方の面において露出した状態で設けられる異方導電性部材であって、導通路の密度が２００万個／ｍｍ2以上であり、絶縁性基材がマイクロポア（貫通孔）を有するアルミニウム基板の陽極酸化膜からなる構造体である、異方導電性部材。」が開示されている（［請求項１］）。
また、特許文献２には、「絶縁性基材中に、導電性部材からなる複数の導通路が、互いに絶縁された状態で絶縁性基材を厚み方向に貫通し、かつ、各導通路の一端が絶縁性基材の一方の面において突出し、各導通路の他端が絶縁性基材の他方の面において突出した状態で設けられ、導通路の密度が２００万個／ｍｍ2以上であり、絶縁性基材がマイクロポア（貫通孔）を有するアルミニウム基板の陽極酸化皮膜からなる異方導電性部材であって、導通路における絶縁層基材の面から突出している部分の平均直径と、導通路における絶縁層基材を貫通している部分の平均直径との比率（突出部／貫通部）が、１．０５以上である異方導電性部材。」が開示されている（［請求項１］）。
特開２００８−２７０１５８号公報 特開２０１３−０６９６２９号公報
しかしながら、特許文献１および２に記載された異方導電性部材は、微細な導通路を形成できるものの、近年の高電圧化する電子部品に対して導通路間の絶縁性を確保することが困難となるおそれがあった。例えば、異方導電性部材を介して集積回路〔Integrated Circuit（以下、「ＩＣ」と略す）〕などの半導体に電源と信号が入出力される異方性接合パッケージでは、３Ｖ以上の高めの駆動電圧を用いたＩＣが多く利用されている。さらに、パワー半導体では、十数Ｖ〜数百Ｖの高い電圧が利用されている。このように、高電圧化された電子部品に対しても導通路間の絶縁性を確保することが求められる。
そこで、本発明は、微細な導通路を担保しつつ、絶縁性基材の絶縁耐圧を向上することができる微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法を提供することを課題とする。
本発明者らは、上記課題を達成すべく鋭意検討した結果、微細構造体の含水率を低下させることにより、微細な導通路を担保しつつ、絶縁性基材の絶縁耐圧が向上することを見出し、本発明を完成させた。
すなわち、以下の構成により上記目的を達成することができることを見出した。
（１） 複数の貫通孔を有する絶縁性基材と、複数の貫通孔の内部に充填された金属を含有する導電性材料からなる導通路と、を有する微細構造体であって、
複数の貫通孔の平均開口径が５ｎｍ〜５００ｎｍであり、
互いに隣接する貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍであり、
微細構造体の全質量に対する含水率が０．００５％以下である微細構造体。
（２） 絶縁性基材が、アルミニウムの陽極酸化膜である（１）に記載の微細構造体。
（３） 異方導電性部材として用いる（１）または（２）に記載の微細構造体。
（４） （３）に記載の微細構造体と、微細構造体を挟んで配置されて導通路を介して互いに電気的に接続される一対の配線基板とを有する多層配線基板。
（５） （４）に記載の多層配線基板を用いた半導体パッケージ。
（６） 絶縁性基材に、平均開口径が５ｎｍ〜５００ｎｍの複数の貫通孔を、隣接する貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍとなるように設けた後、複数の貫通孔の内部に金属を含有する導電性材料を充填して導通路を形成し、前駆体を得る前駆体形成工程、および、前駆体形成工程の後に、１００℃以上の温度で３時間以上の焼成処理を施し、全質量に対する含水率が０．００５％以下となる微細構造体を得る焼成処理工程を具備する微細構造体の製造方法。
（７） 焼成処理工程は、酸素濃度０．１％以下の減圧雰囲気において行う（６）に記載の微細構造体の製造方法。
本発明によれば、微細な導通路を担保しつつ、絶縁性基材の絶縁耐圧を向上することができる微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法を提供することができる。
本発明の微細構造体の好適な実施形態の一例を示す簡略図であり、図１（Ａ）は正面図、図１（Ｂ）は図１（Ａ）の切断面線Ｉｂ−Ｉｂからみた断面図である。 本発明の変形例に係る微細構造体の構成を示す断面図である。 複数の貫通孔の規則化度を算出する方法の説明図である。 本発明の多層配線基板の好適な実施形態の一例を示す断面図である。 本発明の変形例に係る多層配線基板の構成を示す断面図である。 絶縁性基材の最低絶縁耐圧を測定する方法を示す図である。 導通路の導電率を測定する方法を示す図である。
以下、本発明について詳細に説明する。
以下に記載する構成要件の説明は、本発明の代表的な実施態様に基づいてなされることがあるが、本発明はそのような実施態様に限定されるものではない。
なお、本明細書において、「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
［微細構造体］
本発明の微細構造体は、複数の貫通孔を有する絶縁性基材と、複数の貫通孔の内部に充填された金属を含有する導電性材料からなる導通路と、を有する微細構造体であって、複数の貫通孔の平均開口径が５ｎｍ〜５００ｎｍであり、互いに隣接する貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍであり、微細構造体の全質量に対する含水率が０．００５％以下である微細構造体である。
このような構成を有する本発明の微細構造体は、微細な導通路を担保しつつ絶縁性基材の絶縁耐圧を向上することができる。
すなわち、微細構造体の導通路の直径を小さく形成し且つ狭ピッチで配列することで微細化した際に、導通路間を隔てる絶縁性基材の厚さが薄くなるため、絶縁性基材の内部に少量の水分が含まれるだけでもこれが導電パスとなり、絶縁性基材の絶縁性を破壊する要因となる。特に、絶縁性基材は陽極酸化膜から構成される場合には、その製造工程において、例えば、酸性液体中で陽極酸化を行う際に、または絶縁性基材の複数の貫通孔に電解めっき法などで金属を充填して導通路を設ける際に、更には各工程の前後に水洗処理を施す際に、陽極酸化膜の表面および内部に余分な水分が含有されてしまう。そこで、本発明の微細構造体では、微細構造体の含水率を全質量に対して０．００５％以下とすることにより、微細化された導通路間を隔てる絶縁性基材に水分による導電パスが形成されることを抑制して絶縁性基材の絶縁耐性を大きく向上させるものである。
次に、本発明の微細構造体の全体の構成を図１および図２を用いて説明した後に、各構成について詳述する。
図１は、本発明の微細構造体の実施形態の一例を示す模式図であり、図１（Ａ）は正面図、図１（Ｂ）は図１（Ａ）の切断面線Ｉｂ−Ｉｂからみた断面図である。
図１に示す微細構造体１は、絶縁性基材２と、絶縁性基材２に設けられた複数の導通路３とを有する。絶縁性基材２は、厚み方向Ｚに貫通する複数の貫通孔４を有し、この複数の貫通孔４内に金属を含有する導電性材料を充填して複数の導通路３が設けられる。
本発明においては、微細構造体１の含水率が、全質量に対して０．００５％以下である。このように、微細構造体１の含水率を低下させることにより、微細化された導通路３間を隔てる絶縁性基材２に水分による導電パスが形成されることを抑制し、微細な導通路３を担保しつつ絶縁性基材２の絶縁耐圧を向上することができる。また、微細構造体１の含水率は、全質量に対して０．００２％以下とすることが好ましく、０．００１％以下とすることがより好ましく、０．０００１％以下とすることがさらに好ましい。これにより、絶縁性基材２の絶縁耐圧をより一層向上することができる。
ここで、微細構造体１の含水率は、微細構造体１の質量（加熱前質量）を測定した後、窒素雰囲気下で微細構造体１を昇温速度１０℃／ｍｉｎで加熱し、１５０℃に到達した時の微細構造体１の質量（加熱後質量）を測定して、〔（加熱前質量−加熱後質量）／加熱前質量〕×１００に基づいて算出したものである。
また、加熱前質量とは、微細構造体１を２３℃、相対湿度３０〜６０％の条件下で１０日間放置した後に測定した質量をいう。
また、微細構造体１は、図２に示すように、絶縁性基材２の表面２ａおよび２ｂの上にそれぞれ疎水膜５を設けることが好ましい。これにより、大気中の水分が微細構造体１に吸着することを防ぎ、絶縁性基材２の絶縁耐圧を長期間にわたって維持することができる。
なお、複数の導通路３は、少なくとも絶縁性基材２の一方の表面２ａから他方の表面２ｂまで複数の貫通孔４内を満たすように設けられるが、図１（Ｂ）に示すように、各導通路３の一端が絶縁性基材２の一方の表面２ａから突出し、各導通路３の他端が絶縁性基材２の他方の表面２ｂから突出した状態で設けられるのが好ましい。即ち、各導通路３の両端は、絶縁性基材の表面２ａおよび２ｂからそれぞれ外側に突出して設けられるのが好ましい。
＜絶縁性基材＞
上記絶縁性基材は、複数の貫通孔を有する構造体であり、後述する導通路間の絶縁性を確保するものである。
本発明においては、複数の貫通孔の平均開口径（図１においては符号６で表される部分）が５ｎｍ〜５００ｎｍであり、互いに隣接する貫通孔間を結ぶ最短距離（図１においては符号７で表される部分）の平均値（平均最短距離）が１０ｎｍ〜３００ｎｍである。このような複数の貫通孔内に導通路を形成することで導通路を微細化することができ、後述する多層配線基板において複数の導通路を複雑化された配線基板に細かく対応させることができる。
なお、複数の貫通孔の平均開口径は、２０ｎｍ〜４００ｎｍの範囲内であるのが好ましく、２０ｎｍ〜２００ｎｍの範囲内であるのがより好ましい。
ここで、隣接する貫通孔間の平均最短距離、すなわち後述する導通路間を隔てる絶縁性基材の厚みが１０ｎｍ〜３００ｎｍと小さいため、絶縁性基材に含まれる水分が導電パスを形成して絶縁性が破壊されるおそれがある。特に、水分による導電パスが容易に形成され、絶縁性基材の絶縁性が破壊されるおそれがより一層高くなる理由から、隣接する貫通孔間の平均最短距離が１０ｎｍ〜２５０ｎｍであるのが好ましく、２０ｎｍ〜２００ｎｍであるのがより好ましく、３０ｎｍ〜１５０ｎｍであるのが更に好ましい。そこで、上述したように微細構造体の含水率を全質量に対して０．００５％以下とすることで、隣接する貫通孔間の平均最短距離が１０ｎｍ〜３００ｎｍの範囲であっても絶縁性基材の絶縁性を高度に保つことができ、これにより微細な導通路を担保しつつ絶縁性基材の絶縁耐圧が向上した微細構造体を得ることができる。
ここで、複数の貫通孔の平均開口径とは、電界放射型走査電子顕微鏡〔Field Emission Scanning Electron Microscope（以下、「ＦＥ−ＳＥＭ」と略す）〕により絶縁性基材の表面写真（倍率５００００倍）を撮影して貫通孔の開口径を５０点測定し、その平均値を算出したものである。なお、貫通孔における開口部の形状が正円でない場合は、開口部の面積と同一の面積となる正円の直径（円相当直径）をいう。
また、貫通孔間の平均最短距離とは、ＦＥ−ＳＥＭにより陽極酸化膜の表面写真（倍率５００００倍）を撮影して貫通孔間の最短距離を５０点測定し、その平均値を算出したものである。
また、絶縁性基材の厚み（図１においては符号８で表される部分）は、１μｍ〜１０００μｍの範囲内であるのが好ましく、５μｍ〜５００μｍの範囲内であるのがより好ましく、１０μｍ〜３００μｍの範囲内であるのがさらに好ましい。これにより、厚み方向における絶縁性基材の絶縁性をより確実に担保することができる。
また、絶縁性基材は、アルミニウムの陽極酸化膜であることが好ましい。このアルミニウムの陽極酸化膜を構成する酸化アルミニウムは、従来公知の異方導電性フィルム等を構成する絶縁性基材（例えば、熱可塑性エラストマー等）と同様、電気抵抗率は１０14Ω・ｃｍ程度であり、絶縁性基材の絶縁耐圧をより大きく向上させることができる。
また、複数の貫通孔の密度は、２００万個／ｍｍ2以上であるのが好ましく、１０００万個／ｍｍ2以上であるのがより好ましく、５０００万個／ｍｍ2以上であるのがさらに好ましく、１億個／ｍｍ2以上であるのが最も好ましい。複数の貫通孔の密度がこの範囲にあることにより、絶縁性基材により微細な導通路を形成することができる。
また、微細構造体の含水率を均一に低下させて導通路間に水分による導電パスが形成されることをより確実に抑制し且つ部分的に応力が不均一化することを抑制する観点から、上記複数の貫通孔について下記式（ｉ）により定義される規則化度が５０％以上であるのが好ましく、７０％以上であるのがより好ましく、８０％以上であるのが更に好ましい。
規則化度（％）＝Ｂ／Ａ×１００ （ｉ）
上記式（ｉ）中、Ａは、測定範囲における貫通孔の全数を表す。Ｂは、一の貫通孔の重心を中心とし、他の貫通孔の縁に内接する最も半径が短い円を描いた場合に、その円の内部に上記一の貫通孔以外の貫通孔の重心を６個含むことになる上記一の貫通孔の測定範囲における数を表す。
図３は、複数の貫通孔の規則化度を算出する方法の説明図である。図３を用いて、上記式（１）をより具体的に説明する。
図３（Ａ）に示される貫通孔１０１は、貫通孔１０１の重心を中心とし、他の貫通孔の縁に内接する最も半径が短い円１０３（貫通孔１０２に内接している。）を描いた場合に、円１０３の内部に貫通孔１０１以外の貫通孔の重心を６個含んでいる。したがって、貫通孔１０１は、Ｂに算入される。
図３（Ｂ）に示される貫通孔１０４は、貫通孔１０４の重心を中心とし、他の貫通孔の縁に内接する最も半径が短い円１０６（貫通孔１０５に内接している。）を描いた場合に、円１０６の内部に貫通孔１０４以外の貫通孔の重心を５個含んでいる。したがって、貫通孔１０４は、Ｂに算入されない。
また、図３（Ｂ）に示される貫通孔１０７は、貫通孔１０７の重心を中心とし、他の貫通孔の縁に内接する最も半径が短い円１０９（貫通孔１０８に内接している。）を描いた場合に、円１０９の内部に貫通孔１０７以外の貫通孔の重心を７個含んでいる。したがって、貫通孔１０７は、Ｂに算入されない。
また、後述する導通路を直管構造とする観点から、上記貫通孔が分岐構造を有しないこと、即ち、陽極酸化膜の一方の表面の単位面積あたりの貫通孔数Ａと、別表面の単位面積あたりの貫通孔数Ｂの比率が、Ａ／Ｂ＝０．９０〜１．１０であるのが好ましく、Ａ／Ｂ＝０．９５〜１．０５であるのがより好ましく、Ａ／Ｂ＝０．９８〜１．０２であるのが特に好ましい。
＜導通路＞
上記導通路は、絶縁性基材の複数の貫通孔内に設けられ、絶縁性基材の厚み方向に電気を導通する機能を有するものである。
導通路を構成する導電性材料は、少なくとも金属を含有するものである。この金属は、絶縁性基材の厚み方向に電気を導通することができれば特に限定されるものではないが、金、銀、銅、アルミニウム、ニッケル、コバルト、タングステン、マグネシウム、インジウムがドープされたスズ酸化物等が好適に例示される。中でも、国際軟銅規格〔International Anneale Copper Standard（以下、「ＩＡＣＳ」と略す）〕による％表記（以下、「％ＩＡＣＳ」と略す）で２０％ＩＡＣＳ以上の高い導電率を得るために、銅、金、アルミニウム、ニッケル、コバルト、銀およびタングステンからなる群から選択される少なくとも１種であるのが好ましい。
ここで、％ＩＡＣＳは、体積抵抗率が１．７２４１×１０−２μΩｍを導電率１００％ＩＡＣＳとした時の導電率の割合を示すものである。
また、本発明においては、上記絶縁性基材の厚みに対する上記導通路の中心線の長さ（導通路の長さ／絶縁性基材の厚み）は１．０〜１．２であるのが好ましく、１．０〜１．０５であるのがより好ましい。上記絶縁性基材の厚みに対する上記導通路の中心線の長さがこの範囲であると、上記導通路が直管構造であると評価でき、導通路に電気信号を流した際に導通路の両端で１対１の応答を確実に得ることができるため、異方導電性部材を電子部品の検査用コネクタや電気的接続部材として、より好適に用いることができる。
また、上記導通路の両端が上記絶縁性基材の両面から突出している場合、その突出した部分（図１（Ｂ）においては符号９ａおよび９ｂで表される部分。以下、「バンプ」ともいう。）の高さは、０．１ｎｍ〜１００ｎｍの範囲内であるのが好ましく、１ｎｍ〜５０ｎｍの範囲内であるのがより好ましく、５ｎｍ〜２５ｎｍの範囲内であるのが特に好ましい。バンブの高さがこの範囲であると、電子部品の電極(パッド）部分との接合性を向上させることができる。
また、隣接する各導通路の中心間距離（図１においては符号１０で表される部分。以下、「ピッチ」ともいう。）は、５ｎｍ〜５００ｎｍであるのが好ましく、１０ｎｍ〜２００ｎｍであるのがより好ましく、３０ｎｍ〜１５０ｎｍであるのが更に好ましい。ピッチがこの範囲であると、導通路の直径と導通路間の幅（絶縁性の隔壁厚）とのバランスがとりやすい。
＜疎水膜＞
本発明の微細構造体が有していてもよい任意の疎水膜は、絶縁性基材表面の疎水性を向上させて、絶縁性基材に水分が吸着するのを抑制する機能を有する。
疎水膜としては、疎水性を向上させるものであれば特に限定されないが、ＨＬＢ値（Ｈｙｄｒｏｐｈｉｌｅ−Ｌｉｐｏｐｈｉｌｅ Ｂａｌａｎｃｅ値）が低い界面活性剤として作用する化合物、具体的には、ＨＬＢ値が９以下の界面活性剤として作用する化合物が好ましい。
このような本発明の微細構造体は、異方導電性部材として好適に用いることができる。
［微細構造体の製造方法］
以下に、本発明の構造体の製造方法について詳細に説明する。
本発明の微細構造体の製造方法は、絶縁性基材に、平均開口径が５ｎｍ〜５００ｎｍの複数の貫通孔を、隣接する貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍとなるように設けた後、複数の貫通孔の内部に金属を含有する導電性材料を充填して導通路を形成し、前駆体を得る前駆体形成工程、および、
前駆体形成工程の後に、１００℃以上の温度で３時間以上の焼成処理を施し、全質量に対する含水率が０．００５％以下となる微細構造体を得る焼成処理工程を具備する微細構造体の製造方法である。
また、本発明の微細構造体の製造方法は、任意の疎水膜を有する場合、前駆体形成工程後であって焼成処理工程の前に、前駆体表面に疎水化処理を施す疎水化処理工程を有する。
次に、本発明の微細構造体の製造方法について各処理工程を詳述する。
＜前駆体形成工程＞
上記前駆体形成工程は、
バルブ金属基板を陽極酸化する陽極酸化処理工程、
陽極酸化処理工程の後に、陽極酸化により生じた複数の細孔を貫通化して、平均開口径が５ｎｍ〜５００ｎｍの複数の貫通孔を有すると共に隣接する貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍである絶縁性基材を得る貫通化処理工程、および、
貫通化処理工程の後に、得られた絶縁性基材における複数の貫通孔の内部に金属を含有する導電性材料を充填して導通路を形成し、前駆体を得る導通路形成工程を具備することが好ましい。
〔バルブ金属基板〕
上記バルブ金属基板としては、絶縁性基材が導通路間の絶縁性を確保できればよく、特に限定されるものではないが、アルミニウム基板であるのが好ましい。アルミニウム基板としては、純アルミニウム板；アルミニウムを主成分とし微量の異元素を含む合金板；低純度のアルミニウム（例えば、リサイクル材料）に高純度アルミニウムを蒸着させた基板；シリコンウエハー、石英、ガラス等の表面に蒸着、スパッタ等の方法により高純度アルミニウムを被覆させた基板；アルミニウムをラミネートした樹脂基板；等が挙げられる。
また、アルミニウム基板のうち、後述する陽極酸化処理工程により陽極酸化膜を設ける表面は、アルミニウム純度が、９９．５質量％以上であるのが好ましく、９９．９質量％以上であるのがより好ましく、９９．９９質量％以上であるのが更に好ましい。アルミニウム純度が上記範囲であると、マイクロポア配列の規則性が十分となる。
また、アルミニウム基板のうち後述する陽極酸化処理工程を施す表面は、あらかじめ脱脂処理および鏡面仕上げ処理が施されるのが好ましい。
ここで、熱処理、脱脂処理および鏡面仕上げ処理については、特許文献１（特開２００８−２７０１５８号公報）の［００４４］〜［００５４］段落に記載された各処理と同様の処理を施すことができる。
〔陽極酸化処理工程〕
上記陽極酸化工程は、バルブ金属基板に陽極酸化処理を施すことにより、バルブ金属基板の表面に複数の細孔を有する陽極酸化膜を形成する工程である。
本発明の製造方法における陽極酸化処理は、従来公知の方法を用いることができるが、細孔配列の規則性を高くし、平面方向の絶縁性をより確実に担保する観点から、自己規則化法や定電圧処理を用いるのが好ましい。
陽極酸化処理における電解液の平均流速は、０．５〜２０．０ｍ／ｍｉｎであるのが好ましく、１．０〜１５．０ｍ／ｍｉｎであるのがより好ましく、２．０〜１０．０ｍ／ｍｉｎであるのが更に好ましい。上記範囲の流速で陽極酸化処理を行うことにより、均一かつ高い規則性を有することができる。
陽極酸化処理は、例えば、酸濃度１〜１０質量％の溶液中で、アルミニウム基板を陽極として通電する方法を用いることができる。
陽極酸化処理に用いられる溶液としては、酸溶液であることが好ましく、硫酸、リン酸、クロム酸、シュウ酸、スルファミン酸、ベンゼンスルホン酸、アミドスルホン酸、グリコール酸、酒石酸、りんご酸、クエン酸等がより好ましく、中でも硫酸、リン酸、シュウ酸が特に好ましい。これらの酸は単独でまたは２種以上を組み合わせて用いることができる。
陽極酸化処理の条件は、使用される電解液によって種々変化するので一概に決定され得ないが、一般的には電解液濃度０．１〜２０質量％、液温−１０〜３０℃、電流密度０．０１〜２０Ａ／ｄｍ2、電圧３〜３００Ｖ、電解時間０．５〜３０時間であるのが好ましく、電解液濃度０．５〜１５質量％、液温−５〜２５℃、電流密度０．０５〜１５Ａ／ｄｍ2、電圧５〜２５０Ｖ、電解時間１〜２５時間であるのがより好ましく、電解液濃度１〜１０質量％、液温０〜２０℃、電流密度０．１〜１０Ａ／ｄｍ2、電圧１０〜２００Ｖ、電解時間２〜２０時間であるのが更に好ましい。
陽極酸化処理の処理時間は、０．５分〜１６時間であるのが好ましく、１分〜１２時間であるのがより好ましく、２分〜８時間であるのが更に好ましい。
ここで、陽極酸化処理の自己規則化法や定電圧処理については、特許文献１（特開２００８−２７０１５８号公報）の［００５６］〜［０１０８］段落および［図３］に記載された各処理と同様の処理を施すことができる。
〔貫通化処理工程〕
上記貫通化処理工程は、陽極酸化処理工程の後に、陽極酸化により生じた複数の細孔を貫通化して、複数の貫通孔を有する絶縁性基材を得る工程である。
貫通化処理工程としては、具体的には、例えば、陽極酸化処理工程の後に、アルミニウム基板を溶解し、陽極酸化膜の底部を除去する方法；陽極酸化処理工程の後に、アルミニウム基板およびアルミニウム基板近傍の陽極酸化膜を切断する方法；等が挙げられる。
ここで、貫通化処理工程におけるこれらの方法については、例えば、特許文献１（特開２００８−２７０１５８号公報）の［０１１０］〜［０１２１］段落ならびに［図３］および［図４］に記載された各方法と同様の方法が挙げられる。
〔導通路形成工程〕
上記導通路形成工程は、貫通化処理工程の後に、得られた絶縁性基材における複数の貫通孔の内部に金属を含む導電性材料を充填して複数の導通路を形成する工程である。
ここで、充填する金属は、上述した微細構造体において説明したものと同様である。
また、複数の貫通孔に金属を充填する方法は、例えば、特許文献１（特開２００８−２７０１５８号公報）の［０１２３］〜［０１２６］段落および［図４］に記載された各方法と同様の方法が挙げられる。
〔表面平滑化処理〕
本発明の製造方法においては、導通路形成工程の後に、化学機械研磨処理などによって表面および裏面を平滑化する表面平滑処理工程を具備するのが好ましい。
化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）処理を行うことにより、金属を充填させた後の表面および裏面の平滑化と表面に付着した余分な金属を除去することができる。
ＣＭＰ処理には、株式会社フジミインコーポレイテッド社製のＰＮＡＮＥＲＬＩＴＥ−７０００、日立化成株式会社製のＧＰＸ ＨＳＣ８００、旭硝子（セイミケミカル）株式会社製のＣＬ−１０００等のＣＭＰスラリーを用いることができる。
なお、陽極酸化膜を研磨したくないので、層間絶縁膜やバリアメタル用のスラリーを用いるのは好ましくない。
〔トリミング処理〕
本発明の製造方法においては、導通路形成工程またはＣＭＰ処理を施した場合は表面平滑処理工程の後に、トリミング処理工程を具備するのが好ましい。
トリミング処理工程は、導通路形成工程またはＣＭＰ処理を施した場合は表面平滑処理工程の後に、微細構造体表面の絶縁性基材のみを一部除去し、導通路を突出させる工程である。
ここで、トリミング処理は、導通路を構成する金属を溶解しない条件であれば、上述した陽極酸化膜の底部を除去する際に用いられた酸水溶液またはアルカリ水溶液に接触させる、例えば浸せき法およびスプレー法などにより行うことができる。特に、トリミング処理には、溶解速度を管理しやすいリン酸を用いるのが好ましい。
このような前駆体形成工程を施すことにより、絶縁性基材に、平均開口径が５ｎｍ〜５００ｎｍの複数の貫通孔を、隣接する貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍとなるように設け、この複数の貫通孔の内部に金属を含有する導電性材料を充填して導通路を形成した前駆体を得ることができる。
ここで、前駆体形成工程は、絶縁性基材を水分に曝す工程を含んでいる。例えば、陽極酸化処理工程ではアルミニウム基板を酸性液体中に浸して陽極酸化が行われ、導通路形成工程では絶縁性基材の複数の貫通孔に電解めっき法などで金属が充填され、さらに各工程の前後では水洗処理が施される。このように、前駆体形成工程において絶縁性基材が度々水分に曝されることにより、絶縁性基材の表面および内部には余分な水分が含有されることとなる。
本発明では、後述する焼成処理工程により、この前駆体形成工程で絶縁性基材に含有された水分を除去するものである。
＜焼成処理工程＞
上記焼成処理工程は、前駆体形成工程の後に、１００℃以上の温度で３時間以上の焼成処理を施し、全質量に対する含水率が０．００５％以下となる微細構造体を得る工程である。
また、焼成処理工程は、最高温度が１５０℃以上の温度で焼成することが好ましく、これにより微細構造体の含水率が著しく減少して、絶縁性基板の絶縁耐圧をより大きく向上させることができる。また、焼成処理工程は、最高温度が６００℃以下の温度で焼成することが好ましく、これにより微細構造体が焼成により大きく劣化することを抑制することができる。
また、焼成処理工程は、１００℃以上の温度で５時間以上の焼成を施すのが好ましく、１００℃以上の温度で１０時間以上の焼成を施すのがより好ましい。これにより、微細構造体の含水率が著しく減少して、絶縁性基板の絶縁耐圧をより大きく向上させることができる。
また、最高温度においても１０分以上焼成するのが好ましく、１時間以上焼成するのがより好ましい。例えば、最高温度が２００℃である場合には、１時間以上焼成するのが好ましく、２時間以上焼成するのがより好ましく、３時間以上焼成するのが更に好ましい。
また、焼成処理工程は、酸素濃度０．１％以下の減圧雰囲気において行うことが好ましく、酸素濃度０．０１％以下の減圧雰囲気において行うことがより好ましい。これにより、微細構造体の含水率が著しく減少して、絶縁性基板の絶縁耐圧をより大きく向上させることができる。さらに、焼成処理における導通路の酸化が抑制されるため、導通路の導電率を大きく向上させることができる。
ここで、減圧雰囲気にする装置としては、例えば、一般的な真空ポンプを用いることができる。
＜疎水化処理工程＞
上記疎水化処理工程は、前駆体形成工程の後に、前駆体の表面に疎水膜を形成する処理工程である。
ここで、疎水化処理としては、前駆体に、ＨＬＢ値が９以下の界面活性剤を付与することにより行うことが好ましい。
このような界面活性剤の付与による疎水化処理は、界面活性剤を溶解した処理液を調製し、この処理液を前駆体に供給することにより行う。
処理液の供給方法としては、例えば、前駆体上に処理液を塗布する方法、前駆体を処理液中に浸漬する方法、等が挙げられる。
なお、このような疎水化処理としては、例えば、特開２００９−６８０７６号公報の［００７９］〜［００８９］段落に記載された処理方法が挙げられる。
［多層配線基板］
以下に、本発明の多層配線基板について詳細に説明する。
本発明の多層配線基板は、上述した微細構造体と、微細構造体を挟んで配置されて導通路を介して互いに電気的に接続される一対の配線基板とを有する多層配線基板である。
次に、本発明の多層配線基板の構成について、図４および図５を用いて説明する。
図４は、本発明の多層配線基板の好適な実施の形態の一例を示す模式図である。
図４に示すように、多層配線基板２１は、異方導電性部材として用いられる微細構造体１と、この微細構造体１を挟んで配置される一対の配線基板２２ａおよび２２ｂとを有し、微細構造体１において絶縁性基材２を厚み方向に貫通する複数の貫通孔４に配置された導通路３の両端部に、それぞれ配線基板２２ａの電極２３ａと配線基板２２ｂの電極２３ｂとが接続されている。
また、多層配線基板２１は、複数の微細構造体１と、複数の配線基板２２とを有し、微細構造体１と配線基板２２とを交互に積層することにより、複数の微細構造体１の導通路３を介して複数の配線基板２２が互いに電気的に接続することが好ましい。例えば、多層配線基板２１は、図５に示すように、２つの微細構造体１ａおよび１ｂと、３つの配線基板２２ａ〜２２ｃとを交互に積層することにより、微細構造体１ａの導通路３を介して配線基板２２ａと配線基板２２ｂとを互いに電気的に接続すると共に微細構造体１ｂの導通路３を介して配線基板２２ｂと配線基板２２ｃとを互いに電気的に接続することができる。このように、複数の配線基板２２ａ〜２２ｃを積層させることにより、放熱性を上げて装置の信頼性を向上させることができる。
ここで、本発明においては、微細構造体の含水率が、全質量に対して０．００５％以下に低下されているため、微細化された導通路間を隔てる絶縁性基材に水分による導電パスが形成されることを抑制し、微細な導通路を担保しつつ絶縁性基材の絶縁耐圧を向上することができる。これにより、配線が複雑化された配線基板に複数の導通路を対応させることができると共に、高電圧化された配線基板に対して導通路間の絶縁性を確保することができる。
このような本発明の多層配線基板は、半導体パッケージとして好適に用いることができる。
ここで、半導体パッケージとしては、例えば、上述した本発明の多層配線基板の両面に半導体素子を有する態様が挙げられる。
半導体素子としては、特に限定されず、例えば、ロジック集積回路〔例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）など〕、マイクロプロセッサ〔例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）など〕、メモリ〔例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（Magnetoresistive Random Access Memory）とＰＣＭ（Phase-Change Memory）、ＲｅＲＡＭ（Resistance Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、フラッシュ・メモリなど〕、Light Emitting Diode（以下、「ＬＥＤ」と略す。）〔例えば、携帯端末のマイクロフラッシュ、車載用、プロジェクタ光源、ＬＣＤバックライト、一般照明など〕、パワー・デバイス、アナログ集積回路〔例えば、ＤＣ（Direct Current）−ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）など）、ＭＥＭＳ（Micro Electro Mechanical Systems）〔例えば、加速度センサ、圧力センサ、振動子、ジャイロセンサなど〕、ワイヤレス〔例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Near field communication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（Wireless Local Area Network）など〕、ディスクリート素子、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＭＯＳイメージセンサー、カメラモジュール、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（高周波）フィルタ、ＩＰＤ（integrated passive devices）等が挙げられる。
以下に実施例に基づいて本発明をさらに詳細に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す実施例により限定的に解釈されるべきものではない。
（実施例１）
（Ａ）鏡面仕上げ処理（電解研磨処理）
高純度アルミニウム基板（住友軽金属株式会社製、純度９９．９９質量％、厚さ０．４ｍｍ）を１０ｃｍ四方の面積で陽極酸化処理できるようカットし、下記組成の電解研磨液を用い、電圧２５Ｖ、液温度６５℃、液流速３．０ｍ／ｍｉｎの条件で電解研磨処理を施した。
陰極はカーボン電極とし、電源は、ＧＰ０１１０−３０Ｒ（株式会社高砂製作所社製）を用いた。また、電解液の流速は渦式フローモニターＦＬＭ２２−１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
（電解研磨液組成）
・８５質量％リン酸（和光純薬工業株式会社製） ６６０ｍＬ
・純水 １６０ｍＬ
・硫酸 １５０ｍＬ
・エチレングリコール ３０ｍＬ
（Ｂ）陽極酸化処理工程
電解研磨処理後のアルミニウム基板に、０．２０ｍｏｌ／Ｌ硫酸の電解液で、電圧２０Ｖ、液温度１０℃、液流速３．０ｍ／ｍｉｎの条件で、５時間のプレ陽極酸化処理を施した。
その後、プレ陽極酸化処理後のアルミニウム基板を、０．２ｍｏｌ／Ｌ無水クロム酸、０．６ｍｏｌ／Ｌリン酸の混合水溶液（液温：５０℃）に１２時間浸漬させる脱膜処理を施した。
その後、０．２０ｍｏｌ／Ｌ硫酸の電解液で、電圧２０Ｖ、液温度１０℃、液流速３．０ｍ／ｍｉｎの条件で、１２時間の再陽極酸化処理を施し、膜厚１００μｍの陽極酸化膜を得た。
なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はＧＰ０１１０−３０Ｒ（株式会社高砂製作所製）を用いた。また、冷却装置にはＮｅｏＣｏｏｌ ＢＤ３６（ヤマト科学株式会社製）、かくはん加温装置にはペアスターラー ＰＳ−１００（ＥＹＥＬＡ東京理化器械株式会社製）を用いた。更に、電解液の流速は渦式フローモニターＦＬＭ２２−１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
（Ｃ）貫通化処理工程
次いで、２０質量％塩化水銀水溶液(昇汞)に２０℃、３時間浸漬させることによりアルミニウム基板を溶解し、更に、５質量％リン酸に３０℃、３０分間浸漬させることにより陽極酸化膜の底部を除去し、複数の貫通孔を有する構造体（絶縁性基材）を作製した。
（Ｄ）加熱処理
次いで、上記で得られた構造体に、温度４００℃で１時間の加熱処理を施した。
（Ｅ）電極膜形成処理
次いで、上記加熱処理後の陽極酸化膜の一方の表面に電極膜を形成する処理を施した。
すなわち、０．７ｇ／Ｌ塩化金酸水溶液を、一方の表面に塗布し、１４０℃／１分で乾燥させ、更に５００℃／１時間で焼成処理し、金のめっき核を作成した。
その後、無電解めっき液としてプレシャスファブＡＣＧ２０００基本液／還元液（日本エレクトロプレイティング・エンジニヤース株式会社製）を用いて、５０℃／１時間浸漬処理し、空隙のない電極膜を形成した。
（Ｆ）導通路形成工程
次いで、上記電極膜を形成した面に銅電極を密着させ、この銅電極を陰極にし、白金を正極にして電解めっき処理を施した。以下に示す組成の銅めっき液を使用し、定電流電解を施すことにより、貫通孔に銅が充填された微細構造体を作製した。
ここで、定電流電解は、株式会社山本鍍金試験器社製のめっき装置を用い、北斗電工株式会社製の電源（ＨＺ−３０００）を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後に、以下に示す条件で処理を施した。
＜銅めっき液組成＞
・硫酸銅 １００ｇ／Ｌ
・硫酸 ５０ｇ／Ｌ
・塩酸 １５ｇ／Ｌ
・温度 ２５℃
・電流密度 １０Ａ／ｄｍ2
（Ｇ）表面平滑化処理工程
次いで、金属が充填された構造体の表面および裏面に、ＣＭＰ処理を施し、膜厚８０μｍの構造体に対し、両面から１５μｍずつ研磨することにより、陽極酸化膜上に形成した電極膜を除去し、かつ、陽極酸化膜の表面および裏面を平滑化して膜厚５０μｍの構造体を得た。
ＣＭＰスラリーとしては、株式会社フジミインコーポレイテッド社製のＰＮＡＮＥＲＬＩＴＥ−７０００を用いた。
ＣＭＰ処理後、構造体の表面をＦＥ−ＳＥＭで観察すると、陽極酸化膜の表面から充填金属が一部あふれるような形になっていた。
（Ｈ）トリミング処理
次いで、ＣＭＰ処理後の構造体をリン酸溶液に浸漬し、陽極酸化膜を選択的に溶解することで、複数の貫通孔に充填された充填金属の円柱を突出させて構造体を得た。リン酸溶液は、上記貫通化処理と同じ液を使い、処理時間を５分とした。
（Ｉ）焼成処理
次いで、下記第１表に示すように、トリミング処理後の構造体を酸素濃度０．００１％の減圧雰囲気下において最高温度２００℃の温度で６０ｍｉｎの焼成処理を行った。この時、焼成処理は、昇温時間６０ｍｉｎをかけて最高温度２００℃まで昇温し、最高温度２００℃で６０ｍｉｎ保持された後、降温時間１０００ｍｉｎをかけて降温した。これにより、１００℃以上の温度に６００ｍｉｎ保持された微細構造体が得られた。
このようにして得られた微細構造体の表面写真（倍率５００００倍）をＦＥ−ＳＥＭで観察することにより貫通孔の平均開口径が３０ｎｍであり、貫通孔間の平均最短距離が３３ｎｍであることを確認した。さらに、微細構造体を集束イオンビーム〔Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ（以下、「ＦＩＢ」とも略す）〕を用いて切削加工した後、その断面写真（倍率５００００倍）をＦＥ−ＳＥＭで観察することにより、陽極酸化膜の厚みが１００μｍであり、陽極酸化膜の表面から突出する導通路の突出部分の高さ（バンプ高さ）の平均値が１０ｎｍであることを確認した。また、陽極酸化膜の厚みに対する導通路の中心線の長さ（導通路の長さ／陽極酸化膜の厚み）は、１．０１であることを確認した。
（実施例２）
陽極酸化処理工程を以下に示す方法で行うことにより、貫通孔の平均開口径を６０ｎｍに変更すると共に貫通孔間の平均最短距離を４０ｎｍに変更した以外は、実施例１と同様の方法により微細構造体を作製した。
（Ｂ）陽極酸化処理工程
電解研磨処理後のアルミニウム基板に、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１５℃、液流速３．０ｍ／ｍｉｎの条件で、５時間のプレ陽極酸化処理を施した。
その後、プレ陽極酸化処理後のアルミニウム基板を、０．２ｍｏｌ／Ｌ無水クロム酸、０．６ｍｏｌ／Ｌリン酸の混合水溶液（液温：５０℃）に１２時間浸漬させる脱膜処理を施した。
その後、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１５℃、液流速３．０ｍ／ｍｉｎの条件で、１０時間の再陽極酸化処理を施し、膜厚８０μｍの陽極酸化膜を得た。
なお、陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はＧＰ０１１０−３０Ｒ（株式会社高砂製作所社製）を用いた。また、冷却装置にはＮｅｏＣｏｏｌ ＢＤ３６（ヤマト科学株式会社製）、かくはん加温装置にはペアスターラー ＰＳ−１００（ＥＹＥＬＡ東京理化器械株式会社製）を用いた。更に、電解液の流速は渦式フローモニターＦＬＭ２２−１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
また、実施例１と同様に、焼成処理後に得られた微細構造体をＦＥ−ＳＥＭで観察することにより、陽極酸化膜の厚みが８０μｍであり、貫通孔の平均開口径が６０ｎｍであり、貫通孔間の平均最短距離が４０ｎｍであることを確認した。
（実施例３）
陽極酸化処理工程において、硫酸に代えて０．５０ｍｏｌ／Ｌマロン酸の電解液を用い、電圧１１５Ｖ、液温度３℃の条件で１８時間の再陽極酸化処理を施すことにより、貫通孔の平均開口径を１５０ｎｍに変更すると共に貫通孔間の平均最短距離を１５０ｎｍに変更した以外は、実施例１と同様の方法により微細構造体を作製した。
（実施例４、５、７および８）
焼成処理の条件を第１表に従って変更した以外は、実施例１と同様の方法により微細構造体を作製した。
（実施例６）
トリミング処理後の構造体を下記組成の疎水処理液に５分間浸漬させた後、焼成処理を施し、絶縁性基材の内部に含有される水分と共に疎水処理液の溶剤を揮発除去することにより、構造体の表面に界面活性剤として作用する疎水膜を付与した以外は、実施例１と同様の方法により微細構造体を作製した。
＜疎水処理液＞
・ＧＯ−４（テトラオレイン酸ポリオキシエチレンソルビット、ＨＬＢ値＝８．５、日光ケミカルズ株式会社製） ０．０２５ｇ
・メチルエチルケトン ３０．００ｇ
（実施例９）
導通路形成工程において、以下に示す組成のニッケルめっき液を使用して定電流電解を施すことにより、貫通孔にニッケルを充填して導通路を形成した以外は、実施例１と同様の方法により微細構造体を作製した。
＜ニッケルめっき液組成＞
・硫酸ニッケル ３００ｇ／Ｌ
・塩化ニッケル ６０ｇ／Ｌ
・ホウ酸 ４０ｇ／Ｌ
・温度 ５０℃
・電流密度 ５Ａ／ｄｍ2
（実施例１０）
導通路形成工程において、６０℃に保たれた２０質量％塩化金酸ナトリウム溶液を電解質として使用して電位走査電解を実施することにより、貫通孔に金を充填して導通路を形成した以外は、実施例１と同様の方法により微細構造体を作製した。
ここで、電位走査電解は、株式会社山本鍍金試験器社製のメッキ装置を用い、北斗電工株式会社製の電源（ＨＺ−３０００）を用い、メッキ液中でサイクリックボルタンメトリを行なって析出電位を確認した後、皮膜側の電位を０Ｖから２Ｖに段階的に変更して行った。電位の変更速度は０．５ｍＶ／ｓｅｃであり、電解の総処理時間は４０００秒であった。
（比較例１）
焼成処理を除いた以外は、実施例１と同様の方法により微細構造体を作製した。
（比較例２）
焼成処理を除いた以外は、実施例２と同様の方法により微細構造体を作製した。
（比較例３および５）
焼成処理の条件を第１表に従って変更した以外は、実施例１と同様の方法により微細構造体を作製した。
（比較例４）
焼成処理の条件を第１表に従って変更した以外は、実施例３と同様の方法により微細構造体を作製した。
ここで、作製した微細構造体に形成された複数の貫通孔の平均開口径は、ＦＥ−ＳＥＭにより陽極酸化膜の表面写真（倍率５００００倍）を撮影し、５０点測定した平均値として算出した。この結果を下記第２表に示す。
また、作製した微細構造体に形成された貫通孔間の平均最短距離は、ＦＥ−ＳＥＭにより陽極酸化膜の表面写真（倍率５００００倍）を撮影し、５０点測定した平均値として算出した。この結果を下記第２表に示す。
また、作製した微細構造体に形成された導通路のバンプ平均高さは、微細構造体をＦＩＢを用いて切削加工した後、ＦＥ−ＳＥＭにより陽極酸化膜の断面写真（倍率５００００倍）を撮影し、５０点測定した平均値として算出した。この結果を下記第２表に示す。
さらに、作製した微細構造体の含水率は、２３℃、相対湿度３０〜６０％の条件下で１０日間放置した後の微細構造体の質量（加熱前質量）を測定した後、Ｑ５００型熱量計測定装置（ティー・エイ・インスツルメント・ジャパン株式会社製）を用いて窒素雰囲気下で微細構造体を昇温速度１０℃／ｍｉｎで加熱し、１５０℃に到達した時の微細構造体の質量（加熱後質量）を測定して、〔（加熱前質量−加熱後質量）／加熱前質量〕×１００に基づいて算出した。この結果を下記第２表に示す。
なお、下記第２表において、「−」は、絶縁性基材の表面上に疎水膜を形成していないことを示している。
（評価方法）
絶縁性基材の最低絶縁耐圧は、図６に示すように、５００ｎｍ離れた導通路にプローバー（ナノ・プローバＮＥ−４０００、株式会社日立ハイテクノロジーズ社製）を用いて一対のプローブＰを接続して印加する電圧を徐々に上昇させ、電流が流れだした時点の電圧値を半導体デバイス・アナライザ（Ｂ１５００Ａ、アジレント・テクノロジー株式会社製）を用いて測定した。この結果を下記第３表に示す。
高温高湿保管処理が施された絶縁性基材の最低絶縁耐圧は、作製された微細構造体に高温高湿保管処理を施した後、同様にして、５００ｎｍ離れた導通路にプローバー（ナノ・プローバＮＥ−４０００、株式会社日立ハイテクノロジーズ社製）を用いて一対のプローブＰを接続して印加する電圧を徐々に上昇させ、電流が流れだした時点の電圧値を半導体デバイス・アナライザ（Ｂ１５００Ａ、アジレント・テクノロジー株式会社製）を用いて測定することにより得られた。ここで、高温高湿保管処理は、温度８５℃で且つ相対湿度８５％ＲＨの環境下に微細構造体を１００時間載置することにより行った。この結果を下記第３表に示す。
なお、下記第２表において、「−」は、高温高湿保管処理を施した絶縁性基材の最低絶縁耐圧を測定していないことを示している。
導通路の導電率は、導通路の体積抵抗率を測定し、ＩＡＣＳの基準である体積抵抗率１．７２４１×１０−２μΩｍを導電率１００％ＩＡＣＳとした時の測定値の割合を算出した。この結果を下記第３表に示す。
ここで、導通路の体積抵抗率は、図７に示すように、微細構造体の片面にスパッタリング法で３μｍ厚みの電極を作成して導電路間を電気的に接続すると共に、隣接する導通路にプローバー（ナノ・プローバＮＥ−４０００、株式会社日立ハイテクノロジーズ社製）を用いて一対のプローブＰを接続して所定の電圧を印加し、導通路間に流れる電流Ｉの電流値を半導体デバイス・アナライザ（Ｂ１５００Ａ、アジレント・テクノロジー株式会社製）を用いて測定し、これから求められる電気抵抗値Ｒを用いてρ＝Ｒ・Ａ／Ｌに基づいて算出した。ここで、ρは体積抵抗率、Ａは導通路の断面積（ｒ２π）、Ｌは導通路の長さをそれぞれ示す。なお、導通路の半径ｒおよび長さＬは、陽極酸化膜を貫通孔の部分でＦＩＢを用いて切削加工した後、その断面写真（倍率５００００倍）をＦＥ−ＳＥＭにより撮影して測定した。
表１に示す結果から、貫通孔の平均開口径を２０ｎｍ〜２００ｎｍの範囲で、貫通孔間の平均最短距離を１０ｎｍ〜３００ｎｍの範囲でそれぞれ変化させた実施例１〜３は、１００℃以上の温度で３時間以上の焼成処理を施して微細構造体の含水率を全質量に対して０．００５％以下とすることにより、いずれも絶縁性基板の最低絶縁耐圧が１０Ｖ以上の高い値を示すことがわかった。
また、１００℃以上の温度で３時間以上の焼成処理が施されたことにより微細構造体の含水率を全質量に対して０．００５％以下とした実施例１〜１０は、焼成処理が施されていないまたは１００℃以上の温度で３時間未満の焼成処理が施されたことにより微細構造体の含水率が全質量に対して０．００５％を超える比較例１〜５と比較して、絶縁性基板の最低絶縁耐圧が大きく向上することがわかった。
また、酸素濃度０．１％以下の減圧雰囲気において焼成処理が施された実施例７は、酸素濃度０．１％を超える大気雰囲気において焼成処理が施された実施例８と比較して、絶縁性基板の最低絶縁耐圧が向上し、さらに導通路の導電率が２０％ＩＡＣＳ以上に著しく向上することがわかった。
また、絶縁性基材の表面に疎水膜を付与した実施例６は、絶縁性基材の表面に疎水膜を付与していない実施例１と比較して、絶縁性基材の最低絶縁耐圧が高温高湿保管処理を施す前と後で高く維持されており、大気中の水分が絶縁性基材に付着することを防いで絶縁性基材の絶縁耐圧が維持されることがわかった。
また、導通路の金属種を変えた実施例１、９および１０は、いずれも絶縁性基板の最低絶縁耐圧が高い値を示しており、導通路の金属種によらずに絶縁性基板の絶縁耐圧を向上できることが示唆された。
１，１ａ，１ｂ 微細構造体、２ 絶縁性基材、２ａ 一方の表面、２ｂ 他方の表面、３ 導通路、４ 貫通孔、５ 疎水膜、６ 貫通孔の開口径、７ 貫通孔間を結ぶ最短距離、８ 絶縁性基材の厚み、２１ 多層配線基板、２２ａ，２２ｂ，２２ｃ 配線基板、２３ａ，２３ｂ，２３ｃ，２３ｄ 電極、Ｐ プローブ、１０１，１０２，１０４，１０５，１０７，１０８ 貫通孔、１０３，１０６，１０９ 円。

Claims (8)

  1. 複数の貫通孔を有する絶縁性基材と、複数の前記貫通孔の内部に充填された金属を含有する導電性材料からなる導通路と、を有する微細構造体であって、
    複数の前記貫通孔の平均開口径が５ｎｍ〜５００ｎｍであり、
    互いに隣接する前記貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍであり、
    微細構造体の全質量に対する含水率が０．００５％以下である微細構造体。
  2. 前記絶縁性基材が、アルミニウムの陽極酸化膜である請求項１に記載の微細構造体。
  3. 前記絶縁性基材の表面に設けられた疎水膜を有する請求項１または２に記載の微細構造体。
  4. 異方導電性部材として用いる請求項１〜３のいずれか一項に記載の微細構造体。
  5. 請求項４に記載の微細構造体と、前記微細構造体を挟んで配置されて導通路を介して互いに電気的に接続される一対の配線基板とを有する多層配線基板。
  6. 請求項５に記載の多層配線基板を用いた半導体パッケージ。
  7. 絶縁性基材に、平均開口径が５ｎｍ〜５００ｎｍの複数の貫通孔を、隣接する前記貫通孔間を結ぶ最短距離の平均値が１０ｎｍ〜３００ｎｍとなるように設けた後、複数の前記貫通孔の内部に金属を含有する導電性材料を充填して導通路を形成し、前駆体を得る前駆体形成工程、および、
    前記前駆体形成工程の後に、１００℃以上の温度で３時間以上の焼成処理を施し、全質量に対する含水率が０．００５％以下となる微細構造体を得る焼成処理工程を具備する微細構造体の製造方法。
  8. 前記焼成処理工程は、酸素濃度０．１％以下の減圧雰囲気において行う請求項７に記載の微細構造体の製造方法。
JP2015558838A 2014-01-27 2015-01-19 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法 Active JP6084709B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014012512 2014-01-27
JP2014012512 2014-01-27
PCT/JP2015/051223 WO2015111542A1 (ja) 2014-01-27 2015-01-19 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法

Publications (2)

Publication Number Publication Date
JP6084709B2 true JP6084709B2 (ja) 2017-02-22
JPWO2015111542A1 JPWO2015111542A1 (ja) 2017-03-23

Family

ID=53681346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015558838A Active JP6084709B2 (ja) 2014-01-27 2015-01-19 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法

Country Status (6)

Country Link
US (1) US9799594B2 (ja)
JP (1) JP6084709B2 (ja)
KR (1) KR101906876B1 (ja)
CN (1) CN106063041B (ja)
TW (1) TWI642068B (ja)
WO (1) WO2015111542A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130458A (ko) * 2020-04-22 2021-11-01 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015147969A (ja) * 2014-02-05 2015-08-20 住友電気工業株式会社 基板及びその製造方法
JP2018056228A (ja) * 2016-09-27 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置、システムインパッケージ、及び車載用システムインパッケージ
KR102536305B1 (ko) * 2018-01-05 2023-05-24 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
WO2019244884A1 (ja) * 2018-06-20 2019-12-26 パナソニックＩｐマネジメント株式会社 固体撮像装置および内視鏡カメラ
KR102361397B1 (ko) * 2019-01-21 2022-02-10 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
WO2020246755A1 (ko) * 2019-06-04 2020-12-10 엘지이노텍 주식회사 회로기판
KR102342805B1 (ko) * 2019-12-26 2021-12-23 (주)포인트엔지니어링 프로브 카드
CN115135809A (zh) * 2020-02-26 2022-09-30 富士胶片株式会社 金属填充微细结构体、金属填充微细结构体的制造方法及结构体
KR102342806B1 (ko) * 2020-03-30 2021-12-23 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드
KR102628459B1 (ko) * 2022-09-06 2024-01-23 한양대학교 에리카산학협력단 α-Al2O3 상 양극산화 알루미늄 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119010A (ja) * 1988-10-28 1990-05-07 Japan Synthetic Rubber Co Ltd 絶縁膜
JP2011181350A (ja) * 2010-03-01 2011-09-15 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2012084294A (ja) * 2010-10-08 2012-04-26 Fujikura Rubber Ltd シート状コネクタ、電子部品用ソケット及び電子部品試験装置
JP2013069629A (ja) * 2011-09-26 2013-04-18 Fujifilm Corp 異方導電性部材およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52142774A (en) * 1976-05-25 1977-11-28 Yutaka Hosokawa Plating
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH10235784A (ja) * 1997-02-28 1998-09-08 Shin Etsu Chem Co Ltd ポリイミド系フレキシブル印刷回路用基板の製造方法及びカバーレイフィルムの製造方法
JP2000011766A (ja) * 1998-06-22 2000-01-14 Jsr Corp 異方導電性シート
DE602004018720D1 (de) * 2003-09-09 2009-02-12 Nitto Denko Corp Anisotrop-leitender Film , Herstellungs- und Gebrauchsverfahren
JP5043617B2 (ja) * 2007-03-27 2012-10-10 富士フイルム株式会社 異方導電性部材およびその製造方法
EP1976007B1 (en) * 2007-03-27 2017-11-29 Fujifilm Corporation Method of manufacture of anisotropically conductive member
ES2768251T3 (es) * 2008-05-09 2020-06-22 Stora Enso Oyj Un aparato, un método para establecer un patrón conductor en un sustrato aislante plano, el sustrato aislante plano y un conjunto de chips del mismo
JP2012078222A (ja) * 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119010A (ja) * 1988-10-28 1990-05-07 Japan Synthetic Rubber Co Ltd 絶縁膜
JP2011181350A (ja) * 2010-03-01 2011-09-15 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2012084294A (ja) * 2010-10-08 2012-04-26 Fujikura Rubber Ltd シート状コネクタ、電子部品用ソケット及び電子部品試験装置
JP2013069629A (ja) * 2011-09-26 2013-04-18 Fujifilm Corp 異方導電性部材およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7016003428; 神戸大学大学院、地球惑星科学専攻: '電気伝導度（比抵抗）' 大陸・海底ダイナミック研究室 ＨＰ , 20130718, 神戸大学大学院、地球惑星科学専攻 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130458A (ko) * 2020-04-22 2021-11-01 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
KR102361396B1 (ko) 2020-04-22 2022-02-10 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드

Also Published As

Publication number Publication date
KR20160088348A (ko) 2016-07-25
WO2015111542A1 (ja) 2015-07-30
US20160336262A1 (en) 2016-11-17
KR101906876B1 (ko) 2018-10-11
CN106063041B (zh) 2019-01-08
JPWO2015111542A1 (ja) 2017-03-23
TWI642068B (zh) 2018-11-21
US9799594B2 (en) 2017-10-24
CN106063041A (zh) 2016-10-26
TW201541471A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
JP6084709B2 (ja) 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法
JP5752741B2 (ja) 多層基板および半導体パッケージ
JP6166826B2 (ja) 異方導電性部材の製造方法
KR101496494B1 (ko) 이방 도전성 접합 패키지의 제조방법
JP6798003B2 (ja) 金属充填微細構造体の製造方法
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP6412587B2 (ja) 多層配線基板
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
WO2022158277A1 (ja) めっき液、および、金属充填構造体の製造方法
WO2022044585A1 (ja) 金属充填微細構造体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170125

R150 Certificate of patent or registration of utility model

Ref document number: 6084709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250