JP6412587B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP6412587B2
JP6412587B2 JP2016564907A JP2016564907A JP6412587B2 JP 6412587 B2 JP6412587 B2 JP 6412587B2 JP 2016564907 A JP2016564907 A JP 2016564907A JP 2016564907 A JP2016564907 A JP 2016564907A JP 6412587 B2 JP6412587 B2 JP 6412587B2
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
substrate
electrode
protruding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016564907A
Other languages
English (en)
Other versions
JPWO2016098865A1 (ja
Inventor
俊次 黒岡
俊次 黒岡
堀田 吉則
吉則 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2016098865A1 publication Critical patent/JPWO2016098865A1/ja
Application granted granted Critical
Publication of JP6412587B2 publication Critical patent/JP6412587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/52Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層配線基板に関する。
絶縁性基材に設けられた微細孔に金属が充填されてなる金属充填微細構造体(デバイス)は、近年ナノテクノロジーでも注目されている分野のひとつであり、例えば、異方導電部材としての用途が期待されている。
この異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材や機能検査を行う際の検査用コネクタ等として広く使用されている。
特に、半導体素子等の電子部品は、ダウンサイジング化が顕著であり、従来のワイヤーボンディングのような直接配線基板を接続するような方式では、接続の安定性を十分に保証することができないため、電子接続部材として異方導電性部材が注目されている。
このような異方導電性部材に用いることができる微細構造体として、例えば、特許文献1には、「1×106〜1×1010/mm2の密度で、孔径10〜500nmのマイクロポア貫通孔を有する絶縁性基材よりなる微細構造体であって、該マイクロポア貫通孔内部に、充填率30%以上で金属が充填され、且つ、該絶縁性基材の少なくとも一方の表面上にポリマーよりなる層が設けられていることを特徴とする微細構造体。」が記載されている([請求項1])。
特開2010−067589号公報
本発明者らは、特許文献1に記載されるような微細構造体を用いて配線基板の多層化を行う場合について検討を行った結果、微細構造体と配線基板とを圧着して接合する際の圧着力が弱いと、微細構造体の導通路と配線基板の電極との接合が弱くなり、導通信頼性が劣る場合があり、一方、圧着力が強いと、導通路がつぶれて、導通路同士が電気的に接続され、絶縁性が低下するおそれがあることを見出した。
そこで、本発明は、優れた導通信頼性を達成することができる多層配線基板を提供することを課題とする。
本発明者らは、上記目的を達成すべく鋭意研究した結果、複数の導通路のうち、電極と接触する導通路が変形して、隣接する導通路同士が接触していることにより、優れた導通信頼性を達成することができることを見出し、本発明を完成させた。
すなわち、本発明者らは、以下の構成により上記課題が解決できることを見出した。
[1]無機材料からなる絶縁性基材、絶縁性基材の厚み方向に貫通し、互いに絶縁された状態で設けられた、導電性部材からなる複数の導通路、および、絶縁性基材の表面に設けられた粘着層を具備し、各導通路が、絶縁性基材の表面から突出した突出部分を有している異方導電性部材と、
基板、および、基板上に形成される1以上の電極を有する配線基板とを積層してなる多層配線基板であって、
複数の導通路のうち、電極と接触する導通路が変形して、隣接する導通路同士が接触している多層配線基板。
[2]配線基板は、基板の少なくとも一部を覆うパッシベーション層を有し、
電極とパッシベーション層とが面一に形成され、
複数の導通路のうち、パッシベーション層と接触する導通路の突出部分は、互いに接触していない[1]に記載の多層配線基板。
[3]複数の導通路のうち、電極と接触する導通路以外の導通路の突出部分は、粘着層に包埋されている[1]に記載の多層配線基板。
[4]配線基板は、基板の少なくとも一部を覆う樹脂層を有し、
電極と樹脂層とが面一に形成され、
複数の導通路のうち、電極と接触する導通路以外の導通路の突出部分の少なくとも一部が、樹脂層中に貫入している[1]に記載の多層配線基板。
[5]電極と導通路の材料が同じである[1]〜[4]のいずれかに記載の多層配線基板。
[6]導通路の材料が銅である[1]〜[5]のいずれかに記載の多層配線基板。
[7]粘着層はフィラーを含有しない[1]〜[6]のいずれかに記載の多層配線基板。
以下に説明するように、本発明によれば、優れた導通信頼性を達成することができる多層配線基板を提供することができる。
本発明の多層配線基板の好適な実施態様の一例を示す模式図である。 図2(A)〜図2(C)は、それぞれ、本発明の異方導電性部材の実施態様の一部を拡大して示す模式的な断面図である。 図3(A)は、本発明の多層配線基板に好適に用いられる異方導電性部材の一例を示す模式的な上面図であり、図3(B)は、図3(A)のIB−IB線断面図である。 実施例1における電極と導通路との接触部の断面写真である。
以下、本発明について詳細に説明する。
以下に記載する構成要件の説明は、本発明の代表的な実施態様に基づいてなされることがあるが、本発明はそのような実施態様に限定されるものではない。
なお、本明細書において、「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
[多層配線基板]
本発明の多層配線基板は、無機材料からなる絶縁性基材、絶縁性基材の厚み方向に貫通し、互いに絶縁された状態で設けられた、導電性部材からなる複数の導通路、および、絶縁性基材の表面に設けられた粘着層を具備し、各導通路が、絶縁性基材の表面から突出した突出部分を有している異方導電性部材と、基板、および、基板上に形成される1以上の電極とを有する配線基板とを積層してなる多層配線基板であって、複数の導通路のうち、電極と接触する導通路が変形して、隣接する導通路同士が接触していることを特徴とする多層配線基板である。
本発明の多層配線基板は、上述した通り、厚さ方向に貫通する多数の導通路を有することで厚さ方向に導電性を有し、面方向には絶縁される異方導電性部材と、配線基板とを積層した多層配線基板において、複数の導通路のうち、電極と接触する導通路が変形して、隣接する導通路同士が接触する構成を有することにより、優れた導通信頼性を達成するものである。
すなわち、配線基板における電極と異方導電性部材とを接続(接合)する際に、電極と接触する導通路同士は接触し、電極と接触しない導通路はそれぞれ電気的に独立した状態を維持することで、電極との接合を確実にしつつ、導通路同士が電気的に接続して絶縁性が低下するのを防止することで、優れた導通信頼性を得ることができる。
次に、本発明の多層配線基板の構成について、図1を用いて説明する。
図1に示す多層配線基板10aは、絶縁性基材2、絶縁性基材2を厚さ方向に貫通して設けられる複数の導通路3、および、絶縁性基材2の表面に設けられた粘着層4を有する異方導電性部材1と、基板11上に電極12を形成されてなる配線基板20aであって、異方導電性部材1の一方の面に積層される配線基板20a、および、異方導電性部材1の他方の面に積層される配線基板20aとを具備するものである。多層配線基板10aは、異方導電性部材1を挟んで2つの配線基板20aを積層することで、2つの配線基板20aの電極12同士が電気的に接続される。
図2(A)は、図1に示す多層配線基板10aの配線基板20aの電極12と異方導電性部材1の導通路3との接続部分を拡大して示す断面図である。
図2(A)に示す多層配線基板10aは、複数の導通路3のうち、電極と接触する導通路3以外の導通路3の突出部分3bは、樹脂層13に包埋される構成を有するものである。
すなわち、図2(A)に示す多層配線基板10aは、本発明における、基板の少なくとも一部を覆う樹脂層を有し、電極と樹脂層とが面一に形成され、複数の導通路のうち、電極と接触する導通路以外の導通路の突出部分の少なくとも一部が、樹脂層中に貫入している構成の多層配線基板である。
図2(A)に示す多層配線基板10aの配線基板20aは、基板11と、基板11上に形成された電極12と、基板11の電極12が形成される領域以外の表面に形成されたパッシベーション層14と、パッシベーション層14上に積層された樹脂層13とを備える。
図示例においては、電極12と樹脂層13とは略面一に形成されている。また、電極12は、研磨時にディッシングが生じて、中央部の厚さが薄くなるように凹状に形成されている。
一方、異方導電性部材1は、絶縁性基材2と、絶縁性基材2を厚さ方向に貫通し、導電性部材からなる複数の導通路3と、絶縁性基材2の表面に設けられた粘着層4とを具備する。
また、導通路3は、絶縁性基材2の表面から突出した突出部分3bを有しており、この突出部分3bの端部が、粘着層4の表面から露出または突出して設けられている。
ここで、本発明においては、図2(A)に示すように、複数の導通路3のうち、電極12と接触する導通路3の突出部分3bは、先端部分がつぶれて、隣接する導通路3同士が接触し、符号Wで示すように、先端部分が一体化している。
このように、導通路3の突出部分3bが互いに接触して一体化して電極12と接触するので、電極12と確実に接続される。
一方、電極12と接触しない導通路3は、その突出部分3bの先端が、配線基板20aの樹脂層13に貫入しており、互いに接触することなく、互いに絶縁された状態を維持している。
このように、配線基板20aが表面に樹脂層13を有する構成の場合には、電極12と接触しない導通路3の突出部分3bの先端を樹脂層13に貫入させることで、配線基板20aと異方導電性部材1とを接合する際に、導通路3がつぶれることを抑制して、導通路3同士が接触して絶縁性が低下するのを抑制する。
したがって、電極12と導通路3との接続を確実にして、かつ、電極12に接続されない導通路3の絶縁性の低下を抑制して、優れた導通信頼性を達成することができる。
ここで、図2(A)に示す例では、配線基板20aは、導通路3の突出部分3bが貫入可能な樹脂層13を有する構成としたが、これに限定はされない。
図2(B)に、本発明の多層配線基板の他の一例における接続部分の拡大断面図を示す。
図2(B)に示す多層配線基板10bは、本発明における、複数の導通路のうち、電極と接触する導通路以外の導通路の突出部分は、粘着層に包埋されている構成の多層配線基板である。
図2(B)に示す多層配線基板10bの配線基板20bは樹脂層13を具備しない以外は、図2(A)に示す配線基板20aと同様の構成を有する。
すなわち、図2(B)の配線基板20bは、基板11と、基板11上に形成される電極と、基板11の電極12が形成される領域以外の表面に形成されたパッシベーション層14とを有する。図に示すように、電極12は、パッシベーション層14よりも厚く形成されており、電極12がパッシベーション層14よりも突出して設けられている。
このような配線基板20bを有する多層配線基板10bにおいては、図2(B)に示すように、異方導電性部材1の粘着層4が、配線基板20bのパッシベーション層に接触するように、異方導電性部材1と配線基板20bとが積層されている。
ここで、電極12と接触する導通路3の突出部分3bは、図2(A)に示す多層配線基板10aと同様に、先端部分がつぶれて、隣接する導通路3同士が接触し、符号Wで示すように、先端部分が一体化している。
一方、電極12と接触しない導通路3は、対面するパッシベーション層14の厚さが電極12よりも薄いため、その突出部分3bが、パッシベーション層14に接触することなく、粘着層4に包埋される。したがって、各導通路3は、互いに接触することなく、互いに絶縁された状態を維持している。
このように、配線基板20bが表面に樹脂層13を具備しない構成の場合には、電極12と接触しない導通路3の突出部分3bを粘着層4に包埋させることで、配線基板20bと異方導電性部材1とを接合する際に、導通路3がつぶれることを抑制して、導通路3同士が接触して絶縁性が低下するのを抑制する。
したがって、電極12と導通路3との接続を確実にして、かつ、電極12に接続されない導通路3の絶縁性の低下を抑制して、優れた導通信頼性を達成することができる。
また、図2(B)に示す例では、配線基板20bは、電極12がパッシベーション層14よりも厚く形成される構成としたが、これに限定はされない。
図2(C)に、本発明の多層配線基板の他の一例における接続部分の拡大断面図を示す。
図2(C)に示す多層配線基板10cは、本発明における、配線基板は、基板の少なくとも一部を覆うパッシベーション層を有し、電極とパッシベーション層とが面一に形成され、複数の導通路のうち、パッシベーション層と接触する導通路の突出部分は、互いに接触していない構成の多層配線基板である。
図2(C)に示す多層配線基板10cの配線基板20cは電極12とパッシベーション層14が面一に形成されている以外は、図2(B)に示す配線基板20bと同様の構成を有する。
すなわち、図2(C)に示す配線基板20cは、基板11と、基板11上に形成される電極と、基板11の電極12が形成される領域以外の表面に形成されたパッシベーション層14とを有する。また、図に示すように、電極12の厚さと、パッシベーション層14の厚さはほぼ同じであり、面一に形成されている。
このような配線基板20cを有する多層配線基板10cにおいては、図2(C)に示すように、配線基板20cに積層された異方導電性部材1の導通路3のうち、電極12と接触する導通路3の突出部分3bは、図2(B)に示す多層配線基板10bと同様に、先端部分がつぶれて、隣接する導通路3同士が接触し、符号Wで示すように、先端部分が一体化している。
一方、電極12と接触しない導通路3は、その突出部分3bの先端部分が、パッシベーション層14に接触して厚さ方向に圧縮されて、各導通路3は、粘着層4中で太径化するものの、各導通路3は、互いに接触することなく、互いに絶縁された状態を維持している。
このように、配線基板20cの表面に、電極12とパッシベーション層14とが面一に形成される構成の場合にも、電極12と接触しない導通路3同士の接触を抑制して絶縁性が低下するのを抑制することができる。
したがって、電極12と導通路3との接続を確実にして、かつ、電極12に接続されない導通路3の絶縁性の低下を抑制して、優れた導通信頼性を達成することができる。
なお、図1に示す例では、2つの配線基板20aで1つの異方導電性部材1を挟むように積層する構成としたが、これに限定はされず、配線基板と異方導電性部材とを交互に2以上ずつ積層する構成であってもよい。
次に、本発明の多層配線基板の構成要素について、材料、寸法、形成方法等について説明する。
[異方導電性部材]
本発明の多層配線基板に用いられる異方導電性部材について、図3(A)および図3(B)を用いて説明する。
図3(A)および図3(B)に示す異方導電性部材1は、配線基板20と積層される前の状態の異方導電性部材の一例であり、絶縁性基材2と、導電性部材からなる複数の導通路3と、絶縁性基材2の表面に設けられた粘着層4とを具備するものである。
また、導通路3は、図3(A)および図3(B)に示すように、互いに絶縁された状態で絶縁性基材2を厚み方向に貫通して設けられている。
更に、導通路3は、図3(B)に示すように、絶縁性基材2の表面から突出した突出部分3aおよび3bを有しており、この突出部分3aおよび3bの端部が、粘着層4の表面から露出または突出して設けられている。
ここで、「互いに絶縁された状態」とは、絶縁性基材の内部(厚み方向)に存在している各導通路が絶縁性基材の内部において互いに絶縁された状態であることを意味する。
また、図3(B)においては、絶縁性基材2の表面2aおよび2bに粘着層4を有する態様を示しているが、本発明においては、絶縁性基材の少なくとも一方の表面に粘着層を有していればよい。
同様に、図3(B)においては、導通路3の両端が突出部分(符号3aおよび3b)を有している態様を示しているが、本発明においては、絶縁性基材の少なくとも粘着層を有する側の表面から突出した突出部分を有していればよい。
〔絶縁性基材〕
異方導電性部材を構成する絶縁性基材は、無機材料からなり、従来公知の異方導電性フィルム等を構成する絶縁性基材と同程度の電気抵抗率(1014Ω・cm程度)を有するものであれば特に限定されない。
なお、「無機材料からなり」とは、後述する粘着層を構成する高分子材料と区別するための規定であり、無機材料のみから構成された絶縁性基材に限定する規定ではなく、無機材料を主成分(50質量%以上)とする規定である。
上記絶縁性基材としては、例えば、ガラス基材、セラミックス基材(例えば、シリコンカーバイド、シリコンナイトライド等)、カーボン基材(例えば、ダイヤモンドライクカーボン等)、ポリイミド基材、これらの複合材料などが挙げられ、また、貫通孔を有する有機素材上に、セラミックス材料やカーボン材料を50質量%以上含む無機材料で成膜した材料であってもよい。
本発明においては、上記絶縁性基材としては、所望の平均開口径を有するマイクロポアが貫通孔として形成され、後述する導通路を形成しやすいという理由から、バルブ金属の陽極酸化膜であるのが好ましい。
ここで、上記バルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。
これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜(基材)であるのが好ましい。
本発明においては、上記絶縁性基材の厚み(図3(B)においては符号6で表される部分)は、1μm〜1000μmであるのが好ましく、3μm〜500μmであるのがより好ましく、3μm〜300μmであるのが更に好ましい。絶縁性基材の厚みがこの範囲であると、絶縁性基材の取り扱い性が良好となる。
また、本発明においては、上記絶縁性基材における上記導通路間の幅(図3(B)においては符号7で表される部分)は、10nm以上であるのが好ましく、20nm〜200nmであるのがより好ましい。絶縁性基材における導通路間の幅がこの範囲であると、絶縁性基材が絶縁性の隔壁として十分に機能する。
〔導通路〕
異方導電性部材を構成する複数の導通路は、上記絶縁性基材の厚み方向に貫通し、互いに絶縁された状態で設けられた、導電性材料からなる導通路である。
また、上記導通路は、絶縁性基材の表面から突出した突出部分を有している。
<導電性材料>
上記導通路を構成する導電性材料は、電気抵抗率が103Ω・cm以下の材料であれば特に限定されず、その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)、インジウムがドープされたスズ酸化物(Indium Tin Oxide:ITO)等が好適に例示される。
中でも、電気伝導性の観点から、金属が好ましく、銅、金、アルミニウム、ニッケルがより好ましく、銅、金がさらに好ましく、コスト、汎用性等の観点から銅が特に好ましい。
また、配線基板の電極と接続した際に、電極との接合がより強固になり、導通信頼性をより高くすることができる点から、配線基板の電極と同じ材料を用いるのが好ましい。
<突出部分>
上記導通路の突出部分は、導通路が絶縁性基材の表面から突出した部分である。
次に、上記導通路の突出部分の形状について、図3(B)を用いて説明する。
図3(B)に示す例では、導通路3の突出部分3a、3bの端部が、粘着層4の表面から突出した構成を有する。
また、各導通路3の突出部分3a、3bはそれぞれ、他の導通路3の突出部分3a、3bと接触しないように形成されている。
なお、図示例においては、突出部分3a、3bは、その端部が粘着層4の表面から突出した構成としたが、これに限定はされず、突出部分3a、3bの端面と粘着層4の表面とが略面一であってもよいし、あるいは、突出部分3a、3bの端部が粘着層4の包埋されていてもよい。なお、配線基板と積層した際に電極との接続を確実にする観点から、突出部分3a、3bの端面が粘着層4の表面から露出した態様であるのが好ましく、突出部分3a、3bは、その端部が粘着層4の表面から突出した態様とするのがより好ましい。
また、導通路の突出部分は、絶縁性基材2の内部に存在している導通路から直線的に連続した柱状形状であってもよいし、絶縁性基材2の内部に存在している導通路から屈曲した柱状形状であってもよい。
また、図示例においては、すべての導通路3の突出部分3a、3b同士が接触しない構成としたが、これに限定はされず、導電性の異方性が発現できれば、一部の突出部分3a、3b同士が接触していてもよい。
本発明においては、突出部分の高さやアスペクト比(突出部分の高さ/突出部分の直径)は、接続する配線基板や接合方法等に応じて適宜決定すればよい。
異方導電性部材と配線基板とを圧着などの手法により接続(接合)する際に、電極と接続される突出部分以外の突出部分が潰れた場合の面方向の絶縁性を十分に確保できる理由から、上記導通路の突出部分のアスペクト比(突出部分の高さ/突出部分の直径)が0.01以上20未満であるのが好ましく、6〜20であるのがより好ましい。
また、本発明においては、接続対象となる配線基板の表面形状に追従する、電極と接続される突出部分以外の突出部分が潰れた場合の面方向の絶縁性を十分に確保できる等の観点から、上記導通路の突出部分の高さが、50nm〜1500nmであるのが好ましく、300〜1050nmであるのがより好ましい。
同様に、上記導通路の突出部分の直径は、5nm超10μm以下であるのが好ましく、40nm〜1000nmであるのがより好ましい。
<他の形状>
上記導通路は柱状であり、その直径(図3(B)においては符号8で表される部分)は、突出部分の直径と同様、5nm超10μm以下であるのが好ましく、40nm〜1000nmであるのがより好ましい。
また、上記導通路は上記絶縁性基材によって互いに絶縁された状態で存在するものであるが、その密度は、2万個/mm2以上であるのが好ましく、200万個/mm2以上であるのがより好ましく、1000万個/mm2以上であるのが更に好ましく、5000万個/mm2以上であるのが特に好ましく、1億個/mm2以上であるのが最も好ましい。
更に、隣接する各導通路の中心間距離(図3(A)においては符号9で表される部分)は、20nm〜500nmであるのが好ましく、40nm〜200nmであるのがより好ましく、50nm〜140nmであるのが更に好ましい。
〔粘着層〕
本発明の異方導電性部材を構成する粘着層は、絶縁性基材の表面に設けられた層であり、配線基板の電極以外の部分との接着に寄与する層である。
本発明においては、接続後の収縮差などによる反りを軽減できるという理由から、上記粘着層が、熱膨張係数が50×10-6-1未満の高分子材料を含有する層であるのが好ましく、5×10-6-1〜30×10-6-1の高分子材料を含有する層であるのがより好ましい。
このように接続後の反りを軽減できる理由は、接続対象となる配線基板との熱膨張率差が小さくなることにより、変位差を吸収するための膜厚が不要となるため粘着層の厚みを薄膜化することができ、その結果、粘着層自体の熱膨張率の影響が軽減できたためであると考えられる。
ここで、熱膨張係数は、JIS K 7197:1991の「プラスチックの熱機械分析による線膨脹率試験方法」に準じて測定した値をいい、2種以上の高分子材料を併用した場合はこれらの混合物における測定値をいう。
<高分子材料>
上記高分子材料としては、公知の樹脂材料などから熱膨張係数が50×10-6-1未満となるように1種ないし2種以上を適宜選択することができるため特に限定されない。
これらのうち、効率よく配線基板と異方導電性部材との隙間を埋めることができ、配線基板との密着性がより高くなる理由から、ポリイミド樹脂(熱膨張係数:30×10-6-1〜50×10-6-1)および/またはエポキシ樹脂(熱膨張係数:45×10-6-1〜65×10-6-1)を用いるのが好ましい。
エポキシ樹脂の好ましい具体例としては、jER(登録商標)828(三菱化学株式会社製)やjER(登録商標)1004(三菱化学株式会社製)が挙げられる。
また、粘着層は、熱膨張差に起因する変形量の差により電極が意図しない部位に接触するのを防止する等の観点から、上記樹脂中に、シリカ、アルミナ、窒化ケイ素、マイカ、ホワイトカーボン等の無機材料からなる粒子(フィラー)を分散させてもよい。しかしながら、粘着層中にフィラーを含有すると、異方導電性部材と配線基板とを積層する際に、フィラーによって導通路がつぶれてしまうおそれがある。したがって、粘着層はフィラーを含有しないのが好ましい。
なお、フィラーの粒子径は、導通路のつぶれを少なくする等の観点から、80nm〜500nmが好ましい。
<形状>
本発明においては、接続対象となる配線基板の表面形状に追従する観点から、上記粘着層の厚みは、50nm〜1500nmであるのが好ましく、250nm〜1000nmであるのがより好ましい。
また、上述した通り、導通路の突出部分は、粘着層の表面から突出あるいは露出してもよく、粘着層に覆われていてもよいが、配線基板と積層した際に、電極との接続をより確実にする観点から、端部を粘着層の表面から露出または突出させる構成を有するのが好ましい。なかでも、導通路と電極との接続抵抗をより小さくできる理由から、上述した導通路の突出部分の高さと上記粘着層の厚みとの差の絶対値が、0nm〜50nmであるのが好ましい。なお、導通路の突出部分の高さと粘着層の厚みと差の絶対値が0nmである状態は、導通路の突出部分の端部が粘着層の表面から露出している状態である。
このように接続抵抗を小さくできる理由としては、厚みの差の絶対値が上記範囲にあることにより、粘着層の変形が起きた状態でも電極と導通路との接続が阻害されにくくなることなどが考えられる。
[異方導電性部材の製造方法]
次に、上記異方導電性部材の製造方法について説明する。
異方導電性部材の製造方法は特に限定されないが、例えば、上記絶縁性基材に設けられた貫通孔に上記導電性材料を存在させて上記導通路を形成する導通路形成工程と、導通路形成工程の後に上記絶縁性基材の表面のみを一部除去し、上記導通路を突出させるトリミング工程と、トリミング工程の後に上記絶縁性基材の表面のみに粘着層を形成する粘着層形成工程とを有する製造方法等が挙げられる。
〔絶縁性基材の作製〕
上記絶縁性基材は、例えば、貫通孔を有するガラス基板(Through Glass Via:TGV)をそのまま用いることができるが、上記導通路の開口径や突出部分のアスペクト比を上述した範囲とする観点から、バルブ金属に対して陽極酸化処理を施す方法が好ましい。
上記陽極酸化処理としては、例えば、上記絶縁性基材がアルミニウムの陽極酸化皮膜である場合は、アルミニウム基板を陽極酸化する陽極酸化処理、および、上記陽極酸化処理の後に、上記陽極酸化により生じたマイクロポアによる孔を貫通化する貫通化処理をこの順に施すことにより作製することができる。
本発明においては、上記絶縁性基材の作製に用いられるアルミニウム基板ならびにアルミニウム基板に施す各処理工程については、特開2008−270158号公報の[0041]〜[0121]段落に記載したものと同様のものを採用することができる。
〔導通路形成工程〕
上記導通路形成工程は、上記絶縁性基材に設けられた上記貫通孔に上記導電性材料を存在させる工程である。
ここで、上記貫通孔に金属を存在させる方法としては、例えば、特開2008−270158号公報の[0123]〜[0126]段落および[図4]に記載された各方法と同様の方法が挙げられる。
上記金属充填工程により、導通路の突出部分が形成される前の異方導電性部材が得られる。
一方、上記導通路形成工程は、特開2008−270158号公報に記載された方法に代えて、例えば、アルミニウム基板の片側の表面(以下、「片面」ともいう。)に陽極酸化処理を施し、アルミニウム基板の片面に、厚み方向に存在するマイクロポアとマイクロポアの底部に存在するバリア層とを有する陽極酸化膜を形成する陽極酸化処理工程と、陽極酸化処理工程の後に陽極酸化膜のバリア層を除去するバリア層除去工程と、バリア層除去工程の後に電解めっき処理を施してマイクロポアの内部に金属を充填する金属充填工程と、金属充填工程の後にアルミニウム基板を除去し、金属充填微細構造体を得る基板除去工程とを有する工程を有する方法であってもよい。
<陽極酸化処理工程>
上記陽極酸化工程は、上記アルミニウム基板の片面に陽極酸化処理を施すことにより、上記アルミニウム基板の片面に、厚み方向に存在するマイクロポアとマイクロポアの底部に存在するバリア層とを有する陽極酸化膜を形成する工程である。
本発明の製造方法における陽極酸化処理は、従来公知の方法を用いることができるが、マイクロポア配列の規則性を高くし、異方導電性を担保する観点から、自己規則化法や定電圧処理を用いるのが好ましい。
ここで、陽極酸化処理の自己規則化法や定電圧処理については、特開2008−270158号公報の[0056]〜[0108]段落および[図3]に記載された各処理と同様の処理を施すことができる。
<バリア層除去工程>
上記バリア層除去工程は、上記陽極酸化処理工程の後に、上記陽極酸化膜のバリア層を除去する工程である。バリア層を除去することにより、マイクロポアを介してアルミニウム基板の一部が露出することになる。
バリア層を除去する方法は特に限定されず、例えば、上記陽極酸化処理工程の上記陽極酸化処理における電位よりも低い電位でバリア層を電気化学的に溶解する方法(以下、「電解除去処理」ともいう。);エッチングによりバリア層を除去する方法(以下、「エッチング除去処理」ともいう。);これらを組み合わせた方法(特に、電解除去処理を施した後に、残存するバリア層をエッチング除去処理で除去する方法);等が挙げられる。
〈電解除去処理〉
上記電解除去処理は、上記陽極酸化処理工程の上記陽極酸化処理における電位(電解電位)よりも低い電位で施す電解処理であれば特に限定されない。
本発明においては、上記電解溶解処理は、例えば、上記陽極酸化処理工程の終了時に電解電位を降下させることにより、上記陽極酸化処理と連続して施すことができる。
上記電解除去処理は、電解電位以外の条件については、上述した従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、上述したように上記電解除去処理と上記陽極酸化処理とを連続して施す場合は、同様の電解液を用いて処理するのが好ましい。
(電解電位)
上記電解除去処理における電解電位は、上記陽極酸化処理における電解電位よりも低い電位に、連続的または段階的(ステップ状)に降下させるのが好ましい。
ここで、電解電位を段階的に降下させる際の下げ幅(ステップ幅)は、バリア層の耐電圧の観点から、10V以下であるのが好ましく、5V以下であるのがより好ましく、2V以下であるのが更に好ましい。
また、電解電位を連続的または段階的に降下させる際の電圧降下速度は、生産性等の観点から、いずれも1V/秒以下が好ましく、0.5V/秒以下がより好ましく、0.2V/秒以下が更に好ましい。
〈エッチング除去処理〉
上記エッチング除去処理は特に限定されないが、酸水溶液またはアルカリ水溶液を用いて溶解する化学的エッチング処理であってもよく、ドライエッチング処理であってもよい。
(化学エッチング処理)
化学エッチング処理によるバリア層の除去は、例えば、上記陽極酸化処理工程後の構造物を酸水溶液またはアルカリ水溶液に浸漬させ、マイクロポアの内部に酸水溶液またはアルカリ水溶液を充填させた後に、陽極酸化膜のマイクロポアの開口部側の表面にpH緩衝液に接触させる方法等により、バリア層のみを選択的に溶解させることができる。
ここで、酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。また、酸水溶液の濃度は1〜10質量%であるのが好ましい。酸水溶液の温度は、15〜80℃が好ましく、更に20〜60℃が好ましく、更に30〜50℃が好ましい。
一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。また、アルカリ水溶液の濃度は0.1〜5質量%であるのが好ましい。アルカリ水溶液の温度は、10〜60℃が好ましく、更に15〜45℃が好ましく、更に20〜35℃であるのが好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液、0.5g/L、30℃の水酸化カリウム水溶液等が好適に用いられる。
なお、pH緩衝液としては、上述した酸水溶液またはアルカリ水溶液に対応した緩衝液を適宜使用することができる。
また、酸水溶液またはアルカリ水溶液への浸せき時間は、8〜120分であるのが好ましく、10〜90分であるのがより好ましく、15〜60分であるのが更に好ましい。
(ドライエッチング処理)
ドライエッチング処理は、例えば、Cl2/Ar混合ガス等のガス種を用いることが好ましい。
<金属充填工程>
上記金属充填工程は、上記バリア層除去工程の後に、電解めっき処理を施して陽極酸化膜におけるマイクロポアの内部に金属を充填する工程であり、例えば、特開2008−270158号公報の[0123]〜[0126]段落および[図4]に記載された各方法と同様の方法が挙げられる。
〔トリミング工程〕
上記トリミング工程は、上記導通路形成工程後の異方導電性部材表面の絶縁性基材のみを一部除去し、導通路を突出させる工程である。
ここで、トリミング処理は、導通路を構成する金属を溶解しない条件であれば特に限定されず、例えば、酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。中でも、クロム酸を含有しない水溶液が安全性に優れる点で好ましい。酸水溶液の濃度は1〜10質量%であるのが好ましい。酸水溶液の温度は、25〜60℃であるのが好ましい。
一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は0.1〜5質量%であるのが好ましい。アルカリ水溶液の温度は、20〜50℃であるのが好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液または0.5g/L、30℃の水酸化カリウム水溶液が好適に用いられる。
酸水溶液またはアルカリ水溶液への浸漬時間は、8〜120分であるのが好ましく、10〜90分であるのがより好ましく、15〜60分であるのが更に好ましい。ここで、浸漬時間は、短時間の浸漬処理(トリミング処理)を繰り返した場合には、各浸漬時間の合計をいう。なお、各浸漬処理の間には、洗浄処理を施してもよい。
〔粘着層形成工程〕
上記粘着層形成工程は、上記トリミング工程後に上記絶縁性基材の表面のみに粘着層を形成する工程である。
ここで、粘着層を形成する方法としては、例えば、上述した熱膨張係数を有する高分子材料と溶媒(例えば、メチルエチルケトンなど)等を含有する樹脂組成物を上記絶縁性基材の表面に塗布し、乾燥させ、必要に応じて焼成する方法等が挙げられる。
上記樹脂組成物の塗布方法は特に限定されず、例えば、グラビアコート法、リバースコート法、ダイコート法、ブレードコーター、ロールコーター、エアナイフコーター、スクリーンコーター、バーコーター、カーテンコーター等、従来公知のコーティング方法が使用できる。
また、塗布後の乾燥方法は特に限定されず、例えば、30〜80℃の温度で、数秒〜数十分間、加熱する処理や、減圧下において50〜200℃の温度で加熱する処理などが挙げられる。
また、乾燥後の焼成方法は、使用する高分子材料により異なるため特に限定されないが、ポリイミド樹脂を用いる場合には、例えば、160〜240℃の温度で2分間〜1時間加熱する処理等が挙げられ、エポキシ樹脂を用いる場合には、例えば、30〜80℃の温度で2〜60分間加熱する処理等が挙げられる。
[配線基板]
本発明の多層配線基板に用いられる配線基板には特に限定はなく、基板と、基板上に形成される、半導体素子、抵抗器、コンデンサー等の電子部品と、これらの電子部品間を電気的に接続する配線とを有する配線基板であって、異方導電性部材を介して他の配線基板と電気的に接続するための電極を有するものであればよい。
配線基板は、基板の一方の面に電子部品および配線が形成され、他方の面に電極が形成されてもよく、あるいは、電子部品または配線が電極と同じ面に形成され、電極以外の表面が絶縁される構成であってもよい。
また、配線基板の異方導電性部材と積層される側の最表面は、表面粗さRaが5nm以上であるのが好ましい。表面粗さRaを5nm未満とすると異方導電性部材との接着力(電極と導通路との接合強度)をより高くすることができるものの、表面粗さをより小さくするには工程数が増加しコストが増加してしまう。
これに対して、本発明のように、電極と接触する導通路が変形して、隣接する導通路同士が接触する構成とすることで、表面粗さRaが5nm以上であっても、電極と導通路との接合をより確実にすることができる。
〔基板〕
配線基板を構成する基板としては、特に限定はなく、シリコン基板、ガラス基材、セラミックス基材(例えば、シリコンカーバイド、シリコンナイトライド等)、カーボン基材(例えば、ダイヤモンドライクカーボン等)、ポリイミド基材、これらの複合材料など等の従来公知の基板が各種利用可能である。
また、基板の厚さにも特に限定はないが、取り扱い性、基板の歪を少なくする等の観点から、1μm〜1000μmが好ましい。
〔電極〕
基板上に形成される電極は、異方導電性部材の導通路と電気的に接続される部位である。
電極の材料は、特に限定はなく、従来公知の配線基板で電極として用いられる材料が各種利用可能である。電極の材料として好ましくは、電気抵抗率が103Ω・cm以下の材料を用いることができる。その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)、インジウムがドープされたスズ酸化物(ITO)等が好適に例示される。
中でも、電気伝導性の観点から、金属がより好ましく、銅、金、アルミニウム、ニッケルがより好ましく、銅、金がさらに好ましく、コスト、汎用性等の観点から銅が特に好ましい。
また、異方導電性部材の導通路と接続した際に、導通路との接合がより強固になり、導通信頼性をより高くすることができる点から、異方導電性部材の導通路と同じ材料を用いるのが好ましい。
また、電極の配置、大きさ、形状等は、異方導電性部材の導通路と確実に接続できれば、特に限定はない。導通路との接続をより確実にする観点から、電極の、導通路と接触する側の面の表面積は、0.000025mm2〜0.01mm2が好ましい。
また、図2(A)に示すように、電極の導通路と接触する側の面は、ディッシングにより凹状に形成されている。しかしながら、電極の表面の形状はこれに限定はされず、実質的に平坦であっても良いし、あるいは、凸状であってもよい。
〔パッシベーション層〕
配線基板は、好ましい態様として基板の表面にパッシベーション層を有する。
パッシベーション層は、基板の酸化防止、絶縁性の付与、不純物浸透の防止等のために設けられるものであり、基板の、電極が形成される領域以外の表面を覆うように形成される。
パッシベーション層を構成する材料としては特に限定はなく、従来公知の配線基板で用いられる材料が各種利用可能である。具体的には、窒化ケイ素、酸化ケイ素、ポリイミド等が利用可能である。
パッシベーション層の厚さには特に限定はないが、酸化防止、絶縁性の付与等の作用をより好適に発現できる観点から、1μm〜50μmが好ましい。
〔樹脂層〕
配線基板は、好ましい態様として基板の表面、あるいは、パッシベーション層の表面に樹脂層を有してもよい。
樹脂層は、配線基板を異方導電性部材と積層した際に、異方導電性部材の導通路の突出部分を貫入させる部位であり、これにより、電極と接触する導通路以外の導通路が変形して他の導通路と接触して電気的に接続されるのを防止するためのものである。
また、樹脂層は、上記パッシベーション層と同様に、基板の酸化防止、絶縁性の付与、等の機能を有していてもよい。
樹脂層を構成する材料としては特に限定はなく、各種の樹脂材料が利用可能である。好ましくは、配線基板を異方導電性部材と積層した際に、導通路の突出部分が容易に貫入する硬さであるのが好ましい。
このような樹脂層の材料としては、具体的には、エポキシ系材料、イミド系材料等が利用可能である。
また、樹脂層の厚さには特に限定はないが、貫入した導通路の突出部分が、基板あるいはパッシベーション層に接触するのを防止できる厚さを有するのが好ましい。この点から、樹脂層の厚さは、0.5μm〜500μmが好ましく、1μm〜250μmがより好ましい。
ここで、前述のとおり、樹脂層を有する場合は、樹脂層の表面は、電極と面一に形成されるのが好ましい。
[多層配線基板の製造方法]
以下に、本発明の多層配線基板の製造方法について詳細に説明する。
本発明の多層配線基板は、上述した異方導電性部材と、配線基板とを交互に積層して圧着することで、形成される。
ここで、本発明においては、異方導電性部材と配線基板とを圧着する際の圧力、加熱温度等を適宜設定することで、電極に接触する導通路の突出部分が変形して、隣接する導通路同士が接触するように、形成することができる。
〔圧着処理〕
異方導電性部材と配線基板とを圧着する際の圧力、加熱温度等の条件は、接合する異方導電性部材や配線基板に応じて適宜設定すればよい。電極と接触する導通路を変形させて、隣接する導通路同士を接触させつつ、電極と接触しない導通路が他の導通路と接触しない構成とする観点から、加圧時の圧力は、0.2MPa〜20MPaが好ましく、0.2MPa〜10MPaがより好ましく、0.5MPa〜5MPaがより好ましい。また、加熱温度は、150℃〜350℃が好ましく、150℃〜300℃がより好ましく、150℃〜250℃がより好ましい。
加圧時の圧力を0.2MPa以上とすることで、電極と導通路とを十分に接合することができる。また、加圧時の圧力を20MPa以下とすることで、異方導電性部材や配線基板の破損を好適に防止できる。
また、加熱温度を150℃以上とすることで、電極と導通路とを十分に接合することができる。また、加熱温度を350℃以下とすることで、電極と接触する導通路以外の導通路同士の融着を好適に抑制できる。
また、圧着する際の雰囲気の酸素濃度は低いのが好ましく、10ppm以下の条件で接続することが好ましい。
本発明においては、上述した異方導電性部材と配線基板とを接続する際に、必要に応じて、異方導電性部材における導通路の突出部分の端部(端面)に形成されうる酸化膜を除去する除去処理や、異方導電性部材における導通路の突出部分の端部(端面)や粘着層の表面を活性化する活性化処理を施すことができる。
〔除去処理〕
酸化膜を除去する方法としては、例えば、ギ酸ガスの還元作用を利用して除去するギ酸処理や、硫酸のような酸性液体中に浸漬して表面の酸化層を溶解する溶解処理などの化学的な処理が挙げられる。
また、高真空中で酸化膜の表面にイオンビームや中性原子ビームを照射するイオンビーム処理や、プラズマ雰囲気中に基板を封入した上でバイアスをかけるプラズマ処理等を施して、酸化膜を物理的に除去する方法も挙げられる。なお、不活性なアルゴン元素などがイオン源、プラズマ源として用いられる。
〔活性化処理〕
活性化処理としては、例えば、上述した物理的な酸化膜除去処理と同様、物理的なエネルギーを用いて、酸化膜を除去したり、粘着層の表面の結合状態を変化させたりすることにより、活性な表面を露出させる方法が挙げられる。
上述した各処理は、多層配線基板を作製する接続装置に内蔵されている場合には、チャンバー内で連続的に行うことができる。
また、接続装置に内蔵されていない場合でも、チャンバー外で処理を施した後に、処理後の異方導電性部材と配線基板とを速やかに接続を始めることで同様の効果を得ることができる。
このような接続装置としては、種々の原理に基づく装置が実用化されており、大別してシリコンウェハ同士を永久的に接合するパーマネントボンド装置と、一時的に接合するテンポラリーボンド装置といったものがあるが、加圧能力、加熱温度、接続環境を満たせばいずれの装置も使用可能である。
代表的な接続装置としては、例えば、三菱重工業株式会社、アユミ工業株式会社、ムサシノ工業株式会社、SUSS−MicroTec社、ボンドテック株式会社、東京エレクトロン株式会社、東レエンジニアリング株式会社、EVGroup社、株式会社ピーエムティー社等から上市されている。
また、本発明においては、異方導電性部材と配線基板との接続は、例えば、加圧時の圧力が1MPa以上、加熱温度が200℃以上、チャンバー内の酸素濃度が10ppm以下の条件で接続することができる。
このような本発明の多層配線基板は、半導体パッケージのインターポーザとして好適に用いることができる。
以下に実施例を示して本発明を具体的に説明する。ただし、本発明はこれらに限定されない。
まず、各実施例で用いた異方導電性部材および配線基板の作製について説明する。
[異方導電性部材の作製]
(1)アルミニウム基板の作製
Si:0.06質量%、Fe:0.30質量%、Cu:0.005質量%、Mn:0.001質量%、Mg:0.001質量%、Zn:0.001質量%、Ti:0.03質量%を含有し、残部はAlと不可避不純物のアルミニウム合金を用いて溶湯を調製し、溶湯処理およびろ過を行った上で、厚さ500mm、幅1200mmの鋳塊をDC鋳造法(Direct Chill Casting)で作製した。
次いで、表面を平均10mmの厚さで面削機により削り取った後、550℃で、約5時間均熱保持し、温度400℃に下がったところで、熱間圧延機を用いて厚さ2.7mmの圧延板とした。
更に、連続焼鈍機を用いて熱処理を500℃で行った後、冷間圧延で、厚さ1.0mmに仕上げ、JIS 1050材のアルミニウム基板を得た。
このアルミニウム基板を幅1030mmにした後、以下に示す各処理を施した。
(2)電解研磨処理
上記アルミニウム基板に対して、以下組成の電解研磨液を用いて、電圧25V、液温度65℃、液流速3.0m/minの条件で電解研磨処理を施した。
陰極はカーボン電極とし、電源は、GP0110−30R(株式会社高砂製作所社製)を用いた。また、電解液の流速は渦式フローモニターFLM22−10PCW(アズワン株式会社製)を用いて計測した。
(電解研磨液組成)
・85質量%リン酸(和光純薬工業株式会社製試薬) 660mL
・純水 160mL
・硫酸 150mL
・エチレングリコール 30mL
(3)陽極酸化処理工程
次いで、電解研磨処理後のアルミニウム基板に、特開2007−204802号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
電解研磨処理後のアルミニウム基板に、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度16℃、液流速3.0m/minの条件で、5時間のプレ陽極酸化処理を施した。
その後、プレ陽極酸化処理後のアルミニウム基板を、0.2mol/L無水クロム酸、0.6mol/Lリン酸の混合水溶液(液温:50℃)に12時間浸漬させる脱膜処理を施した。
その後、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度16℃、液流速3.0m/minの条件で、10時間の再陽極酸化処理を施し、膜厚80μmの陽極酸化膜を得た。
なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はGP0110−30R(株式会社高砂製作所製)を用いた。また、冷却装置にはNeoCool BD36(ヤマト科学株式会社製)、かくはん加温装置にはペアスターラー PS−100(EYELA東京理化器械株式会社製)を用いた。更に、電解液の流速は渦式フローモニターFLM22−10PCW(アズワン株式会社製)を用いて計測した。
(4)バリア層除去工程
次いで、上記陽極酸化処理と同様の処理液および処理条件で、電圧を40Vから0Vまで連続的に電圧降下速度0.2V/secで降下させながら電解処理(電解除去処理)を施した。
その後、5質量%リン酸に30℃、30分間浸漬させるエッチング処理(エッチング除去処理)を施し、陽極酸化膜のマイクロポアの底部にあるバリア層を除去し、マイクロポアを介してアルミニウムを露出させた。
ここで、バリア層除去工程後の陽極酸化膜に存在するマイクロポアの平均開口径は60nmであった。なお、平均開口径は、FE−SEM(Field Emission - Scanning Electron Microscope:電界放射型−走査型電子顕微鏡)により表面写真(倍率50000倍)を撮影し、50点測定した平均値として算出した。
また、バリア層除去工程後の陽極酸化膜の平均厚みは80μmであった。なお、平均厚みは、陽極酸化膜を厚さ方向に対してFIB(Focused Ion Beam:集束イオンビーム)で切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、10点測定した平均値として算出した。
また、陽極酸化膜に存在するマイクロポアの密度は、約1億個/mm2であった。なお、マイクロポアの密度は、特開2008−270158号公報の[0168]および[0169]段落に記載された方法で測定し、算出した。
また、陽極酸化膜に存在するマイクロポアの規則化度は、92%であった。なお、規則化度は、FE−SEMにより表面写真(倍率20000倍)を撮影し、特開2008−270158号公報の[0024]〜[0027]段落に記載された方法で測定し、算出した。
(5)金属充填工程(電解めっき処理)
次いで、アルミニウム基板を陰極にし、白金を正極にして電解めっき処理を施した。
具体的には、以下に示す組成の銅めっき液を使用し、定電流電解を施すことにより、マイクロポアの内部に銅が充填された金属充填微細構造体を作製した。
ここで、定電流電解は、株式会社山本鍍金試験器社製のめっき装置を用い、北斗電工株式会社製の電源(HZ−3000)を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後に、以下に示す条件で処理を施した。
(銅めっき液組成および条件)
・硫酸銅 100g/L
・硫酸 50g/L
・塩酸 15g/L
・温度 25℃
・電流密度 10A/dm2
マイクロポアに金属を充填した後の陽極酸化膜の表面をFE−SEMで観察し、1000個のマイクロポアにおける金属による封孔の有無を観察して封孔率(封孔マイクロポアの個数/1000個)を算出したところ、96%であった。
また、マイクロポアに金属を充填した後の陽極酸化膜を厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、マイクロポアの内部を確認したところ、封孔されたマイクロポアにおいては、その内部が金属で完全に充填されていることが分かった。
(6)基板除去工程
次いで、20質量%塩化水銀水溶液(昇汞)に20℃、3時間浸漬させることによりアルミニウム基板を溶解して除去することにより、金属充填微細構造体を作製した。
(7)トリミング工程
次いで、金属充填微細構造体を水酸化ナトリウム水溶液(濃度:5質量%、液温度:20℃)に浸漬させ、突出部分の高さが500nmとなるように浸漬時間を変更してアルミニウムの陽極酸化膜の表面を選択的に溶解し、導通路である銅の円柱を突出させた構造体を作製した。
次いで、水洗し、乾燥した後に、作製した構造体をFE−SEMで観察し、導通路の突出部分の高さ、導通路の突出部分の直径、アスペクト比(突出部分の高さ/突出部分の直径)を測定した。アスペクト比は8であった。
(8)粘着層形成工程
トリミング工程後の構造体に、以下に示す方法で粘着層を形成し、異方導電性部材を作製した。
以下配合でメチルエチルケトンに溶解した液を表面に塗布し、乾燥させた後、さらに130℃で2分間ベークして粘着層を形成した。
粘着層の厚みは、面一になるように溶媒(MEK:methyl ethyl ketone メチルエチルケトン)を追添することで調整した。また、塗布後の乾燥は、粘着層の表面固化を回避するため、減圧度−400mmH2Oの減圧下で温度を50℃に設定して行った。
<塗布液組成>
・エラストマー:アクリル酸ブチルーアクリロニトリルを主成分とするアクリル酸エステル系ポリマー(商品名:SG−28GM、長瀬ケムテックス株式会社製)
5質量部
・エポキシ樹脂1:jER(登録商標)828(三菱化学株式会社製)
33質量部
・エポキシ樹脂2:jER(登録商標)1004(三菱化学株式会社製)
11質量部
・フェノール樹脂:ミレックスXLC−4L(三井化学株式会社製)
44質量部
・有機酸:o−アニス酸(オルトアニス酸、東京化成工業株式会社製)
0.5質量部
・硬化剤:イミダゾール触媒(2PHZ−PW、四国化成工業株式会社製) 0.5質量部
[配線基板(TEGチップ)の作製]
配線基板として、Cuパッド(電極)を2つ有するTEG(Test Element Group)チップ(デイジーチェインパターン)を以下のようにして作製した。
まず、支持体としてRDL(Redistribution Layer:再配線層)が形成されたウエハを用いて、表面に、パッシベーション層として、SiN(シリコンナイトライド)膜を、厚さ100nm形成した。
次に、感光性ポリイミド層を上記パッシベーション層の上に形成した。感光性ポリイミド層の材料としては、東レ株式会社製 SP−453を用いた。塗布液を表面に塗布し、乾燥させた後、さらに130℃で2分間ベークして感光性ポリイミド層を形成した。さらに、露光現像処理により、感光性ポリイミド層に接続用電極部分が開口するパターンを形成した。
次に、ドライエッチングを行い、上記感光性ポリイミド層の開口部のSiN膜を除去した。
開口部のSiN膜を除去した後、ダマシン処理を施して、開口部に銅を充填した。さらに、CMP(chemical mechanical polishing)研磨処理を行って、充填した銅および感光性ポリイミド層を面一になるように削って厚さを調整し、接続用のCuパッド(電極)を形成した。
このCPM研磨処理を施した状態の接続用電極構造を有するTEGチップを、パッシベーション層の上に樹脂層を有するTEGチップ(A)として用いた。すなわち、上記感光性ポリイミド層が樹脂層である。
さらに、CPM研磨処理の後に、エッチングにより感光性ポリイミド層を除去した。この状態の接続用電極構造を有するTEGチップを、パッシベーション層とCuパッド面とに段差を有するTEGチップ(B)として用いた。
なお、CMP研磨処理の際の研磨厚みを調整することでCuパッド面とパッシベーション層の段差を調整した。
さらに、感光性ポリイミド層を除去した後、再度、CMP研磨処理を施し、パッシベーション層とCuパッドとの段差をなくした。この状態の接続用電極構造を有するTEGチップを、パッシベーション層とCuパッド面の段差がないTEGチップ(C)として用いた。
[多層配線基板の作製]
上記のようにして作製した異方導電性部材およびTEGチップ(配線基板)を用いて、各実施例の多層配線基板を作製した。
〔実施例1〜7〕
実施例1〜7として、図2(B)に示す構成の多層配線基板を作製した。
配線基板として、パッシベーション層とCuパッド面とに段差を有するTEGチップ(B)を用いた。なお、パッシベーション層とCuパッド面の段差は50nmであった。
TEGチップ(B)および異方導電性部材をこの順で積層し、常温接合装置(WP−100、株式会社ピーエムティー社製)を用いて、表1に示す条件で、5分保持の条件で接合し多層配線基板のサンプルを作製した。
作製した多層配線基板の接合部を、厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、観察したところ、実施例1〜7のいずれも電極と接触する導通路は、隣接する導通路同士が接触しており、かつ、電極と接触しない導通路は他の導通路と接触しない形状であった。一例として、図4に実施例1の断面写真を示す。
〔実施例8〕
実施例8として、図2(B)に示す構成の多層配線基板を作製した。
すなわち、TEGチップ(B)のパッシベーション層とCuパッド面の段差を150nmとした以外は実施例5と同様とした。
作製した多層配線基板の接合部を、厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、観察したところ、電極と接触する導通路は、隣接する導通路同士が接触しており、かつ、電極と接触しない導通路は粘着層に包埋されて他の導通路と接触しない形状であった。
〔実施例9〕
実施例9として、図2(A)に示す構成の多層配線基板を作製した。
すなわち、配線基板として、パッシベーション層の上に樹脂層を有するTEGチップ(A)を用いて、樹脂層の厚さを400nmとした以外は実施例5と同様とした。
作製した多層配線基板の接合部を、厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、観察したところ、電極と接触する導通路は、隣接する導通路同士が接触しており、かつ、電極と接触しない導通路は樹脂層に貫入して他の導通路と接触しない形状であった。
〔実施例10および11〕
実施例10および11として、図2(C)に示す構成の多層配線基板を作製した。
すなわち、配線基板として、パッシベーション層とCuパッド面の段差がないTEGチップ(C)を用いて、それぞれ表1に記載の接合の条件で多層配線基板を作製した以外は、実施例1と同様とした。
作製した多層配線基板の接合部を、厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、観察したところ、実施例10および11のいずれも、電極と接触する導通路は、隣接する導通路同士が接触しており、かつ、電極と接触しない導通路は他の導通路と接触しない形状であった。
〔比較例1〜5〕
TEGチップ、異方導電性部材およびCu膜を接合する際の条件を表1に示す条件に変更した以外は、実施例1と同様にして、多層配線基板のサンプルを作製した。
作製した多層配線基板の接合部を、厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、観察したところ、比較例1〜4のいずれも、電極と接触する導通路は、隣接する導通路同士が接触していなかった。また、比較例5は、電極と接触しない導通路が他の導通路と接触していた。
〔比較例6〕
異方導電性部材が粘着層を有さない以外は、実施例3と同様にして、多層配線基板のサンプルを作製した。
作製した多層配線基板の接合部を、厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、観察したところ、電極と接触する導通路は、隣接する導通路同士が接触していなかった。
[評価]
作製した多層配線基板のサンプルの導通性、密着性、および面内絶縁性を評価した。
<導通性>
サンプルの異方導電性部材のTEGチップとは反対側の面にCu膜を接合した。
なお、Cu膜は、Cuをウェハ表面に200nm成膜し用意したものである。平坦度の指標であるTTV(total thickness variation)は50nmであった。
サンプルのTEGチップの2つのCuパッドに抵抗測定用の信号線を半田付けし、半田付けしたサンプルを125℃×24hで乾燥し、更に85℃×60%RH×168時間の吸湿処理を行った。次いで、半田リフロー処理工程(最大温度265℃)を3回通した。
以上の履歴を経たサンプルを(−65℃/+150℃)の条件の温度サイクル試験に供した。
100サイクル毎に、1000サイクルまで、Cuパッド間の抵抗値を測定した。その結果、抵抗値の変化率(1000サイクルでの抵抗値/100サイクルでの抵抗値)が、10%未満のものを「A」と評価し、10%以上50%未満のものを「B」と評価し、50%以上のものを「C」と評価し、導通が取れなくなったものを「D」と評価した。
<密着性>
サンプルについて、万能型ボンドテスター(DAGE4000 DAGE社製)を用いて、ダイシェアテストを行い、異方導電性部材とTEGチップとの間の密着性を評価した。
実施例2の剥離強度を基準として、110%以上のものを「AA」と評価し、110%未満90%以上のものを「A」と評価し、90%未満50%以上のものを「B」と評価し、50%未満10%以上のものを「C」と評価し、10%未満のものを「D」と評価した。
<面内絶縁性>
サンプルの異方導電性部材のTEGチップとは反対側の面の、Cuパッドに接触する導通路、および、この導通路に隣接し、Cuパッドに接触していない導通路に抵抗測定用の信号線を半田付けし、サンプルを(−65℃/+150℃)の条件の温度サイクル試験に供した。
100サイクル毎に、1000サイクルまで、上記導通路間の絶縁抵抗値を測定した。その結果、抵抗値の変化率(1000サイクルでの抵抗値/100サイクルでの抵抗値)が、10%未満のものを「A」と評価し、10%以上50%未満のものを「B」と評価し、横との絶縁が取れなかったものを「C」と評価した。
評価結果を表1に示す。
表1に示す結果から、電極と接触する導通路は、隣接する導通路同士が接触しており、かつ、電極と接触しない導通路は他の導通路と接触しない本発明の多層配線基板である実施例1〜11は、密着性が良好で導通性が高く、かつ、面内絶縁性も高く、導通信頼性が高いことがわかる。
これに対して、比較例1〜4、6から、電極と接触する導通路同士が互いに接触していない場合は、密着性が低くなり導通性が悪くなることがわかる。また、比較例5から、電極と接触しない導通路同士が互いに接触すると絶縁性が悪くなることがわかる。
また、実施例4、5、8、9、10、11等の対比から、配線基板の電極がパッシベーション層よりも突出して形成されるのが好ましく、さらに、配線基板が樹脂層を有するのが好ましいことがわかる。
以上の結果から本発明の効果は明らかである。
1 異方導電性部材
2 絶縁性基材
3 導通路
3a,3b 導通路の突出部分
4 粘着層
6 絶縁性基材の厚み
7 導通路間の幅
8 導通路の直径
9 導通路の中心間距離(ピッチ)
10 多層配線基板
11 配線基板
12 電極
13 樹脂層
14 パッシベーション層
20 配線基板

Claims (9)

  1. 無機材料からなる絶縁性基材、前記絶縁性基材の厚み方向に貫通し、互いに絶縁された状態で設けられた、導電性部材からなる複数の導通路、および、前記絶縁性基材の表面に設けられた粘着層を具備し、前記各導通路が、前記絶縁性基材の表面から突出した突出部分を有している異方導電性部材と、
    基板、および、前記基板上に形成される1以上の電極を有する配線基板とを積層してなる多層配線基板であって、
    前記配線基板は、前記基板の少なくとも一部を覆う樹脂層を有し、
    前記電極と前記樹脂層とが面一に形成され、
    前記樹脂層は、20MPaで加圧した場合に前記突出部分を貫入させることが可能な層であり、
    前記複数の導通路のうち、前記電極と接触する導通路以外の導通路の前記突出部分の少なくとも一部が、前記樹脂層中に貫入しており、
    前記複数の導通路のうち、前記電極と接触する導通路が変形して、隣接する導通路同士が接触していることを特徴とする多層配線基板。
  2. 前記電極と前記導通路の材料が同じである請求項1に記載の多層配線基板。
  3. 前記導通路の材料が銅である請求項1または2に記載の多層配線基板。
  4. 前記粘着層はフィラーを含有しない請求項1〜3のいずれか1項に記載の多層配線基板。
  5. 前記突出部分の高さが50nm〜1500nmである請求項1〜4のいずれか一項に記載の多層配線基板。
  6. 前記突出部分の直径が40nm〜1000nmである請求項1〜5のいずれか一項に記載の多層配線基板。
  7. 前記突出部分の高さと粘着層の厚みの差の絶対値が0nm〜50nmである請求項1〜6のいずれか一項に記載の多層配線基板。
  8. 前記樹脂層がエポキシ系材料およびイミド系材料のうち少なくとも一種を含む請求項1〜7のいずれか一項に記載の多層配線基板。
  9. 前記配線基板は、前記基板と前記樹脂層との間に前記基板の少なくとも一部を覆うパッシベーション層を有し、
    前記樹脂層は、貫入した前記導通路の前記突出部分が前記基板または前記パッシベーション層に接触するのを防止できる厚さを有する請求項1〜8のいずれか一項に記載の多層配線基板。
JP2016564907A 2014-12-19 2015-12-17 多層配線基板 Active JP6412587B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014257473 2014-12-19
JP2014257473 2014-12-19
PCT/JP2015/085399 WO2016098865A1 (ja) 2014-12-19 2015-12-17 多層配線基板

Publications (2)

Publication Number Publication Date
JPWO2016098865A1 JPWO2016098865A1 (ja) 2017-09-21
JP6412587B2 true JP6412587B2 (ja) 2018-10-24

Family

ID=56126748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016564907A Active JP6412587B2 (ja) 2014-12-19 2015-12-17 多層配線基板

Country Status (6)

Country Link
US (1) US10249563B2 (ja)
JP (1) JP6412587B2 (ja)
KR (1) KR101969730B1 (ja)
CN (1) CN107113984B (ja)
TW (1) TWI683608B (ja)
WO (1) WO2016098865A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235224B1 (ko) * 2017-02-27 2021-04-02 후지필름 가부시키가이샤 금속 충전 미세 구조체의 제조 방법
WO2021033467A1 (ja) * 2019-08-16 2021-02-25 富士フイルム株式会社 構造体の製造方法
KR20210045804A (ko) * 2019-10-17 2021-04-27 (주)포인트엔지니어링 다층 배선 기판 및 다층 배선 기판 제조 방법 및 프로브카드
WO2021100825A1 (ja) * 2019-11-22 2021-05-27 三井化学株式会社 シートコネクタ、シートセット、電気検査装置および電気検査方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654190B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2654191B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2634672B2 (ja) * 1989-07-13 1997-07-30 日東電工株式会社 半導体装置
JP2654189B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2785832B2 (ja) * 1989-03-01 1998-08-13 日東電工株式会社 半導体装置の実装構造
JPH0760840B2 (ja) * 1988-11-09 1995-06-28 日東電工株式会社 配線基板およびその製法
JP2808703B2 (ja) * 1989-08-02 1998-10-08 日東電工株式会社 フィルムキャリアおよび半導体装置
JP2815113B2 (ja) * 1989-03-01 1998-10-27 日東電工株式会社 フィルムキャリアおよび半導体装置の製造方法
FR2726397B1 (fr) * 1994-10-28 1996-11-22 Commissariat Energie Atomique Film conducteur anisotrope pour la microconnectique
US5698496A (en) * 1995-02-10 1997-12-16 Lucent Technologies Inc. Method for making an anisotropically conductive composite medium
EP0811245A4 (en) * 1995-09-27 1998-11-18 Texas Instruments Inc MICROELECTRONIC ARRANGEMENT WITH Z-AXIS CONDUCTIVE LAYER
US5805426A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
FR2842943B1 (fr) * 2002-07-24 2005-07-01 Commissariat Energie Atomique Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
JP2005116291A (ja) * 2003-10-07 2005-04-28 Sumitomo Electric Ind Ltd 異方性導電膜及びその製造方法
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
CA2637812C (en) * 2006-04-20 2015-02-24 Sumitomo Bakelite Co., Ltd. Semiconductor device
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP2009132974A (ja) * 2007-11-30 2009-06-18 Fujifilm Corp 微細構造体
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
JP5143045B2 (ja) * 2008-07-09 2013-02-13 富士フイルム株式会社 微細構造体およびその製造方法
JP5363131B2 (ja) * 2009-02-02 2013-12-11 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5164878B2 (ja) * 2009-02-17 2013-03-21 富士フイルム株式会社 異方導電性部材およびその製造方法
WO2011125506A1 (ja) * 2010-03-31 2011-10-13 太陽誘電株式会社 応力緩衝層及びその作製方法
JP2012078222A (ja) * 2010-10-01 2012-04-19 Fujifilm Corp 回路基板接続構造体および回路基板の接続方法
JP5647492B2 (ja) * 2010-11-15 2014-12-24 新光電気工業株式会社 半導体パッケージの製造方法
JP5615765B2 (ja) * 2011-06-24 2014-10-29 信越ポリマー株式会社 異方導電性コネクタおよび異方導電性コネクタの製造方法
KR101987280B1 (ko) * 2012-12-20 2019-06-10 삼성전기주식회사 인쇄회로기판용 수지 조성물, 절연필름, 프리프레그 및 인쇄회로기판
US20150366077A1 (en) * 2013-01-30 2015-12-17 Kyocera Corporation Method for producing mounted structure
EP3026764A4 (en) * 2013-07-22 2016-11-16 Fujifilm Corp METHOD FOR PRODUCING AN ANISOTROPIC CONDUCTIVE ELEMENT AND METHOD FOR PRODUCING AN ANISOTROPIC CONDUCTIVE BONDING ENCAPSULATION
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
KR101565690B1 (ko) * 2014-04-10 2015-11-03 삼성전기주식회사 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법

Also Published As

Publication number Publication date
US20170330828A1 (en) 2017-11-16
JPWO2016098865A1 (ja) 2017-09-21
TWI683608B (zh) 2020-01-21
KR20170080629A (ko) 2017-07-10
WO2016098865A1 (ja) 2016-06-23
TW201633874A (zh) 2016-09-16
KR101969730B1 (ko) 2019-04-17
US10249563B2 (en) 2019-04-02
CN107113984B (zh) 2019-06-04
CN107113984A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
JP6166826B2 (ja) 異方導電性部材の製造方法
TWI583281B (zh) 多層板和半導體封裝
US9899306B2 (en) Anisotropic conductive member and multilayer wiring substrate
JP6412587B2 (ja) 多層配線基板
WO2015111542A1 (ja) 微細構造体、多層配線基板、半導体パッケージおよび微細構造体の製造方法
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
JP2011090865A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
JP2011091185A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
WO2018216433A1 (ja) 被処理部材の製造方法および積層体
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
JP7506753B2 (ja) 金属充填微細構造体の製造方法
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
KR102723699B1 (ko) 금속 충전 미세 구조체의 제조 방법
WO2024203030A1 (ja) 接合体の製造方法及び構造体セット
KR20230012969A (ko) 구조체의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180928

R150 Certificate of patent or registration of utility model

Ref document number: 6412587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250