TWI683608B - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
TWI683608B
TWI683608B TW104142589A TW104142589A TWI683608B TW I683608 B TWI683608 B TW I683608B TW 104142589 A TW104142589 A TW 104142589A TW 104142589 A TW104142589 A TW 104142589A TW I683608 B TWI683608 B TW I683608B
Authority
TW
Taiwan
Prior art keywords
wiring board
substrate
electrode
conductive
conductive path
Prior art date
Application number
TW104142589A
Other languages
English (en)
Other versions
TW201633874A (zh
Inventor
黑岡俊次
堀田吉則
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW201633874A publication Critical patent/TW201633874A/zh
Application granted granted Critical
Publication of TWI683608B publication Critical patent/TWI683608B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種可達成優異的導通可靠性的多層配線基板。所述多層配線基板是將異向性導電構件、與具有基板及形成於基板上的一個以上的電極的配線基板積層而成，所述異向性導電構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於絕緣性基材的表面，且各導電通路包含自絕緣性基材的表面突出的突出部分，並且，多個導電通路中，與電極接觸的導電通路變形，而鄰接的導電通路彼此接觸。

Description

多層配線基板
本發明是有關於一種多層配線基板。
於絕緣性基材上所設的微細孔中填充金屬而成的金屬填充微細結構物（裝置）在近年來的奈米技術中亦是受到關注的領域之一，例如期待作為異向導電構件的用途。 該異向性導電構件插入至半導體元件等電子零件與電路基板之間，僅僅進行加壓而獲得電子零件與電路基板之間的電性連接，因此可作為半導體元件等電子零件等的電性連接構件或進行功能檢查時的檢查用連接器等而廣泛使用。 特別是半導體元件等電子零件的小型化顯著，在現有的如打線接合這樣的直接連接配線基板的方式中，無法充分保證連接的穩定性，因此作為電子連接構件而言，異向性導電構件受到關注。
作為可於此種異向性導電構件中使用的微細結構物，例如在專利文獻1中記載了「一種微細結構物，其是包含具有密度為1×106 /mm2 ～1×1010 /mm2 、且孔徑為10 nm～500 nm的微孔貫通孔的絕緣性基材的微細結構物，其特徵在於：於所述微孔貫通孔內部，以填充率為30%以上而填充金屬，且於所述絕緣性基材的至少一個表面上設有包含聚合物的層。」（[申請專利範圍第1項]）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-067589號公報
[發明所欲解決之課題]
本發明者等人對使用如專利文獻1中所記載般的微細結構物進行配線基板的多層化的情況進行了研究，結果發現：若於對微細結構物與配線基板進行壓接而加以接合時的壓接力弱，則存在微細結構物的導電通路與配線基板的電極的接合變弱，導通可靠性差的情況，另一方面，若壓接力強，則存在導電通路崩潰，導電通路彼此電性連接，而絕緣性降低的擔憂。
因此，本發明的課題在於提供可達成優異的導通可靠性的多層配線基板。 [解決課題之手段]
本發明者等人為了達成所述目的而進行了努力研究，結果發現藉由多個導電通路中與電極接觸的導電通路變形而鄰接的導電通路彼此接觸，可達成優異的導通可靠性，從而完成本發明。 亦即，本發明者等人發現藉由以下構成可解決所述課題。
[1] 一種多層配線基板，其是將異向性導電構件與配線基板積層而成， 所述異向性導電構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於絕緣性基材的表面；並且各導電通路包含自絕緣性基材的表面突出的突出部分， 所述配線基板具有基板及形成於基板上的一個以上的電極，並且 多個導電通路中，與電極接觸的導電通路變形，而鄰接的導電通路彼此接觸。 [2] 如[1]所述的多層配線基板，其中配線基板具有覆蓋基板的至少一部分的鈍化層， 電極與鈍化層形成於同一平面， 多個導電通路中，與鈍化層接觸的導電通路的突出部分並不相互接觸。 [3] 如[1]所述的多層配線基板，其中多個導電通路中，與電極接觸的導電通路以外的導電通路的突出部分包埋於黏著層中。 [4] 如[1]所述的多層配線基板，其中配線基板具有覆蓋基板的至少一部分的樹脂層， 電極與樹脂層形成於同一平面， 多個導電通路中，與電極接觸的導電通路以外的導電通路的突出部分的至少一部分貫入至樹脂層中。 [5] 如[1]～[4]中任一項所述的多層配線基板，其中電極與導電通路的材料相同。 [6] 如[1]～[5]中任一項所述的多層配線基板，其中導電通路的材料為銅。 [7] 如[1]～[6]中任一項所述的多層配線基板，其中黏著層不含填料。 [發明的效果]
如以下所說明那樣，藉由本發明可提供可達成優異的導通可靠性的多層配線基板。
以下，關於本發明而加以詳細說明。 以下所記載的構成要件的說明有時是基於本發明的代表性實施方式而成者，本發明並不限定於此種實施方式。 另外，於本說明書中，使用「～」而表示的數值範圍表示包含「～」的前後所記載的數值作為下限值及上限值的範圍。
[多層配線基板] 本發明的多層配線基板是將異向性導電構件、與具有基板及形成於基板上的一個以上的電極的配線基板積層而成者，所述異向性導電構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於絕緣性基材的表面，且各導電通路包含自絕緣性基材的表面突出的突出部分，並且所述多層配線基板的特徵在於：多個導電通路中，與電極接觸的導電通路變形，而鄰接的導電通路彼此接觸。
關於本發明的多層配線基板，如上所述，在將異向性導電構件與配線基板積層而成的多層配線基板中（所述異向性導電構件藉由具有在厚度方向上貫通的多個導電通路而於厚度方向上具有導電性，且於面方向上絕緣），具有多個導電通路中與電極接觸的導電通路變形而鄰接的導電通路彼此接觸的構成，藉此可達成優異的導通可靠性。 即，於將配線基板中的電極與異向性導電構件連接（接合）時，藉由與電極接觸的導電通路彼此接觸、不與電極接觸的導電通路分別維持電性獨立的狀態，而確實地與電極接合，並且防止導電通路彼此電性連接而絕緣性降低，藉此可獲得優異的導通可靠性。 其次，關於本發明的多層配線基板的構成，使用圖1而加以說明。
圖1所示的多層配線基板10a具備：異向性導電構件1，具有絕緣性基材2、於厚度方向上貫通絕緣性基材2而設置的多個導電通路3、及設於絕緣性基材2的表面的黏著層4；配線基板20a，於基板11上形成電極12而成，於異向性導電構件1的其中一個面上積層配線基板20a，及於異向性導電構件1的其中另一個面上積層配線基板20a。多層配線基板10a藉由夾持異向性導電構件1來積層兩個配線基板20a，而將兩個配線基板20a的電極12彼此電性連接。
圖2（A）是表示將圖1所示的多層配線基板10a的配線基板20a的電極12與異向性導電構件1的導電通路3的連接部分放大而表示的剖面圖。 圖2（A）所示的多層配線基板10a具有如下構成：多個導電通路3中，與電極接觸的導電通路3以外的導電通路3的突出部分3b包埋於樹脂層13中。 即，圖2（A）所示的多層配線基板10a於本發明中為如下構成的多層配線基板：具有覆蓋基板的至少一部分的樹脂層，電極與樹脂層形成於同一平面，且多個導電通路中與電極接觸的導電通路以外的導電通路的突出部分的至少一部分貫入至樹脂層中。
圖2（A）所示的多層配線基板10a的配線基板20a具備：基板11、形成於基板11上的電極12、於基板11的形成電極12的區域以外的表面所形成的鈍化層14、及積層於鈍化層14上的樹脂層13。 於圖示的例中，電極12與樹脂層13形成於大致同一平面。而且，電極12於研磨時產生凹陷（dishing），以中央部的厚度變薄的方式形成為凹狀。
另一方面，異向性導電構件1具備：絕緣性基材2；於厚度方向上貫通絕緣性基材2、包含導電性構件的多個導電通路3；及設於絕緣性基材2的表面的黏著層4。 而且，導電通路3包含自絕緣性基材2的表面突出的突出部分3b，且該突出部分3b的端部自黏著層4的表面露出或突出而設置。
此處，於本發明中，如圖2（A）所示般，多個導電通路3中，與電極12接觸的導電通路3的突出部分3b的前端部分崩潰，而鄰接的導電通路3彼此接觸，如符號W所示般，前端部分一體化。 如上所述，導電通路3的突出部分3b相互接觸而一體化，從而與電極12接觸，故與電極12確實地連接。
另一方面，不與電極12接觸的導電通路3的突出部分3b的前端貫入至配線基板20a的樹脂層13中，並不相互接觸，而維持相互絕緣的狀態。 如上所述，在配線基板20a於表面具有樹脂層13的構成的情況下，藉由使不與電極12接觸的導電通路3的突出部分3b的前端貫入至樹脂層13中，於將配線基板20a與異向性導電構件1接合時，抑制導電通路3的崩潰，從而抑制導電通路3彼此接觸而絕緣性降低的情況。 因此，可確實地將電極12與導電通路3連接，且抑制不與電極12連接的導電通路3的絕緣性的降低，從而達成優異的導通可靠性。
此處，於圖2（A）所示的例中，配線基板20a設為具有可貫入導電通路3的突出部分3b的樹脂層13的構成，但並不限定於此。 於圖2（B）中表示本發明的多層配線基板的另一例中的連接部分的放大剖面圖。 圖2（B）所示的多層配線基板10b於本發明中為如下構成的多層配線基板：多個導電通路中，與電極接觸的導電通路以外的導電通路的突出部分包埋於黏著層中。
圖2（B）所示的多層配線基板10b的配線基板20b不具備樹脂層13，除此以外，具有與圖2（A）所示的配線基板20a同樣的構成。 即，圖2（B）的配線基板20b具有：基板11、形成於基板11上的電極、及於基板11的形成電極12的區域以外的表面所形成的鈍化層14。如圖所示般，電極12較鈍化層14而言形成得厚，電極12較鈍化層14更突出地設置。
於具有此種配線基板20b的多層配線基板10b中，如圖2（B）所示般，異向性導電構件1的黏著層4以與配線基板20b的鈍化層接觸的方式將異向性導電構件1與配線基板20b積層。
此處，與電極12接觸的導電通路3的突出部分3b與圖2（A）所示的多層配線基板10a同樣地，前端部分崩潰，而鄰接的導電通路3彼此接觸，如符號W所示般，前端部分一體化。
另一方面，關於不與電極12接觸的導電通路3，由於相對面的鈍化層14的厚度較電極12薄，故其突出部分3b不與鈍化層14接觸，而是包埋於黏著層4中。因此，各導電通路3並不相互接觸，而維持相互絕緣的狀態。 如上所述，在配線基板20b於表面不具備樹脂層13的構成的情況下，藉由使不與電極12接觸的導電通路3的突出部分3b包埋於黏著層4中，於將配線基板20b與異向性導電構件1接合時，抑制導電通路3崩潰，從而抑制導電通路3彼此接觸而絕緣性降低的情況。 因此，可將電極12與導電通路3確實地連接，且抑制不與電極12連接的導電通路3的絕緣性的降低，從而達成優異的導通可靠性。
而且，於圖2（B）所示的例中，配線基板20b設為電極12較鈍化層14而言形成得厚的構成，但並不限定於此。 於圖2（C）中表示本發明的多層配線基板的另一例中的連接部分的放大剖面圖。 圖2（C）所示的多層配線基板10c於本發明中為如下構成的多層配線基板：配線基板具有覆蓋基板的至少一部分的鈍化層，電極與鈍化層形成於同一平面，且多個導電通路中與鈍化層接觸的導電通路的突出部分並不相互接觸。
圖2（C）所示的多層配線基板10c的配線基板20c的電極12與鈍化層14形成於同一平面，除此以外，具有與圖2（B）所示的配線基板20b同樣的構成。 即，圖2（C）所示的配線基板20c具有：基板11、形成於基板11上的電極、及於基板11的形成電極12的區域以外的表面所形成的鈍化層14。而且，如圖所示般，電極12的厚度與鈍化層14的厚度基本上相同，並形成於同一平面。
於具有此種配線基板20c的多層配線基板10c中，如圖2（C）所示般，在積層於配線基板20c的異向性導電構件1的導電通路3中，與電極12接觸的導電通路3的突出部分3b與圖2（B）所示的多層配線基板10b同樣地，前端部分崩潰，而鄰接的導電通路3彼此接觸，如符號W所示般，前端部分一體化。
另一方面，與電極12不接觸的導電通路3的突出部分3b的前端部分與鈍化層14接觸而於厚度方向上被壓縮，各導電通路3於黏著層4中粗徑化，但各導電通路3並不相互接觸，而維持相互絕緣的狀態。 如所述般，於在配線基板20c的表面，電極12與鈍化層14形成於同一平面的構成的情況下，可抑制不與電極12接觸的導電通路3彼此的接觸而抑制絕緣性降低。 因此，可將電極12與導電通路3確實地連接，且抑制不與電極12連接的導電通路3的絕緣性的降低，從而達成優異的導通可靠性。
另外，於圖1所示的例中，設為以藉由兩個配線基板20a夾持一個異向性導電構件1的方式積層的構成，但並不限定於此，亦可為將配線基板與異向性導電構件各兩個以上交替地積層的構成。 其次，關於本發明的多層配線基板的構成要素，對材料、尺寸、形成方法等加以說明。
[異向性導電構件] 關於本發明的多層配線基板所使用的異向性導電構件，使用圖3（A）及圖3（B）而加以說明。 圖3（A）及圖3（B）所示的異向性導電構件1是與配線基板20積層前的狀態的異向性導電構件的一例，所述異向性導電構件1具備：絕緣性基材2、包含導電性構件的多個導電通路3、及設於絕緣性基材2的表面的黏著層4。 而且，導電通路3如圖3（A）及圖3（B）所示般，在相互絕緣的狀態下於厚度方向上貫通絕緣性基材2而設置。 另外，導電通路3如圖3（B）所示那樣包含自絕緣性基材2的表面突出的突出部分3a及突出部分3b，自黏著層4的表面露出或突出而設置該突出部分3a及突出部分3b的端部。 此處，所謂「相互絕緣的狀態」是表示存在於絕緣性基材的內部（厚度方向）的各導電通路於絕緣性基材的內部中相互絕緣的狀態。 而且，於圖3（B）中表示於絕緣性基材2的表面2a及表面2b包含黏著層4的態樣，於本發明中，只要於絕緣性基材的至少其中一個表面包含黏著層即可。 同樣地，於圖3（B）中表示導電通路3的兩端包含突出部分（符號3a及符號3b）的態樣，於本發明中，只要包含在絕緣性基材的至少自包含黏著層之側的表面突出的突出部分即可。
〔絕緣性基材〕 構成異向性導電構件的絕緣性基材包含無機材料，若為具有與構成現有公知的異向性導電膜等的絕緣性基材同等程度的電阻率（1014 Ω·cm左右）者，則並無特別限定。 另外，所謂「包含無機材料」是用以與構成後述的黏著層的高分子材料區別的規定，並非限定於僅僅由無機材料而構成的絕緣性基材的規定，而是以無機材料為主成分（50質量%以上）的規定。
所述絕緣性基材例如可列舉玻璃基材、陶瓷基材（例如碳化矽、氮化矽等）、碳基材（例如類鑽碳等）、聚醯亞胺基材、該些的複合材料等，而且，亦可為於具有貫通孔的有機原材料上，以包含50質量%以上的陶瓷材料或碳材料的無機材料形成膜的材料。
於本發明中，作為所述絕緣性基材，自容易形成具有所期望的平均開口直徑的微孔作為貫通孔，形成後述的導電通路的理由考慮，較佳的是閥金屬的陽極氧化膜。 此處，所述閥金屬具體而言例如可列舉鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。 該些中，自尺寸穩定性良好、比較廉價考慮，較佳的是鋁的陽極氧化膜（基材）。
於本發明中，所述絕緣性基材的厚度（於圖3（B）中以符號6所表示的部分）較佳的是1 μm～1000 μm，更佳的是3 μm～500 μm，進一步更佳的是3 μm～300 μm。絕緣性基材的厚度若為該範圍，則絕緣性基材的操作性變良好。
而且，於本發明中，所述絕緣性基材中的所述導電通路間的寬度（於圖3（B）中以符號7所表示的部分）較佳的是10 nm以上，更佳的是20 nm～200 nm。絕緣性基材中的導電通路間的寬度若為該範圍，則絕緣性基材可作為絕緣性的隔板而充分發揮功能。
〔導電通路〕 構成異向性導電構件的多個導電通路是於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態下而設的包含導電性材料的導電通路。 而且，所述導電通路包含自絕緣性基材的表面突出的突出部分。
＜導電性材料＞ 構成所述導電通路的導電性材料若為電阻率為103 Ω·cm以下的材料則並無特別限定，其具體例可適宜地例示金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）、鎳（Ni）、摻雜有銦的錫氧化物（Indium Tin Oxide：ITO）等。 其中，自導電性的觀點考慮，較佳的是金屬，更佳的是銅、金、鋁、鎳，進一步更佳的是銅、金，自成本、通用性等觀點考慮，特佳的是銅。 而且，於與配線基板的電極連接時，自使與電極的接合更牢固，而可進一步提高導通可靠性的方面考慮，較佳的是使用與配線基板的電極相同的材料。
＜突出部分＞ 所述導電通路的突出部分是導電通路自絕緣性基材的表面突出的部分。 其次，關於所述導電通路的突出部分的形狀，使用圖3（B）而加以說明。 於圖3（B）所示的例中，具有導電通路3的突出部分3a、突出部分3b的端部自黏著層4的表面突出的構成。 而且，各導電通路3的突出部分3a、突出部分3b分別以不與其他導電通路3的突出部分3a、突出部分3b接觸的方式形成。
另外，於圖示的例中，突出部分3a、突出部分3b設為其端部自黏著層4的表面突出的構成，但並不限定於此，亦可為突出部分3a、突出部分3b的端面與黏著層4的表面為大致同一平面，或者，亦可為突出部分3a、突出部分3b的端部包埋於黏著層4。另外，自於與配線基板積層時，確實地與電極連接的觀點考慮，較佳的是突出部分3a、突出部分3b的端面自黏著層4的表面露出的態樣，更佳的是設為突出部分3a、突出部分3b的端部自黏著層4的表面突出的態樣。 而且，導電通路的突出部分可為自存在於絕緣性基材2的內部的導電通路直線連接的柱狀形狀，亦可為自存在於絕緣性基材2的內部的導電通路彎曲的柱狀形狀。
而且，於圖示的例中，設為所有的導電通路3的突出部分3a、突出部分3b彼此不接觸的構成，但並不限定於此，若能夠顯示出導電性的異向性，則一部分的突出部分3a、突出部分3b亦可彼此接觸。
於本發明中，突出部分的高度或縱橫比（突出部分的高度/突出部分的直徑）只要根據連接的配線基板或接合方法等來適宜決定即可。 於藉由壓接等方法使異向性導電構件與配線基板連接（接合）時，自可充分確保與電極連接的突出部分以外的突出部分崩潰的情況下的面方向的絕緣性的理由考慮，所述導電通路的突出部分的縱橫比（突出部分的高度/突出部分的直徑）較佳的是0.01以上且不足20，更佳的是6～20。
而且，於本發明中，自追從成為連接對象的配線基板的表面形狀、可充分確保與電極連接的突出部分以外的突出部分崩潰的情況下的面方向的絕緣性等觀點考慮，所述導電通路的突出部分的高度較佳的是50 nm～1500 nm，更佳的是300 nm～1050 nm。 同樣地，所述導電通路的突出部分的直徑較佳的是超過5 nm、10 μm以下，更佳的是40 nm～1000 nm。
＜其他形狀＞ 所述導電通路是柱狀，其直徑（於圖3（B）中以符號8所表示的部分）與突出部分的直徑同樣地，較佳的是超過5 nm、10 μm以下，更佳的是40 nm～1000 nm。
而且，所述導電通路是於藉由所述絕緣性基材而相互絕緣的狀態下存在者，其密度較佳的是2萬個/mm2 以上，更佳的是200萬個/mm2 以上，進一步更佳的是1000萬個/mm2 以上，特佳的是5000萬個/mm2 以上，最佳的是1億個/mm2 以上。
另外，鄰接的各導電通路的中心間距離（於圖3（A）中以符號9所表示的部分）較佳的是20 nm～500 nm，更佳的是40 nm～200 nm，進一步更佳的是50 nm～140 nm。
〔黏著層〕 構成本發明的異向性導電構件的黏著層是設於絕緣性基材的表面的層，是有助於與配線基板的電極以外的部分接著的層。
於本發明中，自可減輕連接後的收縮差等所造成的翹曲的理由考慮，所述黏著層較佳的是含有熱膨脹係數不足50×10-6 K-1 的高分子材料的層，更佳的是含有5×10-6 K-1 ～30×10-6 K-1 的高分子材料的層。 如上所述可減輕連接後的翹曲的理由在於：由於與成為連接對象的配線基板的熱膨脹率差變小，而變得無需用以吸收位移差的膜厚，因此可使黏著層的厚度薄膜化，其結果可減輕黏著層自身的熱膨脹率的影響。 此處，熱膨脹係數是指基於JIS K 7197：1991的「塑膠的利用熱機械分析的線膨脹率試驗方法」而測定的值，在併用兩種以上高分子材料的情況下，是指該些材料的混合物的測定值。
＜高分子材料＞ 所述高分子材料可以熱膨脹係數成為不足50×10-6 K-1 的方式自公知的樹脂材料等中適宜選擇一種或兩種以上，因此並無特別限定。 該些中，自可效率良好地填埋配線基板與異向性導電構件的間隙，使與配線基板的密著性進一步變高的理由考慮，較佳的是使用聚醯亞胺樹脂（熱膨脹係數：30×10-6 K-1 ～50×10-6 K-1 ）及/或環氧樹脂（熱膨脹係數：45×10-6 K-1 ～65×10-6 K-1 ）。 環氧樹脂的較佳具體例可列舉jER（註冊商標）828（三菱化學股份有限公司製造）或jER（註冊商標）1004（三菱化學股份有限公司製造）。
而且，自防止因熱膨脹差所引起的變形量的差所造成的電極與本不打算接觸的部位接觸等觀點考慮，亦可使黏著層中的包含二氧化矽、氧化鋁、氮化矽、雲母、白碳等無機材料的粒子（填料）分散於所述樹脂中。然而，若黏著層中含有填料，則於將異向性導電構件與配線基板積層時，存在因填料而造成導電通路崩潰的擔憂。因此，黏著層較佳的是不含有填料。 另外，自減少導電通路的崩潰等觀點考慮，填料的粒徑較佳的是80 nm～500 nm。
＜形狀＞ 於本發明中，自追從成為連接對象的配線基板的表面形狀的觀點考慮，所述黏著層的厚度較佳的是50 nm～1500 nm，更佳的是250 nm～1000 nm。
而且，如上所述那樣，導電通路的突出部分可自黏著層的表面突出或露出，亦可被黏著層覆蓋，但自於與配線基板積層時，更確實地與電極連接的觀點考慮，較佳的是具有使端部自黏著層的表面露出或突出的構成。其中，自可使導電通路與電極的連接電阻進一步變小的理由考慮，所述導電通路的突出部分的高度與所述黏著層的厚度之差的絕對值較佳的是0 nm～50 nm。另外，導電通路的突出部分的高度與黏著層的厚度之差的絕對值為0 nm的狀態是導電通路的突出部分的端部自黏著層的表面露出的狀態。 可如上所述使連接電阻變小的理由在於：藉由使厚度的差的絕對值處於所述範圍，即使在產生黏著層變形的狀態下，亦變得難以阻礙電極與導電通路的連接等。
[異向性導電構件的製造方法] 其次，關於所述異向性導電構件的製造方法而加以說明。 異向性導電構件的製造方法並無特別限定，例如可列舉包含如下步驟的製造方法等：導電通路形成步驟，使所述導電性材料存在於所述絕緣性基材上所設的貫通孔而形成所述導電通路；修整步驟，於導電通路形成步驟之後僅僅將所述絕緣性基材的表面的一部分除去，使所述導電通路突出；黏著層形成步驟，於修整步驟之後僅僅於所述絕緣性基材的表面形成黏著層。
〔絕緣性基材的製作〕 所述絕緣性基材例如可直接使用具有貫通孔的玻璃基板（Through Glass Via；TGV），但自將所述導電通路的開口直徑或突出部分的縱橫比設定為所述範圍的觀點考慮，較佳的是對閥金屬實施陽極氧化處理的方法。 作為所述陽極氧化處理，例如在所述絕緣性基材為鋁的陽極氧化皮膜的情況下，可藉由依序實施對鋁基板進行陽極氧化的陽極氧化處理，及於所述陽極氧化處理之後，對由於所述陽極氧化而產生的微孔的孔進行貫通化的貫通化處理而製作。 於本發明中，關於所述絕緣性基材的製作中所使用的鋁基板以及對鋁基板所實施的各處理步驟，可採用與日本專利特開2008-270158號公報的段落[0041]～段落[0121]中所記載者相同者。
〔導電通路形成步驟〕 所述導電通路形成步驟是使所述導電性材料存在於所述絕緣性基材上所設的所述貫通孔的步驟。 此處，使金屬存在於所述貫通孔的方法例如可列舉與日本專利特開2008-270158號公報的段落[0123]～段落[0126]及[圖4]中所記載的各方法相同的方法。 藉由所述金屬填充步驟可獲得形成導電通路的突出部分之前的異向性導電構件。
另一方面，所述導電通路形成步驟亦可為包含如下步驟的方法而代替日本專利特開2008-270158號公報中所記載的方法，所述步驟例如包含：陽極氧化處理步驟，對鋁基板的單側的表面（以下亦稱為「單面」）實施陽極氧化處理，於鋁基板的單面形成包含存在於厚度方向的微孔與存在於微孔的底部的障壁層的陽極氧化膜；障壁層除去步驟，於陽極氧化處理步驟之後將陽極氧化膜的障壁層除去；金屬填充步驟，於障壁層除去步驟之後實施電解鍍敷處理而於微孔的內部填充金屬；基板除去步驟，於金屬填充步驟之後將鋁基板除去，獲得金屬填充微細結構物。
＜陽極氧化處理步驟＞ 所述陽極氧化步驟是藉由對所述鋁基板的單面實施陽極氧化處理，於所述鋁基板的單面形成包含存在於厚度方向的微孔與存在於微孔的底部的障壁層的陽極氧化膜的步驟。 本發明的製造方法中的陽極氧化處理可使用現有公知的方法，自提高微孔排列的有序性、擔保異向性導電的觀點考慮，較佳的是使用自我有序化（Self-Ordering）法或恆定電壓處理。 此處，關於陽極氧化處理的自我有序化法或恆定電壓處理，可實施與日本專利特開2008-270158號公報的段落[0056]～段落[0108]及[圖3]中所記載的各處理同樣的處理。
＜障壁層除去步驟＞ 所述障壁層除去步驟是在所述陽極氧化處理步驟之後，將所述陽極氧化膜的障壁層除去的步驟。藉由除去障壁層，變得經由微孔而使鋁基板的一部分露出。 除去障壁層的方法並無特別限定，例如可列舉：以比所述陽極氧化處理步驟的所述陽極氧化處理的電位更低的電位使障壁層進行電化學溶解的方法（以下亦稱為「電解除去處理」）；藉由蝕刻將障壁層除去的方法（以下亦稱為「蝕刻除去處理」）；組合有該些方法的方法（特別是於實施電解除去處理之後，藉由蝕刻除去處理將殘存的障壁層除去的方法）等。
＜電解除去處理＞ 所述電解除去處理若為以比所述陽極氧化處理步驟的所述陽極氧化處理的電位（電解電位）更低的電位而實施的電解處理，則並無特別限定。 於本發明中，所述電解溶解處理例如可藉由於所述陽極氧化處理步驟結束時使電解電位降低，而與所述陽極氧化處理連續地實施。
關於電解電位以外的條件，所述電解除去處理可採用與所述現有公知的陽極氧化處理同樣的電解液及處理條件。 特別是如上所述那樣連續實施所述電解除去處理與所述陽極氧化處理的情況下，較佳的是使用同樣的電解液而進行處理。
（電解電位） 所述電解除去處理的電解電位較佳的是連續性或階段性（階梯狀）地下降為比所述陽極氧化處理中的電解電位更低的電位。 此處，作為使電解電位階段性下降時的降低幅度（階梯寬度），自障壁層的耐電壓的觀點考慮，較佳的是10 V以下，更佳的是5 V以下，進一步更佳的是2 V以下。 而且，自生產性等觀點考慮，使電解電位連續性或階段性下降時的電壓下降速度均較佳的是1 V/sec以下，更佳的是0.5 V/sec以下，進一步更佳的是0.2 V/sec以下。
＜蝕刻除去處理＞ 所述蝕刻除去處理並無特別限定，可為使用酸水溶液或鹼性水溶液而進行溶解的化學性蝕刻處理，亦可為乾式蝕刻處理。
（化學蝕刻處理） 利用化學蝕刻處理除去障壁層例如可藉由如下方法而選擇性地僅僅溶解障壁層：使所述陽極氧化處理步驟後的結構物浸漬於酸水溶液或鹼性水溶液中，於微孔的內部填充酸水溶液或鹼性水溶液之後，使pH緩衝液與陽極氧化膜的微孔的開口部側的表面接觸的方法等。
此處，在使用酸水溶液的情況下，較佳的是使用硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液。而且，酸水溶液的濃度較佳的是1質量%～10質量%。酸水溶液的溫度較佳的是15℃～80℃，更佳的是20℃～60℃，進而更佳的是30℃～50℃。 另一方面，在使用鹼性水溶液的情況下，較佳的是使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰所構成的群組的至少一種鹼的水溶液。而且，鹼性水溶液的濃度較佳的是0.1質量%～5質量%。鹼性水溶液的溫度較佳的是10℃～60℃，更佳的是15℃～45℃，進而更佳的是20℃～35℃。 具體而言，例如可適宜使用50 g/L、40℃的磷酸水溶液，0.5 g/L、30℃的氫氧化鈉水溶液，0.5 g/L、30℃的氫氧化鉀水溶液等。 另外，pH緩衝液可適宜使用與所述酸水溶液或鹼性水溶液對應的緩衝液。
而且，於酸水溶液或鹼性水溶液中的浸漬時間較佳的是8分鐘～120分鐘，更佳的是10分鐘～90分鐘，進一步更佳的是15分鐘～60分鐘。
（乾式蝕刻處理） 乾式蝕刻處理例如較佳的是使用Cl2 /Ar混合氣體等氣體種類。
＜金屬填充步驟＞ 所述金屬填充步驟是於所述障壁層除去步驟之後，實施電解鍍敷處理而將金屬填充至陽極氧化膜的微孔的內部的步驟，例如可列舉與日本專利特開2008-270158號公報的段落[0123]～段落[0126]及[圖4]中所記載的各方法同樣的方法。
〔修整步驟〕 所述修整步驟是僅僅除去所述導電通路形成步驟後的異向性導電構件表面的絕緣性基材的一部分，使導電通路突出的步驟。 此處，修整處理若為並不溶解構成導電通路的金屬的條件，則並無特別限定，例如在使用酸水溶液的情況下，較佳的是使用硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液。其中，不含鉻酸的水溶液於安全性優異的方面較佳。酸水溶液的濃度較佳的是1質量%～10質量%。酸水溶液的溫度較佳的是25℃～60℃。 另一方面，在使用鹼性水溶液的情況下，較佳的是使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰所構成的群組的至少一種鹼的水溶液。鹼性水溶液的濃度較佳的是0.1質量%～5質量%。鹼性水溶液的溫度較佳的是20℃～50℃。 具體而言，例如可適宜使用50 g/L、40℃的磷酸水溶液，0.5 g/L、30℃的氫氧化鈉水溶液或0.5 g/L、30℃的氫氧化鉀水溶液。 於酸水溶液或鹼性水溶液中的浸漬時間較佳的是8分鐘～120分鐘，更佳的是10分鐘～90分鐘，進一步更佳的是15分鐘～60分鐘。此處，浸漬時間在反覆進行短時間的浸漬處理（修整處理）的情況下，是指各浸漬時間的合計。另外，於各浸漬處理之間亦可實施清洗處理。
〔黏著層形成步驟〕 所述黏著層形成步驟是在所述修整步驟之後，僅僅於所述絕緣性基材的表面形成黏著層的步驟。 此處，形成黏著層的方法例如可列舉將含有具有所述熱膨脹係數的高分子材料與溶媒（例如甲基乙基酮等）等的樹脂組成物塗佈於所述絕緣性基材的表面，使其乾燥，視需要進行煅燒的方法等。 所述樹脂組成物的塗佈方法並無特別限定，例如可使用凹版印刷塗佈法、反塗法、模塗法、刮刀塗佈法、輥塗法、氣刀塗佈法、絲網塗佈法、棒式塗佈法、簾幕式塗佈法等現有公知的塗佈方法。 而且，塗佈後的乾燥方法並無特別限定，例如可列舉在30℃～80℃的溫度下進行幾秒～幾十分鐘加熱的處理，或在減壓下、50℃～200℃的溫度下進行加熱的處理等。 而且，乾燥後的煅燒方法因所使用的高分子材料而異，故並無特別限定，在使用聚醯亞胺樹脂的情況下，例如可列舉在160℃～240℃的溫度下進行2分鐘～1小時加熱的處理等；在使用環氧樹脂的情況下，例如可列舉在30℃～80℃的溫度下進行2分鐘～60分鐘加熱的處理等。
[配線基板] 本發明的多層配線基板所使用的配線基板並無特別限定，只要為如下配線基板即可，所述配線基板包含：基板；形成於基板上的半導體元件、電阻器、電容器等電子零件；及將該些電子零件間電性連接的配線，且具有用以經由異向性導電構件而與其他配線基板電性連接的電極。 配線基板亦可為如下構成，即可於基板的其中一個面形成電子零件及配線、於其中另一個面形成電極，或電子零件或配線與電極形成於同一平面、且電極以外的表面絕緣。
而且，配線基板的與異向性導電構件積層側的最表面較佳的是表面粗糙度Ra為5 nm以上。若將表面粗糙度Ra設為不足5 nm，則可進一步提高與異向性導電構件的接著力（電極與導電通路的接合強度），但為了進一步減小表面粗糙度而步驟數增加，從而導致成本增加。 相對於此，如本發明般，藉由設為與電極接觸的導電通路變形而鄰接的導電通路彼此接觸的構成，即便表面粗糙度Ra為5 nm以上，亦可更確實地將電極與導電通路接合。
〔基板〕 構成配線基板的基板並無特別限定，可利用矽基板、玻璃基板、陶瓷基板（例如碳化矽、氮化矽等）、碳基材（例如類鑽碳等）、聚醯亞胺基材、該些的複合材料等各種現有公知的基板。 而且，基板的厚度亦無特別限定，自操作性、減少基板的應變等觀點考慮，較佳的是1 μm～1000 μm。
〔電極〕 形成於基板上的電極是與異向性導電構件的導電通路電性連接的部位。 電極的材料並無特別限定，可利用各種現有公知的配線基板中用作電極的材料。作為電極的材料，較佳的是可使用電阻率為103 Ω·cm以下的材料。作為其具體例，適宜地例示金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）、鎳（Ni）、摻雜有銦的錫氧化物（ITO）等。 其中，自導電性的觀點考慮，較佳的是金屬，更佳的是銅、金、鋁、鎳，進一步更佳的是銅、金，自成本、通用性等觀點考慮，特佳的是銅。 而且，於與異向性導電構件的導電通路連接時，自使與導電通路的接合更牢固，而可進一步提高導通可靠性的方面考慮，較佳的是使用與異向性導電構件的導電通路相同的材料。
而且，只要可確實地與異向性導電構件的導電通路連接，則電極的配置、大小、形狀等並無特別限定。自更確實地與導電通路連接的觀點考慮，電極的與導電通路接觸側的面的表面積較佳的是0.000025 mm2 ～0.01 mm2 。 而且，如圖2（A）所示般，電極的與導電通路接觸側的面因凹陷而形成為凹狀。然而，電極的表面的形狀並不限定於此，可為實質上平坦，或亦可為凸狀。
〔鈍化層〕 配線基板以於基板的表面具有鈍化層作為較佳態樣。 鈍化層是為了防止基板的氧化、賦予絕緣性、防止雜質滲透等而設置，以覆蓋基板的形成電極的區域以外的表面的方式形成。 構成鈍化層的材料並無特別限定，可利用各種現有公知的配線基板中所使用的材料。具體而言，可利用氮化矽、氧化矽、聚醯亞胺等。 鈍化層的厚度並無特別限定，自進一步適宜地顯示出防止氧化、賦予絕緣性等作用的觀點考慮，較佳的是1 μm～50 μm。
〔樹脂層〕 配線基板以亦可於基板的表面或鈍化層的表面具有樹脂層作為較佳態樣。 樹脂層是於將配線基板與異向性導電構件積層時，使異向性導電構件的導電通路的突出部分貫入的部位，藉此，用以防止與電極接觸的導電通路以外的導電通路變形而與其他導電通路接觸從而電性連接的情況。 而且，樹脂層與所述鈍化層同樣地，亦可具有防止基板的氧化、賦予絕緣性等功能。
構成樹脂層的材料並無特別限定，可利用各種樹脂材料。較佳的是於將配線基板與異向性導電構件積層時，導電通路的突出部分容易地貫入的硬度為宜。 具體而言，此種樹脂層的材料可利用環氧系材料、醯亞胺系材料等。 而且，樹脂層的厚度並無特別限定，較佳的是具有可防止所貫入的導電通路的突出部分與基板或鈍化層接觸的厚度。自該方面考慮，樹脂層的厚度較佳的是0.5 μm～500 μm，更佳的是1 μm～250 μm。 此處，如所述般，於具有樹脂層的情況下，樹脂層的表面較佳的是與電極形成於同一平面。
[多層配線基板的製造方法] 以下，關於本發明的多層配線基板的製造方法而加以詳細說明。 本發明的多層配線基板是藉由將所述異向性導電構件與配線基板交替地積層並壓接而形成。 此處，於本發明中，藉由適宜設定將異向性導電構件與配線基板壓接時的壓力、加熱溫度等，而可形成為與電極接觸的導電通路的突出部分變形而鄰接的導電通路彼此接觸。
〔壓接處理〕 將異向性導電構件與配線基板壓接時的壓力、加熱溫度等條件只要根據接合的異向性導電構件或配線基板而適宜設定即可。自設為使與電極接觸的導電通路變形而使鄰接的導電通路彼此接觸，並且不與電極接觸的導電通路不與其他導電通路接觸的構成的觀點考慮，加壓時的壓力較佳的是0.2 MPa～20 MPa，更佳的是0.2 MPa～10 MPa，進一步更佳的是0.5 MPa～5 MPa。而且，加熱溫度較佳的是150℃～350℃，更佳的是150℃～300℃，進一步更佳的是150℃～250℃。 藉由將加壓時的壓力設為0.2 MPa以上，可將電極與導電通路充分地接合。而且，藉由將加壓時的壓力設為20 MPa以下，可適宜地防止異向性導電構件或配線基板的破損。 而且，藉由將加熱溫度設為150℃以上，可將電極與導電通路充分地接合。而且，藉由將加熱溫度設為350℃以下，可適宜地抑制與電極接觸的導電通路以外的導電通路彼此的熔著。 而且，較佳的是壓接時的環境的氧濃度低，且較佳的是於10 ppm以下的條件下進行連接。
於本發明中，在將所述異向性導電構件與配線基板連接時，可視需要而實施將可於異向性導電構件的導電通路的突出部分的端部（端面）所形成的氧化膜除去的除去處理，或對異向性導電構件的導電通路的突出部分的端部（端面）或黏著層的表面進行活化的活化處理。
〔除去處理〕 作為將氧化膜除去的方法，例如可列舉利用甲酸氣體的還原作用而除去的甲酸處理，或浸漬於如硫酸這樣的酸性液體中而溶解表面的氧化層的溶解處理等化學性處理。 而且，亦可列舉實施在高真空中對氧化膜的表面照射離子束或中性原子束的離子束處理、或於電漿環境中封入基板後施加偏壓的電漿處理等，而將氧化膜物理性除去的方法。另外，使用惰性的氬元素等作為離子源、電漿源。
〔活化處理〕 活化處理例如可列舉與所述物理性氧化膜除去處理同樣地使用物理性的能量，將氧化膜除去，或使黏著層的表面的結合狀態變化，藉此使活性表面露出的方法。
在內置於製作多層配線基板的連接裝置的情況下，可在腔室內連續地進行所述各處理。 而且，在並不內置於連接裝置的情況下，在腔室外實施處理後，將處理後的異向性導電構件與配線基板快速地開始連接，藉此亦獲得同樣的效果。 作為此種連接裝置，將基於各種原理的裝置實用化，大致區分而言，存在將矽晶圓彼此永久性接合的永久接合裝置與暫時性接合的暫時接合裝置，若滿足加壓能力、加熱溫度、連接環境，則可使用任意裝置。 代表性的連接裝置例如由三菱重工業股份有限公司、步工業股份有限公司、武藏野工業股份有限公司、蘇斯微技術（SUSS-MicroTec）公司、邦悅科技（Bond-Tech）股份有限公司、東京電子股份有限公司、東麗工程股份有限公司、EVGroup公司、PMT股份有限公司等所市售。 而且，於本發明中，關於異向性導電構件與配線基板的連接，例如可於加壓時的壓力為1 MPa以上、加熱溫度為200℃以上、腔室內的氧濃度為10 ppm以下的條件下進行連接。
此種本發明的多層配線基板可作為半導體封裝的插入物而適宜地使用。 [實施例]
以下表示實施例而對本發明加以具體的說明。但本發明並不限定於該些實施例。 首先，關於各實施例中所使用的異向性導電構件及配線基板的製作而加以說明。
[異向性導電構件的製作] （1）鋁基板的製作 使用含有0.06質量%的Si、0.30質量%的Fe、0.005質量%的Cu、0.001質量%的Mn、0.001質量%的Mg、0.001質量%的Zn、0.03質量%的Ti，剩餘部分為Al與不可避免的雜質的鋁合金而製備熔融金屬，進行熔融金屬處理及過濾後，藉由DC鑄造法（Direct Chill Casting）而製造厚度為500 mm、寬度為1200 mm的鑄塊。 其次，藉由面削機以平均10 mm的厚度削取表面後，於550℃下進行約5小時的均熱保持，將溫度降低為400℃，使用熱軋機而製成厚度為2.7 mm的壓延板。 進而，使用連續退火機於500℃下進行熱處理後，藉由冷軋而最終修飾為厚度1.0 mm，獲得JIS 1050材的鋁基板。 使該鋁基板成為寬1030 mm後，實施以下所示的各處理。
（2）電解研磨處理 對於所述鋁基板，使用以下組成的電解研磨液，在電壓為25 V、液體溫度為65℃、液體流速為3.0 m/min的條件下實施電解研磨處理。 陰極設為碳電極，電源使用GP0110-30R（高砂製作所股份有限公司製造）。而且，電解液的流速使用渦式流動監視器FLM22-10PCW（As One股份有限公司製造）而進行測量。 （電解研磨液組成） ·85質量%的磷酸（和光純藥工業股份有限公司製造 的試劑）                          660 mL ·純水                           160 mL ·硫酸                           150 mL ·乙二醇                       30 mL
（3）陽極氧化處理步驟 其次，依照日本專利特開2007-204802號公報中所記載的順序，對電解研磨處理後的鋁基板實施利用自我有序化法的陽極氧化處理。 對電解研磨處理後的鋁基板，藉由0.50 mol/L草酸的電解液，於電壓為40 V、液體溫度為16℃、液體流速為3.0 m/min的條件下，實施5小時的預陽極氧化處理。 其後，實施將預陽極氧化處理後的鋁基板在0.2 mol/L鉻酸酐、0.6 mol/L磷酸的混合水溶液（液溫：50℃）中浸漬12小時的脫膜處理。 其後，藉由0.50 mol/L草酸的電解液，在電壓為40 V、液體溫度為16℃、液體流速為3.0 m/min的條件下實施10小時的再陽極氧化處理，獲得膜厚為80 μm的陽極氧化膜。 另外，預陽極氧化處理及再陽極氧化處理均將陰極設為不鏽鋼電極，電源使用GP0110-30R（高砂製作所股份有限公司製造）。而且，冷卻裝置使用NeoCool BD36（大和科學股份有限公司製造），攪拌加溫裝置使用對攪拌器（pair stirrer）PS-100（EYELA東京理化器械股份有限公司製造）。另外，電解液的流速是使用渦式流動監視器FLM22-10PCW（As One股份有限公司製造）而進行測量。
（4）障壁層除去步驟 其次，藉由與所述陽極氧化處理同樣的處理液及處理條件，一面使電壓自40 V連續地以電壓降低速度為0.2 V/sec降低至0 V，一面實施電解處理（電解除去處理）。 其後，實施於5質量%磷酸中、30℃下浸漬30分鐘的蝕刻處理（蝕刻除去處理），將處於陽極氧化膜的微孔的底部的障壁層除去，經由微孔而使鋁露出。
此處，障壁層除去步驟後的陽極氧化膜上所存在的微孔的平均開口直徑為60 nm。另外，平均開口直徑是藉由電場發射型-掃描式電子顯微鏡（Field Emission-Scanning Electron Microscope，FE-SEM）而拍攝表面相片（倍率為50000倍），算出為50點測定的平均值。 而且，障壁層除去步驟後的陽極氧化膜的平均厚度為80 μm。另外，平均厚度是藉由聚焦離子束（Focused Ion Beam，FIB）而相對於厚度方向對陽極氧化膜進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），算出為10點測定的平均值。 而且，陽極氧化膜所存在的微孔的密度約為1億個/mm2 。另外，微孔的密度是藉由日本專利特開2008-270158號公報的段落[0168]及段落[0169]中所記載的方法而測定、算出。 而且，陽極氧化膜所存在的微孔的有序化度為92%。另外，規則化度是藉由FE-SEM拍攝表面相片（倍率為20000倍），並藉由日本專利特開2008-270158號公報的段落[0024]～段落[0027]中所記載的方法而測定、算出。
（5）金屬填充步驟（電解鍍敷處理） 其次，將鋁基板作為陰極，將鉑作為正極而實施電解鍍敷處理。 具體而言，使用以下所示的組成的銅鍍敷液，實施恆定電流電解，藉此製作於微孔的內部填充有銅的金屬填充微細結構物。 此處，恆定電流電解是使用山本鍍金試驗器股份有限公司製造的鍍敷裝置，且使用北斗電工股份有限公司製造的電源（HZ-3000），於鍍敷液中進行循環伏安法而確認析出電位後，於以下所示的條件下實施處理。 （銅鍍敷液組成及條件） ·硫酸銅 100 g/L ·硫酸 50 g/L ·鹽酸 15 g/L ·溫度 25℃ ·電流密度 10 A/dm2
藉由FE-SEM觀察於微孔填充金屬後的陽極氧化膜的表面，從而觀察1000個微孔中的由於金屬而封孔的有無，算出封孔率（封孔微孔的個數/1000個），結果是96%。 而且，對於厚度方向而藉由FIB對於微孔填充金屬後的陽極氧化膜進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），確認微孔的內部，結果可知於封孔的微孔中，其內部被金屬完全填充。
（6）基板除去步驟 其次，藉由於20質量%的氯化汞水溶液（升汞）中、20℃下浸漬3小時而將鋁基板溶解除去，藉此製作金屬填充微細結構物。
（7）修整步驟 其次，將金屬填充微細結構物浸漬於氫氧化鈉水溶液（濃度：5質量%、液體溫度：20℃）中，以突出部分的高度成為500 nm的方式而變更浸漬時間，選擇性溶解鋁的陽極氧化膜的表面，製作使作為導電通路的銅的圓柱突出的結構物。 其次，進行水洗、乾燥後，藉由FE-SEM觀察所製作的結構物，測定導電通路的突出部分的高度、導電通路的突出部分的直徑、縱橫比（突出部分的高度/突出部分的直徑）。縱橫比為8。
（8）黏著層形成步驟 藉由以下所示的方法而於修整步驟後的結構物上形成黏著層，製作異向性導電構件。
於將以如下調配溶解於甲基乙基酮而成的溶液塗佈於表面並使其乾燥後，進一步於130℃下進行2分鐘烘烤而形成黏著層。 黏著層的厚度可藉由以成為同一平面的方式追加添加溶媒（MEK：methyl ethyl ketone 甲基乙基酮）而調整。而且，為了避免黏著層的表面固化，於減壓度-400 mmH2 O的減壓下將溫度設定為50℃而進行塗佈後的乾燥。
＜塗佈液組成＞ ·彈性體：以丙烯酸丁酯-丙烯腈為主成分的丙烯酸酯系聚合物（商品名：SG-28GM、長瀨精細化工（Nagase ChemteX）股份有限公司製造） 5質量份 ·環氧樹脂1：jER（註冊商標）828（三菱化學股份有限公司製造） 33質量份 ·環氧樹脂2：jER（註冊商標）1004（三菱化學股份有限公司製造） 11質量份 ·酚樹脂：MILEX XLC-4L（三井化學股份有限公司製造） 44質量份 ·有機酸：鄰茴香酸（o-anisic acid、東京化成工業股份有限公司製造） 0.5質量份 ·硬化劑：咪唑觸媒（2PHZ-PW、四國化成工業股份有限公司製造） 0.5質量份
[配線基板（TEG晶片）的製作] 以如下方式製作具有兩個Cu墊（電極）的測試式元件組（Test Element Group，TEG）晶片（菊鍊圖案（daisy chain pattern））作為配線基板。 首先，使用形成有再配線層（Redistribution Layer，RDL）的晶圓作為支撐體，於表面形成厚度為100 nm的SiN（氮化矽）膜作為鈍化層。 其次，將感光性聚醯亞胺層形成於所述鈍化層上。感光性聚醯亞胺層的材料使用東麗股份有限公司製造的SP-453。於將塗佈液塗佈於表面並使其乾燥後，進一步於130℃下進行2分鐘烘烤而形成感光性聚醯亞胺層。進而，藉由曝光顯影處理，於感光性聚醯亞胺層形成連接用電極部分開口的圖案。 其次，進行乾式蝕刻來將所述感光性聚醯亞胺層的開口部的SiN膜除去。
於將開口部的SiN膜除去後，實施鑲嵌（damascene）處理而將銅填充於開口部。進而，進行化學機械研磨（chemical mechanical polishing，CMP）處理，以所填充的銅及感光性聚醯亞胺層成為同一平面的方式進行切削而調整厚度，形成連接用的Cu墊（電極）。 將具有該實施了CMP處理狀態的連接用電極結構的TEG晶片用作於鈍化層上具有樹脂層的TEG晶片（A）。即，所述感光性聚醯亞胺層為樹脂層。
進而，於CMP處理後，藉由蝕刻將感光性聚醯亞胺層除去。將具有該狀態的連接用電極結構的TEG晶片用作於鈍化層與Cu墊面具有階差的TEG晶片（B）。 另外，藉由調整CMP處理時的研磨厚度來調整Cu墊面與鈍化層的階差。
進而，於將感光性聚醯亞胺層除去後，再次實施CMP處理，消除鈍化層與Cu墊的階差。將具有該狀態的連接用電極結構的TEG晶片用作不存在鈍化層與Cu墊面的階差的TEG晶片（C）。
[多層配線基板的製作] 使用如上所述製作的異向性導電構件及TEG晶片（配線基板）來製作各實施例的多層配線基板。
〔實施例1～實施例7〕 作為實施例1～實施例7而製作圖2（B）所示構成的多層配線基板。 使用於鈍化層與Cu墊面具有階差的TEG晶片（B）作為配線基板。另外，鈍化層與Cu墊面的階差為50 nm。
依序積層TEG晶片（B）及異向性導電構件，使用常溫接合裝置（WP-100，PMT股份有限公司製造），於表1所示的條件下，以保持5分鐘的條件進行接合而製作多層配線基板的樣品。
藉由FIB而相對於厚度方向對所製作的多層配線基板的接合部進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），並進行觀察，結果實施例1～實施例7均為如下形狀：與電極接觸的導電通路中的鄰接的導電通路彼此接觸，且不與電極接觸的導電通路不與其他導電通路接觸。作為一例，於圖4中表示實施例1的剖面相片。
〔實施例8〕 作為實施例8而製作圖2（B）所示構成的多層配線基板。 即，將TEG晶片（B）的鈍化層與Cu墊面的階差設為150 nm，除此以外與實施例5同樣地進行。 藉由FIB而相對於厚度方向對所製作的多層配線基板的接合部進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），並進行觀察，結果為如下形狀：與電極接觸的導電通路中的鄰接的導電通路彼此接觸，且不與電極接觸的導電通路包埋於黏著層中而不與其他導電通路接觸。
〔實施例9〕 作為實施例9而製作圖2（A）所示構成的多層配線基板。 即，使用於鈍化層上具有樹脂層的TEG晶片（A）作為配線基板，且將樹脂層的厚度設為400 nm，除此以外與實施例5同樣地進行。 藉由FIB而相對於厚度方向對所製作的多層配線基板的接合部進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），並進行觀察，結果為如下形狀：與電極接觸的導電通路中的鄰接的導電通路彼此接觸，且不與電極接觸的導電通路貫入至樹脂層中而不與其他導電通路接觸。
〔實施例10及實施例11〕 作為實施例10及實施例11而製作圖2（C）所示構成的多層配線基板。 即，使用不存在鈍化層與Cu墊面的階差的TEG晶片（C）作為配線基板，分別於表1所記載的接合的條件下製作多層配線基板，除此以外與實施例1同樣地進行。 藉由FIB而相對於厚度方向對所製作的多層配線基板的接合部進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），並進行觀察，結果實施例10及實施例11均為如下形狀：與電極接觸的導電通路中的鄰接的導電通路彼此接觸，且不與電極接觸的導電通路不與其他導電通路接觸。
〔比較例1～比較例5〕 將對TEG晶片、異向性導電構件及Cu膜進行接合時的條件變更為表1所示的條件，除此以外與實施例1同樣地製作多層配線基板的樣品。 藉由FIB而相對於厚度方向對所製作的多層配線基板的接合部進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），並進行觀察，結果比較例1～比較例4均為如下情況：與電極接觸的導電通路中的鄰接的導電通路彼此並未接觸。而且，比較例5中的不與電極接觸的導電通路與其他導電通路接觸。
〔比較例6〕 異向性導電構件不具有黏著層，除此以外與實施例3同樣地製作多層配線基板的樣品。 藉由FIB而相對於厚度方向對所製作的多層配線基板的接合部進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），並進行觀察，結果，與電極接觸的導電通路中的鄰接的導電通路彼此並未接觸。
[評價] 對所製作的多層配線基板的樣品的導通性、密著性、及面內絕緣性進行評價。
＜導通性＞ 於樣品的異向性導電構件的與TEG晶片相反側的面接合Cu膜。 另外，Cu膜是於晶圓表面對Cu進行200 nm成膜而準備的膜。作為平坦度的指標的總厚度變異值（total thickness variation，TTV）為50 nm。 於樣品的TEG晶片的兩個Cu墊上焊接電阻測定用的信號線，將焊接的樣品於125℃×24 h下進行乾燥，進一步進行85℃×60%RH×168小時的吸濕處理。其次，通過3次回流焊處理步驟（最大溫度為265℃）。 將經過以上歷程的樣品供至（-65℃/+150℃）的條件的溫度循環試験。 於每100循環測定Cu墊間的電阻值，直至1000循環為止。其結果，將電阻值的變化率（1000循環的電阻值/100循環的電阻值）不足10%者評價為「A」，將10%以上、不足50%者評價為「B」，將50%以上者評價為「C」，將變得無法獲得導通者評價為「D」。
＜密著性＞ 關於樣品，使用萬能型黏結強度試驗機（DAGE4000，達歌（DAGE）公司製造），進行晶片剪切試驗（die shear test），而對異向性導電構件與TEG晶片之間的密著性進行評價。 以實施例2的剝離強度為基準，將110%以上者評價為「AA」，將不足110%、90%以上者評價為「A」，將不足90%、50%以上者評價為「B」，將不足50%、10%以上者評價為「C」，將不足10%者評價為「D」。
＜面內絕緣性＞ 於樣品的異向性導電構件的與TEG晶片相反側的面的、與Cu墊接觸的導電通路，及與該導電通路鄰接且不與Cu墊接觸的導電通路上焊接電阻測定用的信號線，並將樣品供至（-65℃/+150℃）的條件的溫度循環試験。 於每100循環測定所述導電通路間的絕緣電阻值，直至1000循環為止。其結果，將電阻值的變化率（1000循環的電阻值/100循環的電阻值）不足10%者評價為「A」，將10%以上、不足50%者評價為「B」，將未能獲得與附近的導電通路的絕緣者評價為「C」。 將評價結果示於表1。
[表1]
Figure 104142589-A0304-0001
根據表1所示結果可知，關於作為本發明的多層配線基板的實施例1～實施例11，密著性良好且導通性高，並且面內絕緣性亦高而導通可靠性高，所述本發明的多層配線基板中，與電極接觸的導電通路中鄰接的導電通路彼此接觸、且不與電極接觸的導電通路不與其他導電通路接觸。 相對於此，根據比較例1～比較例4、比較例6可知，於與電極接觸的導電通路彼此並未相互接觸的情況下，密著性變低、導通性變差。而且，根據比較例5可知，若不與電極接觸的導電通路彼此相互接觸，則絕緣性變差。 而且，根據實施例4、實施例5、實施例8、實施例9、實施例10、實施例11等的對比可知，較佳的是配線基板的電極較鈍化層更突出地形成，進而，較佳的是配線基板具有樹脂層。
根據以上的結果，本發明的效果明朗。
1‧‧‧異向性導電構件
2‧‧‧絕緣性基材
3‧‧‧導電通路
3a、3b‧‧‧導電通路的突出部分
4‧‧‧黏著層
6‧‧‧絕緣性基材的厚度
7‧‧‧導電通路間的寬度
8‧‧‧導電通路的直徑
9‧‧‧導電通路的中心間距離(間距)
10a、10b、10c‧‧‧多層配線基板
11‧‧‧基板
12‧‧‧電極
13‧‧‧樹脂層
14‧‧‧鈍化層
20a、20b、20c‧‧‧配線基板
W‧‧‧符號
圖1是表示本發明的多層配線基板的適宜的實施方式的一例的示意圖。 圖2（A）～圖2（C）分別是將本發明的異向性導電構件的實施方式的一部分放大而表示的示意性剖面圖。 圖3（A）是表示適宜地用於本發明的多層配線基板的異向性導電構件的一例的示意性俯視圖，圖3（B）是圖3（A）的IB-IB線剖面圖。 圖4是實施例1中的電極與導電通路的接觸部的剖面相片。
1‧‧‧異向性導電構件
2‧‧‧絕緣性基材
3‧‧‧導電通路
3b‧‧‧導電通路的突出部分
4‧‧‧黏著層
10a‧‧‧多層配線基板
11‧‧‧基板
12‧‧‧電極
13‧‧‧樹脂層
14‧‧‧鈍化層
20a‧‧‧配線基板
W‧‧‧符號

Claims (6)

  1. 一種多層配線基板，其是將異向性導電構件與配線基板積層而成，所述異向性導電構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於所述絕緣性基材的表面；並且各導電通路包含自所述絕緣性基材的表面突出的突出部分，所述配線基板具有基板、及形成於所述基板上的一個以上的電極，並且所述多層配線基板的特徵在於：所述多個導電通路中，與所述電極接觸的導電通路變形，而鄰接的導電通路彼此接觸，所述配線基板具有覆蓋所述基板的至少一部分的樹脂層，所述電極與所述樹脂層形成於同一平面，所述樹脂層為在20MPa的壓力下加壓時可被所述突出部分貫入的層，所述多個導電通路中，與所述電極接觸的導電通路以外的導電通路的所述突出部分的至少一部分貫入至所述樹脂層中。
  2. 如申請專利範圍第1項所述的多層配線基板，其中所述配線基板具有覆蓋所述基板的至少一部分的鈍化層，所述電極與所述鈍化層形成於同一平面，所述多個導電通路中，與所述鈍化層接觸的導電通路的所述 突出部分並未相互接觸。
  3. 如申請專利範圍第1項所述的多層配線基板，其中所述多個導電通路中，與所述電極接觸的導電通路以外的導電通路的所述突出部分包埋於所述黏著層中。
  4. 如申請專利範圍第1項至第3項中任一項所述的多層配線基板，其中所述電極與所述導電通路的材料相同。
  5. 如申請專利範圍第1項至第3項中任一項所述的多層配線基板，其中所述導電通路的材料為銅。
  6. 如申請專利範圍第1項至第3項中任一項所述的多層配線基板，其中所述黏著層不含有填料。
TW104142589A 2014-12-19 2015-12-18 多層配線基板 TWI683608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-257473 2014-12-19
JP2014257473 2014-12-19

Publications (2)

Publication Number Publication Date
TW201633874A TW201633874A (zh) 2016-09-16
TWI683608B true TWI683608B (zh) 2020-01-21

Family

ID=56126748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142589A TWI683608B (zh) 2014-12-19 2015-12-18 多層配線基板

Country Status (6)

Country Link
US (1) US10249563B2 (zh)
JP (1) JP6412587B2 (zh)
KR (1) KR101969730B1 (zh)
CN (1) CN107113984B (zh)
TW (1) TWI683608B (zh)
WO (1) WO2016098865A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235224B1 (ko) * 2017-02-27 2021-04-02 후지필름 가부시키가이샤 금속 충전 미세 구조체의 제조 방법
KR20210045804A (ko) * 2019-10-17 2021-04-27 (주)포인트엔지니어링 다층 배선 기판 및 다층 배선 기판 제조 방법 및 프로브카드
KR20220071981A (ko) * 2019-11-22 2022-05-31 미쓰이 가가쿠 가부시키가이샤 시트 커넥터, 시트 세트, 전기 검사 장치 및 전기 검사 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200808150A (en) * 2006-04-20 2008-02-01 Sumitomo Bakelite Co Semiconductor device
JP2010067589A (ja) * 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法
WO2012043449A1 (ja) * 2010-10-01 2012-04-05 富士フイルム株式会社 回路基板接続構造体および回路基板の接続方法
EP2019571B1 (en) * 2007-07-25 2012-09-05 TDK Corporation Electronic component-embedded board and method of manufacturing the same
TW201425455A (zh) * 2012-12-20 2014-07-01 Samsung Electro Mech 用於印刷電路板的樹脂組合物、絕緣膜、預浸材料及印刷電路板
WO2015119093A1 (ja) * 2014-02-07 2015-08-13 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
CN104981088A (zh) * 2014-04-10 2015-10-14 三星电机株式会社 电路板及其制造方法、电子组件封装件及其制造方法
US20150366077A1 (en) * 2013-01-30 2015-12-17 Kyocera Corporation Method for producing mounted structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654190B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2654189B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
JP2785832B2 (ja) * 1989-03-01 1998-08-13 日東電工株式会社 半導体装置の実装構造
JP2634672B2 (ja) * 1989-07-14 1997-07-30 日東電工株式会社 半導体装置
JPH0760840B2 (ja) * 1988-11-09 1995-06-28 日東電工株式会社 配線基板およびその製法
JP2808703B2 (ja) * 1989-08-02 1998-10-08 日東電工株式会社 フィルムキャリアおよび半導体装置
JP2815113B2 (ja) * 1989-03-01 1998-10-27 日東電工株式会社 フィルムキャリアおよび半導体装置の製造方法
JP2654191B2 (ja) * 1989-07-28 1997-09-17 日東電工株式会社 半導体装置の実装方法
FR2726397B1 (fr) * 1994-10-28 1996-11-22 Commissariat Energie Atomique Film conducteur anisotrope pour la microconnectique
US5698496A (en) * 1995-02-10 1997-12-16 Lucent Technologies Inc. Method for making an anisotropically conductive composite medium
EP0811245A4 (en) * 1995-09-27 1998-11-18 Texas Instruments Inc MICROELECTRONIC ARRANGEMENT WITH Z-AXIS CONDUCTIVE LAYER
US5805426A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
FR2842943B1 (fr) * 2002-07-24 2005-07-01 Commissariat Energie Atomique Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
JP2005116291A (ja) * 2003-10-07 2005-04-28 Sumitomo Electric Ind Ltd 異方性導電膜及びその製造方法
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
JP2009132974A (ja) * 2007-11-30 2009-06-18 Fujifilm Corp 微細構造体
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
JP5363131B2 (ja) * 2009-02-02 2013-12-11 富士フイルム株式会社 異方導電性部材およびその製造方法
JP5164878B2 (ja) * 2009-02-17 2013-03-21 富士フイルム株式会社 異方導電性部材およびその製造方法
WO2011125506A1 (ja) * 2010-03-31 2011-10-13 太陽誘電株式会社 応力緩衝層及びその作製方法
JP5647492B2 (ja) * 2010-11-15 2014-12-24 新光電気工業株式会社 半導体パッケージの製造方法
JP5615765B2 (ja) * 2011-06-24 2014-10-29 信越ポリマー株式会社 異方導電性コネクタおよび異方導電性コネクタの製造方法
KR101795538B1 (ko) * 2013-07-22 2017-11-08 후지필름 가부시키가이샤 이방 도전성 부재의 제조 방법 및 이방 도전성 접합 패키지의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200808150A (en) * 2006-04-20 2008-02-01 Sumitomo Bakelite Co Semiconductor device
EP2019571B1 (en) * 2007-07-25 2012-09-05 TDK Corporation Electronic component-embedded board and method of manufacturing the same
JP2010067589A (ja) * 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法
WO2012043449A1 (ja) * 2010-10-01 2012-04-05 富士フイルム株式会社 回路基板接続構造体および回路基板の接続方法
TW201425455A (zh) * 2012-12-20 2014-07-01 Samsung Electro Mech 用於印刷電路板的樹脂組合物、絕緣膜、預浸材料及印刷電路板
US20150366077A1 (en) * 2013-01-30 2015-12-17 Kyocera Corporation Method for producing mounted structure
WO2015119093A1 (ja) * 2014-02-07 2015-08-13 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
CN104981088A (zh) * 2014-04-10 2015-10-14 三星电机株式会社 电路板及其制造方法、电子组件封装件及其制造方法

Also Published As

Publication number Publication date
US20170330828A1 (en) 2017-11-16
JPWO2016098865A1 (ja) 2017-09-21
WO2016098865A1 (ja) 2016-06-23
US10249563B2 (en) 2019-04-02
KR101969730B1 (ko) 2019-04-17
CN107113984B (zh) 2019-06-04
JP6412587B2 (ja) 2018-10-24
KR20170080629A (ko) 2017-07-10
TW201633874A (zh) 2016-09-16
CN107113984A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI583281B (zh) 多層板和半導體封裝
JP6029764B2 (ja) 金属充填微細構造体の製造方法
JP6166826B2 (ja) 異方導電性部材の製造方法
TWI642068B (zh) 微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法
US9899306B2 (en) Anisotropic conductive member and multilayer wiring substrate
KR20100101598A (ko) 이방 도전성 접합 패키지
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
JP6535098B2 (ja) 金属充填微細構造体の製造方法
TWI683608B (zh) 多層配線基板
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
WO2022044585A1 (ja) 金属充填微細構造体の製造方法
JP7343706B2 (ja) 異方導電性部材の製造方法
KR20230012969A (ko) 구조체의 제조 방법
TW201916128A (zh) 半導體元件的製造方法及接合構件
JP2008258552A (ja) 半導体チップ積層実装体の製造方法