KR20100101598A - 이방 도전성 접합 패키지 - Google Patents

이방 도전성 접합 패키지 Download PDF

Info

Publication number
KR20100101598A
KR20100101598A KR1020107012668A KR20107012668A KR20100101598A KR 20100101598 A KR20100101598 A KR 20100101598A KR 1020107012668 A KR1020107012668 A KR 1020107012668A KR 20107012668 A KR20107012668 A KR 20107012668A KR 20100101598 A KR20100101598 A KR 20100101598A
Authority
KR
South Korea
Prior art keywords
conductive
anisotropic conductive
film
preferable
conductive film
Prior art date
Application number
KR1020107012668A
Other languages
English (en)
Other versions
KR101496494B1 (ko
Inventor
유스케 하타나카
요시노리 홋타
다다부미 도미타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20100101598A publication Critical patent/KR20100101598A/ko
Application granted granted Critical
Publication of KR101496494B1 publication Critical patent/KR101496494B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/712Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24058Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in respective layers or components in angular relation
    • Y10T428/24074Strand or strand-portions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24058Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in respective layers or components in angular relation
    • Y10T428/24074Strand or strand-portions
    • Y10T428/24083Nonlinear strands or strand-portions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24058Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in respective layers or components in angular relation
    • Y10T428/24074Strand or strand-portions
    • Y10T428/24091Strand or strand-portions with additional layer[s]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955Void-containing component partially impregnated with adjacent component
    • Y10T428/249956Void-containing component is inorganic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은, 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), 인듐이 도프된 주석 산화물 (ITO), 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 및 레늄 (Re) 으로 이루어지는 군에서 선택되는 적어도 1 개의 도전 소재에 이방성 도전막을 접합한 패키지로서, 그 이방성 도전막은, 절연성 기재 중에, 도전성 부재로 이루어지는 복수의 도통로가 서로 절연된 상태로 상기 절연성 기재를 두께 방향으로 관통하고, 또한, 상기 각 도통로의 일단이 상기 절연성 기재의 일방의 면에 있어서 노출되고, 상기 각 도통로의 타단이 상기 절연성 기재의 타방의 면에 있어서 노출된 상태로 형성되어 있고, 상기 도통로의 밀도가 300 만개/㎟ 이상이고, 상기 절연성 기재가 마이크로포어를 갖는 알루미늄 기판의 양극 산화 피막으로 이루어지는 구조체이고, 상기 마이크로포어가 깊이 방향에 대해 분기 구조를 갖지 않는 것을 특징으로 하는 이방 도전성 접합 패키지로서, 도통로의 설치 밀도를 비약적으로 향상시켜, 고집적화가 더욱 진행된 구조에 있어서도 반도체 소자 등의 전자 부품의 이방 도전성 부재 또는 검사용 커넥터 등으로서 사용할 수 있다.

Description

이방 도전성 접합 패키지{ANISOTROPIC CONDUCTIVE JOINT PACKAGE}
본 발명은, 금속 충전 미세 구조체를 사용한 이방성 도전막 및 그 제조 방법에 관한 것이다. 상세하게는, 금속 충전 미세 구조체를 사용한 이방성 도전막을 갖는 이방 도전성 접합 패키지 및 그 제조 방법에 관한 것이다.
이방 도전성 부재는, 반도체 소자 등의 전자 부품과 회로 기판 사이에 삽입하고, 가압하는 것만으로 전자 부품과 회로 기판 사이의 전기적 접속이 얻어지므로, 반도체 소자 등의 전자 부품 등의 접속 부재 및 기능 검사를 실시할 때의 검사용 커넥터 등으로 널리 사용되고 있는 것 외에, 광 전송 소재의 용도로도 응용을 기대할 수 있어, 주목도가 높은 부재이다.
특히 반도체 소자 등의 전자 접속 부재는, 그 다운사이징화가 현저하여, 종래의 와이어 본딩과 같은 직접 배선 기판을 접속하는 방식으로는 접속 안정성을 충분히 보증할 수 없다. 이것 대신에 최근 주목받고 있는 것이 이방 도전성 부재로서, 절연 소재의 피막 중에 도전 부재가 관통 임립 (林立) 된 타입이나, 금속구를 배치한 타입인 것이 주목받고 있다.
검사용 커넥터는, 반도체 소자 등의 전자 부품을 회로 기판에 실장한 후에 기능 검사를 실시하면, 전자 부품이 불량인 경우, 회로 기판도 함께 처분되게 되어, 금액적인 손실이 커진다는 문제를 회피하기 위해 개발되었다. 검사용 커넥터는, 반도체 소자 등의 전자 부품을, 실장시와 동일한 포지션으로 회로 기판에 이방 도전성 부재를 개재하여 접촉시켜 기능 검사를 실시함으로써, 전자 부품을 회로 기판 상에 실장하지 않고 기능 검사를 실시할 수 있어, 상기 문제를 회피할 수 있다.
이와 같은 용도에 사용하는 이방 도전성 부재로서, 특허문헌 1 에는, 「접착성 절연 재료로 이루어지는 필름 기판 중에, 도전성 재료로 이루어지는 복수의 도통로가 서로 절연된 상태에서, 또한 그 필름 기판을 두께 방향으로 관통한 상태로 배치되고, 필름 기판의 길이 방향과 평행한 도통로의 단면에 있어서의 형상의 외주 상의 2 점간 최대 길이의 평균이 10∼30 ㎛ 이고, 인접하는 도통로의 간격이 상기 최대 길이의 평균의 0.5∼3 배인 것을 특징으로 하는 이방 도전성 필름」이 개시되어 있다.
또, 특허문헌 2 에는, 「절연성 수지로 이루어지는 필름 기재 중에, 복수의 도통로가 서로 절연되어, 그 필름 기재를 두께 방향으로 관통하고, 또한 지그재그 배열로 배치되어 있는 이방 도전성 필름으로서, 도통로열 (列) 내의 도통로간 거리보다 이웃하는 도통로열 사이에서의 도통로간 거리가 작은 것을 특징으로 하는 이방 도전성 필름」이 개시되어 있다.
이와 같은 이방 도전성 필름의 제조 방법으로서, 특허문헌 1 및 2 에는, 이방 도전성 재료의 세선 (細線) 을 절연성 필름 상에 끼워 넣은 후, 가열 및 가압에 의해 일체화하고, 두께 방향으로 스크라이브하는 방법이 개시되어 있다.
또, 특허문헌 3 에는, 레지스트와 마스크를 이용하여 도전성 기둥을 전기 주조에 의해 제조하고, 이것에 절연성 소재를 흘려 넣어 경화시킴으로써 이방 도전성 필름을 제조하는 방법이 검토되어 있다.
한편, 특허문헌 4 에는, 「전기적 절연재로 이루어지는 유지체와, 그 유지체 중에 서로 절연 상태로 구비된 복수의 도전 부재를 갖고, 상기 각 도전 부재의 일단 (一端) 이 상기 유지체의 일방의 면에 있어서 노출되어 있고, 상기 각 도전 부재의 타단 (他端) 이 상기 유지체의 타방의 면에 있어서 노출되어 있는 전기적 접속 부재를 제조하는 방법에 있어서,
기체 (基體) 와, 그 기체에 적층되어 형성되는 곳의 상기 유지체가 되는 절연층을 갖는 모재에 대해 상기 절연층측으로부터 고에너지 빔을 조사하여, 복수의 영역에 있어서 상기 절연층의 전부와 상기 기체의 일부를 제거하고, 상기 모재에 복수의 구멍을 형성하는 제 1 공정과,
형성된 복수의 구멍에, 상기 절연층의 면과 면일 (面一) 또는 이 면으로부터 돌출시켜, 상기 도전 부재가 되는 도전 재료를 충전하는 제 2 공정과, 상기 기체를 제거하는 제 3 공정을 갖는 것을 특징으로 하는 전기적 접속 부재의 제조 방법」이 개시되어 있고, 절연층으로서 폴리이미드 수지, 에폭시 수지, 실리콘 수지 등의 여러 가지 재질에 관한 검토도 행해지고 있다.
그런데, 최근, 반도체 소자 등의 전자 부품은, 고집적화가 더욱 진행됨에 따라, 전극 (단자) 사이즈는 보다 작아지고, 전극 (단자) 수는 보다 증가하여 단자간 거리도 보다 좁아지고 있다. 또, 좁은 피치로 다수 배치되어 있는 각 단자의 표면이 본체 표면보다 깊숙한 위치에 있는 표면 구조의 전자 부품도 나오고 있다.
그 때문에, 이와 같은 전자 부품에 대응할 수 있도록, 이방 도전성 부재에 있어서의 도통로도 그 외경 (굵기) 을 보다 작게 하고, 또한 좁은 피치로 배열시킬 필요가 생겼다.
그러나, 상기 특허문헌 1∼4 등에 기재되어 있는 이방 도전성 필름이나 전기적 접속 부재를 제조하는 방법에서는, 도통로의 사이즈를 작게 하는 것은 매우 곤란하여, 좁은 피치에 대응한 도전 부재를 고밀도로 충전시키는 방법이 기대되고 있다.
일본 공개특허공보 2000-012619호 일본 공개특허공보 2005-085634호 일본 공개특허공보 2002-134570호 일본 공개특허공보 평03-182081호
따라서, 본 발명은, 이방성 도전막을 접합시키는 배선 기판인 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), 인듐이 도프된 주석 산화물 (이하 ITO 라고 한다), 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 레늄 (Re) 등의 소재에 접합된 이방 도전성 접합 패키지를 제공하는 것을 목적으로 한다.
본 발명자는, 상기 목적을 달성하기 위해 예의 연구한 결과, 상기 접합 온도, 하중, 시간을 제어함으로써, 도전성의 신뢰성이 우수한 이방 도전성 접합 패키지를 개발할 수 있었다.
즉, 본 발명은, 이하의 (1)∼(9) 를 제공한다.
(1) 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), 인듐이 도프된 주석 산화물 (이하 ITO 라고 한다), 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 및 레늄 (Re) 으로 이루어지는 군에서 선택되는 적어도 1 개의 도전 소재에 이방성 도전막을 접합한 패키지로서, 여기서, 본 발명의 도전 소재로서 투명 도전막을 이용해도 되고, 투명 도전막 재료로서의 도전 소재로는, 산화인듐계, 산화아연계, 산화주석계의 공지된 재료가 본 발명의 도전 소재로서 포함되고,
그 이방성 도전막은, 절연성 기재 중에, 도전성 부재로 이루어지는 복수의 도통로가 서로 절연된 상태로 상기 절연성 기재를 두께 방향으로 관통하고, 또한, 상기 각 도통로의 일단이 상기 절연성 기재의 일방의 면에 있어서 노출되고, 상기 각 도통로의 타단이 상기 절연성 기재의 타방의 면에 있어서 노출된 상태로 형성되고,
상기 도통로의 밀도가 300 만개/㎟ 이상이고, 상기 절연성 기재가 마이크로포어를 갖는 알루미늄 기판의 양극 (陽極) 산화 피막으로 이루어지는 구조체이고,
상기 마이크로포어가 깊이 방향에 대해 분기 구조를 갖지 않는 것을 특징으로 하는 이방 도전성 접합 패키지.
(2) 상기 이방성 도전막이, 마이크로포어 내에 도전성 부재를 충전한 영역과 도전성 부재를 충전하지 않은 영역을 패턴화한 이방성 도전막인 (1) 에 기재된 이방 도전성 접합 패키지.
(3) 상기 절연성 기재의 두께가 1∼1000 ㎛ 이고, 상기 도통로의 직경이 5∼500 ㎚ 인 (1) 또는 (2) 에 기재된 이방 도전성 접합 패키지.
(4) 상기 도전 소재가, 상기 이방성 도전막을 개재하여 2 층이고, 2 층의 도전 소재 사이의 이방성 도전막을 포함하는 층에 접착성 조성물이 충전되는 (1)∼(3) 중 어느 하나에 기재된 이방 도전성 접합 패키지.
(5) 상기 도전 소재와 상기 이방성 도전막이, 각각 2 층 이상 교대로 적층되고, 각 도전 소재층 사이의 이방성 도전막을 포함하는 층에 접착성 조성물이 충전되는 (1)∼(3) 중 어느 하나에 기재된 이방 도전성 접합 패키지.
(6) 상기 도전 소재의 적어도 1 층이, 인터포저의 내부 배선에 전기적으로 접속되고, 인터포저의 일방의 표면에 배치된 전극인 (1)∼(5) 중 어느 하나에 기재된 이방 도전성 접합 패키지.
(7) 상기 이방성 도전막을 상기 도전 소재와, 또는
그 이방성 도전막을 개재하여 2 층의 도전 소재를
전기적으로 접속하도록 접합하는 (1)∼(6) 중 어느 하나에 기재된 이방 도전성 접합 패키지의 제조 방법.
(8) 상기 접합 방법이 가열 압착에 의한 접합이고, 압착 온도가 140 ℃ 이상 800 ℃ 이하, 전극 단위 면적당 압착 압력이 1 ㎫ 이상 500 ㎫ 이하, 압착 시간이 5 초 이상 10 분 이하인 (7) 에 기재된 이방 도전성 접합 패키지의 제조 방법.
(9) 상기 가열 압착 접합 중의 분위기가 10-1 ㎩ 이상의 진공중인 (7) 또는 (8) 에 기재된 이방 도전성 접합 패키지의 제조 방법.
이하에 나타내는 바와 같이, 본 발명에 의하면, 도통로의 설치 밀도를 비약적으로 향상시켜, 고집적화가 더욱 진행된 반도체 소자 등의 전자 부품의 이방 도전성 부재 또는 검사용 커넥터 등으로서 사용할 수 있는 이방 도전성 접합 패키지, 및 그 제조 방법을 제공할 수 있다.
또, 본 발명에 사용하는 이방성 도전막은, 도전 부재의 밀도가 매우 높으므로, 그 접속 신뢰성이 우수하고, 또한 나노 오더의 도전 볼록부 (범프) 가 존재하므로, 앵커 효과, 그리고 접속 부재에 대한 금속 확산 등의 영향에 의해, 보다 저온에서의 압착으로 신뢰성이 높은 도전성을 갖는 이방 도전성 접합 패키지의 제조가 가능하여 매우 유용하다.
도 1 은 본 발명의 이방성 도전막의 바람직한 실시형태의 일례를 나타내는 모식도이다.
도 2 는 본 발명의 제조 방법에 있어서의 금속 충전 공정 등의 일례를 설명하는 모식적인 단면도이다.
도 3 의 (A) 는, 본 발명의 이방 도전성 접합 패키지 (10) 를 사용한 멀티 칩 모듈 (58) 을 나타내는 사시도이다. 도 3 의 (B) 는, 도 3 의 (A) 의 이방 도전성 접합 패키지 (10) 를 발출하여 도시하는 사시도이다.
도 4 는 본 발명의 이방 도전성 접합 패키지 (10) 를 비아홀 (63) 을 형성하는 대신에 사용한 반도체 장치 (64) 를 나타내는 단면도이다.
도 5 는 인터포저를 상하 2 층에 갖는 본 발명의 이방 도전성 접합 패키지의 단면도를 나타낸다. 도 5 의 (A)∼(C) 는 각각 상이한 실시형태를 나타낸다.
도 6 은 본 발명의 이방 도전성 접합 패키지를 사용한 멀티 칩 모듈을 나타내는 단면도이다.
도 7 은 본 발명의 이방 도전성 접합 패키지의 다른 양태를 나타내는 사시도이다.
도 8 은 본 발명의 이방 도전성 접합 패키지의 공급 형태의 일례를 설명하는 모식도이다.
도 9 는 본 발명의 이방 도전성 접합 패키지의 공급 형태의 일례를 설명하는 모식도이다.
도 10 은 본 발명의 이방 도전성 접합 패키지의 공급 형태의 일례를 설명하는 모식도이다.
발명을 실시하기 위한 최선의 형태
본 발명의 이방 도전성 접합 패키지는, 도전 소재에 이방성 도전막을 접합한 패키지이다. 도전 소재와 이방성 도전막의 접합은 특별히 한정되지 않지만, 전기적 접속이 가능한 상태로 접속되어 있으면, 도전 소재의 관통 전극 1 개당 저항은 후술하는 바와 같이 50 Ω 이하, 바람직하게는 10 Ω 이하, 더욱 바람직하게는 8 Ω 이하이다.
먼저, 도 3, 도 4 및 도 6 의 도면에 의해 본 발명의 이방 도전성 접합 패키지 (10) 의 구조를 설명하는데, 본 발명은 이들 도면에 기재된 구조로 한정되지 않는다.
도 3 의 (A) 는, 본 발명의 이방 도전성 접합 패키지 (10) 를 사용한 멀티 칩 모듈 (58) 을 나타내는 사시도이다. 도 6 은, 도 3 의 (A) 와 동일한 멀티 칩 모듈 (58) 을 나타내는 단면도이다. 도 3 의 (B) 에서는, 도 3 의 (A) 의 이방 도전성 접합 패키지 (10) 를 발출하여 도시한다.
도 6 의 멀티 칩 모듈 (58) 은, 예를 들어 DRAM (Dynamic Random Access Memory) 등의 멀티 칩 모듈 (58) 로, 관통 전극 기판인 IC 칩 (53) 이, 베이스 기판 (56) 상에 본 발명의 이방 도전성 접합 패키지 (10) 를 개재하여 3 층 전기적으로 접속되어 있다. 구체적으로는, 도전 소재 (55) 인 일방의 전극 (55a) 과 타방의 전극 (55b) 이 이방성 도전막 (51) 을 개재하여 전기적으로 접속되어 본 발명의 이방 도전성 접합 패키지 (10) 를 구성한다. 베이스 기판 (56) 상에 제 1 이방 도전성 접합 패키지 (10) 가 형성되고, 그 위에 제 1 IC 칩이 형성되고, 그 위에 제 2 이방 도전성 접합 패키지 (10), 제 2 IC 칩, 제 3 이방 도전성 접합 패키지 (10), 제 3 IC 칩이 형성되고, 제 3 IC 칩 위에는 전극 (55) 이 형성되고, 이들이 전기적으로 접속되어 도 6 의 멀티 칩 모듈 (58) 이 구성된다. IC 칩 (53) 등의 관통 전극 기판은, IC 칩 외에 배선 기판, 인터포저 등을 예시할 수 있다.
도 3 의 (A) 의 멀티 칩 모듈 (58) 은, 임의의 대상 장치의 회로 기판에 장착되어 전기 접속을 실시하기 위한 것으로서, 베이스 (칩) 기판 (56) 과 2 개의 IC 칩 (53) 과, 본 발명의 이방 도전성 접합 패키지 (10) 에 접속된 인터포저 (50) 를 구비하고 있다.
칩 기판 (56) 은, 프린트 배선 기판으로 구성되고, 프린트 배선 기판 중의 도시되지 않은 전극은 IC 칩 (53) 과 도시되지 않은 배선에 의해 전기적으로 접속되어 있다. 본 발명의 이방 도전성 접합 패키지 (10) 는, 칩 기판 (56) 상에 배치되고, 전극 (55b) 을 일방의 표면에 갖고, 타방의 표면에 전극 (55a) 을 구비하고 있다. 전극 (55a) 은 인터포저 (50) 내의 내부 배선과 접속된 전극으로, 전극 (55b) 의 대극 (對極) 이다. 이방 도전성 접합 패키지 (10) 에서는, 전극 (55a) 과 전극 (55b) 이, 각각 이방성 도전막 (51) 의 분기 구조를 가지지 않는 마이크로포어 (16) 로 형성된 도통로 (3) 에 의해 전기적으로 접속된다.
도 4 는, 본 발명의 이방 도전성 접합 패키지 (10) 를 비아홀 (63) 을 형성하는 대신에 사용한 반도체 장치 (64) 를 나타내는 단면도이다.
반도체 장치 (64) 는, 인터포저 (75) 상에 전극 (65), IC 칩 (53) 을 구비하고, 비아홀 (63) 에 의해 타방의 표면의 전극 (55b) 과 전기적으로 접속되는 재배선층 (74) 을 구비하고 있다.
본 발명의 이방 도전성 접합 패키지 (10) 는, 재배선층 (74) 상에 배치되고, 전극 (55b) 을 일방의 표면에 갖고, 타방의 표면에 전극 (55b) 의 대극이며 인터포저 (50) 내의 내부 배선과 접속된 전극 (55a) 을 구비하고 있다.
이방 도전성 접합 패키지 (10) 에서는, 전극 (55a) 과 전극 (55b) 이, 각각 이방성 도전막 (51) 의 분기 구조를 가지지 않는 마이크로포어로 형성된 도통로 (3) 에 의해 전기적으로 접속된다.
이 때문에, 도시하는 재배선층 (74) 과 같이 번잡한 공정으로 비아홀 (63) 을 형성하지 않아도 도통로 (3) 에 의해 간단하게 전기적으로 접속할 수 있다.
본 발명의 이방 도전성 접합 패키지 (10) 에서는, 도전 소재가, 이방성 도전막을 개재하여 2 층, 또는 3 층 이상, 다층이어도 되고, 각 도전 소재층 사이의 이방성 도전막을 포함하는 층 (52) (도 6 에서 예시하면, 이방성 도전막 (51) 을 개재하는 일방의 전극 (55a) 과 타방의 전극 (55b) 층의 사이, 전극 자체 및 그 층을 포함해도 되고 포함하지 않아도 된다) 에 접착성 조성물이 충전되어 있어도 되고, 충전되어 있지 않아도 된다. 다층으로 적층함으로써 방열성을 높일 수 있어 장치의 신뢰성이 높아진다.
다음으로, 본 발명의 이방성 도전막 및 그 제조 방법을 상세하게 설명한다.
본 발명의 이방 도전성 도전막은, 절연성 기재 중에, 도전성 부재로 이루어지는 복수의 도통로가 서로 절연된 상태로 상기 절연성 기재를 두께 방향으로 관통하고, 또한 상기 각 도통로의 일단이 상기 절연성 기재의 일방의 면에 있어서 노출되고, 상기 각 도통로의 타단이 상기 절연성 기재의 타방의 면에 있어서 노출된 상태로 형성되는 이방성 도전막으로서,
상기 도통로의 밀도가 300 만개/㎟ 이상이고, 상기 절연성 기재가 마이크로포어를 갖는 알루미늄 기판의 양극 산화 피막으로 이루어지는 구조체이고,
상기 마이크로포어가 깊이 방향에 대해 분기 구조를 가지지 않는 이방성 도전막이다.
다음으로, 본 발명의 이방성 도전막 (51) 에 대해 도 1 을 이용하여 설명한다.
도 1 은, 본 발명의 이방성 도전막의 바람직한 실시형태의 일례를 나타내는 간략도이고, 도 1 의 (A) 는 정면도, 도 1 의 (B) 는 도 1 의 (A) 의 절단면선 IB-IB 에서 본 단면도이다.
본 발명의 이방성 도전막 (51) 은, 절연성 기재 (2) 및 도전성 부재로 이루어지는 복수의 도통로 (3) 를 구비하는 것이다.
이 도통로 (3) 는, 축선 방향의 길이가 절연성 기재 (2) 의 두께 방향 Z 의 길이 (두께) 이상이고, 또한 밀도가 300 만개/㎟ 이상이 되도록 서로 절연된 상태로 절연성 기재 (2) 를 관통하여 형성된다.
또, 이 도통로 (3) 는, 각 도통로 (3) 의 일단이 절연성 기재 (2) 의 일방의 면에 있어서 노출되고, 각 도통로 (3) 의 타단이 절연성 기재 (2) 의 타방의 면에 있어서 노출된 상태로 형성되는데, 도 1 의 (B) 에 나타내는 바와 같이, 각 도통로 (3) 의 일단이 절연성 기재 (2) 의 일방의 면 (2a) 으로부터 돌출되고, 각 도통로 (3) 의 타단이 절연성 기재 (2) 의 타방의 면 (2b) 으로부터 돌출된 상태로 형성되는 것이 바람직하다. 즉, 각 도통로 (3) 의 양단은, 절연성 기재의 주면 (主面) 인 2a 및 2b 로부터 돌출되는 각 돌출부 (4a 및 4b) 를 갖는 것이 바람직하다.
또한, 이 도통로 (3) 는, 적어도 절연성 기재 (2) 내의 부분 (이하, 「기재내 도통부 (5)」라고도 한다) 이, 이방성 도전막의 절연성 기재 (2) 의 두께 방향 Z 와 대략 평행 (도 1 에서는 평행) 해지도록 형성되는 것이 바람직하다.
다음으로, 절연성 기재 및 도통로의 각각에 대해, 재료, 치수, 형성 방법 등에 대해 설명한다.
[절연성 기재]
본 발명의 이방성 도전막을 구성하는 상기 절연성 기재는, 마이크로포어를 갖는 알루미늄 기판의 양극 산화 피막으로 이루어지는 구조체로서, 그 마이크로포어는 피막의 깊이 방향에 대해 분기 구조를 갖지 않는 구조체이다.
따라서, 산화 피막을 단면 방향으로부터 관찰하면, 직관 (直管) 구조의 마이크로포어만을 확인할 수 있다. 따라서, 산화 피막 일방의 표면의 단위 면적당 마이크로포어수 A 와, 타방의 표면의 단위 면적당 마이크로포어수 B 의 비율은 A/B = 0.90∼1.10 이 바람직하고, A/B = 0.95∼1.05 가 보다 바람직하고, A/B = 0.98∼1.02 가 특히 바람직하다. 마이크로포어수는 FE-SEM 등으로 관찰하고 확대하여 세는 것에 의해 얻어진다.
또, 알루미늄의 양극 산화 피막의 소재인 알루미나는, 종래 공지된 이방 도전성 필름 등을 구성하는 절연성 기재 (예를 들어, 열가소성 엘라스토머 등) 와 마찬가지로, 전기 저항률은 1014 Ω·㎝ 정도이다.
본 발명에 있어서는, 상기 절연성 기재의 두께 (도 1 의 (B) 에서는 부호 6 으로 나타내는 부분) 는 1∼1000 ㎛ 인 것이 바람직하고, 30∼1000 ㎛, 50∼300 ㎛ 인 것이 보다 바람직하다. 절연성 기재의 두께가 이 범위이면, 절연성 기재의 취급성이 양호해진다.
또, 본 발명에 있어서는, 상기 절연성 기재에 있어서의 상기 도통로간의 폭 (도 1 의 (B) 에서는 부호 7 로 나타내는 부분) 은 10 ㎚ 이상인 것이 바람직하고, 20∼100 ㎚ 인 것이 보다 바람직하고, 20∼50 ㎚ 인 것이 더욱 바람직하다. 절연성 기재에 있어서의 도통로간의 폭이 이 범위이면, 절연성 기재가 절연성 격벽으로서 충분히 기능한다.
본 발명에 있어서는, 상기 절연성 기재는, 예를 들어 알루미늄 기판을 양극 산화하고, 양극 산화에 의해 생긴 마이크로포어를 관통화함으로써 제조할 수 있다.
여기서, 양극 산화 및 관통화의 처리 공정에 대해서는, 후술하는 본 발명의 이방성 도전막의 제조 방법에 있어서 상세히 서술한다.
마이크로포어는, 하기 식 (ⅰ) 에 의해 정의되는 규칙화도가 50 % 이상인 이방성 도전막이 바람직하다.
규칙화도 (%) = C/D × 100 (i)
상기 식 (ⅰ) 중, D 는, 측정 범위에 있어서의 마이크로포어의 전체수를 나타낸다. C 는, 하나의 마이크로포어의 장축에 직각 방향 단면의 중심 (重心) 을 중심 (中心) 으로 하고, 다른 마이크로포어의 가장자리에 내접하는 가장 반경이 짧은 원을 그린 경우, 그 원의 내부에 상기 하나의 마이크로포어 이외의 마이크로포어의 중심 (重心) 을 6 개 포함하게 되는 상기 하나의 마이크로포어의 측정 범위에 있어서의 수를 나타낸다.
[도통로]
본 발명의 이방성 도전막을 구성하는 상기 도통로는 도전성 부재로 이루어지는 것이다.
상기 도전성 부재는, 전기 저항률이 103 Ω·㎝ 이하의 재료이면 특별히 한정되지 않고, 그 구체예로는, 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 레늄 (Re) 등이 바람직하게 예시된다.
그 중에서도, 전기 전도성의 관점에서, 구리, 금, 알루미늄, 니켈이 바람직하고, 구리, 금이 보다 바람직하다.
또, 비용의 관점에서, 도통로의 상기 절연성 기재의 양면으로부터 노출된 면이나 돌출된 면 (이하, 「단면 (端面)」이라고도 한다) 의 표면만이 금으로 형성되는 것이 보다 바람직하다.
본 발명에 있어서는, 상기 도통로는 기둥 형상이며, 그 직경 (도 1 의 (B) 에서는 부호 8 로 나타내는 부분) 은 5∼500 ㎚ 가 바람직하고, 나아가 20∼400 ㎚ 인 것이 바람직하고, 40∼200 ㎚ 인 것이 보다 바람직하고, 50∼100 ㎚ 인 것이 더욱 바람직하다. 도통로의 직경이 이 범위이면, 전기 신호를 흐르게 했을 때 충분한 응답을 얻을 수 있기 때문에, 본 발명의 이방 도전성 부재를 전자 부품의 검사용 커넥터로서 보다 바람직하게 사용할 수 있다.
또, 본 발명에 있어서는, 상기 도통로의 양단이 상기 절연성 기재의 양면으로부터 돌출되어 있는 경우, 그 돌출된 부분 (도 1 의 (B) 에서는 부호 4a 및 4b 로 나타내는 부분. 이하, 「범프」라고도 한다) 의 높이는 5∼500 ㎚ 인 것이 바람직하고, 10∼200 ㎚ 인 것이 보다 바람직하다. 범프의 높이가 이 범위이면, 전자 부품의 전극 (패드) 부분과의 접합성이 향상된다.
본 발명에 있어서는, 상기 도통로는 상기 절연성 기재에 의해 서로 절연된 상태로 존재하는 것이다. 그 밀도는, 상기 이방성 도전막이, 마이크로포어 내에 도전성 부재를 충전한 영역과 도전성 부재를 충전하지 않은 영역을 패턴화한 이방성 도전막인 경우에는, 도전성 부재를 충전한 영역의 도통로의 밀도가 300 만개/㎟ 이상이고, 1000 만개/㎟ 이상인 것이 바람직하고, 5000 만개/㎟ 이상인 것이 보다 바람직하고, 1 억개/㎟ 이상인 것이 더욱 바람직하다. 도전성 부재를 충전하지 않은 영역의 도통로의 밀도는, 0 인 경우를 포함하여 300 만개/㎟ 미만이다. 본 발명 절연성 기재의 마이크로포어의 밀도는 300 만개/㎟ 이상이고, 1000 만개/㎟ 이상인 것이 바람직하고, 5000 만개/㎟ 이상인 것이 보다 바람직하고, 1 억개/㎟ 이상인 것이 더욱 바람직하다.
상기 도통로의 밀도가 이 범위에 있음으로써, 본 발명의 이방성 도전막은 고집적화가 더욱 진행된 현재에 있어서도 반도체 소자 등의 전자 부품의 검사용 커넥터, 도전성 접속 부재 등으로서 사용할 수 있다.
본 발명의 이방 도전성 접합 패키지는, 상기 밀도의 도통로를 갖는 경우, 관통 전극 1 개당 평균적인 저항값은 50 Ω 이하, 바람직하게는 10 Ω 이하, 보다 바람직하게는 5 Ω 이하로 할 수 있고, 이 범위이면 고집적화된 전자 부품의 이방 도전성 부재로서 사용할 수 있다.
본 발명에 있어서는, 인접하는 각 도통로의 중심간 거리 (도 1 에서는 부호 9 로 나타내는 부분. 이하, 「피치」라고도 한다) 는 30∼500 ㎚ 인 것이 바람직하고, 40∼200 ㎚ 인 것이 보다 바람직하고, 50∼140 ㎚ 인 것이 더욱 바람직하다. 피치가 이 범위이면, 도통로 직경과 도통로간의 폭 (절연성 격벽 두께) 과의 균형을 맞추기 쉽다.
본 발명에 있어서는, 상기 도통로는, 예를 들어 상기 절연성 기재에 있어서의 관통화된 마이크로포어에 의한 구멍 내부에 도전성 부재인 금속을 충전함으로써 제조할 수 있다.
여기서, 금속을 충전하는 처리 공정에 대해서는, 후술하는 본 발명의 이방성 도전막의 제조 방법에 있어서 상세히 서술한다.
본 발명의 이방성 도전막은, 상기 서술한 바와 같이, 상기 절연성 기재의 두께가 1∼1000 ㎛ 이고, 또한 상기 도통로의 직경이 5∼500 ㎚ 인 것이, 높은 절연성을 유지하면서, 또한 고밀도로 도통을 확인할 수 있는 이유에서 바람직하다.
이방성 도전막은, 모든 마이크로포어 내에 도전성 부재를 충전한 구조이어도 된다. 충전된 영역과 충전되지 않은 영역이 랜덤 혼재하는 경우에도 필요한 충전된 마이크로포어수의 밀도가 있으면 이방성 도전막과 전극을 전기적으로 접합할 수 있다. 또, 마이크로포어 내에 도전성 부재를 충전한 영역과 도전성 부재를 충전하지 않은 영역을 패턴화한 이방성 도전막이어도 된다. 패턴화함으로써 불필요한 부분에 도전성 부재를 충전하지 않게 되어 비용을 저감시킬 수 있다.
[이방 도전성 접합 패키지의 제조 방법]
본 발명의 이방 도전성 접합 패키지는, 이하의 제조 방법에 의해 얻어지는 이방성 도전막에, 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), ITO, 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 레늄 (Re) 중 어느 1 종 또는 2 종 이상의 도전 소재를 접합하여 제조된다. 여기서, 본 발명의 도전 소재로서 투명 도전막을 이용해도 되고, 투명 도전막의 재료로서의 도전 소재로는, 산화인듐계, 산화아연계, 산화주석계의 공지된 재료가 본 발명의 도전 소재로서 포함된다.
이방성 도전막의 제조 방법은, 적어도
알루미늄 기판을 양극 산화하는 양극 산화 처리 공정,
상기 양극 산화 처리 공정 후에, 상기 양극 산화에 의해 생긴 마이크로포어에 의한 구멍을 관통화하여 상기 절연성 기재를 얻는 관통화 처리 공정, 및
상기 관통화 처리 공정 후에, 얻어진 상기 절연성 기재에 있어서의 관통화된 구멍의 내부에 도전성 부재인 금속을 충전하여 이방성 도전막을 얻는 금속 충전 공정을 구비하는 이방성 도전막의 제조 방법이다.
다음으로, 본 발명에 사용되는 알루미늄 기판 그리고 그 알루미늄 기판에 실시하는 각 처리 공정에 대해 상세히 서술한다.
[알루미늄 기판]
본 발명의 제조 방법에 사용되는 알루미늄 기판은 특별히 한정되지 않고, 그 구체예로는, 순알루미늄판 ; 알루미늄을 주성분으로 하고 미량의 이 (異) 원소를 함유하는 합금판 ; 저순도의 알루미늄 (예를 들어, 리사이클 재료) 에 고순도 알루미늄을 증착시킨 기판 ; 실리콘 웨이퍼, 석영, 유리 등의 표면에 증착, 스퍼터 등의 방법에 의해 고순도 알루미늄을 피복시킨 기판 ; 알루미늄을 라미네이트한 수지 기판 ; 등을 들 수 있다.
본 발명에 있어서는, 알루미늄 기판 중, 후술하는 양극 산화 처리 공정에 의해 양극 산화 피막을 형성하는 표면은, 알루미늄 순도가 99.5 질량% 이상인 것이 바람직하고, 99.9 질량% 이상인 것이 보다 바람직하고, 99.99 질량% 이상인 것이 더욱 바람직하다. 알루미늄 순도가 상기 범위이면, 마이크로포어의 직관성이 충분해진다.
또, 본 발명에 있어서는, 알루미늄 기판 중 후술하는 양극 산화 처리 공정을 실시하는 표면은, 미리 탈지 처리 및 경면 마무리 처리가 실시되는 것이 바람직하다.
<열처리>
열처리를 실시하는 경우에는, 200∼350 ℃ 에서 30 초∼2 분 정도 실시하는 것이 바람직하다. 이로써, 후술하는 양극 산화 처리 공정에 의해 생성되는 마이크로포어의 배열 규칙성이 향상된다.
열처리 후의 알루미늄 기판은 급속히 냉각시키는 것이 바람직하다. 냉각시키는 방법으로는, 예를 들어 물 등에 직접 투입하는 방법을 들 수 있다.
<탈지 처리>
탈지 처리는, 산, 알칼리, 유기 용제 등을 이용하여, 알루미늄 기판 표면에 부착된 먼지, 지방, 수지 등의 유기 성분 등을 용해시켜 제거하고, 유기 성분을 원인으로 하는 후술하는 각 처리에 있어서의 결함의 발생을 방지하는 것을 목적으로 하여 실시된다.
탈지 처리로는, 구체적으로는, 예를 들어 각종 알코올 (예를 들어, 메탄올 등), 각종 케톤 (예를 들어, 메틸에틸케톤 등), 벤진, 휘발유 등의 유기 용제를 상온에서 알루미늄 기판 표면에 접촉시키는 방법 (유기 용제법) ; 비누, 중성 세제 등의 계면 활성제를 함유하는 액을 상온에서 80 ℃ 까지의 온도에서 알루미늄 기판 표면에 접촉시키고, 그 후, 수세하는 방법 (계면 활성제법) ; 농도 10∼200 g/ℓ 의 황산 수용액을 상온에서 70 ℃ 까지의 온도에서 알루미늄 기판 표면에 30∼80 초간 접촉시키고, 그 후, 수세하는 방법 ; 농도 5∼20 g/ℓ 의 수산화나트륨 수용액을 상온에서 알루미늄 기판 표면에 30 초간 정도 접촉시키면서, 알루미늄 기판 표면을 음극으로 하여 전류 밀도 1∼10 A/d㎡ 의 직류 전류를 흐르게 하여 전해하고, 그 후, 농도 100∼500 g/ℓ 의 질산 수용액을 접촉시켜 중화시키는 방법 ; 각종 공지된 양극 산화 처리용 전해액을 상온에서 알루미늄 기판 표면에 접촉시키면서, 알루미늄 기판 표면을 음극으로 하여 전류 밀도 1∼10 A/d㎡ 의 직류 전류를 흐르게 하거나, 또는 교류 전류를 흐르게 하여 전해하는 방법 ; 농도 10∼200 g/ℓ 의 알칼리 수용액을 40∼50 ℃ 에서 알루미늄 기판 표면에 15∼60 초간 접촉시키고, 그 후, 농도 100∼500 g/ℓ 의 질산 수용액을 접촉시켜 중화시키는 방법 ; 경유, 등유 등에 계면 활성제, 물 등을 혼합시킨 유화액을 상온에서 50 ℃ 까지의 온도에서 알루미늄 기판 표면에 접촉시키고, 그 후, 수세하는 방법 (유화 탈지법) ; 탄산나트륨, 인산염류, 계면 활성제 등의 혼합액을 상온에서 50 ℃ 까지의 온도에서 알루미늄 기판 표면에 30∼180 초간 접촉시키고, 그 후, 수세하는 방법 (인산염법) ; 등을 들 수 있다.
이들 중, 알루미늄 표면의 지분 (脂分) 을 제거할 수 있는 한편, 알루미늄의 용해가 거의 일어나지 않는 관점에서, 유기 용제법, 계면 활성제법, 유화 탈지법, 인산염법이 바람직하다.
또, 탈지 처리에는, 종래 공지된 탈지제를 사용할 수 있다. 구체적으로는, 예를 들어 시판되고 있는 각종 탈지제를 소정의 방법에 의해 사용함으로써 실시할 수 있다.
<경면 마무리 처리>
경면 마무리 처리는, 알루미늄 기판 표면의 요철을 없애 전착법 등에 의한 입자 형성 처리의 균일성이나 재현성을 향상시키기 위해 실시된다. 알루미늄 기판의 표면 요철로는, 예를 들어 알루미늄 기판이 압연을 거쳐 제조된 것인 경우에 있어서의, 압연시에 발생한 압연 줄무늬를 들 수 있다.
본 발명에 있어서, 경면 마무리 처리는 특별히 한정되지 않고, 종래 공지된 방법을 사용할 수 있다. 예를 들어, 기계 연마, 화학 연마, 전해 연마를 들 수 있다.
기계 연마로는, 예를 들어 각종 시판되는 연마포로 연마하는 방법, 시판되는 각종 연마제 (예를 들어, 다이아, 알루미나) 와 버프를 조합한 방법 등을 들 수 있다. 구체적으로는, 연마제를 사용하는 경우, 사용하는 연마제를 굵은 입자에서 가는 입자로 경시적으로 변경하여 실시하는 방법이 바람직하게 예시된다. 이 경우, 최종적으로 사용하는 연마제로는 #1500 인 것이 바람직하다. 이로써, 광택도를 50 % 이상 (압연 알루미늄인 경우, 그 압연 방향 및 폭 방향 모두 50 % 이상) 으로 할 수 있다.
화학 연마로는, 예를 들어 「알루미늄 핸드북」, 제 6 판, (사)일본 알루미늄 협회 편, 2001 년, p.164-165 에 기재되어 있는 각종 방법 등을 들 수 있다.
또, 인산-질산법, Alupol Ⅰ 법, Alupol Ⅴ 법, Alcoa R5 법, H3PO4-CH3COOH-Cu 법, H3PO4-HNO3-CH3COOH 법이 바람직하게 예시된다. 그 중에서도, 인산-질산법, H3PO4-CH3COOH-Cu 법, H3PO4-HNO3-CH3COOH 법이 바람직하다.
화학 연마에 의해, 광택도를 70 % 이상 (압연 알루미늄인 경우, 그 압연 방향 및 폭 방향 모두 70 % 이상) 으로 할 수 있다.
전해 연마로는, 예를 들어 「알루미늄 핸드북」, 제 6 판, (사)일본 알루미늄 협회 편, 2001 년, p.164-165 에 기재되어 있는 각종 방법 ; 미국 특허 제2708655호 명세서에 기재되어 있는 방법 ; 「실무 표면 기술」, vol.33, No.3, 1986 년, p.32-38 에 기재되어 있는 방법 ; 등을 바람직하게 들 수 있다.
전해 연마에 의해, 광택도를 70 % 이상 (압연 알루미늄인 경우, 그 압연 방향 및 폭 방향 모두 70 % 이상) 으로 할 수 있다.
이들 방법은, 적절히 조합하여 사용할 수 있다. 구체적으로는, 예를 들어, 연마제를 굵은 입자에서 가는 입자로 경시적으로 변경하는 기계 연마를 실시하고, 그 후, 전해 연마를 실시하는 방법을 바람직하게 들 수 있다.
경면 마무리 처리에 의해, 예를 들어 평균 표면 거침도 Ra 가 0.1 ㎛ 이하, 광택도 50 % 이상인 표면을 얻을 수 있다. 평균 표면 거침도 Ra 는 0.03 ㎛ 이하인 것이 바람직하고, 0.02 ㎛ 이하인 것이 보다 바람직하다. 또, 광택도는 70 % 이상인 것이 바람직하고, 80 % 이상인 것이 보다 바람직하다.
또한, 광택도는, 압연 방향에 수직인 방향에 있어서, JIS Z8741-1997 의 「방법 360 도 경면 광택」의 규정에 준하여 구해지는 정반사율이다. 구체적으로는, 변각 광택도계 (예를 들어, VG-1D, 닛폰 전색 공업사 제조) 를 이용하여, 정반사율 70 % 이하인 경우에는 입반사 각도 60 도에서, 정반사율 70 % 를 초과하는 경우에는 입반사 각도 20 도에서 측정한다.
[양극 산화 처리 공정]
양극 산화 공정은, 상기 알루미늄 기판에 양극 산화 처리를 실시함으로써, 그 알루미늄 기판 표면에 마이크로포어를 갖는 산화 피막을 형성하는 공정이다.
본 발명의 제조 방법에 있어서의 양극 산화 처리는 종래 공지된 방법을 사용할 수 있는데, 알루미늄 기판의 양극 산화 피막의 마이크로포어를 분기 구조를 갖지 않는 구조로 하기 위해, 후술하는 정전압 (定電壓) 처리를 이용하는 것이 바람직하다. 공지된 재양극 산화 처리에 의해, 일단 양극 산화 처리한 후, 탈막 처리에 의해 양극 산화 피막을 제거하여, 알루미늄 기판의 표면에 규칙적인 오목부를 형성한 후, 다시 양극 산화 처리를 실시함으로써, 마이크로포어의 규칙화도가 보다 높은 양극 산화 피막을 형성해도 된다.
정전압 처리는, 장시간 (예를 들어, 수 시간 내지 수십 시간) 에 걸쳐, 저속으로 양극 산화 피막을 형성시킨다. 이 방법에 있어서는, 포아 직경은 전압에 의존하므로, 전압을 일정하게 제어하는 것이 필수가 된다. 도중에 전압을 바꾸면 마이크로포어는 분기된다.
양극 산화 처리에 있어서의 전해액의 평균 유속은 0.5∼20.0 m/min 인 것이 바람직하고, 1.0∼15.0 m/min 인 것이 보다 바람직하고, 2.0∼10.0 m/min 인 것이 더욱 바람직하다. 상기 범위의 유속으로 양극 산화 처리를 실시함으로써, 마이크로포어를 분기 구조를 갖지 않는 구조로 얻을 수 있다.
또, 전해액을 상기 조건에서 유동시키는 방법은 특별히 한정되지 않지만, 예를 들어 스터러와 같은 일반적인 교반 장치를 사용하는 방법이 사용된다. 특히 교반 속도를 디지털 표시로 컨트롤할 수 있는 스터러를 사용하면, 평균 유속을 제어할 수 있기 때문에 바람직하다. 이와 같은 교반 장치로는, 예를 들어 「마그네틱 스터러 HS-50D (AS ONE 제조)」등을 들 수 있다.
양극 산화 처리는, 예를 들어 산 농도 1∼10 질량% 의 용액 중에서, 알루미늄 기판을 양극으로서 통전시키는 방법을 사용할 수 있다.
양극 산화 처리에 사용되는 용액으로는, 산 용액인 것이 바람직하고, 황산, 인산, 크롬산, 옥살산, 술파민산, 벤젠술폰산, 아미드술폰산, 글리콜산, 타르타르산, 말산, 시트르산 등이 보다 바람직하고, 그 중에서도 황산, 인산, 옥살산이 특히 바람직하다. 이들 산은 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다.
양극 산화 처리 조건은, 사용되는 전해액에 따라 여러 가지로 변화되므로 일률적으로 결정될 수 없지만, 일반적으로는 전해액 농도 0.1∼20 질량%, 액온 -10∼30 ℃, 전류 밀도 0.01∼20 A/d㎡, 전압 3∼300 V, 전해 시간 0.5∼50 시간인 것이 바람직하고, 전해액 농도 0.5∼15 질량%, 액온 -5∼25 ℃, 전류 밀도 0.05∼15 A/d㎡, 전압 5∼250 V, 전해 시간 1∼25 시간인 것이 보다 바람직하고, 전해액 농도 1∼10 질량%, 액온 0∼20 ℃, 전류 밀도 0.1∼10 A/d㎡, 전압 10∼200 V, 전해 시간 2∼20 시간인 것이 더욱 바람직하다.
양극 산화 처리의 처리 시간은 0.5 분∼16 시간인 것이 바람직하고, 1 분∼12 시간인 것이 보다 바람직하고, 2 분∼8 시간인 것이 더욱 바람직하다.
본 발명에 있어서는, 이와 같은 양극 산화 처리에 의해 형성되는 양극 산화 피막의 막두께는 1∼1000 ㎛ 인 것이 바람직하고, 5∼500 ㎛ 인 것이 보다 바람직하고, 10∼300 ㎛ 인 것이 더욱 바람직하다.
또, 본 발명에 있어서는, 이와 같은 양극 산화 처리에 의해 형성되는 양극 산화 피막의 마이크로포어의 평균 포아 밀도는 50∼1500 개/㎛2 인 것이 바람직하다.
또, 마이크로포어가 차지하는 면적률은 20∼50 % 인 것이 바람직하다.
여기서, 마이크로포어가 차지하는 면적률은, 알루미늄 표면의 면적에 대한 마이크로포어 개구부의 면적의 합계 비율로 정의된다.
[관통화 처리 공정]
관통화 처리 공정은, 상기 양극 산화 처리 공정 후에, 양극 산화에 의해 생긴 마이크로포어에 의한 구멍을 관통화하여 절연성 기재를 얻는 공정이다.
관통화 처리 공정으로는, 구체적으로는, 예를 들어 양극 산화 처리 공정 후에, 알루미늄 기판을 용해하여 양극 산화 피막의 저부를 제거하는 방법 ; 상기 양극 산화 처리 공정 후에, 알루미늄 기판 및 알루미늄 기판 근방의 양극 산화 피막을 절단하는 방법 ; 등을 들 수 있다. 다음으로, 바람직한 양태인 전자의 방법에 대해 상세히 서술한다.
<알루미늄 기판의 용해>
양극 산화 처리 공정 후의 알루미늄 기판의 용해는, 양극 산화 피막 (알루미나) 은 잘 용해시키지 않고, 알루미늄을 쉽게 용해하는 처리액을 사용한다.
즉, 알루미늄 용해 속도 1 ㎛/분 이상, 바람직하게는 3 ㎛/분 이상, 보다 바람직하게는 5 ㎛/분 이상, 및 양극 산화 피막 용해 속도 0.1 ㎚/분 이하, 바람직하게는 0.05 ㎚/분 이하, 보다 바람직하게는 0.01 ㎚/분 이하의 조건을 갖는 처리액을 사용한다.
구체적으로는, 알루미늄보다 이온화 경향이 낮은 금속 화합물을 적어도 1 종 함유하고, 또한 pH 가 4 이하 8 이상, 바람직하게는 3 이하 9 이상, 보다 바람직하게는 2 이하 10 이상인 처리액을 사용하여 침지 처리한다.
이와 같은 처리액으로는, 산 또는 알칼리 수용액을 베이스로 하고, 예를 들어 망간, 아연, 크롬, 철, 카드뮴, 코발트, 니켈, 주석, 납, 안티몬, 비스무트, 구리, 수은, 은, 팔라듐, 백금, 금의 화합물 (예를 들어, 염화백금산), 이들의 불화물, 이들의 염화물 등을 배합한 것이 바람직하다.
그 중에서도, 산 수용액 베이스가 바람직하고, 염화물을 혼합하는 것이 바람직하다.
특히 염산 수용액에 염화수은을 혼합한 처리액 (염산/염화수은), 염산 수용액에 염화구리를 혼합한 처리액 (염산/염화구리) 이 처리 래티튜드의 관점에서 바람직하다.
또한, 이와 같은 처리액의 조성은 특별히 한정되지 않고, 예를 들어 브롬/메탄올 혼합물, 브롬/에탄올 혼합물, 왕수 등을 사용할 수 있다.
또, 이와 같은 처리액의 산 또는 알칼리 농도는 0.01∼10 ㏖/ℓ 가 바람직하고, 0.05∼5 ㏖/ℓ 가 보다 바람직하다.
또한, 이와 같은 처리액을 사용한 처리 온도는 -10 ℃∼80 ℃ 가 바람직하고, 0 ℃∼60 ℃ 가 바람직하다.
본 발명에 있어서는, 알루미늄 기판의 용해는, 상기 양극 산화 처리 공정 후의 알루미늄 기판을 상기 서술한 처리액에 접촉시킴으로써 실시한다. 접촉시키는 방법은 특별히 한정되지 않고, 예를 들어 침지법, 스프레이법을 들 수 있다. 그 중에서도, 침지법이 바람직하다. 이 때의 접촉 시간으로는 10 초∼5 시간이 바람직하고, 1 분∼3 시간이 보다 바람직하다.
<양극 산화 피막의 저부의 제거>
알루미늄 기판을 용해시킨 후의 양극 산화 피막의 저부의 제거는, 산 수용액 또는 알칼리 수용액에 침지시킴으로써 실시한다. 저부의 양극 산화 피막이 제거됨으로써, 마이크로포어에 의한 구멍이 관통된다.
양극 산화 피막의 저부의 제거는, 미리 pH 완충액에 침지시켜 마이크로포어에 의한 구멍의 개구측으로부터 구멍 내에 pH 완충액을 충전한 후, 개구부의 반대면, 즉, 양극 산화 피막의 저부에 산 수용액 또는 알칼리 수용액에 접촉시키는 방법에 의해 실시하는 것이 바람직하다.
산 수용액을 사용하는 경우에는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들 혼합물의 수용액을 사용하는 것이 바람직하다. 산 수용액의 농도는 1∼10 질량% 인 것이 바람직하다. 산 수용액의 온도는 25∼40 ℃ 인 것이 바람직하다.
한편, 알칼리 수용액을 사용하는 경우에는, 수산화나트륨, 수산화칼륨 및 수산화리튬으로 이루어지는 군에서 선택되는 적어도 하나의 알칼리 수용액을 사용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1∼5 질량% 인 것이 바람직하다. 알칼리 수용액의 온도는 20∼35 ℃ 인 것이 바람직하다.
구체적으로는, 예를 들어 50 g/ℓ, 40 ℃ 의 인산 수용액이나, 0.5 g/ℓ, 30 ℃ 의 수산화나트륨 수용액 또는 0.5 g/ℓ, 30 ℃ 의 수산화칼륨 수용액이 바람직하게 사용된다.
산 수용액 또는 알칼리 수용액에 대한 침지 시간은 8∼120 분인 것이 바람직하고, 10∼90 분인 것이 보다 바람직하고, 15∼60 분인 것이 더욱 바람직하다.
또, 미리 pH 완충액에 침지시키는 경우에는, 상기 서술한 산/알칼리에 적당히 대응된 완충액을 사용한다.
이 관통화 처리 공정에 의해, 알루미늄 기판 및 배리어층이 없어진 상태의 구조물, 즉, 도 2 의 (A) 에 나타내는 양극 산화 피막 (14d) 에 마이크로포어 (16d) 를 갖는 절연성 기재 (20) 가 얻어진다.
[금속 충전 공정]
금속 충전 공정은, 관통화 처리 공정 후에, 얻어진 절연성 기재에 있어서의 관통화된 구멍의 내부에 도전성 부재인 금속을 충전하여 이방성 도전막을 얻는 공정이다.
여기서, 충전하는 금속은 이방성 도전막의 도통로를 구성하는 것으로서, 본 발명의 이방성 도전막에 있어서 설명한 것이다.
본 발명의 제조 방법에 있어서는, 금속의 충전 방법으로서 전해 도금법 또는 무전해 도금법을 사용할 수 있다.
여기서, 착색 등에 사용되는 종래 공지된 전해 도금법에서는, 선택적으로 구멍 내에 금속을 고어스펙트로 석출 (성장) 시키는 것은 곤란하다. 이것은, 석출 금속이 구멍 내에서 소비되고 일정 시간 이상 전해를 실시해도 도금이 성장하지 않기 때문인 것으로 생각된다.
그 때문에, 본 발명의 제조 방법에 있어서는, 전해 도금법에 의해 금속을 충전하는 경우에는, 펄스 전해 또는 정전위 전해시에 휴지 (休止) 시간을 설정할 필요가 있다. 휴지 시간은 10 초 이상 필요하며, 30∼60 초가 바람직하다.
또, 전해액의 교반을 촉진하기 위해, 초음파를 가하는 것도 바람직하다.
또한, 전해 전압은 통상 20 V 이하이고 바람직하게는 10 V 이하인데, 사용하는 전해액에 있어서의 목적 금속의 석출 전위를 미리 측정하고, 그 전위 +1 V 이내에서 정전위 전해를 실시하는 것이 바람직하다. 또한, 정전위 전해를 실시할 때에는, 사이클릭 볼탐메트리를 병용할 수 있는 것이 바람직하여, Solartron 사, BAS 사, 호쿠토 전공사, IVIUM 사 등의 포텐시오스타트 장치를 사용할 수 있다.
도금액은, 종래 공지된 도금액을 사용할 수 있다.
구체적으로는, 구리를 석출시키는 경우에는 황산구리 수용액이 일반적으로 사용되는데, 황산구리의 농도는 1∼300 g/ℓ 인 것이 바람직하고, 100∼200 g/ℓ 인 것이 보다 바람직하다. 또, 전해액 중에 염산을 첨가하면 석출을 촉진할 수 있다. 이 경우, 염산 농도는 10∼20 g/ℓ 인 것이 바람직하다.
또, 금을 석출시키는 경우, 테트라클로로금의 황산 용액을 사용하여 교류 전해에 의해 도금을 실시하는 것이 바람직하다.
또한, 무전해 도금법에서는, 어스펙트가 높은 마이크로포어로 이루어지는 구멍 내에 금속을 완전하게 충전하기 위해서는 장시간을 필요로 하므로, 본 발명의 제조 방법에 있어서는, 전해 도금법에 의해 금속을 충전하는 것이 바람직하다.
이 금속 충전 공정에 의해, 도 2 의 (B) 에 나타내는 이방성 도전막 (21) 이 얻어진다.
마이크로포어 내에 도전성 부재를 충전한 영역과 도전성 부재를 충전하지 않은 영역을 패턴화한 이방성 도전막의 제조 방법은, 무전해 도금, 전해 도금법에 있어서 마스크를 이용하여 패턴화하는, 도금용 전극을 패턴화하거나, 또는 도금할 필요가 없는 마이크로포어 표면을 수지 등으로 막는 등의 방법을 사용할 수 있다.
[표면 평활화 처리]
본 발명의 제조 방법에 있어서는, 상기 금속 충전 공정 후에, 화학 기계 연마 처리에 의해 표면 및 이면을 평활화하는 표면 평활 처리 공정을 구비하는 것이 바람직하다.
화학 기계 연마 (CMP : Chemical Mechanical Polishing) 처리를 실시함으로써, 금속을 충전시킨 후의 표면 및 이면의 평활화와 표면에 부착된 여분의 금속을 제거할 수 있다.
CMP 처리에는, 후지미 인코포레이티드사 제조의 PNANERLITE-7000, 히타치 화성사 제조의 GPX HSC800, 아사히 글래스 (세이미 케미컬) 사 제조의 CL-1000 등의 CMP 슬러리를 사용할 수 있다.
또한, 양극 산화 피막을 연마하지 않도록 하기 위해, 층간 절연막이나 배리어메탈용 슬러리를 사용하는 것은 바람직하지 않다.
[트리밍 처리]
본 발명의 제조 방법에 있어서는, 상기 금속 충전 공정 또는 상기 CMP 처리를 실시한 경우에는 상기 표면 평활 처리 공정 후에, 트리밍 처리 공정을 구비하는 것이 바람직하다.
트리밍 처리 공정은, 금속 충전 공정 또는 CMP 처리를 실시한 경우에는 표면 평활 처리 공정 후에, 이방성 도전막 표면의 절연성 기재만을 일부 제거하고, 도통로를 돌출시키는 공정이다. 트리밍 처리는 나중에 설명하는 접합 처리 직전에 실시하는 것이 도통로 표면에 불필요한 산화 피막을 만들지 않기 때문에 바람직하다.
여기서, 트리밍 처리는, 도통로를 구성하는 금속을 용해시키지 않는 조건이면, 산 수용액 또는 알칼리 수용액에 침지시킴으로써 실시한다.
산 수용액을 사용하는 경우에는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액을 사용하는 것이 바람직하다. 산 수용액의 농도는 1∼10 질량% 인 것이 바람직하다. 산 수용액의 온도는 25∼40 ℃ 인 것이 바람직하다.
한편, 알칼리 수용액을 사용하는 경우에는, 수산화나트륨, 수산화칼륨 및 수산화리튬으로 이루어지는 군에서 선택되는 적어도 하나의 알칼리 수용액을 사용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1∼5 질량% 인 것이 바람직하다. 알칼리 수용액의 온도는 20∼35 ℃ 인 것이 바람직하다.
구체적으로는, 예를 들어 50 g/ℓ, 40 ℃ 의 인산 수용액이나, 0.5 g/ℓ, 30 ℃ 의 수산화나트륨 수용액 또는 0.5 g/ℓ, 30 ℃ 의 수산화칼륨 수용액이 바람직하게 사용된다. 산화 피막 용해 처리의 처리 조건에서 실시할 수 있다. 특히 용해 속도를 관리하기 쉬운 인산을 사용하는 것이 바람직하다.
이 트리밍 공정에 의해, 도 2 의 (C) 에 나타내는 이방 도전성 부재 (21) 가 얻어진다.
본 발명의 제조 방법에 있어서는, 상기 트리밍 처리 공정 대신에, 또는 트리밍 처리 후에, 도 2 의 (B) 에 나타내는 도통로 (3) 의 표면에만, 추가로 동일하거나 또는 상이한 도전성 금속을 석출시키는 전착 처리 공정을 구비하는 것이어도 된다 (도 2 의 (D)).
[보호막 형성 처리]
본 발명의 제조 방법에 있어서는, 알루미나로 형성된 절연성 기재가, 공기 중의 수분과의 수화 (水和) 에 의해 경시적으로 구멍 직경이 변화되므로, 상기 금속 충전 공정 전에 보호막 형성 처리를 실시하는 것이 바람직하다.
보호막으로는, Zr 원소 및/또는 Si 원소를 함유하는 무기 보호막, 혹은 수불용성 폴리머를 함유하는 유기 보호막을 들 수 있다.
Zr 원소를 갖는 보호막의 형성 방법은 특별히 한정되지 않지만, 예를 들어 지르코늄 화합물이 용해되어 있는 수용액에 직접 침지시켜 처리하는 방법이 일반적이다. 또, 보호막의 강고성과 안정성의 관점에서, 인 화합물을 함께 용해시킨 수용액을 사용하는 것이 바람직하다.
여기서, 지르코늄 화합물로는, 구체적으로는, 예를 들어 지르코늄, 불화지르코늄, 불화지르콘산나트륨, 불화지르콘산칼슘, 불화지르코늄, 염화지르코늄, 옥시염화지르코늄, 옥시질산지르코늄, 황산지르코늄, 지르코늄에톡시드, 지르코늄프로폭시드, 지르코늄부톡시드, 지르코늄아세틸아세토네이트, 테트라클로로비스(테트라하이드로푸란)지르코늄, 비스(메틸시클로펜타디에닐)지르코늄디클로라이드, 디시클로펜타디에닐지르코늄디클로라이드, 에틸렌비스(인데닐)지르코늄 (Ⅳ) 디클로라이드 등을 들 수 있고, 그 중에서도, 불화지르콘산나트륨이 바람직하다.
또, 수용액에 있어서의 지르코늄 화합물의 농도로는, 보호막 두께의 균일성의 관점에서, 0.01∼10 wt% 가 바람직하고, 0.05∼5 wt% 가 보다 바람직하다.
인 화합물로는, 인산, 인산나트륨, 인산칼슘, 인산수소나트륨, 인산수소칼슘 등을 들 수 있고, 그 중에서도 인산수소나트륨이 바람직하다.
또, 수용액에 있어서의 지르코늄 화합물의 농도로는, 보호막 두께의 균일성의 관점에서, 0.1∼20 wt% 가 바람직하고, 0.5∼10 wt% 가 보다 바람직하다.
또, 처리 온도로는 0∼120 ℃ 가 바람직하고, 20∼100 ℃ 가 보다 바람직하다.
한편, Si 원소를 갖는 보호막의 형성 방법은 특별히 한정되지 않지만, 예를 들어 알칼리 금속 규산염이 용해되어 있는 수용액에 직접 침지시켜 처리하는 방법이 일반적이다.
알칼리 금속 규산염의 수용액은, 규산염의 성분인 산화규소 SiO2 와 알칼리 금속 산화물 M2O 의 비율 (일반적으로 [SiO2]/[M2O] 의 몰비로 나타낸다) 과 농도에 따라 보호막 두께의 조절이 가능하다.
여기서, M 으로는, 특히 나트륨, 칼륨이 바람직하게 사용된다.
또, 몰비는 [SiO2]/[M2O] 가 0.1∼5.0 이 바람직하고, 0.5∼3.0 이 보다 바람직하다.
또한, SiO2 의 함유량은 0.1∼20 질량% 가 바람직하고, 0.5∼10 질량% 가 보다 바람직하다.
유기 보호막으로는, 수불용성 폴리머가 용해되어 있는 유기 용제에 직접 침지시킨 후, 가열 처리에 의해 용제만을 휘발시키는 방법이 바람직하다.
수불용성 폴리머로는, 예를 들어 폴리염화비닐리덴, 폴리(메타)아크릴로니트릴, 폴리술폰, 폴리염화비닐, 폴리에틸렌, 폴리카보네이트, 폴리스티렌, 폴리아미드, 셀로판 등을 들 수 있다.
또, 유기 용제로는, 에틸렌디클로라이드, 시클로헥사논, 메틸에틸케톤, 메탄올, 에탄올, 프로판올, 에틸렌글리콜모노메틸에테르, 1-메톡시-2-프로판올, 2-메톡시에틸아세테이트, 1-메톡시-2-프로필아세테이트, 디메톡시에탄, 락트산메틸, 락트산에틸, N,N-디메틸아세트아미드, N,N-디메틸포름아미드, 테트라메틸우레아, N-메틸피롤리돈, 디메틸술폭시드, 술포란, γ-부티로락톤, 톨루엔 등을 들 수 있다.
농도로는 0.1∼50 wt% 가 바람직하고, 1∼30 wt% 가 보다 바람직하다.
또, 용제 휘발시의 가열 온도로는 30∼300 ℃ 가 바람직하고, 50∼200 ℃ 가 보다 바람직하다.
보호막 형성 처리 후에 있어서, 보호막을 포함한 양극 산화 피막의 막두께는 1∼1000 ㎛ 인 것이 바람직하고, 1∼500 ㎛ 인 것이 더욱 바람직하다.
본 발명의 제조 방법에 있어서는, 얻어지는 이방 도전성 부재의 용도에 따라, 가열 처리를 실시함으로써 경도 및 내히트사이클성을 제어할 수 있다.
예를 들어, 100 ℃ 이상에서 가열하는 것이 바람직하고, 200 ℃ 이상이 보다 바람직하고, 400 ℃ 이상이 특히 바람직하다. 또 가열 시간으로는 10 초∼24 시간이 바람직하고, 1 분∼12 시간이 보다 바람직하고, 30 분∼8 시간이 특히 바람직하다. 이와 같은 가열 처리에 의해 경도가 향상되어, 반도체 제조 공정 등에 있어서의 가열 및 냉각의 히트사이클시에 있어서도 신축이 억제된다.
[도전 소재에의 접합에 의한 패키지화]
본 발명은, 상기와 같이 하여 제조한 이방성 도전막을, 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), ITO, 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 레늄 (Re) 중 어느 1 종 또는 2 종 이상의 도전 소재에 접합하고 패키지화하여 이방 도전성 접합 패키지를 제조한다. 또, 액정 표시 장치 (LCD), 플라스마 디스플레이 패널 (PDP), 유기 EL 을 포함하는 일렉트로 루미네센스 디스플레이 (ELD) 등의 FPD 에 있어서, 기판 상에 형성되는 투명 전극으로서 투명 도전막이 사용되고 있다. 이 투명 도전막의 재료로는, 산화인듐계, 산화아연계, 산화주석계가 알려져 있다. 산화인듐계로서 ITO (주석 도프 산화인듐) 는 특히 유명하여 널리 이용되고 있다. 본 발명의 도전 소재에는 이들 공지된 산화인듐계, 산화아연계, 산화주석계 투명 도전막이 포함된다.
접합 방식은 특별히 제한되지 않지만, 접합시의 도전 신뢰성이 높다는 관점에서, 압착 접합이 바람직하고, 가열 압착 접합이 보다 바람직하다. 또, 초음파 접합도 바람직하다.
[압착 접합]
압착 하중으로는, 전극 단위 면적당 압력이 1 ㎫ 이상 500 ㎫ 이하인 것이 바람직하다. 보다 바람직하게는, 전극 단위 면적당 압력이 100∼500 ㎫ 이다. 이 범위보다 하중이 작으면 접속부의 도전 신뢰성이 낮고, 이 범위보다 하중이 크면 이방성 도전막 자체 또는/및 전극의 파손이 발생하여 각각 바람직하지 않다.
또, 압착 시간으로는, 5 초 이상 10 분 이하가 바람직하고, 10 초 이상 7 분 이하가 보다 바람직하고, 30 초 이상 5 분 이하가 특히 바람직하다. 이 범위보다 시간이 짧으면 접속부의 도전 신뢰성이 낮고, 이 범위보다 시간을 길게 해도 접합성의 현저한 향상 효과는 없어 각각 바람직하지 않다.
또, 접합을 가열 압착에 의해 실시하는 경우에는, 상기 범위에 추가하여 온도에 따라 접합성을 제어할 수 있다. 압착 온도로는, 140 ℃ 이상 800 ℃ 이하가 바람직하고, 160 ℃ 이상 500 ℃ 이하가 보다 바람직하고, 180 ℃ 이상 300 ℃ 이하가 특히 바람직하다. 이 범위보다 온도가 낮으면 접속부의 도전 신뢰성이 낮고, 이 범위보다 온도가 높으면 이방성 도전막 자체의 파손이 발생하여 각각 바람직하지 않다.
또, 접합시에 있어서 그 분위기하를 보다 진공에 가까운 상태에서 접합하는 것이, 접합 강도 향상의 관점에서 바람직하다. 값으로는 10-1 ㎩ 이하의 압력이 바람직하고, 10-3 ㎩ 이하가 보다 바람직하고, 10-5 ㎩ 이하가 특히 바람직하다.
[초음파 접합]
접합면에 중용의 압력을 가하면서 병행 진동을 부여함으로써 원자 확산을 유발시켜 상호 금속을 원자 결합하여 접합한다. 접촉되어 있는 금속면에 국부적인 슬립이나 탄성 변형, 소성 변형이 일어나 온도가 상승하지만 용접 중 용융되는 경우는 없다. 통상 접합하는 금속 융점의 35 %∼50 % 이다. 용접 전의 금속 표면에는 산화 피막이나 오염이 부착되어 있는데, 초기의 진동에 의해 그것들은 파괴, 비산되어 청정한 면끼리가 접촉하고, 또한 진동이 계속되면 원자 확산을 야기한다. 웨지 리드 방식, 또는 레터럴 드라이브 방식을 사용할 수 있다.
[도전 소재의 구체예]
도전 소재의 구체예는 예를 들어 전극이며, 전극은 어떠한 부재에 형성되는 것이어도 되는데, 본 발명의 이방성 도전막의, 일방의 표면과 타방의 표면에 접합되고, 또한 이 전극이 인터포저 내의 내부 배선과 접속된 전극인 것이 바람직하다.
인터포저는 변환 기판, 재배선 기판으로도 불리며, 기판 내의 내부 배선에 의해 그 표면에 접속되는 외부 전극의 배치에 따라 전극의 배치를 임의로 설계할 수 있다. 전극 이외의 인터포저의 부재는, 실리콘 웨이퍼, GaN 기판 등의 무기 화합물, 유리 섬유 함침·에폭시 수지, 폴리이미드 수지 등의 각종 플라스틱으로 제조할 수 있다. 전극 부분은, 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), ITO, 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 레늄 (Re) 중 어느 1 종 또는 2 종 이상 등으로 제조할 수 있다.
인터포저는 본 발명의 이방 도전성 접합 패키지의 일방의 면에 접합되어 있어도 되는데, 이방 도전성 접합 패키지를 중간층으로 하여 상하 2 층에 접합되는 것이 바람직하다.
도 5 는, 인터포저를 상하 2 층에 갖는 본 발명의 이방 도전성 접합 패키지의 단면도를 나타낸다. 도 5 의 (A) 는, 인터포저 (50, 75) 사이에 이방성 도전막 (51) 의 일방의 표면에 전극 (55a) 을 접합하고, 타방의 표면에 전극 (55b) 을 접합한 본 발명의 이방 도전성 접합 패키지 (10) 를 나타낸다. 도 5 의 (B) 는, 도 5 의 (A) 의 2 층의 인터포저 사이의 이방성 도전막을 포함하는 층에 접착성 수지 조성물인 언더필 (80) 이 충전되어 있는 이방 도전성 접합 패키지 (10) 를 나타낸다.
[접착성 조성물]
접착성 조성물로는 시판되는 것을 사용할 수 있고, 예를 들어 통칭 : 언더필재 (액체), NCP (페이스트상), NCF (필름상) 로 불리는 반도체용 접착제가 바람직하다. 이들 접착성 조성물은 선팽창 계수가 기판에 적합하도록 조정되어 있고, 기판과의 반복 열응력에 의한 박리가 발생하기 어렵기 때문에 바람직하다.
구체적인 상품명의 예 :
히타치 화성 공업 (주) 제조 상품명 액상 봉지재 형번 : CEL-C-3900
나가세 켐텍스 (주) 제조 상품명 Flip Chip 봉지용 비도전 필름 (NCF) 형번 : T693/R6000 series
나가세 켐텍스 (주) 제조 Flip Chip 압접용 비도전 페이스트 (NCP) 형번 : T693/UFR series
나가세 켐텍스 (주) 제조 Flip Chip 액상 사이드필용 언더필제 T693/R3000 series
스리본드 (주) 제조 언더필제 상품명 ThreeBond 형번 : 2202, 2274, 2274B
도 5 의 (C) 는, 도 5 의 (A) 의 전극 (55a 와 55b) 이 각각 이종 (異種) 금속으로 형성되어 있는 접합 부재 (이방 도전성 접합 패키지) 를 나타낸다.
전극 (55a 와 55b) 의 배치는 동일한 배치이어도 상이한 배치이어도 되는데, 본 발명의 이방성 도전막이 막의 두께 방향으로 도통로를 300 만개/㎟ 이상으로 갖기 때문에, 전기적으로 접속하고자 하는 전극 (55a 와 55b) 의 수평 위치의 적어도 일부가 겹쳐 있고, 반대로 전기적으로 접속해서는 안되는 전극끼리의 수평 위치가 충분히 떨어져 있을 필요가 있다.
도 7 에 나타내는 본 발명의 이방 도전성 접합 패키지 (10) 는, 제 1 피치인 통상 피치형 관통 전극을 갖는 IC 칩 (53a) 과, 제 2 피치인 좁은 피치형 관통 전극을 갖는 IC 칩 (53b) 을 전기적으로 접속할 때 사용하는 것을 설명하는 사시도이다. 이방성 도전막 (51) 은, 제 2 피치인 좁은 피치형 관통 전극에 대응하는 위치에 패턴화된 도통로 (3) 를 갖고, 일방의 표면에 B 면 전극 패턴 (55b) 을 갖는다. B 면 전극 패턴은, 좁은 피치형 관통 전극을 갖는 IC 칩 (53b) 표면의 전극 패턴이어도 되는데, 도 7 에 B 면 전극 패턴 (55b) 으로서 도시된 바와 같이 통상 피치형 전극과 좁은 피치형 관통 전극의 양방에 대응하는 위치에 전극을 가지고 있어도 된다. 한편, A 면 전극 패턴 (55a) 은, B 면 전극 패턴 중의 통상 피치형 전극과 좁은 피치형 관통 전극이 각각 대응하는 세트로서 배선 패턴에 의해 전극 사이가 전기적으로 연결되어 있는 구성이다. 이 구성의 이방 도전성 접합 패키지 (10) 를 이용하면, 이방성 도전막 (51) 은, 마이크로포어 내에 도전성 부재를 충전한 영역과 도전성 부재를 충전하지 않은 영역이 패턴화되어 있고, 또한 A 면 전극 패턴 (55a) 이 피치가 상이한 관통 전극 사이를 연결하는 배선을 가지고 있기 때문에, 피치가 상이한, 예를 들어 IC 칩 (53a, 53b) 등의 소자를 용이하게 전기적으로 접속하여 적층할 수도 있다.
본 발명의 이방 도전성 접합 패키지는, 특히 상품에 가격 표시나 일자 표시 등을 표시하는 표시 라벨과 같이, 소정 직경 및 소정 폭의 롤심 (71) 에 권취된 테이프 (대지 (臺紙)) (72) 의 외측면에, 소정 치수의 이방 도전성 접합 패키지 (10) 를 첩부한 상태로 공급할 수 있다 (도 8 참조).
또, 이방 도전성 접합 패키지는 테이프에 첩부되어 있는데, 테이프의 재질은, 이방 도전성 부재를 박리시켰을 때 접착제가 이방 도전성 부재 표면에 남지 않는 것이 바람직하다.
이 공급 형태에서는, 사용자는, 테이프에 첩부된 이방 도전성 접합 패키지를 1 장씩 벗겨 사용할 수 있다.
또, 본 발명의 이방 도전성 접합 패키지는, 인출형 수납 상자 (81) 내에, 소정 치수의 이방 도전성 부재 (10) 를 늘어 세워 수납한 상태로 공급할 수 있다 (도 9 참조).
또, 수납 상자의 내부에서는, 인접하는 이방 도전성 접합 패키지끼리가 접촉하므로, 양자 사이에 완충재를 삽입하거나, 개개의 이방 도전성 접합 패키지를 주머니에 넣거나 하는 등, 인접하는 이방 도전성 접합 패키지끼리가 접촉하지 않게 수납하는 것이 바람직하다.
이 공급 형태에서는, 사용자는, 수납 상자에 수납된 이방 도전성 접합 패키지를 1 장씩 꺼내어 사용할 수 있다.
또, 본 발명의 이방 도전성 접합 패키지 (10) 는, 반도체 장치의 공급 형태와 같이, 제조 현장에서 다수의 이방 도전성 접합 패키지를 예를 들어 인터포저 2 개의 층을 상하에 끼운 상태로 실리콘 기판 상에 직접 제조하고, 반도체 칩의 웨이퍼 레벨 칩 사이즈 패키지 (Wafer Level Chip Size ㎩ckage) 와 마찬가지로, 이것을 사용하는 반도체 장치의 치수와 대략 동일 치수로 절단하여 사용할 수 있도록, 미리 절취선 (83) 을 넣어 두는 것이 바람직하다 (도 10 참조). 이방 도전성 접합 패키지는, 이 공급 형태에서는, 사용자는, 절취선을 따라 절단하여 개개로 분할한 후, 이방 도전성 접합 패키지를 사용할 수 있다.
실시예
(실시예 1∼17, 비교예 1∼4)
(A) 경면 마무리 처리 (전해 연마 처리)
고순도 알루미늄 기판 (스미토모 경금속사 제조, 순도 99.99 질량%, 두께 0.4 ㎜) 을 사방 10 ㎝ 의 면적으로 양극 산화 처리할 수 있도록 컷하고, 이하의 조성의 전해 연마액을 사용하여, 전압 25 V, 액온도 65 ℃, 액유속 3.0 m/min 의 조건에서 전해 연마 처리하였다.
음극은 카본 전극으로 하고, 전원은 GP0110-30R (다카사고 제작소사 제조) 을 사용하였다. 또, 전해액의 유속은 소용돌이식 플로우 모니터 FLM22-10PCW (AS ONE 제조) 를 이용하여 계측하였다.
(전해 연마액 조성)
·85 질량% 인산 (와코 순약사 제조 시약) 660 ㎖
·순수 160 ㎖
·황산 150 ㎖
·에틸렌글리콜 30 ㎖
(B) 양극 산화 처리 공정
이어서, 전해 연마 처리 후의 알루미늄 기판에, 0.20 ㏖/ℓ 황산의 전해액으로, 전압 20 V, 액온도 10 ℃, 액유속 3.0 m/min 의 조건에서, 12 시간의 양극 산화 처리를 실시하였다.
또한, 양극 산화 처리는, 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R (다카사고 제작소사 제조) 을 사용하였다. 또, 냉각 장치에는 NeoCool BD36 (야마토 과학사 제조), 교반 가온 장치에는 페아스터러 PS-100 (EYELA 사 제조) 을 사용하였다. 또한, 전해액의 유속은 소용돌이식 플로우 모니터 FLM22-10PCW (AS ONE 제조) 를 이용하여 계측하였다. 얻어진 마이크로포어의 규칙화도는 65 % 였다.
(C) 관통화 처리 공정
이어서, 20 질량% 염화수은 수용액 (염화 제 2 수은) 에 20 ℃, 3 시간 침지시킴으로써 알루미늄 기판을 용해하고, 또한 5 질량% 인산에 30 ℃, 30 분간 침지시킴으로써 양극 산화 피막의 저부를 제거하여, 마이크로포어를 갖는 양극 산화 피막으로 이루어지는 구조체 (절연성 기재) 를 제조하였다.
(D) 가열 처리
이어서, 상기에서 얻어진 구조체에, 온도 400 ℃ 에서 1 시간 가열 처리를 실시하였다.
(E) 금속 충전 처리 공정
이어서, 상기 가열 처리 후의 구조체 일방의 표면에 구리 전극을 밀착시키고, 그 구리 전극을 음극으로 하고, 백금을 정극 (正極) 으로 하여 전해 도금을 실시하였다.
황산구리/황산/염산 = 200/50/15 (g/ℓ) 의 혼합 용액을 25 ℃ 로 유지한 상태에서 전해액으로서 사용하고, 정전압 펄스 전해를 실시함으로써, 마이크로포어로 이루어지는 구멍에 구리가 충전된 구조체 (이방 도전성 부재) 를 제조하였다.
여기서, 정전압 펄스 전해는, 야마모토 도금사 제조의 도금 장치를 이용하고, 호쿠토 전공사 제조의 전원 (HZ-3000) 을 이용하여, 도금액 중에서 사이클릭 볼탐메트리를 실시하여 석출 전위를 확인한 후, 피막측 전위를 -2 V 로 설정하여 실시하였다. 또, 정전압 펄스 전해의 펄스 파형은 직사각형파였다. 구체적으로는, 전해의 총 처리 시간이 300 초가 되도록, 1 회의 전해 시간이 60 초인 전해 처리를, 각 전해 처리 사이에 40 초의 휴지 시간을 두고 5 회 실시하였다.
구리를 충전한 후의 표면을 FE-SEM 으로 관찰하면, 양극 산화 피막의 표면으로부터 일부 흘러 넘치는 형태가 되어 있었다.
(F) 표면 평활화 처리 공정
이어서, 구리가 충전된 구조체의 표면 및 이면에 CMP 처리를 실시하였다.
CMP 슬러리로는, 후지미 인코포레이티드사 제조의 PNANERLITE-7000 을 사용하였다.
(G) 트리밍 처리
이어서, CMP 처리 후의 구조체를 인산 용액에 침지하고, 양극 산화 피막을 선택적으로 용해함으로써, 도통로인 구리의 원기둥을 돌출시켰다.
인산 용액은, 상기 관통화 처리와 동일한 액을 사용하고, 처리 시간을 5 분으로 하였다.
이어서, 수세하고, 건조시킨 후에 FE-SEM 으로 관찰하였다.
그 결과, 도통로의 돌출부의 높이 (범프 높이) 가 10 ㎚ 이고, 전극부 사이즈인 도통로의 직경이 30 ㎚ 이고, 부재의 두께가 100 ㎛ 인 것, 및 도통로는 분기 구조가 없고, 산화 피막 일방의 표면의 단위 면적당 마이크로포어수 A 와, 다른 표면의 단위 면적당 마이크로포어수 B 의 비율은 A/B = 1.0 인 것을 확인하였다. 또, 도통로의 밀도는 6200 만개/㎟ 였다.
마이크로포어를 갖는 양극 산화 피막으로 이루어지는 구조체 (절연성 기재) 의 절연 저항을 구조체의 면방향에서 측정한 결과, 1014 Ω·㎝ 정도 이상에서 충분한 절연성을 가지고 있었다.
(H) 접합에 의한 패키지화
상기와 같이 하여 완성된 이방성 도전막을, 열용융 수지 (마루토 (주) 제조 상품명 : 아쿠아 왁스) 로 평탄한 유리에 접착시키고, 샘플의 크기가 가로 세로 7 ㎝ (샘플 면적 : 49 ㎠) 가 되도록 다이아몬드 커터로 컷하였다. 40 ℃ 의 온수로 열용융 수지를 용해 제거하여, 가로 세로 크기 7 ㎝ 인 이방성 도전막을 얻었다.
열압착 장치 키타가와 정기 (주) 제조 HVHC-PRESS 실린더 면적 201 ㎠ 를 사용하여 열압착 시험을 실시하였다.
표시 압력이란 장치에 표시되는 유압 실린더의 압력 [㎫] 이다.
실질 압력 [㎫] = 표시 압력 [㎫] × (실린더 면적/샘플 면적)
전극 단위 면적당 압력 [㎫] = 실질 압력 [㎫] × (전극 총 면적/샘플 면적)
제조된 전극 면적 (배선 중 돌출되어 있어 이방성 도전막과 접하는 부분) 은 샘플 면적의 4.2 % 였다.
얻어진 이방성 도전막에, 표 1 에 기재된 조건에서 도전 소재를 일방의 면과 타방의 면에 접합하고, 실시예 1∼15, 비교예 1∼4 의 이방 도전성 접합 패키지를 제조하였다.
(실시예 16)
(A)∼(G) 까지의 각 처리를 실시예 1 과 동일하게 실시한 후, 추가로 절연성 기재 (양극 산화 피막) 표면으로부터 돌출된 구리를 금으로 피복하는 처리를 실시하였다.
구체적으로는, 실시예 1 에서 얻어진 트리밍 처리 후의 이방 도전성 부재를, 금의 무전해 도금액 (멜플레이트 AU-601, 멜텍스사 제조) 에 70 ℃ 에서 10 초간 침지시킴으로써 도금을 실시하였다.
실시예 1 과 동일하게 FE-SEM 으로 관찰하면, 돌출 부분은 둥그스름하고, 범프 높이는 20 ㎚ 정도로 증가되어 있었다. 또, FE-SEM 에 의한 관찰로부터, 전극부 사이즈인 도통로의 직경이 30 ㎚ 이고, 부재의 두께가 100 ㎛ 인 것, 및 도통로는 분기 구조가 없고, 산화 피막의 일방 표면의 단위 면적당 마이크로포어수 A 와, 다른 표면의 단위 면적당 마이크로포어수 B 의 비율은 A/B = 1.0 인 것을 확인하였다.
그 후 실시예 1 의 (H) 와 동일한 처리를 실시하여, 실시예 16 의 이방 도전성 접합 패키지를 제조하였다.
(실시예 17)
상기 (B) 양극 산화 처리 공정에 있어서의 양극 산화 처리를 0.20 ㏖/ℓ 옥살산의 전해액, 전압 50 V, 액온도 20 ℃, 액유속 3.0 m/min 의 조건으로 바꾸고, 상기 (G) 트리밍 처리의 처리 시간을 10 분으로 한 것 이외에는, 실시예 1 과 동일한 조건에서 처리하여 구조체 (이방 도전성 부재) 를 제조하였다.
실시예 1 과 동일하게 FE-SEM 으로 관찰하면, 범프 높이는 40 ㎚ 이고, 전극부 사이즈인 도통로의 직경이 130 ㎚ 이고, 부재의 두께가 90 ㎛ 인 것을 확인하였다.
그 후 실시예 1 의 (H) 와 동일한 처리를 실시하여, 실시예 17 의 이방 도전성 접합 패키지를 제조하였다.
(실시예 18)
실시예 17 과 동일한 조건에서 처리하여 구조체 (이방성 도전막) 를 제조하였다.
두께 50 ㎛ 의 Si 웨이퍼에 가로 세로 28 ㎛, 피치 50 ㎛ 의 Cu 로 이루어지는 관통 전극을 형성하고, 구조체 (이방성 도전막) 를 개재하여 4 층 적층시켰다.
열압착 조건 : 전극 단위 면적당 압력 100 ㎫, 온도 240 ℃, 시간 3 분, 진공도 10-1 ㎩ 였다. 얻어진 이방 도전성 접합 패키지에 있어서의 전기 저항은, 관통 전극 1 개당 8 Ω 이었다.
다음으로, 스리본드 제조 언더필제 ThreeBond 2274B 를 이방성 도전막을 포함하는 층의 옆으로부터 각각 주입하여 침투시켰다.
열경화 조건 : 85 ℃, 45 분간, 언더필제를 경화시켰다.
(실시예 19)
실시예 17 과 동일한 조건에서 처리하여 구조체 (이방성 도전막) 를 제조하였다. 각 처리를 실시예 17 과 동일하게 실시한 후, 추가로 절연성 기재 (양극 산화 피막) 표면으로부터 돌출된 구리를 Sn-Ag 로 피복하는 처리를 실시하였다.
구체적으로는, 실시예 1 에서 얻어진 트리밍 처리 후의 이방성 도전막을, Sn-Ag 의 땜납 도금액 (농도 : 주석 금속 이온 농도 20 g/ℓ, 납 금속 이온 농도 10 g/ℓ 및 알칸올 술폰산 농도 150 g/ℓ, 소정량의 광택제를 첨가) 을 사용하였다.
교반 속도 (4 m/분), 전류 밀도 (1 A/d㎡) 에 의해, 2 ㎛ 의 막두께로 땜납 도금 처리를 실시하였다. 두께 50 ㎛ 의 Si 웨이퍼에 가로 세로 28 ㎛, 피치 50 ㎛ 의 Cu 로 이루어지는 관통 전극을 형성하고, 구조체 (이방성 도전막) 를 개재하여 4 층 적층시켰다.
열압착 조건 : 전극 단위 면적당 압력 1 ㎫, 온도 200 ℃, 시간 3 분, 진공도 10-1 ㎩ 였다. 얻어진 이방 도전성 접합 패키지에 있어서의 전기 저항은, 관통 전극 1 개당 3 Ω 이었다.
스리본드 제조 언더필제 ThreeBond 2274B 를 이방성 도전막을 포함하는 층의 옆으로부터 각각 주입하여 침투시켰다.
열경화 조건 : 85 ℃, 45 분간, 언더필제를 경화시켰다.
실시예 1∼17 그리고 비교예 1 에서 얻어진 이방성 도전막 접합 패키지의 배선 저항을 평가하였다. 저항값이 작을수록 양호한 것을 나타낸다. 결과를 표 1 에 나타낸다.
배선 저항의 측정은, 1 개의 도통부가 전기적으로 접속되어 있는 것을 이방성 도전막의 단면을 연마하여 확인할 수 있었던 이방성 도전막 접합 패키지를 이용하여, 직류 전압과 전류를 측정하여 저항값을 구하고, 30 회의 평균값을 구하였다.
Figure pct00001

Claims (9)

  1. 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), 인듐이 도프된 주석 산화물 (이하 ITO 라고 한다), 몰리브덴 (Mo), 철 (Fe), Pd (팔라듐), 베릴륨 (Be), 및 레늄 (Re) 으로 이루어지는 군에서 선택되는 적어도 1 개의 도전 소재에 이방성 도전막을 접합한 패키지로서,
    상기 이방성 도전막은, 절연성 기재 중에, 도전성 부재로 이루어지는 복수의 도통로가 서로 절연된 상태로 상기 절연성 기재를 두께 방향으로 관통하고, 또한, 상기 각 도통로의 일단이 상기 절연성 기재의 일방의 면에 있어서 노출되고, 상기 각 도통로의 타단이 상기 절연성 기재의 타방의 면에 있어서 노출된 상태로 형성되고,
    상기 도통로의 밀도가 300 만개/㎟ 이상이고, 상기 절연성 기재가 마이크로포어를 갖는 알루미늄 기판의 양극 산화 피막으로 이루어지는 구조체이고,
    상기 마이크로포어가 깊이 방향에 대해 분기 구조를 갖지 않는 것을 특징으로 하는 이방 도전성 접합 패키지.
  2. 제 1 항에 있어서,
    상기 이방성 도전막이, 마이크로포어 내에 도전성 부재를 충전한 영역과 도전성 부재를 충전하지 않은 영역을 패턴화한 이방성 도전막인, 이방 도전성 접합 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연성 기재의 두께가 1∼1000 ㎛ 이고, 상기 도통로의 직경이 5∼500 ㎚ 인, 이방 도전성 접합 패키지.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전 소재가, 상기 이방성 도전막을 개재하여 2 층이고, 상기 2 층의 도전 소재 사이의 이방성 도전막을 포함하는 층에 접착성 조성물이 충전되는, 이방 도전성 접합 패키지.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전 소재와 상기 이방성 도전막이, 각각 2 층 이상 교대로 적층되고, 각 도전 소재층 사이의 이방성 도전막을 포함하는 층에 접착성 조성물이 충전되는, 이방 도전성 접합 패키지.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 도전 소재의 적어도 1 층이, 인터포저의 내부 배선에 전기적으로 접속되고, 상기 인터포저의 일방의 표면에 배치된 전극인, 이방 도전성 접합 패키지.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 이방 도전성 접합 패키지의 제조 방법으로서,
    상기 이방성 도전막을 상기 도전 소재와, 또는
    상기 이방성 도전막을 개재하여 2 층의 도전 소재를
    전기적으로 접속하도록 접합하는, 이방 도전성 접합 패키지의 제조 방법.
  8. 제 7 항에 있어서,
    상기 접합 방법이 가열 압착에 의한 접합이고, 압착 온도가 140 ℃ 이상 800 ℃ 이하, 전극 단위 면적당 압착 압력이 1 ㎫ 이상 500 ㎫ 이하, 압착 시간이 5 초 이상 10 분 이하인, 이방 도전성 접합 패키지의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 가열 압착 접합 중의 분위기가 10-1 ㎩ 이상의 진공중인, 이방 도전성 접합 패키지의 제조 방법.
KR1020107012668A 2007-12-10 2008-12-01 이방 도전성 접합 패키지의 제조방법 KR101496494B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2007-318559 2007-12-10
JP2007318559 2007-12-10
JPJP-P-2008-118639 2008-04-30
JP2008118639A JP5145110B2 (ja) 2007-12-10 2008-04-30 異方導電性接合パッケージの製造方法
PCT/JP2008/071801 WO2009075198A1 (ja) 2007-12-10 2008-12-01 異方導電性接合パッケージ

Publications (2)

Publication Number Publication Date
KR20100101598A true KR20100101598A (ko) 2010-09-17
KR101496494B1 KR101496494B1 (ko) 2015-02-26

Family

ID=40755441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107012668A KR101496494B1 (ko) 2007-12-10 2008-12-01 이방 도전성 접합 패키지의 제조방법

Country Status (6)

Country Link
US (1) US8516690B2 (ko)
EP (1) EP2221926B1 (ko)
JP (1) JP5145110B2 (ko)
KR (1) KR101496494B1 (ko)
CN (1) CN101897083B (ko)
WO (1) WO2009075198A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140040668A (ko) * 2012-09-26 2014-04-03 후지필름 가부시키가이샤 다층 기판과 반도체 패키지
KR20180134970A (ko) * 2016-05-27 2018-12-19 후지필름 가부시키가이샤 이방 도전재, 전자 소자, 반도체 소자를 포함하는 구조체 및 전자 소자의 제조 방법
KR20190083736A (ko) * 2018-01-05 2019-07-15 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI351237B (en) * 2009-02-06 2011-10-21 Tatung Co Circuit board structure
JP5084758B2 (ja) * 2009-02-12 2012-11-28 富士ゼロックス株式会社 異方性導電体及び光通信装置
JP5523941B2 (ja) * 2009-09-10 2014-06-18 富士フイルム株式会社 金属充填微細構造体の製造方法
JP5318797B2 (ja) * 2010-02-23 2013-10-16 新光電気工業株式会社 実装基板および半導体装置
EP2434592A3 (en) * 2010-09-24 2014-09-24 Fujifilm Corporation Anisotropically conductive member
JP5864954B2 (ja) * 2011-08-26 2016-02-17 新光電気工業株式会社 基材
KR20130074488A (ko) * 2011-12-26 2013-07-04 삼성전기주식회사 터치패널의 접속구조체
CN103208514B (zh) * 2012-01-14 2017-05-17 盛况 一种含有金属的半导体装置及其制备方法
US20140039693A1 (en) * 2012-08-02 2014-02-06 Honeywell Scanning & Mobility Input/output connector contact cleaning
JP5824435B2 (ja) * 2012-09-27 2015-11-25 富士フイルム株式会社 異方導電性部材および多層配線基板
ITMI20121634A1 (it) * 2012-10-01 2014-04-02 Fond Istituto Italiano Di Tecnologia Materiale composito comprendente allumina porosa anodica ed una matrice polimerica, e suo uso per il restauro dentale
CN103887263B (zh) * 2012-12-21 2016-12-28 碁鼎科技秦皇岛有限公司 封装结构及其制作方法
JP2015179831A (ja) * 2014-02-27 2015-10-08 デクセリアルズ株式会社 接続体、接続体の製造方法及び検査方法
CN106489195A (zh) * 2014-07-11 2017-03-08 富士胶片株式会社 各向异性导电构件及多层配线基板
JP6661969B2 (ja) * 2014-10-28 2020-03-11 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
JP6412587B2 (ja) * 2014-12-19 2018-10-24 富士フイルム株式会社 多層配線基板
JP6473897B2 (ja) * 2015-12-03 2019-02-27 国立大学法人東北大学 半導体デバイスの製造方法
JP6513281B2 (ja) * 2016-02-29 2019-05-15 富士フイルム株式会社 異方導電性接合部材、半導体デバイス、半導体パッケージおよび半導体デバイスの製造方法
US10572416B1 (en) * 2016-03-28 2020-02-25 Aquantia Corporation Efficient signaling scheme for high-speed ultra short reach interfaces
WO2017191772A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 フィラー配置フィルム
US10902769B2 (en) 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
US10600755B2 (en) * 2017-08-10 2020-03-24 Amkor Technology, Inc. Method of manufacturing an electronic device and electronic device manufactured thereby
JP7062389B2 (ja) * 2017-08-23 2022-05-06 デクセリアルズ株式会社 異方性導電フィルム
US10733930B2 (en) * 2017-08-23 2020-08-04 Facebook Technologies, Llc Interposer for multi-layer display architecture
WO2019039071A1 (ja) * 2017-08-25 2019-02-28 富士フイルム株式会社 構造体、構造体の製造方法、積層体および半導体パッケージ
KR20190114368A (ko) * 2018-03-30 2019-10-10 (주)포인트엔지니어링 마이크로 led 반제품 모듈
US11855056B1 (en) 2019-03-15 2023-12-26 Eliyan Corporation Low cost solution for 2.5D and 3D packaging using USR chiplets
KR102427089B1 (ko) * 2020-05-27 2022-07-29 주식회사 아이에스시 전기접속용 커넥터
CN112867288B (zh) * 2021-01-05 2021-08-17 江苏特丽亮镀膜科技有限公司 一种acf导电胶膜结构及其热压方法、热压组件
US11817380B2 (en) * 2021-02-26 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming same
US11855043B1 (en) 2021-05-06 2023-12-26 Eliyan Corporation Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US11842986B1 (en) 2021-11-25 2023-12-12 Eliyan Corporation Multi-chip module (MCM) with interface adapter circuitry
US11841815B1 (en) 2021-12-31 2023-12-12 Eliyan Corporation Chiplet gearbox for low-cost multi-chip module applications

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2708655A (en) 1955-05-17 Electrolytic polishing of aluminum
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JP2796865B2 (ja) 1989-12-11 1998-09-10 キヤノン株式会社 電気的接続部材の製造方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JPH03276512A (ja) 1990-03-27 1991-12-06 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH0487213A (ja) * 1990-07-27 1992-03-19 Ricoh Co Ltd 異方性導電膜およびその製造方法
JP2007053107A (ja) 1993-07-29 2007-03-01 Hitachi Chem Co Ltd フィルム状回路接続材料
JP2000012619A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 異方導電性フィルム
JP2000174399A (ja) * 1998-12-01 2000-06-23 Nhk Spring Co Ltd 立体配線基板とその製造方法および基板用絶縁材料
JP4536866B2 (ja) * 1999-04-27 2010-09-01 キヤノン株式会社 ナノ構造体及びその製造方法
JP2002134570A (ja) 2000-10-20 2002-05-10 Japan Electronic Materials Corp プローブカード及びそれに用いられる異方性導電シートの製造方法
JP4615746B2 (ja) * 2001-03-01 2011-01-19 アルバックマテリアル株式会社 スパッタリング用チタンターゲット組立て体及びその製造方法
JP2004022682A (ja) 2002-06-13 2004-01-22 Sony Corp 液体流通構造体、冷却装置、電子機器装置及び多孔質アルミナの製造方法。
JP4271467B2 (ja) 2003-03-20 2009-06-03 財団法人神奈川科学技術アカデミー 微小電極アレイおよびその製造方法
ATE419661T1 (de) * 2003-09-09 2009-01-15 Nitto Denko Corp Anisotrop-leitender film , herstellungs- und gebrauchsverfahren
JP2005085634A (ja) 2003-09-09 2005-03-31 Nitto Denko Corp 異方導電性フィルムおよびその製造方法
JP4945881B2 (ja) * 2004-01-23 2012-06-06 日立化成工業株式会社 回路接続用支持体付接着剤、及びそれを用いた回路接続構造体
KR100597391B1 (ko) * 2004-05-12 2006-07-06 제일모직주식회사 절연 전도성 미립자 및 이를 함유하는 이방 전도성 접착필름
JP4555943B2 (ja) 2004-10-29 2010-10-06 日立化成工業株式会社 異方導電フィルム、異方導電フィルムの製造方法、これを用いた接続体および半導体装置
TWI287805B (en) * 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film
WO2007036994A1 (ja) * 2005-09-28 2007-04-05 Spansion Llc 半導体装置およびその製造方法並びにフィルムの製造方法
JP2007193972A (ja) * 2006-01-17 2007-08-02 Jsr Corp コネクター装置、回路基板検査装置および導電接続構造体
JP2007238988A (ja) 2006-03-07 2007-09-20 Fujifilm Corp 微細構造体の製造方法および微細構造体
JP4768478B2 (ja) 2006-03-17 2011-09-07 富士フイルム株式会社 微細構造体の製造方法および微細構造体
US7795607B2 (en) * 2006-09-29 2010-09-14 Intel Corporation Current focusing memory architecture for use in electrical probe-based memory storage
US20080284042A1 (en) * 2007-03-27 2008-11-20 Fujifilm Corporation Anisotropically conductive member and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140040668A (ko) * 2012-09-26 2014-04-03 후지필름 가부시키가이샤 다층 기판과 반도체 패키지
KR20180134970A (ko) * 2016-05-27 2018-12-19 후지필름 가부시키가이샤 이방 도전재, 전자 소자, 반도체 소자를 포함하는 구조체 및 전자 소자의 제조 방법
KR20190083736A (ko) * 2018-01-05 2019-07-15 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법

Also Published As

Publication number Publication date
CN101897083B (zh) 2013-06-05
JP2009164095A (ja) 2009-07-23
EP2221926A1 (en) 2010-08-25
KR101496494B1 (ko) 2015-02-26
US8516690B2 (en) 2013-08-27
CN101897083A (zh) 2010-11-24
WO2009075198A1 (ja) 2009-06-18
US20100294547A1 (en) 2010-11-25
EP2221926A4 (en) 2016-03-30
JP5145110B2 (ja) 2013-02-13
EP2221926B1 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
KR20100101598A (ko) 이방 도전성 접합 패키지
US20110043239A1 (en) Probe card
JP5752741B2 (ja) 多層基板および半導体パッケージ
JP5164878B2 (ja) 異方導電性部材およびその製造方法
JP5043621B2 (ja) 異方導電性部材およびその製造方法
JP5143045B2 (ja) 微細構造体およびその製造方法
US9799594B2 (en) Microstructure, multilayer wiring board, semiconductor package and microstructure manufacturing method
US8524607B2 (en) Anisotropically conductive member and method of manufacture
JP5689411B2 (ja) 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法
JP2009283431A (ja) 微細構造体およびその製造方法
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
TWI723250B (zh) 金屬填充微細構造體的製造方法
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
JP5043691B2 (ja) 金属充填微細構造体の製造方法ならびに金属充填微細構造体および異方導電性部材
JPWO2019065095A1 (ja) 金属充填微細構造体の製造方法および絶縁性基材
JP7369797B2 (ja) 金属充填微細構造体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 6