JP5143045B2 - 微細構造体およびその製造方法 - Google Patents

微細構造体およびその製造方法 Download PDF

Info

Publication number
JP5143045B2
JP5143045B2 JP2009028496A JP2009028496A JP5143045B2 JP 5143045 B2 JP5143045 B2 JP 5143045B2 JP 2009028496 A JP2009028496 A JP 2009028496A JP 2009028496 A JP2009028496 A JP 2009028496A JP 5143045 B2 JP5143045 B2 JP 5143045B2
Authority
JP
Japan
Prior art keywords
micropore
hole
treatment
metal
microstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009028496A
Other languages
English (en)
Other versions
JP2010067589A (ja
Inventor
優介 畠中
信也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009028496A priority Critical patent/JP5143045B2/ja
Priority to PCT/JP2009/062350 priority patent/WO2010004981A1/ja
Priority to US13/003,231 priority patent/US20110117357A1/en
Priority to CN2009801266211A priority patent/CN102089833A/zh
Priority to KR1020117000278A priority patent/KR20110033838A/ko
Priority to EP09794425.0A priority patent/EP2299452A4/en
Publication of JP2010067589A publication Critical patent/JP2010067589A/ja
Application granted granted Critical
Publication of JP5143045B2 publication Critical patent/JP5143045B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29499Shape or distribution of the fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01084Polonium [Po]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01088Radium [Ra]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967Inorganic matrix in void-containing component
    • Y10T428/24997Of metal-containing material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978Voids specified as micro
    • Y10T428/24998Composite has more than two layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Non-Insulated Conductors (AREA)

Description

本発明は、微細構造体に関する。より具体的には、経時安定性に優れ、熱圧着による接合を簡易かつ高い接合強度で実施することができる、異方導電性部材として使用するのに好適な、マイクロポア貫通孔を有する絶縁性基材よりなる微細構造体およびその製造方法に関する。
異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の接続部材及び機能検査を行う際の検査用コネクタ等、広く使用されているほか、光伝送素材の用途としても応用が期待でき、注目度が高い部材である。
特に半導体素子等の電子接続部材は、そのダウンサイジング化が顕著であり、従来のワイヤーボンディングのような直接配線基板を接続するような方式では、接続の安定性を十分に保証することができない。これに代わり近年注目されているのが異方導電性部材であり、絶縁素材の皮膜中に導電性部材が貫通林立したタイプや、金属球を配置したタイプのものが注目されている。
また、検査用コネクタは、半導体素子等の電子部品を回路基板に実装した後に機能検査を行うと、電子部品が不良であった場合に、回路基板もともに処分されることとなり、金額的な損失が大きくなってしまうという問題を回避するためである。
即ち、半導体素子等の電子部品を、実装時と同様のポジションで回路基板に異方導電性部材を介して接触させて機能検査を行うことで、電子部品を回路基板上に実装せずに、機能検査を実施でき、上記の問題を回避することができる。
このような異方導電性部材として、特許文献1には、「接着性絶縁材料からなるフィルム基板中に、導電性材料からなる複数の導通路が、互いに絶縁された状態で、かつ該フィルム基板を厚み方向に貫通した状態で配置され、フィルム基板の長手方向と平行な導通路の断面における形状の外周上の2点間の最大長の平均が10〜30μmであり、隣接する導通路の間隔が、上記最大長の平均の0.5〜3倍であることを特徴とする異方導電性フィルム。」が開示されている。
また、特許文献2には、「絶縁性樹脂よりなるフィルム基材中に、複数の導通路が、互いに絶縁されて、該フィルム基材を厚み方向に貫通し、かつ、千鳥配列で配置されている、異方導電性フィルムであって、導通路列内の導通路間距離よりも、隣り合う導通路列間での導通路間距離が小さいことを特徴とする、異方導電性フィルム。」が開示されている。
このような異方導電性フィルムの製造方法として、特許文献1および2には、異方導電性材料の細線を絶縁性フィルム上に挟み込んだ後、加熱及び加圧により一体化し、厚み方向にスクライブする方法が開示されている。
また、特許文献3には、レジストとマスクを用いて導電性の柱を電鋳で作製し、これに絶縁性素材を流し込み硬化させることで異方導電性フィルムを製造する方法が検討されている。
一方、特許文献4には、「電気的絶縁材からなる保持体と、該保持体中に互いに絶縁状態にて備えられた複数の導電部材とを有し、前記各導電部材の一端が前記保持体の一方の面において露出しており、前記各導電部材の他端が前記保持体の他方の面において露出している電気的接続部材を製造する方法において、
基体と、該基体に積層されて設けられるところの前記保持体となる絶縁層とを有する母材に対し前記絶縁層側から高エネルギビームを照射して、複数の領域において前記絶縁層の全部と前記基体の一部とを除去し、前記母材に複数の穴を形成する第1の工程と、
形成された複数の穴に、前記絶縁層の面と面一またはこの面より突出させて、前記導電部材となる導電材料を充填する第2の工程と、前記基体を除去する第3の工程と、を有することを特徴とする電気的接続部材の製造方法。」が開示されており、絶縁層として、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の種々の材質に関する検討も行なわれている。
ところで、近年、半導体素子等の電子部品は、高集積化が一層進むことに伴い、電極(端子)サイズはより小さくなり、電極(端子)数はより増加し、端子間の距離もより狭くなってきている。また、狭ピッチで多数配置されている各端子の表面が本体表面よりも奥まった位置にある表面構造の電子部品も現れてきている。
そのため、このような電子部品に対応できるよう、異方導電性部材における導通路もその外径(太さ)をより小さくし、かつ、狭ピッチで配列させる必要が生じている。
しかしながら、上記特許文献1〜4等に記載されている異方導電性フィルムや電気的接続部材を製造する方法では、導通路のサイズを小さくすることは非常に困難であり、狭ピッチでサイズが小さい導通路を得るために、導電性部材を高い充填率で充填させることはさらに困難である。
したがって、狭ピッチでサイズが小さい導通路を得るために、導電性部材を高い充填率で充填させる方法が期待されている。
また、上述したような異方性導電フィルムは種々の配線基板に接合させることで使用される。一般的な接合方法としては、超音波による接合、ハンダ接合、熱圧着による金属拡散接合等が挙げられるが、中でもより簡易的な接合方法としては熱圧着方式が用いられている。熱圧着による接合は、その強度を金属同士の原子拡散のみに頼っているため、強度が弱い。近年では、アンダーフィルと称される補強剤で固める方法が一般的だが、接合部分にアンダーフィルを染み渡す方法が煩雑であることから、より簡易的で接合強度の高い熱圧着方法が期待されている。
また、接合素材自体が金属であるため、素材によっては、自然酸化に伴う劣化が生じる場合もあり、経時による高抵抗化が生じる問題があった。
特開2000−012619号公報 特開2005−085634号公報 特開2002−134570号公報 特開平03−182081号公報
したがって、本発明は、経時安定性に優れ、熱圧着による接合を簡易かつ高い接合強度で実施することができ、且つ、導通路の設置密度を飛躍的に向上させ、高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタ等として使用することができる狭ピッチに対応した異方導電性部材として使用可能な、マイクロポア貫通孔を有する絶縁性基材よりなる微細構造体およびその製造方法を提供することを目的とする。
本発明者は、上記目的を達成すべく鋭意研究した結果、電解めっき処理を行うことにより絶縁性基材に設けられたマイクロポア貫通孔内に金属を充填し、加えて該絶縁性基材の表面にポリマーよりなる層を設けることにより、熱圧着による接合強度が向上し、かつ接合も飛躍的に簡易化されることを見出し、本発明を完成させた。
すなわち、本発明は、以下の(i)〜(vi)を提供する。
(i)1×106〜1×1010/mm2の密度で、孔径10〜500nmのマイクロポア貫通孔を有する絶縁性基材よりなる微細構造体であって、該マイクロポア貫通孔内部に、充填率30%以上で金属が充填され、且つ、該絶縁性基材の少なくとも一方の表面上にポリマーよりなる層が設けられており、前記マイクロポア貫通孔について下記式(1)により定義される規則化度が50%以上である微細構造体。
規則化度(%)=B/A×100 (1)
上記式(1)中、Aは、測定範囲におけるマイクロポア貫通孔の全数を表す。Bは、一のマイクロポア貫通孔の重心を中心とし、他のマイクロポア貫通孔の縁に内接する最も半径が短い円を描いた場合に、その円の内部に上記一のマイクロポア貫通孔以外のマイクロポア貫通孔の重心を6個含むことになる上記一のマイクロポア貫通孔の測定範囲における数を表す。
(ii)前記絶縁性基材が、アルミニウムの陽極酸化により得られたアルミナ基材であることを特徴とする、上記(i)に記載の微細構造体。
(iii)前記マイクロポア貫通孔に充填された前記金属が、前記絶縁性基材の表面に露出している、上記(i)または(ii)に記載の微細構造体
(iv)前記マイクロポア貫通孔に充填された前記金属が、前記絶縁性基材の表面から突出している、上記(i)または(ii)に記載の微細構造体
(v)(1)1×10 6 〜1×10 10 /mm 2 の密度で、孔径10〜500nmで、上記規則化度が50%以上であるマイクロポア貫通孔を有する絶縁性基材の一方の表面に空隙のない電極膜を形成する処理、
(2)前記電極膜を用いた電解めっき処理による金属充填処理、および
(3)ポリマー層形成処理
を少なくともこの順に施すことを特徴とする、上記(i)〜(iv)のいずれかに記載の微細構造体の製造方法
(vi)複数の上記(i)〜(iv)のいずれかに記載の微細構造体が、ポリマーよりなる層によって連結された構造体。
以下に示すように、本発明によれば、経時安定性に優れ、熱圧着による接合を簡易かつ高い接合強度で実施することができ、導通路の設置密度、および、導通路をなす金属の充填率を飛躍的に向上させ、高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタ等として使用することができる異方導電性部材に好適な微細構造体、および、その製造方法を提供することができる。
図1(A)、(B)は、本発明の微細構造体の好適な実施態様の一例を示す簡略図であり、図1(A)は正面図、図1(B)は図1(A)の切断面線IB−IBからみた断面図である。但し、図1(A)、(B)では微細構造体の構成のうちポリマー層が省略されている。 図2(A)〜(C)は、本発明の微細構造体の好適な実施態様の一例を示す簡略図であり、図2(A)は図1(A)の切断面線IB−IBからみた断面図であり、図2(B)は電子部品と、微細構造体と、を熱圧着により接合する前の状態を示した図であり、図2(C)は微細構造体と、電子部品と、を熱圧着により接合した後の状態を示した図である。 図3(A)、(B)は、ポアの規則化度を算出する方法の説明図である。 図4(A)〜(D)は、本発明の製造方法における金属充填処理等の一例を説明する模式的な端面図である。 図5(A)、(B)は、実施例1で得られた微細構造体の簡略図であり、図5(A)は正面図、図5(B)は図1(B)と同様の方向からみた断面図である。 図6(A)、(B)は、実施例7で得られた構造体の簡略図であり、図6(A)は正面図、図6(B)は図1(B)と同様の方向からみた断面図である。
以下に、本発明の微細構造体およびその製造方法について詳細に説明する。
本発明の微細構造体は、1×106〜1×1010/mm2の密度で、孔径10〜500nmのマイクロポア貫通孔を有する絶縁性基材よりなる微細構造体であって、該マイクロポア貫通孔内部に、充填率30%以上で金属が充填され、且つ、該絶縁性基材の少なくとも一方の表面上にポリマーよりなる層(ポリマー層)が設けられている。
図1(A)、(B)は、本発明の微細構造体の好適な実施態様の一例を示す簡略図であり、図1(A)は正面図、図1(B)は図1(A)の切断面線IB−IBからみた断面図である。但し、図1(A)、(B)では微細構造体の構成要素のうち、ポリマー層が省略されている。図2(A)は、図1(A)と同様の図である。但し、微細構造体のポリマー層が示されている。図2(B)、(C)は、微細構造体を異方導電性部材として用いる場合に、該微細構造体と、電子部品と、を熱圧着により接合する手順を示した図であり、図2(B)は熱圧着により接合する前の状態を示しており、図2(C)は熱圧着により接合した後の状態を示している。
図1(A)、(B)に示すように、本発明の微細構造体1は、マイクロポア貫通孔3を有する絶縁性基材2よりなり、該マイクロポア貫通孔3には、金属4が充填されている。本発明の微細構造体1を異方導電性部材として用いる場合、金属4が充填されたマイクロポア貫通孔3が該異方導電性部材の導通路をなす。
本発明の微細構造体を異方導電性部材として用いる場合、マイクロポア貫通孔3に充填された金属4が、絶縁性基材2の一方の表面において露出し、かつ、絶縁性基材2の他方の表面において露出した状態となることが必要である。別の言い方をすると、本発明の微細構造体1を異方導電性部材として用いる場合、マイクロポア貫通孔3に充填された金属4が、絶縁性基材2の表面2a、2bに露出した状態となることが必要である。但し、図1(B)に示すように、マイクロポア貫通孔3に充填された金属4が絶縁性基材2の表面2a、2bから突出した状態(4a、4b)となることが好ましい。以下、本明細書において、マイクロポア貫通孔3に充填された金属4が絶縁性基材2の表面2a、2bから突出している場合に、その突出した部分(図1(B)においては符号4aおよび4bで表される部分)のことを「バンプ」という。
本発明の微細構造体は、図2(A)に示すように、絶縁性基材2の少なくとも一方の表面上にポリマーよりなる層(ポリマー層)5が設けられている。但し、図2(A)に示すように、絶縁性基材2の両方の表面2a、2b上にポリマー層5が形成されていることが好ましい。
絶縁性基材2の少なくとも一方の表面上にポリマー5が設けられていることにより、図2(B)、(C)に示すように、微細構造体1と、電子部品10と、を熱圧着により接合する際、より具体的には、微細構造体1のバンプ4a、4bと、電子部品10の接合配線部11と、を熱圧着により接合する際に、該ポリマー層5が接合を補強する。これにより、電子部品との接合強度が向上すると考えられる。また、ポリマー層5が接合を補強するため、アンダーフィルの使用が不要となり、熱圧着により接合をより簡易に行うことができる。
次に、微細構造体の各構成要素について、材料、寸法等について説明する。
[絶縁性基材]
本発明の微細構造体1を構成する絶縁性基材2は、孔径10〜500nmのマイクロポア貫通孔3を1×106〜1×1010/mm2の密度で有する。ここで、絶縁性基材は、従来公知の異方導電性フィルム等を構成する絶縁性基材(例えば、熱可塑性エラストマー等)と同程度の電気抵抗率(1014Ω・cm)を有するものであればよい。
絶縁性基材は、上記を満たす限り特に限定されないが、所望の孔径を有する独立したマイクロポア貫通孔3が得られ、しかも、高アスペクト比のマイクロポア貫通孔3を得られることから、金属の陽極酸化により形成される酸化皮膜が好ましく、その中でも寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化により得られるアルミナ基材が特に好ましい。
また、本発明の微細構造体1において、金属4が充填されるマイクロポア貫通孔3は、絶縁性基材2によって互いに絶縁された状態で存在するものであるが、その密度は1×106〜1×1010/mm2である。
マイクロポア貫通孔3の密度がこの範囲にあることにより、本発明の微細構造体は高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタ等として使用することができる。一方でマイクロポア貫通孔3の密度がこの範囲を上回ると、インピーダンス特性により異方導電性を保ちにくくなる場合がある。
マイクロポア貫通孔3の密度が、2×106〜8×109/mm2であるのが好ましく、5×106〜5×109/mm2であるのがより好ましい。
本発明の微細構造体1において、マイクロポア貫通孔3の孔径(図1(B)においては符号8で表される部分)が10〜500nmである。
マイクロポア貫通孔3の孔径がこの範囲であると、電気信号を流した際に十分な応答が得ることができるため、本発明の微細構造体1を電子部品の検査用コネクタとして好適に用いることができる。
マイクロポア貫通孔3の孔径は、20〜400nmであるのが好ましく、40〜200nmであるのがより好ましく、50〜100nmであるのが更に好ましい。
本発明の微細構造体1を構成する絶縁性基材2は、マイクロポア貫通孔3について下記式(i)により定義される規則化度が50%以上であることが、マイクロポア貫通孔の密度を高めることができることから好ましい。
規則化度(%)=B/A×100 (i)
上記式(i)中、Aは、測定範囲におけるマイクロポア貫通孔の全数を表す。Bは、一のマイクロポア貫通孔の重心を中心とし、他のマイクロポア貫通孔の縁に内接する最も半径が短い円を描いた場合に、その円の内部に上記一のマイクロポア貫通孔以外のマイクロポア貫通孔の重心を6個含むことになる上記一のマイクロポア貫通孔の測定範囲における数を表す。
図3は、マイクロポア貫通孔の規則化度を算出する方法の説明図である。図3を用いて、上記式(1)をより具体的に説明する。
図3(A)に示されるマイクロポア貫通孔101は、マイクロポア貫通孔101の重心を中心とし、他のマイクロポア貫通孔の縁に内接する最も半径が短い円103(マイクロポア貫通孔102に内接している。)を描いた場合に、円103の内部にマイクロポア貫通孔101以外のマイクロポア貫通孔の重心を6個含んでいる。したがって、マイクロポア貫通孔101は、Bに算入される。
図3(B)に示されるマイクロポア貫通孔104は、マイクロポア貫通孔104の重心を中心とし、他のマイクロポア貫通孔の縁に内接する最も半径が短い円106(マイクロポア貫通孔105に内接している。)を描いた場合に、円106の内部にマイクロポア貫通孔104以外のマイクロポア貫通孔の重心を5個含んでいる。したがって、マイクロポア貫通孔104は、Bに算入されない。
また、図3(B)に示されるマイクロポア貫通孔107は、マイクロポア貫通孔107の重心を中心とし、他のマイクロポア貫通孔の縁に内接する最も半径が短い円109(マイクロポア貫通孔108に内接している。)を描いた場合に、円109の内部にマイクロポア貫通孔107以外のマイクロポア貫通孔の重心を7個含んでいる。したがって、マイクロポア貫通孔107は、Bに算入されない。
本発明の微細構造体1を構成する絶縁性基材2は、厚み(図1(B)においては符号6で表される部分)が、30〜300μmであるのが好ましく、50〜100μmであるのがより好ましい。絶縁性基材の厚みがこの範囲であると、絶縁性基材の取り扱い性が良好となる。
また、本発明の微細構造体1を構成する絶縁性基材2において、マイクロポア貫通孔3間の幅(図1(B)においては符号7で表される部分)は、10nm以上であるのが好ましく、20〜100nmであるのがより好ましく、20〜50nmであるのが更に好ましい。絶縁性基材2において、金属4が充填されるマイクロポア貫通孔3間の幅がこの範囲であると、絶縁性基材2が絶縁性の隔壁として十分に機能する。
また、本発明の微細構造体1において、隣接するマイクロポア貫通孔3の中心間距離(図1においては符号9で表される部分。以下、「ピッチ」ともいう。)は、20〜500nmであるのが好ましく、40〜200nmであるのがより好ましく、50〜140nmであるのが更に好ましい。ピッチがこの範囲であると、マイクロポア貫通孔3の直径とマイクロポア貫通孔3間の幅(絶縁性の隔壁厚)とのバランスがとりやすい。
[金属]
本発明の微細構造体1において、マイクロポア貫通孔3に充填される金属4は、電気抵抗率が103Ω・cm以下の金属であれば特に限定されず、その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)、モリブデン(Mo)、鉄(Fe)、パラジウム(Pd)、ベリリウム(Be)、レニウム(Re)、タングステン(W)等が好適に例示される。これらの金属のうちいずれか一種をマイクロポア貫通孔3に充填してもよいし、これらの金属のうち2種以上の合金をマイクロポア貫通孔3に充填してもよい。
中でも、電気伝導性の観点から、銅、金、アルミニウム、ニッケルが好ましく、銅、金がより好ましい。
なお、コストの観点から、マイクロポア貫通孔3内部に充填される金属4としては、金以外の材料(例えば、銅)を使用し、絶縁性基材2の両面から露出した面や突出した面(以下、「端面」ともいう。)の表面だけが金で形成されるのがより好ましい。
図1に示す微細構造体1では、絶縁性基材2に存在する全てのマイクロポア貫通孔3に金属4が充填されているが、本発明の微細構造体1において、絶縁性基材2に存在する全てのマイクロポア貫通孔3に金属4が充填されていることは必ずしも要求されない。ただし、本発明の微細構造体1において、絶縁性基材2に存在するマイクロポア貫通孔3に占める金属4が充填されているマイクロポア貫通孔3の割合、すなわち、金属4の充填率が30%以上である。
ここで金属4の充填率は、絶縁性基材2の表面をSEMで観察し、視野内における全マイクロポア貫通孔3の数に対する、金属4が充填されているマイクロポア貫通孔3の数を比率計算することで求めることができる。
本発明の微細構造体1を異方導電性部材として用いる場合、絶縁性基材2に存在するマイクロポア貫通孔3のうち、金属4が充填されていないものは、導通路として機能することができず、異方導電性部材の欠陥となる。
本発明の微細構造体は、金属の充填率が30%以上であるため、異方導電性部材として用いた場合に、電子部品10の接合配線部11の大きさが、少なくとも1μm以上の大きさであれば、欠陥がきわめて少ない優れた異方導電性部材となる。なお、電子部品の接合配線部の大きさは、通常30μm以上である。
本発明の微細構造体は、金属の充填率が50%以上であることが好ましく、70%以上であることがより好ましい。
なお、絶縁性基材2に存在するマイクロポア貫通孔3のうち、金属4が充填されていないものには、後述するポリマー層形成処理の際に、ポリマー層5をなすポリマーが充填されることとなる。
また、本発明の微細構造体1がバンプ4a、4bを有する場合、バンプ4a、4bの高さは、1〜1000nmであるのが好ましく、5〜500nmであるのがより好ましい。バンブ4a、4bの高さがこの範囲であると、電子部品10の接合配線部11との接合性が向上する。
[ポリマー層]
ポリマー層5に用いるポリマーの種類は特に限定されない。ポリマー層5に用いるポリマーとしては、ポリエチレン、ポリプロピレン、ポリ−4−メチルペンテン、エチレン系アイオノマー等のアイオノマー、ポリ塩化ビニル、ポリ塩化ビニリデン、酢酸ビニル樹脂、ABS樹脂、ポリスチレン樹脂、AS樹脂、メタクリル樹脂、ポリビニルアルコール、EVA樹脂、セルロース系プラスチック、ポリスチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、等の熱可塑性エラストマー、エポキシ樹脂、不飽和ポリエステル樹脂、フェノール樹脂、ユリア・メラミン樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリアクリル樹脂、ポリアミド樹脂、ポリアセタール、ポリカーボネート、変性ポリフェニレンエーテル、熱可塑性ポリエステル樹脂、ポリテトラフルオロエチレン、フッ素樹脂、ポリフェニレンスルフィド、ポリスルホン、非晶ポリアリレート、ポリエーテルイミド、ポリエーテルスルホン、ポリエーテルケトン、液晶ポリエステル、ポリアミドイミド、ポリイミド、その他のスーパーエンプラ樹脂、ポリマーアロイ等が例示される。中でも、アンダーフィル剤として一般的に使用されるエポキシ樹脂が好ましい。
ポリマー層5の厚さは、微細構造体1と、電子部品10と、を熱圧着により接合した際の、接合強度と導電性との兼ね合いで決定されるが、0.1μm〜5000μmが好ましく、0.5μm〜3000μmがより好ましく、1μm〜1000μmが特に好ましい。
図2(A)、(B)に示すように、接合配線部11を有する電子部品10と熱圧着により接合する前の微細構造体1では、バンプ4a、4bがポリマー層5で覆われた状態となっている。このような構成とすることにより、熱圧着により接合する前に、バンプ4a、4bを構成する金属が自然酸化されて劣化することや、損傷することを防止することができる。
接合配線部11を有する電子部品10と熱圧着により接合する際には、図2(B)に示す矢印方向の力が加わるため、ポリマー層5が圧縮されて、図2(C)に示すように、バンプ4a、4bが露出した状態で電子部品10の接合配線部11と接合することができる。
微細構造体がバンプを有しておらず、マイクロポア貫通孔3に充填された金属4が、絶縁性基材2の表面2a、2bに露出した状態となっている場合は、接合配線部11が突出した構造の電子部品10を用いればよい。この場合、接合配線部11を有する電子部品10と熱圧着により接合する際に、図2(B)に示す矢印方向の力が加わり、ポリマー層5が圧縮されることにより、絶縁性基材2の表面2a、2bに露出した金属4と、電子部品10の接合配線部11と、が接合することができる。
また、上述したポリマー層5は、更に接合強度を向上させる観点から、導通素材を含有していてもよい。ここで、導通素材とは、電気伝導性を有し、ポリマー層5に含有させることで該ポリマー層5における導通に寄与する物質である。導通素材は、電気伝導性を有する限り特に限定されないが金属素材であることが好ましく、電気伝導性に優れることから、銅、金、アルミニウム、ニッケルがより好ましく、銅、金が特に好ましい。
ポリマー層5に導通素材を含有させる場合、微細構造体1と、電子部品10と、を熱圧着により接合した際に、該ポリマー層5において異方導電性(深さ方向には導通するが、水平方向には導通しない性質)を発揮させるため、上記導通素材は、互いに独立した、粒子状、或いは、深さ方向に対して柱状であることが好ましい。
導通素材の大きさは確実な異方導電性を機能させる観点から、粒子状の場合、粒子径は、0.005μm〜500μmが好ましく、0.01μm〜100μmがより好ましく、0.02μm〜50μmが特に好ましい。また柱状の場合、径の大きさは、5nm〜500μmが好ましく、10nm〜100μmがより好ましく、20nm〜50μmが特に好ましく、長さとしては、0.1μm〜5000μmが好ましく、0.5μm〜3000μmがより好ましく、1μm〜1000μmが特に好ましい。
また、導通素材の含有量としては、確実な異方導電性を機能させる観点から、ポリマー層5を構成するポリマー材料に対する体積比で1〜70%が好ましく、3〜50%がより好ましく、5〜30%が特に好ましい。
本発明の微細構造体は、以下に述べる本発明の微細構造体の製造方法(以下、単に「本発明の製造方法」ともいう。)により製造することができる。
本発明の製造方法は、
(1)1×106〜1×1010/mm2の密度で、孔径10〜500nmのマイクロポア貫通孔を有する絶縁性基材の一方の表面に空隙のない電極膜を形成する処理(電極膜形成処理)、
(2)電解めっき処理による金属充填処理(金属充填処理)、および
(3)ポリマー層形成処理
を少なくともこの順に施すことにより、本発明の微細構造体を製造する微細構造体の製造方法である。
マイクロポア貫通孔を有する絶縁性基材は、上記したようにアルミニウムの陽極酸化により得られるアルミナ基材が好ましい。
マイクロポア貫通孔を有する絶縁性基材として、アルミニウムの陽極酸化によるアルミナ基材を用いる場合、アルミニウム基板に、少なくとも、
(A)陽極酸化により、マイクロポアを有する酸化皮膜を形成する処理(陽極酸化処理)、および、
(B)前記(A)処理で得られた酸化皮膜から、アルミニウムを除去する処理(アルミニウム除去処理)、
(C)前記(B)処理でアルミニウムが除去された酸化皮膜に存在するマイクロポアを貫通化させる処理(貫通化処理)、をこの順に施すことにより得ることができる。
次に、上記の手順でマイクロポア貫通孔を有する絶縁性基材を製造する際に用いられるアルミニウム基板、および該アルミニウム基板に施す各処理について詳述する。
〔アルミニウム基板〕
アルミニウム基板は、特に限定されず、その具体例としては、純アルミニウム板;アルミニウムを主成分とし微量の異元素を含む合金板;低純度のアルミニウム(例えば、リサイクル材料)に高純度アルミニウムを蒸着させた基板;シリコンウエハ、石英、ガラス等の表面に蒸着、スパッタ等の方法により高純度アルミニウムを被覆させた基板;アルミニウムをラミネートした樹脂基板;等が挙げられる。
本発明においては、アルミニウム基板のうち、後述する陽極酸化処理を施す表面は、アルミニウム純度が、99.5質量%以上であるのが好ましく、99.9質量%以上であるのがより好ましく、99.99質量%以上であるのが更に好ましい。アルミニウム純度が上記範囲であると、マイクロポアの独立性が十分となり、該マイクロポアを貫通化させて得たマイクロポア貫通孔に金属を充填した際の独立性が保持され、本発明の微細構造体を異方導電性部材として用いた場合に、漏れ電流等の影響がなくなるため好ましい。
また、本発明においては、アルミニウム基板のうち、後述する陽極酸化処理を施す表面は、あらかじめ脱脂処理および鏡面仕上げ処理が施されるのが好ましく、特に、マイクロポアの独立性を向上させる観点から、熱処理が施されるのが好ましい。
<熱処理>
熱処理を施す場合は、200〜350℃で30秒〜2分程度施すのが好ましい。具体的には、例えば、アルミニウム基板を加熱オーブンに入れる方法等が挙げられる。
このような熱処理を施すことにより、後述する陽極酸化処理により生成するマイクロポアの独立性が向上する。
また、熱処理後のアルミニウム基板は、急速に冷却するのが好ましい。冷却する方法としては、例えば、水等に直接投入する方法等が挙げられる。
<脱脂処理>
脱脂処理は、酸、アルカリ、有機溶剤等を用いて、アルミニウム基板表面に付着した、ほこり、脂、樹脂等の有機成分等を溶解させて除去し、有機成分を原因とする後述の各処理における欠陥の発生を防止することを目的として行われる。
脱脂処理としては、具体的には、例えば、各種アルコール(例えば、メタノール等)、各種ケトン(例えば、メチルエチルケトン等)、ベンジン、揮発油等の有機溶剤を常温でアルミニウム基板表面に接触させる方法(有機溶剤法);石けん、中性洗剤等の界面活性剤を含有する液を常温から80℃までの温度でアルミニウム基板表面に接触させ、その後、水洗する方法(界面活性剤法);濃度10〜200g/Lの硫酸水溶液を常温から70℃までの温度でアルミニウム基板表面に30〜80秒間接触させ、その後、水洗する方法;濃度5〜20g/Lの水酸化ナトリウム水溶液を常温でアルミニウム基板表面に30秒間程度接触させつつ、アルミニウム基板表面を陰極にして電流密度1〜10A/dm2の直流電流を流して電解し、その後、濃度100〜500g/Lの硝酸水溶液を接触させて中和する方法;各種公知の陽極酸化処理用電解液を常温でアルミニウム基板表面に接触させつつ、アルミニウム基板表面を陰極にして電流密度1〜10A/dm2の直流電流を流して、または、交流電流を流して電解する方法;濃度10〜200g/Lのアルカリ水溶液を40〜50℃でアルミニウム基板表面に15〜60秒間接触させ、その後、濃度100〜500g/Lの硝酸水溶液を接触させて中和する方法;軽油、灯油等に界面活性剤、水等を混合させた乳化液を常温から50℃までの温度でアルミニウム基板表面に接触させ、その後、水洗する方法(乳化脱脂法);炭酸ナトリウム、リン酸塩類、界面活性剤等の混合液を常温から50℃までの温度でアルミニウム基板表面に30〜180秒間接触させ、その後、水洗する方法(リン酸塩法);等が挙げられる。
これらのうち、アルミニウム表面の脂分を除去しうる一方で、アルミニウムの溶解がほとんど起こらない観点から、有機溶剤法、界面活性剤法、乳化脱脂法、リン酸塩法が好ましい。
また、脱脂処理には、従来公知の脱脂剤を用いることができる。具体的には、例えば、市販されている各種脱脂剤を所定の方法で用いることにより行うことができる。
<鏡面仕上げ処理>
鏡面仕上げ処理は、アルミニウム基板の表面の凹凸、例えば、アルミニウム基板の圧延時に発生した圧延筋等をなくして、電着法等による封孔処理の均一性や再現性を向上させるために行われる。
本発明において、鏡面仕上げ処理は、特に限定されず、従来公知の方法を用いることができる。例えば、機械研磨、化学研磨、電解研磨が挙げられる。
機械研磨としては、例えば、各種市販の研磨布で研磨する方法、市販の各種研磨剤(例えば、ダイヤ、アルミナ)とバフとを組み合わせた方法等が挙げられる。具体的には、研磨剤を用いる場合、使用する研磨剤を粗い粒子から細かい粒子へと経時的に変更して行う方法が好適に例示される。この場合、最終的に用いる研磨剤としては、#1500のものが好ましい。これにより、光沢度を50%以上(圧延アルミニウムである場合、その圧延方向および幅方向ともに50%以上)とすることができる。
化学研磨としては、例えば、「アルミニウムハンドブック」,第6版,(社)日本アルミニウム協会編,2001年,p.164−165に記載されている各種の方法等が挙げられる。
また、リン酸−硝酸法、Alupol I法、Alupol V法、Alcoa R5法、H3PO4−CH3COOH−Cu法、H3PO4−HNO3−CH3COOH法が好適に挙げられる。中でも、リン酸−硝酸法、H3PO4−CH3COOH−Cu法、H3PO4−HNO3−CH3COOH法が好ましい。
化学研磨により、光沢度を70%以上(圧延アルミニウムである場合、その圧延方向および幅方向ともに70%以上)とすることができる。
電解研磨としては、例えば、「アルミニウムハンドブック」,第6版,(社)日本アルミニウム協会編,2001年,p.164−165に記載されている各種の方法;米国特許第2708655号明細書に記載されている方法;「実務表面技術」,vol.33,No.3,1986年,p.32−38に記載されている方法;等が好適に挙げられる。
電解研磨により、光沢度を70%以上(圧延アルミニウムである場合、その圧延方向および幅方向ともに70%以上)とすることができる。
これらの方法は、適宜組み合わせて用いることができる。具体的には、例えば、研磨剤を粗い粒子から細かい粒子へと経時的に変更する機械研磨を施し、その後、電解研磨を施す方法が好適に挙げられる。
鏡面仕上げ処理により、例えば、平均表面粗さRa0.1μm以下、光沢度50%以上の表面を得ることができる。平均表面粗さRaは、0.03μm以下であるのが好ましく、0.02μm以下であるのがより好ましい。また、光沢度は70%以上であるのが好ましく、80%以上であるのがより好ましい。
なお、光沢度は、圧延方向に垂直な方向において、JIS Z8741−1997の「方法3 60度鏡面光沢」の規定に準じて求められる正反射率である。具体的には、変角光沢度計(例えば、VG−1D、日本電色工業社製)を用いて、正反射率70%以下の場合には入反射角度60度で、正反射率70%を超える場合には入反射角度20度で、測定する。
(A)陽極酸化処理
(A)処理では、アルミニウム基板を陽極酸化することにより、該アルミニウム基板表面にマイクロポアを有する酸化皮膜を形成する。
陽極酸化処理としては、従来公知の方法を用いることができる。本発明の微細構造体を異方導電性部材として用いる場合、マイクロポアの独立性が重要であるため、例えば、特許第3,714,507号、特開2002−285382号公報、特開2006−124827号公報、特開2007−204802号公報、特開2007−231339号公報、特開2007−231405公報、特開2007−231340号公報、特開2007−231340号公報、特開2007−238988号公報、等に記載されている、自己規則化法による陽極酸化処理が好ましい。これらの処理は、各特許および公報の処理条件にて記載されている処理が好ましい。
また、独立のマイクロポアを形成するその他の方法としては、例えばインプリント法(突起を有する基板またはロールをアルミニウム板に圧接し、凹部を形成する、転写法、プレスパターニング法)を用いる方法が挙げられる。具体的には、複数の突起を表面に有する基板をアルミニウム基板表面に押し付けて窪みを形成させる方法が挙げられる。例えば、特開平10−121292号公報に記載されている方法を用いることができる。
また、アルミニウム基板表面にポリスチレン球を稠密状態で配列させ、その上からSiO2を蒸着した後、ポリスチレン球を除去し、蒸着されたSiO2をマスクとして基板をエッチングして窪みを形成させる方法も挙げられる。
また、その他の方法として粒子線法が挙げられる。粒子線法は、アルミニウム基板表面に粒子線を照射して窪みを形成させる方法である。粒子線法は、窪みの位置を自由に制御することができるという利点を有する。
粒子線としては、例えば、荷電粒子ビーム、集束イオンビーム(FIB:Focused Ion Beam)、電子ビームが挙げられる。
粒子線法としては、例えば、特開2001−105400号公報に記載されている方法を用いることもできる。
そのほか、ブロックコポリマー法も挙げられる。ブロックコポリマー法は、アルミニウム基板表面にブロックコポリマー層を形成させ、熱アニールによりブロックコポリマー層に海島構造を形成させた後、島部分を除去して窪みを形成させる方法である。
ブロックコポリマー法としては、例えば、特開2003−129288号公報に記載されている方法を用いることができる。
そのほか、レジストパターン・露光・エッチング法も挙げられる。レジストパターン・露光・エッチング法は、フォトリソグラフィあるいは電子ビームリソグラフィ法によりアルミニウム基板表面にレジスト膜を形成し、該レジスト膜に露光および現像を施し、レジストパターンを形成した後これをエッチングすることにより、アルミニウム基板表面まで貫通した窪みを形成させる方法である。
このような、インプリント法、粒子線法、ブロックコポリマー法、レジストパターン・露光・エッチング法を使用する場合には、これらの処理でアルミニウムの基板表面に電解起点を与えた後に陽極酸化処理することにより、アルミニウム基板表面に独立したマイクロポアを有する酸化皮膜を形成することができる。
(B)アルミニウム除去処理
(B)処理では、上記(A)処理で得られた酸化皮膜から、アルミニウム基板を溶解して除去する。
アルミニウム基板の溶解には、酸化皮膜(アルミナ)は溶解しにくく、アルミニウムを溶解しやすい処理液を用いる。
即ち、アルミニウム溶解速度1μm/分以上、好ましくは3μm/分以上、より好ましくは5μm/分以上、および、酸化皮膜(アルミナ)溶解速度0.1nm/分以下、好ましくは0.05nm/分以下、より好ましくは0.01nm/分以下の条件を有する処理液を用いる。
具体的には、アルミニウムよりもイオン化傾向の低い金属化合物を少なくとも1種含み、かつ、pHが4以下8以上、好ましくは3以下9以上、より好ましくは2以下10以上の処理液を使用する。
このような処理液としては、酸化皮膜(アルミナ)は溶解せず、アルミニウムを溶解する液であれば特に限定されないが、例えば、塩化水銀、臭素/メタノール混合物、臭素/エタノール混合物、王水、塩酸/塩化銅混合物等の水溶液等が挙げられる。
濃度としては、0.01〜10mol/Lが好ましく、0.05〜5mol/Lがより好ましい。
処理温度としては、−10℃〜80℃が好ましく、0℃〜60℃が好ましい。
アルミニウム基板の溶解は、上記(A)処理の後のアルミニウム基板を上述した処理液に接触させることにより行う。接触させる方法は、特に限定されず、例えば、浸せき法、スプレー法が挙げられる。中でも、浸せき法が好ましい。このときの接触時間としては、10秒〜5時間が好ましく、1分〜3時間がより好ましい。
アルミニウム基板の溶解後の酸化皮膜の膜厚は、1〜1000μmであるのが好ましく、10〜500μmであるのが更に好ましい。
アルミニウム基板の溶解後、後述する手順でマイクロポアを貫通化させる前に、酸化皮膜を水洗処理するのが好ましい。水和によるマイクロポアのポア径の変化を抑制するため、水洗処理は30℃以下で実施することが好ましい。
(C)貫通化処理
(C)処理では、上記(B)処理でアルミニウム基板が除去された酸化皮膜について、酸化皮膜の底部のみを除去することにより、酸化皮膜に存在するマイクロポアを貫通化させる。図4(A)は、この処理によって得られるマイクロポア貫通孔3を有する酸化皮膜(絶縁性基材2)を示している。
この処理は、酸化皮膜の底部のみを酸水溶液またはアルカリ水溶液に接させることにより行う。酸化皮膜の底部が除去されることにより、マイクロポアが貫通する(マイクロポア貫通孔が形成される)。
この処理により、酸化皮膜に存在するマイクロポアのうち70%以上が貫通することが好ましく、85%以上であることがより好ましく、95%以上であることが更に好ましい。
酸化皮膜底部の除去は、予めpH緩衝液に浸漬させてマイクロポアによる孔の開口側から孔内にpH緩衝液を充填した後に、開口部の逆面、即ち、酸化皮膜の底部に酸水溶液またはアルカリ水溶液に接触させる方法により行うのが好ましい。
この処理に酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。酸水溶液の濃度は1〜10質量%であるのが好ましい。酸水溶液の温度は、25〜40℃であるのが好ましい。
この処理にアルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は0.1〜5質量%であるのが好ましい。アルカリ水溶液の温度は、20〜35℃であるのが好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液または0.5g/L、30℃の水酸化カリウム水溶液が好適に用いられる。
酸水溶液またはアルカリ水溶液への浸せき時間は、8〜120分であるのが好ましく、10〜90分であるのがより好ましく、15〜60分であるのが更に好ましい。
マイクロポアを貫通化させた後の酸化皮膜の膜厚は、1〜1000μmであるのが好ましく、10〜500μmであるのが更に好ましい。
マイクロポアを貫通化させた後、酸化皮膜を水洗処理する。水和によるマイクロポア貫通孔のポア径の変化を抑制するため、水洗処理は30℃以下で実施することが好ましい。
貫通化処理では、上記(A)処理で生じたマイクロポアを貫通化させることができる限り上述した処理以外の処理を用いてもよい。上述した処理では、上記(A)処理により、マイクロポアを有する酸化皮膜が形成されたアルミニウム基板から、上記(B)処理によりアルミニウム基板を溶解させた後、上記(C)処理により酸化皮膜を部分的に溶解させて、酸化皮膜の底部を除去することでマイクロポアを貫通化させたが、アルミニウム基板の除去とマイクロポアの貫通化を同時に行う処理を用いてもよい。
具体的には、上記(A)処理により形成した酸化皮膜の下方、即ち、酸化皮膜におけるアルミニウム基板側の部分を、レーザー等による切削処理や種々の研磨処理等を用いて物理的に除去し、マイクロポア貫通孔を有する酸化皮膜とする方法が好適に例示される。
次に、本発明の製造方法の電極膜形成処理および金属充填処理について詳述する。
〔電極膜形成処理〕
電極形成処理は、上記(C)処理の後に、マイクロポア貫通孔を有する酸化皮膜の一方の表面に空隙のない電極膜を形成する処理である。
酸化皮膜の表面には、マイクロポア貫通孔による開口部が存在しているが、本処理により該酸化皮膜の表面に空隙のない電極膜を形成することにより、該開口部が電極膜で覆われた状態となる。
電極膜を形成する方法としては、マイクロポア貫通孔を有する酸化皮膜の一方の表面に空隙のない電極膜を形成することができる限り特に限定されない。具体的な形成方法としては、導電性材料、例えば、金属、の無電解めっき処理、導電性材料、例えば、金属、の直接塗布、等が好ましく、これらの中でも電極膜の均一性、及び操作の簡便性の観点から、無電解めっき処理が好ましい。
電極膜形成処理に関して、無電解めっき処理を用いる際には、そのめっき核を酸化皮膜の一方の表面に付与する必要がある。具体的には、無電解めっきにより付与するべき金属と同種の金属又は金属化合物、あるいは無電解めっきにより付与するべき金属よりもイオン化傾向の高い金属又は金属化合物を、酸化皮膜の一方の表面に付与する方法が好ましい。付与方法としては、金属又は金属化合物を蒸着あるいは直接塗布する方法が挙げられるが、特に限定されない。
上記のようにめっき核を付与したのち、無電解めっき処理により電極膜を形成する。処理方法は温度、時間により電極層の厚さを制御できる観点から、浸漬法が好ましい。
無電解めっき液の種類としては、従来公知のものを使用することができるが、濃度は、1〜300g/Lであるのが好ましく、100〜200g/Lであるのがより好ましい。
また、形成される電極膜の通電性を高める観点から、金めっき液、銅めっき液、銀めっき液等、貴金属を有するめっき液が好ましく、経時による電極の安定性すなわち、酸化による劣化を防ぐ観点から、金めっき液がより好ましい。
また、形成する電極膜の厚さとしては、0.05μm〜100μmが好ましく、0.1μm〜50μmがより好ましく、0.2μm〜20μmが特に好ましい。この範囲より厚さが薄いと、電極膜としての導電性が不十分となる可能性があり、範囲より厚いと、その形成に時間を要してしまう可能性がある。
また、無電解めっきの処理温度、処理時間としては、形成しうる電極の厚さに依存するが、0℃〜90℃、1分〜10時間が好ましく、5℃〜75℃、10分〜7時間がより好ましく、10℃〜60℃、30分〜5時間が特に好ましい。
[金属充填処理]
金属充填処理は、上記電極膜形成処理の後に、形成された電極膜を用いた電解めっき処理により、上記酸化皮膜のマイクロポア貫通孔の内部に導電性部材である金属を充填する処理である。
ここで、充填する金属は、本発明の微細構造体において説明したものと同様である。
本発明の製造方法においては、金属の充填方法として、電解めっき処理を用いる。
本発明の製造方法では、酸化皮膜の一方の表面に形成した空隙のない電極膜を用いて電解めっき処理を行うため、該酸化皮膜に存在するマイクロポア貫通孔に対して高い充填率で金属を充填することができる。
ここで、着色などに用いられる従来公知の電解めっき処理では、選択的に孔中に金属を高アスペクトで析出(成長)させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行ってもめっきが成長しないためと考えられる。
そのため、本発明の製造方法においては、電解めっき処理により金属を充填する際に、パルス電解または定電位電解の際に休止時間を設けることが好ましい。休止時間は、10秒以上必要で、30〜60秒あるのが好ましい。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常20V以下であって望ましくは10V以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位+1V以内で定電位電解を行うことが好ましい。なお、定電位電解を行う際には、サイクリックボルタンメトリを併用できるものが望ましく、Solartron社、BAS社、北斗電工社、IVIUM社等のポテンショスタット装置を用いることができる。
めっき液は、従来公知のめっき液を用いることができる。
具体的には、銅を析出させる場合には硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、1〜300g/Lであるのが好ましく、100〜200g/Lであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は10〜20g/Lであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、ニッケルを析出させる場合は、塩化ニッケル浴、硫酸ニッケル浴、がそれぞれ好ましい。
尚、電気めっきで析出させるためには、直流めっき、交流めっき、のどちらでも用いることができる。直流めっきで金属を析出させる場合には、めっき処理中に、電位、温度、めっき浴内の金属イオン濃度、および、めっき液の液流速度からなる群から選択される少なくとも1つを変化させることにより、電流値を少しずつ上昇させてめっき処理する方法が、より高アスペクト比の金属充填が可能となり、好ましい。
なお、電解めっき処理の際、めっき液をマイクロポア貫通孔内により充填させやすくするため、マイクロポア貫通孔の内表面を予め親水化処理しておくことが好ましい。この場合、シリケート処理と称されるSi元素をマイクロポア貫通孔の内表面に付与しておく方法が好適に例示される。
Si元素をマイクロポア貫通孔の内表面に付与する方法は特に限定されないが、例えば、アルカリ金属ケイ酸塩が溶解している水溶液に直接浸せきして処理する方法が一般的である。アルカリ金属ケイ酸塩の水溶液は、ケイ酸塩の成分である酸化ケイ素SiO2とアルカリ金属酸化物M2Oの比率(一般に〔SiO2〕/〔M2O〕のモル比で表す。)と濃度によって保護膜厚の調節が可能である。
ここで、Mとしては、特にナトリウム、カリウムが好適に用いられる。
また、モル比は、〔SiO2〕/〔M2O〕が0.1〜5.0が好ましく、0.5〜3.0がより好ましい。
更に、SiO2の含有量は、0.1〜20質量%が好ましく、0.5〜10質量%がより好ましい。
上記金属充填処理の後、酸化皮膜表面から電極膜を除去する。図4(B)は、上記金属充填処理により、酸化皮膜(絶縁性基材2)のマイクロポア貫通孔3に金属4が充填された状態を示している。
本発明の製造方法では、該酸化皮膜に存在するマイクロポア貫通孔に対して高い充填率で金属を充填することができ、マイクロポア貫通孔に対する金属の充填率を30%以上、好ましくは50%以上、より好ましくは70%以上とすることができる。
上記酸化皮膜表面から電極膜を除去する方法としては、以下に述べる表面平滑化処理を行うことが好ましい。
[表面平滑化処理]
本発明の製造方法においては、上記金属充填処理の後に、化学機械研磨(CMP:Chemical Mechanical Polishing)処理によって、酸化皮膜の表面および裏面を平滑化する表面平滑処理を行うことが好ましい。
表面平滑化処理を行うことにより、酸化皮膜の一方の表面に形成された電極膜が除去される。また、金属を充填させた後の酸化皮膜の表面および裏面の平滑化と表面に付着した余分な金属を除去することができる。
CMP処理には、フジミインコーポレイテッド社製のPLANERLITE−7000、日立化成社製のGPX HSC800、旭硝子(セイミケミカル)社製のCL−100
0等のCMPスラリーを用いることができる。
また、表面平滑処理には機械的研磨処理を用いてもよい。この場合、CMP処理と機械的研磨処理を併用してもよいし、機械的研磨処理のみを実施してもよい。表面平滑処理として機械的研磨処理を施す場合、例えば、表面平滑処理する対象を平坦性の高い金属板あるいはセラミック板等の試料台にワックスあるいは接着剤で貼り付けた状態で、回転台に貼り付けたサンドペーパー、あるいは研磨剤を塗布した研磨布を用いて荷重を加えて研磨する方法が好適に用いられる。
機械的研磨処理に用いる試料台としては、その耐久性から、例えばセラミック製冶具(ケメット・ジャパン株式会社製)を用いることができる。また、表面平滑処理する対象を試料台に貼り付ける材料としては、接合/剥離の容易性からワックスが好ましく、例えばアルコワックス(日化精工株式会社製)、アクアワックス(日化精工株式会社製)を用いることができる。また、研磨剤としては、研磨対象がアルミナであることからダイヤモンド砥粒を有するものが好ましく、例えばDP−懸濁液P−6μm・3μm・1μm・1/4μm(ストルアス製)を所望により用いることができる。
[トリミング処理]
本発明の微細構造体を異方導電性部材として用いる場合、上記金属充填処理の後に、トリミング処理を行うことが好ましい。但し、トリミング処理は、上記金属充填処理の実施後、酸化皮膜から電極膜を除去してから行う必要がある。また、上記金属充填処理の後に上記表面平滑化処理を実施する場合、該表面平滑化処理の実施後にトリミング処理を行う必要がある。
上記トリミング処理は、上記金属充填処理の実施後、電極膜が除去された絶縁性基材((上記表面平滑化処理を実施した場合は上記表面平滑化処理の後の絶縁性基材)から、酸化皮膜のみを一部除去し、マイクロポア貫通孔に充填された金属を酸化皮膜から突出させる処理である。
このトリミング処理により、マイクロポア貫通孔3に充填された金属4が酸化皮膜(絶縁性基材)表面から突出した絶縁性基材が得られる(図4(C))。
ここで、トリミング処理は、マイクロポア貫通孔に充填された金属を溶解しない条件で上記酸化皮膜を酸水溶液またはアルカリ水溶液に接触させることにより行う。接触させる方法は、特に限定されず、例えば、浸せき法、スプレー法が挙げられる。中でも、浸せき法が好ましい。
酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。中でも、クロム酸を含有しない水溶液が安全性に優れる点で好ましい。酸水溶液の濃度は1〜10質量%であるのが好ましい。酸水溶液の温度は、25〜60℃であるのが好ましい。
一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は0.1〜5質量%であるのが好ましい。アルカリ水溶液の温度は、20〜35℃であるのが好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液または0.5g/L、30℃の水酸化カリウム水溶液が好適に用いられる。中でも、溶解速度を管理しやすいリン酸水溶液を用いる方法が特に好ましい。
酸水溶液またはアルカリ水溶液への浸せき時間は、8〜120分であるのが好ましく、10〜90分であるのがより好ましく、15〜60分であるのが更に好ましい。
本発明の製造方法においては、上記トリミング処理に代えて、マイクロポア貫通孔3に充填された金属4の表面にのみ、更に同一のまたは異なる金属を析出させる電着処理を施してもよい(図4(D))。
[ポリマー層形成処理]
ポリマー層形成処理は、上記金属充填処理の実施後、電極膜が除去された絶縁性基材((上記表面平滑化処理を実施した場合は上記表面平滑化処理の後の絶縁性基材、上記トリミング処理を実施した場合は上記トリミング処理後の絶縁性基材)の少なくとも一方の表面にポリマー層を形成する処理である。ポリマー層を形成する方法は特に限定されないが、ポリマーを溶媒に溶解させた溶液を塗布する方法、ポリマーを溶媒に溶解させた溶液に直接絶縁性基材を浸漬し、乾燥する方法、等が挙げられる。これらの中でも、形成されるポリマー層の厚さをコントロールする観点から、溶液を塗布する方法が好ましく、特にバー塗布やスピンコーター塗布が、好適に用いられる。
また、モノマー及び開始剤を溶媒に溶解させた溶液を塗布し、熱重合または光重合することによって、ポリマー層を形成する方法がより好ましい。
ポリマーを溶解させる溶媒は、ポリマーの重合時に用いた溶媒でもよいが、マイクロポアを有する好ましい絶縁性基材としてアルミナを使用する際は、アルミナ不溶性又は難溶性の有機系溶媒を用いることが好ましい。このようなアルミナ不溶性又は難溶性の有機系溶媒としては、例えば、ヘキサン、オクタン、ドデカンなどの脂肪族炭化水素;シクロヘキサンなどの脂環式炭化水素;エチルベンゼン、p−キシレン、トルエン、ベンゼン、テトラヒドロフランなどの芳香族炭化水素;ジイソプロピルエーテルなどのエーテル;メチルアルコール、エチルアルコール、イソブチルアルコールなどのアルコール;アセトン、ジイソブチルケトン、メチルイソブチルケトン、メチルプロピルケトン、メチルイソプロピルケトン、メチルエチルケトン、メチルアミルケトンなどのケトン;酢酸イソプロピル、酢酸ブチル、酢酸プロピルなどのエステルなどが挙げられる。
これらの溶媒の中でも、アルミナ不溶性の高い、メチルエチルケトン、ジイソブチルケトン、メチルイソブチルケトン、メチルプロピルケトン、メチルイソプロピルケトン、メチルアミルケトンなどのケトンが好ましい。
なお、これらの溶剤は、モノマーおよび開始剤を溶解させる溶剤としても好ましい。
上記の溶剤に溶解する際のポリマーの濃度、ならびに、モノマー及び開始剤のトータルの濃度としては、1wt%〜50wt%が好ましく、3wt%〜40wt%が好ましく、5wt%〜30wt%が特に好ましい。上記範囲よりも低い濃度だと、1回の塗布で形成される層を厚くすることができず、所定の厚さのポリマー層を形成するために、溶液を塗布する処理を繰り返す必要があり、工程上好ましくない。また、上記範囲よりも高い濃度だと、形成されるポリマー層の厚さが不均一となり、好ましくない。
モノマーおよび開始剤を含有する溶液を塗布した後、熱重合または光重合することによってポリマー層を形成する場合、モノマー/開始剤の混合モル比は0.1〜50.0が好ましく、0.5〜30.0がより好ましく、1.0〜10.0が特に好ましい。この範囲より混合比が小さいと重合度が低く好ましくない。また、この範囲より混合比が大きいと重合が進行しにくくなるので好ましくない。
導通素材を含有するポリマー層を形成する場合、後述する実施例6の(J)導通素材含有ポリマー層形成処理を参考にすればよい。
なお、ポリマー層形成処理においては、ポリマー層の形成と併せて、複数の微細構造体を該ポリマー層により連結させることもできる。このようにして得られる複数の微細構造体がポリマー層によって連結された構造体もまた、本発明によって提供される。
このような複数の微細構造体がポリマー層によって連結された構造体を製造する場合、上記金属充填処理の実施後、電極膜が除去された絶縁性基材((上記表面平滑化処理を実施した場合は上記表面平滑化処理の後の絶縁性基材、上記トリミング処理を実施した場合は上記トリミング処理後の絶縁性基材)を複数準備し、絶縁性基材同士を間隔を開けて配置した状態でポリマー層形成処理すればよい。また、上記金属充填処理の実施後、電極膜が除去された絶縁性基材((上記表面平滑化処理を実施した場合は上記表面平滑化処理の後の絶縁性基材、上記トリミング処理を実施した場合は上記トリミング処理後の絶縁性基材)に対して、後述するカット加工を施すことにより、複数の絶縁性基材としたうえで、絶縁性基材同士を間隔を開けて配置した状態でポリマー層形成処理を行ってもよい。このような手順で作成した場合、絶縁性基材同士の間隔が製造される構造体における微細構造体同士の間隔となる。
複数の微細構造体がポリマー層によって連結された構造体を製造する場合、個々の微細構造体の大きさや微細構造体同士の間隔などは、任意に選択することができる。但し、個々の微細構造体の大きさは1μm四方から100cm四方の間であることが好ましく、微細構造体同士の間隔は1μmから10cmであることが好ましい。この範囲よりも小さなサイズであると加工の工程が増えてしまいコストが高くなるため好ましくない。一方、この範囲よりも大きな場合には、構造体(複数の微細構造体がポリマー層によって連結された構造体)の取扱い性が低下するため好ましくない。
[カット加工]
上記の手順で得られた微細構造体は、その用途に応じて所望の大きさにカット加工してもよい。微細構造体をカット加工する方法としては、炭酸ガスレーザ、YAGレーザ、YVO系レーザ、エキシマ系レーザ等を用いたレーザ加工、ダイヤモンドカッター等を用いたダイシング加工、ウォータジェット加工等を用いることができる。これらの中でも、その切削面状の観点から、レーザ加工、ダイシング加工が好ましい。
以下に実施例を示して本発明を具体的に説明する。ただし、本発明はこれらに限定されない。
(実施例1)
(A)鏡面仕上げ処理(電解研磨処理)
高純度アルミニウム基板(住友軽金属社製、純度99.99質量%、厚さ0.4mm)を10cm四方の面積で陽極酸化処理できるようカットし、以下組成の電解研磨液を用い、電圧25V、液温度65℃、液流速3.0m/minの条件で電解研磨処理を施した。
陰極はカーボン電極とし、電源は、GP0110−30R(高砂製作所社製)を用いた。また、電解液の流速は渦式フローモニターFLM22−10PCW(AS ONE製)を用いて計測した。
(電解研磨液組成)
・85質量%リン酸(和光純薬社製試薬) 660mL
・純水 160mL
・硫酸 150mL
・エチレングリコール 30mL
(B)陽極酸化処理
次いで、電解研磨処理後のアルミニウム基板に、特開2007−204802号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
電解研磨処理後のアルミニウム基板に、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度15℃、液流速3.0m/minの条件で、5時間のプレ陽極酸化処理を施した。
その後、プレ陽極酸化処理後のアルミニウム基板を、0.2mol/L無水クロム酸、0.6mol/Lリン酸の混合水溶液(液温:50℃)に12時間浸漬させる脱膜処理を施した。
その後、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度15℃、液流速3.0m/minの条件で、10時間の再陽極酸化処理を施し、膜厚80μmの酸化皮膜を得た。
なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はGP0110−30R(高砂製作所社製)を用いた。また、冷却装置にはNeoCool BD36(ヤマト科学社製)、かくはん加温装置にはペアスターラー PS−100(EYELA社製)を用いた。更に、電解液の流速は渦式フローモニターFLM22−10PCW(AS ONE製)を用いて計測した。
(C)アルミニウム除去処理・貫通化処理
次いで、20質量%塩化水銀水溶液(昇汞)に20℃、3時間浸漬させることによりアルミニウム基板を溶解し、更に、5質量%リン酸に30℃、30分間浸漬させることにより酸化皮膜の底部を除去し、マイクロポア貫通孔を有する酸化皮膜(絶縁性基材)を作製した。
(D)加熱処理
次いで、上記で得られたマイクロポア貫通孔を有する酸化皮膜(絶縁性基材)に、温度400℃で1時間の加熱処理を施した。
(E)電極膜形成処理
次いで、上記加熱処理後の酸化皮膜の一方の表面に電極膜を形成する処理を施した。
すなわち、0.7g/L塩化金酸水溶液を、一方の表面に塗布し、140℃/1分で乾燥させ、更に500℃/1時間で焼成処理し、金のめっき核を作成した。
その後、無電解めっき液としてプレシャスファブACG2000基本液/還元液(日本エレクトロプレイティング・エンジニヤース(株)製)を用いて、50℃/10分間浸漬処理し、電極膜を形成した。
(F)金属充填処理工程
次いで、上記電極膜を形成した面に銅電極を密着させ、該銅電極を陰極にし、白金を正極にして電解めっき処理を施した。
硫酸銅/硫酸/塩酸=200/50/15(g/L)の混合溶液を25℃に保った状態で電解液として使用し、定電圧パルス電解を実施することにより、酸化皮膜(絶縁性基材)のマイクロポア貫通孔に銅を充填した。
ここで、定電圧パルス電解は、山本鍍金社製のめっき装置を用い、北斗電工社製の電源(HZ−3000)を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後、皮膜側の電位を−2Vに設定して行った。また、定電圧パルス電解のパルス波形は矩形波であった。具体的には、電解の総処理時間が300秒になるように、1回の電解時間が60秒の電解処理を、各電解処理の間に40秒の休止時間を設けて5回施した。
(G)表面平滑化処理工程
次いで、銅が充填された酸化皮膜(絶縁性基材)の表面および裏面に、CMP処理を施し、膜厚80μmの微細構造体に対し、両面から15μmずつ研磨することにより、酸化皮膜上に形成した電極膜を除去し、かつ、酸化皮膜の表面および裏面を平滑化して膜厚50μmとした。
CMPスラリーとしては、フジミインコーポレイテッド社製のPLANERLITE−7000を用いた。
CMP処理後、酸化皮膜(絶縁性基材)の表面をFE−SEMで観察すると、酸化皮膜の表面から銅が一部あふれるような形になっていた。
(H)トリミング処理
次いで、CMP処理後の酸化皮膜(絶縁性基材)をリン酸溶液に浸漬し、酸化皮膜を選択的に溶解することで、マイクロポア貫通孔に充填された銅の円柱を突出させた。
リン酸溶液は、上記貫通化処理と同じ液を使い、処理時間を5分とした。
(I)ポリマー層形成処理
次に、上記トリミング処理した酸化皮膜(絶縁性基材)の一方の表面に、下記成分の溶液を乾燥後の膜厚が100μmとなるようスピンコーターで塗布し、140℃で1分間乾燥させた。次いで、IR光(850nm)を照射して、ラジカル重合性モノマーを光重合させることにより、酸化皮膜(絶縁性基材)の一方の表面に厚さ5μmのポリマー層を形成した。その後、上記処理を20回繰り返し、ポリマー層の厚さを100μm厚まで到達させた。
更に、上記ポリマー層形成面の逆側の表面に、上述と同様の処理を施し、100μm厚のポリマー層を形成させて、10cm四方サイズの実施例1の微細構造体を得た(図5(A)、(B))。
・ラジカル重合性モノマー(以下一般式C) 0.4120g
・光熱変換剤(以下一般式D) 0.0259g
・ラジカル発生剤(以下一般式E) 0.0975g
・1−メトキシ−2−プロパノール 3.5800g
・メタノール 1.6900g
Figure 0005143045
(実施例2)
上記処理(F)金属充填処理において、電気めっき液をテトラクロロ金ナトリウム100g/Lを用いて金を充填させた以外は、実施例1と同様の処理により実施例2の微細構造体を得た。
(実施例3)
上記処理(F)金属充填処理において、電気めっき液を硫酸ニッケル300g/Lを用いてニッケルを充填させた以外は、実施例1と同様の処理により実施例3の微細構造体を得た。
(実施例4)
上記実施例1の微細構造体を作成したのち、25℃、湿度70%の環境下で14日放置させ、実施例5の微細構造体を得た。
(実施例5)
上記処理(I)のポリマー層形成処理を一方の面にのみ施したこと以外は、実施例1と同様の方法で、実施例5の微細構造体を得た。
(実施例6)
上記実施例1の(A)〜(H)に記載した方法と同様の処理を施し、マイクロポア貫通孔内に充填された銅が、酸化皮膜の表面から円柱状に突出した酸化皮膜(絶縁性基材)を作成した。
(J)導通素材含有ポリマー層形成処理
次いで、ポリカーボネート樹脂を主成分とする、アイソポア・メンブレンフィルタ ATTP01300(日本ミリポア(株)製)を用意し、40℃に温めた0.5wt%の3号珪酸ソーダ水溶液に50秒間浸漬させた後、該フィルタの一方の面に金粒子をスパッタリングし、更に無電解めっき液としてプレシャスファブACG2000基本液/還元液(日本エレクトロプレイティング・エンジニヤース(株)製)を用いて、50℃/10分間浸漬処理し、金電極膜を形成した。
その後、上記電極膜を形成した面に銅電極を密着させ、該銅電極を陰極にし、白金を正極にして電解めっき処理を施した。
硫酸銅/硫酸/塩酸=400/50/15(g/L)の混合溶液を50℃に保った状態で電解液として使用し、電解メッキにより、フィルタに銅を充填した。ここで、電解メッキは、山本鍍金社製のめっき装置を用い、北斗電工社製の電源(HZ−3000)を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後、電位を0Vから−2Vに−1.0mV/秒の速度で変化するよう電位走査を設定して行った。
次いで、銅が充填されたフィルタの表面および裏面に、CMP処理を施し、膜厚20μmのフィルタに対し、両面から5μmずつ研磨することにより、フィルタ上に形成した電極膜を除去し、かつ、フィルタの表面および裏面を平滑化して膜厚10μmとした。
CMPスラリーとしては、フジミインコーポレイテッド社製のPLANERLITE−7000を用いた。
CMP処理後、フィルタの表面をFE−SEMで観察すると、銅が充填されている様子が確認できた。
こうして得られた銅を柱状に含有するポリマー層を、先述した酸化皮膜(絶縁性基材)の両面に加熱させて接合させることで、実施例6の微細構造体を得た。
(実施例7)
上記実施例1の(A)〜(H)に記載した方法と同様の処理を施し、マイクロポア貫通孔内に充填された銅が、酸化皮膜の表面から円柱状に突出した酸化皮膜(絶縁性基材)を作成した。
次に下記(K)を実施した後、(I)工程の代わりに下記(L)工程を実施することにより、複数の微細構造体がポリマー層によって連結された実施例7の構造体を得た。
(K)カット加工
ダイヤモンドカッター(DISCO社製DAD−322)を用いて、上記実施例1の(A)〜(H)に記載した方法と同様の処理を施して作成した10cm四方サイズの酸化皮膜(絶縁性基材)を、5mm四方サイズの400枚の酸化皮膜(絶縁性基材)に分割した。
(L)ポリマー層形成による連結処理
前記の(K)工程によって得られた400枚の酸化皮膜(絶縁性基材)を平面XY方向に1mm間隔で縦横共に20枚ずつ並べ、酸化皮膜(絶縁性基材)の一方の表面に、(I)に記載の成分の溶液を乾燥後の膜厚が100μmとなるようスピンコーターで塗布し、140℃で1分間乾燥させた。次いで、IR光(850nm)を照射して、ラジカル重合性モノマーを光重合させることにより、酸化皮膜(絶縁性基材)の一方の表面に厚さ5μmのポリマー層を形成した。その後、上記処理を20回繰り返し、ポリマー層の厚さを100μm厚まで到達させた。更に、上記ポリマー層形成面の逆側の表面に、上述と同様の処理を施し、100μm厚のポリマー層を形成させて、400枚の4mm四方サイズの微細構造体が縦横20枚ずつになるように1mm間隔でポリマー層により連結された実施例7の構造体を得た(図6(A)、(B)。但し、図6(A)、(B)は簡略図であるため、4枚の微細構造体が縦横2枚ずつポリマー層により連結された構造体として示されている。)。
(比較例1〜4)
上記処理(I)ポリマー層形成処理を省略した以外は、実施例1〜4と同様の処理により比較例1〜4の微細構造体を得た。
上記のようにして得られた、実施例1〜6及び比較例1〜4の微細構造体、ならびに、実施例7の構造体について、マイクロポア貫通孔に対する金属の充填率を評価した。具体的には、作製した実施例1〜6及び比較例1〜4、ならびに、実施例7の構造体のポリマー形成面を機械的研磨で除去したのちに表面をSEMで観察し、視野内における全マイクロポア貫通孔の数に対する、Cuが充填されているマイクロポアの数で比率計算した。実施例1〜6及び比較例1〜4の微細構造体、ならびに、実施例7の構造体についての上記充填率の計算結果を表1に示す。
あわせて、実施例1〜6及び比較例1〜4の微細構造体、ならびに実施例7の構造体の熱圧着による接合強度を評価した。具体的には、作製した実施例1〜6及び比較例1〜4の微細構造体、ならびに、実施例7の構造体を、2枚の10mm□のAu板で挟みこみ、180℃条件下で0.20MPaの加圧量で1分間加圧処理し、その後の接合強度を、各微構造体とAu板とが引き剥がされた時の引張り力を測定することにより比較した。引張り力が大きいほど、より接合強度が高いことを示している。実施例1〜6及び比較例1〜4の微細構造体、ならびに実施例7の構造体の結果を表1に示す。なお、測定経時とは、上記処理(I)ポリマー層形成処理(実施例6の場合、上記処理(J)導通素材含有ポリマー層形成処理、実施例7の場合、(L)ポリマー層形成による連結処理、比較例1〜4の場合、上記処理(F)金属充填処理)を実施してから、引張り力を測定するまでに微細構造体を室温で放置した日数を示す。
また、2枚の10mm□Au板で、実施例1〜6及び比較例1〜4の微細構造体、ならびに実施例7の構造体を挟み込んで接合した時点の電気抵抗を測定した。値が低いほど優れた導通性を示す。結果を表1に示す。
Figure 0005143045
1 微細構造体
2 絶縁性基材
3 マイクロポア貫通孔
4 金属
4a、4b 突出部
5 ポリマー層
6 絶縁性基材の厚み
7 マイクロポア貫通孔間の幅
8 マイクロポア貫通孔の直径
9 マイクロポア貫通孔の中心間距離(ピッチ)
10 電子部品
11 接合配線部
101、102、104、105、107、108 マイクロポア
103、106、109 円

Claims (6)

  1. 1×106〜1×1010/mm2の密度で、孔径10〜500nmのマイクロポア貫通孔を有する絶縁性基材よりなる微細構造体であって、該マイクロポア貫通孔内部に、充填率30%以上で金属が充填され、且つ、該絶縁性基材の少なくとも一方の表面上にポリマーよりなる層が設けられており、
    前記マイクロポア貫通孔について下記式(i)により定義される規則化度が50%以上である微細構造体。
    規則化度(%)=B/A×100 (i)
    上記式(i)中、Aは、測定範囲におけるマイクロポア貫通孔の全数を表す。Bは、一のマイクロポア貫通孔の重心を中心とし、他のマイクロポア貫通孔の縁に内接する最も半径が短い円を描いた場合に、その円の内部に上記一のマイクロポア貫通孔以外のマイクロポア貫通孔の重心を6個含むことになる上記一のマイクロポア貫通孔の測定範囲における数を表す。
  2. 前記絶縁性基材が、アルミニウムの陽極酸化により得られたアルミナ基材であることを特徴とする、請求項1に記載の微細構造体。
  3. 前記マイクロポア貫通孔に充填された前記金属が、前記絶縁性基材の表面に露出している、請求項1または2に記載の微細構造体。
  4. 前記マイクロポア貫通孔に充填された前記金属が、前記絶縁性基材の表面から突出している、請求項1または2に記載の微細構造体。
  5. (1)1×10 6 〜1×10 10 /mm 2 の密度で、孔径10〜500nmで、前記規則化度が50%以上であるマイクロポア貫通孔を有する絶縁性基材の一方の表面に空隙のない電極膜を形成する処理、
    (2)前記電極膜を用いた電解めっき処理による金属充填処理、および
    (3)ポリマー層形成処理
    を少なくともこの順に施すことを特徴とする、請求項1乃至4のいずれかに記載の微細構造体の製造方法。
  6. 複数の請求項1乃至4のいずれかに記載の微細構造体が、ポリマーよりなる層によって連結された構造体。
JP2009028496A 2008-07-09 2009-02-10 微細構造体およびその製造方法 Active JP5143045B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009028496A JP5143045B2 (ja) 2008-07-09 2009-02-10 微細構造体およびその製造方法
PCT/JP2009/062350 WO2010004981A1 (ja) 2008-07-09 2009-07-07 微細構造体およびその製造方法
US13/003,231 US20110117357A1 (en) 2008-07-09 2009-07-07 Microstructure, and method for production thereof
CN2009801266211A CN102089833A (zh) 2008-07-09 2009-07-07 微细结构体及其制备方法
KR1020117000278A KR20110033838A (ko) 2008-07-09 2009-07-07 미세 구조체 및 그 제조 방법
EP09794425.0A EP2299452A4 (en) 2008-07-09 2009-07-07 Microstructure, and method for production thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008179013 2008-07-09
JP2008179013 2008-07-09
JP2008208936 2008-08-14
JP2008208936 2008-08-14
JP2009028496A JP5143045B2 (ja) 2008-07-09 2009-02-10 微細構造体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010067589A JP2010067589A (ja) 2010-03-25
JP5143045B2 true JP5143045B2 (ja) 2013-02-13

Family

ID=41507094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028496A Active JP5143045B2 (ja) 2008-07-09 2009-02-10 微細構造体およびその製造方法

Country Status (6)

Country Link
US (1) US20110117357A1 (ja)
EP (1) EP2299452A4 (ja)
JP (1) JP5143045B2 (ja)
KR (1) KR20110033838A (ja)
CN (1) CN102089833A (ja)
WO (1) WO2010004981A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
TWI545374B (zh) * 2012-08-16 2016-08-11 鴻海精密工業股份有限公司 液晶顯示模組及其製造方法
CN104951156A (zh) * 2014-03-31 2015-09-30 宸盛光电有限公司 电容式触控装置
WO2016006660A1 (ja) * 2014-07-11 2016-01-14 富士フイルム株式会社 異方導電性部材および多層配線基板
JP6412587B2 (ja) * 2014-12-19 2018-10-24 富士フイルム株式会社 多層配線基板
US9786634B2 (en) * 2015-07-17 2017-10-10 National Taiwan University Interconnection structures and methods for making the same
KR102110258B1 (ko) 2016-02-29 2020-05-13 후지필름 가부시키가이샤 이방 도전성 접합 부재, 반도체 디바이스, 반도체 패키지 및 반도체 디바이스의 제조 방법
CN110114517B (zh) * 2016-08-17 2022-12-13 席勒斯材料科学有限公司 在轻合金上生成薄功能涂层的方法
JP6600285B2 (ja) * 2016-08-31 2019-10-30 富士フイルム株式会社 多層配線基板の製造方法
DE102018207127A1 (de) 2017-05-11 2018-11-15 Schweizer Electronic Ag Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte
CN110582895B (zh) * 2017-05-18 2022-01-14 信越聚合物株式会社 电连接器及其制造方法
US11139262B2 (en) 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
CN115125596B (zh) * 2021-03-24 2024-06-14 中国科学院苏州纳米技术与纳米仿生研究所 表面处理方法及应用
JP2023013811A (ja) 2021-07-16 2023-01-26 富士フイルム株式会社 構造体の製造方法
WO2024006162A1 (en) * 2022-06-27 2024-01-04 Swift Bridge Technologies (M) Sdn Bhd Conductive polymeric material and cable therewith

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2708655A (en) 1955-05-17 Electrolytic polishing of aluminum
AU588925B2 (en) * 1985-11-06 1989-09-28 Minnesota Mining And Manufacturing Company Anisotropically conductive polymeric matrix
DE3842611C1 (ja) * 1988-12-17 1990-02-22 Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe, De
JP2796865B2 (ja) 1989-12-11 1998-09-10 キヤノン株式会社 電気的接続部材の製造方法
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JP3714507B2 (ja) 1996-08-26 2005-11-09 日本電信電話株式会社 多孔性陽極酸化アルミナ膜の作製方法
EP0931859B1 (en) * 1996-08-26 2008-06-04 Nippon Telegraph And Telephone Corporation Method of manufacturing porous anodized alumina film
JP2000012619A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 異方導電性フィルム
JP4532634B2 (ja) * 1998-12-25 2010-08-25 キヤノン株式会社 細孔の製造方法
JP2002134570A (ja) 2000-10-20 2002-05-10 Japan Electronic Materials Corp プローブカード及びそれに用いられる異方性導電シートの製造方法
JP4647812B2 (ja) 2001-03-23 2011-03-09 財団法人神奈川科学技術アカデミー 陽極酸化ポーラスアルミナの製造方法
JP2003129288A (ja) 2001-10-16 2003-05-08 Canon Inc 細孔構造体及びその製造方法
JP3886401B2 (ja) * 2002-03-25 2007-02-28 ソニーケミカル&インフォメーションデバイス株式会社 接続構造体の製造方法
JP2004143524A (ja) * 2002-10-24 2004-05-20 Matsushita Electric Ind Co Ltd 柱状導電体群の製造方法
ATE419661T1 (de) * 2003-09-09 2009-01-15 Nitto Denko Corp Anisotrop-leitender film , herstellungs- und gebrauchsverfahren
JP2005085634A (ja) 2003-09-09 2005-03-31 Nitto Denko Corp 異方導電性フィルムおよびその製造方法
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
JP2006124827A (ja) 2004-10-01 2006-05-18 Canon Inc ナノ構造体の製造方法
EP1715085B1 (en) * 2005-04-18 2013-04-03 FUJIFILM Corporation Method for producing anodized structure
JP2007204802A (ja) 2006-01-31 2007-08-16 Fujifilm Corp 構造体の製造方法
JP4824430B2 (ja) 2006-02-28 2011-11-30 富士フイルム株式会社 ナノ構造体の製造方法
JP4800799B2 (ja) 2006-02-28 2011-10-26 富士フイルム株式会社 微細構造体の製造方法および微細構造体
JP2007231405A (ja) 2006-03-03 2007-09-13 Osaka Industrial Promotion Organization 規則化ナノホール構造を有するアルミニウムの製造方法
JP2007238988A (ja) 2006-03-07 2007-09-20 Fujifilm Corp 微細構造体の製造方法および微細構造体
US8063486B2 (en) * 2006-05-15 2011-11-22 Panasonic Corporation Circuit board, method for manufacturing the same, and semiconductor device
JP4812686B2 (ja) * 2006-05-15 2011-11-09 パナソニック株式会社 回路基板とその製造方法及び半導体装置

Also Published As

Publication number Publication date
EP2299452A4 (en) 2017-08-02
KR20110033838A (ko) 2011-03-31
EP2299452A1 (en) 2011-03-23
WO2010004981A1 (ja) 2010-01-14
US20110117357A1 (en) 2011-05-19
CN102089833A (zh) 2011-06-08
JP2010067589A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
JP5143045B2 (ja) 微細構造体およびその製造方法
JP5164878B2 (ja) 異方導電性部材およびその製造方法
JP5043617B2 (ja) 異方導電性部材およびその製造方法
JP5145110B2 (ja) 異方導電性接合パッケージの製造方法
JP2009283431A (ja) 微細構造体およびその製造方法
US20110043239A1 (en) Probe card
JP2009224146A (ja) 異方性導電性部材を有する積層板とその製造方法
JP2009132974A (ja) 微細構造体
JP5253972B2 (ja) 構造体およびその製造方法
WO2017057150A1 (ja) 金属充填微細構造体の製造方法
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP5435484B2 (ja) 金属充填微細構造体の製造方法
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
JP5523941B2 (ja) 金属充填微細構造体の製造方法
JP5139906B2 (ja) 微細構造体およびその製造方法
JP2009244244A (ja) プローブカード
JP5043691B2 (ja) 金属充填微細構造体の製造方法ならびに金属充填微細構造体および異方導電性部材
JP2009287115A (ja) 電解めっき方法およびそれを用いた金属充填微細構造体の製造方法
JP5693637B2 (ja) 微細構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5143045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250