KR20110033838A - 미세 구조체 및 그 제조 방법 - Google Patents

미세 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20110033838A
KR20110033838A KR1020117000278A KR20117000278A KR20110033838A KR 20110033838 A KR20110033838 A KR 20110033838A KR 1020117000278 A KR1020117000278 A KR 1020117000278A KR 20117000278 A KR20117000278 A KR 20117000278A KR 20110033838 A KR20110033838 A KR 20110033838A
Authority
KR
South Korea
Prior art keywords
micropore
microstructure
treatment
hole
preferable
Prior art date
Application number
KR1020117000278A
Other languages
English (en)
Inventor
유스케 하타나카
신야 스즈키
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20110033838A publication Critical patent/KR20110033838A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/24997—Of metal-containing material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y10T428/24998—Composite has more than two layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

본 발명의 목적은 경시 안정성이 우수하고, 열 압착에 의한 접합을 간편하면서 또한 높은 접합 강도로 실시할 수 있는 미세 구조체의 제공이다. 본 발명의 미세 구조체는 1×106 ∼ 1×1010/㎟ 의 밀도이며, 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공을 갖는 절연성 기재로 이루어지는 미세 구조체로서, 그 마이크로포어 관통공 내부에, 충전율 30 ％ 이상으로 금속이 충전되고, 또한, 그 절연성 기재의 적어도 일방의 표면 상에 폴리머로 이루어지는 층이 형성되어 있는 것을 특징으로 하는 미세 구조체이다.

Description

미세 구조체 및 그 제조 방법{MICROSTRUCTURE, AND METHOD FOR PRODUCTION THEREOF}
본 발명은, 미세 구조체에 관한 것이다. 더욱 구체적으로는 경시 (經時) 안정성이 우수하고, 열 압착에 의한 접합을 간편하면서 또한 높은 접합 강도로 실시할 수 있는 이방 도전성 부재로서 사용하기에 적합한, 마이크로포어 관통공을 갖는 절연성 기재로 이루어지는 미세 구조체 및 그 제조 방법에 관한 것이다.
이방 도전성 부재는 반도체 소자 등의 전자 부품과 회로 기판 사이에 삽입되어, 가압하는 것만으로 전자 부품과 회로 기판 사이의 전기적 접속이 얻어지기 때문에, 반도체 소자 등의 전자 부품 등의 접속 부재 및 기능 검사를 실시할 때의 검사용 커넥터 등, 널리 사용되고 있는 것 이외에 광 전송 소재의 용도로서도 응용을 기대할 수 있어 주목도가 높은 부재이다.
특히 반도체 소자 등의 전자 접속 부재는 그 다운 사이징화가 현저하고, 종래의 와이어 본딩과 같은 직접 배선 기판을 접속하는 방식으로는 접속의 안정성을 충분히 보증할 수 없다. 이것 대신에 최근 주목받고 있는 것이 이방 도전성 부재로서, 절연 소재의 피막 중에 도전성 부재가 관통 임립 (林立) 한 타입이나, 금속구를 배치한 타입의 것이 주목받고 있다.
또, 검사용 커넥터는 반도체 소자 등의 전자 부품을 회로 기판에 실장한 후에 기능 검사를 실시하면, 전자 부품이 불량인 경우에, 회로 기판도 함께 처분받게 되어, 금액적인 손실이 커진다는 문제를 회피하기 위함이다.
즉, 반도체 소자 등의 전자 부품을, 실장시와 동일한 포지션에서 회로 기판에 이방 도전성 부재를 통해 접촉시켜 기능 검사를 실시함으로써, 전자 부품을 회로 기판 상에 실장하지 않고, 기능 검사를 실시할 수 있어, 상기 문제를 회피할 수 있다.
이러한 이방 도전성 부재로서 특허문헌 1 에는 「접착성 절연 재료로 이루어지는 필름 기판 중에, 도전성 재료로 이루어지는 복수의 도통로가, 서로 절연된 상태에서, 그리고 그 필름 기판을 두께 방향으로 관통한 상태에서 배치되고, 필름 기판의 길이 방향과 평행한 도통로의 단면에서의 형상의 외주 (外周) 상의 2 점 사이의 최대 길이의 평균이 10 ∼ 30 μm 이며, 인접하는 도통로의 간격이, 상기 최대 길이의 평균의 0.5 ∼ 3 배인 것을 특징으로 하는 이방 도전성 필름.」이 개시되어 있다.
또, 특허문헌 2 에는 「절연성 수지로 이루어지는 필름 기재 중에, 복수의 도통로가, 서로 절연되고, 그 필름 기재를 두께 방향으로 관통하고, 또한, 지그재그 배열로 배치되어 있는 이방 도전성 필름으로서, 도통로열 내의 도통로 사이 거리보다, 이웃하는 도통로열 사이에서의 도통로 사이 거리가 작은 것을 특징으로 하는 이방 도전성 필름.」이 개시되어 있다.
이러한 이방 도전성 필름의 제조 방법으로서 특허문헌 1 및 2 에는 이방 도전성 재료의 세선을 절연성 필름 상에 끼워 넣은 후, 가열 및 가압으로 일체화시키고, 두께 방향으로 스크라이브하는 방법이 개시되어 있다.
또, 특허문헌 3 에는 레지스트와 마스크를 사용하여 도전성 있는 기둥을 전주 (電鑄) 로 제작하고, 이것에 절연성 소재를 흘려 넣어 경화시킴으로써 이방 도전성 필름을 제조하는 방법이 검토되었다.
한편, 특허문헌 4 에는 「전기적 절연재로 이루어지는 유지체와 그 유지체 중에 서로 절연 상태로 구비된 복수의 도전 부재를 가지고, 상기 각 도전 부재의 일단이 상기 유지체의 일방의 면에서 노출되어 있고, 상기 각 도전 부재의 타단이 상기 유지체의 타방의 면에서 노출되어 있는 전기적 접속 부재를 제조하는 방법에 있어서,
기체와, 그 기체에 적층되어 형성되는 지점의 상기 유지체가 되는 절연층을 갖는 모재에 대해 상기 절연층측에서부터 고에너지 빔을 조사하고, 복수의 영역에 있어서 상기 절연층의 전부와 상기 기체의 일부를 제거하고, 상기 모재에 복수의 구멍을 형성하는 제 1 공정과,
형성된 복수의 구멍에, 상기 절연층의 면과 면일 또는 이 면에서 돌출시켜, 상기 도전 부재가 되는 도전 재료를 충전시키는 제 2 공정과, 상기 기체를 제거하는 제 3 공정을 갖는 것을 특징으로 하는 전기적 접속 부재의 제조 방법.」이 개시되어 있고, 절연층으로서 폴리이미드 수지, 에폭시 수지, 실리콘 수지 등의 각종 재질에 관한 검토도 이루어져 있다.
그런데, 최근, 반도체 소자 등의 전자 부품은, 고집적화가 한층 더 진행됨에 따라, 전극 (단자) 크기는 더 작아지고, 전극 (단자) 수는 더 증가되어 단자 사이의 거리도 더욱 좁아졌다. 또, 좁은 피치로 다수 배치되어 있는 각 단자의 표면이 본체 표면보다 안쪽으로 들어간 위치에 있는 표면 구조의 전자 부품도 나타났다.
그래서, 이와 같은 전자 부품에 대응할 수 있도록, 이방 도전성 부재에 있어서의 도통로도 그 외경 (굵기) 을 더 작게 하고, 또한, 좁은 피치로 배열시킬 필요가 생기고 있다.
그러나, 상기 특허문헌 1 ∼ 4 등에 기재되어 있는 이방 도전성 필름이나 전기적 접속 부재를 제조하는 방법에서는 도통로의 크기를 작게 하는 것은 매우 곤란하고, 좁은 피치이며 크기가 작은 도통로를 얻기 위해서, 도전성 부재를 높은 충전율로 충전시키는 것은 더욱 곤란하다.
따라서, 좁은 피치이며 크기가 작은 도통로를 얻기 위해서, 도전성 부재를 높은 충전율로 충전시키는 방법이 기대되고 있다.
또, 상기 서술한 바와 같은 이방성 도전 필름은 각종 배선 기판에 접합시킴으로써 사용된다. 일반적인 접합 방법으로서는 초음파에 의한 접합, 땜납 접합, 열 압착에 의한 금속 확산 접합 등을 들 수 있는데, 그 중에서도 더 간편한 접합 방법으로서는 열 압착 방식이 이용되고 있다. 열 압착에 의한 접합은, 그 강도를 금속끼리의 원자 확산에만 의존하고 있기 때문에, 강도가 약하다. 최근에는 언더필이라고 하는 보강제로 굳히는 방법이 일반적이지만, 접합 부분에 언더필을 스며들게 하는 방법이 번잡하기 때문에, 더 간편하며 접합 강도가 높은 열 압착 방법이 기대되고 있다.
또, 접합 소재 자체가 금속이기 때문에, 소재에 따라서는 자연 산화에 따른열화가 발생하는 경우도 있고, 경시 고저항화가 발생하는 문제가 있었다.
일본 공개특허공보 2000-012619호 일본 공개특허공보 2005-085634호 일본 공개특허공보 2002-134570호 일본 공개특허공보 평03-182081호
따라서, 본 발명은, 경시 안정성이 우수하고, 열 압착에 의한 접합을 간편하면서 또한 높은 접합 강도로 실시할 수 있고, 또, 도통로의 설치 밀도를 비약적으로 향상시키고, 고집적화가 한층 더 진행된 현재에도 반도체 소자 등의 전자 부품의 검사용 커넥터 등으로서 사용할 수 있는 좁은 피치에 대응된 이방 도전성 부재로서 사용 가능한, 마이크로포어 관통공을 갖는 절연성 기재로 이루어지는 미세 구조체 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는 상기 목적을 달성하기 위하여 예의 연구한 결과, 전해 도금 처리를 실시함으로써 절연성 기재에 형성된 마이크로포어 관통공 내에 금속을 충전시키고, 또한 그 절연성 기재의 표면에 폴리머로 이루어지는 층을 형성함으로써, 열 압착에 의한 접합 강도가 향상되고, 또한 접합도 비약적으로 간이화되는 것을 찾아내어, 본 발명을 완성시켰다.
즉, 본 발명은, 이하의 (i) ∼ (vii) 를 제공한다.
(i) 1×106 ∼ 1×1010/㎟ 의 밀도이며, 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공을 갖는 절연성 기재로 이루어지는 미세 구조체로서, 그 마이크로포어 관통공 내부에, 충전율 30 ％ 이상으로 금속이 충전되고, 또한, 그 절연성 기재의 적어도 일방의 표면 상에 폴리머로 이루어지는 층이 형성되어 있는 것을 특징으로 하는 미세 구조체.
(ii) 상기 절연성 기재가, 알루미늄의 양극 산화에 의해 얻어진 알루미나 기재인 것을 특징으로 하는 상기 (i) 에 기재된 미세 구조체.
(iii) 상기 마이크로포어 관통공에 대해서 하기 식 (1) 에 의해 정의되는 규칙화도가 50 ％ 이상인 상기 (i) 또는 (ii) 에 기재된 미세 구조체.
규칙화도 (％) ＝ B/A×100 (1)
상기 식 (1) 중, A 는 측정 범위에서의 마이크로포어 관통공의 전체수를 나타낸다. B 는 하나의 마이크로포어 관통공의 무게중심 (重心) 을 중심 (中心) 으로 하고, 다른 마이크로포어 관통공의 가장자리에 내접되는 가장 반경이 짧은 원을 그린 경우에, 그 원의 내부에 상기 하나의 마이크로포어 관통공 이외의 마이크로포어 관통공의 무게중심을 6 개 포함하게 되는 상기 하나의 마이크로포어 관통공의 측정 범위에서의 수를 나타낸다.
(iv) 상기 마이크로포어 관통공에 충전된 상기 금속이 상기 절연성 기재의 표면에 노출되어 있는 상기 (i) ∼ (iii) 중 어느 하나에 기재된 미세 구조체.
(v) 상기 마이크로포어 관통공에 충전된 상기 금속이 상기 절연성 기재의 표면으로부터 돌출되어 있는 상기 (i) ∼ (iii) 중 어느 하나에 기재된 미세 구조체.
(vi) (1) 1×106 ∼ 1×1010/㎟ 의 밀도이며, 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공을 갖는 절연성 기재의 일방의 표면에 공극이 없는 전극막을 형성하는 처리,
(2) 상기 전극막을 사용한 전해 도금 처리에 의한 금속 충전 처리, 및
(3) 폴리머층 형성 처리
를 적어도 이 순서로 실시하는 것을 특징으로 하는 상기 (i) ∼ (v) 중 어느 하나에 기재된 미세 구조체의 제조 방법.
(vii) 복수의 상기 (i) ∼ (v) 중 어느 하나에 기재된 미세 구조체가 폴리머로 이루어지는 층에 의해 연결된 구조체.
이하에 나타내는 바와 같이, 본 발명에 따르면, 경시 안정성이 우수하고, 열 압착에 의한 접합을 간편하면서 또한 높은 접합 강도로 실시할 수 있고, 도통로의 설치 밀도 및 도통로를 이루는 금속의 충전율을 비약적으로 향상시키고, 고집적화가 한층 더 진행된 현재에도 반도체 소자 등의 전자 부품의 검사용 커넥터 등으로서 사용할 수 있는 이방 도전성 부재에 적합한 미세 구조체 및 그 제조 방법을 제공할 수 있다.
도 1a, 도 1b 는 본 발명의 미세 구조체의 바람직한 실시양태의 일례를 나타낸 간략도로서, 도 1a 는 정면도, 도 1b 는 도 1a 의 절단면선 IB-IB 에서 본 단면도이다. 단, 도 1a, 도 1b 에서는 미세 구조체의 구성 중 폴리머층이 생략되어 있다.
도 2a ∼ 도 2c 는 본 발명의 미세 구조체의 바람직한 실시양태의 일례를 나타낸 간략도로서, 도 2a 는 도 1a 의 절단면선 IB-IB 에서 본 단면도이고, 도 2b 는 전자 부품과 미세 구조체를 열 압착에 의해 접합시키기 전의 상태를 나타낸 도면이고, 도 2c 는 미세 구조체와 전자 부품을 열 압착에 의해 접합시킨 후의 상태를 나타낸 도면이다.
도 3a, 도 3b 는 포어의 규칙화도를 산출하는 방법의 설명도이다.
도 4a ∼ 도 4d 는 본 발명의 제조 방법에 있어서의 금속 충전 처리 등의 일례를 설명하는 모식적인 단면도이다.
도 5a, 도 5b 는 실시예 1 에서 얻어진 미세 구조체의 간략도로서, 도 5a 는 정면도, 도 5b 는 도 1b 와 동일한 방향에서 본 단면도이다.
도 6a, 도 6b 는 실시예 7 에서 얻어진 구조체의 간략도로서, 도 6a 는 정면도, 도 6b 는 도 1b 와 동일한 방향에서 본 단면도이다.
부호의 설명
1 미세 구조체
2 절연성 기재
3 마이크로포어 관통공
4 금속
4a, 4b 돌출부
5 폴리머층
6 절연성 기재의 두께
7 마이크로포어 관통공 사이의 폭
8 마이크로포어 관통공의 직경
9 마이크로포어 관통공의 중심 간 거리 (피치)
10 전자 부품
11 접합 배선부
101, 102, 104, 105, 107, 108 마이크로포어
103, 106, 109 원
발명을 실시하기 위한 최선의 형태
이하에, 본 발명의 미세 구조체 및 그 제조 방법에 대해서 상세하게 설명한다.
본 발명의 미세 구조체는 1×106 ∼ 1×1010/㎟ 의 밀도이며, 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공을 갖는 절연성 기재로 이루어지는 미세 구조체로서, 그 마이크로포어 관통공 내부에, 충전율 30 ％ 이상으로 금속이 충전되고, 또한, 그 절연성 기재의 적어도 일방의 표면 상에 폴리머로 이루어지는 층 (폴리머층) 이 형성되어 있다.
도 1a, 도 1b 는 본 발명의 미세 구조체의 바람직한 실시양태의 일례를 나타낸 간략도로서, 도 1a 는 정면도, 도 1b 는 도 1a 의 절단면선 IB-IB 에서 본 단면도이다. 단, 도 1a, 도 1b 에서는 미세 구조체의 구성 요소 중, 폴리머층이 생략되어 있다. 도 2a 는 도 1a 와 동일한 도면이다. 단, 미세 구조체의 폴리머층이 도시되어 있다. 도 2b, 도 2c 는 미세 구조체를 이방 도전성 부재로서 사용하는 경우에, 그 미세 구조체와 전자 부품을 열 압착에 의해 접합시키는 순서를 나타낸 도면으로, 도 2b 는 열 압착에 의해 접합시키기 전의 상태를 나타내고 있고, 도 2c 는 열 압착에 의해 접합시킨 후의 상태를 나타내고 있다.
도 1a, 도 1b 에 나타내는 바와 같이, 본 발명의 미세 구조체 (1) 는, 마이크로포어 관통공 (3) 을 갖는 절연성 기재 (2) 로 이루어지고, 그 마이크로포어 관통공 (3) 에는 금속 (4) 이 충전되어 있다. 본 발명의 미세 구조체 (1) 를 이방 도전성 부재로서 사용하는 경우, 금속 (4) 이 충전된 마이크로포어 관통공 (3) 이 그 이방 도전성 부재의 도통로를 이룬다.
본 발명의 미세 구조체를 이방 도전성 부재로서 사용하는 경우, 마이크로포어 관통공 (3) 에 충전된 금속 (4) 이, 절연성 기재 (2) 의 일방의 표면에서 노출되고, 또한, 절연성 기재 (2) 의 타방의 표면에서 노출된 상태가 되는 것이 필요하다. 바꿔 말하면, 본 발명의 미세 구조체 (1) 를 이방 도전성 부재로서 사용하는 경우, 마이크로포어 관통공 (3) 에 충전된 금속 (4) 이, 절연성 기재 (2) 의 표면 (2a, 2b) 으로 노출된 상태가 되는 것이 필요하다. 단, 도 1b 에 나타내는 바와 같이, 마이크로포어 관통공 (3) 에 충전된 금속 (4) 이 절연성 기재 (2) 의 표면 (2a, 2b) 으로부터 돌출된 상태 (4a, 4b) 가 되는 것이 바람직하다. 이하, 본 명세서에 있어서, 마이크로포어 관통공 (3) 에 충전된 금속 (4) 이 절연성 기재 (2) 의 표면 (2a, 2b) 으로부터 돌출되어 있는 경우에, 그 돌출된 부분 (도 1b 에 있어서는 부호 4a 및 4b 로 나타내는 부분) 을 「범프」라고 한다.
본 발명의 미세 구조체는 도 2a 에 나타내는 바와 같이, 절연성 기재 (2) 의 적어도 일방의 표면 상에 폴리머로 이루어지는 층 (폴리머층) (5) 이 형성되어 있다. 단, 도 2a 에 나타내는 바와 같이, 절연성 기재 (2) 의 양방의 표면 (2a, 2b) 상에 폴리머층 (5) 이 형성되어 있는 것이 바람직하다.
절연성 기재 (2) 의 적어도 일방의 표면 상에 폴리머층 (5) 이 형성되어 있음으로써, 도 2b, 도 2c 에 나타내는 바와 같이, 미세 구조체 (1) 와 전자 부품 (10) 을 열 압착에 의해 접합시킬 때, 더욱 구체적으로는 미세 구조체 (1) 의 범프 (4a, 4b) 와, 전자 부품 (10) 의 접합 배선부 (11) 를 열 압착에 의해 접합시킬 때에, 그 폴리머층 (5) 이 접합을 보강시킨다. 이로써, 전자 부품과의 접합 강도가 향상되는 것으로 볼 수 있다. 또, 폴리머층 (5) 이 접합을 보강시키기 때문에, 언더필의 사용이 불필요해지고, 열 압착에 의해 접합을 더 간편하게 행할 수 있다.
다음으로, 미세 구조체의 각 구성 요소에 대해서 재료, 치수 등에 대해 설명한다.
[절연성 기재]
본 발명의 미세 구조체 (1) 를 구성하는 절연성 기재 (2) 는 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공 (3) 을 1×106 ∼ 1×1010/㎟ 의 밀도로 갖는다. 여기서, 절연성 기재는 종래 공지된 이방 도전성 필름 등을 구성하는 절연성 기재 (예를 들어, 열가소성 엘라스토머 등) 와 동일한 정도의 전기 저항률 (1014Ωㆍcm) 을 갖는 것이면 된다.
절연성 기재는 상기를 만족시키는 한 특별히 한정되지 않지만, 원하는 구멍 직경을 갖는 독립된 마이크로포어 관통공 (3) 이 얻어지고, 또한, 높은 애스펙트비의 마이크로포어 관통공 (3) 이 얻어지기 때문에, 금속의 양극 산화에 의해 형성되는 산화 피막이 바람직하고, 그 중에서도 치수 안정성이 양호하고, 비교적 저렴하기 때문에 알루미늄의 양극 산화에 의해 얻어지는 알루미나 기재가 특히 바람직하다.
또, 본 발명의 미세 구조체 (1) 에 있어서, 금속 (4) 이 충전되는 마이크로포어 관통공 (3) 은, 절연성 기재 (2) 에 의해 서로 절연된 상태에서 존재하는 것이지만, 그 밀도는 1×106 ∼ 1×1010/㎟ 이다.
마이크로포어 관통공 (3) 의 밀도가 이 범위에 있음으로써, 본 발명의 미세 구조체는 고집적화가 한층 더 진행된 현재에도 반도체 소자 등의 전자 부품의 검사용 커넥터 등으로서 사용할 수 있다. 한편, 마이크로포어 관통공 (3) 의 밀도가 이 범위를 상회하면, 임피던스 특성에 의해 이방 도전성을 유지하기 어려워지는 경우가 있다.
마이크로포어 관통공 (3) 의 밀도가, 2×106 ∼ 8×109/㎟ 인 것이 바람직하고, 5×106 ∼ 5×109/㎟ 인 것이 더욱 바람직하다.
본 발명의 미세 구조체 (1) 에 있어서, 마이크로포어 관통공 (3) 의 구멍 직경 (도 1b 에 있어서는 부호 8 로 나타내는 부분) 이 10 ∼ 500 nm 이다.
마이크로포어 관통공 (3) 의 구멍 직경이 이 범위이면, 전기 신호를 흘려 보냈을 때에 충분한 응답을 얻을 수 있기 때문에, 본 발명의 미세 구조체 (1) 를 전자 부품의 검사용 커넥터로서 바람직하게 사용할 수 있다.
마이크로포어 관통공 (3) 의 구멍 직경은 20 ∼ 400 nm 인 것이 바람직하고, 40 ∼ 200 nm 인 것이 더욱 바람직하고, 50 ∼ 100 nm 인 것이 더욱 바람직하다.
본 발명의 미세 구조체 (1) 를 구성하는 절연성 기재 (2) 는 마이크로포어 관통공 (3) 에 대해서 하기 식 (i) 에 의해 정의되는 규칙화도가 50 ％ 이상인 것이, 마이크로포어 관통공의 밀도를 높일 수 있기 때문에 바람직하다.
규칙화도 (％) ＝ B/A×100 (i)
상기 식 (i) 중, A 는 측정 범위에서의 마이크로포어 관통공의 전체 수를 나타낸다. B 는 하나의 마이크로포어 관통공의 무게중심을 중심으로 하고, 다른 마이크로포어 관통공의 가장자리에 내접되는 가장 반경이 짧은 원을 그린 경우에, 그 원의 내부에 상기 하나의 마이크로포어 관통공 이외의 마이크로포어 관통공의 무게중심을 6 개 포함하게 되는 상기 하나의 마이크로포어 관통공의 측정 범위에서의 수를 나타낸다.
도 3a, 도 3b 는 마이크로포어 관통공의 규칙화도를 산출하는 방법의 설명도이다. 도 3a, 도 3b 를 이용하여, 상기 식 (1) 을 더욱 구체적으로 설명한다.
도 3a 에 나타낸 마이크로포어 관통공 (101) 은, 마이크로포어 관통공 (101) 의 무게중심을 중심으로 하고, 다른 마이크로포어 관통공의 가장자리에 내접되는 가장 반경이 짧은 원 (103) (마이크로포어 관통공 (102) 에 내접되어 있다.) 을 그린 경우에, 원 (103) 의 내부에 마이크로포어 관통공 (101) 이외의 마이크로포어 관통공의 무게중심을 6 개 포함하고 있다. 따라서, 마이크로포어 관통공 (101) 은 B 에 산입된다.
도 3b 에 나타낸 마이크로포어 관통공 (104) 은 마이크로포어 관통공 (104) 의 무게중심을 중심으로 하고, 다른 마이크로포어 관통공의 가장자리에 내접되는 가장 반경이 짧은 원 (106) (마이크로포어 관통공 (105) 에 내접되어 있다.) 을 그린 경우에, 원 (106) 의 내부에 마이크로포어 관통공 (104) 이외의 마이크로포어 관통공의 무게중심을 5 개 포함하고 있다. 따라서, 마이크로포어 관통공 (104) 은 B 에 산입되지 않는다.
또, 도 3b 에 나타낸 마이크로포어 관통공 (107) 은, 마이크로포어 관통공 (107) 의 무게중심을 중심으로 하고, 다른 마이크로포어 관통공의 가장자리에 내접되는 가장 반경이 짧은 원 (109) (마이크로포어 관통공 (108) 에 내접되어 있다.) 을 그린 경우에, 원 (109) 의 내부에 마이크로포어 관통공 (107) 이외의 마이크로포어 관통공의 무게중심을 7 개 포함하고 있다. 따라서, 마이크로포어 관통공 (107) 은 B 에 산입되지 않는다.
본 발명의 미세 구조체 (1) 를 구성하는 절연성 기재 (2) 는 두께 (도 1b 에 있어서는 부호 6 으로 나타내는 부분) 가 30 ∼ 300 μm 인 것이 바람직하고, 50 ∼ 100 μm 인 것이 더욱 바람직하다. 절연성 기재의 두께가 이 범위이면, 절연성 기재의 취급성이 양호해진다.
또, 본 발명의 미세 구조체 (1) 를 구성하는 절연성 기재 (2) 에 있어서, 마이크로포어 관통공 (3) 사이의 폭 (도 1b 에 있어서는 부호 7 로 나타내는 부분)은, 10 nm 이상인 것이 바람직하고, 20 ∼ 100 nm 인 것이 더욱 바람직하고, 20 ∼ 50 nm 인 것이 더욱 더 바람직하다. 절연성 기재 (2) 에 있어서, 금속 (4) 이 충전되는 마이크로포어 관통공 (3) 사이의 폭이 이 범위이면, 절연성 기재 (2) 가 절연성의 격벽으로서 충분히 기능한다.
또, 본 발명의 미세 구조체 (1) 에 있어서, 인접하는 마이크로포어 관통공 (3) 의 중심 간 거리 (도 1a, 도 1b 에 있어서는 부호 9 로 나타내는 부분. 이하, 「피치」라고도 한다.) 는 20 ∼ 500 nm 인 것이 바람직하고, 40 ∼ 200 nm 인 것이 더욱 바람직하고, 50 ∼ 140 nm 인 것이 더욱 더 바람직하다. 피치가 이 범위이면, 마이크로포어 관통공 (3) 의 직경과 마이크로포어 관통공 (3) 사이의 폭 (절연성 격벽 두께) 의 균형을 맞추기 쉽다.
[금속]
본 발명의 미세 구조체 (1) 에 있어서, 마이크로포어 관통공 (3) 에 충전되는 금속 (4) 은 전기 저항률이 103Ωㆍcm 이하인 금속이면 특별히 한정되지 않고, 그 구체예로서는 금 (Au), 은 (Ag), 구리 (Cu), 알루미늄 (Al), 마그네슘 (Mg), 니켈 (Ni), 몰리브덴 (Mo), 철 (Fe), 팔라듐 (Pd), 베릴륨 (Be), 레늄 (Re), 텅스텐 (W) 등이 바람직하게 예시된다. 이들 금속 중 어느 1 종을 마이크로포어 관통공 (3) 에 충전시켜도 되고, 이들 금속 중 2 종 이상의 합금을 마이크로포어 관통공 (3) 에 충전시켜도 된다.
그 중에서도, 전기 전도성의 관점에서, 구리, 금, 알루미늄, 니켈이 바람직하고, 구리, 금이 더욱 바람직하다.
또한, 비용 관점에서, 마이크로포어 관통공 (3) 내부에 충전되는 금속 (4) 으로는 금 이외의 재료 (예를 들어, 구리) 를 사용하고, 절연성 기재 (2) 의 양면으로부터 노출된 면이나 돌출된 면 (이하, 「단면」이라고도 한다.) 의 표면만이 금으로 형성되는 것이 더욱 바람직하다.
도 1a, 도 1b 에 나타낸 미세 구조체 (1) 에서는 절연성 기재 (2) 에 존재하는 모든 마이크로포어 관통공 (3) 에 금속 (4) 이 충전되어 있지만, 본 발명의 미세 구조체 (1) 에 있어서, 절연성 기재 (2) 에 존재하는 모든 마이크로포어 관통공 (3) 에 금속 (4) 이 충전되어 있는 것은 반드시 요구되지 않는다. 단, 본 발명의 미세 구조체 (1) 에 있어서, 절연성 기재 (2) 에 존재하는 마이크로포어 관통공 (3) 에 차지하는 금속 (4) 이 충전되어 있는 마이크로포어 관통공 (3) 의 비율, 즉, 금속 (4) 의 충전율이 30 ％ 이상이다.
여기서 금속 (4) 의 충전율은, 절연성 기재 (2) 의 표면을 SEM 으로 관찰하고, 시야 내에서의 전체 마이크로포어 관통공 (3) 의 수에 대한, 금속 (4) 이 충전되어 있는 마이크로포어 관통공 (3) 의 수를 비율 계산함으로써 구할 수 있다.
본 발명의 미세 구조체 (1) 를 이방 도전성 부재로서 사용하는 경우, 절연성 기재 (2) 에 존재하는 마이크로포어 관통공 (3) 중에서, 금속 (4) 이 충전되어 있지 않은 것은, 도통로로서 기능할 수 없고, 이방 도전성 부재의 결함이 된다.
본 발명의 미세 구조체는 금속의 충전율이 30 ％ 이상이기 때문에, 이방 도전성 부재로서 사용한 경우에, 전자 부품 (10) 의 접합 배선부 (11) 의 크기가 적어도 1 μm 이상의 크기이면, 결함이 매우 적은 우수한 이방 도전성 부재가 된다. 또한, 전자 부품의 접합 배선부의 크기는 통상적으로 30 μm 이상이다.
본 발명의 미세 구조체는 금속의 충전율이 50 ％ 이상인 것이 바람직하고, 70 ％ 이상인 것이 더욱 바람직하다.
또한, 절연성 기재 (2) 에 존재하는 마이크로포어 관통공 (3) 중에서, 금속 (4) 이 충전되어 있지 않은 것에는 후술하는 폴리머층 형성 처리시에, 폴리머층 (5) 을 이루는 폴리머가 충전되게 된다.
또, 본 발명의 미세 구조체 (1) 가 범프 (4a, 4b) 를 갖는 경우, 범프 (4a, 4b) 의 높이는 1 ∼ 1000 nm 인 것이 바람직하고, 5 ∼ 500 nm 인 것이 더욱 바람직하다. 범프 (4a, 4b) 의 높이가 이 범위이면, 전자 부품 (10) 의 접합 배선부 (11) 과의 접합성이 향상된다.
[폴리머층]
폴리머층 (5) 에 사용하는 폴리머의 종류는 특별히 한정되지 않는다. 폴리머층 (5) 에 사용하는 폴리머로는, 폴리에틸렌, 폴리프로필렌, 폴리-4-메틸펜텐, 에틸렌계 아이오노머 등의 아이오노머, 폴리염화비닐, 폴리염화비닐리덴, 아세트산 비닐 수지, ABS 수지, 폴리스티렌 수지, AS 수지, 메타크릴 수지, 폴리비닐알코올, EVA 수지, 셀룰로오스계 플라스틱, 폴리스티렌계, 폴리올레핀계, 폴리염화비닐계, 폴리우레탄계, 폴리에스테르계, 폴리아미드계 등의 열가소성 엘라스토머, 에폭시 수지, 불포화 폴리에스테르수지, 페놀 수지, 우레아ㆍ멜라민 수지, 폴리우레탄 수지, 실리콘 수지, 폴리아크릴 수지, 폴리아미드 수지, 폴리아세탈, 폴리카보네이트, 변성 폴리페닐렌에테르, 열가소성 폴리에스테르 수지, 폴리테트라플루오로에틸렌, 불소 수지, 폴리페닐렌술파이드, 폴리술폰, 비정질 폴리아릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에테르케톤, 액정 폴리에스테르, 폴리아미드이미드, 폴리이미드, 그 밖의 수퍼 엠플러 수지, 폴리머 알로이 등이 예시된다. 그 중에서도, 언더필제로서 일반적으로 사용되는 에폭시 수지가 바람직하다.
폴리머층 (5) 의 두께는, 미세 구조체 (1) 와 전자 부품 (10) 을 열 압착에 의해 접합시켰을 때의, 접합 강도와 도전성의 균형 면에서 결정되는데, 0.1 μm ∼ 5000 μm 가 바람직하고, 0.5 μm ∼ 3000 μm 가 더욱 바람직하고, 1 μm ∼ 1000 μm 가 특히 바람직하다.
도 2a, 도 2b 에 나타내는 바와 같이, 접합 배선부 (11) 를 갖는 전자 부품 (10) 과 열 압착에 의해 접합시키기 전의 미세 구조체 (1) 에서는 범프 (4a, 4b) 가 폴리머층 (5) 에 의해 덮힌 상태로 되어 있다. 이러한 구성으로 함으로써, 열 압착에 의해 접합시키기 전에, 범프 (4a, 4b) 를 구성하는 금속이 자연 산화되어 열화되는 것이나, 손상되는 것을 방지할 수 있다.
접합 배선부 (11) 를 갖는 전자 부품 (10) 과 열 압착에 의해 접합시킬 때에는 도 2b 에 나타낸 화살표 방향의 힘이 가해지기 때문에, 폴리머층 (5) 이 압축되어, 도 2c 에 나타내는 바와 같이, 범프 (4a, 4b) 가 노출된 상태에서 전자 부품 (10) 의 접합 배선부 (11) 와 접합시킬 수 있다.
미세 구조체가 범프를 갖지 않고, 마이크로포어 관통공 (3) 에 충전된 금속 (4) 이, 절연성 기재 (2) 의 표면 (2a, 2b) 으로 노출된 상태로 되어 있는 경우에는 접합 배선부 (11) 가 돌출된 구조를 갖는 전자 부품 (10) 을 사용하면 된다. 이 경우, 접합 배선부 (11) 를 갖는 전자 부품 (10) 과 열 압착에 의해 접합시킬 때에, 도 2b 에 나타낸 화살표 방향의 힘이 가해져, 폴리머층 (5) 이 압축됨으로써, 절연성 기재 (2) 의 표면 (2a, 2b) 으로 노출된 금속 (4) 과 전자 부품 (10) 의 접합 배선부 (11) 를 접합시킬 수 있다.
또, 상기 서술한 폴리머층 (5) 은 접합 강도를 더욱 향상시키는 관점에서, 도통 소재를 함유하고 있어도 된다. 여기서, 도통 소재란, 전기 전도성을 가지며, 폴리머층 (5) 에 함유시킴으로써 그 폴리머층 (5) 에서의 도통에 기여하는 물질이다. 도통 소재는 전기 전도성을 갖는 한 특별히 한정되지 않지만 금속 소재인 것이 바람직하고, 전기 전도성이 우수하기 때문에, 구리, 금, 알루미늄, 니켈이 더욱 바람직하고, 구리, 금이 특히 바람직하다.
폴리머층 (5) 에 도통 소재를 함유시키는 경우, 미세 구조체 (1) 와 전자 부품 (10) 을 열 압착에 의해 접합시켰을 때에, 그 폴리머층 (5) 에서 이방 도전성 (깊이 방향으로는 도통되지만, 수평 방향으로는 도통되지 않는 성질) 을 발휘시키기 위해, 상기 도통 소재는 서로 독립된 입자 형상, 또는 깊이 방향에 대하여 기둥 형상인 것이 바람직하다.
도통 소재의 크기는 확실한 이방 도전성을 기능시키는 관점에서, 입자 형상의 경우, 입자경은, 0.005 μm ∼ 500 μm 가 바람직하고, 0.01 μm ∼ 100 μm 가 더욱 바람직하고, 0.02 μm ∼ 50 μm 가 특히 바람직하다. 또 기둥 형상인 경우, 직경의 크기는 5 nm ∼ 500 μm 가 바람직하고, 10 nm ∼ 100 μm 가 더욱 바람직하고, 20 nm ∼ 50 μm 가 특히 바람직하고, 길이로서는 0.1 μm ∼ 5000 μm 가 바람직하고, 0.5 μm ∼ 3000 μm 가 더욱 바람직하고, 1 μm ∼ 1000 μm 가 특히 바람직하다.
또, 도통 소재의 함유량으로는 확실한 이방 도전성을 기능시키는 관점에서, 폴리머층 (5) 을 구성하는 폴리머 재료에 대한 체적비로 1 ∼ 70 ％ 가 바람직하고, 3 ∼ 50 ％ 가 더욱 바람직하고, 5 ∼ 30 ％ 가 특히 바람직하다.
본 발명의 미세 구조체는 이하에 서술하는 본 발명의 미세 구조체의 제조 방법 (이하, 간단히 「본 발명의 제조 방법」이라고도 한다.) 에 의해 제조할 수 있다.
본 발명의 제조 방법은,
(1) 1×106 ∼ 1×1010/㎟ 의 밀도이며, 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공을 갖는 절연성 기재의 일방의 표면에 공극이 없는 전극막을 형성하는 처리 (전극막 형성 처리),
(2) 전해 도금 처리에 의한 금속 충전 처리 (금속 충전 처리), 및
(3) 폴리머층 형성 처리
를 적어도 이 순서로 실시함으로써, 본 발명의 미세 구조체를 제조하는 미세 구조체의 제조 방법이다.
마이크로포어 관통공을 갖는 절연성 기재는 상기한 바와 같이 알루미늄의 양극 산화에 의해 얻어지는 알루미나 기재가 바람직하다.
마이크로포어 관통공을 갖는 절연성 기재로서 알루미늄의 양극 산화에 의한 알루미나 기재를 사용하는 경우, 알루미늄 기판에, 적어도,
(A) 양극 산화에 의해, 마이크로포어를 갖는 산화 피막을 형성하는 처리 (양극 산화 처리), 및
(B) 상기 (A) 처리에서 얻어진 산화 피막으로부터 알루미늄을 제거하는 처리 (알루미늄 제거 처리),
(C) 상기 (B) 처리에서 알루미늄이 제거된 산화 피막에 존재하는 마이크로포어를 관통화시키는 처리 (관통화 처리) 를 이 순서로 실시함으로써 얻을 수 있다.
다음으로, 상기 순서에서 마이크로포어 관통공을 갖는 절연성 기재를 제조할 때에 사용되는 알루미늄 기판 및 그 알루미늄 기판에 실시하는 각 처리에 대해서 상세히 서술한다.
[알루미늄 기판]
알루미늄 기판은, 특별히 한정되지 않고, 그 구체예로서는 순알루미늄판; 알루미늄을 주성분으로 하고 미량의 이(異)원소를 함유하는 합금판; 저순도 알루미늄 (예를 들어, 리사이클 재료) 에 고순도 알루미늄을 증착시킨 기판; 실리콘 웨이퍼, 석영, 유리 등의 표면에 증착, 스퍼터 등의 방법으로 고순도 알루미늄을 피복시킨 기판; 알루미늄을 라미네이트한 수지 기판 등을 들 수 있다.
본 발명에 있어서는 알루미늄 기판 중에서, 후술하는 양극 산화 처리를 실시하는 표면은, 알루미늄 순도가, 99.5 질량％ 이상인 것이 바람직하고, 99.9 질량％ 이상인 것이 더욱 바람직하고, 99.99 질량％ 이상인 것이 더욱 더 바람직하다. 알루미늄 순도가 상기 범위이면, 마이크로포어의 독립성이 충분해지고, 그 마이크로포어를 관통화시켜 얻은 마이크로포어 관통공에 금속을 충전시켰을 때의 독립성이 유지되고, 본 발명의 미세 구조체를 이방 도전성 부재로서 사용한 경우에, 누설 전류 등의 영향이 없어지기 때문에 바람직하다.
또, 본 발명에 있어서는 알루미늄 기판 중에서, 후술하는 양극 산화 처리를 실시하는 표면은, 미리 탈지 처리 및 경면 마무리 처리가 실시되는 것이 바람직하고, 특히, 마이크로포어의 독립성을 향상시키는 관점에서, 열처리가 실시되는 것이 바람직하다.
<열처리>
열처리를 실시하는 경우에는 200 ∼ 350 ℃ 에서 30 초 ∼ 2 분 정도 실시하는 것이 바람직하다. 구체적으로는 예를 들어, 알루미늄 기판을 가열 오븐에 넣는 방법 등을 들 수 있다.
이와 같은 열처리를 실시함으로써, 후술하는 양극 산화 처리에 의해 생성되는 마이크로포어의 독립성이 향상된다.
또, 열처리 후의 알루미늄 기판은, 급속히 냉각시키는 것이 바람직하다. 냉각시키는 방법으로서는 예를 들어, 물 등에 직접 투입하는 방법 등을 들 수 있다.
<탈지 처리>
탈지 처리는 산, 알칼리, 유기 용제 등을 사용하여, 알루미늄 기판 표면에 부착된, 먼지, 기름, 수지 등의 유기 성분 등을 용해시켜 제거하고, 유기 성분을 원인으로 하는 후술하는 각 처리에서의 결함 발생을 방지하는 것을 목적으로 하여 실시된다.
탈지 처리로는 구체적으로는 예를 들어, 각종 알코올 (예를 들어, 메탄올 등), 각종 케톤 (예를 들어, 메틸에틸케톤 등), 벤진, 휘발유 등의 유기 용제를 상온에서 알루미늄 기판 표면에 접촉시키는 방법 (유기 용제법); 비누, 중성 세제 등의 계면 활성제를 함유하는 액을 상온에서부터 80 ℃ 까지의 온도에서 알루미늄 기판 표면에 접촉시키고, 그 후에 수세하는 방법 (계면 활성제법); 농도 10 ∼ 200 g/L 의 황산 수용액을 상온에서부터 70 ℃ 까지의 온도에서 알루미늄 기판 표면에 30 ∼ 80 초간 접촉시키고, 그 후에 수세하는 방법; 농도 5 ∼ 20 g/L 의 수산화나트륨 수용액을 상온에서 알루미늄 기판 표면에 30 초간 정도 접촉시키면서, 알루미늄 기판 표면을 음극으로 하고 전류 밀도 1 ∼ 10 A/d㎡ 의 직류 전류를 흘려보내어 전해시키고, 그 후에 농도 100 ∼ 500 g/L 의 질산 수용액을 접촉시켜 중화시키는 방법; 각종 공지된 양극 산화 처리용 전해액을 상온에서 알루미늄 기판 표면에 접촉시키면서, 알루미늄 기판 표면을 음극으로 하고 전류 밀도 1 ∼ 10 A/d㎡ 의 직류 전류를 흘려보내거나, 또는 교류 전류를 흘려보내어 전해시키는 방법; 농도 10 ∼ 200 g/L 의 알칼리 수용액을 40 ∼ 50 ℃ 에서 알루미늄 기판 표면에 15 ∼ 60 초간 접촉시키고, 그 후에 농도 100 ∼ 500 g/L 의 질산 수용액을 접촉시켜 중화시키는 방법; 경유, 등유 등에 계면 활성제, 물 등을 혼합시킨 유화액을 상온에서부터 50 ℃ 까지의 온도에서 알루미늄 기판 표면에 접촉시키고, 그 후에 수세하는 방법 (유화 탈지법); 탄산나트륨, 인산염류, 계면 활성제 등의 혼합액을 상온에서부터 50 ℃ 까지의 온도에서 알루미늄 기판 표면에 30 ∼ 180 초간 접촉시키고, 그 후에 수세하는 방법 (인산염법) 등을 들 수 있다.
이들 중에서, 알루미늄 표면의 지분을 제거할 수 있는 한편, 알루미늄의 용해가 거의 일어나지 않는 관점에서, 유기 용제법, 계면 활성제법, 유화 탈지법, 인산염법이 바람직하다.
또, 탈지 처리에는 종래 공지된 탈지제를 사용할 수 있다. 구체적으로는 예를 들어, 시판되고 있는 각종 탈지제를 소정 방법으로 이용함으로써 실시할 수 있다.
<경면 마무리 처리>
경면 마무리 처리는 알루미늄 기판 표면의 요철, 예를 들어, 알루미늄 기판을 압연할 때에 발생된 압연 줄무늬 등을 없애고, 전착법 등에 의한 봉공 (封孔) 처리의 균일성이나 재현성을 향상시키기 위해서 실시된다.
본 발명에 있어서, 경면 마무리 처리는 특별히 한정되지 않고, 종래 공지된 방법을 이용할 수 있다. 예를 들어, 기계 연마, 화학 연마, 전해 연마를 들 수 있다.
기계 연마로서는 예를 들어, 각종 시판되는 연마포로 연마하는 방법, 시판되는 각종 연마제 (예를 들어, 다이아몬드, 알루미나) 와 버프를 조합한 방법 등을 들 수 있다. 구체적으로는 연마제를 사용하는 경우, 사용하는 연마제를 성긴 입자에서 미세한 입자로 시간 경과에 따라 변경하여 실시하는 방법이 바람직하게 예시된다. 이 경우, 최종적으로 사용하는 연마제로는 #1500 인 것이 바람직하다. 이로써, 광택도를 50 ％ 이상 (압연 알루미늄인 경우, 그 압연 방향 및 폭 방향 모두 50 ％ 이상) 으로 할 수 있다.
화학 연마로서는 예를 들어, 「알루미늄 핸드북」, 제 6 판, (사) 일본 알루미늄 협회 편, 2001 년, p.164―165 에 기재되어 있는 각종 방법 등을 들 수 있다.
또, 인산-질산법, Alupol I 법, Alupol V 법, Alcoa R5 법, H3PO4-CH3COOH-Cu 법, H3PO4-HNO3-CH3COOH 법을 바람직하게 들 수 있다. 그 중에서도, 인산-질산법, H3PO4-CH3COOH-Cu 법, H3PO4-HNO3-CH3COOH 법이 바람직하다.
화학 연마에 의해, 광택도를 70 ％ 이상 (압연 알루미늄인 경우, 그 압연 방향 및 폭 방향 모두 70 ％ 이상) 으로 할 수 있다.
전해 연마로서는 예를 들어, 「알루미늄 핸드북」, 제 6 판, (사) 일본 알루미늄 협회 편, 2001 년, p.164―165 에 기재되어 있는 각종의 방법; 미국 특허 제2708655호 명세서에 기재되어 있는 방법; 「실무 표면 기술」, vol.33, No.3, 1986 년, p.32―38 에 기재되어 있는 방법 등을 바람직하게 들 수 있다.
전해 연마에 의해, 광택도를 70 ％ 이상 (압연 알루미늄인 경우, 그 압연 방향 및 폭 방향 모두 70 ％ 이상) 으로 할 수 있다.
이들 방법은, 적절히 조합하여 사용할 수 있다. 구체적으로는 예를 들어, 연마제를 성긴 입자에서 미세한 입자로 시간 경과에 따라 변경시키는 기계 연마를 실시하고, 그 후에 전해 연마를 실시하는 방법을 바람직하게 들 수 있다.
경면 마무리 처리에 의해, 예를 들어, 평균 표면 조도 Ra 0.1 μm 이하, 광택도 50 ％ 이상의 표면을 얻을 수 있다. 평균 표면 조도 Ra 는 0.03 μm 이하인 것이 바람직하고, 0.02 μm 이하인 것이 더욱 바람직하다. 또, 광택도는 70 ％ 이상인 것이 바람직하고, 80 ％ 이상인 것이 더욱 바람직하다.
또한, 광택도는 압연 방향에 수직인 방향에 있어서, JIS Z8741-1997 의 「방법3 60 도 경면 광택」의 규정에 준하여 구할 수 있는 정반사율이다. 구체적으로는 변각 광택도계 (예를 들어, VG-1D, 일본 전색 공업사 제조) 를 사용하여, 정반사율 70 ％ 이하인 경우에는 입반사 각도 60 도에서, 정반사율 70 ％ 를 초과하는 경우에는 입반사 각도 20 도에서 측정한다.
(A) 양극 산화 처리
(A) 처리에서는 알루미늄 기판을 양극 산화시킴으로써, 그 알루미늄 기판 표면에 마이크로포어를 갖는 산화 피막을 형성한다.
양극 산화 처리로는 종래 공지된 방법을 이용할 수 있다. 본 발명의 미세 구조체를 이방 도전성 부재로서 사용하는 경우, 마이크로포어의 독립성이 중요하기 때문에, 예를 들어, 일본 특허 제3,714,507호, 일본 공개특허공보 2002-285382호, 일본 공개특허공보 2006-124827호, 일본 공개특허공보 2007-204802호, 일본 공개특허공보 2007-231339호, 일본 공개특허공보 2007-231405호, 일본 공개특허공보 2007-231340호, 일본 공개특허공보 2007-231340호, 일본 공개특허공보 2007-238988호 등에 기재되어 있는 자기 규칙화법에 의한 양극 산화 처리가 바람직하다. 이들 처리는 각 특허 및 공보의 처리 조건으로 기재되어 있는 처리가 바람직하다.
또, 독립된 마이크로포어를 형성하는 그 밖의 방법으로서는 예를 들어 임프린트법 (돌기를 갖는 기판 또는 롤을 알루미늄판에 압접시키고 오목부를 형성하는, 전사법, 프레스 패터닝법) 을 이용하는 방법을 들 수 있다. 구체적으로는 복수의 돌기를 표면에 갖는 기판을 알루미늄 기판 표면에 가압하여 패임부를 형성시키는 방법을 들 수 있다. 예를 들어, 일본 공개특허공보 평10-121292호에 기재되어 있는 방법을 이용할 수 있다.
또, 알루미늄 기판 표면에 폴리스티렌구를 조밀 상태로 배열시키고, 그 위에서부터 SiO2 를 증착시킨 후, 폴리스티렌구를 제거하고, 증착된 SiO2 를 마스크로 하여 기판을 에칭하여 패임부를 형성시키는 방법도 들 수 있다.
또, 그 밖의 방법으로서 입자선법을 들 수 있다. 입자선법은, 알루미늄 기판 표면에 입자선을 조사하여 패임부를 형성시키는 방법이다. 입자선법은, 패임부의 위치를 자유롭게 제어할 수 있다는 이점을 갖는다.
입자선으로는 예를 들어, 하전 입자 빔, 집속 이온 빔 (FIB : Focused Ion Beam), 전자빔을 들 수 있다.
입자선법으로는 예를 들어, 일본 공개특허공보 2001-105400호에 기재되어 있는 방법을 이용할 수도 있다.
그 밖에, 블록 코폴리머법도 들 수 있다. 블록 코폴리머법은, 알루미늄 기판 표면에 블록 코폴리머층을 형성시키고, 열 어닐에 의해 블록 코폴리머층에 해도 (海島) 구조를 형성시킨 후, 도(島) 부분을 제거하여 패임부를 형성시키는 방법이다.
블록 코폴리머법으로서는 예를 들어, 일본 공개특허공보 2003-129288호에 기재되어 있는 방법을 이용할 수 있다.
그 밖에, 레지스트 패턴ㆍ노광ㆍ에칭법도 들 수 있다. 레지스트 패턴ㆍ노광ㆍ에칭법은, 포토리소그래피 또는 전자빔 리소그래피법에 의해 알루미늄 기판 표면에 레지스트막을 형성하고, 그 레지스트막에 노광 및 현상을 실시하고, 레지스트 패턴을 형성한 후 이것을 에칭함으로써, 알루미늄 기판 표면까지 관통된 패임부를 형성시키는 방법이다.
이와 같은 임프린트법, 입자선법, 블록 코폴리머법, 레지스트 패턴ㆍ노광ㆍ에칭법을 사용하는 경우에는 이들 처리로 알루미늄의 기판 표면에 전해 기점을 부여한 후에 양극 산화 처리함으로써, 알루미늄 기판 표면에 독립된 마이크로포어를 갖는 산화 피막을 형성할 수 있다.
(B) 알루미늄 제거 처리
(B) 처리에서는 상기 (A) 처리에서 얻어진 산화 피막으로부터, 알루미늄 기판을 용해시켜 제거한다.
알루미늄 기판의 용해에는 산화 피막 (알루미나) 은 용해되기 어려워, 알루미늄을 용해시키기 쉬운 처리액을 사용한다.
즉, 알루미늄 용해 속도 1 μm/분 이상, 바람직하게는 3 μm/분 이상, 더욱 바람직하게는 5 μm/분 이상 및, 산화 피막 (알루미나) 용해 속도 0.1 nm/분 이하, 바람직하게는 0.05 nm/분 이하, 더욱 바람직하게는 0.01 nm/분 이하의 조건을 갖는 처리액을 사용한다.
구체적으로는 알루미늄보다 이온화 경향이 낮은 금속 화합물을 적어도 1 종 함유하고, 또한, pH 가 4 이하 8 이상, 바람직하게는 3 이하 9 이상, 더욱 바람직하게는 2 이하 10 이상인 처리액을 사용한다.
이와 같은 처리액으로는 산화 피막 (알루미나) 은 용해되지 않고, 알루미늄을 용해시키는 액이면 특별히 한정되지 않지만, 예를 들어, 염화 수은, 브롬/메탄올 혼합물, 브롬/에탄올 혼합물, 왕수, 염산/염화구리 혼합물 등의 수용액 등을 들 수 있다.
농도로서는 0.01 ∼ 10 mol/L 가 바람직하고, 0.05 ∼ 5 mol/L 가 더욱 바람직하다.
처리 온도로서는 -10 ℃ ∼ 80 ℃ 가 바람직하고, 0 ℃ ∼ 60 ℃ 가 바람직하다.
알루미늄 기판의 용해는 상기 (A) 처리 후의 알루미늄 기판을 상기 서술한 처리액에 접촉시킴으로써 실시한다. 접촉시키는 방법은, 특별히 한정되지 않고, 예를 들어, 침지법, 스프레이법을 들 수 있다. 그 중에서도, 침지법이 바람직하다. 이 때의 접촉 시간으로는 10 초 ∼ 5 시간이 바람직하고, 1 분 ∼ 3 시간이 더욱 바람직하다.
알루미늄 기판의 용해 후의 산화 피막의 막두께는 1 ∼ 1000 μm 인 것이 바람직하고, 10 ∼ 500 μm 인 것이 더욱 바람직하다.
알루미늄 기판의 용해 후, 후술하는 순서로 마이크로포어를 관통화시키기 전에, 산화 피막을 수세 처리하는 것이 바람직하다. 수화에 따른 마이크로포어의 포어 직경의 변화를 억제시키기 위해, 수세 처리는 30 ℃ 이하에서 실시하는 것이 바람직하다.
(C) 관통화 처리
(C) 처리에서는 상기 (B) 처리에서 알루미늄 기판이 제거된 산화 피막에 대해서 산화 피막의 저부만을 제거함으로써, 산화 피막에 존재하는 마이크로포어를 관통화시킨다. 도 4a 는 이 처리에 의해 얻어지는 마이크로포어 관통공 (3) 을 갖는 산화 피막 (절연성 기재 (2)) 을 나타내고 있다.
이 처리는 산화 피막의 저부만을 산 수용액 또는 알칼리 수용액에 접촉시킴으로써 실시한다. 산화 피막의 저부가 제거됨으로써, 마이크로포어가 관통된다 (마이크로포어 관통공이 형성된다).
이 처리에 의해, 산화 피막에 존재하는 마이크로포어 중 70 ％ 이상이 관통하는 것이 바람직하고, 85 ％ 이상인 것이 더욱 바람직하고, 95 ％ 이상인 것이 더욱 더 바람직하다.
산화 피막 저부의 제거는 미리 pH 완충액에 침지시켜 마이크로포어에 의한 구멍의 개구측에서부터 구멍 내에 pH 완충액을 충전시킨 후에, 개구부의 반대면, 즉, 산화 피막의 저부에 산 수용액 또는 알칼리 수용액에 접촉시키는 방법으로 실시하는 것이 바람직하다.
이 처리에 산 수용액을 사용하는 경우에는 황산, 인산, 질산, 염산 등의 무기산 또는 이들 혼합물의 수용액을 사용하는 것이 바람직하다. 산 수용액의 농도는 1 ∼ 10 질량％ 인 것이 바람직하다. 산 수용액의 온도는 25 ∼ 40 ℃ 인 것이 바람직하다.
이 처리에 알칼리 수용액을 사용하는 경우에는 수산화나트륨, 수산화칼륨 및 수산화리튬으로 이루어지는 군에서 선택되는 적어도 하나의 알칼리 수용액을 사용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1 ∼ 5 질량％ 인 것이 바람직하다. 알칼리 수용액의 온도는 20 ∼ 35 ℃ 인 것이 바람직하다.
구체적으로는 예를 들어, 50 g/L, 40 ℃ 의 인산 수용액, 0.5 g/L, 30 ℃ 의 수산화나트륨 수용액 또는 0.5 g/L, 30 ℃ 의 수산화칼륨 수용액이 바람직하게 사용된다.
산 수용액 또는 알칼리 수용액에 대한 침지 시간은 8 ∼ 120 분인 것이 바람직하고, 10 ∼ 90 분인 것이 더욱 바람직하고, 15 ∼ 60 분인 것이 더욱 더 바람직하다.
마이크로포어를 관통화시킨 후의 산화 피막의 막두께는 1 ∼ 1000 μm 인 것이 바람직하고, 10 ∼ 500 μm 인 것이 더욱 바람직하다.
마이크로포어를 관통화시킨 후, 산화 피막을 수세 처리한다. 수화에 의한 마이크로포어 관통공의 포어 직경의 변화를 억제시키기 위해, 수세 처리는 30 ℃ 이하에서 실시하는 것이 바람직하다.
관통화 처리에서는 상기 (A) 처리에서 발생된 마이크로포어를 관통화시킬 수 있는 한 상기 서술한 처리 이외의 처리를 이용해도 된다. 상기 서술한 처리에서는 상기 (A) 처리에 의해, 마이크로포어를 갖는 산화 피막이 형성된 알루미늄 기판으로부터, 상기 (B) 처리에 의해 알루미늄 기판을 용해시킨 후, 상기 (C) 처리에 의해 산화 피막을 부분적으로 용해시켜, 산화 피막의 저부를 제거함으로써 마이크로포어를 관통화시켰는데, 알루미늄 기판의 제거와 마이크로포어의 관통화를 동시에 실시하는 처리를 이용해도 된다.
구체적으로는 상기 (A) 처리에 의해 형성된 산화 피막의 하방, 즉, 산화 피막에 있어서의 알루미늄 기판측의 부분을, 레이저 등에 의한 절삭 처리나 각종 연마 처리 등을 이용하여 물리적으로 제거하고, 마이크로포어 관통공을 갖는 산화 피막으로 하는 방법이 바람직하게 예시된다.
다음으로, 본 발명의 제조 방법의 전극막 형성 처리 및 금속 충전 처리에 대해서 상세하게 서술한다.
[전극막 형성 처리]
전극막 형성 처리는 상기 (C) 처리 후에, 마이크로포어 관통공을 갖는 산화 피막의 일방의 표면에 공극이 없는 전극막을 형성하는 처리이다.
산화 피막의 표면에는 마이크로포어 관통공에 의한 개구부가 존재하는데, 본 처리에 의해 그 산화 피막의 표면에 공극이 없는 전극막을 형성함으로써, 그 개구부가 전극막에 의해 덮힌 상태가 된다.
전극막을 형성하는 방법으로서는 마이크로포어 관통공을 갖는 산화 피막의 일방의 표면에 공극이 없는 전극막을 형성할 수 있는 한 특별히 한정되지 않는다. 구체적인 형성 방법으로는 도전성 재료, 예를 들어, 금속의 무전해 도금 처리, 도전성 재료, 예를 들어, 금속의 직접 도포 등이 바람직하고, 이들 중에서도 전극막의 균일성 및 조작의 간편성 관점에서, 무전해 도금 처리가 바람직하다.
전극막 형성 처리에 관해서, 무전해 도금 처리를 사용할 때에는 그 도금핵을 산화 피막의 일방의 표면에 부여할 필요가 있다. 구체적으로는 무전해 도금에 의해 부여할 금속과 동종인 금속 또는 금속 화합물, 또는 무전해 도금에 의해 부여할 금속보다 이온화 경향이 높은 금속 또는 금속 화합물을, 산화 피막의 일방의 표면에 부여하는 방법이 바람직하다. 부여 방법으로는 금속 또는 금속 화합물을 증착 또는 직접 도포하는 방법을 들 수 있는데, 특별히 한정되지 않는다.
상기와 같이 도금핵을 부여한 후, 무전해 도금 처리에 의해 전극막을 형성한다. 처리 방법은 온도, 시간에 따라 전극층의 두께를 제어할 수 있는 관점에서, 침지법이 바람직하다.
무전해 도금액의 종류로서는 종래 공지된 것을 사용할 수 있는데, 농도는 1 ∼ 300 g/L 인 것이 바람직하고, 100 ∼ 200 g/L 인 것이 더욱 바람직하다.
또, 형성되는 전극막의 통전성을 높이는 관점에서, 금 도금액, 구리 도금액, 은 도금액 등, 귀금속을 갖는 도금액이 바람직하고, 경시 전극의 안정성 즉, 산화에 의한 열화를 방지하는 관점에서, 금 도금액이 더욱 바람직하다.
또, 형성되는 전극막의 두께로는 0.05 μm ∼ 100 μm 가 바람직하고, 0.1 μm ∼ 50 μm 가 더욱 바람직하고, 0.2 μm ∼ 20 μm 가 특히 바람직하다. 이 범위보다 두께가 얇으면 전극막으로서의 도전성이 불충분해질 가능성이 있고, 범위보다 두꺼우면 그 형성에 시간을 필요로 할 가능성이 있다.
또, 무전해 도금의 처리 온도, 처리 시간으로는 형성할 수 있는 전극의 두께에 따라 다르지만, 0 ℃ ∼ 90 ℃, 1 분 ∼ 10 시간이 바람직하고, 5 ℃ ∼ 75 ℃, 10 분 ∼ 7 시간이 더욱 바람직하고, 10 ℃ ∼ 60 ℃, 30 분 ∼ 5 시간이 특히 바람직하다.
[금속 충전 처리]
금속 충전 처리는 상기 전극막 형성 처리 후에, 형성된 전극막을 사용한 전해 도금 처리에 의해, 상기 산화 피막의 마이크로포어 관통공의 내부에 도전성 부재인 금속을 충전하는 처리이다.
여기서, 충전하는 금속은, 본 발명의 미세 구조체에서 설명한 바와 동일하다.
본 발명의 제조 방법에 있어서는 금속의 충전 방법으로서 전해 도금 처리를 사용한다.
본 발명의 제조 방법에서는 산화 피막의 일방의 표면에 형성된 공극이 없는 전극막을 사용하여 전해 도금 처리를 실시하기 때문에, 그 산화 피막에 존재하는 마이크로포어 관통공에 대하여 높은 충전율로 금속을 충전시킬 수 있다.
여기서, 착색 등에 사용되는 종래 공지된 전해 도금 처리에서는 선택적으로 구멍 내에 금속을 높은 애스펙트로 석출 (성장) 시키기는 곤란하다. 그 이유는, 석출 금속이 구멍 내에서 소비되고 일정시간 이상 전해를 실시해도 도금이 성장되지 않기 때문이라고 볼 수 있다.
그래서, 본 발명의 제조 방법에 있어서는 전해 도금 처리에 의해 금속을 충전시킬 때에, 펄스 전해 또는 정전위 전해시에 휴지 시간을 두는 것이 바람직하다. 휴지 시간은, 10 초 이상 필요하고, 30 ∼ 60 초인 것이 바람직하다.
또, 전해액의 교반을 촉진시키기 위해, 초음파를 부가하는 경우도 바람직하다.
또한, 전해 전압은, 통상 20 V 이하이며 바람직하게는 10 V 이하인데, 사용하는 전해액에서의 목적 금속의 석출 전위를 미리 측정하고, 그 전위 ＋1 V 이내에서 정전위 전해를 실시하는 것이 바람직하다. 또한, 정전위 전해를 실시할 때에는, 사이클릭 볼타메트리를 병용할 수 있는 것이 바람직하고, Solartron 사, BAS 사, 호쿠토 덴코사, IVIUM 사 등의 포텐쇼 스타트 장치를 사용할 수 있다.
도금액은, 종래 공지된 도금액을 사용할 수 있다.
구체적으로는 구리를 석출시키는 경우에는 황산구리 수용액이 일반적으로 사용되는데, 황산구리의 농도는 1 ∼ 300 g/L 인 것이 바람직하고, 100 ∼ 200 g/L 인 것이 더욱 바람직하다. 또, 전해액 중에 염산을 첨가하면 석출을 촉진시킬 수 있다. 이 경우, 염산 농도는 10 ∼ 20 g/L 인 것이 바람직하다.
또, 금을 석출시키는 경우, 테트라클로로 금의 황산 용액을 사용하고 니켈을 석출시키는 경우에는 염화니켈욕, 황산니켈욕이 각각 바람직하다.
또한, 전기 도금에서 석출시키기 위해서는 직류 도금, 교류 도금 중 어느 것이라도 사용할 수 있다. 직류 도금에서 금속을 석출시키는 경우에는 도금 처리 중에, 전위, 온도, 도금욕 내의 금속 이온 농도 및, 도금액의 액 유속도로 이루어지는 군에서 선택되는 적어도 하나를 변화시킴으로써, 전류값을 조금씩 상승시켜 도금 처리하는 방법이, 더 높은 애스펙트비의 금속 충전이 가능해져 바람직하다.
또한, 전해 도금 처리시, 도금액을 마이크로포어 관통공 내에 의해 충전시키기 쉽게 하기 위해, 마이크로포어 관통공의 내표면을 미리 친수화 처리해 두는 것이 바람직하다. 이 경우, 실리케이트 처리라고 불리는 Si 원소를 마이크로포어 관통공의 내표면에 부여해 두는 방법이 바람직하게 예시된다.
Si 원소를 마이크로포어 관통공의 내표면에 부여하는 방법은 특별히 한정되지 않지만, 예를 들어, 알칼리금속규산염이 용해되어 있는 수용액에 직접 침지시켜 처리하는 방법이 일반적이다. 알칼리금속규산염의 수용액은, 규산염의 성분인 산화규소 SiO2 와 알칼리 금속 산화물 M2O 의 비율 (일반적으로 [SiO2]/[M2O] 의 몰비로 나타낸다.) 과 농도에 따라 보호 막두께의 조절이 가능하다.
여기서, M 으로는 특히 나트륨, 칼륨이 바람직하게 사용된다.
또, 몰비는 [SiO2]/[M2O] 가 0.1 ∼ 5.0 이 바람직하고, 0.5 ∼ 3.0 이 더욱 바람직하다.
또한, SiO2 의 함유량은, 0.1 ∼ 20 질량％ 가 바람직하고, 0.5 ∼ 10 질량％ 가 더욱 바람직하다.
상기 금속 충전 처리 후, 산화 피막 표면으로부터 전극막을 제거한다. 도 4b 는 상기 금속 충전 처리에 의해, 산화 피막 (절연성 기재 (2)) 의 마이크로포어 관통공 (3) 에 금속 (4) 이 충전된 상태를 나타내고 있다.
본 발명의 제조 방법에서는 그 산화 피막에 존재하는 마이크로포어 관통공에 대하여 높은 충전율로 금속을 충전할 수 있고, 마이크로포어 관통공에 대한 금속의 충전율을 30 ％ 이상, 바람직하게는 50 ％ 이상, 더욱 바람직하게는 70 ％ 이상으로 할 수 있다.
상기 산화 피막 표면으로부터 전극막을 제거하는 방법으로는 이하에 서술하는 표면 평활화 처리를 실시하는 것이 바람직하다.
[표면 평활화 처리]
본 발명의 제조 방법에 있어서는 상기 금속 충전 처리 후에, 화학 기계 연마 (CMP : Chemical Mechanical Polishing) 처리에 의해, 산화 피막의 표면 및 이면을 평활화시키는 표면 평활 처리를 실시하는 것이 바람직하다.
표면 평활화 처리를 실시함으로써, 산화 피막의 일방의 표면에 형성된 전극막이 제거된다. 또, 금속을 충전시킨 후의 산화 피막의 표면 및 이면의 평활화와 표면에 부착된 여분의 금속을 제거할 수 있다.
CMP 처리에는 후지미 인코포레이티드사 제조의 PLANERLITE-7000, 히타치 화성사 제조의 GPX HSC800, 아사히 글래스 (세이미 케미칼) 사 제조의 CL-1000 등의 CMP 슬러리를 사용할 수 있다.
또, 표면 평활 처리에는 기계적 연마 처리를 사용해도 된다. 이 경우, CMP 처리와 기계적 연마 처리를 병용해도 되고, 기계적 연마 처리만을 실시해도 된다. 표면 평활 처리로서 기계적 연마 처리를 실시하는 경우, 예를 들어, 표면 평활 처리하는 대상을 평탄성이 높은 금속판 또는 세라믹판 등의 시료대에 왁스 또는 접착제로 첩부한 상태에서, 회전대에 첩부한 사포, 또는 연마제를 도포한 연마포를 사용하여 하중을 가하여 연마하는 방법이 바람직하게 사용된다.
기계적 연마 처리에 사용하는 시료대로서는 그 내구성 면에서, 예를 들어 세라믹제 지그 (케멧트ㆍ재팬 주식회사 제조) 를 사용할 수 있다. 또, 표면 평활 처리하는 대상을 시료대에 첩부하는 재료로서는 접합/박리의 용이성 면에서 왁스가 바람직하고, 예를 들어 아르코왁스 (닛카 정공 주식회사 제조), 아쿠아 왁스 (닛카 정공 주식회사 제조) 를 사용할 수 있다. 또, 연마제로는 연마 대상이 알루미나이기 때문에 다이아몬드 지립을 갖는 것이 바람직하고, 예를 들어 DP-현탁액P-6 μm ㆍ3 μm ㆍ1 μm ㆍ1/4 μm (스트르어스 제조) 를 원하는 바에 따라 사용할 수 있다.
[트리밍 처리]
본 발명의 미세 구조체를 이방 도전성 부재로서 사용하는 경우, 상기 금속 충전 처리 후에, 트리밍 처리를 실시하는 것이 바람직하다. 단, 트리밍 처리는 상기 금속 충전 처리 실시 후, 산화 피막으로부터 전극막을 제거하고 나서 실시할 필요가 있다. 또, 상기 금속 충전 처리 후에 상기 표면 평활화 처리를 실시하는 경우, 그 표면 평활화 처리 실시 후에 트리밍 처리를 실시할 필요가 있다.
상기 트리밍 처리는 상기 금속 충전 처리의 실시 후, 전극막이 제거된 절연성 기재 ((상기 표면 평활화 처리를 실시한 경우에는 상기 표면 평활화 처리 후의 절연성 기재) 로부터, 산화 피막만을 일부 제거하여, 마이크로포어 관통공에 충전된 금속을 산화 피막으로부터 돌출시키는 처리이다.
이 트리밍 처리에 의해, 마이크로포어 관통공 (3) 에 충전된 금속 (4) 이 산화 피막 (절연성 기재) 표면으로부터 돌출된 절연성 기재가 얻어진다 (도 4c).
여기서, 트리밍 처리는 마이크로포어 관통공에 충전된 금속을 용해시키지 않는 조건에서 상기 산화 피막을 산 수용액 또는 알칼리 수용액에 접촉시킴으로써 실시한다. 접촉시키는 방법은, 특별히 한정되지 않고, 예를 들어, 침지법, 스프레이법을 들 수 있다. 그 중에서도, 침지법이 바람직하다.
산 수용액을 사용하는 경우에는 황산, 인산, 질산, 염산 등의 무기산 또는 이들 혼합물의 수용액을 사용하는 것이 바람직하다. 그 중에서도, 크롬산을 함유하지 않은 수용액이 안전성이 우수한 점에서 바람직하다. 산 수용액의 농도는 1 ∼ 10 질량％ 인 것이 바람직하다. 산 수용액의 온도는 25 ∼ 60 ℃ 인 것이 바람직하다.
한편, 알칼리 수용액을 사용하는 경우에는 수산화나트륨, 수산화칼륨 및 수산화리튬으로 이루어지는 군에서 선택되는 적어도 하나의 알칼리 수용액을 사용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1 ∼ 5 질량％ 인 것이 바람직하다. 알칼리 수용액의 온도는 20 ∼ 35 ℃ 인 것이 바람직하다.
구체적으로는 예를 들어, 50 g/L, 40 ℃ 의 인산 수용액, 0.5 g/L, 30 ℃ 의 수산화나트륨 수용액 또는 0.5 g/L, 30 ℃ 의 수산화칼륨 수용액이 바람직하게 사용된다. 그 중에서도, 용해 속도를 관리하기 쉬운 인산 수용액을 사용하는 방법이 특히 바람직하다.
산 수용액 또는 알칼리 수용액에 대한 침지 시간은 8 ∼ 120 분인 것이 바람직하고, 10 ∼ 90 분인 것이 더욱 바람직하고, 15 ∼ 60 분인 것이 더욱 더 바람직하다.
본 발명의 제조 방법에 있어서는 상기 트리밍 처리 대신에, 마이크로포어 관통공 (3) 에 충전된 금속 (4) 의 표면에만, 동일하거나 또는 상이한 금속을 석출시키는 전착 처리를 추가로 실시해도 된다 (도 4d).
[폴리머층 형성 처리]
폴리머층 형성 처리는 상기 금속 충전 처리 실시 후, 전극막이 제거된 절연성 기재 ((상기 표면 평활화 처리를 실시한 경우에는 상기 표면 평활화 처리 후의 절연성 기재, 상기 트리밍 처리를 실시한 경우에는 상기 트리밍 처리 후의 절연성 기재) 의 적어도 일방의 표면에 폴리머층을 형성하는 처리이다. 폴리머층을 형성하는 방법은 특별히 한정되지 않지만, 폴리머를 용매에 용해시킨 용액을 도포하는 방법, 폴리머를 용매에 용해시킨 용액에 직접 절연성 기재를 침지시키고 건조시키는 방법 등을 들 수 있다. 이들 중에서도, 형성되는 폴리머층의 두께를 컨트롤하는 관점에서, 용액을 도포하는 방법이 바람직하고, 특히 바 도포나 스핀 코터 도포가 바람직하게 사용된다.
또, 모노머 및 개시제를 용매에 용해시킨 용액을 도포하고, 열중합 또는 광 중합시킴으로써, 폴리머층을 형성하는 방법이 더욱 바람직하다.
폴리머를 용해시키는 용매는 폴리머의 중합시에 사용한 용매여도 되는데, 마이크로포어를 갖는 바람직한 절연성 기재로서 알루미나를 사용할 때에는 알루미나 불용성 또는 난용성의 유기계 용매를 사용하는 것이 바람직하다. 이와 같은 알루미나 불용성 또는 난용성의 유기계 용매로는 예를 들어, 헥산, 옥탄, 도데칸 등의 지방족 탄화수소; 시클로헥산 등의 지환식 탄화수소; 에틸벤젠, p-자일렌, 톨루엔, 벤젠, 테트라히드로푸란 등의 방향족 탄화수소; 디이소프로필에테르 등의 에테르; 메틸알코올, 에틸알코올, 이소부틸알코올 등의 알코올; 아세톤, 디이소부틸케톤, 메틸이소부틸케톤, 메틸프로필케톤, 메틸이소프로필케톤, 메틸에틸케톤, 메틸아밀케톤 등의 케톤; 아세트산 이소프로필, 아세트산 부틸, 아세트산 프로필 등의 에스테르 등을 들 수 있다.
이들 용매 중에서도, 알루미나 불용성이 높은, 메틸에틸케톤, 디이소부틸케톤, 메틸이소부틸케톤, 메틸프로필케톤, 메틸이소프로필케톤, 메틸아밀케톤 등의 케톤이 바람직하다.
또한, 이들 용제는 모노머 및 개시제를 용해시키는 용제로서도 바람직하다.
상기 용제에 용해될 때의 폴리머 농도, 그리고, 모노머 및 개시제의 토탈 농도로서는 1 wt％ ∼ 50 wt％ 가 바람직하고, 3 wt％ ∼ 40 wt％ 가 바람직하고, 5 wt％ ∼ 30 wt％ 가 특히 바람직하다. 상기 범위보다 낮은 농도이면, 1 회의 도포에서 형성되는 층을 두껍게 할 수 없어, 소정 두께의 폴리머층을 형성하기 위해서, 용액을 도포하는 처리를 반복할 필요가 있어 공정상 바람직하지 않다. 또, 상기 범위보다 높은 농도이면, 형성되는 폴리머층의 두께가 불균일해져 바람직하지 않다.
모노머 및 개시제를 함유하는 용액을 도포한 후, 열중합 또는 광 중합함으로써 폴리머층을 형성하는 경우, 모노머/개시제의 혼합 몰비는 0.1 ∼ 50.0 이 바람직하고, 0.5 ∼ 30.0 이 더욱 바람직하고, 1.0 ∼ 10.0 이 특히 바람직하다. 이 범위보다 혼합비가 작으면 중합도가 낮아 바람직하지 않다. 또, 이 범위보다 혼합비가 크면 중합이 진행되기 어려워지므로 바람직하지 않다.
도통 소재를 함유하는 폴리머층을 형성하는 경우, 후술하는 실시예 6 의 (J) 도통 소재 함유 폴리머층 형성 처리를 참고로 하면 된다.
또한, 폴리머층 형성 처리에 있어서는 폴리머층의 형성과 함께, 복수의 미세 구조체를 그 폴리머층에 의해 연결시킬 수도 있다. 이와 같이 하여 얻어지는 복수의 미세 구조체가 폴리머층에 의해 연결된 구조체도 역시 본 발명에 의해 제공된다.
이와 같은 복수의 미세 구조체가 폴리머층에 의해 연결된 구조체를 제조하는 경우, 상기 금속 충전 처리 실시 후, 전극막이 제거된 절연성 기재 ((상기 표면 평활화 처리를 실시한 경우에는 상기 표면 평활화 처리 후의 절연성 기재, 상기 트리밍 처리를 실시한 경우에는 상기 트리밍 처리 후의 절연성 기재) 를 복수 준비하고, 절연성 기재끼리를 간격을 두고 배치한 상태에서 폴리머층 형성 처리하면 된다. 또, 상기 금속 충전 처리 실시 후, 전극막이 제거된 절연성 기재 ((상기 표면 평활화 처리를 실시한 경우에는 상기 표면 평활화 처리 후의 절연성 기재, 상기 트리밍 처리를 실시한 경우에는 상기 트리밍 처리 후의 절연성 기재) 에 대하여 후술하는 컷 가공을 실시함으로써, 복수의 절연성 기재로 한 후에, 절연성 기재끼리를 간격을 두고 배치한 상태에서 폴리머층 형성 처리를 실시해도 된다. 이러한 순서로 제조한 경우, 절연성 기재끼리의 간격이 제조되는 구조체에 있어서의 미세 구조체끼리의 간격이 된다.
복수의 미세 구조체가 폴리머층에 의해 연결된 구조체를 제조하는 경우, 개개의 미세 구조체의 크기나 미세 구조체끼리의 간격 등은 임의로 선택할 수 있다. 단, 개개의 미세 구조체의 크기는 사방 1 μm 내지 사방 100 cm 의 사이인 것이 바람직하고, 미세 구조체끼리의 간격은 1 μm 내지 10 cm 인 것이 바람직하다. 이 범위보다 작은 크기이면 가공 공정이 늘어나 버려 비용이 비싸지기 때문에 바람직하지 않다. 한편, 이 범위보다 큰 경우에는 구조체 (복수의 미세 구조체가 폴리머층에 의해 연결된 구조체) 의 취급성이 저하되므로 바람직하지 않다.
[커팅 가공]
상기 순서로 얻어진 미세 구조체는 그 용도에 따라 원하는 크기로 커팅 가공해도 된다. 미세 구조체를 커팅 가공하는 방법으로는 탄산 가스 레이저, YAG 레이저, YVO 계 레이저, 엑시머계 레이저 등을 사용한 레이저 가공, 다이아몬드 커터 등을 사용한 다이싱 가공, 워터 제트 가공 등을 사용할 수 있다. 이들 중에서도, 그 절삭면상(狀)의 관점에서, 레이저 가공, 다이싱 가공이 바람직하다.
실시예
이하에 실시예를 나타내어 본 발명을 구체적으로 설명한다. 단, 본 발명은 이들에 한정되지 않는다.
(실시예 1)
(A) 경면 마무리 처리 (전해 연마 처리)
고순도 알루미늄 기판 (스미토모 경금속사 제조, 순도 99.99 질량％, 두께 0.4 mm) 을 사방 10 cm 의 면적으로 양극 산화 처리할 수 있도록 커팅하고, 이하의 조성을 갖는 전해 연마액을 사용하여 전압 25 V, 액 온도 65 ℃, 액 유속 3.0 m/min 의 조건에서 전해 연마 처리를 실시하였다.
음극은 카본 전극으로 하고, 전원은, GP0110-30R (다카사고 제작소사 제조) 을 사용하였다. 또, 전해액의 유속은 소용돌이식 플로우 모니터 FLM22-10PCW (AS ONE 제조) 를 사용하여 계측하였다.
(전해 연마액 조성)
ㆍ85 질량％ 인산 (와코 쥰야쿠사 제조 시약) 660 mL
ㆍ순수 160 mL
ㆍ황산 150 mL
ㆍ에틸렌글리콜 30 mL
(B) 양극 산화 처리
이어서, 전해 연마 처리 후의 알루미늄 기판에, 일본 공개특허공보 2007-204802호에 기재된 순서에 따라 자기 규칙화법에 따른 양극 산화 처리를 실시하였다.
전해 연마 처리 후의 알루미늄 기판에, 0.50 mol/L 옥살산의 전해액으로, 전압 40 V, 액 온도 15 ℃, 액 유속 3.0 m/min 의 조건에서 5 시간의 프리 양극 산화 처리를 실시하였다.
그 후, 프리 양극 산화 처리 후의 알루미늄 기판을, 0.2 mol/L 무수 크롬 산, 0.6 mol/L 인산의 혼합 수용액 (액온 : 50 ℃) 에 12 시간 침지시키는 탈막 처리를 실시하였다.
그 후, 0.50 mol/L 옥살산의 전해액에서, 전압 40 V, 액 온도 15 ℃, 액 유속 3.0 m/min 의 조건에서, 10 시간의 재(再)양극 산화 처리를 실시하여, 막두께 80 μm 의 산화 피막을 얻었다.
또한, 프리 양극 산화 처리 및 재양극 산화 처리는 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R (다카사고 제작소사 제조) 를 사용하였다. 또, 냉각 장치에는 NeoCool BD36 (야마토 과학사 제조), 교반 가온 장치에는 페어스터러 PS-100 (EYELA 사 제조) 을 사용하였다. 또한, 전해액의 유속은 소용돌이식 플로우 모니터 FLM22-10PCW (AS ONE 제조) 를 사용하여 계측하였다.
(C) 알루미늄 제거 처리ㆍ관통화 처리
이어서, 20 질량％ 염화수은 수용액 (염화 제 2 수은) 에 20 ℃, 3 시간 침지시킴으로써 알루미늄 기판을 용해시키고, 그리고 5 질량％ 인산에 30 ℃, 30 분간 침지시킴으로써 산화 피막의 저부를 제거하여, 마이크로포어 관통공을 갖는 산화 피막 (절연성 기재) 을 제조하였다.
(D) 가열 처리
이어서, 상기에서 얻어진 마이크로포어 관통공을 갖는 산화 피막 (절연성 기재) 에, 온도 400 ℃ 에서 1 시간의 가열 처리를 실시하였다.
(E) 전극막 형성 처리
이어서, 상기 가열 처리 후의 산화 피막의 일방의 표면에 전극막을 형성하는 처리를 실시하였다.
즉, 0.7 g/L 염화금산 수용액을, 일방의 표면에 도포하고, 140 ℃/1 분으로 건조시키고, 그리고 500 ℃/1 시간으로 소성 처리하여, 금의 도금핵을 제조하였다.
그 후, 무전해 도금액으로서 프레셔스파브 ACG2000 기본액/환원액 (일본 일렉트로 플레이팅ㆍ엔지니어스 (주) 제조) 를 사용하여, 50 ℃/10분간 침지 처리하여, 전극막을 형성하였다.
(F) 금속 충전 처리 공정
이어서, 상기 전극막을 형성한 면에 구리 전극을 밀착시켜, 그 구리 전극을 음극으로 하고, 백금을 정극으로 하여 전해 도금 처리를 실시하였다.
황산구리/황산/염산 ＝ 200/50/15 (g/L) 의 혼합 용액을 25 ℃ 로 유지한 상태에서 전해액으로서 사용하고, 정전압 펄스 전해를 실시함으로써, 산화 피막 (절연성 기재) 의 마이크로포어 관통공에 구리를 충전시켰다.
여기서, 정전압 펄스 전해는 야마모토 도금사 제조의 도금 장치를 사용하여 호쿠토 덴코사 제조의 전원 (HZ-3000) 을 사용하여, 도금액 중에서 사이클릭 볼타메트리를 실시하여 석출 전위를 확인한 후, 피막측의 전위를 -2 V 로 설정하여 실시하였다. 또, 정전압 펄스 전해의 펄스 파형은 직사각형파였다. 구체적으로는 전해의 총 처리 시간이 300 초가 되도록, 1 회의 전해시간이 60 초인 전해 처리를, 각 전해 처리 동안에 40 초의 휴지 시간을 두고 5 회 실시하였다.
(G) 표면 평활화 처리 공정
이어서, 구리가 충전된 산화 피막 (절연성 기재) 의 표면 및 이면에, CMP 처리를 실시하고, 막두께 80 μm 의 미세 구조체에 대하여 양면에서 15 μm 씩 연마함으로써, 산화 피막 상에 형성된 전극막을 제거하고, 또한, 산화 피막의 표면 및 이면을 평활화시켜 막두께 50 μm 로 하였다.
CMP 슬러리로는 후지미 인코포레이티드사 제조의 PLANERLITE-7000 을 사용하였다.
CMP 처리 후, 산화 피막 (절연성 기재) 의 표면을 FE-SEM 으로 관찰하면, 산화 피막의 표면으로부터 구리가 일부 넘치는 것 같은 형태가 되었다.
(H) 트리밍 처리
이어서, CMP 처리 후의 산화 피막 (절연성 기재) 을 인산 용액에 침지시키고, 산화 피막을 선택적으로 용해시킴으로써, 마이크로포어 관통공에 충전된 구리의 원기둥을 돌출시켰다.
인산 용액은, 상기 관통화 처리와 동일한 액을 사용하여, 처리 시간을 5 분으로 하였다.
(I) 폴리머층 형성 처리
다음으로, 상기 트리밍 처리한 산화 피막 (절연성 기재) 의 일방의 표면에, 하기 성분의 용액을 건조 후의 막두께가 100 μm 가 되도록 스핀 코터로 도포하고, 140 ℃ 에서 1 분간 건조시켰다. 이어서, IR 광 (850 nm) 을 조사하고, 라디칼 중합성 모노머를 광 중합시킴으로써, 산화 피막 (절연성 기재) 의 일방의 표면에 두께 5 μm 의 폴리머층을 형성하였다. 그 후, 상기 처리를 20 회 반복하고, 폴리머층의 두께를 100 μm 두께까지 도달시켰다.
그리고, 상기 폴리머층 형성면의 반대측 표면에, 상기 서술한 바와 동일한 처리를 실시하고, 100 μm 두께의 폴리머층을 형성시키고, 사방 10 cm 크기의 실시예 1 의 미세 구조체를 얻었다 (도 5a, 도 5b).
ㆍ라디칼 중합성 모노머 (이하 일반식 C) 0.4120 g
(상품명 : A-BPE-20(m+n≒17), 신나카무라 화학 공업 주식회사 제조)
ㆍ광 열변환제 (이하 일반식 D) 0.0259 g
ㆍ라디칼 발생제 (이하 일반식 E) 0.0975 g
ㆍ1-메톡시-2-프로판올 3.5800 g
ㆍ메탄올 1.6900 g
[화학식 1]
Figure pct00001
(실시예 2)
상기 처리 (F) 금속 충전 처리에 있어서, 전기 도금액을 테트라클로로 금 나트륨 100 g/L 를 사용하여 금을 충전시킨 것 이외에는 실시예 1 과 동일한 처리에 의해 실시예 2 의 미세 구조체를 얻었다.
(실시예 3)
상기 처리 (F) 금속 충전 처리에 있어서, 전기 도금액을 황산 니켈 300 g/L 를 사용하여 니켈을 충전시킨 것 이외에는 실시예 1 과 동일한 처리에 의해 실시예 3 의 미세 구조체를 얻었다.
(실시예 4)
상기 실시예 1 의 미세 구조체를 제조한 후, 25 ℃, 습도 70 ％ 의 환경하에서 14 일 방치시키고, 실시예 5 의 미세 구조체를 얻었다.
(실시예 5)
상기 처리 (I) 의 폴리머층 형성 처리를 일방의 면에만 실시한 것 이외에는 실시예 1 과 동일한 방법으로 실시예 5 의 미세 구조체를 얻었다.
(실시예 6)
상기 실시예 1 의 (A) ∼ (H) 에 기재된 방법과 동일한 처리를 실시하여, 마이크로포어 관통공 내에 충전된 구리가, 산화 피막의 표면으로부터 원기둥 형상으로 돌출된 산화 피막 (절연성 기재) 을 제조하였다.
(J) 도통 소재 함유 폴리머층 형성 처리
이어서, 폴리카보네이트 수지를 주성분으로 하는 아이소포어ㆍ멤브레인 필터 ATTP01300 (일본 밀리포어 (주) 제조) 를 준비하고, 40 ℃ 로 데운 0.5 wt％ 의 3 호 규산 소다 수용액에 50 초간 침지시킨 후, 그 필터의 일방의 면에 금 입자를 스퍼터링하고, 그리고 무전해 도금액으로서 프레셔스파브 ACG2000 기본액/환원액 (일본 일렉트로 플레이팅ㆍ엔지니어스 (주) 제조) 를 사용하여, 50 ℃/10 분간 침지 처리하여, 금 전극막을 형성하였다.
그 후, 상기 전극막을 형성한 면에 구리 전극을 밀착시켜, 그 구리 전극을 음극으로 하고, 백금을 정극으로 하여 전해 도금 처리를 실시하였다.
황산구리/황산/염산 ＝ 400/50/15(g/L) 의 혼합 용액을 50 ℃ 로 유지한 상태에서 전해액으로서 사용하고, 전해 도금에 의해 필터에 구리를 충전시켰다. 여기서, 전해 도금은, 야마모토 도금사 제조의 도금 장치를 사용하고, 호쿠토 덴코사 제조의 전원 (HZ-3000) 을 사용하여, 도금액 중에서 사이클릭 볼타메트리를 실시하여 석출 전위를 확인한 후, 전위를 0 V 에서 -2 V 로 -1.0 mV/초의 속도로 변화하도록 전위 주사를 설정하여 실시하였다.
이어서, 구리가 충전된 필터의 표면 및 이면에, CMP 처리를 실시하고, 막두께 20 μm 의 필터에 대하여 양면에서 5 μm 씩 연마함으로써, 필터 상에 형성한 전극막을 제거하고, 또한, 필터의 표면 및 이면을 평활화시켜 막두께 10 μm 로 하였다.
CMP 슬러리로는 후지미 인코포레이티드사 제조의 PLANERLITE-7000 을 사용하였다.
CMP 처리 후, 필터의 표면을 FE-SEM 로 관찰하면, 구리가 충전되어 있는 모습을 확인할 수 있었다.
이렇게 하여 얻어진 구리를 기둥 형상으로 함유하는 폴리머층을, 상기 서술한 산화 피막 (절연성 기재) 의 양면에 가열시켜 접합시킴으로써, 실시예 6 의 미세 구조체를 얻었다.
(실시예 7)
상기 실시예 1 의 (A) ∼ (H) 에 기재된 방법과 동일한 처리를 실시하여, 마이크로포어 관통공 내에 충전된 구리가, 산화 피막의 표면으로부터 원기둥 형상으로 돌출된 산화 피막 (절연성 기재) 을 제조하였다.
다음으로 하기 (K) 를 실시한 후, (I) 공정 대신에 하기 (L) 공정을 실시함으로써, 복수의 미세 구조체가 폴리머층에 의해 연결된 실시예 7 의 구조체를 얻었다.
(K) 커팅 가공
다이아몬드 커터 (DISCO 사 제조 DAD-322) 를 사용하여 상기 실시예 1 의 (A) ∼ (H) 에 기재된 방법과 동일한 처리를 실시하여 제조한 사방 10 cm 크기의 산화 피막 (절연성 기재) 을, 사방 5 mm 크기의 400 매의 산화 피막 (절연성 기재) 으로 분할하였다.
(L) 폴리머층 형성에 의한 연결 처리
상기 (K) 공정에 의해 얻어진 400 매의 산화 피막 (절연성 기재) 을 평면 XY방향으로 1 mm 간격으로 종횡 모두 20 매씩 나열하고, 산화 피막 (절연성 기재) 의 일방의 표면에, (I) 에 기재된 성분의 용액을 건조 후의 막두께가 100 μm 가 되도록 스핀 코터로 도포하고, 140 ℃ 에서 1 분간 건조시켰다. 이어서, IR 광 (850 nm) 을 조사하고, 라디칼 중합성 모노머를 광 중합시킴으로써, 산화 피막 (절연성 기재) 의 일방의 표면에 두께 5 μm 의 폴리머층을 형성하였다. 그 후, 상기 처리를 20 회 반복하고, 폴리머층의 두께를 100 μm 두께까지 도달시켰다. 또한, 상기 폴리머층 형성면의 반대측 표면에, 상기 서술한 바와 동일한 처리를 실시하여, 100 μm 두께의 폴리머층을 형성시키고, 400 매의 사방 4 mm 크기의 미세 구조체가 종횡 20 매씩이 되도록 1 mm 간격으로 폴리머층에 의해 연결된 실시예 7 의 구조체를 얻었다 (도 6a, 도 6b. 단, 도 6a, 도 6b 는 간략도이기 때문에, 4 매의 미세 구조체가 종횡 2 매씩 폴리머층에 의해 연결된 구조체로서 도시되어 있다.).
(비교예 1 ∼ 4)
상기 처리 (I) 폴리머층 형성 처리를 생략한 것 이외에는 실시예 1 ∼ 4 와 동일한 처리에 의해 비교예 1 ∼ 4 의 미세 구조체를 얻었다.
상기와 같이 하여 얻어진, 실시예 1 ∼ 6 및 비교예 1 ∼ 4 의 미세 구조체 그리고 실시예 7 의 구조체에 대해서 마이크로포어 관통공에 대한 금속의 충전율을 평가하였다. 구체적으로는 제조된 실시예 1 ∼ 6 및 비교예 1 ∼ 4 그리고 실시예 7 의 구조체의 폴리머 형성면을 기계적 연마로 제거한 후에 표면을 SEM 으로 관찰하고, 시야 내에서의 전체 마이크로포어 관통공의 수에 대한, Cu 가 충전되어 있는 마이크로포어의 수로 비율 계산하였다. 실시예 1 ∼ 6 및 비교예 1 ∼ 4 의 미세 구조체 그리고 실시예 7 의 구조체에 대한 상기 충전율의 계산 결과를 표 1 에 나타낸다.
아울러, 실시예 1 ∼ 6 및 비교예 1 ∼ 4 의 미세 구조체 그리고 실시예 7 의 구조체의 열 압착에 의한 접합 강도를 평가하였다. 구체적으로는 제조된 실시예 1 ∼ 6 및 비교예 1 ∼ 4 의 미세 구조체 그리고 실시예 7 의 구조체를, 2 매의 10 mm□ 의 Au 판 사이에 끼우고, 180 ℃ 조건하에서 0.20 MPa 의 가압량으로 1 분간 가압 처리하고, 그 후의 접합 강도를, 각 미세 구조체와 Au 판이 박리되었을 때의 인장력을 측정함으로써 비교하였다. 인장력이 클수록 접합 강도가 더 높은 것을 나타내고 있다. 실시예 1 ∼ 6 및 비교예 1 ∼ 4 의 미세 구조체 그리고 실시예 7 의 구조체의 결과를 표 1 에 나타낸다. 또한, 측정 경시란, 상기 처리 (I) 폴리머층 형성 처리 (실시예 6 의 경우, 상기 처리 (J) 도통 소재 함유 폴리머층 형성 처리, 실시예 7 의 경우, (L) 폴리머층 형성에 의한 연결 처리, 비교예 1 ∼ 4 의 경우, 상기 처리 (F) 금속 충전 처리) 를 실시한 후, 인장력을 측정하기까지 미세 구조체를 실온에서 방치한 일수를 나타낸다.
또, 2 매의 10 mm□ Au 판에서, 실시예 1 ∼ 6 및 비교예 1 ∼ 4 의 미세 구조체 그리고 실시예 7 의 구조체를 사이에 끼우고 접합시킨 시점의 전기 저항을 측정하였다. 값이 낮을수록 우수한 도통성을 나타낸다. 결과를 표 1 에 나타낸다.
충전 금속 소재 금속 충전율[％] 폴리머 형성 측정 경시
[일]		 인장력
[N]		 전기 저항
[Ω]
실시예 1 Cu 80 양면 0 55 9.4
실시예 2 Au 35 양면 0 58 0.5
실시예 3 Ni 55 양면 0 50 1.5
실시예 4 Cu 80 양면 14 53 9.7
실시예 5 Cu 80 편면 0 37 9.3
실시예 6 Cu 80 양면(기둥형상 Cu 함유) 0 180 12
실시예 7 Cu 80 양면 0 45 13.4
비교예 1 Cu 80 없음 0 8 9.3
비교예 2 Au 35 없음 0 9 0.4
비교예 3 Ni 55 없음 0 6 1.5
비교예 4 Cu 80 없음 14 2 96

Claims (7)

1×106 ∼ 1×1010/㎟ 의 밀도이며, 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공을 갖는 절연성 기재로 이루어지는 미세 구조체로서,
상기 마이크로포어 관통공 내부에, 충전율 30 ％ 이상으로 금속이 충전되고, 또한, 상기 절연성 기재의 적어도 일방의 표면 상에 폴리머로 이루어지는 층이 형성되어 있는 것을 특징으로 하는 미세 구조체.
제 1 항에 있어서,
상기 절연성 기재가, 알루미늄의 양극 산화에 의해 얻어진 알루미나 기재인 것을 특징으로 하는 미세 구조체.
제 1 항 또는 제 2 항에 있어서,
상기 마이크로포어 관통공에 대해서 하기 식 (i) 에 의해 정의되는 규칙화도가 50 ％ 이상인, 미세 구조체.
규칙화도 (％) ＝ B/A×100 (i)
상기 식 (i) 중, A 는 측정 범위에서의 마이크로포어 관통공의 전체수를 나타낸다. B 는 하나의 마이크로포어 관통공의 무게중심을 중심으로 하고, 다른 마이크로포어 관통공의 가장자리에 내접되는 가장 반경이 짧은 원을 그린 경우에, 그 원의 내부에 상기 하나의 마이크로포어 관통공 이외의 마이크로포어 관통공의 무게중심을 6 개 포함하게 되는 상기 하나의 마이크로포어 관통공의 측정 범위에서의 수를 나타낸다.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 마이크로포어 관통공에 충전된 상기 금속이 상기 절연성 기재의 표면에 노출되어 있는, 미세 구조체.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 마이크로포어 관통공에 충전된 상기 금속이 상기 절연성 기재의 표면으로부터 돌출되어 있는, 미세 구조체.
(1) 1×106 ∼ 1×1010/㎟ 의 밀도이며, 구멍 직경 10 ∼ 500 nm 의 마이크로포어 관통공을 갖는 절연성 기재의 일방의 표면에 공극이 없는 전극막을 형성하는 처리,
(2) 상기 전극막을 사용한 전해 도금 처리에 의한 금속 충전 처리, 및
(3) 폴리머층 형성 처리
를 적어도 이 순서로 실시하는 것을 특징으로 하는 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 미세 구조체의 제조 방법.
복수의 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 미세 구조체가 폴리머로 이루어지는 층에 의해 연결된, 구조체.
KR1020117000278A 2008-07-09 2009-07-07 미세 구조체 및 그 제조 방법 KR20110033838A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008179013 2008-07-09
JPJP-P-2008-179013 2008-07-09
JPJP-P-2008-208936 2008-08-14
JP2008208936 2008-08-14
JPJP-P-2009-028496 2009-02-10
JP2009028496A JP5143045B2 (ja) 2008-07-09 2009-02-10 微細構造体およびその製造方法

Publications (1)

Publication Number Publication Date
KR20110033838A true KR20110033838A (ko) 2011-03-31

Family

ID=41507094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000278A KR20110033838A (ko) 2008-07-09 2009-07-07 미세 구조체 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20110117357A1 (ko)
EP (1) EP2299452A4 (ko)
JP (1) JP5143045B2 (ko)
KR (1) KR20110033838A (ko)
CN (1) CN102089833A (ko)
WO (1) WO2010004981A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
TWI545374B (zh) * 2012-08-16 2016-08-11 鴻海精密工業股份有限公司 液晶顯示模組及其製造方法
CN104951156A (zh) * 2014-03-31 2015-09-30 宸盛光电有限公司 电容式触控装置
TW201611674A (zh) 2014-07-11 2016-03-16 富士軟片股份有限公司 異向性導電構件及多層配線基板
WO2016098865A1 (ja) 2014-12-19 2016-06-23 富士フイルム株式会社 多層配線基板
US9786634B2 (en) * 2015-07-17 2017-10-10 National Taiwan University Interconnection structures and methods for making the same
WO2017150058A1 (ja) * 2016-02-29 2017-09-08 富士フイルム株式会社 異方導電性接合部材、半導体デバイス、半導体パッケージおよび半導体デバイスの製造方法
CA3073008A1 (en) * 2016-08-17 2018-02-22 Cirrus Materials Science Limited Method to create thin functional coatings on light alloys
JP6600285B2 (ja) * 2016-08-31 2019-10-30 富士フイルム株式会社 多層配線基板の製造方法
US10777503B2 (en) 2017-05-11 2020-09-15 Schweizer Electronic Ag Method for contacting a metallic contact pad in a printed circuit board and printed circuit board
JP7080879B2 (ja) * 2017-05-18 2022-06-06 信越ポリマー株式会社 電気コネクターおよびその製造方法
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
CN115125596A (zh) * 2021-03-24 2022-09-30 中国科学院苏州纳米技术与纳米仿生研究所 表面处理方法及应用
JP2023013811A (ja) 2021-07-16 2023-01-26 富士フイルム株式会社 構造体の製造方法
WO2024006162A1 (en) * 2022-06-27 2024-01-04 Swift Bridge Technologies (M) Sdn Bhd Conductive polymeric material and cable therewith

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2708655A (en) 1955-05-17 Electrolytic polishing of aluminum
AU588925B2 (en) * 1985-11-06 1989-09-28 Minnesota Mining And Manufacturing Company Anisotropically conductive polymeric matrix
DE3842611C1 (ko) * 1988-12-17 1990-02-22 Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe, De
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JP2796865B2 (ja) 1989-12-11 1998-09-10 キヤノン株式会社 電気的接続部材の製造方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
EP0931859B1 (en) * 1996-08-26 2008-06-04 Nippon Telegraph And Telephone Corporation Method of manufacturing porous anodized alumina film
JP3714507B2 (ja) 1996-08-26 2005-11-09 日本電信電話株式会社 多孔性陽極酸化アルミナ膜の作製方法
JP2000012619A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 異方導電性フィルム
JP4532634B2 (ja) 1998-12-25 2010-08-25 キヤノン株式会社 細孔の製造方法
JP2002134570A (ja) 2000-10-20 2002-05-10 Japan Electronic Materials Corp プローブカード及びそれに用いられる異方性導電シートの製造方法
JP4647812B2 (ja) 2001-03-23 2011-03-09 財団法人神奈川科学技術アカデミー 陽極酸化ポーラスアルミナの製造方法
JP2003129288A (ja) 2001-10-16 2003-05-08 Canon Inc 細孔構造体及びその製造方法
JP3886401B2 (ja) * 2002-03-25 2007-02-28 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体の製造方法
JP2004143524A (ja) * 2002-10-24 2004-05-20 Matsushita Electric Ind Co Ltd 柱状導電体群の製造方法
JP2005085634A (ja) 2003-09-09 2005-03-31 Nitto Denko Corp 異方導電性フィルムおよびその製造方法
DE602004018720D1 (de) * 2003-09-09 2009-02-12 Nitto Denko Corp Anisotrop-leitender Film , Herstellungs- und Gebrauchsverfahren
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
JP2006124827A (ja) 2004-10-01 2006-05-18 Canon Inc ナノ構造体の製造方法
EP1715085B1 (en) * 2005-04-18 2013-04-03 FUJIFILM Corporation Method for producing anodized structure
JP2007204802A (ja) 2006-01-31 2007-08-16 Fujifilm Corp 構造体の製造方法
JP4800799B2 (ja) 2006-02-28 2011-10-26 富士フイルム株式会社 微細構造体の製造方法および微細構造体
JP4824430B2 (ja) 2006-02-28 2011-11-30 富士フイルム株式会社 ナノ構造体の製造方法
JP2007231405A (ja) 2006-03-03 2007-09-13 Osaka Industrial Promotion Organization 規則化ナノホール構造を有するアルミニウムの製造方法
JP2007238988A (ja) 2006-03-07 2007-09-20 Fujifilm Corp 微細構造体の製造方法および微細構造体
JP4812686B2 (ja) * 2006-05-15 2011-11-09 パナソニック株式会社 回路基板とその製造方法及び半導体装置
US8063486B2 (en) * 2006-05-15 2011-11-22 Panasonic Corporation Circuit board, method for manufacturing the same, and semiconductor device

Also Published As

Publication number Publication date
CN102089833A (zh) 2011-06-08
WO2010004981A1 (ja) 2010-01-14
EP2299452A1 (en) 2011-03-23
JP2010067589A (ja) 2010-03-25
JP5143045B2 (ja) 2013-02-13
EP2299452A4 (en) 2017-08-02
US20110117357A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
KR20110033838A (ko) 미세 구조체 및 그 제조 방법
US20110043239A1 (en) Probe card
JP5043617B2 (ja) 異方導電性部材およびその製造方法
US8133578B2 (en) Microstructure and method of manufacturing the same
KR101475979B1 (ko) 미세 구조체
JP5164878B2 (ja) 異方導電性部材およびその製造方法
JP2009224146A (ja) 異方性導電性部材を有する積層板とその製造方法
EP1976007B1 (en) Method of manufacture of anisotropically conductive member
JP5253972B2 (ja) 構造体およびその製造方法
JP5363131B2 (ja) 異方導電性部材およびその製造方法
JP5523941B2 (ja) 金属充填微細構造体の製造方法
JP5435484B2 (ja) 金属充填微細構造体の製造方法
JP5139906B2 (ja) 微細構造体およびその製造方法
JP5043691B2 (ja) 金属充填微細構造体の製造方法ならびに金属充填微細構造体および異方導電性部材
JP2009287115A (ja) 電解めっき方法およびそれを用いた金属充填微細構造体の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid