JP4812686B2 - 回路基板とその製造方法及び半導体装置 - Google Patents
回路基板とその製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP4812686B2 JP4812686B2 JP2007124985A JP2007124985A JP4812686B2 JP 4812686 B2 JP4812686 B2 JP 4812686B2 JP 2007124985 A JP2007124985 A JP 2007124985A JP 2007124985 A JP2007124985 A JP 2007124985A JP 4812686 B2 JP4812686 B2 JP 4812686B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- base material
- easily peelable
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
前記電極と前記易剥離部との接着強度が、前記電極と前記基材との接着強度より低いことを特徴とする。
前記複合金属層をエッチングして電極を形成する工程とを含むことを特徴とする。
ることができる。
図1Aは本発明の第1実施形態に係る回路基板の平面図であり、図1Bは図1AのI-I線断面図であり、図1Cは図1BのW部の拡大図である。
とができる。
図4Aは本発明の第2実施形態に係る半導体装置の断面図である。なお、第2実施形態に係る半導体装置は、上述した第1実施形態に係る回路基板1を用いた半導体装置である。
限定されない。例えば、半導体素子20に設けられた電極20aの内部に易剥離部12と同様の易剥離部を形成してもよい。これにより上記熱応力が更に緩和されるため、接続箇所がより一層破壊されにくくなる。
図6A〜Cは本発明の第3実施形態に係る回路基板の製造方法を示す工程別断面図である。なお、第3実施形態に係る回路基板の製造方法は、上述した第1実施形態に係る回路基板1の製造方法の一例である。
ト配線基板を使用してもよい。
図7A〜Eは本発明の第4実施形態に係る回路基板の製造方法を示す工程別断面図である。ただし、図7B,Cは図7A中のY部分の拡大断面図である。なお、第4実施形態に係る回路基板の製造方法は、上述した第1実施形態に係る回路基板1の製造方法の別の一例である。
図8A〜Eは本発明の第5実施形態に係る回路基板の製造方法を示す工程別断面図である。ただし、図8B〜Dは図8A中のZ部分の拡大断面図である。なお、第5実施形態に係る回路基板の製造方法は、上述した第1実施形態に係る回路基板1の製造方法のまた別の一例である。
以下、実施例を用いて本発明をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
2 半導体装置
10 基材
11 電極
12,12a,12b,12c 易剥離部
20 半導体素子
20a 電極
21 はんだ(接合材料)
25 剥離部
30,40 金属箔
41 積層材
42 金属層
43 複合金属層
50 下層電極
51 基板
52 上層電極
Claims (18)
- 基材と、前記基材の少なくとも一主面に形成された電極とを含む回路基板であって、
前記電極の内部及び側部の一部のうち少なくとも一方に形成された導電体からなる易剥離部を含み、
前記電極と前記易剥離部との接着強度が、前記電極と前記基材との接着強度より低いことを特徴とする回路基板。 - 前記導電体は、金属である請求項1に記載の回路基板。
- 前記易剥離部は、1つの前記電極につき複数個形成されている請求項1に記載の回路基板。
- 前記複数の易剥離部は、前記基材に垂直な方向に、1つの前記電極につき多層になって形成されている請求項3に記載の回路基板。
- 前記多層の各層は、前記基材に平行な方向に、複数の前記易剥離部が形成されており、前記基材に垂直な方向の断面において、隣接する前記各層間では、前記易剥離部を形成した部分と、前記易剥離部を形成していない部分とが交互に配置されている請求項4に記載の回路基板。
- 前記回路基板は、プリント配線基板、ビルドアップ配線基板、フレキシブル配線基板及び半導体パッケージ基板から選ばれた1つである請求項1に記載の回路基板。
- 前記電極は、銅を含む金属材料からなり、
前記易剥離部は、クロム、ニッケル、コバルト、銀、金、鉄及びアルミニウムから選ばれた少なくとも1種の金属を含む金属材料又はその酸化物からなる請求項1に記載の回路基板。 - 前記電極は、エリアアレイ状に配置されている請求項1に記載の回路基板。
- 回路基板と、電極が設けられた半導体素子とを含む半導体装置であって、
前記回路基板は、請求項1から8のいずれかに記載の回路基板であり、
前記回路基板の前記電極と、前記半導体素子の前記電極とが接合材料を介して電気的に接続されていることを特徴とする半導体装置。 - 前記回路基板の前記電極に形成された前記易剥離部と前記電極との接着強度が、前記接合材料と前記電極との接着強度より低い請求項9に記載の半導体装置。
- 前記回路基板は前記易剥離部を複数含んでおり、前記易剥離部の少なくとも1つは、前記電極から剥離している請求項9に記載の半導体装置。
- 前記回路基板は前記電極を複数含んでおり、前記電極の少なくとも1つは、易剥離部の少なくとも1つが電極から剥離することによって高さが初期の高さより高くなっている請求項9に記載の半導体装置。
- 前記回路基板は前記電極及び前記易剥離部を複数含んでおり、前記易剥離部の少なくとも1つは、前記電極から剥離しており、前記複数の電極の高さは、前記基材の主面上において均一でない請求項9に記載の半導体装置。
- 前記接合材料は、はんだである請求項9に記載の半導体装置。
- 金属箔の内部及び側部の一部のうち少なくとも一方に導電体からなる易剥離部を形成する工程と、
前記易剥離部が形成された前記金属箔と樹脂基材とを、前記金属箔と前記易剥離部との接着強度が前記金属箔と前記樹脂基材との接着強度より低くなるように接着させる工程と、
前記金属箔をエッチングして電極を形成する工程とを含むことを特徴とする回路基板の製造方法。 - 樹脂基材に貼り合わされた金属箔上に、前記金属箔との接着強度が前記金属箔と前記樹脂基材との接着強度より低い導電体からなる易剥離部を選択的に形成する工程と、
前記易剥離部が形成された前記金属箔上に、前記金属箔と同じ材料からなる金属層を積層して複合金属層を形成する工程と、
前記複合金属層をエッチングして電極を形成する工程とを含むことを特徴とする回路基板の製造方法。 - 基材に設けられた下層電極上に、前記下層電極との接着強度が前記下層電極と前記基材との接着強度より低い導電体からなる易剥離部を選択的に形成する工程と、
前記易剥離部が形成された前記下層電極上に、前記下層電極と同じ材料からなる上層電極を積層して電極を形成する工程とを含むことを特徴とする回路基板の製造方法。 - 樹脂基材に貼り合わされた金属箔上に、前記金属箔との接着強度が前記金属箔と前記樹脂基材との接着強度より低い導電体からなる易剥離部を選択的に形成する工程と、
前記易剥離部が形成された前記金属箔上に、前記金属箔と同じ材料からなる金属層を積層して複合金属層を形成する工程と、
前記易剥離部を選択的に形成する工程と、前記複合金属層を形成する工程とを繰り返して、前記易剥離部を多層に形成する工程と、
前記複合金属層をエッチングして電極を形成する工程とを含むことを特徴とする回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124985A JP4812686B2 (ja) | 2006-05-15 | 2007-05-09 | 回路基板とその製造方法及び半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135576 | 2006-05-15 | ||
JP2006135576 | 2006-05-15 | ||
JP2007124985A JP4812686B2 (ja) | 2006-05-15 | 2007-05-09 | 回路基板とその製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335851A JP2007335851A (ja) | 2007-12-27 |
JP4812686B2 true JP4812686B2 (ja) | 2011-11-09 |
Family
ID=38934984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007124985A Expired - Fee Related JP4812686B2 (ja) | 2006-05-15 | 2007-05-09 | 回路基板とその製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4812686B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5143045B2 (ja) * | 2008-07-09 | 2013-02-13 | 富士フイルム株式会社 | 微細構造体およびその製造方法 |
WO2023132119A1 (ja) * | 2022-01-04 | 2023-07-13 | 株式会社村田製作所 | 伸縮配線基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02299289A (ja) * | 1989-05-15 | 1990-12-11 | Fujitsu Ltd | 回路基板及びその製造方法 |
JPH03101572U (ja) * | 1990-02-01 | 1991-10-23 | ||
JPH045843A (ja) * | 1990-04-23 | 1992-01-09 | Sumitomo Electric Ind Ltd | ボンディングパッド |
JPH0745665A (ja) * | 1993-08-02 | 1995-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP3860000B2 (ja) * | 2001-09-07 | 2006-12-20 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2007
- 2007-05-09 JP JP2007124985A patent/JP4812686B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007335851A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
US6192581B1 (en) | Method of making printed circuit board | |
JP4108643B2 (ja) | 配線基板及びそれを用いた半導体パッケージ | |
KR101906883B1 (ko) | 배선 기판 및 그 제조 방법 | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2015122386A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2015162607A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
KR20090056824A (ko) | 배선 기판 및 전자 부품 장치 | |
JP6244138B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP6881889B2 (ja) | 所定のビアパターンを有する電子パッケージおよびそれを製造ならびに使用する方法 | |
JP4812686B2 (ja) | 回路基板とその製造方法及び半導体装置 | |
JP2014131034A (ja) | パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板 | |
JP2020102593A (ja) | 基板、基板の製造方法及び電子装置 | |
JP2004221618A (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
US8063486B2 (en) | Circuit board, method for manufacturing the same, and semiconductor device | |
JP5445007B2 (ja) | 回路基板及びその製造方法 | |
JP5206217B2 (ja) | 多層配線基板及びそれを用いた電子装置 | |
JP2008098202A (ja) | 多層配線基板、多層配線基板構造体 | |
JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
JP2010123799A (ja) | 回路基板および多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |