TW201611674A - 異向性導電構件及多層配線基板 - Google Patents

異向性導電構件及多層配線基板 Download PDF

Info

Publication number
TW201611674A
TW201611674A TW104122411A TW104122411A TW201611674A TW 201611674 A TW201611674 A TW 201611674A TW 104122411 A TW104122411 A TW 104122411A TW 104122411 A TW104122411 A TW 104122411A TW 201611674 A TW201611674 A TW 201611674A
Authority
TW
Taiwan
Prior art keywords
conductive member
adhesive layer
anisotropic conductive
protruding portion
treatment
Prior art date
Application number
TW104122411A
Other languages
English (en)
Inventor
堀田吉則
黒岡俊次
山下広祐
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201611674A publication Critical patent/TW201611674A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本發明的課題在於提供可達成優異的導通可靠性的異向導電構件及使用其的多層配線基板。本發明的異向性導電構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；黏著層，設於絕緣性基材的表面；各導電通路包含自絕緣性基材的表面突出的突出部分，各導電通路的突出部分的端部自黏著層的表面露出或突出。

Description

異向性導電構件及多層配線基板
本發明是有關於一種異向性導電構件及多層配線基板。
於絕緣性基材上所設的微細孔中填充金屬而成的金屬填充微細結構物（裝置）在近年來的奈米技術中亦是受到關注的領域之一，例如期待作為異向導電構件的用途。 該異向性導電構件插入至半導體元件等電子零件與電路基板之間，僅僅進行加壓而獲得電子零件與電路基板之間的電性連接，因此可作為半導體元件等電子零件等的電性連接構件或進行功能檢查時的檢查用連接器等而廣泛使用。 特別是半導體元件等電子零件的小型化顯著，在現有的如打線接合這樣的直接連接配線基板的方式，或覆晶接合、熱壓（熱壓接）接合等中，無法充分保證連接的穩定性，因此作為電子連接構件而言，異向性導電構件受到關注。
作為可於此種異向性導電構件中使用的微細結構物，例如在專利文獻1中記載了「一種微細結構物，其是包含具有密度為1×106 /mm2 ～1×1010 /mm2 、且孔徑為10 nm～500 nm的微孔貫通孔的絕緣性基材的微細結構物，其特徵在於：於所述微孔貫通孔內部，以填充率為30%以上而填充金屬，且於所述絕緣性基材的至少一個表面上設有包含聚合物的層。」（[申請專利範圍第1項]）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-067589號公報
[發明所欲解決之課題]
本發明者等人對專利文獻1中所記載的微細結構物進行了研究，結果可知於該微細結構物中，導電通路的突出部分（凸塊）成為被聚合物層覆蓋的狀態（參照專利文獻1：[0038][圖2]等），因此由於聚合物層的材料或厚度、或者連接的電極的形狀或間距等，覆蓋導電通路的突出部分的聚合物層的存在變得妨礙導通，存在導通可靠性差的情況。
因此，本發明的課題在於提供可達成優異的導通可靠性的異向導電構件及使用其的多層配線基板。 [解決課題之手段]
本發明者等人為了達成所述目的而進行了銳意研究，結果發現藉由於絕緣性基材的表面設置黏著層，且使於絕緣性基材的厚度方向上貫通而所設的多個導電通路的突出部分的端部自黏著層的表面露出或突出，可達成優異的導通可靠性，從而完成本發明。 亦即，本發明者等人發現藉由以下構成可解決所述課題。
[1] 一種異向性導電構件，其具備： 包含無機材料的絕緣性基材； 包含導電性構件的多個導電通路，以於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置； 黏著層，設於所述絕緣性基材的表面； 各導電通路包含自絕緣性基材的表面突出的突出部分， 各導電通路的突出部分的端部自黏著層的表面露出或突出。 [2] 如[1]所述的異向性導電構件，其中，各導電通路的突出部分的縱橫比為0.01以上、不足20； 此處，縱橫比是指突出部分的高度相對於直徑的比例。 [3] 如[1]或[2]所述的異向性導電構件，其中，各導電通路的突出部分的高度是50 nm～1500 nm。 [4] 如[1]～[3]中任一項所述的異向性導電構件，其中，黏著層的厚度是50 nm～1500 nm。 [5] 如[1]～[4]中任一項所述的異向性導電構件，其中，各導電通路的突出部分的高度與黏著層的厚度之差的絕對值是0 nm～50 nm。 [6] 如[1]～[5]中任一項所述的異向性導電構件，其中，黏著層是含有熱膨脹係數不足50×10-6 K-1 的高分子材料的層。 [7] 如[6]所述的異向性導電構件，其中，高分子材料是選自由聚醯亞胺樹脂及環氧樹脂所構成的群組的至少一種樹脂材料。 [8] 一種多層配線基板，其積層有如[1]～[7]中任一項所述的異向性導電構件、配線基板，所述配線基板經由電極而與異向性導電構件的導電性材料電性連接。 [9] 如[8]所述的多層配線基板，其作為半導體封裝的插入物而使用。 [發明的效果]
如以下所說明那樣，藉由本發明可提供可達成優異的導通可靠性的異向導電構件及使用其的多層配線基板。
以下，關於本發明而加以詳細說明。 以下所記載的構成要件的說明有時是基於本發明的代表性實施方式而成者，本發明並不限定於此種實施方式。 另外，於本說明書中，使用「～」而表示的數值範圍表示包含「～」的前後所記載的數值作為下限值及上限值的範圍。
[異向性導電構件] 本發明的異向性導電構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；黏著層，設於絕緣性基材的表面。 而且，各導電通路包含自絕緣性基材的表面突出的突出部分，各導電通路的突出部分的端部自黏著層的表面露出或突出。
於本發明的異向性導電構件中，如上所述那樣具有如下的構成：於絕緣性基材的表面設置黏著層，使於絕緣性基材的厚度方向上貫通而所設的多個導電通路的突出部分的端部自黏著層的表面露出或突出，因此可達成優異的導通可靠性。 其原因並不詳細地明確，但可大致如下所述地推測。 亦即，認為其原因在於：於將半導體元件或配線基板中的電極與異向性導電構件連接（接合）時，電極與異向性導電構件中的導電通路接合，與該接合的同時或連接後，使異向性導電構件中的黏著層與配線基板的電極以外的部分接著，由此可並不阻礙電極與導電通路的連接地藉由黏著層而填埋配線基板與異向性導電構件的間隙。
而且，如後述的實施例及比較例所示，認為半導體元件或配線基板中的電極與異向性導電構件的連接（接合）可在比現有更低溫、低壓及短時間內進行接合這一情況有助於優異的導通可靠性。 此處，關於可在低溫、低壓及短時間內進行接合的理由，並不詳細地明確，但可大致如下所述地推測。 首先，於貫通絕緣性基材的厚度方向的導電通路（導電性構件）中，隨著後述的導電通路形成步驟而存在內部應變。而且，該應變所引起的能量成為驅動力，藉由施加稍許的能量而誘發固相擴散。此現象亦可根據如下而確認：如圖1所示那樣，根據構成導電通路的導電性構件的DSC的分析結果，於250℃顯示出明確的放熱峰（參照圖1中的實線）。亦即，根據DSC的測定原理，若為熔解現象則觀察到吸熱，若為再結晶等則觀察到放熱，因此異向性導電構件的接合是伴隨著固相擴散的現象、亦即利用擴散誘起再結晶（Diffusion Induced Recrystallisation；DIR）的組織的再形成。另一方面，關於將構成導電通路的導電性構件加熱、升溫至500℃的材料，未發現放熱峰的觀測（參照圖1中的虛線），因此認為藉由加熱而解放內部應變所引起的能量，產生再結晶化。 關於該再結晶化，如圖2（A）～圖2（E）所示，根據25℃、250℃、300℃、400℃及500℃的各溫度的SEM影像，可推斷在異向性導電構件的導電通路的突出部分中，由於接合時的加熱（例如200℃以上的溫度）而生成再結晶組織。而且，如圖3所示，根據實際在250℃下將電極與異向性導電構件接合時的接合部的剖面的SEM影像，難以判別導電通路的突出部分3a與電極12a的界面，可推斷生成了再結晶組織。除此以外，如圖4所示，藉由結晶繞射對導電通路的突出部分3a與電極12a的界面的導電性構件（於圖4中為銅）進行分析，結果觀測到認為與結晶面一致對應的繞射線的雙峰，可推斷生成再結晶組織。 另外，在考慮金屬的整體狀態的固相擴散速度的情況下，難以產生再結晶化等伴隨著形狀變化的現象，但亦存在金屬表面的固相擴散速度比金屬的內部大6位數左右的報告，可充分認為在導電通路的突出部分中亦可產生形狀變化。
其次，關於本發明的異向性導電構件的構成，使用圖5（A）～圖5（B）而加以說明。 圖5（A）～圖5（B）中所示的異向性導電構件1具備：絕緣性基材2、包含導電性構件的多個導電通路3、設於絕緣性基材2的表面2a及表面2b的黏著層4。 而且，導電通路3如圖5（A）及圖5（B）所示那樣，於相互絕緣的狀態下於厚度方向Z（Z1：圖5（A）的自背面至正面的方向，Z2：圖5（A）的自正面至背面的方向）貫通絕緣性基材2而設置。 另外，導電通路3如圖5（B）所示那樣包含自絕緣性基材2的表面2a及表面2b突出的突出部分3a及突出部分3b，自黏著層4的表面露出或突出而設置該突出部分3a及突出部分3b的端部。 此處，所謂「相互絕緣的狀態」是表示存在於絕緣性基材的內部（厚度方向）的各導電通路於絕緣性基材的內部中互相絕緣的狀態，如後述的圖6（C）所示那樣，於絕緣性基材的自表面突出的突出部分中，多個突出部分亦可接合。 而且，於圖5（B）中表示於絕緣性基材2的表面2a及表面2b包含黏著層4的態樣，於本發明中，只要於絕緣性基材的至少其中一個表面包含黏著層即可。 同樣地，於圖5（B）中表示導電通路3的兩端包含突出部分（符號3a及符號3b）的態樣，於本發明中，只要包含在絕緣性基材的至少自包含黏著層之側的表面突出的突出部分即可。 其次，關於本發明的異向性導電構件的絕緣性基材、導電通路及黏著層，對材料、尺寸、形成方法等而加以說明。
〔絕緣性基材〕 構成本發明的異向性導電構件的絕緣性基材包含無機材料，若為具有與構成現有公知的異向性導電膜等的絕緣性基材同等程度的電阻率（1014 Ω·cm左右）者，則並無特別限定。 另外，所謂「包含無機材料」是用以與構成後述的黏著層的高分子材料區別的規定，並非限定於僅僅由無機材料而構成的絕緣性基材的規定，而是以無機材料為主成分（50質量%以上）的規定。
所述絕緣性基材例如可列舉玻璃基材、陶瓷基材（例如碳化矽、氮化矽等）、碳基材（例如類鑽碳等）、聚醯亞胺基材、該些的複合材料等，而且亦可為於具有貫通孔的有機原材料上，以包含50質量%以上的陶瓷材料或碳材料的無機材料形成膜的材料。
於本發明中，作為所述絕緣性基材，自容易形成具有所期望的平均開口直徑的微孔作為貫通孔，形成後述的導電通路的理由考慮，較佳的是閥金屬的陽極氧化膜。 此處，所述閥金屬具體而言例如可列舉鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。 該些中，自尺寸穩定性良好、比較廉價考慮，較佳的是鋁的陽極氧化膜（基材）。
於本發明中，所述絕緣性基材的厚度（於圖5（B）中以符號6所表示的部分）較佳的是1 μm～1000 μm，更佳的是5 μm～500 μm，進一步更佳的是10 μm～300 μm。絕緣性基材的厚度若為該範圍，則絕緣性基材的操作性變良好。
而且，於本發明中，所述絕緣性基材中的所述導電通路間的寬度（於圖5（B）中以符號7所表示的部分）較佳的是10 nm以上，更佳的是20 nm～200 nm。絕緣性基材中的導電通路間的寬度若為該範圍，則絕緣性基材可作為絕緣性的隔板而充分發揮功能。
〔導電通路〕 構成本發明的異向性導電構件的多個導電通路是於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態下而設的包含導電性材料的導電通路。 而且，所述導電通路包含自絕緣性基材的表面突出的突出部分，且各導電通路的突出部分的端部自後述的黏著層的表面露出或突出而設置。
＜導電性材料＞ 構成所述導電通路的導電性材料若為電阻率為103 Ω·cm以下的材料則並無特別限定，其具體例可適宜地例示金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）、鎳（Ni）、摻雜有銦的錫氧化物（ITO）等。 其中，自導電性的觀點考慮，較佳的是銅、金、鋁、鎳，更佳的是銅、金。
＜突出部分＞ 所述導電通路的突出部分是導電通路自絕緣性基材的表面突出的部分，而且突出部分的端部自黏著層的表面露出或突出。 其次，關於所述導電通路的突出部分的形狀，使用圖5（A）～圖5（B）及圖6（A）～圖6（C）而加以說明。 此處，圖5（B）中所示的態樣是導電通路3的突出部分3a的端部自黏著層4的表面突出的態樣，圖6（A）～圖6（C）中所示的態樣均是導電通路3的突出部分3a的端部自黏著層4的表面露出的態樣。另外，關於突出部分的端部露出的態樣，並不限定於如圖6（A）～圖6（C）所示那樣導電通路3的突出部分的端部（端面）與黏著層4的表面構成同一平面的態樣，亦可為導電通路3的突出部分的端部（端面）位於較黏著層4的表面更接近絕緣性基材2之側的態樣，換而言之，亦可為突出部分的端部（端面）處於較黏著層4的表面更凹陷的位置的態樣。 而且，導電通路的突出部分可如圖6（A）所示那樣，為與絕緣性基材2的內部所存在的導電通路同樣的（連續的）柱狀形狀，亦可如圖6（B）所示那樣，為自絕緣性基材2的內部所存在的導電通路彎曲的柱狀形狀，另外，亦可如圖6（C）所示那樣，為多個導電通路的突出部分3a接觸的態樣。另外，於圖6（C）所示的態樣中，為了擔保作為導電通路的功能，不言而喻所有的導電通路的突出部分相接觸的態樣除外。
於本發明中，於藉由壓接等方法使異向性導電構件與電極連接（接合）時，自可充分確保突出部分崩潰的情況下的面方向的絕緣性的理由考慮，所述導電通路的突出部分的縱橫比（突出部分的高度/突出部分的直徑）較佳的是0.01以上且不足20，較佳的是6～20。
而且，於本發明中，自追從成為連接對象的半導體元件或配線基板的表面形狀的觀點考慮，所述導電通路的突出部分的高度較佳的是50 nm～1500 nm，更佳的是300 nm～1050 nm。 同樣地，所述導電通路的突出部分的直徑較佳的是超過5 nm、10 μm以下，更佳的是40 nm～1000 nm。
＜其他形狀＞ 所述導電通路是柱狀，其直徑（於圖5（B）中以符號8所表示的部分）與突出部分的直徑同樣地較佳的是超過5 nm、10 μm以下，更佳的是40 nm～1000 nm。
而且，所述導電通路是於藉由所述絕緣性基材而相互絕緣的狀態下存在者，其密度較佳的是2萬個/mm2 以上，更佳的是200萬個/mm2 以上，進一步更佳的是1000萬個/mm2 以上，特佳的是5000萬個/mm2 以上，最佳的是1億個/mm2 以上。
另外，鄰接的各導電通路的中心間距離（於圖5（A）～圖5（B）中以符號9所表示的部分）較佳的是20 nm～500 nm，更佳的是40 nm～200 nm，進一步更佳的是50 nm～140 nm。
〔黏著層〕 構成本發明的異向性導電構件的黏著層是設於絕緣性基材的表面的層，是有助於配線基板的電極以外的部分彼此接著的層。
於本發明中，自可減輕連接後的收縮差等所造成的翹曲的理由考慮，所述黏著層較佳的是含有熱膨脹係數不足50×10-6 K-1 的高分子材料的層，更佳的是含有5×10-6 K-1 ～30×10-6 K-1 的高分子材料的層。 如上所述可減輕連接後的翹曲的理由是因為：由於與成為連接對象的半導體元件或配線基板的熱膨脹率差變小，因此變得無需用以吸收位移差的膜厚，因此可使黏著層的厚度薄膜化，其結果可減輕黏著層自身的熱膨脹率的影響。 此處，熱膨脹係數是指基於JIS K 7197：1991的「塑膠的利用熱機械分析的線膨脹率試驗方法」而測定的值，在併用兩種以上高分子材料的情況下，是指該些材料的混合物的測定值。
＜高分子材料＞ 所述高分子材料可以熱膨脹係數成為不足50×10-6 K-1 的方式自公知的樹脂材料等中適宜選擇一種或兩種以上，因此並無特別限定。 該些中，自可效率良好地填埋配線基板與異向性導電構件的間隙，使與配線基板的密著性進一步變高的理由考慮，較佳的是使用聚醯亞胺樹脂（熱膨脹係數：30×10-6 K-1 ～50×10-6 K-1 ）及/或環氧樹脂（熱膨脹係數：45×10-6 K-1 ～65×10-6 K-1 ）。
＜形狀＞ 於本發明中，自追從成為連接對象的半導體元件或配線基板的表面形狀的觀點考慮，所述黏著層的厚度較佳的是50 nm～1500 nm，更佳的是250 nm～1000 nm。
而且，於本發明中，如上所述地具有使導電通路的突出部分的端部自黏著層的表面露出或突出的構成，但自可使異向性導電構件與電極的連接電阻進一步變小的理由考慮，所述導電通路的突出部分的高度與所述黏著層的厚度之差的絕對值較佳的是0 nm～50 nm。另外，導電通路的突出部分的高度與黏著層的厚度之差的絕對值為0 nm的狀態是導電通路的突出部分的端部在與黏著層的表面同一平面露出的狀態。 可如上所述使連接電阻變小的理由在於：藉由使厚度的差的絕對值處於所述範圍，即使在產生黏著層變形的狀態下，亦變得難以阻礙電極與導電通路的連接等。
〔脫模膜〕 本發明的異向性導電構件，自如圖7所示那樣捲繞為規定直徑及規定寬度的卷芯71的形狀而供給的觀點考慮，較佳的是於異向性導電構件的單側的表面設置脫模膜（於圖7中以符號72所表示的部分）。 此處，脫模膜例如可列舉聚酯系、聚丙烯系、聚乙烯系、聚四氟乙烯系的澆鑄膜；於延伸膜上塗佈矽酮樹脂進行脫模處理而成者；脫模紙等。
具備所述絕緣性基材、導電通路及黏著層的本發明的異向性導電構件的作為移送導電性構件的厚度、亦即所述絕緣基材的厚度與所述導電通路的突出部分的高度及所述黏著層的厚度中較大的值的合計值（在包含所述脫模膜的情況下，包括脫模膜的厚度）較佳的是50 μm以下，更佳的是10 μm～50 μm。
[異向性導電構件的製造方法] 本發明的異向性導電構件的製造方法（以下亦形式上稱為「本發明的製造方法」）並無特別限定，例如可列舉包含如下步驟的製造方法等：導電通路形成步驟，使所述導電性材料存在於所述絕緣性基材上所設的貫通孔而形成所述導電通路；修整步驟，於導電通路形成步驟之後僅僅將所述絕緣性基材的表面的一部分除去，使所述導電通路突出；黏著層形成步驟，於修整步驟之後僅僅於所述絕緣性基材的表面形成黏著層。
〔絕緣性基材的製作〕 所述絕緣性基材例如可直接使用具有貫通孔的玻璃基板（Through Glass Via；TGV），但自將所述導電通路的開口直徑或突出部分的縱橫比設定為所述範圍的觀點考慮，較佳的是對閥金屬實施陽極氧化處理的方法。 作為所述陽極氧化處理，例如在所述絕緣性基材為鋁的陽極氧化皮膜的情況下，可藉由順次實施對鋁基板進行陽極氧化的陽極氧化處理，及於所述陽極氧化處理之後，對由於所述陽極氧化而產生的微孔的孔進行貫通化的貫通化處理而製作。 於本發明中，關於所述絕緣性基材的製作中所使用的鋁基板以及對鋁基板所實施的各處理步驟，可採用與日本專利特開2008-270158號公報的段落[0041]～段落[0121]中所記載者相同者。
〔導電通路形成步驟〕 所述導電通路形成步驟是使所述導電性材料存在於所述絕緣性基材上所設的所述貫通孔的步驟。 此處，使金屬存在於所述貫通孔的方法例如可列舉與日本專利特開2008-270158號公報的段落[0123]～段落[0126]及[圖4]中所記載的各方法（電解鍍敷法或無電鍍法）相同的方法。 而且，於電解鍍敷法或無電鍍法中，較佳的是預先設置金、鎳、銅等的電極層。該電極層的形成方法例如可列舉濺鍍等氣相處理；無電鍍等液層處理；組合有該些處理的處理等。 藉由所述金屬填充步驟可獲得形成導電通路的突出部分之前的異向性導電構件。
另一方面，所述導電通路形成步驟亦可為包含如下步驟的方法而代替日本專利特開2008-270158號公報中所記載的方法，所述步驟例如包含：陽極氧化處理步驟，對鋁基板的單側的表面（以下亦稱為「單面」）實施陽極氧化處理，於鋁基板的單面形成包含存在於厚度方向的微孔與存在於微孔的底部的障壁層的陽極氧化膜；障壁層除去步驟，於陽極氧化處理步驟之後將陽極氧化膜的障壁層除去；金屬填充步驟，於障壁層除去步驟之後實施電解鍍敷處理而於微孔的內部填充金屬；基板除去步驟，於金屬填充步驟之後將鋁基板除去，獲得金屬填充微細結構物。
＜陽極氧化處理步驟＞ 所述陽極氧化步驟是藉由對所述鋁基板的單面實施陽極氧化處理，於所述鋁基板的單面形成包含存在於厚度方向的微孔與存在於微孔的底部的障壁層的陽極氧化膜的步驟。 本發明的製造方法中的陽極氧化處理可使用現有公知的方法，自提高微孔排列的有序性、擔保異向性導電的觀點考慮，較佳的是使用自我有序化（Self-Ordering）法或恆定電壓處理。 此處，關於陽極氧化處理的自我有序化法或恆定電壓處理，可實施與日本專利特開2008-270158號公報的段落[0056]～段落[0108]及[圖3]中所記載的各處理同樣的處理。
＜障壁層除去步驟＞ 所述障壁層除去步驟是在所述陽極氧化處理步驟之後，將所述陽極氧化膜的障壁層除去的步驟。藉由除去障壁層，變得經由微孔而使鋁基板的一部分露出。 除去障壁層的方法並無特別限定，例如可列舉：以比所述陽極氧化處理步驟的所述陽極氧化處理的電位更低的電位使障壁層進行電化學溶解的方法（以下亦稱為「電解除去處理」）；藉由蝕刻將障壁層除去的方法（以下亦稱為「蝕刻除去處理」）；組合有該些方法的方法（特別是於實施電解除去處理之後，藉由蝕刻除去處理將殘存的障壁層除去的方法）等。
＜電解除去處理＞ 所述電解除去處理若為以比所述陽極氧化處理步驟的所述陽極氧化處理的電位（電解電位）更低的電位而實施的電解處理，則並無特別限定。 於本發明中，所述電解溶解處理例如可藉由於所述陽極氧化處理步驟結束時使電解電位降低，而與所述陽極氧化處理連續地實施。
關於電解電位以外的條件，所述電解除去處理可採用與所述現有公知的陽極氧化處理同樣的電解液及處理條件。 特別是如上所述那樣連續實施所述電解除去處理與所述陽極氧化處理的情況下，較佳的是使用同樣的電解液而進行處理。
（電解電位） 所述電解除去處理的電解電位較佳的是連續性或階段性（階梯狀）地下降為比所述陽極氧化處理中的電解電位更低的電位。 此處，作為使電解電位階段性下降時的降低幅度（階梯寬度），自障壁層的耐電壓的觀點考慮，較佳的是10 V以下，更佳的是5 V以下，進一步更佳的是2 V以下。 而且，自生產性等觀點考慮，使電解電位連續性或階段性下降時的電壓下降速度均較佳的是1 V/sec以下，更佳的是0.5 V/sec以下，進一步更佳的是0.2 V/sec以下。
＜蝕刻除去處理＞ 所述蝕刻除去處理並無特別限定，可為使用酸水溶液或鹼性水溶液而進行溶解的化學性蝕刻處理，亦可為乾式蝕刻處理。
（化學蝕刻處理） 利用化學蝕刻處理除去障壁層例如可藉由如下方法而選擇性地僅僅溶解障壁層：使所述陽極氧化處理步驟後的結構物浸漬於酸水溶液或鹼性水溶液中，於微孔的內部填充酸水溶液或鹼性水溶液之後，使pH緩衝液與陽極氧化膜的微孔的開口部側的表面接觸的方法等。
此處，在使用酸水溶液的情況下，較佳的是使用硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液。而且，酸水溶液的濃度較佳的是1質量%～10質量%。酸水溶液的溫度較佳的是15℃～80℃，更佳的是20℃～60℃，更佳的是30℃～50℃。 另一方面，在使用鹼性水溶液的情況下，較佳的是使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰所構成的群組的至少一種鹼的水溶液。而且，鹼性水溶液的濃度較佳的是0.1質量%～5質量%。鹼性水溶液的溫度較佳的是10℃～60℃，更佳的是15℃～45℃，更佳的是20℃～35℃。另外，於鹼性水溶液中亦可含有鋅或其他金屬。 具體而言，例如可適宜使用50 g/L、40℃的磷酸水溶液，0.5 g/L、30℃的氫氧化鈉水溶液，0.5 g/L、30℃的氫氧化鉀水溶液等。 另外，pH緩衝液可適宜使用與所述酸水溶液或鹼性水溶液對應的緩衝液。
而且，於酸水溶液或鹼性水溶液中的浸漬時間較佳的是8分鐘～120分鐘，更佳的是10分鐘～90分鐘，進一步更佳的是15分鐘～60分鐘。
（乾式蝕刻處理） 乾式蝕刻處理例如較佳的是使用Cl2 /Ar混合氣體等氣體種類。
＜金屬填充步驟＞ 所述金屬填充步驟是於所述障壁層除去步驟之後，實施電解鍍敷處理而將金屬填充至陽極氧化膜的微孔的內部的步驟，例如可列舉與日本專利特開2008-270158號公報的段落[0123]～段落[0126]及[圖4]中所記載的各方法同樣的方法（電解鍍敷法或無電鍍法）。 另外，於電解鍍敷法或無電鍍法中，可將於所述障壁層除去步驟之後經由微孔而露出的鋁基板作為電極而利用。
＜基板除去步驟＞ 所述基板除去步驟是於所述金屬填充步驟之後將鋁基板除去，獲得金屬填充微細結構物的步驟。 作為除去鋁基板的方法，例如可列舉使用處理液，並不溶解在所述金屬填充步驟中填充至微孔的內部的金屬及作為絕緣性基材的陽極氧化膜，而僅僅溶解鋁基板的方法等。
所述處理液例如可列舉氯化汞、溴/甲醇混合物、溴/乙醇混合物、王水、鹽酸/氯化銅混合物等的水溶液等，其中較佳的是鹽酸/氯化銅混合物。 而且，所述處理液的濃度較佳的是0.01 mol/L～10 mol/L，更佳的是0.05 mol/L～5 mol/L。 而且，處理溫度較佳的是-10℃～80℃，較佳的是0℃～60℃。
〔修整步驟〕 所述修整步驟是僅僅除去所述導電通路形成步驟後的異向性導電構件表面的絕緣性基材的一部分，使導電通路突出的步驟。 此處，修整處理若為並不溶解構成導電通路的金屬的條件，則並無特別限定，例如在使用酸水溶液的情況下，較佳的是使用硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液。其中，不含鉻酸的水溶液於安全性優異的方面較佳。酸水溶液的濃度較佳的是1質量%～10質量%。酸水溶液的溫度較佳的是25℃～60℃。 另一方面，在使用鹼性水溶液的情況下，較佳的是使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰所構成的群組的至少一種鹼的水溶液。鹼性水溶液的濃度較佳的是0.1質量%～5質量%。鹼性水溶液的溫度較佳的是20℃～50℃。 具體而言，例如可適宜使用50 g/L、40℃的磷酸水溶液，0.5 g/L、30℃的氫氧化鈉水溶液或0.5 g/L、30℃的氫氧化鉀水溶液。 於酸水溶液或鹼性水溶液中的浸漬時間較佳的是8分鐘～120分鐘，更佳的是10分鐘～90分鐘，進一步更佳的是15分鐘～60分鐘。此處，浸漬時間在反覆進行短時間的浸漬處理（修整處理）的情況下，是指各浸漬時間的合計。另外，於各浸漬處理之間亦可實施清洗處理。
於本發明的製造方法中，於修整步驟中嚴密地控制導電通路的突出部分的高度的情況下，較佳的是於所述導電通路形成步驟之後將絕緣性基材與導電通路的端部加工成為同一平面狀之後，將絕緣性基材選擇性除去（修整）。 此處，加工為同一平面狀的方法例如可列舉物理性研磨（例如游離研磨粒研磨、背面研磨、平刨等）、電化學研磨、組合有該些的研磨等。
而且，於本發明的製造方法中，於所述導電通路形成步驟或修整步驟之後，可以減輕隨著金屬的填充而產生的導電通路內的應變為目的而實施加熱處理。 作為加熱處理，自抑制金屬氧化的觀點考慮，較佳的是於還原性環境下實施，具體而言，較佳的是於氧濃度為20 Pa以下進行，更佳的是於真空下進行。此處，所謂「真空」是指氣體密度或氣壓比大氣更低的空間的狀態。 而且，較佳的是以矯正為目的而一面對材料進行加壓一面進行加熱處理。
〔黏著層形成步驟〕 所述黏著層形成步驟是在所述修整步驟之後，僅僅於所述絕緣性基材的表面形成黏著層的步驟。 此處，形成黏著層的方法例如可列舉將含有具有所述熱膨脹係數的高分子材料與溶媒（例如甲基乙基酮等）等的樹脂組成物塗佈於所述絕緣性基材的表面，使其乾燥，視需要進行煅燒的方法等。 所述樹脂組成物的塗佈方法並無特別限定，例如可使用凹版印刷塗佈法、反塗法、模塗法、刮刀塗佈機、輥塗機、氣刀塗佈機、絲網塗佈機、棒式塗佈機、簾幕式塗佈機等現有公知的塗佈方法。 而且，塗佈後的乾燥方法並無特別限定，例如可列舉在30℃～80℃的溫度下進行幾秒～幾十分鐘加熱的處理，或在減壓下、50℃～200℃的溫度下進行加熱的處理等。 而且，乾燥後的煅燒方法因所使用的高分子材料而異，故並無特別限定，在使用聚醯亞胺樹脂的情況下，例如可列舉在160℃～240℃的溫度下進行2分鐘～1小時加熱的處理等；在使用環氧樹脂的情況下，例如可列舉在30℃～80℃的溫度下進行2分鐘～60分鐘加熱的處理等。
於本發明的製造方法中，所述各步驟可單片式地進行各步驟，亦可將鋁線圈作為原坯而藉由腹板（web）進行連續處理。 而且，於進行連續處理的情況下，較佳的是於各步驟之間設置適宜的清洗步驟、乾燥步驟。
[多層配線基板] 以下，關於本發明的多層配線基板而加以詳細說明。 本發明的多層配線基板是積層有所述本發明的異向性導電構件、經由電極而與存在於異向性導電構件的貫通孔的導電性材料（導電通路）電性連接的配線基板的多層配線基板。 其次，關於本發明的多層配線基板的結構，使用圖8而加以說明。
圖8中所示的多層配線基板10由於導電通路3與配線基板11a及配線基板11b中的電極12a及電極12b接合，且絕緣性基材2的表面所設的黏著層4與配線基板11a及配線基板11b中的電極12a及電極12b以外的部分接觸，因此與配線基板的密著力高，可達成優異的導通可靠性。另外，圖8中所示的異向性導電構件與圖6（A）同樣為導電通路的突出部分的端部（端面）與黏著層的表面形成同一面的態樣，但亦可為如圖5（B）所示那樣，導電通路的突出部分的端部（端面）自黏著層的表面突出的態樣，藉由對配線基板彼此進行加熱壓接，利用由於熱而膨脹的高分子材料，使絕緣性基材2的表面所設的黏著層4與配線基板11a及配線基板11b中的電極12a及電極12b以外的部分接觸。
於本發明中，在將所述本發明的異向性導電構件與配線基板接合或連接（以下亦簡略稱為「接合等」）時，可視需要而實施將可於異向性導電構件的導電通路的突出部分的端部（端面）所形成的氧化膜或有機污染等除去的除去處理，或對異向性導電構件的導電通路的突出部分的端部（端面）或黏著層的表面進行活化的活化處理。
〔除去處理〕 作為將氧化膜除去的方法，例如可列舉利用甲酸氣體的還原作用而除去的甲酸處理，或浸漬於如硫酸這樣的酸性液體中而溶解表面的氧化層的溶解處理等化學性處理。 而且，亦可列舉在高真空中對氧化膜的表面照射離子束或中性原子束的離子束處理，或於電漿環境中封入基板且施加偏壓的電漿處理，實施反應性離子蝕刻（Reactive Ion Etching；RIE）等而將氧化膜物理性除去的方法。另外，使用惰性的氬元素等而作為離子源、電漿源。 而且，作為將有機污染除去的方法，於氧氣的存在下照射真空紫外光的處理（Vacuum ultraviolet irradiation treatment in the presence of oxygen gas （VUV/O3））亦有效。藉由照射波長為175 nm以下的真空紫外光而形成以氧及臭氧為起始物質的氧自由基，該氧自由基使有機物質分解、揮發，由此可實現表面污染的降低。另外，根據對象基板材料，亦可使用氮氣。
〔活化處理〕 活化處理例如可列舉與所述除去處理同樣地使用物理性的能量，將氧化膜或有機污染等除去，使黏著層的表面的結合狀態變化，由此使活性表面露出的方法。 而且，活化處理亦可以形成具有接合等功能的薄膜表面（接合層）為目的而採用暴露水蒸氣的方法。由於吸附於表面的水分子所引起的官能基（例如羥基）有助於縮合，因此可實現金屬、氧化物、有機物的相互結合。另外，藉由此種方法而形成的接合層的厚度薄至十幾奈米，對電氣特性所造成的影響極少。 另外，作為活化處理，於構成導電通路的突出部分的端部（端面）的金屬（例如銅）的極表層部分形成氧吸附層的方法亦有用。藉由使本發明的異向性導電構件暴露於進行了濕度控制的環境下，於導電通路的突出部分的端面形成非常薄的氧吸附層之後，進行接合等。另外，氧吸附層非常薄，而且銅原子容易擴散，因此於接合完成時，於電性上基本上顯示金屬銅的性質。 另外，於突出部分的端部的表面亦可形成觸媒成分或還原材料的層。觸媒成分可使用公知的金屬觸媒，例如可使用Pt（鉑）、Pd（鈀）等。而且，還原材料例如可使用包含羥基的化合物，較佳的是使用羥基為3個以上的化合物，具體而言可適宜使用三羥甲基丙烷等多元醇等。
在內置於接合裝置或連接裝置（以下略稱為「接合等裝置」）的情況下，可在接合等裝置的腔室內連續地進行所述各處理。 而且，在並不內置於接合等裝置的情況下，在腔室外實施處理後，將處理後的異向性導電構件與配線基板快速地開始連接，由此可獲得同樣的效果。 作為此種接合等裝置，將基於各種原理的裝置實用化，大致區分而言，存在將矽晶圓彼此永久性接合的永久接合裝置與暫時性接合的暫時接合裝置，若滿足加壓能力、加熱溫度、連接環境，則可使用任意裝置。 而且，此種接合等裝置例如可列舉圖9～圖11中所示的態樣。此處，圖9中所示的態樣（符號30：接合腔室，符號31：帶有加熱機構的基板固定器，符號32：對象構件，符號33：移動機構，符號34：流動機構，符號35：處理氣體導入機構）是可於接合腔室30內部實施除去處理或活化處理的類型。圖10（A）～圖10（C）中所示的態樣是與接合腔室30分開準備處理腔室36的態樣，兩腔室間藉由負載鎖定機構37而連接。圖11所示的態樣（符號38：腔室門）是表示在處理腔室36中進行處理後，移至接合腔室30的態樣。 該些態樣於任意形態中均是在使成為接合等的對象的構件（對象構件）與本發明的異向性導電構件離間的狀態下進行，可於該狀態下實施所述除去處理或活化處理。 具體而言，可以如圖9所示那樣，於預先實施除去處理或活化處理、離間而配置的對象構件32的中間部導入本發明的異向性導電構件而進行接合。同樣亦可如圖10（A）所示那樣，將在處理腔室36中實施了除去處理或活化處理、離間而配置的對象構件32移動至接合腔室30，其後於離間而配置的對象構件的中間部導入本發明的異向性導電構件而進行接合。另外，於圖9及圖10（A）所示的態樣中，對象構件32的其中一個亦可為本發明的異向性導電構件。 而且，在與多個對象構件總括進行接合等的情況下，可於離間而配置的對象構件的中間部分配置有本發明的異向性導電構件的狀態下，實施所述除去處理或活化處理，直接進行接合等。具體而言，如圖10（B）所示那樣，可於處理腔室36內，於離間而配置的對象構件32的中間部分配置本發明的異向性導電構件1的狀態下實施除去處理或活化處理後，移動至接合腔室30而進行接合等。 而且，亦可於其他的室內僅僅準備本發明的異向性導電構件，預先實施除去處理或活化處理，導入至離間而配置的對象構件的中間部而進行接合。另外，此時亦可不對異向性導電構件實施除去處理或活化處理，預先於其他室內進行處理。而且，其他室與接合腔室亦可連接，亦可於其他室內進行處理後迅速地將異向性導電構件導入至接合腔室。具體而言，例如亦可如圖10（C）所示那樣，於處理腔室36中，僅僅對本發明的異向性導電構件1實施除去處理或活化處理，於不同的處理腔室36中，對離間而配置的對象構件32實施除去處理或活化處理，將該些移動至接合腔室30，於離間的對象構件的中間部導入本發明的異向性導電構件而進行接合。另外，於無需對對象構件實施的除去處理或活化處理的情況下，於圖10（C）中無需右側的處理腔室36。而且，於僅僅對對象構件實施除去處理或活化處理，並不對本發明的異向性導電構件實施除去處理或活化處理的情況下，於圖10（C）中，左側的處理腔室36成為僅僅具有如負載鎖定這樣的功能的機構。 實施除去處理或活化處理的處理腔室內的環境可為靜態，亦可進行氣體等的流動。特別是本發明的異向性導電構件的表面為微細的形狀，且表面積大，因此處於流動狀態者可提高處理的均一性。流動的方向可相對於表面而言平行，亦可為噴出的方向。 而且，在使用離子束等的情況下，難以於對象構件的中間配置本發明的異向性導電構件而進行處理，因此理想的是另行進行處理而配置於中間的方法。 代表性的接合等裝置例如由三菱重工業、步工業、武藏野工業、SUSS、邦悅科技（Bond-Tech）、TEL、東麗工程、EVG、PMT等所市售。
成為對象構件的配線基板當然可使用矽晶圓上所形成的重新佈線層，亦可應用於具有金屬柱（銅、金）、金屬凸塊等的各種基板中。將該些的例子表示於圖12（A）～圖12（D）中。 如圖12（A）所示，使用異向性導電構件1將具有電極12（例如微凸塊）的配線基板11（例如IC裝置）彼此接合，亦可於其間隙中如現有那樣注入間隙填充劑40。 而且，如圖12（B）所示，亦可應用於電極12與絕緣層42（例如鈍化層）形成於同一平面的基板中。此處，絕緣層可為SiO/SiN等無機材料，亦可為聚醯亞胺樹脂或環氧樹脂、矽酮樹脂等有機系材料。而且，使用感光性樹脂，於形成有圖案的開口部形成金屬電極，形成有通常的電極柱的晶片的柱間，藉由塗佈或層壓而填充樹脂材料，將僅僅電極上部的樹脂除去，藉此可製作如上所述的電極與絕緣層形成於同一平面的結構。另外，絕緣層的有機系材料（特別是樹脂材料）除了所述聚醯亞胺樹脂等以外，亦可層壓如非導電性膜（Non Conductive Film，NFC）這樣的膜型者。而且，金屬上部的樹脂層除去當然可使用研磨的方法，亦可藉由被稱為「平刨」的裝置進行物理性磨削，抑或可藉由離子束等而除去。 而且，如圖12（C）所示，可使用與電極12分開，而於基板周圍具有與電極相同的高度的密封部分46（例如金屬墊）的基板。使用此種基板，變得可用於微機電系統（Micro Electro Mechanical Systems，MEMS）裝置44的密封等中。 而且，如圖12（D）所示，若使用除了信號沿箭頭方向流動的電極12以外，具有與電極相同高度的散熱用虛設電極48者，則可形成散熱性高的裝置。
於本發明中，所述本發明的異向性導電構件與配線基板的連接並無特別限定，可適宜採用現有公知的方法。例如可藉由利用晶圓接合器或倒裝晶片接合器的加熱壓接而連接。 利用加熱壓接的連接時的環境可以是真空下、氮氣環境下、大氣下的任意者，較佳的是腔室內的氧濃度為10 ppm以下的條件。 而且，加熱壓接時的加熱溫度較佳的是200℃以上，更佳的是250℃以上，進一步理想的是300℃以上。 而且，加熱壓接時的加熱壓力較佳的是1 MPa以上，且較佳的是20 MPa以下，更佳的是10 MPa以下，進一步更佳的是5 MPa以下。 而且，加熱壓接的時間較佳的是短時間，在伴隨著環境控制的情況下，理想的是30分鐘以下。在使用倒裝晶片接合器等的情況下，較佳的是1分鐘以下，特佳的是10秒以下。 而且，藉由倒裝晶片接合器而固定異向性導電構件後，於加熱環境下進行保持，藉此亦可實現連接強度的提高及穩定化。 而且，亦可活用異向性導電構件的絕緣性基材的表面所設的黏著層，暫時固定於晶圓上之後，藉由晶圓接合器進行加熱壓接。 若使用此種方法，則可藉由僅僅將良品配置於晶圓上的良品部分而實現收率的降低。
此種本發明的多層配線基板可作為半導體封裝的插入物而適宜使用。 [實施例]
以下表示實施例而對本發明加以具體的說明。但本發明並不限定於該些實施例。
〔實施例1〕 於市售的感光性玻璃基板（商品名；豪雅（HOYA）股份有限公司製造的PEG3；5吋見方、板厚為0.65 mm）上密著光罩而照射紫外線。另外，照射條件是波長為320 nm、曝光量為550 mJ/cm2 。而且，遮罩圖案使用以300 μm的間距於縱橫方向上排列合計90000個直徑為1 μm的圓形圖案的遮罩圖案。 於照射紫外線後，於加熱爐內、550℃下實施1小時的熱處理。 其後，使用包含#1000的Al2 O3 的研磨粒，藉由雙面平面磨削盤（Surface grinding machines）而對感光性玻璃基板的表面及背面進行磨削，進一步使用氧化鈰研磨粒，且使用雙面研磨機而進行終飾研磨（finish polishing）。終飾研磨後的感光性玻璃基板的板厚為0.3 mm，表面及背面合併的切削裕度為0.35 mm。 其次，以膜厚成為2 μm的方式塗佈後述的感光性的聚醯亞胺樹脂或環氧樹脂組成物，使用與所述相同的遮罩圖案而以圓形圖案的位置與所述重合的方式進行曝光顯影。 其後，藉由在7 vol%的氫氟酸水溶液中加入硫酸而成的混酸（硫酸濃度：20 wt%）蝕刻液來將感光性玻璃曝光部分溶解除去。 其次，於玻璃基板的其中一個表面上密著銅電極，將該銅電極作為陰極，將鉑作為正極而進行電解鍍敷。 在將硫酸銅/硫酸/鹽酸=200/50/15（g/L）的混合溶液保持為25℃的狀態下而作為電解液使用，藉由實施恆定電壓脈衝電解而製造於貫通孔中填充有銅的結構物（異向性導電構件前驅物）。 此處，恆定電壓脈衝電解是使用山本鍍金試驗器股份有限公司公司製造的鍍敷裝置，且使用北斗電工股份有限公司製造的電源（HZ-3000），於鍍敷液中進行循環伏安法而確認析出電位後，將密著於玻璃上的銅電極的電位設定為-2 V而進行。而且，恆定電壓脈衝電解的脈衝波形為矩形波。具體而言，以電解的總處理時間成為300秒的方式，在各電解處理之間設置40秒的休止時間而實施5次的每1次電解時間為60秒的電解處理。 若藉由電場發射形掃描電子顕微鏡（Field Emission-Scanning Electron Microscope，FE-SEM）觀察填充銅之後的表面，則成為自黏著層的表面的表面溢出一部分的形態。 其後，藉由與所述同樣的方法而對表面進行研磨後，關於聚醯亞胺樹脂，於250℃下進行熱處理而使其熱硬化，關於環氧樹脂，加熱至80℃，使其乾燥而形成黏著層，從而製作異向性導電構件。另外，藉由研磨或者熱硬化或加熱，將黏著層選擇除去或產生收縮，如下述表一所示那樣，成為黏著層的厚度比銅的導電通路更低的狀態。
（聚醯亞胺樹脂） 聚醯亞胺樹脂可使用感光性聚醯亞胺樹脂（鹼性顯影正型感光性聚醯亞胺：PIMEL AM-200系列、旭化成電子材料股份有限公司製造）。 （環氧樹脂組成物） 使10份作為低環氧當量環氧樹脂的環氧當量為250 g/當量的雙酚A型環氧樹脂、90份作為高環氧當量環氧樹脂的環氧當量為8690 g/當量的雙酚F型苯氧樹脂、9份作為光酸產生劑的4,4-雙[二(β-羥基乙氧基)苯基亞磺醯基]苯基硫醚-雙(六氟銻酸鹽)溶解於二噁烷中，製備固體成分濃度為50%的感光性環氧樹脂接著劑組成物。
藉由電場發射形掃描電子顕微鏡（FE-SEM）觀察所製作的異向性導電構件。 其結果，如下述表一所示那樣，確認到導電通路的突出部分的高度為1050 nm，導電通路的突出部分的直徑為1000 nm，縱橫比（突出部分的高度/突出部分的直徑）為1.05，黏著層的厚度為1000 nm。
〔實施例2～實施例4〕 （1）鋁基板的製作 使用含有0.06質量%的Si、0.30質量%的Fe、0.005質量%的Cu、0.001質量%的Mn、0.001質量%的Mg、0.001質量%的Zn、0.03質量%的Ti，剩餘部分為Al與不可避免的雜質的鋁合金而製備熔融金屬，進行熔融金屬處理及過濾，且藉由DC鑄造法而製造厚度為500 mm、寬度為1200 mm的鑄塊。 其次，藉由面削機以平均10 mm的厚度削取表面後，於550℃下進行約5小時的均熱保持，將溫度降低為400℃，使用熱軋機而製成厚度為2.7 mm的壓延板。 進一步使用連續退火機於500℃下進行熱處理後，藉由冷軋而終飾為厚度1.0 mm，獲得JIS 1050材的鋁基板。 使該鋁基板成為寬1030 mm後，實施以下所示的各處理。
（2）電解研磨處理 對於所述鋁基板，使用以下組成的電解研磨液，在電壓為25 V、液體溫度為65℃、液體流速為3.0 m/min的條件下實施電解研磨處理。 陰極為碳電極，電源使用GP0110-30R（高砂製作所股份有限公司公司製造）。而且，電解液的流速使用渦式流動監視器FLM22-10PCW（As One股份有限公司製造）而進行測量。 （電解研磨液組成） ·85質量%的磷酸（和光純藥工業股份有限公司製造的試劑）                                      660 mL ·純水                         160 mL ·硫酸                         150 mL ·乙二醇                     30 mL
（3）陽極氧化處理步驟 其次，依照日本專利特開2007-204802號公報中所記載的順序，對電解研磨處理後的鋁基板實施利用自我有序化法的陽極氧化處理。 對電解研磨處理後的鋁基板，藉由0.50 mol/L草酸的電解液，於電壓為40 V、液體溫度為16℃、液體流速為3.0 m/min的條件下，實施5小時的預陽極氧化處理。 其後，實施將預陽極氧化處理後的鋁基板在0.2 mol/L鉻酸酐、0.6 mol/L磷酸的混合水溶液（液溫：50℃）中浸漬12小時的脫膜處理。 其後，藉由0.50 mol/L草酸的電解液，在電壓為40 V、液體溫度為16℃、液體流速為3.0 m/min的條件的條件下實施10小時的再陽極氧化處理，獲得膜厚為80 μm的陽極氧化膜。 另外，預陽極氧化處理及再陽極氧化處理均將陰極設為不鏽鋼電極，電源使用GP0110-30R（高砂製作所股份有限公司製造）。而且，冷卻裝置使用NeoCool BD36（大和科學股份有限公司製造），攪拌加溫裝置使用對攪拌器（pair stirrer） PS-100（EYELA東京理化器械股份有限公司製造）。另外，電解液的流速是使用渦式流動監視器FLM22-10PCW（As One股份有限公司製造）而進行測量。
（4）障壁層除去步驟 其次，藉由與所述陽極氧化處理同樣的處理液及處理條件，一面使電壓自40 V連續地以電壓降低速度為0.2 V/sec降低至0 V，一面實施電解處理（電解除去處理）。 其後，實施於5質量%磷酸中、30℃下浸漬30分鐘的蝕刻處理（蝕刻除去處理），將處於陽極氧化膜的微孔的底部的障壁層除去，經由微孔而使鋁露出。
此處，障壁層除去步驟後的陽極氧化膜上所存在的微孔的平均開口直徑為60 nm。另外，平均開口直徑是藉由FE-SEM而拍攝表面相片（倍率為50000倍），算出為50點測定的平均值。 而且，障壁層除去步驟後的陽極氧化膜的平均厚度為80 μm。另外，平均厚度是藉由FIB而相對於厚度方向對陽極氧化膜進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），算出為10點測定的平均值。 而且，陽極氧化膜所存在的微孔的密度約為1億個/mm2 。另外，微孔的密度是藉由日本專利特開2008-270158號公報的段落[0168]及段落[0169]中所記載的方法而測定、算出。 而且，陽極氧化膜所存在的微孔的有序化度為92%。另外，規則化度是藉由FE-SEM拍攝表面相片（倍率為20000倍），並藉由日本專利特開2008-270158號公報的段落[0024]～段落[0027]中所記載的方法而測定、算出。
（5）金屬填充步驟（電解鍍敷處理） 其次，將鋁基板作為陰極，將鉑作為正極而實施電解鍍敷處理。 具體而言，使用以下所示的組成的銅鍍敷液，實施恆定電流電解，藉此製作於微孔的內部填充有銅的金屬填充微細結構物。 此處，恆定電流電解是使用山本鍍金試驗器股份有限公司公司製造的鍍敷裝置，且使用北斗電工股份有限公司製造的電源（HZ-3000），於鍍敷液中進行循環伏安法而確認析出電位後，於以下所示的條件下實施處理。 （銅鍍敷液組成及條件） ·硫酸銅 100 g/L ·硫酸 50 g/L ·鹽酸 15 g/L ·溫度 25℃ ·電流密度 10 A/dm2
藉由FE-SEM觀察於微孔填充金屬後的陽極氧化膜的表面，從而觀察1000個微孔中的由於金屬而封孔的有無，算出封孔率（封孔微孔的個數/1000個），結果是96%。 而且，對於厚度方向而藉由FIB對於微孔填充金屬後的陽極氧化膜進行切削加工，藉由FE-SEM對其剖面拍攝表面相片（倍率為50000倍），確認微孔的內部，結果可知於封孔的微孔中，其內部被金屬完全填充。
（6）基板除去步驟 其次，藉由於20質量%的氯化汞水溶液（升汞）中、20℃下浸漬3小時而將鋁基板溶解除去，由此製作金屬填充微細結構物。
（7）修整步驟 其次，將金屬填充微細結構物浸漬於氫氧化鈉水溶液（濃度：5質量%、液體溫度：20℃）中，以成為下述表一中所示的突出部分的高度的方式而變更浸漬時間，選擇性溶解鋁的陽極氧化膜的表面，製作使作為導電通路的銅的圓柱突出的結構物。 其次，進行水洗、乾燥後，藉由電場發射形掃描電子顕微鏡（FE-SEM）觀察所製作的結構物，測定導電通路的突出部分的高度、導電通路的突出部分的直徑、縱橫比（突出部分的高度/突出部分的直徑）。將該些結果表示於下述表一中。
（8）黏著層形成步驟 藉由以下所示的方法而於修整步驟後的結構物上形成黏著層，製作改變黏著層的種類的異向性導電構件。
＜聚醯亞胺樹脂A＞ 作為以γ-丁內酯為溶媒的聚醯胺酸酯溶液（包含二甲基亞碸、三烷氧基醯胺基羧基矽烷、肟衍生物）的市售品，使用LTC9320（富士軟片電子材料股份有限公司製造）。 將該溶液塗佈於導電通路突出的絕緣性基材的表面，使其乾燥而成膜後，於氮氣置換的反應爐中（氧濃度為10 ppm以下）、200℃下進行3小時的醯亞胺化反應，藉此形成包含聚醯亞胺樹脂層的黏著層。另外，黏著層的厚度藉由以成為下述表一中所示的值的方式追加添加溶媒（MEK）而調整。
＜聚醯亞胺樹脂B＞ 製備下述組成的塗佈液後，藉由孔徑為0.2 μm的聚丙烯製過濾器進行過濾。 其次，將過濾後的塗佈液塗佈於導電通路突出的絕緣性基材的表面而使其乾燥後，於230℃下進行1小時的煅燒，形成包含聚醯亞胺樹脂層的黏著層。另外，黏著層的厚度可藉由以成為下述表一所示的值的方式在下述配方的塗佈液中進一步追加添加溶媒（MEK）而調整。 ───────────────────────────────────── （塗佈液的組成） ───────────────────────────────────── ·下述式所表示的聚醯亞胺              10.00質量% ·甲基乙基酮（MEK）                     90.00質量% ───────────────────────────────────── [化1]
＜環氧樹脂C＞ 將如下所示的成分以如下所示的比例溶解於甲基乙基酮中，製備固體成分濃度成為23.6重量%～60.6重量%的樹脂層塗佈液。 將該塗佈液塗佈於導電通路突出的絕緣性基材的表面而使其乾燥後，進一步於130℃下進行2分鐘烘烤而形成黏著層。 另外，黏著層的厚度可藉由以成為下述表一所示的值的方式在下述配方的塗佈液中進一步追加添加溶媒（MEK）而調整。 而且，為了避免黏著層的表面固化，於減壓度-400 mmH2 O的減壓下將溫度設定為50℃而進行塗佈後的乾燥。 ＜塗佈液組成＞ ·彈性體：以丙烯酸丁酯-丙烯腈為主成分的丙烯酸酯系聚合物（商品名：SG-28GM、長瀨精細化工（Nagase ChemteX）股份有限公司製造） 5質量份 ·環氧樹脂1：jER（註冊商標）828（三菱化學股份有限公司製造） 33質量份 ·環氧樹脂2：jER（註冊商標）1004（三菱化學股份有限公司製造） 11質量份 ·酚樹脂：MILEX XLC-4L（三井化學股份有限公司製造） 44質量份 ·有機酸：鄰茴香酸（o-anisic acid、東京化成工業股份有限公司製造） 0.5質量份 ·硬化劑：咪唑觸媒（2PHZ-PW、四國化成工業股份有限公司製造） 0.5質量份
〔實施例5〕 以導電通路的突出部分的高度、黏著層的厚度成為下述表一所示的值的方式進行調整，除此以外藉由與實施例2同樣的方法而製作異向性導電構件。
〔比較例1〕 以導電通路的突出部分的高度、黏著層的厚度成為下述表一所示的值的方式進行調整，藉由黏著層包覆導電通路的突出部的端部，除此以外藉由與實施例2同樣的方法而製作異向性導電構件。
〔比較例2〕 藉由專利文獻1（日本專利特開2010-067589號公報）的段落[0109]中所記載的方法，以厚度為100 μm而形成自由基聚合性單體聚合物層，藉由黏著層包覆導電通路的突出部的端部而代替修整步驟之後所進行的黏著層形成步驟，除此以外藉由與實施例2同樣的方法而製作異向性導電構件。
〔比較例3〕 並未使用黏著層，除此以外藉由與實施例3同樣的方法而製作異向性導電構件。
〔評價（其一）〕 ＜導通可靠性＞ 準備包含Cu墊的TEG晶片（菊鍊圖案）。另外，絕緣層是SiN，絕緣層與Cu墊面的階差是200 nm。TEG晶片是準備晶片尺寸為8 mm見方，電極面積（銅柱）相對於晶片面積的比率成為10%或20%的兩種晶片。 其次，準備在Si晶圓的整個面上成膜為100 nm的Cu的Cu晶片。作為平坦度的指標的總厚度變異值（total thickness variation，TTV）為50 nm。Cu晶片是使用晶片尺寸為3 mm見方者。 其次，以順次基層TEG晶片、所製作的異向性導電構件及Cu晶片的方式，使用常溫接合裝置（WP-100、PMT公司製造）而製作於下述表一所示的連接條件下接合的樣品。 其後，於樣品的TEG晶片上焊接電阻測定用信號線，將焊接的樣品於125℃×24 h下進行乾燥，進一步進行85℃×60%RH×168小時的吸濕處理。其次，通過3次回流焊處理步驟（最大溫度為265℃）。 將經過以上履歷的樣品供至（-65℃/+150℃）的條件的溫度循環試験。 電阻值是每100循環而進行測定，測定至1000循環。其結果，將電阻值的變化率（1000循環的電阻值/100循環的電阻值）不足5%者評價為「AA」，將5%以上、不足10%者評價為「A」，將10%以上、不足20%者評價為「B」，將20%以上、不足40%者評價為「C」，將變化40%以上者評價為「D」。將結果表示於下述表二中。另外，於途中產生漏電的情況下，基於該時間點的電阻變化而進行評價。
＜密著性＞ 關於導通可靠性的評價樣品，使用萬能型黏結強度試驗機（DAGE4000、諾信公司製造），對TEG晶片施加負載而測定剝離強度。 其結果，將剝離強度為15 N以上者評價為「A」，將10 N以上、不足15 N者評價為「B」，將不足10 N者評價為「C」。將結果表示於下述表二中。
〔評價（其二）〕 對實施例3及實施例4中所製作的異向性導電構件進行評價，作為導通可靠性及密著性的評價樣品，亦對藉由以下條件而製作的樣品進行評價。將結果表示於下述表二中。 ＜樣品製作條件＞ 以順次積層TEG晶片、所製作的異向性導電構件及Cu晶片的方式，使用常溫接合裝置（WP-100、PMT公司製造），製作於200℃、8 kg/cm2 、保持5分鐘的條件下進行接合的樣品。
〔評價（其三）〕 對實施例4及比較例1中所製作的異向性導電構件進行評價，作為導通可靠性及密著性的評價樣品，亦對藉由以下條件而製作的樣品進行評價。將結果表示於下述表二中。 ＜樣品製作條件＞ 以順次積層TEG晶片、所製作的異向性導電構件及Cu晶片的方式，使用常溫接合裝置（WP-100、PMT公司製造），製作於200℃、100 kg/cm2 、保持5分鐘的條件下進行接合的樣品。
〔評價（其四）〕 對實施例3及實施例4中所製作的異向性導電構件進行評價，作為導通可靠性及密著性的評價樣品，亦對藉由以下條件而製作的樣品進行評價。將結果表示於下述表二中。 ＜樣品製作條件＞ 於與TEG晶片積層之前，於所製作的異向性導電構件的200℃的甲酸環境中靜置10 min，將形成於導電通路的突出部分的端部（端面）的氧化膜除去，除此以外藉由與評價（其一）同樣的條件而製作評價用樣品。
〔評價（其五）〕 關於實施例1～實施例4及比較例1中所製作的異向性導電構件，使用以下所示的TEG晶片，除此以外使用藉由與評價（其一）同樣的條件而製作的評價用樣品，評價導通可靠性及密著性。 ＜TEG晶片＞ 準備包含Cu墊的TEG晶片（菊鍊圖案）。另外，絕緣層是聚醯亞胺層（PIMEL（註冊商標）-BL、旭化成電子材料股份有限公司製造），絕緣層與Cu墊面的階差為200 nm。
[表1]
[表2] ※比較例2使用日本專利特開2010-067589號公報的段落[0109]中所記載的聚合物層
[表3]
[表4]
根據表一及表二所示的結果可知藉由黏著層包覆導電通路的突出部分的端部的比較例1的樣品的密著性良好，但導通可靠性低。 而且，可知藉由自由基聚合性聚合物包覆導電通路的突出部分的端部的比較例2的樣品的密著性及導通可靠性均差。 而且，可知未使用黏著層的比較例3的樣品的密著性及導通可靠性均差。 相對於此，可知使導電通路的突出部分的端部自黏著層的表面露出或突出的實施例1～實施例5的樣品並不由接合基板的絕緣層的種類而定，均是密著性變良好，且導通可靠性亦優異。 特別是根據實施例1及實施例2的結果，可知使用鋁的陽極氧化膜作為絕緣性基材的情況下，與配線基板的密著性變良好。 而且，根據實施例2～實施例4的結果，可知導電通路的突出部分及黏著層的厚度厚的情況下，導通可靠性進一步變高。 另外，根據各實施例的結果，可知若使用聚醯亞胺樹脂作為黏著層，則導通可靠性進一步變良好。 另外，根據實施例3的結果，可知藉由控制連接條件，即使是短時間亦可滿足導通可靠性及密著性。 另外，根據實施例3及實施例4的結果，可知如果加壓時的壓力高，則存在導通可靠性進一步變良好的傾向，同樣地可知，若將導電通路的突出部分的端部（端面）的氧化膜除去，則導通可靠性進一步變良好。 另外，根據實施例1～實施例4與實施例5的對比，可知若導電通路的突出部分的高度與黏著層的厚度之差的絕對值為0 nm～50 nm，則接觸電阻變小，導通可靠性進一步提高。
1‧‧‧異向性導電構件
2‧‧‧絕緣性基材
2a、2b‧‧‧絕緣性基材2的表面
3‧‧‧導電通路
3a、3b‧‧‧導電通路的突出部分
4‧‧‧黏著層
6‧‧‧絕緣性基材的厚度
7‧‧‧導電通路間的寬度
8‧‧‧導電通路的直徑
9‧‧‧導電通路的中心間距離（間距）
10‧‧‧多層配線基板
11、11a、11b‧‧‧配線基板
12、12a、12b‧‧‧電極
30‧‧‧接合腔室
31‧‧‧帶有加熱機構的基板固定器
32‧‧‧對象構件
33‧‧‧移動機構
34‧‧‧流動機構
35‧‧‧處理氣體導入機構
36‧‧‧處理腔室
37‧‧‧負載鎖定機構
38‧‧‧腔室門
40‧‧‧間隙填充劑
42‧‧‧絕緣層
44‧‧‧MEMS裝置
46‧‧‧密封部分
48‧‧‧散熱用虛設電極
71‧‧‧卷芯
72‧‧‧脫模膜
Z‧‧‧厚度方向
Z1‧‧‧圖5（A）的自背面至正面的方向
Z2‧‧‧圖5（A）的自正面至背面的方向
圖1是表示構成導電通路的導電性構件的示差掃描量熱測定（Differential scanning calorimetry；DSC）的分析結果。 圖2（A）～圖2（E）分別是25℃、250℃、300℃、400℃及500℃的各溫度下的異向性導電構件的導電通路的突出部分的掃描式電子顯微鏡（Scanning Electron Microscope；SEM）的影像。 圖3是於250℃下將電極與異向性導電構件接合時的接合部的剖面的SEM影像。 圖4表示導電通路的突出部分與電極的界面的銅材料的結晶繞射（X射線繞射）的分析結果。 圖5（A）～圖5（B）是表示本發明的異向性導電構件的適宜的實施方式的一例的示意圖，圖5（A）是前視圖，圖5（B）是自圖5（A）的切割面線IB-IB所觀看的剖面圖。 圖6（A）～圖6（C）分別是示意性表示本發明的異向性導電構件的實施方式之例的剖面圖。 圖7是說明本發明的異向性導電構件的供給形態的一例的示意圖。 圖8是示意性表示本發明的多層配線基板的適宜的實施方式的一例的剖面圖。 圖9是示意性表示本發明的多層配線基板的製造中所使用的接合裝置的一例的剖面圖。 圖10（A）～圖10（C）分別是示意性表示本發明的多層配線基板的製造中所使用的接合裝置的一例的剖面圖。 圖11是示意性表示本發明的多層配線基板的製造中所使用的接合裝置的一例的剖面圖。 圖12（A）～圖12（D）分別是示意性表示本發明的多層配線基板的適宜的實施方式的一例的剖面圖。
1‧‧‧異向性導電構件
2‧‧‧絕緣性基材
3‧‧‧導電通路
3a‧‧‧導電通路的突出部分
4‧‧‧黏著層

Claims (13)

  1. 一種異向性導電構件，其具備： 包含無機材料的絕緣性基材； 包含導電性構件的多個導電通路，以於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置； 黏著層，設於所述絕緣性基材的表面； 所述各導電通路包含自所述絕緣性基材的表面突出的突出部分， 所述各導電通路的所述突出部分的端部自所述黏著層的表面露出或突出。
  2. 如申請專利範圍第1項所述的異向性導電構件，其中，所述各導電通路的所述突出部分的縱橫比為0.01以上、不足20； 此處，所述縱橫比是指所述突出部分的高度相對於直徑的比例。
  3. 如申請專利範圍第1項或第2項所述的異向性導電構件，其中，所述各導電通路的所述突出部分的高度是50 nm～1500 nm。
  4. 如申請專利範圍第1項或第2項所述的異向性導電構件，其中，所述黏著層的厚度是50 nm～1500 nm。
  5. 如申請專利範圍第3項所述的異向性導電構件，其中，所述黏著層的厚度是50 nm～1500 nm。
  6. 如申請專利範圍第1項或第2項所述的異向性導電構件，其中，所述各導電通路的所述突出部分的高度與所述黏著層的厚度之差的絕對值是0 nm～50 nm。
  7. 如申請專利範圍第3項所述的異向性導電構件，其中，所述各導電通路的所述突出部分的高度與所述黏著層的厚度之差的絕對值是0 nm～50 nm。
  8. 如申請專利範圍第4項所述的異向性導電構件，其中，所述各導電通路的所述突出部分的高度與所述黏著層的厚度之差的絕對值是0 nm～50 nm。
  9. 如申請專利範圍第5項所述的異向性導電構件，其中，所述各導電通路的所述突出部分的高度與所述黏著層的厚度之差的絕對值是0 nm～50 nm。
  10. 如申請專利範圍第1項或第2項所述的異向性導電構件，其中，所述黏著層是含有熱膨脹係數不足50×10-6 K-1 的高分子材料的層。
  11. 如申請專利範圍第10項所述的異向性導電構件，其中，所述高分子材料是選自由聚醯亞胺樹脂及環氧樹脂所構成的群組的至少一種樹脂材料。
  12. 一種多層配線基板，其積層有如申請專利範圍第1項至第11項中任一項所述的異向性導電構件、配線基板，所述配線基板經由電極而與所述異向性導電構件的所述導電性材料電性連接。
  13. 如申請專利範圍第12項所述的多層配線基板，其作為半導體封裝的插入物而使用。
TW104122411A 2014-07-11 2015-07-09 異向性導電構件及多層配線基板 TW201611674A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014143542 2014-07-11
JP2014184292 2014-09-10
JP2015081954 2015-04-13
JP2015104430 2015-05-22

Publications (1)

Publication Number Publication Date
TW201611674A true TW201611674A (zh) 2016-03-16

Family

ID=55064288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122411A TW201611674A (zh) 2014-07-11 2015-07-09 異向性導電構件及多層配線基板

Country Status (6)

Country Link
US (1) US9899306B2 (zh)
JP (1) JPWO2016006660A1 (zh)
KR (1) KR20160147990A (zh)
CN (1) CN106489195A (zh)
TW (1) TW201611674A (zh)
WO (1) WO2016006660A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6513281B2 (ja) 2016-02-29 2019-05-15 富士フイルム株式会社 異方導電性接合部材、半導体デバイス、半導体パッケージおよび半導体デバイスの製造方法
CN109155259B (zh) 2016-05-27 2023-02-28 富士胶片株式会社 电子元件、包含半导体元件的结构体及电子元件的制造方法
KR102508562B1 (ko) 2017-01-10 2023-03-10 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치
WO2019065118A1 (ja) * 2017-09-29 2019-04-04 富士フイルム株式会社 半導体デバイスの製造方法および接合部材
JP7365767B2 (ja) 2018-11-19 2023-10-20 信越ポリマー株式会社 異方導電性シートの製造方法
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
CN110148861A (zh) * 2019-05-20 2019-08-20 南华大学 环形离子推力器电连接器热防护装置
WO2021033467A1 (ja) * 2019-08-16 2021-02-25 富士フイルム株式会社 構造体の製造方法
WO2021100825A1 (ja) * 2019-11-22 2021-05-27 三井化学株式会社 シートコネクタ、シートセット、電気検査装置および電気検査方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628121B2 (ja) * 1986-04-03 1994-04-13 富士ゼロックス株式会社 異方導電フイルム
JP3352705B2 (ja) * 1991-06-07 2002-12-03 日東電工株式会社 異方導電性接着フィルムを用いた実装構造
JP2002076056A (ja) * 2000-08-28 2002-03-15 Yuken Industry Co Ltd 異方性導電膜とその製造方法
JP2002151549A (ja) * 2000-11-09 2002-05-24 Nitto Denko Corp 異方導電性フィルム
JP2003123867A (ja) * 2001-10-12 2003-04-25 Fuji Kobunshi Kogyo Kk 接着型異方導電性エラスチックコネクタ
DE602004018720D1 (de) * 2003-09-09 2009-02-12 Nitto Denko Corp Anisotrop-leitender Film , Herstellungs- und Gebrauchsverfahren
JP2006278014A (ja) * 2005-03-28 2006-10-12 Three M Innovative Properties Co 異方導電性構造体
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
JP5143045B2 (ja) * 2008-07-09 2013-02-13 富士フイルム株式会社 微細構造体およびその製造方法
JP5824435B2 (ja) * 2012-09-27 2015-11-25 富士フイルム株式会社 異方導電性部材および多層配線基板
US9374898B2 (en) * 2013-04-24 2016-06-21 Apple Inc. Electrical and mechanical interconnection for electronic components

Also Published As

Publication number Publication date
KR20160147990A (ko) 2016-12-23
WO2016006660A1 (ja) 2016-01-14
JPWO2016006660A1 (ja) 2017-04-27
US20170125330A1 (en) 2017-05-04
US9899306B2 (en) 2018-02-20
CN106489195A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
TW201611674A (zh) 異向性導電構件及多層配線基板
JP6029764B2 (ja) 金属充填微細構造体の製造方法
JP5752741B2 (ja) 多層基板および半導体パッケージ
TWI642068B (zh) 微細結構體、多層配線基板、半導體封裝及微細結構體的製造方法
CN101897083A (zh) 各向异性导电接合组件
JP6535098B2 (ja) 金属充填微細構造体の製造方法
JP6818707B2 (ja) 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
TWI723250B (zh) 金屬填充微細構造體的製造方法
US10249563B2 (en) Multilayer wiring substrate
JP6600285B2 (ja) 多層配線基板の製造方法
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
WO2022044585A1 (ja) 金属充填微細構造体の製造方法
CN116666346A (zh) 金属填充微细结构体
WO2021153112A1 (ja) 金属充填微細構造体の製造方法
JP6890668B2 (ja) 金属充填微細構造体の製造方法および絶縁性基材