KR20160147990A - 이방 도전성 부재 및 다층 배선 기판 - Google Patents

이방 도전성 부재 및 다층 배선 기판 Download PDF

Info

Publication number
KR20160147990A
KR20160147990A KR1020167033537A KR20167033537A KR20160147990A KR 20160147990 A KR20160147990 A KR 20160147990A KR 1020167033537 A KR1020167033537 A KR 1020167033537A KR 20167033537 A KR20167033537 A KR 20167033537A KR 20160147990 A KR20160147990 A KR 20160147990A
Authority
KR
South Korea
Prior art keywords
conductive member
adhesive layer
treatment
anisotropic conductive
conduction
Prior art date
Application number
KR1020167033537A
Other languages
English (en)
Inventor
요시노리 홋타
??지 쿠로오카
코스케 야마시타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20160147990A publication Critical patent/KR20160147990A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명의 과제는, 우수한 도통 신뢰성을 달성할 수 있는 이방 도전 부재 및 이를 이용한 다층 배선 기판을 제공하는 것이다. 본 발명의 이방 도전성 부재는, 무기 재료로 이루어지는 절연성 기재와, 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로와, 절연성 기재의 표면에 마련된 점착층을 구비하고, 각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며, 각 도통로의 돌출 부분의 단부가, 점착층의 표면으로부터 노출 또는 돌출되어 있는, 이방 도전성 부재이다.

Description

이방 도전성 부재 및 다층 배선 기판{ANISOTROPIC CONDUCTIVE MEMBER AND MULTILAYER WIRING SUBSTRATE}
본 발명은, 이방 도전성 부재 및 다층 배선 기판에 관한 것이다.
절연성 기재에 마련된 미세 구멍에 금속이 충전되어 이루어지는 금속 충전 미세 구조체(디바이스)는, 최근 나노테크놀로지에서도 주목받고 있는 분야 중 하나이며, 예를 들면 이방 도전 부재로서의 용도가 기대되고 있다.
이 이방 도전성 부재는, 반도체 소자 등의 전자 부품과 회로 기판의 사이에 삽입하여, 가압하는 것만으로 전자 부품과 회로 기판 간의 전기적 접속이 얻어지기 때문에, 반도체 소자 등의 전자 부품 등의 전기적 접속 부재나 기능 검사를 행할 때의 검사용 커넥터 등으로서 널리 사용되고 있다.
특히, 반도체 소자 등의 전자 부품은, 다운사이징화가 현저하고, 종래의 와이어 본딩과 같은 배선 기판을 직접 접속하는 방식이나, 플립칩 본딩, 서모컴프레션(열압착) 본딩 등에서는, 접속의 안정성을 충분히 보증할 수 없기 때문에, 전자 접속 부재로서 이방 도전성 부재가 주목받고 있다.
이와 같은 이방 도전성 부재에 이용할 수 있는 미세 구조체로서, 예를 들면 특허문헌 1에는, "1×106~1×1010/mm2의 밀도로, 구멍 직경 10~500nm의 마이크로 포어 관통 구멍을 갖는 절연성 기재로 이루어지는 미세 구조체로서, 그 마이크로 포어 관통 구멍 내부에, 충전율 30% 이상으로 금속이 충전되고, 또한 그 절연성 기재의 적어도 한쪽 표면 상에 폴리머로 이루어지는 층이 마련되어 있는 것을 특징으로 하는 미세 구조체"가 기재되어 있다([청구항 1]).
일본 공개특허공보 2010-067589호
본 발명자들은, 특허문헌 1에 기재된 미세 구조체에 대하여 검토를 행한 결과, 이 미세 구조체에 있어서는, 도통로(導通路)의 돌출 부분(범프)이 폴리머층으로 덮인 상태로 되어 있기 때문에(특허문헌 1: [0038] [도 2] 등 참조), 폴리머층의 재료나 두께, 또는 접속하는 전극의 형상이나 피치 등에 따라서는, 도통로의 돌출 부분을 덮는 폴리머층의 존재가 도통을 방해하게 되어, 도통 신뢰성이 뒤떨어지는 경우가 있는 것을 밝혔다.
따라서, 본 발명은 우수한 도통 신뢰성을 달성할 수 있는 이방 도전 부재 및 이를 이용한 다층 배선 기판을 제공하는 것을 과제로 한다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 연구한 결과, 절연성 기재의 표면에 점착층을 마련하고, 또한 절연성 기재의 두께 방향으로 관통하여 마련된 복수의 도통로의 돌출 부분의 단부를 점착층의 표면으로부터 노출 내지 돌출시킴으로써, 우수한 도통 신뢰성을 달성할 수 있는 것을 발견하고, 본 발명을 완성시켰다.
즉, 본 발명자들은, 이하의 구성에 의하여 상기 과제를 해결할 수 있는 것을 발견했다.
[1] 무기 재료로 이루어지는 절연성 기재와,
절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로와,
절연성 기재의 표면에 마련된 점착층을 구비하고,
각 도통로가, 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며,
각 도통로의 돌출 부분의 단부가, 점착층의 표면으로부터 노출 또는 돌출되어 있는, 이방 도전성 부재.
[2] 각 도통로의 돌출 부분의 애스펙트비가 0.01 이상 20 미만인, [1]에 기재된 이방 도전성 부재.
여기에서, 애스펙트비는 돌출 부분의 직경에 대한 높이의 비율을 말한다.
[3] 각 도통로의 돌출 부분의 높이가 50nm~1500nm인, [1] 또는 [2]에 기재된 이방 도전성 부재.
[4] 점착층의 두께가 50nm~1500nm인, [1] 내지 [3] 중 어느 하나에 기재된 이방 도전성 부재.
[5] 각 도통로의 돌출 부분의 높이와 점착층의 두께의 차의 절댓값이 0nm~50nm인, [1] 내지 [4] 중 어느 하나에 기재된 이방 도전성 부재.
[6] 점착층이, 열팽창 계수가 50×10-6K-1 미만인 고분자 재료를 함유하는 층인, [1] 내지 [5] 중 어느 하나에 기재된 이방 도전성 부재.
[7] 고분자 재료가, 폴리이미드 수지 및 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1종의 수지 재료인, [6]에 기재된 이방 도전성 부재.
[8] [1] 내지 [7] 중 어느 하나에 기재된 이방 도전성 부재와, 이방 도전성 부재의 도전성 재료와 전극을 통하여 전기적으로 접속되는 배선 기판이 적층된 다층 배선 기판.
[9] 반도체 패키지의 인터포저로서 이용하는 [8]에 기재된 다층 배선 기판.
이하에 설명하는 바와 같이, 본 발명에 의하면, 우수한 도통 신뢰성을 달성할 수 있는 이방 도전 부재 및 그것을 이용한 다층 배선 기판을 제공할 수 있다.
도 1은, 도통로를 구성하는 도전성 부재의 시차 주사 열량 측정(Differential scanning calorimetry: DSC)의 해석 결과를 나타낸다.
도 2(A)~(E)는, 각각 25℃, 250℃, 300℃, 400℃ 및 500℃의 각 온도에 있어서의 이방 도전성 부재의 도통로의 돌출 부분의 주사형 전자 현미경(Scanning Electron Microscope: SEM)의 화상이다.
도 3은, 전극과 이방 도전성 부재를 250℃에서 접합했을 때의 접합부의 단면의 SEM 화상이다.
도 4는, 도통로의 돌출 부분과 전극의 계면의 구리 재료를 결정 회절(X선 회절)에 의하여 해석한 결과를 나타낸다.
도 5는, 본 발명의 이방 도전성 부재의 적합한 실시양태의 일례를 나타내는 모식도이며, 도 5(A)는 정면도, 도 5(B)는 도 5(A)의 절단면 선 IB-IB로부터 본 단면도이다.
도 6(A)~(C)는, 각각 본 발명의 이방 도전성 부재의 실시양태의 예를 나타내는 모식적인 단면도이다.
도 7은, 본 발명의 이방 도전성 부재의 공급 형태의 일례를 설명하는 모식도이다.
도 8은, 본 발명의 다층 배선 기판의 적합한 실시양태의 일례를 나타내는 모식적인 단면도이다.
도 9는, 본 발명의 다층 배선 기판의 제조에 이용하는 접합 장치의 일례를 나타내는 모식적인 단면도이다.
도 10(A)~(C)는, 각각 본 발명의 다층 배선 기판의 제조에 이용하는 접합 장치의 일례를 나타내는 모식적인 단면도이다.
도 11은, 본 발명의 다층 배선 기판의 제조에 이용하는 접합 장치의 일례를 나타내는 모식적인 단면도이다.
도 12(A)~(D)는, 각각 본 발명의 다층 배선 기판의 적합한 실시양태의 일례를 나타내는 모식적인 단면도이다.
이하, 본 발명에 대하여 상세하게 설명한다.
이하에 기재하는 구성 요건의 설명은, 본 발명의 대표적인 실시형태에 근거하여 이루어지는 것이지만, 본 발명은 그와 같은 실시양태에 한정되는 것은 아니다.
또한, 본 명세서에 있어서, "~"를 이용하여 나타나는 수치 범위는, "~" 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.
[이방 도전성 부재]
본 발명의 이방 도전성 부재는, 무기 재료로 이루어지는 절연성 기재와, 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로와, 절연성 기재의 표면에 마련된 점착층을 구비하고 있다.
또, 각 도통로는 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며, 각 도통로의 돌출 부분의 단부가 점착층의 표면으로부터 노출 또는 돌출되어 있다.
본 발명의 이방 도전성 부재에 있어서는, 상술한 바와 같이, 절연성 기재의 표면에 점착층을 마련하고, 절연성 기재의 두께 방향으로 관통하여 마련된 복수의 도통로의 돌출 부분의 단부를 점착층의 표면으로부터 노출 또는 돌출시키는 구성을 갖고 있음으로서, 우수한 도통 신뢰성을 달성할 수 있다.
이는 상세하게는 명확하지 않지만, 대략 이하와 같다고 추측된다.
즉, 반도체 소자 또는 배선 기판에 있어서의 전극과 이방 도전성 부재를 접속(접합)할 때에, 전극과 이방 도전성 부재에 있어서의 도통로가 접합하여, 그 접합과 동시 또는 접속 후에, 이방 도전성 부재에 있어서의 점착층이 배선 기판의 전극 이외의 부분과 접착함으로써, 전극과 도통로의 접속을 저해하는 일 없이, 점착층에 의하여 배선 기판과 이방 도전성 부재의 간극을 메울 수 있기 때문이라고 생각된다.
또, 후술하는 실시예 및 비교예에 나타내는 바와 같이, 반도체 소자 또는 배선 기판에 있어서의 전극과 이방 도전성 부재의 접속(접합)이, 종래보다 저온, 저압 및 단시간에 접합할 수 있는 것도, 우수한 도통 신뢰성에 기여하고 있다고 생각된다.
여기에서, 저온, 저압 및 단시간에 접합할 수 있는 이유에 대해서는, 상세하게는 명확하지 않지만, 대략 이하와 같다고 추측된다.
먼저, 절연성 기재의 두께 방향으로 관통한 도통로(도전성 부재)에는, 후술하는 도통로 형성 공정에 따라 내부 변형이 존재하고 있다고 생각된다. 그리고, 이 변형에 기인하는 에너지가 드라이빙 포스가 되어, 약간의 에너지를 가함으로써 고상(固相) 확산을 유발한다고 생각된다. 이는, 도 1에 나타내는 바와 같이, 도통로를 구성하는 도전성 부재의 DSC 해석 결과로부터, 250℃에서 명확한 발열 피크를 나타내는 점에서도 확인할 수 있다(도 1 중의 실선 참조). 즉, DSC의 측정 원리에 의하여, 융해 현상이면 흡열이 관찰되고, 재결정 등이면 발열이 관찰되는 점에서, 이방 도전성 부재의 접합은 고상 확산에 따른 현상, 즉, 확산 유기(誘起) 재결정(Diffusion Induced Recrystallisation: DIR)에 의한 조직의 재형성이라고 생각된다. 한편, 도통로를 구성하는 도전성 부재를 500℃까지 가열·승온한 재료에 대해서는, 발열 피크의 관측은 보이지 않는 점에서(도 1 중의 파선 참조), 가열에 의하여 내부 변형에 기인하는 에너지가 해방되어, 재결정화가 일어나고 있다고 생각된다.
이 재결정화에 관해서는, 도 2에 나타내는 바와 같이, 25℃, 250℃, 300℃, 400℃ 및 500℃의 각 온도의 SEM 화상으로부터, 이방 도전성 부재의 도통로의 돌출 부분에 있어서는, 접합 시의 가열(예를 들면, 200℃ 이상의 온도)에 의하여, 재결정 조직이 생성되는 것을 추측할 수 있다. 또, 도 3에 나타내는 바와 같이, 실제로 전극과 이방 도전성 부재를 250℃에서 접합했을 때의 접합부의 단면의 SEM 화상으로부터는, 도통로의 돌출 부분(3a)과 전극(12a)의 계면을 판별하는 것이 어렵고, 재결정 조직이 생성되는 것을 추측할 수 있다. 이에 더하여, 도 4에 나타내는 바와 같이, 도통로의 돌출 부분(3a)과 전극(12a)의 계면의 도전성 부재(도 4에 있어서는 구리)를 결정 회절에 의하여 해석한바, 결정면이 고른 것에 대응한다고 생각되는 회절선의 더블 피크가 관측되며, 재결정 조직이 생성되는 것을 추측할 수 있다.
또한, 금속의 벌크 상태의 고상 확산 속도를 고려한 경우, 재결정화 등의 형상 변화를 수반하는 현상은 발생하기 어렵다고도 생각되지만, 금속의 표면의 고상 확산 속도는, 금속의 내부에 비하여 6자릿수 정도 커진다는 보고도 있어, 도통로의 돌출 부분에 있어서도 형상 변화가 일어날 수 있는 것은 충분히 생각된다.
다음으로, 본 발명의 이방 도전성 부재의 구성에 대하여, 도 5를 이용하여 설명한다.
도 5에 나타내는 이방 도전성 부재(1)는, 절연성 기재(2)와, 도전성 부재로 이루어지는 복수의 도통로(3)와, 절연성 기재(2)의 표면(2a 및 2b)에 마련된 점착층(4)을 구비하는 것이다.
또, 도통로(3)는, 도 5(A) 및 (B)에 나타내는 바와 같이, 서로 절연된 상태에서 절연성 기재(2)를 두께 방향(Z)(Z1: 도 5(A)의 이면으로부터 정면의 방향, Z2: 도 5(A)의 정면으로부터 이면의 방향)으로 관통하여 마련되어 있다.
또한, 도통로(3)는, 도 5(B)에 나타내는 바와 같이, 절연성 기재(2)의 표면(2a 및 2b)으로부터 돌출된 돌출 부분(3a 및 3b)을 갖고 있으며, 이 돌출 부분(3a 및 3b)의 단부가, 점착층(4)의 표면으로부터 노출 또는 돌출되어 마련되어 있다.
여기에서, "서로 절연된 상태"란, 절연성 기재의 내부(두께 방향)에 존재하고 있는 각 도통로가 절연성 기재의 내부에 있어서 서로 절연된 상태인 것을 의미하고, 후술하는 도 6(C)에 나타내는 바와 같이, 절연성 기재의 표면으로부터 돌출된 돌출 부분에 있어서는, 복수의 돌출 부분이 접합되어 있어도 된다.
또, 도 5(B)에 있어서는, 절연성 기재(2)의 표면(2a 및 2b)에 점착층(4)을 갖는 양태를 나타내고 있지만, 본 발명에 있어서는, 절연성 기재의 적어도 한쪽 표면에 점착층을 갖고 있으면 된다.
마찬가지로, 도 5(B)에 있어서는, 도통로(3)의 양단(兩端)이 돌출 부분(부호 3a 및 3b)을 갖고 있는 양태를 나타내고 있지만, 본 발명에 있어서는, 절연성 기재의 적어도 점착층을 갖는 측의 표면으로부터 돌출된 돌출 부분을 갖고 있으면 된다.
다음으로, 본 발명의 이방 도전성 부재의 절연성 기재, 도통로 및 점착층에 대하여, 재료, 치수, 형성 방법 등에 대하여 설명한다.
〔절연성 기재〕
본 발명의 이방 도전성 부재를 구성하는 절연성 기재는, 무기 재료로 이루어지고, 종래 공지의 이방 도전성 필름 등을 구성하는 절연성 기재와 동일한 정도의 전기 저항률(1014Ω·cm 정도)을 갖는 것이면 특별히 한정되지 않는다.
또한, "무기 재료로 이루어지고"란, 후술하는 점착층을 구성하는 고분자 재료와 구별하기 위한 규정이고, 무기 재료만으로 구성된 절연성 기재에 한정하는 규정은 아니며, 무기 재료를 주성분(50질량% 이상)으로 하는 규정이다.
상기 절연성 기재로서는, 예를 들면 유리 기재, 세라믹스 기재(예를 들면, 실리콘카바이드, 실리콘나이트라이드 등), 카본 기재(예를 들면, 다이아몬드 라이크 카본 등), 폴리이미드 기재, 이들의 복합 재료 등을 들 수 있고, 또 관통 구멍을 갖는 유기 소재 상에, 세라믹스 재료나 카본 재료를 50질량% 이상 포함하는 무기 재료로 성막한 재료여도 된다.
본 발명에 있어서는, 상기 절연성 기재로서는, 원하는 평균 개구 직경을 갖는 마이크로 포어가 관통 구멍으로서 형성되어, 후술하는 도통로를 형성하기 쉽다는 이유에서, 밸브 금속의 양극(陽極) 산화막인 것이 바람직하다.
여기에서, 상기 밸브 금속으로서는, 구체적으로는, 예를 들면 알루미늄, 탄탈럼, 나이오븀, 타이타늄, 하프늄, 지르코늄, 아연, 텅스텐, 비스무트, 안티모니 등을 들 수 있다.
이들 중, 치수 안정성이 좋고, 비교적 저가인 점에서 알루미늄의 양극 산화막(기재)인 것이 바람직하다.
본 발명에 있어서는, 상기 절연성 기재의 두께(도 5(B)에 있어서는 부호 6으로 나타나는 부분)는, 1μm~1000μm인 것이 바람직하고, 5μm~500μm인 것이 보다 바람직하며, 10μm~300μm인 것이 더 바람직하다. 절연성 기재의 두께가 이 범위이면, 절연성 기재의 취급성이 양호해진다.
또, 본 발명에 있어서는, 상기 절연성 기재에 있어서의 상기 도통로 간의 폭(도 5(B)에 있어서는 부호 7로 나타나는 부분)은, 10nm 이상인 것이 바람직하고, 20nm~200nm인 것이 보다 바람직하다. 절연성 기재에 있어서의 도통로 간의 폭이 이 범위이면, 절연성 기재가 절연성의 격벽으로서 충분히 기능한다.
〔도통로〕
본 발명의 이방 도전성 부재를 구성하는 복수의 도통로는, 상기 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 재료로 이루어지는 도통로이다.
또, 상기 도통로는 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며, 또한 각 도통로의 돌출 부분의 단부가 후술하는 점착층의 표면으로부터 노출 또는 돌출되어 마련되어 있다.
<도전성 재료>
상기 도통로를 구성하는 도전성 재료는, 전기 저항률이 103Ω·cm 이하의 재료이면 특별히 한정되지 않고, 그 구체예로서는, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 니켈(Ni), 인듐이 도프된 주석 산화물(ITO) 등이 적합하게 예시된다.
그 중에서도, 전기 전도성의 관점에서, 구리, 금, 알루미늄, 니켈이 바람직하고, 구리, 금이 보다 바람직하다.
<돌출 부분>
상기 도통로의 돌출 부분은, 도통로가 절연성 기재의 표면으로부터 돌출된 부분이고, 또 돌출 부분의 단부는, 점착층의 표면으로부터 노출 또는 돌출되어 있다.
다음으로, 상기 도통로의 돌출 부분의 형상에 대하여, 도 5 및 도 6을 이용하여 설명한다.
여기에서, 도 5(B)에 나타내는 양태는, 도통로(3)의 돌출 부분(3a)의 단부가, 점착층(4)의 표면으로부터 돌출된 양태이고, 도 6(A)~(C)에 나타내는 양태는, 모두 도통로(3)의 돌출 부분(3a)의 단부가, 점착층(4)의 표면으로부터 노출된 양태이다. 또한, 돌출 부분의 단부가 노출된 양태에 대해서는, 도 6에 나타내는 바와 같이 도통로(3)의 돌출 부분의 단부(단부면)와 점착층(4)의 표면이 동일 평면을 구성하는 양태에 한정되지 않고, 도통로(3)의 돌출 부분의 단부(단부면)가 점착층(4)의 표면보다 절연성 기재(2)에 가까운 측에 위치하는 양태, 바꿔 말하면, 돌출 부분의 단부(단부면)가 점착층(4)의 표면보다 파인 위치에 있는 양태여도 된다.
또, 도통로의 돌출 부분은, 도 6(A)에 나타내는 바와 같이, 절연성 기재(2)의 내부에 존재하고 있는 도통로와 동일한(연속된) 기둥 형상이어도 되지만, 도 6(B)에 나타내는 바와 같이, 절연성 기재(2)의 내부에 존재하고 있는 도통로로부터 굴곡진 기둥 형상이어도 되고, 또한 도 6(C)에 나타내는 바와 같이, 복수의 도통로의 돌출 부분(3a)이 접촉된 양태여도 된다. 또한, 도 6(C)에 나타내는 양태에 있어서는, 도통로로서의 기능을 담보하기 위하여, 모든 도통로의 돌출 부분이 접촉된 양태가 제외되어 있는 것은 말할 필요도 없다.
본 발명에 있어서는, 이방 도전성 부재와 전극을 압착 등의 수법에 의하여 접속(접합)할 때에, 돌출 부분이 찌부러진 경우의 면 방향의 절연성을 충분히 확보할 수 있는 이유에서, 상기 도통로의 돌출 부분의 애스펙트비(돌출 부분의 높이/돌출 부분의 직경)가 0.01 이상 20 미만인 것이 바람직하고, 6~20인 것이 바람직하다.
또, 본 발명에 있어서는, 접속 대상이 되는 반도체 소자 또는 배선 기판의 표면 형상에 추종하는 관점에서, 상기 도통로의 돌출 부분의 높이가, 50nm~1500nm인 것이 바람직하고, 300~1050nm인 것이 보다 바람직하다.
마찬가지로, 상기 도통로의 돌출 부분의 직경은, 5nm 초과 10μm 이하인 것이 바람직하고, 40nm~1000nm인 것이 보다 바람직하다.
<다른 형상>
상기 도통로는 기둥 형상이고, 그 직경(도 5(B)에 있어서는 부호 8로 나타나는 부분)은, 돌출 부분의 직경과 동일하게, 5nm 초과 10μm 이하인 것이 바람직하며, 40nm~1000nm인 것이 보다 바람직하다.
또, 상기 도통로는 상기 절연성 기재에 의하여 서로 절연된 상태에서 존재하는 것이지만, 그 밀도는, 2만개/mm2 이상인 것이 바람직하고, 200만개/mm2 이상인 것이 보다 바람직하며, 1000만개/mm2 이상인 것이 더 바람직하고, 5000만개/mm2 이상인 것이 특히 바람직하며, 1억개/mm2 이상인 것이 가장 바람직하다.
또한, 인접하는 각 도통로의 중심 간 거리(도 5에 있어서는 부호 9로 나타나는 부분)는, 20nm~500nm인 것이 바람직하고, 40nm~200nm인 것이 보다 바람직하며, 50nm~140nm인 것이 더 바람직하다.
〔점착층〕
본 발명의 이방 도전성 부재를 구성하는 점착층은, 절연성 기재의 표면에 마련된 층이며, 배선 기판의 전극 이외의 부분끼리의 접착에 기여하는 층이다.
본 발명에 있어서는, 접속 후의 수축차 등에 의한 휨을 경감할 수 있다는 이유에서, 상기 점착층이, 열팽창 계수가 50×10-6K-1 미만인 고분자 재료를 함유하는 층인 것이 바람직하고, 5×10-6K-1~30×10-6K-1인 고분자 재료를 함유하는 층인 것이 보다 바람직하다.
이와 같이 접속 후의 휨을 경감할 수 있는 이유는, 접속 대상이 되는 반도체 소자 또는 배선 기판과의 열팽창률차가 작아짐으로써, 변위차를 흡수하기 위한 막두께가 불필요해지기 때문에 점착층의 두께를 박막화할 수 있고, 그 결과, 점착층 자체의 열팽창률의 영향을 경감할 수 있었기 때문이라고 생각된다.
여기에서, 열팽창 계수는, JIS K 7197:1991의 "플라스틱의 열기계 분석에 의한 선팽창률 시험 방법"에 준하여 측정한 값을 말하며, 2종 이상의 고분자 재료를 병용한 경우는 이들의 혼합물에 있어서의 측정값을 말한다.
<고분자 재료>
상기 고분자 재료로서는, 공지의 수지 재료 등으로부터 열팽창 계수가 50×10-6K-1 미만이 되도록 1종 내지 2종 이상을 적절히 선택할 수 있기 때문에 특별히 한정되지 않는다.
이들 중, 효율적으로 배선 기판과 이방 도전성 부재의 간극을 메울 수 있어, 배선 기판과의 밀착성이 보다 높아지는 이유에서, 폴리이미드 수지(열팽창 계수: 30×10-6K-1~50×10-6K-1) 및/또는 에폭시 수지(열팽창 계수: 45×10-6K-1~65×10-6K-1)를 이용하는 것이 바람직하다.
<형상>
본 발명에 있어서는, 접속 대상이 되는 반도체 소자 또는 배선 기판의 표면 형상에 추종하는 관점에서, 상기 점착층의 두께는, 50nm~1500nm인 것이 바람직하고, 250nm~1000nm인 것이 보다 바람직하다.
또, 본 발명에 있어서는, 상술한 바와 같이, 도통로의 돌출 부분의 단부를 점착층의 표면으로부터 노출 또는 돌출시키는 구성을 갖고 있지만, 이방 도전성 부재와 전극의 접속 저항을 보다 작게 할 수 있는 이유에서, 상술한 도통로의 돌출 부분의 높이와 상기 점착층의 두께의 차의 절댓값이, 0nm~50nm인 것이 바람직하다. 또한, 도통로의 돌출 부분의 높이와 점착층의 두께의 차의 절댓값이 0nm인 상태는, 도통로의 돌출 부분의 단부가 점착층의 표면과 동일 평면에 있어서 노출되어 있는 상태이다.
이와 같이 접속 저항을 작게 할 수 있는 이유로서는, 두께의 차의 절댓값이 상기 범위에 있음으로써, 점착층의 변형이 일어난 상태라도 전극과 도통로의 접속이 저해되기 어려워지는 것 등이 생각된다.
〔이형 필름〕
본 발명의 이방 도전성 부재는, 도 7에 나타내는 바와 같이, 소정 직경 및 소정 폭의 권취 코어(71)에 권취된 형상으로 공급되는 관점에서, 이방 도전성 부재의 편측의 표면에 이형 필름(도 7에 있어서는 부호 72로 나타나는 부분)을 마련하는 것이 바람직하다.
여기에서, 이형 필름으로서는, 예를 들면 폴리에스터계, 폴리프로필렌계, 폴리에틸렌계, 폴리테트라플루오로에틸렌계의 캐스트 필름; 연신 필름에 실리콘 수지를 도포하여 이형 처리한 것; 이형지(異型紙); 등을 들 수 있다.
상술한 절연성 기재, 도통로 및 점착층을 구비하는 본 발명의 이방 도전성 부재는, 이송 도전성 부재로서의 두께, 즉 상기 절연 기재의 두께와, 상기 도통로의 돌출 부분의 높이 및 상기 점착층의 두께 중 큰 값과의 합계 값(상기 이형 필름을 갖는 경우는 이형 필름의 두께를 포함함)이, 50μm 이하인 것이 바람직하고, 10μm~50μm인 것이 보다 바람직하다.
[이방 도전성 부재의 제조 방법]
본 발명의 이방 도전성 부재의 제조 방법(이하, 형식적으로 "본 발명의 제조 방법"이라고도 함)은 특별히 한정되지 않지만, 예를 들면 상기 절연성 기재에 마련된 관통 구멍에 상기 도전성 재료를 존재하게 하여 상기 도통로를 형성하는 도통로 형성 공정과, 도통로 형성 공정 후에 상기 절연성 기재의 표면만을 일부 제거하여, 상기 도통로를 돌출시키는 트리밍 공정과, 트리밍 공정 후에 상기 절연성 기재의 표면에만 점착층을 형성하는 점착층 형성 공정을 갖는 제조 방법 등을 들 수 있다.
〔절연성 기재의 제작〕
상기 절연성 기재는, 예를 들면 관통 구멍을 갖는 유리 기판(Through Glass Via: TGV)을 그대로 이용할 수 있지만, 상기 도통로의 개구 직경이나 돌출 부분의 애스펙트비를 상술한 범위로 하는 관점에서, 밸브 금속에 대하여 양극 산화 처리를 실시하는 방법이 바람직하다.
상기 양극 산화 처리로서는, 예를 들면 상기 절연성 기재가 알루미늄의 양극 산화 피막인 경우는, 알루미늄 기판을 양극 산화시키는 양극 산화 처리, 및 상기 양극 산화 처리 후에, 상기 양극 산화에 의하여 발생한 마이크로 포어에 의한 구멍을 관통화시키는 관통화 처리를 이 순서로 실시함으로써 제작할 수 있다.
본 발명에 있어서는, 상기 절연성 기재의 제작에 이용되는 알루미늄 기판 및 알루미늄 기판에 실시하는 각 처리 공정에 대해서는, 일본 공개특허공보 2008-270158호의 [0041]~[0121] 단락에 기재한 것과 동일한 것을 채용할 수 있다.
〔도통로 형성 공정〕
상기 도통로 형성 공정은, 상기 절연성 기재에 마련된 상기 관통 구멍에 상기 도전성 재료를 존재하게 하는 공정이다.
여기에서, 상기 관통 구멍에 금속을 존재하게 하는 방법으로서는, 예를 들면 일본 공개특허공보 2008-270158호의 [0123]~[0126] 단락 및 [도 4]에 기재된 각 방법(전해 도금법 또는 무전해 도금법)과 동일한 방법을 들 수 있다.
또, 전해 도금법 또는 무전해 도금법에 있어서는, 금, 니켈, 구리 등에 의한 전극층을 미리 마련하는 것이 바람직하다. 이 전극층의 형성 방법으로서는, 예를 들면 스퍼터링 등의 기상 처리; 무전해 도금 등의 액층 처리; 이들을 조합한 처리; 등을 들 수 있다.
상기 금속 충전 공정에 의하여, 도통로의 돌출 부분이 형성되기 전의 이방 도전성 부재가 얻어진다.
한편, 상기 도통로 형성 공정은, 일본 공개특허공보 2008-270158호에 기재된 방법 대신에, 예를 들면 알루미늄 기판의 편측의 표면(이하, "편면"이라고도 함)에 양극 산화 처리를 실시하고, 알루미늄 기판의 편면에, 두께 방향으로 존재하는 마이크로 포어와 마이크로 포어의 바닥부에 존재하는 배리어층을 갖는 양극 산화막을 형성하는 양극 산화 처리 공정과, 양극 산화 처리 공정 후에 양극 산화막의 배리어층을 제거하는 배리어층 제거 공정과, 배리어층 제거 공정 후에 전해 도금 처리를 실시하여 마이크로 포어의 내부에 금속을 충전하는 금속 충전 공정과, 금속 충전 공정 후에 알루미늄 기판을 제거하여, 금속 충전 미세 구조체를 얻는 기판 제거 공정을 갖는 공정을 갖는 방법이어도 된다.
<양극 산화 처리 공정>
상기 양극 산화 공정은, 상기 알루미늄 기판의 편면에 양극 산화 처리를 실시함으로써, 상기 알루미늄 기판의 편면에, 두께 방향으로 존재하는 마이크로 포어와 마이크로 포어의 바닥부에 존재하는 배리어층을 갖는 양극 산화막을 형성하는 공정이다.
본 발명의 제조 방법에 있어서의 양극 산화 처리는, 종래 공지의 방법을 이용할 수 있지만, 마이크로 포어 배열의 규칙성을 높게 하여, 이방 도전성을 담보하는 관점에서, 자기 규칙화법이나 정전압 처리를 이용하는 것이 바람직하다.
여기에서, 양극 산화 처리의 자기 규칙화법이나 정전압 처리에 대해서는, 일본 공개특허공보 2008-270158호의 [0056]~[0108] 단락 및 [도 3]에 기재된 각 처리와 동일한 처리를 실시할 수 있다.
<배리어층 제거 공정>
상기 배리어층 제거 공정은, 상기 양극 산화 처리 공정 후에, 상기 양극 산화막의 배리어층을 제거하는 공정이다. 배리어층을 제거함으로써, 마이크로 포어를 통하여 알루미늄 기판의 일부가 노출되게 된다.
배리어층을 제거하는 방법은 특별히 한정되지 않으며, 예를 들면 상기 양극 산화 처리 공정의 상기 양극 산화 처리에 있어서의 전위보다 낮은 전위에서 배리어층을 전기 화학적으로 용해하는 방법(이하, "전해 제거 처리"라고도 함); 에칭에 의하여 배리어층을 제거하는 방법(이하, "에칭 제거 처리"라고도 함); 이들을 조합한 방법(특히, 전해 제거 처리를 실시한 후에, 잔존하는 배리어층을 에칭 제거 처리로 제거하는 방법); 등을 들 수 있다.
<전해 제거 처리>
상기 전해 제거 처리는, 상기 양극 산화 처리 공정의 상기 양극 산화 처리에 있어서의 전위(전해 전위)보다 낮은 전위에서 실시하는 전해 처리이면 특별히 한정되지 않는다.
본 발명에 있어서는, 상기 전해 용해 처리는, 예를 들면 상기 양극 산화 처리 공정의 종료 시에 전해 전위를 강하시킴으로써, 상기 양극 산화 처리와 연속하여 실시할 수 있다.
상기 전해 제거 처리는, 전해 전위 이외의 조건에 대해서는, 상술한 종래 공지의 양극 산화 처리와 동일한 전해액 및 처리 조건을 채용할 수 있다.
특히, 상술한 바와 같이 상기 전해 제거 처리와 상기 양극 산화 처리를 연속하여 실시하는 경우는, 동일한 전해액을 이용하여 처리하는 것이 바람직하다.
(전해 전위)
상기 전해 제거 처리에 있어서의 전해 전위는, 상기 양극 산화 처리에 있어서의 전해 전위보다 낮은 전위로, 연속적 또는 단계적(스텝 형상)으로 강하시키는 것이 바람직하다.
여기에서, 전해 전위를 단계적으로 강하시킬 때의 하락폭(스텝폭)은, 배리어층의 내전압의 관점에서, 10V 이하인 것이 바람직하고, 5V 이하인 것이 보다 바람직하며, 2V 이하인 것이 더 바람직하다.
또, 전해 전위를 연속적 또는 단계적으로 강하시킬 때의 전압 강하 속도는, 생산성 등의 관점에서, 모두 1V/초 이하가 바람직하고, 0.5V/초 이하가 보다 바람직하며, 0.2V/초 이하가 더 바람직하다.
<에칭 제거 처리>
상기 에칭 제거 처리는 특별히 한정되지 않지만, 산 수용액 또는 알칼리 수용액을 이용하여 용해하는 화학적 에칭 처리여도 되고, 드라이 에칭 처리여도 된다.
(화학 에칭 처리)
화학 에칭 처리에 의한 배리어층의 제거는, 예를 들면 상기 양극 산화 처리 공정 후의 구조물을 산 수용액 또는 알칼리 수용액에 침지시켜, 마이크로 포어의 내부에 산 수용액 또는 알칼리 수용액을 충전시킨 후에, 양극 산화막의 마이크로 포어의 개구부측의 표면에 pH 완충액을 접촉시키는 방법 등에 의하여, 배리어층만을 선택적으로 용해시킬 수 있다.
여기에서, 산 수용액을 이용하는 경우는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액을 이용하는 것이 바람직하다. 또, 산 수용액의 농도는 1~10질량%인 것이 바람직하다. 산 수용액의 온도는, 15~80℃가 바람직하고, 20~60℃가 더 바람직하며, 30~50℃가 더 바람직하다.
한편, 알칼리 수용액을 이용하는 경우는, 수산화 나트륨, 수산화 칼륨 및 수산화 리튬으로 이루어지는 군으로부터 선택되는 적어도 하나의 알칼리의 수용액을 이용하는 것이 바람직하다. 또, 알칼리 수용액의 농도는 0.1~5질량%인 것이 바람직하다. 알칼리 수용액의 온도는, 10~60℃가 바람직하고, 15~45℃가 더 바람직하며, 20~35℃인 것이 더 바람직하다. 또한, 알칼리 수용액에는, 아연이나 다른 금속을 함유하고 있어도 된다.
구체적으로는, 예를 들면 50g/L, 40℃의 인산 수용액, 0.5g/L, 30℃의 수산화 나트륨 수용액, 0.5g/L, 30℃의 수산화 칼륨 수용액 등이 적합하게 이용된다.
또한, pH 완충액으로서는, 상술한 산 수용액 또는 알칼리 수용액에 대응한 완충액을 적절히 사용할 수 있다.
또, 산 수용액 또는 알칼리 수용액에 대한 침지 시간은, 8~120분인 것이 바람직하고, 10~90분인 것이 보다 바람직하며, 15~60분인 것이 더 바람직하다.
(드라이 에칭 처리)
드라이 에칭 처리는, 예를 들면 Cl2/Ar 혼합 가스 등의 가스종을 이용하는 것이 바람직하다.
<금속 충전 공정>
상기 금속 충전 공정은, 상기 배리어층 제거 공정 후에, 전해 도금 처리를 실시하여 양극 산화막에 있어서의 마이크로 포어의 내부에 금속을 충전하는 공정이고, 예를 들면 일본 공개특허공보 2008-270158호의 [0123]~[0126] 단락 및 [도 4]에 기재된 각 방법과 동일한 방법(전해 도금법 또는 무전해 도금법)을 들 수 있다.
또한, 전해 도금법 또는 무전해 도금법에 있어서는, 상술한 배리어층 제거 공정 후에 마이크로 포어를 통하여 노출하는 알루미늄 기판을 전극으로서 이용할 수 있다.
<기판 제거 공정>
상기 기판 제거 공정은, 상기 금속 충전 공정 후에 알루미늄 기판을 제거하여, 금속 충전 미세 구조체를 얻는 공정이다.
알루미늄 기판을 제거하는 방법으로서는, 예를 들면 처리액을 이용하여, 상기 금속 충전 공정에 있어서 마이크로 포어의 내부에 충전한 금속 및 절연성 기재로서의 양극 산화막을 용해하지 않고, 알루미늄 기판만을 용해시키는 방법 등을 들 수 있다.
상기 처리액으로서는, 예를 들면 염화 수은, 브로민/메탄올 혼합물, 브로민/에탄올 혼합물, 왕수, 염산/염화 구리 혼합물 등의 수용액 등을 들 수 있고, 그 중에서도, 염산/염화 구리 혼합물인 것이 바람직하다.
또, 상기 처리액의 농도로서는, 0.01~10mol/L가 바람직하고, 0.05~5mol/L가 보다 바람직하다.
또, 처리 온도로서는, -10℃~80℃가 바람직하고, 0℃~60℃가 바람직하다.
〔트리밍 공정〕
상기 트리밍 공정은, 상기 도통로 형성 공정 후의 이방 도전성 부재 표면의 절연성 기재만을 일부 제거하여, 도통로를 돌출시키는 공정이다.
여기에서, 트리밍 처리는, 도통로를 구성하는 금속을 용해하지 않는 조건이면 특별히 한정되지 않으며, 예를 들면 산 수용액을 이용하는 경우는, 황산, 인산, 질산, 염산 등의 무기산 또는 이들의 혼합물의 수용액을 이용하는 것이 바람직하다. 그 중에서도, 크로뮴산을 함유하지 않는 수용액이 안전성이 우수한 점에서 바람직하다. 산 수용액의 농도는 1~10질량%인 것이 바람직하다. 산 수용액의 온도는, 25~60℃인 것이 바람직하다.
한편, 알칼리 수용액을 이용하는 경우는, 수산화 나트륨, 수산화 칼륨 및 수산화 리튬으로 이루어지는 군으로부터 선택되는 적어도 하나의 알칼리의 수용액을 이용하는 것이 바람직하다. 알칼리 수용액의 농도는 0.1~5질량%인 것이 바람직하다. 알칼리 수용액의 온도는 20~50℃인 것이 바람직하다.
구체적으로는, 예를 들면 50g/L, 40℃의 인산 수용액, 0.5g/L, 30℃의 수산화 나트륨 수용액 또는 0.5g/L, 30℃의 수산화 칼륨 수용액이 적합하게 이용된다.
산 수용액 또는 알칼리 수용액에 대한 침지 시간은, 8~120분인 것이 바람직하고, 10~90분인 것이 보다 바람직하며, 15~60분인 것이 더 바람직하다. 여기에서, 침지 시간은, 단시간의 침지 처리(트리밍 처리)를 반복한 경우에는, 각 침지 시간의 합계를 말한다. 또한, 각 침지 처리 사이에는, 세정 처리를 실시해도 된다.
본 발명의 제조 방법에 있어서는, 트리밍 공정에 있어서 도통로의 돌출 부분의 높이를 엄밀하게 제어하는 경우는, 상기 도통로 형성 공정 후에 절연성 기재와 도통로의 단부를 동일 평면 형상이 되도록 가공한 후, 절연성 기재를 선택적으로 제거(트리밍)하는 것이 바람직하다.
여기에서, 동일 평면 형상으로 가공하는 방법으로서는, 예를 들면 물리적 연마(예를 들면, 유리 지립(遊離砥粒) 연마, 백 그라인드, 서페이스 플레이너 등), 전기 화학적 연마, 이들을 조합한 연마 등을 들 수 있다.
또, 본 발명의 제조 방법에 있어서는, 상술한 도통로 형성 공정 또는 트리밍 공정 후에, 금속의 충전에 따라 발생한 도통로 내의 변형을 경감시킬 목적으로, 가열 처리를 실시할 수 있다.
가열 처리는, 금속의 산화를 억제하는 관점에서 환원성 분위기에서 실시하는 것이 바람직하고, 구체적으로는, 산소 농도가 20Pa 이하에서 행하는 것이 바람직하며, 진공하에서 행하는 것이 보다 바람직하다. 여기에서, 진공이란, 대기보다 기체 밀도 또는 기압이 낮은 공간 상태를 말한다.
또, 가열 처리는, 교정의 목적으로 재료를 가압하면서 행하는 것이 바람직하다.
〔점착층 형성 공정〕
상기 점착층 형성 공정은, 상기 트리밍 공정 후에 상기 절연성 기재의 표면에만 점착층을 형성하는 공정이다.
여기에서, 점착층을 형성하는 방법으로서는, 예를 들면 상술한 열팽창 계수를 갖는 고분자 재료와 용매(예를 들면, 메틸에틸케톤 등) 등을 함유하는 수지 조성물을 상기 절연성 기재의 표면에 도포하여, 건조시키고, 필요에 따라 소성하는 방법 등을 들 수 있다.
상기 수지 조성물의 도포 방법은 특별히 한정되지 않으며, 예를 들면 그라비어 코트법, 리버스 코트법, 다이 코트법, 블레이드 코터, 롤 코터, 에어 나이프 코터, 스크린 코터, 바 코터, 커튼 코터 등, 종래 공지의 코팅 방법을 사용할 수 있다.
또, 도포 후의 건조 방법은 특별히 한정되지 않으며, 예를 들면 30~80℃의 온도에서, 수 초~수십 분 동안, 가열하는 처리나, 감압하에 있어서 50~200℃의 온도에서 가열하는 처리 등을 들 수 있다.
또, 건조 후의 소성 방법은, 사용하는 고분자 재료에 따라 상이하기 때문에 특별히 한정되지 않지만, 폴리이미드 수지를 이용하는 경우에는, 예를 들면 160~240℃의 온도에서 2분간~1시간 가열하는 처리 등을 들 수 있고, 에폭시 수지를 이용하는 경우에는, 예를 들면 30~80℃의 온도에서 2~60분간 가열하는 처리 등을 들 수 있다.
본 발명의 제조 방법에 있어서는, 상술한 각 공정은, 각 공정을 매엽(枚葉)으로 행하는 것도 가능하며, 알루미늄 코일을 원단으로 하여 웨브로 연속 처리할 수도 있다.
또, 연속 처리하는 경우에는 각 공정 사이에 적절한 세정 공정, 건조 공정을 설치하는 것이 바람직하다.
[다층 배선 기판]
이하에, 본 발명의 다층 배선 기판에 대하여 상세하게 설명한다.
본 발명의 다층 배선 기판은, 상술한 본 발명의 이방 도전성 부재와, 이방 도전성 부재의 관통 구멍에 존재하게 한 도전성 재료(도통로)와 전극을 통하여 전기적으로 접속되는 배선 기판이 적층된 다층 배선 기판이다.
다음으로, 본 발명의 다층 배선 기판의 구조에 대하여, 도 8을 이용하여 설명한다.
도 8에 나타내는 다층 배선 기판(10)은, 도통로(3)가 배선 기판(11a) 및 배선 기판(11b)에 있어서의 전극(12a 및 12b)과 접합함과 함께, 절연성 기재(2)의 표면에 마련된 점착층(4)이, 배선 기판(11a) 및 배선 기판(11b)에 있어서의 전극(12a 및 12b) 이외의 부분과 접촉하기 때문에, 배선 기판과의 밀착력이 높고, 우수한 도통 신뢰성을 달성할 수 있다. 또한, 도 8에 나타내는 이방 도전성 부재는, 도 6(A)와 마찬가지로, 도통로의 돌출 부분의 단부(단부면)가 점착층의 표면과 동일 면을 형성하고 있는 양태이지만, 도 5(B)에 나타내는 바와 같이, 도통로의 돌출 부분의 단부(단부면)가 점착층의 표면으로부터 돌출되어 있는 양태이더라도, 배선 기판끼리를 가열 압착함으로써, 열에 의하여 팽창하는 고분자 재료에 의하여, 절연성 기재(2)의 표면에 마련된 점착층(4)이, 배선 기판(11a) 및 배선 기판(11b)에 있어서의 전극(12a 및 12b) 이외의 부분과 접촉한다.
본 발명에 있어서는, 상술한 본 발명의 이방 도전성 부재와 배선 기판을 접합 또는 접속(이하, 간단히 "접합 등"이라고도 약기함)할 때에, 필요에 따라, 이방 도전성 부재에 있어서의 도통로의 돌출 부분의 단부(단부면)에 형성될 수 있는 산화막이나 유기 오염 등을 제거하는 제거 처리나, 이방 도전성 부재에 있어서의 도통로의 돌출 부분의 단부(단부면)나 점착층의 표면을 활성화하는 활성화 처리를 실시할 수 있다.
〔제거 처리〕
산화막을 제거하는 방법으로서는, 예를 들면 폼산 가스의 환원 작용을 이용하여 제거하는 폼산 처리나, 황산과 같은 산성 액체 중에 침지하여 표면의 산화층을 용해하는 용해 처리 등의 화학적인 처리를 들 수 있다.
또, 고(高)진공 중에서 산화막의 표면에 이온빔이나 중성 원자빔을 조사하는 이온빔 처리나, 플라즈마 분위기 중에 기판을 봉입한 다음 바이어스를 거는 플라즈마 처리, 반응성 이온 에칭(Reactive Ion Etching: RIE) 등을 실시하여, 산화막을 물리적으로 제거하는 방법도 들 수 있다. 또한, 불활성인 아르곤 원소 등이 이온원, 플라즈마원으로서 이용된다.
또, 유기 오염을 제거하는 방법으로서는, 산소 가스의 존재하에서 진공 자외광을 조사하는 처리(Vacuum ultraviolet irradiation treatment in the presence of oxygen gas(VUV/O3))도 유효하다. 파장이 175nm 이하인 진공 자외광을 조사함으로써 산소 및 오존을 출발 물질로 하는 산소 라디칼이 형성되고, 이 산소 라디칼이 유기 물질을 분해, 휘발시킴으로써 표면 오염의 저감을 도모할 수 있다. 또한, 대상 기판 재료에 따라서는 질소 가스를 이용할 수도 있다.
〔활성화 처리〕
활성화 처리로서는, 예를 들면 상술한 제거 처리와 마찬가지로, 물리적인 에너지를 이용하여, 산화막이나 유기 오염 등을 제거하거나, 점착층의 표면의 결합 상태를 변화시키거나 함으로써, 활성인 표면을 노출시키는 방법을 들 수 있다.
또, 활성화 처리로서는, 접합 등의 기능을 갖는 박막 표면(접합층)을 형성할 목적으로, 수증기에 노출시키는 방법도 채용할 수 있다. 표면에 흡착된 수분자에 기인하는 관능기(예를 들면, 수산기)가 축합에 기여함으로써, 금속, 산화물, 유기물의 상호 결합을 실현할 수 있다. 또한, 이와 같은 방법에 의하여 형성되는 접합층의 두께는 십수 나노미터로 얇고, 전기적인 특성에 미치는 영향은 극히 적다.
또한, 활성화 처리로서는, 도통로의 돌출 부분의 단부(단부면)를 구성하는 금속(예를 들면, 구리)의 극표층 부분에, 산소 흡착층을 형성하는 것도 유용하다. 습도 제어된 환경하에, 본 발명의 이방 도전성 부재를 노출시킴으로써 도통로의 돌출 부분의 단부면에 매우 얇은 산소 흡착층을 형성한 후, 접합 등을 행한다. 또한, 산소 흡착층은 매우 얇고, 또 구리 원자는 용이하게 확산되므로 접합 완료 시에는 전기적으로는 대략 금속 구리의 성질을 나타낸다.
그 외에, 돌출 부분의 단부의 표면에, 촉매 성분 또는 환원 재료의 층을 형성해도 상관없다. 촉매 성분으로서는, 공지의 금속 촉매를 이용할 수 있으며, 예를 들면, Pt(백금), Pd(팔라듐) 등을 사용할 수 있다. 또, 환원 재료로서는, 예를 들면 수산기를 포함하는 화합물을 이용할 수 있고, 수산기가 3개 이상인 화합물을 이용하는 것이 바람직하며, 구체적으로는, 트라이메틸올프로페인 등의 다가 알코올 등을 적합하게 이용할 수 있다.
상술한 각 처리는, 접합 장치 또는 접속 장치(이하, "접합 등 장치"라고도 약기함)에 내장되어 있는 경우에는, 접합 등 장치의 챔버 내에서 연속적으로 행할 수 있다.
또, 접합 등 장치에 내장되어 있지 않은 경우에도, 챔버 외에서 처리를 실시한 후에, 처리 후의 이방 도전성 부재와 배선 기판을 신속히 접속을 시작함으로써 동일한 효과를 얻을 수 있다.
이와 같은 접합 등 장치로서는, 다양한 원리에 근거하는 장치가 실용화되어 있으며, 크게 나누어 실리콘 웨이퍼끼리를 영구적으로 접합하는 퍼머넌트 본드 장치와, 일시적으로 접합하는 템포러리 본드 장치와 같은 것이 있지만, 가압 능력, 가열 온도, 접속 환경을 충족시키면 어느 장치도 사용 가능하다.
또, 이와 같은 접합 등 장치로서는, 예를 들면 도 9~도 11에 나타내는 양태를 들 수 있다. 여기에서, 도 9에 나타내는 양태(부호 30: 접합 챔버, 부호 31: 가열 기구 부착 기판 홀더, 부호 32: 대상 부재, 부호 33: 이동 기구, 부호 34: 플로 기구, 부호 35: 처리 가스 도입 기구)는, 접합 챔버(30) 내부에서 제거 처리나 활성화 처리를 실시할 수 있는 타입이다. 도 10에 나타내는 양태는, 접합 챔버(30)와는 별도로 처리 챔버(36)가 준비되어 있는 양태이며, 양 챔버의 사이는 로드록 기구(37)로 접속되어 있다. 도 11에 나타내는 양태(부호 38: 챔버 도어)는, 처리 챔버(36)에서 처리 후, 접합 챔버(30)로 옮기는 양태를 나타내고 있다.
이들 양태는, 모두 접합 등의 대상이 되는 부재(대상 부재)와 본 발명의 이방 도전성 부재를 이간시킨 상태에서 배치하여, 그 상태에서 상술한 제거 처리나 활성화 처리를 실시할 수 있다.
구체적으로는, 도 9에 나타내는 바와 같이, 미리 제거 처리나 활성화 처리를 실시하고, 이간하여 배치한 대상 부재(32)의 중간부에, 본 발명의 이방 도전성 부재를 도입하여, 접합해도 된다. 마찬가지로, 도 10(A)에 나타내는 바와 같이, 처리 챔버(36)에서 제거 처리나 활성화 처리를 실시하고, 이간하여 배치한 대상 부재(32)를 접합 챔버(30)로 이동시키며, 그 후, 이간하여 배치한 대상 부재의 중간부에 본 발명의 이방 도전성 부재를 도입하여 접합해도 된다. 또한, 도 9 및 도 10(A)에 나타내는 양태에 있어서는, 대상 부재(32)의 한쪽이 본 발명의 이방 도전성 부재여도 된다.
또, 복수의 대상 부재와 일괄하여 접합 등을 행하는 경우에는, 이간하여 배치한 대상 부재의 중간 부분에 본 발명의 이방 도전성 부재를 배치한 상태에서, 상술한 제거 처리나 활성화 처리를 실시하여, 그대로 접합 등을 행할 수 있다. 구체적으로는, 도 10(B)에 나타내는 바와 같이, 처리 챔버(36) 내에서, 이간하여 배치한 대상 부재(32)의 중간 부분에, 본 발명의 이방 도전성 부재(1)를 배치한 상태에서 제거 처리나 활성화 처리를 실시한 후, 접합 챔버(30)로 이동시켜 접합 등을 행할 수 있다.
또, 본 발명의 이방 도전성 부재만을 별실에 준비하여, 미리 제거 처리나 활성화 처리를 실시하고, 이간하여 배치한 대상 부재의 중간부에 도입하여, 접합해도 된다. 또한, 이때에는 이방 도전성 부재에는, 제거 처리나 활성화 처리를 실시하지 않아도 되고, 별실에서 처리해 두어도 상관없다. 또, 별실과 접합 챔버는 접속되어 있어도 상관없고, 별실에서 처리 후 신속히 접합 챔버에 이방 도전성 부재를 도입해도 상관없다. 구체적으로는, 예를 들면 도 10(C)에 나타내는 바와 같이, 처리 챔버(36)에 있어서, 본 발명의 이방 도전성 부재(1)에만 제거 처리나 활성화 처리를 실시하며, 상이한 처리 챔버(36)에 있어서, 이간하여 배치한 대상 부재(32)에 제거 처리나 활성화 처리를 실시하고, 이들을 접합 챔버(30)로 이동시키며, 이간한 대상 부재의 중간부에 본 발명의 이방 도전성 부재를 도입하여 접합해도 된다. 또한, 대상 부재에 실시하는 제거 처리나 활성화 처리가 불필요한 경우에는, 도 10(C) 중, 우측의 처리 챔버(36)는 불필요해진다. 또, 대상 부재에만 제거 처리나 활성화 처리를 실시하고, 본 발명의 이방 도전성 부재에 제거 처리나 활성화 처리를 실시하지 않는 경우에는, 도 10(C) 중, 좌측의 처리 챔버(36)는, 간단히 로드록과 같은 기능을 갖는 기구가 된다.
제거 처리나 활성화 처리를 실시하는 처리 챔버 내의 분위기는, 정적(靜的)이어도 되고, 가스 등의 플로가 행해져도 상관없다. 특히 본 발명의 이방 도전성 부재의 표면은 미세한 형상이며, 표면적이 크기 때문에, 플로 상태에 있는 편이 처리의 균일성이 향상된다. 플로의 방향은 표면에 대하여 평행이어도 되고, 분출하는 방향이어도 상관없다.
또, 이온빔 등을 이용하는 경우, 대상 부재의 중간에 본 발명의 이방 도전성 부재를 배치하여 처리하는 것은 어렵기 때문에, 별도 처리하여 중간에 배치하는 방법이 바람직하다.
대표적인 접합 등 장치로서는, 예를 들면 미쓰비시 주고교, 아유미 고교, 무사시노 고교, SUSS, Bond-Tech, TEL, 도레이 엔지니어링, EVG, PMT 등으로부터 출시되고 있다.
대상 부재가 되는 배선 기판은, 실리콘 웨이퍼 상에 형성된 재배선층이 이용되는 것은 물론, 금속 포스트(구리, 금), 금속 범프 등을 갖는 각종 기판에 적용 가능하다. 이들의 예를 도 12에 나타낸다.
도 12(A)에 나타내는 바와 같이, 전극(12)(예를 들면, 마이크로 범프)을 갖는 배선 기판(11)(예를 들면, IC 디바이스)끼리를, 이방 도전성 부재(1)를 이용하여 접합하고, 그 갭에 종래와 같이 갭필(gap-fill)제(40)를 주입해도 된다.
또, 도 12(B)에 나타내는 바와 같이, 전극(12)과 절연층(42)(예를 들면, 패시베이션층)이 동일 평면에 형성된 기판에 적용하는 것도 가능하다. 여기에서, 절연층은, SiO/SiN 등의 무기 재료여도 상관없고, 폴리이미드 수지나 에폭시 수지, 실리콘 수지 등의 유기계 재료여도 상관없다. 또, 감광성 수지를 이용하여, 패턴 형성한 개구부에 금속 전극을 형성하거나, 통상의 전극 포스트를 형성하거나 한 칩의 포스트 사이에 수지 재료를 도포나 래미네이트에 의하여 충전하고, 전극 상부만 수지를 제거함으로써, 상기와 동일한 전극과 절연층이 동일 평면에 형성된 구조를 제작할 수 있다. 또한, 절연층의 유기계 재료(특히 수지 재료)로서는, 상술한 폴리이미드 수지 등 외에, NFC(Non Conductive Film)와 같은 필름형인 것을 래미네이트해도 된다. 또, 금속 상부의 수지층 제거는 연마에 의한 방법은 물론, 서페이스 플레이너로 불리는 장치로 물리적으로 연삭해도 상관없고, 이온빔 등으로 제거할 수도 있다.
또, 도 12(C)에 나타내는 바와 같이, 전극(12)과는 별도로, 기판 주위에 전극과 동일한 높이의 밀봉 부분(46)(예를 들면, 금속 패드)을 갖는 기판을 이용할 수 있다. 이와 같은 기판을 이용하여, MEMS(Micro Electro Mechanical Systems) 디바이스(44)의 밀봉 등에도 이용하는 것이 가능하게 된다.
또, 도 12(D)에 나타내는 바와 같이, 화살표 방향으로 신호가 흐르는 전극(12) 외에, 전극과 동일한 높이의 방열용 의제(擬制) 전극(48)을 갖는 것을 이용하면, 방열성이 높은 디바이스를 형성할 수 있다.
본 발명에 있어서는, 상술한 본 발명의 이방 도전성 부재와 배선 기판의 접속은 특별히 한정되지 않고, 종래 공지의 수법을 적절히 채용할 수 있다. 예를 들면, 웨이퍼 본더나 플립칩 본더를 이용한 가열 압착에 의하여 접속할 수 있다.
가열 압착에 의한 접속 시의 분위기는, 진공하, 질소 분위기하, 대기하 중 어느 것이어도 되지만, 챔버 내의 산소 농도가 10ppm 이하의 조건인 것이 바람직하다.
또, 가열 압착 시의 가열 온도는, 200℃ 이상인 것이 바람직하고, 250℃ 이상인 것이 보다 바람직하며, 300℃ 이상인 것이 더 바람직하다.
또, 가열 압착 시의 가열 압력은, 1MPa 이상인 것이 바람직하고, 20MPa 이하인 것이 바람직하며, 10MPa 이하인 것이 보다 바람직하고, 5MPa 이하인 것이 더 바람직하다.
또, 가열 압착의 시간은, 단시간인 것이 바람직하지만, 분위기 제어를 수반하는 경우에는 30분 이하인 것이 바람직하다. 플립칩 본더 등을 이용하는 경우에는, 1분 이하인 것이 바람직하고, 10초 이하인 것이 특히 바람직하다.
또, 이방 도전성 부재를 플립칩 본더로 고정한 후, 가열 분위기하에서 유지함으로써, 접속 강도의 향상 및 안정화를 도모할 수도 있다.
또, 이방 도전성 부재의 절연성 기재의 표면에 마련된 점착층을 활용하여, 웨이퍼 상에 가고정한 후에 웨이퍼 본더로 가열 압착해도 된다.
이와 같은 수법을 이용하면 우량품만을 웨이퍼 상의 우량품 부분에 배치함으로써 득률의 저하를 도모할 수 있다.
이와 같은 본 발명의 다층 배선 기판은, 반도체 패키지의 인터포저로서 적합하게 이용할 수 있다.
실시예
이하에 실시예를 나타내어 본 발명을 구체적으로 설명한다. 단, 본 발명은 이들에 한정되지 않는다.
〔실시예 1〕
시판 중인 감광성 유리 기판(상품명: HOYA 가부시키가이샤제 PEG3: 평방 5인치이며, 판두께는 0.65mm)에, 포토마스크를 밀착시켜 자외선을 조사했다. 또한, 조사 조건은, 파장이 320nm, 노광량은, 550mJ/cm2였다. 또, 마스크 패턴에는, 직경이 1μm인 원형 패턴이, 300μm 피치로 가로세로 방향으로 합계 90000개 배열된 것을 이용했다.
자외선을 조사한 후, 가열로 내에서, 550℃에서 1시간, 열처리를 실시했다.
그 후, #1000의 Al2O3으로 이루어지는 지립을 이용하여, 양면 평면 연삭반에 의하여, 감광성 유리 기판의 표면 및 이면을 연삭하고, 또한 산화 세륨 지립을 이용해 양면 연마기를 이용하여, 마무리 연마를 행했다. 마무리 연마 후의 감광성 유리 기판의 판두께는 0.3mm이고, 표면 및 이면을 맞춘 가공 여유는 0.35mm였다.
이어서, 후술하는 감광성의 폴리이미드 수지 또는 에폭시 수지 조성물을 막두께가 2μm가 되도록 도포하고, 상기와 동일한 마스크 패턴을 이용하여 원형 패턴의 위치가 상기와 중첩되도록 노광 현상했다.
그 후, 7vol%의 불화 수소산 수용액에 황산을 첨가한 혼산(황산 농도: 20wt%) 에칭액으로 감광성 유리 노광 부분을 용해 제거했다.
이어서, 유리 기판의 한쪽 표면에 구리 전극을 밀착시켜, 이 구리 전극을 음극(陰極)으로 하고, 백금을 정극(正極)으로 하여 전해 도금을 행했다.
황산 구리/황산/염산=200/50/15(g/L)의 혼합 용액을 25℃로 유지한 상태에서 전해액으로서 사용하고, 정전압 펄스 전해를 실시함으로써, 관통 구멍에 구리가 충전된 구조체(이방 도전성 부재 전구체)를 제조했다.
여기에서, 정전압 펄스 전해는, 가부시키가이샤 야마모토 멧키 시켄키사제의 도금 장치를 이용하고, 호쿠토 덴코 가부시키가이샤제의 전원(HZ-3000)을 이용하여, 도금액 중에서 사이클릭 볼탐메트리를 행하여 석출 전위를 확인한 후, 유리에 밀착시킨 구리 전극의 전위를 -2V로 설정하여 행했다. 또, 정전압 펄스 전해의 펄스 파형은 구형파(矩形波)였다. 구체적으로는, 전해의 총 처리 시간이 300초가 되도록, 1회의 전해 시간이 60초인 전해 처리를, 각 전해 처리 사이에 40초의 휴지 시간을 마련하여 5회 실시했다.
구리를 충전한 후의 표면을 전계 방출형 주사 전자 현미경(FE-SEM)으로 관찰하면, 점착층의 표면의 표면으로부터 일부 넘치는 형태가 되어 있었다.
그 후, 표면을 상기와 동일한 방법으로 연마한 후, 폴리이미드 수지에 대해서는 250℃에서 열처리하여 열경화시키고, 에폭시 수지에 대해서는 80℃로 가열하여, 건조시킴으로써 점착층을 형성하여, 이방 도전성 부재를 제작했다. 또한, 연마 혹은 열경화 또는 가열에 의하여, 점착층의 선택 제거나 수축이 일어나, 하기 제1 표에 나타내는 바와 같이, 점착층의 두께는 구리의 도통로보다 낮은 상태가 되었다.
(폴리이미드 수지)
폴리이미드 수지로서, 감광성 폴리이미드 수지(알칼리 현상 포지티브형 감광성 폴리이미드: PIMEL AM-200 시리즈, 아사히 가세이 이머티리얼즈 가부시키가이샤제)를 이용했다.
(에폭시 수지 조성물)
저에폭시 당량 에폭시 수지로서 에폭시 당량 250g/당량의 비스페놀 A형 에폭시 수지 10부와, 고에폭시 당량 에폭시 수지로서 에폭시 당량 8690g/당량의 비스페놀 F형 페녹시 수지 90부와, 광산발생제로서 4,4-비스[다이(β-하이드록시에톡시)페닐설피니오]페닐설파이드-비스(헥사플루오로안티모네이트) 9부를 다이옥세인에 용해시켜, 고형분 농도 50%의 감광성 에폭시 수지 접착제 조성물을 조제했다.
제작한 이방 도전성 부재를 전계 방출형 주사 전자 현미경(FE-SEM)으로 관찰했다.
그 결과, 하기 제1 표에도 나타내는 바와 같이, 도통로의 돌출 부분의 높이가 1050nm이고, 도통로의 돌출 부분의 직경이 1000nm이며, 애스펙트비(돌출 부분의 높이/돌출 부분의 직경)가 1.05이며, 점착층의 두께가 1000nm인 것을 확인했다.
〔실시예 2~4〕
(1) 알루미늄 기판의 제작
Si: 0.06질량%, Fe: 0.30질량%, Cu: 0.005질량%, Mn: 0.001질량%, Mg: 0.001질량%, Zn: 0.001질량%, Ti: 0.03질량%를 함유하고, 잔부는 Al과 불가피 불순물인 알루미늄 합금을 이용하여 용탕(溶湯)을 조제하여, 용탕 처리 및 여과를 행한 다음, 두께 500mm, 폭 1200mm의 주괴를 DC 주조법으로 제작했다.
이어서, 표면을 평균 10mm의 두께로 면삭기에 의하여 연삭한 후, 550℃에서, 약 5시간 균열(均熱) 유지하여, 온도 400℃로 낮아진 시점에서, 열간 압연기를 이용하여 두께 2.7mm의 압연판으로 했다.
또한, 연속 소둔기를 이용하여 열처리를 500℃에서 행한 후, 냉간 압연으로, 두께 1.0mm로 마무리하여, JIS 1050재의 알루미늄 기판을 얻었다.
이 알루미늄 기판을 폭 1030mm로 한 후, 이하에 나타내는 각 처리를 실시했다.
(2) 전해 연마 처리
상기 알루미늄 기판에 대하여, 이하 조성의 전해 연마액을 이용하여, 전압 25V, 액온도 65℃, 액유속 3.0m/min의 조건에서 전해 연마 처리를 실시했다.
음극은 카본 전극으로 하고, 전원은, GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼사제)을 이용했다. 또, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.
(전해 연마액 조성)
·85질량% 인산(와코 준야쿠 고교 가부시키가이샤제 시약) 660mL
·순수 160mL
·황산 150mL
·에틸렌글라이콜 30mL
(3) 양극 산화 처리 공정
이어서, 전해 연마 처리 후의 알루미늄 기판에, 일본 공개특허공보 2007-204802호에 기재된 순서에 따라 자기 규칙화법에 의한 양극 산화 처리를 실시했다.
전해 연마 처리 후의 알루미늄 기판에, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건에서, 5시간의 예비 양극 산화 처리를 실시했다.
그 후, 예비 양극 산화 처리 후의 알루미늄 기판을, 0.2mol/L 무수 크로뮴산, 0.6mol/L 인산의 혼합 수용액(액온: 50℃)에 12시간 침지시키는 탈막 처리를 실시했다.
그 후, 0.50mol/L 옥살산의 전해액으로, 전압 40V, 액온도 16℃, 액유속 3.0m/min의 조건의 조건에서, 10시간의 재양극 산화 처리를 실시하여, 막두께 80μm의 양극 산화막을 얻었다.
또한, 예비 양극 산화 처리 및 재양극 산화 처리는, 모두 음극은 스테인리스 전극으로 하고, 전원은 GP0110-30R(가부시키가이샤 다카사고 세이사쿠쇼제)을 이용했다. 또, 냉각 장치로는 NeoCool BD36(야마토 가가쿠 가부시키가이샤제), 교반 가온 장치로는 페어 스터러 PS-100(EYELA 도쿄 리카키카이 가부시키가이샤제)을 이용했다. 또한, 전해액의 유속은 와류식 플로 모니터 FLM22-10PCW(애즈원 가부시키가이샤제)를 이용하여 계측했다.
(4) 배리어층 제거 공정
이어서, 상기 양극 산화 처리와 동일한 처리액 및 처리 조건에서, 전압을 40V부터 0V까지 연속적으로 전압 강하 속도 0.2V/sec로 강하시키면서 전해 처리(전해 제거 처리)를 실시했다.
그 후, 5질량% 인산에 30℃, 30분간 침지시키는 에칭 처리(에칭 제거 처리)를 실시하여, 양극 산화막의 마이크로 포어의 바닥부에 있는 배리어층을 제거하고, 마이크로 포어를 통하여 알루미늄을 노출시켰다.
여기에서, 배리어층 제거 공정 후의 양극 산화막에 존재하는 마이크로 포어의 평균 개구 직경은 60nm였다. 또한, 평균 개구 직경은, FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 50개소 측정한 평균값으로서 산출했다.
또, 배리어층 제거 공정 후의 양극 산화막의 평균 두께는 80μm였다. 또한, 평균 두께는, 양극 산화막을 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 10개소 측정한 평균값으로서 산출했다.
또, 양극 산화막에 존재하는 마이크로 포어의 밀도는, 약 1억개/mm2였다. 또한, 마이크로 포어의 밀도는, 일본 공개특허공보 2008-270158호의 [0168] 및 [0169] 단락에 기재된 방법으로 측정하여, 산출했다.
또, 양극 산화막에 존재하는 마이크로 포어의 규칙화도는, 92%였다. 또한, 규칙화도는, FE-SEM에 의하여 표면 사진(배율 20000배)을 촬영하고, 일본 공개특허공보 2008-270158호의 [0024]~[0027] 단락에 기재된 방법으로 측정하여, 산출했다.
(5) 금속 충전 공정(전해 도금 처리)
이어서, 알루미늄 기판을 음극으로 하고, 백금을 정극으로 하여 전해 도금 처리를 실시했다.
구체적으로는, 이하에 나타내는 조성의 구리 도금액을 사용하여, 정전류 전해를 실시함으로써, 마이크로 포어의 내부에 구리가 충전된 금속 충전 미세 구조체를 제작했다.
여기에서, 정전류 전해는, 가부시키가이샤 야마모토 멧키 시켄키사제의 도금 장치를 이용하고, 호쿠토 덴코 가부시키가이샤제의 전원(HZ-3000)을 이용하여, 도금액 중에서 사이클릭 볼탐메트리를 행하여 석출 전위를 확인한 후에, 이하에 나타내는 조건에서 처리를 실시했다.
(구리 도금액 조성 및 조건)
·황산 구리 100g/L
·황산 50g/L
·염산 15g/L
·온도 25℃
·전류 밀도 10A/dm2
마이크로 포어에 금속을 충전한 후의 양극 산화막의 표면을 FE-SEM으로 관찰하고, 1000개의 마이크로 포어에 있어서의 금속에 의한 봉공(封孔)의 유무를 관찰하여 봉공률(봉공 마이크로 포어의 개수/1000개)을 산출한바, 96%였다.
또, 마이크로 포어에 금속을 충전한 후의 양극 산화막을 두께 방향에 대하여 FIB로 절삭 가공하고, 그 단면을 FE-SEM에 의하여 표면 사진(배율 50000배)을 촬영하여, 마이크로 포어의 내부를 확인한바, 봉공된 마이크로 포어에 있어서는, 그 내부가 금속으로 완전하게 충전되어 있는 것을 알 수 있었다.
(6) 기판 제거 공정
이어서, 20질량% 염화 수은 수용액(승홍(昇汞))에 20℃, 3시간 침지시키는 것에 의하여 알루미늄 기판을 용해하여 제거함으로써, 금속 충전 미세 구조체를 제작했다.
(7) 트리밍 공정
이어서, 금속 충전 미세 구조체를 수산화 나트륨 수용액(농도: 5질량%, 액온도: 20℃)에 침지시키고, 하기 제1 표에 나타내는 돌출 부분의 높이가 되도록 침지 시간을 변경하여 알루미늄의 양극 산화막의 표면을 선택적으로 용해하여, 도통로인 구리의 원기둥을 돌출시킨 구조체를 제작했다.
이어서, 수세하고, 건조한 후에, 제작한 구조체를 전계 방출형 주사 전자 현미경(FE-SEM)으로 관찰하여, 도통로의 돌출 부분의 높이, 도통로의 돌출 부분의 직경, 애스펙트비(돌출 부분의 높이/돌출 부분의 직경)를 측정했다. 이들의 결과를 하기 제1 표에 나타낸다.
(8) 점착층 형성 공정
트리밍 공정 후의 구조체에, 이하에 나타내는 방법으로 점착층을 형성하여, 점착층의 종류를 변경한 이방 도전성 부재를 제작했다.
<폴리이미드 수지 A>
감마 뷰티로락톤을 용매로 한 폴리아마이드산 에스터 용액(다이메틸설폭사이드, 트라이알콕시아마이드카복시실레인, 옥심 유도체를 포함함)의 시판품으로서, LTC9320(후지필름 일렉트로닉 머티리얼즈 가부시키가이샤제)을 이용했다.
이 용액을 도통로가 돌출되어 있는 절연성 기재의 표면에 도포하고, 건조시켜 성막한 후에, 질소 치환한 반응로 중(산소 농도 10ppm 이하)에서 200℃ 3시간 이미드화 반응을 진행시킴으로써, 폴리이미드 수지층으로 이루어지는 점착층을 형성했다. 또한, 점착층의 두께는, 하기 제1 표에 나타내는 값이 되도록 용매(MEK)를 추가로 첨가함으로써 조정했다.
<폴리이미드 수지 B>
하기의 조성의 도포액을 조제 후, 구멍 직경 0.2μm의 폴리프로필렌제 필터로 여과했다.
이어서, 여과 후의 도포액을 도통로가 돌출되어 있는 절연성 기재의 표면에 도포하고, 건조시킨 후, 230℃ 1시간 동안 소성하여, 폴리이미드 수지층으로 이루어지는 점착층을 형성했다. 또한, 점착층의 두께는, 하기 제1 표에 나타내는 값이 되도록 하기 처방의 도포액에 용매(MEK)를 추가로 더 첨가함으로써 조정했다.
---------------------------------------------------------------
(도포액의 조성)
---------------------------------------------------------------
·하기 식으로 나타나는 폴리이미드 10.00질량%
·메틸에틸케톤(MEK) 90.00질량%
---------------------------------------------------------------
[화학식 1]
Figure pct00001
<에폭시 수지 C>
이하에 나타내는 성분을 이하에 나타내는 비율로 메틸에틸케톤에 용해시키고, 고형분 농도가 23.6~60.6중량%가 되는 수지층 도포액을 조제했다.
이 도포액을, 도통로가 돌출되어 있는 절연성 기재의 표면에 도포하여, 건조시킨 후, 추가로 130℃에서 2분간 베이크하여 점착층을 형성했다.
또한, 점착층의 두께는, 하기 제1 표에 나타내는 값이 되도록 하기 처방의 도포액에 용매(MEK)를 추가로 더 첨가함으로써 조정했다.
또, 도포 후의 건조는, 점착층의 표면 고화를 회피하기 위하여, 감압도 -400mm H2O의 감압하에서 온도를 50℃로 설정하여 행했다.
<도포액 조성>
·엘라스토머: 아크릴산 뷰틸아크릴로나이트릴을 주성분으로 하는 아크릴산 에스터계 폴리머(상품명: SG-28GM, 나가세 켐텍스 가부시키가이샤제) 5질량부
·에폭시 수지 1: jER(등록 상표)828(미쓰비시 가가쿠 가부시키가이샤제) 33질량부
·에폭시 수지 2: jER(등록 상표)1004(미쓰비시 가가쿠 가부시키가이샤제) 11질량부
·페놀 수지: 밀렉스 XLC-4L(미쓰이 가가쿠 가부시키가이샤제) 44질량부
·유기산: o-아니스산(오쏘아니스산, 도쿄 가세이 고교 가부시키가이샤제) 0.5질량부
·경화제: 이미다졸 촉매(2PHZ-PW, 시코쿠 가세이 고교 가부시키가이샤제) 0.5질량부
〔실시예 5〕
도통로의 돌출 부분의 높이와, 점착층의 두께를 하기 제1 표에 나타내는 값이 되도록 조정한 것 이외에는, 실시예 2와 동일한 방법에 의하여, 이방 도전성 부재를 제작했다.
〔비교예 1〕
도통로의 돌출 부분의 높이와, 점착층의 두께를 하기 제1 표에 나타내는 값이 되도록 조정하고, 도통로의 돌출부의 단부를 점착층으로 피복한 것 이외에는, 실시예 2와 동일한 방법에 의하여, 이방 도전성 부재를 제작했다.
〔비교예 2〕
트리밍 공정 후에 행하는 점착층 형성 공정 대신에, 특허문헌 1(일본 공개특허공보 2010-067589호)의 [0109] 단락에 기재된 방법으로, 라디칼 중합성 모노머 폴리머층을 두께 100μm로 형성하고, 도통로의 돌출부의 단부를 점착층으로 피복한 것 이외에는, 실시예 2와 동일한 방법에 의하여, 이방 도전성 부재를 제작했다.
〔비교예 3〕
점착층을 이용하지 않았던 것 이외에는, 실시예 3과 동일한 방법에 의하여, 이방 도전성 부재를 제작했다.
〔평가(그 제1예)〕
<도통 신뢰성>
Cu 패드를 갖는 TEG칩(데이지 체인 패턴)을 준비했다. 또한, 절연층은 SiN이며, 절연층과 Cu 패드면의 단차는 200nm였다. TEG칩은, 칩 사이즈가 평방 8mm이며, 칩 면적에 대한 전극 면적(구리 포스트)의 비율이 10% 또는 20%가 되는 2종류의 칩을 준비했다.
이어서, Cu를 Si 웨이퍼의 전체면에 100nm 성막한 Cu칩을 준비했다. 평탄도의 지표인 TTV(total thickness variation)는 50nm였다. Cu칩은, 칩 사이즈가 평방 3mm인 것을 이용했다.
이어서, TEG칩, 제작한 이방 도전성 부재 및 Cu칩을 이 순서로 적층하도록, 상온 접합 장치(WP-100, PMT사제)를 이용하여 하기 제1 표에 나타내는 접속 조건에서 접합한 샘플을 제작했다.
그 후, 샘플의 TEG칩에 저항 측정용의 신호선을 납땜하여, 납땜한 샘플을 125℃×24h로 건조하고, 또한 85℃×60%RH×168시간의 흡습 처리를 행했다. 이어서, 땜납 리플로 처리 공정(최대 온도 265℃)을 3회 거쳤다.
이상의 이력을 거친 샘플을 (-65℃/+150℃)의 조건의 온도 사이클 시험에 제공했다.
저항값은, 100사이클마다 측정하여, 1000사이클까지 측정했다. 그 결과, 저항값의 변화율(1000사이클에서의 저항값/100사이클에서의 저항값)이, 5% 미만인 것을 "AA"로 평가하고, 5% 이상 10% 미만인 것을 "A"로 평가하며, 10% 이상 20% 미만인 것을 "B"로 평가하고, 20% 이상 40% 미만인 것을 "C"로 평가하며, 40% 이상 변화된 것을 "D"로 평가했다. 결과를 하기 제2 표에 나타낸다. 또한, 도중에 리크가 발생한 경우에는 그 시점에서의 저항 변화를 바탕으로 평가했다.
<밀착성>
도통 신뢰성의 평가 샘플에 대하여, 만능형 본드 테스터(DAGE4000, 데이지사제)를 이용하여, TEG칩에 하중을 가하여 박리 강도를 측정했다.
그 결과, 박리 강도가 15N 이상인 것을 "A"로 평가하고, 10N 이상 15N 미만인 것을 "B"로 평가하며, 10N 미만인 것을 "C"로 평가했다. 결과를 하기 제2 표에 나타낸다.
〔평가(그 제2예)〕
실시예 3 및 실시예 4에서 제작한 이방 도전성 부재에 대해서는, 도통 신뢰성 및 밀착성의 평가 샘플로서, 이하의 조건에서 제작한 샘플에 대해서도 평가를 행했다. 결과를 하기 제2 표에 나타낸다.
<샘플 제작 조건>
TEG칩, 제작한 이방 도전성 부재 및 Cu칩을 이 순서로 적층하도록, 상온 접합 장치(WP-100, PMT사제)를 이용하여, 200℃, 8kg/cm2, 5분 유지의 조건에서 접합한 샘플을 제작했다.
〔평가(그 제3예)〕
실시예 4 및 비교예 1에서 제작한 이방 도전성 부재에 대해서는, 도통 신뢰성 및 밀착성의 평가 샘플로서, 이하의 조건에서 제작한 샘플에 대해서도 평가를 행했다. 결과를 하기 제2 표에 나타낸다.
<샘플 제작 조건>
TEG칩, 제작한 이방 도전성 부재 및 Cu칩을 이 순서로 적층하도록, 상온 접합 장치(WP-100, PMT사제)를 이용하여, 200℃, 100kg/cm2, 5분 유지의 조건에서 접합한 샘플을 제작했다.
〔평가(그 제4예)〕
실시예 3 및 실시예 4에서 제작한 이방 도전성 부재에 대해서는, 도통 신뢰성 및 밀착성의 평가 샘플로서, 이하의 조건에서 제작한 샘플에 대해서도 평가를 행했다. 결과를 하기 제2 표에 나타낸다.
<샘플 제작 조건>
TEG칩과 적층하기 전에, 제작한 이방 도전성 부재를 200℃의 폼산 분위기 중에 10min 정치(靜置)하여, 도통로의 돌출 부분의 단부(단부면)에 형성되어 있다고 생각되는 산화막을 제거한 것 이외에는, 평가(그 제1예)와 동일한 조건에서, 평가용 샘플을 제작했다.
〔평가(그 제5예)〕
실시예 1~4 및 비교예 1에서 제작한 이방 도전성 부재에 대해서는, 이하에 나타내는 TEG칩을 이용한 것 이외에는, 평가(그 제1예)와 동일한 조건에서 제작한 평가용 샘플을 이용하여, 도통 신뢰성 및 밀착성을 평가했다.
<TEG칩>
Cu 패드를 갖는 TEG칩(데이지 체인 패턴)을 준비했다. 또한, 절연층은 폴리이미드층(PIMEL(등록 상표)-BL, 아사히 가세이 이머티리얼즈 가부시키가이샤제)이며, 절연층과 Cu 패드면의 단차는 200nm였다.
[표 1]
Figure pct00002
[표 2]
Figure pct00003
[표 3]
Figure pct00004
[표 4]
Figure pct00005
제1 표 및 제2 표에 나타내는 결과로부터, 도통로의 돌출 부분의 단부를 점착층으로 피복한 비교예 1의 샘플은, 밀착성은 양호했지만, 도통 신뢰성이 낮은 것을 알 수 있었다.
또, 도통로의 돌출 부분의 단부를 라디칼 중합성 폴리머로 피복한 비교예 2의 샘플은, 밀착성 및 도통 신뢰성이 모두 뒤떨어지는 것을 알 수 있었다.
또, 점착층을 이용하지 않았던 비교예 3의 샘플은, 밀착성 및 도통 신뢰성이 모두 뒤떨어지는 것을 알 수 있었다.
이에 대하여, 도통로의 돌출 부분의 단부를 점착층의 표면으로부터 노출 내지 돌출시킨 실시예 1~5의 샘플은, 접합하는 기판의 절연층의 종류에 관계 없이, 모두 밀착성이 양호해지고, 도통 신뢰성도 우수한 것을 알 수 있었다.
특히, 실시예 1 및 2의 결과로부터, 절연성 기재로서 알루미늄의 양극 산화막을 사용한 쪽이, 배선 기판과의 밀착성이 양호해지는 것을 알 수 있었다.
또, 실시예 2~4의 결과로부터, 도통로의 돌출 부분 및 점착층의 두께가 두꺼운 쪽이, 도통 신뢰성이 보다 높아지는 것을 알 수 있었다.
또한, 각 실시예의 결과로부터, 점착층으로서 폴리이미드 수지를 이용하면, 도통 신뢰성이 보다 양호해지는 것을 알 수 있었다.
또한, 실시예 3의 결과로부터, 접속 조건을 제어함으로써, 단시간이어도 도통 신뢰성 및 밀착성을 만족시킬 수 있는 것을 알 수 있었다.
또한, 실시예 3 및 실시예 4의 결과로부터, 가압 시의 압력이 높으면, 도통 신뢰성이 보다 양호해지는 경향이 있는 것을 알 수 있고, 마찬가지로, 도통로의 돌출 부분의 단부(단부면)의 산화막을 제거하면, 도통 신뢰성이 보다 양호해지는 것을 알 수 있었다.
또한, 실시예 1~4와 실시예 5의 대비로부터, 도통로의 돌출 부분의 높이와 점착층의 두께의 차의 절댓값이 0nm~50nm이면, 접촉 저항이 작아져, 도통 신뢰성이 보다 향상되는 것을 알 수 있었다.
1 이방 도전성 부재
2 절연성 기재
3 도통로
3a, 3b 도통로의 돌출 부분
4 점착층
6 절연성 기재의 두께
7 도통로 간의 폭
8 도통로의 직경
9 도통로의 중심 간 거리(피치)
10 다층 배선 기판
11a, 11b 배선 기판
12a, 12b 전극
30 접합 챔버
31 가열 기구 부착 기판 홀더
32 대상 부재
33 이동 기구
34 플로 기구
35 처리 가스 도입 기구
36 처리 챔버
37 로드록 기구
38 챔버 도어
40 갭필제
42 절연층
44 MEMS 디바이스
46 밀봉 부분
48 방열용 의제 전극
71 권취 코어
72 이형 필름

Claims (9)

  1. 무기 재료로 이루어지는 절연성 기재와,
    상기 절연성 기재의 두께 방향으로 관통하여, 서로 절연된 상태에서 마련된, 도전성 부재로 이루어지는 복수의 도통로와,
    상기 절연성 기재의 표면에 마련된 점착층을 구비하고,
    상기 각 도통로가, 상기 절연성 기재의 표면으로부터 돌출된 돌출 부분을 갖고 있으며,
    상기 각 도통로의 상기 돌출 부분의 단부가, 상기 점착층의 표면으로부터 노출 또는 돌출되어 있는, 이방 도전성 부재.
  2. 청구항 1에 있어서,
    상기 각 도통로의 상기 돌출 부분의 애스펙트비가 0.01 이상 20 미만인, 이방 도전성 부재.
    여기에서, 상기 애스펙트비는, 상기 돌출 부분의 직경에 대한 높이의 비율을 말한다.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 각 도통로의 상기 돌출 부분의 높이가 50nm~1500nm인, 이방 도전성 부재.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 점착층의 두께가 50nm~1500nm인, 이방 도전성 부재.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 각 도통로의 상기 돌출 부분의 높이와 상기 점착층의 두께의 차의 절댓값이 0nm~50nm인, 이방 도전성 부재.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 점착층이, 열팽창 계수가 50×10-6K-1 미만인 고분자 재료를 함유하는 층인, 이방 도전성 부재.
  7. 청구항 6에 있어서,
    상기 고분자 재료가, 폴리이미드 수지 및 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1종의 수지 재료인, 이방 도전성 부재.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 이방 도전성 부재와, 상기 이방 도전성 부재의 상기 도전성 재료와 전극을 통하여 전기적으로 접속되는 배선 기판이 적층된 다층 배선 기판.
  9. 청구항 8에 있어서,
    반도체 패키지의 인터포저로서 이용하는 다층 배선 기판.
KR1020167033537A 2014-07-11 2015-07-09 이방 도전성 부재 및 다층 배선 기판 KR20160147990A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2014143542 2014-07-11
JPJP-P-2014-143542 2014-07-11
JPJP-P-2014-184292 2014-09-10
JP2014184292 2014-09-10
JPJP-P-2015-081954 2015-04-13
JP2015081954 2015-04-13
JP2015104430 2015-05-22
JPJP-P-2015-104430 2015-05-22
PCT/JP2015/069776 WO2016006660A1 (ja) 2014-07-11 2015-07-09 異方導電性部材および多層配線基板

Publications (1)

Publication Number Publication Date
KR20160147990A true KR20160147990A (ko) 2016-12-23

Family

ID=55064288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033537A KR20160147990A (ko) 2014-07-11 2015-07-09 이방 도전성 부재 및 다층 배선 기판

Country Status (6)

Country Link
US (1) US9899306B2 (ko)
JP (1) JPWO2016006660A1 (ko)
KR (1) KR20160147990A (ko)
CN (1) CN106489195A (ko)
TW (1) TW201611674A (ko)
WO (1) WO2016006660A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082329A (ko) 2017-01-10 2018-07-18 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6513281B2 (ja) 2016-02-29 2019-05-15 富士フイルム株式会社 異方導電性接合部材、半導体デバイス、半導体パッケージおよび半導体デバイスの製造方法
CN109155259B (zh) 2016-05-27 2023-02-28 富士胶片株式会社 电子元件、包含半导体元件的结构体及电子元件的制造方法
WO2019065118A1 (ja) * 2017-09-29 2019-04-04 富士フイルム株式会社 半導体デバイスの製造方法および接合部材
JP7365767B2 (ja) 2018-11-19 2023-10-20 信越ポリマー株式会社 異方導電性シートの製造方法
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
CN110148861A (zh) * 2019-05-20 2019-08-20 南华大学 环形离子推力器电连接器热防护装置
WO2021033467A1 (ja) * 2019-08-16 2021-02-25 富士フイルム株式会社 構造体の製造方法
WO2021100825A1 (ja) * 2019-11-22 2021-05-27 三井化学株式会社 シートコネクタ、シートセット、電気検査装置および電気検査方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067589A (ja) 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628121B2 (ja) * 1986-04-03 1994-04-13 富士ゼロックス株式会社 異方導電フイルム
JP3352705B2 (ja) * 1991-06-07 2002-12-03 日東電工株式会社 異方導電性接着フィルムを用いた実装構造
JP2002076056A (ja) * 2000-08-28 2002-03-15 Yuken Industry Co Ltd 異方性導電膜とその製造方法
JP2002151549A (ja) * 2000-11-09 2002-05-24 Nitto Denko Corp 異方導電性フィルム
JP2003123867A (ja) * 2001-10-12 2003-04-25 Fuji Kobunshi Kogyo Kk 接着型異方導電性エラスチックコネクタ
DE602004018720D1 (de) * 2003-09-09 2009-02-12 Nitto Denko Corp Anisotrop-leitender Film , Herstellungs- und Gebrauchsverfahren
JP2006278014A (ja) * 2005-03-28 2006-10-12 Three M Innovative Properties Co 異方導電性構造体
JP5145110B2 (ja) * 2007-12-10 2013-02-13 富士フイルム株式会社 異方導電性接合パッケージの製造方法
JP5824435B2 (ja) * 2012-09-27 2015-11-25 富士フイルム株式会社 異方導電性部材および多層配線基板
US9374898B2 (en) * 2013-04-24 2016-06-21 Apple Inc. Electrical and mechanical interconnection for electronic components

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067589A (ja) 2008-07-09 2010-03-25 Fujifilm Corp 微細構造体およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082329A (ko) 2017-01-10 2018-07-18 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치

Also Published As

Publication number Publication date
TW201611674A (zh) 2016-03-16
WO2016006660A1 (ja) 2016-01-14
JPWO2016006660A1 (ja) 2017-04-27
US20170125330A1 (en) 2017-05-04
US9899306B2 (en) 2018-02-20
CN106489195A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
KR20160147990A (ko) 이방 도전성 부재 및 다층 배선 기판
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
US10559548B2 (en) Anisotropic conductive bonding member, semiconductor device, semiconductor package and semiconductor device production method
JP2019147988A (ja) 金属膜、構造体、複合材料、金属膜の製造方法、構造体の製造方法、および複合材料の製造方法
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
US10249563B2 (en) Multilayer wiring substrate
KR102281480B1 (ko) 피처리 부재의 제조 방법 및 적층체
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
WO2018159186A1 (ja) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
WO2022163260A1 (ja) 構造体、異方導電性部材の製造方法、及び保護層形成用組成物
JP7369797B2 (ja) 金属充填微細構造体の製造方法
TW201915222A (zh) 金屬填充微細結構體的製造方法及絕緣性基材
KR20230012969A (ko) 구조체의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application