CN106489195A - 各向异性导电构件及多层配线基板 - Google Patents

各向异性导电构件及多层配线基板 Download PDF

Info

Publication number
CN106489195A
CN106489195A CN201580036786.5A CN201580036786A CN106489195A CN 106489195 A CN106489195 A CN 106489195A CN 201580036786 A CN201580036786 A CN 201580036786A CN 106489195 A CN106489195 A CN 106489195A
Authority
CN
China
Prior art keywords
anisotropic conductive
conductive component
ledge
conductive path
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580036786.5A
Other languages
English (en)
Inventor
堀田吉则
黒冈俊次
山下広祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN106489195A publication Critical patent/CN106489195A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明的课题在于提供一种可达成优异的导通可靠性的异向导电构件及使用其的多层配线基板。本发明的各向异性导电构件具备：包含无机材料的绝缘性基材；包含导电性构件的多个导电通路，以在绝缘性基材的厚度方向上贯通、相互绝缘的状态而设置；粘着层，设于绝缘性基材的表面；各导电通路包含自绝缘性基材的表面突出的突出部分，各导电通路的突出部分的端部自粘着层的表面露出或突出。

Description

各向异性导电构件及多层配线基板
技术领域
本发明涉及一种各向异性导电构件及多层配线基板。
背景技术
在绝缘性基材上所设的微细孔中填充金属而成的金属填充微细结构物(装置)在近年来的纳米技术中也是受到关注的领域之一，例如期待作为异向导电构件的用途。
所述各向异性导电构件插入至半导体元件等电子零件与电路基板之间，仅仅进行加压而获得电子零件与电路基板之间的电性连接，因此可作为半导体元件等电子零件等的电性连接构件或进行功能检查时的检查用连接器等而广泛使用。
特别是半导体元件等电子零件的小型化显著，在现有的如打线接合这样的直接连接配线基板的方式，或覆晶接合、热压(热压接)接合等中，无法充分保证连接的稳定性，因此作为电子连接构件而言，各向异性导电构件受到关注。
作为可在此种各向异性导电构件中使用的微细结构物，例如在专利文献1中记载了“一种微细结构物，其是包含具有密度为1×106/mm2～1×1010/mm2、且孔径为10nm～500nm的微孔贯通孔的绝缘性基材的微细结构物，其特征在于：在所述微孔贯通孔内部，以填充率为30％以上而填充金属，且在所述绝缘性基材的至少一个表面上设有包含聚合物的层。”([权利要求1])。
现有技术文献
专利文献
专利文献1：日本专利特开2010-067589号公报
发明内容
发明要解决的课题
本发明人对专利文献1中所记载的微细结构物进行了研究，结果可知在所述微细结构物中，导电通路的突出部分(凸块)成为被聚合物层覆盖的状态(参照专利文献1：[0038][图2]等)，因此由于聚合物层的材料或厚度、或者连接的电极的形状或间距等，覆盖导电通路的突出部分的聚合物层的存在变得妨碍导通，存在导通可靠性差的情况。
因此，本发明的课题在于提供可达成优异的导通可靠性的异向导电构件及使用其的多层配线基板。
解决问题的技术手段
本发明人为了达成所述目的而进行了锐意研究，结果发现通过在绝缘性基材的表面设置粘着层，且使在绝缘性基材的厚度方向上贯通而所设的多个导电通路的突出部分的端部自粘着层的表面露出或突出，可达成优异的导通可靠性，从而完成本发明。
也即，本发明人发现利用以下构成可解决所述课题。
[1]一种各向异性导电构件，其具备：
包含无机材料的绝缘性基材；
包含导电性构件的多个导电通路，以在绝缘性基材的厚度方向上贯通、相互绝缘的状态而设置；
粘着层，设于绝缘性基材的表面；
各导电通路包含自绝缘性基材的表面突出的突出部分，
各导电通路的突出部分的端部自粘着层的表面露出或突出。
[2]根据[1]所述的各向异性导电构件，其中，各导电通路的突出部分的纵横比为0.01以上、不足20；
此处，纵横比是指突出部分的高度相对于直径的比例。
[3]根据[1]或[2]所述的各向异性导电构件，其中，各导电通路的突出部分的高度是50nm～1500nm。
[4]根据[1]～[3]中任一项所述的各向异性导电构件，其中，粘着层的厚度是50nm～1500nm。
[5]根据[1]～[4]中任一项所述的各向异性导电构件，其中，各导电通路的突出部分的高度与粘着层的厚度的差的绝对值是0nm～50nm。
[6]根据[1]～[5]中任一项所述的各向异性导电构件，其中，粘着层是含有热膨胀系数不足50×10-6K-1的高分子材料的层。
[7]根据[6]所述的各向异性导电构件，其中，高分子材料是选自由聚酰亚胺树脂及环氧树脂所构成的群组的至少一种树脂材料。
[8]一种多层配线基板，其层叠有根据[1]～[7]中任一项各向异性导电构件、配线基板，所述配线基板经由电极而与各向异性导电构件的导电性材料电性连接。
[9]根据[8]所述的多层配线基板，其作为半导体封装的插入物而使用。
发明的效果
如以下所说明那样，根据本发明可提供可达成优异的导通可靠性的异向导电构件及使用其的多层配线基板。
附图说明
图1是表示构成导电通路的导电性构件的示差扫描量热测定(Differentialscanning calorimetry：DSC)的分析结果。
图2(A)～图2(E)分别是25℃、250℃、300℃、400℃及500℃的各温度下的各向异性导电构件的导电通路的突出部分的扫描式电子显微镜(Scanning Electron Microscope：SEM)的图像。
图3是在250℃下将电极与各向异性导电构件接合时的接合部的剖面的SEM图像。
图4表示导电通路的突出部分与电极的界面的铜材料的结晶衍射(X射线衍射)的分析结果。
图5是表示本发明的各向异性导电构件的适宜的实施方式的一例的示意图，图5(A)是前视图，图5(B)是自图5(A)的切割面线IB-IB所观看的剖面图。
图6(A)～图6(C)分别是表示本发明的各向异性导电构件的实施方式的例的示意性剖面图。
图7是说明本发明的各向异性导电构件的供给形态的一例的示意图。
图8是表示本发明的多层配线基板的适宜的实施方式的一例的示意性剖面图。
图9是表示本发明的多层配线基板的制造中所使用的接合装置的一例的示意性剖面图。
图10(A)～图10(C)分别是表示本发明的多层配线基板的制造中所使用的接合装置的一例的示意性剖面图。
图11是表示本发明的多层配线基板的制造中所使用的接合装置的一例的示意性剖面图。
图12(A)～图12(D)分别是表示本发明的多层配线基板的适宜的实施方式的一例的示意性剖面图。
具体实施方式
以下，关于本发明而加以详细说明。
以下所记载的构成要件的说明有时是基于本发明的代表性实施方式而成者，本发明并不限定于此种实施方式。
另外，在本说明书中，使用“～”而表示的数值范围表示包含“～”的前后所记载的数值作为下限值及上限值的范围。
[各向异性导电构件]
本发明的各向异性导电构件具备：包含无机材料的绝缘性基材；包含导电性构件的多个导电通路，以在绝缘性基材的厚度方向上贯通、相互绝缘的状态而设置；粘着层，设于绝缘性基材的表面。
而且，各导电通路包含自绝缘性基材的表面突出的突出部分，各导电通路的突出部分的端部自粘着层的表面露出或突出。
在本发明的各向异性导电构件中，如上所述那样具有如下的构成：在绝缘性基材的表面设置粘着层，使在绝缘性基材的厚度方向上贯通而所设的多个导电通路的突出部分的端部自粘着层的表面露出或突出，因此可达成优异的导通可靠性。
其原因并不详细地明确，但可大致如下所述地推测。
也即，认为其原因在于：在将半导体元件或配线基板中的电极与各向异性导电构件连接(接合)时，电极与各向异性导电构件中的导电通路接合，与所述接合的同时或连接后，使各向异性导电构件中的粘着层与配线基板的电极以外的部分接着，由此可并不阻碍电极与导电通路的连接地利用粘着层而填埋配线基板与各向异性导电构件的间隙。
而且，如后述的实施例及比较例所示，认为半导体元件或配线基板中的电极与各向异性导电构件的连接(接合)可在比现有更低温、低压及短时间内进行接合这一情况有助于优异的导通可靠性。
此处，关于可在低温、低压及短时间内进行接合的理由，并不详细地明确，但可大致如下所述地推测。
首先，认为在贯通绝缘性基材的厚度方向的导电通路(导电性构件)中，随着后述的导电通路形成步骤而存在内部应变。而且，认为所述应变所引起的能量成为驱动力，通过施加稍许的能量而诱发固相扩散。此现象也可根据如下而确认：如图1所示那样，根据构成导电通路的导电性构件的DSC的分析结果，在250℃显示出明确的放热峰(参照图1中的实线)。也即，根据DSC的测定原理，若为熔解现象则观察到吸热，若为再结晶等则观察到放热，因此认为各向异性导电构件的接合是伴随着固相扩散的现象、也即利用扩散诱起再结晶(Diffusion Induced Recrystallisation：DIR)的组织的再形成。另一方面，关于将构成导电通路的导电性构件加热、升温至500℃的材料，未发现放热峰的观测(参照图1中的虚线)，因此认为通过加热而解放内部应变所引起的能量，产生再结晶化。
关于所述再结晶化，如图2所示，根据25℃、250℃、300℃、400℃及500℃的各温度的SEM图像，可推断在各向异性导电构件的导电通路的突出部分中，由于接合时的加热(例如200℃以上的温度)而生成再结晶组织。而且，如图3所示，根据实际在250℃下将电极与各向异性导电构件接合时的接合部的剖面的SEM图像，难以判别导电通路的突出部分3a与电极12a的界面，可推断生成了再结晶组织。除此以外，如图4所示，通过结晶衍射对导电通路的突出部分3a与电极12a的界面的导电性构件(在图4中为铜)进行分析，结果观测到认为与结晶面一致对应的衍射线的双峰，可推断生成再结晶组织。
另外，在考虑金属的整体状态的固相扩散速度的情况下，虽认为难以产生再结晶化等伴随着形状变化的现象，但也存在金属表面的固相扩散速度比金属的内部大6位数左右的报告，可充分认为在导电通路的突出部分中也可产生形状变化。
其次，关于本发明的各向异性导电构件的构成，使用图5而加以说明。
图5中所示的各向异性导电构件1具备：绝缘性基材2、包含导电性构件的多个导电通路3、设于绝缘性基材2的表面2a及表面2b的粘着层4。
而且，导电通路3如图5(A)及图5(B)所示那样，在相互绝缘的状态下在厚度方向Z(Z1：图5(A)的自背面至正面的方向，Z2：图5(A)的自正面至背面的方向)贯通绝缘性基材2而设置。
另外，导电通路3如图5(B)所示那样包含自绝缘性基材2的表面2a及表面2b突出的突出部分3a及突出部分3b，自粘着层4的表面露出或突出而设置所述突出部分3a及突出部分3b的端部。
此处，所谓“相互绝缘的状态”是表示存在于绝缘性基材的内部(厚度方向)的各导电通路在绝缘性基材的内部中互相绝缘的状态，如后述的图6(C)所示那样，在自绝缘性基材的表面突出的突出部分中，多个突出部分也可接合。
而且，在图5(B)中表示在绝缘性基材2的表面2a及表面2b包含粘着层4的形态，在本发明中，只要在绝缘性基材的至少其中一个表面包含粘着层即可。
同样地，在图5(B)中表示导电通路3的两端包含突出部分(符号3a及符号3b)的形态，在本发明中，只要包含自绝缘性基材的至少包含粘着层之侧的表面突出的突出部分即可。
其次，关于本发明的各向异性导电构件的绝缘性基材、导电通路及粘着层，对材料、尺寸、形成方法等而加以说明。
〔绝缘性基材〕
构成本发明的各向异性导电构件的绝缘性基材包含无机材料，若为具有与构成现有公知的各向异性导电膜等的绝缘性基材同等程度的电阻率(1014Ω·cm左右)者，则并无特别限定。
另外，所谓“包含无机材料”是用以与构成后述的粘着层的高分子材料区别的规定，并非限定于仅仅由无机材料而构成的绝缘性基材的规定，而是以无机材料为主成分(50质量％以上)的规定。
所述绝缘性基材例如可列举玻璃基材、陶瓷基材(例如碳化硅、氮化硅等)、碳基材(例如类钻碳等)、聚酰亚胺基材、这些的复合材料等，而且也可为在具有贯通孔的有机原材料上，以包含50质量％以上的陶瓷材料或碳材料的无机材料形成膜的材料。
在本发明中，作为所述绝缘性基材，自容易形成具有所期望的平均开口直径的微孔作为贯通孔，形成后述的导电通路的理由考虑，优选的是阀金属的阳极氧化膜。
此处，所述阀金属具体而言例如可列举铝、钽、铌、钛、铪、锆、锌、钨、铋、锑等。
这些中，自尺寸稳定性良好、比较廉价考虑，优选的是铝的阳极氧化膜(基材)。
在本发明中，所述绝缘性基材的厚度(在图5(B)中以符号6所表示的部分)优选的是1μm～1000μm，更优选的是5μm～500μm，进一步更优选的是10μm～300μm。绝缘性基材的厚度若为所述范围，则绝缘性基材的操作性变良好。
而且，在本发明中，所述绝缘性基材中的所述导电通路间的宽度(在图5(B)中以符号7所表示的部分)优选的是10nm以上，更优选的是20nm～200nm。绝缘性基材中的导电通路间的宽度若为所述范围，则绝缘性基材可作为绝缘性的隔板而充分发挥功能。
〔导电通路〕
构成本发明的各向异性导电构件的多个导电通路是以在所述绝缘性基材的厚度方向上贯通、相互绝缘的状态而设的包含导电性材料的导电通路。
而且，所述导电通路包含自绝缘性基材的表面突出的突出部分，且各导电通路的突出部分的端部自后述的粘着层的表面露出或突出而设置。
<导电性材料>
构成所述导电通路的导电性材料若为电阻率为103Ω·cm以下的材料则并无特别限定，其具体例可适宜地例示金(Au)、银(Ag)、铜(Cu)、铝(A1)、镁(Mg)、镍(Ni)、掺杂有铟的锡氧化物(ITO)等。
其中，自导电性的观点考虑，优选的是铜、金、铝、镍，更优选的是铜、金。
<突出部分>
所述导电通路的突出部分是导电通路自绝缘性基材的表面突出的部分，而且突出部分的端部自粘着层的表面露出或突出。
其次，关于所述导电通路的突出部分的形状，使用图5及图6而加以说明。
此处，图5(B)中所示的形态是导电通路3的突出部分3a的端部自粘着层4的表面突出的形态，图6(A)～图6(C)中所示的形态均是导电通路3的突出部分3a的端部自粘着层4的表面露出的形态。另外，关于突出部分的端部露出的形态，并不限定于如图6所示那样导电通路3的突出部分的端部(端面)与粘着层4的表面构成同一平面的形态，也可为导电通路3的突出部分的端部(端面)位于较粘着层4的表面更接近绝缘性基材2之侧的形态，换而言之，也可为突出部分的端部(端面)处于较粘着层4的表面更凹陷的位置的形态。
而且，导电通路的突出部分可如图6(A)所示那样，为与绝缘性基材2的内部所存在的导电通路同样的(连续的)柱状形状，也可如图6(B)所示那样，为自绝缘性基材2的内部所存在的导电通路弯曲的柱状形状，另外，也可如图6(C)所示那样，为多个导电通路的突出部分3a接触的形态。另外，在图6(c)所示的形态中，为了担保作为导电通路的功能，不言而喻所有的导电通路的突出部分相接触的形态除外。
在本发明中，在利用压接等方法使各向异性导电构件与电极连接(接合)时，自可充分确保突出部分崩溃的情况下的面方向的绝缘性的理由考虑，所述导电通路的突出部分的纵横比(突出部分的高度/突出部分的直径)优选的是0.01以上且不足20，优选的是6～20。
而且，在本发明中，自追从成为连接对象的半导体元件或配线基板的表面形状的观点考虑，所述导电通路的突出部分的高度优选的是50nm～1500nm，更优选的是300nm～1050nm。
同样地，所述导电通路的突出部分的直径优选的是超过5nm、10μm以下，更优选的是40nm～1000nm。
<其他形状>
所述导电通路是柱状，其直径(在图5(B)中以符号8所表示的部分)与突出部分的直径同样地优选的是超过5nm、10μm以下，更优选的是40nm～1000nm。
而且，所述导电通路是在利用所述绝缘性基材而相互绝缘的状态下存在者，其密度优选的是2万个/mm2以上，更优选的是200万个/mm2以上，进一步更优选的是1000万个/mm2以上，特别优选的是5000万个/mm2以上，最优选的是1亿个/mm2以上。
另外，邻接的各导电通路的中心间距离(在图5中以符号9所表示的部分)优选的是20nm～500nm，更优选的是40nm～200nm，进一步更优选的是50nm～140nm。
〔粘着层〕
构成本发明的各向异性导电构件的粘着层是设于绝缘性基材的表面的层，是有助于配线基板的电极以外的部分彼此接着的层。
在本发明中，自可减轻连接后的收缩差等所造成的翘曲的理由考虑，所述粘着层优选的是含有热膨胀系数不足50×10-6K-1的高分子材料的层，更优选的是含有5×10-6K-1～30×10-6K-1的高分子材料的层。
如上所述，认为可减轻连接后的翘曲的理由是因为：由于与成为连接对象的半导体元件或配线基板的热膨胀率差变小，因此变得无需用以吸收位移差的膜厚，因此可使粘着层的厚度薄膜化，其结果可减轻粘着层自身的热膨胀率的影响。
此处，热膨胀系数是指基于JIS K 7197：1991的“塑料的利用热机械分析的线膨胀率试验方法”而测定的值，在并用两种以上高分子材料的情况下，是指这些材料的混合物的测定值。
<高分子材料>
所述高分子材料可以热膨胀系数成为不足50×10-6K-1的方式自公知的树脂材料等中适宜选择一种或两种以上，因此并无特别限定。
这些中，自可效率良好地填埋配线基板与各向异性导电构件的间隙，使与配线基板的密着性进一步变高的理由考虑，优选的是使用聚酰亚胺树脂(热膨胀系数：30×10-6K-1～50×10-6K-1)及/或环氧树脂(热膨胀系数：45×10-6K-1～65×10-6K-1)。
<形状>
在本发明中，自追从成为连接对象的半导体元件或配线基板的表面形状的观点考虑，所述粘着层的厚度优选的是50nm～1500nm，更优选的是250nm～1000nm。
而且，在本发明中，如上所述地具有使导电通路的突出部分的端部自粘着层的表面露出或突出的构成，但自可使各向异性导电构件与电极的连接电阻进一步变小的理由考虑，所述导电通路的突出部分的高度与所述粘着层的厚度的差的绝对值优选的是0nm～50nm。另外，导电通路的突出部分的高度与粘着层的厚度的差的绝对值为0nm的状态是导电通路的突出部分的端部在与粘着层的表面同一平面露出的状态。
如上所述，认为可使连接电阻变小的理由在于：通过使厚度的差的绝对值处于所述范围，即使在产生粘着层变形的状态下，也变得难以阻碍电极与导电通路的连接等。
〔脱模膜〕
本发明的各向异性导电构件，自如图7所示那样以卷绕为规定直径及规定宽度的卷芯71的形状而供给的观点考虑，优选的是在各向异性导电构件的单侧的表面设置脱模膜(在图7中以符号72所表示的部分)。
此处，脱模膜例如可列举聚酯系、聚丙烯系、聚乙烯系、聚四氟乙烯系的浇铸膜；在延伸膜上涂布硅酮树脂进行脱模处理而成者；脱模纸等。
具备所述绝缘性基材、导电通路及粘着层的本发明的各向异性导电构件的作为移送导电性构件的厚度、也即所述绝缘基材的厚度与所述导电通路的突出部分的高度及所述粘着层的厚度中较大的值的合计值(在包含所述脱模膜的情况下，包括脱模膜的厚度)优选的是50μm以下，更优选的是10μm～50μm。
[各向异性导电构件的制造方法]
本发明的各向异性导电构件的制造方法(以下也形式上称为“本发明的制造方法”)并无特别限定，例如可列举包含如下步骤的制造方法等：导电通路形成步骤，使所述导电性材料存在于所述绝缘性基材上所设的贯通孔而形成所述导电通路；修整步骤，在导电通路形成步骤之后仅仅将所述绝缘性基材的表面的一部分除去，使所述导电通路突出；粘着层形成步骤，在修整步骤之后仅仅在所述绝缘性基材的表面形成粘着层。
〔绝缘性基材的制作〕
所述绝缘性基材例如可直接使用具有贯通孔的玻璃基板(Through Glass Via：TGV)，但自将所述导电通路的开口直径或突出部分的纵横比设定为所述范围的观点考虑，优选的是对阀金属实施阳极氧化处理的方法。
作为所述阳极氧化处理，例如在所述绝缘性基材为铝的阳极氧化皮膜的情况下，可通过顺次实施对铝基板进行阳极氧化的阳极氧化处理，及在所述阳极氧化处理之后，对由于所述阳极氧化而产生的微孔的孔进行贯通化的贯通化处理而制作。
在本发明中，关于所述绝缘性基材的制作中所使用的铝基板以及对铝基板所实施的各处理步骤，可采用与日本专利特开2008-270158号公报的段落[0041]～段落[0121]中所记载的相同者。
〔导电通路形成步骤〕
所述导电通路形成步骤是使所述导电性材料存在于所述绝缘性基材上所设的所述贯通孔的步骤。
此处，使金属存在于所述贯通孔的方法例如可列举与日本专利特开2008-270158号公报的段落[0123]～段落[0126]及[图4]中所记载的各方法(电解镀敷法或无电镀法)相同的方法。
而且，在电解镀敷法或无电镀法中，优选的是预先设置金、镍、铜等的电极层。所述电极层的形成方法例如可列举溅镀等气相处理；无电镀等液层处理；组合有这些处理的处理等。
通过所述金属填充步骤可获得形成导电通路的突出部分之前的各向异性导电构件。
另一方面，所述导电通路形成步骤也可为包含如下步骤的方法而代替日本专利特开2008-270158号公报中所记载的方法，所述步骤例如包含：阳极氧化处理步骤，对铝基板的单侧的表面(以下也称为“单面”)实施阳极氧化处理，在铝基板的单面形成包含存在于厚度方向的微孔与存在于微孔的底部的障壁层的阳极氧化膜；障壁层除去步骤，在阳极氧化处理步骤之后将阳极氧化膜的障壁层除去；金属填充步骤，在障壁层除去步骤之后实施电解镀敷处理而在微孔的内部填充金属；基板除去步骤，在金属填充步骤之后将铝基板除去，获得金属填充微细结构物。
<阳极氧化处理步骤>
所述阳极氧化步骤是通过对所述铝基板的单面实施阳极氧化处理，而在所述铝基板的单面形成包含存在于厚度方向的微孔与存在于微孔的底部的障壁层的阳极氧化膜的步骤。
本发明的制造方法中的阳极氧化处理可使用现有公知的方法，自提高微孔排列的有序性、担保各向异性导电的观点考虑，优选的是使用自我有序化(Self-Ordering)法或恒定电压处理。
此处，关于阳极氧化处理的自我有序化法或恒定电压处理，可实施与日本专利特开2008-270158号公报的段落[0056]～段落[0108]及[图3]中所记载的各处理同样的处理。
<障壁层除去步骤>
所述障壁层除去步骤是在所述阳极氧化处理步骤之后，将所述阳极氧化膜的障壁层除去的步骤。通过除去障壁层，变得经由微孔而使铝基板的一部分露出。
除去障壁层的方法并无特别限定，例如可列举：以比所述阳极氧化处理步骤的所述阳极氧化处理的电位更低的电位使障壁层进行电化学溶解的方法(以下也称为“电解除去处理”)；通过蚀刻将障壁层除去的方法(以下也称为“蚀刻除去处理”)；组合有这些方法的方法(特别是在实施电解除去处理之后，利用蚀刻除去处理将残存的障壁层除去的方法)等。
<电解除去处理>
所述电解除去处理若为以比所述阳极氧化处理步骤的所述阳极氧化处理的电位(电解电位)更低的电位而实施的电解处理，则并无特别限定。
在本发明中，所述电解溶解处理例如可通过在所述阳极氧化处理步骤结束时使电解电位降低，而与所述阳极氧化处理连续地实施。
关于电解电位以外的条件，所述电解除去处理可采用与所述现有公知的阳极氧化处理同样的电解液及处理条件。
特别是如上所述那样连续实施所述电解除去处理与所述阳极氧化处理的情况下，优选的是使用同样的电解液而进行处理。
(电解电位)
所述电解除去处理的电解电位优选的是连续性或阶段性(阶梯状)地下降为比所述阳极氧化处理中的电解电位更低的电位。
此处，作为使电解电位阶段性下降时的降低幅度(阶梯宽度)，自障壁层的耐电压的观点考虑，优选的是10V以下，更优选的是5V以下，进一步更优选的是2V以下。
而且，自生产性等观点考虑，使电解电位连续性或阶段性下降时的电压下降速度均优选的是1V/sec以下，更优选的是0.5V/sec以下，进一步更优选的是0.2V/sec以下。
<蚀刻除去处理>
所述蚀刻除去处理并无特别限定，可为使用酸水溶液或碱性水溶液而进行溶解的化学性蚀刻处理，也可为干式蚀刻处理。
(化学蚀刻处理)
利用化学蚀刻处理除去障壁层例如可利用如下方法而选择性地仅仅溶解障壁层：使所述阳极氧化处理步骤后的结构物浸渍于酸水溶液或碱性水溶液中，在微孔的内部填充酸水溶液或碱性水溶液之后，使pH缓冲液与阳极氧化膜的微孔的开口部侧的表面接触的方法等。
此处，在使用酸水溶液的情况下，优选的是使用硫酸、磷酸、硝酸、盐酸等无机酸或这些的混合物的水溶液。而且，酸水溶液的浓度优选的是1质量％～10质量％。酸水溶液的温度优选的是15℃～80℃，更优选的是20℃～60℃，更优选的是30℃～50℃。
另一方面，在使用碱性水溶液的情况下，优选的是使用选自由氢氧化钠、氢氧化钾及氢氧化锂所构成的群组的至少一种碱的水溶液。而且，碱性水溶液的浓度优选的是0.1质量％～5质量％。碱性水溶液的温度优选的是10℃～60℃，更优选的是15℃～45℃，更优选的是20℃～35℃。另外，在碱性水溶液中也可含有锌或其他金属。
具体而言，例如可适宜使用50g/L、40℃的磷酸水溶液，0.5g/L、30℃的氢氧化钠水溶液，0.5g/L、30℃的氢氧化钾水溶液等。
另外，pH缓冲液可适宜使用与所述酸水溶液或碱性水溶液对应的缓冲液。
而且，在酸水溶液或碱性水溶液中的浸渍时间优选的是8分钟～120分钟，更优选的是10分钟～90分钟，进一步更优选的是15分钟～60分钟。
(干式蚀刻处理)
干式蚀刻处理例如优选的是使用Cl2/Ar混合气体等气体种类。
<金属填充步骤>
所述金属填充步骤是在所述障壁层除去步骤之后，实施电解镀敷处理而将金属填充至阳极氧化膜的微孔的内部的步骤，例如可列举与日本专利特开2008-270158号公报的段落[0123]～段落[0126]及[图4]中所记载的各方法同样的方法(电解镀敷法或无电镀法)。
另外，在电解镀敷法或无电镀法中，可将在所述障壁层除去步骤之后经由微孔而露出的铝基板作为电极而利用。
<基板除去步骤>
所述基板除去步骤是在所述金属填充步骤之后将铝基板除去，获得金属填充微细结构物的步骤。
作为除去铝基板的方法，例如可列举使用处理液，并不溶解在所述金属填充步骤中填充至微孔的内部的金属及作为绝缘性基材的阳极氧化膜，而仅仅溶解铝基板的方法等。
所述处理液例如可列举氯化汞、溴/甲醇混合物、溴/乙醇混合物、王水、盐酸/氯化铜混合物等的水溶液等，其中优选的是盐酸/氯化铜混合物。
而且，所述处理液的浓度优选的是0.01mol/L～10mol/L，更优选的是0.05mol/L～5mol/L。
而且，处理温度优选的是-10℃～80℃，优选的是0℃～60℃。
〔修整步骤〕
所述修整步骤是仅仅除去所述导电通路形成步骤后的各向异性导电构件表面的绝缘性基材的一部分，使导电通路突出的步骤。
此处，修整处理若为并不溶解构成导电通路的金属的条件，则并无特别限定，例如在使用酸水溶液的情况下，优选的是使用硫酸、磷酸、硝酸、盐酸等无机酸或这些的混合物的水溶液。其中，不含铬酸的水溶液在安全性优异的方面优选。酸水溶液的浓度优选的是1质量％～10质量％。酸水溶液的温度优选的是25℃～60℃。
另一方面，在使用碱性水溶液的情况下，优选的是使用选自由氢氧化钠、氢氧化钾及氢氧化锂所构成的群组的至少一种碱的水溶液。碱性水溶液的浓度优选的是0.1质量％～5质量％。碱性水溶液的温度优选的是20℃～50℃。
具体而言，例如可适宜使用50g/L、40℃的磷酸水溶液，0.5g/L、30℃的氢氧化钠水溶液或0.5g/L、30℃的氢氧化钾水溶液。
在酸水溶液或碱性水溶液中的浸渍时间优选的是8分钟～120分钟，更优选的是10分钟～90分钟，进一步更优选的是15分钟～60分钟。此处，浸渍时间在反复进行短时间的浸渍处理(修整处理)的情况下，是指各浸渍时间的合计。另外，在各浸渍处理之间也可实施清洗处理。
在本发明的制造方法中，在修整步骤中严密地控制导电通路的突出部分的高度的情况下，优选的是在所述导电通路形成步骤之后将绝缘性基材与导电通路的端部加工成为同一平面状之后，将绝缘性基材选择性除去(修整)。
此处，加工为同一平面状的方法例如可列举物理性研磨(例如游离研磨粒研磨、背面研磨、平刨等)、电化学研磨、组合有这些的研磨等。
而且，在本发明的制造方法中，在所述导电通路形成步骤或修整步骤之后，可以减轻随着金属的填充而产生的导电通路内的应变为目的而实施加热处理。
作为加热处理，自抑制金属氧化的观点考虑，优选的是在还原性环境下实施，具体而言，优选的是在氧浓度为20Pa以下进行，更优选的是在真空下进行。此处，所谓真空是指气体密度或气压比大气更低的空间的状态。
而且，优选的是以矫正为目的而一面对材料进行加压一面进行加热处理。
〔粘着层形成步骤〕
所述粘着层形成步骤是在所述修整步骤之后，仅仅在所述绝缘性基材的表面形成粘着层的步骤。
此处，形成粘着层的方法例如可列举将含有具有所述热膨胀系数的高分子材料与溶媒(例如甲基乙基酮等)等的树脂组合物涂布于所述绝缘性基材的表面，使其干燥，视需要进行煅烧的方法等。
所述树脂组合物的涂布方法并无特别限定，例如可使用凹版印刷涂布法、反涂法、模涂法、刮刀涂布机、辊涂机、气刀涂布机、丝网涂布机、棒式涂布机、帘幕式涂布机等现有公知的涂布方法。
而且，涂布后的干燥方法并无特别限定，例如可列举在30℃～80℃的温度下进行几秒～几十分钟加热的处理，或在减压下、50℃～200℃的温度下进行加热的处理等。
而且，干燥后的煅烧方法因所使用的高分子材料而异，故并无特别限定，在使用聚酰亚胺树脂的情况下，例如可列举在160℃～240℃的温度下进行2分钟～1小时加热的处理等；在使用环氧树脂的情况下，例如可列举在30℃～80℃的温度下进行2分钟～60分钟加热的处理等。
在本发明的制造方法中，所述各步骤可单片式地进行各步骤，也可将铝线圈作为原坯而利用腹板(web)进行连续处理。
而且，在进行连续处理的情况下，优选的是在各步骤之间设置适宜的清洗步骤、干燥步骤。
[多层配线基板]
以下，关于本发明的多层配线基板而加以详细说明。
本发明的多层配线基板是层叠有所述本发明的各向异性导电构件、经由电极而与存在于各向异性导电构件的贯通孔的导电性材料(导电通路)电性连接的配线基板的多层配线基板。
其次，关于本发明的多层配线基板的结构，使用图8而加以说明。
图8中所示的多层配线基板10由于导电通路3与配线基板11a及配线基板11b中的电极12a及电极12b接合，且绝缘性基材2的表面所设的粘着层4与配线基板11a及配线基板11b中的电极12a及电极12b以外的部分接触，因此与配线基板的密着力高，可达成优异的导通可靠性。另外，图8中所示的各向异性导电构件与图6(A)同样为导电通路的突出部分的端部(端面)与粘着层的表面形成同一面的形态，但也可为如图5(B)所示那样，导电通路的突出部分的端部(端面)自粘着层的表面突出的形态，通过对配线基板彼此进行加热压接，利用由于热而膨胀的高分子材料，使绝缘性基材2的表面所设的粘着层4与配线基板11a及配线基板11b中的电极12a及电极12b以外的部分接触。
在本发明中，在将所述本发明的各向异性导电构件与配线基板接合或连接(以下也简略称为“接合等”)时，可视需要而实施将可在各向异性导电构件的导电通路的突出部分的端部(端面)所形成的氧化膜或有机污染等除去的除去处理，或对各向异性导电构件的导电通路的突出部分的端部(端面)或粘着层的表面进行活化的活化处理。
〔除去处理〕
作为将氧化膜除去的方法，例如可列举利用甲酸气体的还原作用而除去的甲酸处理，或浸渍于如硫酸这样的酸性液体中而溶解表面的氧化层的溶解处理等化学性处理。
而且，也可列举在高真空中对氧化膜的表面照射离子束或中性原子束的离子束处理，或在等离子体环境中封入基板且施加偏压的等离子体处理，实施反应性离子蚀刻(Reactive Ion Etching：RIE)等而将氧化膜物理性除去的方法。另外，使用惰性的氩元素等而作为离子源、等离子体源。
而且，作为将有机污染除去的方法，在氧气的存在下照射真空紫外光的处理(Vacuum ultraviolet irradiation treatment in the presence of oxygen gas(VUV/O3))也有效。通过照射波长为175nm以下的真空紫外光而形成以氧及臭氧为起始物质的氧自由基，所述氧自由基使有机物质分解、挥发，由此可实现表面污染的降低。另外，根据对象基板材料，也可使用氮气。
〔活化处理〕
活化处理例如可列举与所述除去处理同样地使用物理性的能量，将氧化膜或有机污染等除去，使粘着层的表面的结合状态变化，由此使活性表面露出的方法。
而且，活化处理也可以形成具有接合等功能的薄膜表面(接合层)为目的而采用暴露水蒸气的方法。由于吸附于表面的水分子所引起的官能基(例如羟基)有助于缩合，因此可实现金属、氧化物、有机物的相互结合。另外，利用此种方法而形成的接合层的厚度薄至十几纳米，对电气特性所造成的影响极少。
另外，作为活化处理，在构成导电通路的突出部分的端部(端面)的金属(例如铜)的极表层部分形成氧吸附层的方法也有用。通过使本发明的各向异性导电构件暴露于进行了湿度控制的环境下，在导电通路的突出部分的端面形成非常薄的氧吸附层之后，进行接合等。另外，氧吸附层非常薄，而且铜原子容易扩散，因此在接合完成时，在电性上基本上显示金属铜的性质。
另外，在突出部分的端部的表面也可形成催化剂成分或还原材料的层。催化剂成分可使用公知的金属催化剂，例如可使用Pt(铂)、Pd(钯)等。而且，还原材料例如可使用包含羟基的化合物，优选的是使用羟基为3个以上的化合物，具体而言可适宜使用三羟甲基丙烷等多元醇等。
在内置于接合装置或连接装置(以下略称为“接合等装置”)的情况下，可在接合等装置的腔室内连续地进行所述各处理。
而且，在并不内置于接合等装置的情况下，在腔室外实施处理后，将处理后的各向异性导电构件与配线基板快速地开始连接，由此可获得同样的效果。
作为此种接合等装置，将基于各种原理的装置实用化，大致区分而言，存在将硅晶片彼此永久性接合的永久接合装置与暂时性接合的暂时接合装置，若满足加压能力、加热温度、连接环境，则可使用任意装置。
而且，此种接合等装置例如可列举图9～图11中所示的形态。此处，图9中所示的形态(符号30：接合腔室，符号31：带有加热机构的基板固定器，符号32：对象构件，符号33：移动机构，符号34：流动机构，符号35：处理气体导入机构)是可在接合腔室30内部实施除去处理或活化处理的类型。图10中所示的形态是与接合腔室30分开准备处理腔室36的形态，两腔室间利用负载锁定机构37而连接。图11所示的形态(符号38：腔室门)是表示在处理腔室36中进行处理后，移至接合腔室30的形态。
这些形态在任意形态中均是在使成为接合等的对象的构件(对象构件)与本发明的各向异性导电构件隔开间隔的状态下进行，可在所述状态下实施所述除去处理或活化处理。
具体而言，可以如图9所示那样，在预先实施除去处理或活化处理、隔开间隔而配置的对象构件32的中间部导入本发明的各向异性导电构件而进行接合。同样也可如图10(A)所示那样，将在处理腔室36中实施了除去处理或活化处理、隔开间隔而配置的对象构件32移动至接合腔室30，其后在隔开间隔而配置的对象构件的中间部导入本发明的各向异性导电构件而进行接合。另外，在图9及图10(A)所示的形态中，对象构件32的其中一个也可为本发明的各向异性导电构件。
而且，在与多个对象构件总括进行接合等的情况下，可在隔开间隔而配置的对象构件的中间部分配置有本发明的各向异性导电构件的状态下，实施所述除去处理或活化处理，直接进行接合等。具体而言，如图10(B)所示那样，可在处理腔室36内，在隔开间隔而配置的对象构件32的中间部分配置本发明的各向异性导电构件1的状态下实施除去处理或活化处理后，移动至接合腔室30而进行接合等。
而且，也可在其他的室内仅仅准备本发明的各向异性导电构件，预先实施除去处理或活化处理，导入至隔开间隔而配置的对象构件的中间部而进行接合。另外，此时也可不对各向异性导电构件实施除去处理或活化处理，预先在其他室内进行处理。而且，其他室与接合腔室也可连接，也可在其他室内进行处理后迅速地将各向异性导电构件导入至接合腔室。具体而言，例如也可如图10(C)所示那样，在处理腔室36中，仅仅对本发明的各向异性导电构件1实施除去处理或活化处理，在不同的处理腔室36中，对隔开间隔而配置的对象构件32实施除去处理或活化处理，将这些移动至接合腔室30，在隔开间隔的对象构件的中间部导入本发明的各向异性导电构件而进行接合。另外，在无需对对象构件实施的除去处理或活化处理的情况下，在图10(C)中无需右侧的处理腔室36。而且，在仅仅对对象构件实施除去处理或活化处理，并不对本发明的各向异性导电构件实施除去处理或活化处理的情况下，在图10(C)中，左侧的处理腔室36成为仅仅具有如负载锁定这样的功能的机构。
实施除去处理或活化处理的处理腔室内的环境可为静态，也可进行气体等的流动。特别是本发明的各向异性导电构件的表面为微细的形状，且表面积大，因此处于流动状态者可提高处理的均一性。流动的方向可相对于表面而言平行，也可为喷出的方向。
而且，在使用离子束等的情况下，难以在对象构件的中间配置本发明的各向异性导电构件而进行处理，因此理想的是另行进行处理而配置于中间的方法。
代表性的接合等装置例如由三菱重工业、步工业、武藏野工业、SUSS、邦悦科技(Bond-Tech)、TEL、东丽工程、EVG、PMT等所市售。
成为对象构件的配线基板当然可使用硅晶片上所形成的重新布线层，也可应用于具有金属柱(铜、金)、金属凸块等的各种基板中。将这些的例子表示于图12中。
如图12(A)所示，使用各向异性导电构件1将具有电极12(例如微凸块)的配线基板11(例如Ic装置)彼此接合，也可在其间隙中如现有那样注入间隙填充剂40。
而且，如图12(B)所示，也可应用于电极12与绝缘层42(例如钝化层)形成于同一平面的基板中。此处，绝缘层可为SiO/SiN等无机材料，也可为聚酰亚胺树脂或环氧树脂、硅酮树脂等有机系材料。而且，使用感光性树脂，在形成有图案的开口部形成金属电极，形成有通常的电极柱的芯片的柱间，通过涂布或层压而填充树脂材料，将仅仅电极上部的树脂除去，由此可制作如上所述的电极与绝缘层形成于同一平面的结构。另外，绝缘层的有机系材料(特别是树脂材料)除了所述聚酰亚胺树脂等以外，也可层压如非导电性膜(NonConductive Film，NFC)这样的膜型者。而且，金属上部的树脂层除去当然可使用研磨的方法，也可利用被称为平刨的装置进行物理性磨削，抑或可利用离子束等而除去。
而且，如图12(C)所示，可使用与电极12分开，而在基板周围具有与电极相同的高度的密封部分46(例如金属垫)的基板。使用此种基板，变得可用于微机电系统(MicroElectro Mechanical Systems，MEMS)装置44的密封等中。
而且，如图12(D)所示，若使用除了信号沿箭头方向流动的电极12以外，具有与电极相同高度的散热用虚设电极48者，则可形成散热性高的装置。
在本发明中，所述本发明的各向异性导电构件与配线基板的连接并无特别限定，可适宜采用现有公知的方法。例如可通过利用晶片接合器或倒装芯片接合器的加热压接而连接。
利用加热压接的连接时的环境可以是真空下、氮气环境下、大气下的任意者，优选的是腔室内的氧浓度为10ppm以下的条件。
而且，加热压接时的加热温度优选的是200℃以上，更优选的是250℃以上，进一步理想的是300℃以上。
而且，加热压接时的加热压力优选的是1MPa以上，且优选的是20MPa以下，更优选的是10MPa以下，进一步更优选的是5MPa以下。
而且，加热压接的时间优选的是短时间，在伴随着环境控制的情况下，理想的是30分钟以下。在使用倒装芯片接合器等的情况下，优选的是1分钟以下，特别优选的是10秒以下。
而且，利用倒装芯片接合器而固定各向异性导电构件后，在加热环境下进行保持，由此也可实现连接强度的提高及稳定化。
而且，也可有效利用各向异性导电构件的绝缘性基材的表面所设的粘着层，暂时固定于晶片上之后，利用晶片接合器进行加热压接。
若使用此种方法，则可通过仅仅将良品配置于晶片上的良品部分而实现收率的降低。
此种本发明的多层配线基板可作为半导体封装的插入物而适宜使用。
[实施例]
以下表示实施例而对本发明加以具体的说明。但本发明并不限定于这些实施例。
〔实施例1〕
在市售的感光性玻璃基板(商品名：豪雅(HOYA)股份有限公司制造的PEG3：5英寸见方、板厚为0.65mm)上密着光掩模而照射紫外线。另外，照射条件是波长为320nm、曝光量为550mJ/cm2。而且，掩模图案使用以300μm的间距在纵横方向上排列合计90000个直径为1μm的圆形图案的掩模图案。
在照射紫外线后，在加热炉内、550℃下实施1小时的热处理。
其后，使用包含#1000的Al2O3的研磨粒，利用双面平面磨削盘(Surface grindingmachines)而对感光性玻璃基板的表面及背面进行磨削，进一步使用氧化铈研磨粒，且使用双面研磨机而进行精加工研磨。精加工研磨后的感光性玻璃基板的板厚为0.3mm，表面及背面合并的切削裕度为0.35mm。
其次，以膜厚成为2μm的方式涂布后述的感光性的聚酰亚胺树脂或环氧树脂组合物，使用与所述相同的掩模图案而以圆形图案的位置与所述重合的方式进行曝光显影。
其后，利用在7vol％的氢氟酸水溶液中加入硫酸而成的混酸(硫酸浓度：20wt％)蚀刻液来将感光性玻璃曝光部分溶解除去。
其次，在玻璃基板的其中一个表面上密着铜电极，将所述铜电极作为阴极，将铂作为正极而进行电解镀敷。
在将硫酸铜/硫酸/盐酸＝200/50/15(g/L)的混合溶液保持为25℃的状态下而作为电解液使用，通过实施恒定电压脉冲电解而制造在贯通孔中填充有铜的结构物(各向异性导电构件前体)。
此处，恒定电压脉冲电解是使用山本镀金试验器股份有限公司公司制造的镀敷装置，且使用北斗电工股份有限公司制造的电源(HZ-3000)，在镀敷液中进行循环伏安法而确认析出电位后，将密着于玻璃上的铜电极的电位设定为-2V而进行。而且，恒定电压脉冲电解的脉冲波形为矩形波。具体而言，以电解的总处理时间成为300秒的方式，在各电解处理之间设置40秒的休止时间而实施5次的每1次电解时间为60秒的电解处理。
若利用电场发射形扫描电子显微镜(Field Emission-Scanning ElectronMicroscope，FE-SEM)观察填充铜之后的表面，则成为自粘着层的表面的表面溢出一部分的形态。
其后，利用与所述同样的方法而对表面进行研磨后，关于聚酰亚胺树脂，在250℃下进行热处理而使其热硬化，关于环氧树脂，加热至80℃，使其干燥而形成粘着层，从而制作各向异性导电构件。另外，通过研磨或者热硬化或加热，将粘着层选择除去或产生收缩，如下述表一所示那样，成为粘着层的厚度比铜的导电通路更低的状态。
(聚酰亚胺树脂)
聚酰亚胺树脂可使用感光性聚酰亚胺树脂(碱性显影正型感光性聚酰亚胺：PIMELAM-200系列、旭化成电子材料股份有限公司制造)。
(环氧树脂组合物)
使10份作为低环氧当量环氧树脂的环氧当量为250g/当量的双酚A型环氧树脂、90份作为高环氧当量环氧树脂的环氧当量为8690g/当量的双酚F型苯氧树脂、9份作为光酸产生剂的4，4-双[二(β-羟基乙氧基)苯基亚磺酰基]苯基硫醚-双(六氟锑酸盐)溶解于二噁烷中，制备固体成分浓度为50％的感光性环氧树脂接着剂组合物。
利用电场发射形扫描电子显微镜(FE-SEM)观察所制作的各向异性导电构件。
其结果，如下述表一所示那样，确认到导电通路的突出部分的高度为1050nm，导电通路的突出部分的直径为1000nm，纵横比(突出部分的高度/突出部分的直径)为1.05，粘着层的厚度为1000nm。
〔实施例2～实施例4〕
(1)铝基板的制作
使用含有0.06质量％的Si、0.30质量％的Fe、0.005质量％的Cu、0.001质量％的Mn、0.001质量％的Mg、0.001质量％的Zn、0.03质量％的Ti，剩余部分为Al与不可避免的杂质的铝合金而制备熔融金属，进行熔融金属处理及过滤，且利用DC铸造法而制造厚度为500mm、宽度为1200mm的铸块。
其次，利用面削机以平均10mm的厚度削取表面后，在550℃下进行约5小时的均热保持，将温度降低为400℃，使用热轧机而制成厚度为2.7mm的压延板。
进一步使用连续退火机在500℃下进行热处理后，通过冷轧而精加工为厚度1.0mm，获得JIS 1050材的铝基板。
使所述铝基板成为宽1030mm后，实施以下所示的各处理。
(2)电解研磨处理
对于所述铝基板，使用以下组成的电解研磨液，在电压为25V、液体温度为65℃、液体流速为3.0m/min的条件下实施电解研磨处理。
阴极为碳电极，电源使用GP0110-30R(高砂制作所股份有限公司公司制造)。而且，电解液的流速使用涡式流动监视器FLM22-10PCW(亚速旺(As One)股份有限公司制造)而进行测量。
(电解研磨液组成)
·85质量％的磷酸(和光纯药工业股份有限公司制造的试剂) 660mL
·纯水 160mL
·硫酸 150mL
·乙二醇 30mL
(3)阳极氧化处理步骤
其次，依照日本专利特开2007-204802号公报中所记载的顺序，对电解研磨处理后的铝基板实施利用自我有序化法的阳极氧化处理。
对电解研磨处理后的铝基板，利用0.50mol/L草酸的电解液，在电压为40V、液体温度为16℃、液体流速为3.0m/min的条件下，实施5小时的预阳极氧化处理。
其后，实施将预阳极氧化处理后的铝基板在0.2mol/L铬酸酐、0.6mol/L磷酸的混合水溶液(液温：50℃)中浸渍12小时的脱膜处理。
其后，利用0.50mol/L草酸的电解液，在电压为40V、液体温度为16℃、液体流速为3.0m/min的条件的条件下实施10小时的再阳极氧化处理，获得膜厚为80μm的阳极氧化膜。
另外，预阳极氧化处理及再阳极氧化处理均将阴极设为不锈钢电极，电源使用GP0110-30R(高砂制作所股份有限公司制造)。而且，冷却装置使用耐库(NeoCool)BD36(大和科学股份有限公司制造)，搅拌加温装置使用对搅拌器(pair stirrer)PS-100(EYELA东京理化器械股份有限公司制造)。另外，电解液的流速是使用涡式流动监视器FLM22-10PCW(亚速旺(As One)股份有限公司制造)而进行测量。
(4)障壁层除去步骤
其次，利用与所述阳极氧化处理同样的处理液及处理条件，一面使电压自40V连续地以电压降低速度为0.2V/sec降低至0V，一面实施电解处理(电解除去处理)。
其后，实施在5质量％磷酸中、30℃下浸渍30分钟的蚀刻处理(蚀刻除去处理)，将处于阳极氧化膜的微孔的底部的障壁层除去，经由微孔而使铝露出。
此处，障壁层除去步骤后的阳极氧化膜上所存在的微孔的平均开口直径为60nm。另外，平均开口直径是利用FE-SEM而拍摄表面相片(倍率为50000倍)，算出为50点测定的平均值。
而且，障壁层除去步骤后的阳极氧化膜的平均厚度为80μm。另外，平均厚度是利用FIB而相对于厚度方向对阳极氧化膜进行切削加工，利用FE-SEM对其剖面拍摄表面相片(倍率为50000倍)，算出为10点测定的平均值。
而且，阳极氧化膜所存在的微孔的密度约为1亿个/mm2。另外，微孔的密度是利用日本专利特开2008-270158号公报的段落[0168]及段落[0169]中所记载的方法而测定、算出。
而且，阳极氧化膜所存在的微孔的有序化度为92％。另外，有序化度是利用FE-SEM拍摄表面相片(倍率为20000倍)，并利用日本专利特开2008-270158号公报的段落[0024]～段落[0027]中所记载的方法而测定、算出。
(5)金属填充步骤(电解镀敷处理)
其次，将铝基板作为阴极，将铂作为正极而实施电解镀敷处理。
具体而言，使用以下所示的组成的铜镀敷液，实施恒定电流电解，由此制作在微孔的内部填充有铜的金属填充微细结构物。
此处，恒定电流电解是使用山本镀金试验器股份有限公司公司制造的镀敷装置，且使用北斗电工股份有限公司制造的电源(HZ-3000)，在镀敷液中进行循环伏安法而确认析出电位后，在以下所示的条件下实施处理。
(铜镀敷液组成及条件)
·硫酸铜 100g/L
·硫酸 50g/L
·盐酸 15g/L
·温度 25℃
·电流密度10A/dm2
利用FE-SEM观察在微孔填充金属后的阳极氧化膜的表面，从而观察1000个微孔中的金属所造成的封孔的有无，算出封孔率(封孔微孔的个数/1000个)，结果是96％。
而且，对于厚度方向而利用FIB对于微孔填充金属后的阳极氧化膜进行切削加工，利用FE-SEM对其剖面拍摄表面相片(倍率为50000倍)，确认微孔的内部，结果可知在封孔的微孔中，其内部被金属完全填充。
(6)基板除去步骤
其次，通过在20质量％的氯化汞水溶液(升汞)中、20℃下浸渍3小时而将铝基板溶解除去，由此制作金属填充微细结构物。
(7)修整步骤
其次，将金属填充微细结构物浸渍于氢氧化钠水溶液(浓度：5质量％、液体温度：20℃)中，以成为下述表一中所示的突出部分的高度的方式而变更浸渍时间，选择性溶解铝的阳极氧化膜的表面，制作使作为导电通路的铜的圆柱突出的结构物。
其次，进行水洗、干燥后，利用电场发射形扫描电子显微镜(FE-SEM)观察所制作的结构物，测定导电通路的突出部分的高度、导电通路的突出部分的直径、纵横比(突出部分的高度/突出部分的直径)。将这些结果表示于下述表一中。
(8)粘着层形成步骤
利用以下所示的方法而在修整步骤后的结构物上形成粘着层，制作改变粘着层的种类的各向异性导电构件。
<聚酰亚胺树脂A>
作为以γ-丁内酯为溶媒的聚酰胺酸酯溶液(包含二甲基亚砜、三烷氧基酰胺基羧基硅烷、肟衍生物)的市售品，使用LTC9320(富士胶片电子材料股份有限公司制造)。
将所述溶液涂布于导电通路突出的绝缘性基材的表面，使其干燥而成膜后，在氮气置换的反应炉中(氧浓度为10ppm以下)、200℃下进行3小时的酰亚胺化反应，由此形成包含聚酰亚胺树脂层的粘着层。另外，粘着层的厚度通过以成为下述表一中所示的值的方式追加添加溶媒(MEK)而调整。
<聚酰亚胺树脂B>
制备下述组成的涂布液后，利用孔径为0.2μm的聚丙烯制过滤器进行过滤。
其次，将过滤后的涂布液涂布于导电通路突出的绝缘性基材的表面而使其干燥后，在230℃下进行1小时的煅烧，形成包含聚酰亚胺树脂层的粘着层。另外，粘着层的厚度可通过以成为下述表一所示的值的方式在下述配方的涂布液中进一步追加添加溶媒(MEK)而调整。
[化1]
<环氧树脂C>
将如下所示的成分以如下所示的比例溶解于甲基乙基酮中，制备固体成分浓度成为23.6重量％～60.6重量％的树脂层涂布液。
将所述涂布液涂布于导电通路突出的绝缘性基材的表面而使其干燥后，进一步在130℃下进行2分钟烘烤而形成粘着层。
另外，粘着层的厚度可通过以成为下述表一所示的值的方式在下述配方的涂布液中进一步追加添加溶媒(MEK)而调整。
而且，为了避免粘着层的表面固化，在减压度-400mmH2O的减压下将温度设定为50℃而进行涂布后的干燥。
<涂布液组成>
·弹性体：以丙烯酸丁酯-丙烯腈为主成分的丙烯酸酯系聚合物(商品名：SG-28GM、长濑精细化工(Nagase ChemteX)股份有限公司制造) 5质量份
·环氧树脂1：jER(注册商标)828(三菱化学股份有限公司制造) 33质量份
·环氧树脂2：iER(注册商标)1004(三菱化学股份有限公司制造) 11质量份
·酚树脂：米莱库斯(MILEX)XLC-4L(三井化学股份有限公司制造) 44质量份
·有机酸：邻茴香酸(o-anisic acid、东京化成工业股份有限公司制造) 0.5质量份
·硬化剂：咪唑催化剂(2PHZ-PW、四国化成工业股份有限公司制造) 0.5质量份
〔实施例5〕
以导电通路的突出部分的高度、粘着层的厚度成为下述表一所示的值的方式进行调整，除此以外利用与实施例2同样的方法而制作各向异性导电构件。
〔比较例1〕
以导电通路的突出部分的高度、粘着层的厚度成为下述表一所示的值的方式进行调整，利用粘着层包覆导电通路的突出部的端部，除此以外利用与实施例2同样的方法而制作各向异性导电构件。
〔比较例2〕
代替修整步骤之后所进行的粘着层形成步骤，利用专利文献1(日本专利特开2010-067589号公报)的段落[0109]中所记载的方法，以厚度为100μm而形成自由基聚合性单体聚合物层，利用粘着层包覆导电通路的突出部的端部，除此以外利用与实施例2同样的方法而制作各向异性导电构件。
〔比较例3〕
并未使用粘着层，除此以外利用与实施例3同样的方法而制作各向异性导电构件。
〔评价(其一)〕
<导通可靠性>
准备包含Cu垫的TEG芯片(菊链图案)。另外，绝缘层是SiN，绝缘层与Cu垫面的阶差是200nm。TEG芯片是准备芯片尺寸为8mm见方，电极面积(铜柱)相对于芯片面积的比率成为10％或20％的两种芯片。
其次，准备在Si晶片的整个面上成膜为100nm的Cu的Cu芯片。作为平坦度的指标的总厚度变异值(total thickness variation，TTV)为50nm。Cu芯片是使用芯片尺寸为3mm见方者。
其次，以顺次层叠TEG芯片、所制作的各向异性导电构件及Cu芯片的方式，使用常温接合装置(WP-100、PMT公司制造)而制作在下述表一所示的连接条件下接合的样品。
其后，在样品的TEG芯片上焊接电阻测定用信号线，将焊接的样品在125℃×24h下进行干燥，进一步进行85℃×60％RH×168小时的吸湿处理。其次，通过3次回流焊处理步骤(最大温度为265℃)。
将经过以上历程的样品供至(-65℃/+150℃)的条件的温度循环试验。
电阻值是每100循环而进行测定，测定至1000循环。其结果，将电阻值的变化率(1000循环的电阻值/100循环的电阻值)不足5％的评价为“AA”，将5％以上、不足10％的评价为“A”，将10％以上、不足20％的评价为“B”，将20％以上、不足40％的评价为“C”，将变化40％以上的评价为“D”。将结果表示于下述表二中。另外，在途中产生漏电的情况下，基于所述时间点的电阻变化而进行评价。
<密着性>
关于导通可靠性的评价样品，使用万能型粘结强度试验机(达歌(DAGE)4000、达歌(Dage)公司制造)，对TEG芯片施加负载而测定剥离强度。
其结果，将剥离强度为15N以上的评价为“A”，将10N以上、不足15N的评价为“B”，将不足10N的评价为“C”。将结果表示于下述表二中。
〔评价(其二)〕
对实施例3及实施例4中所制作的各向异性导电构件进行评价，作为导通可靠性及密着性的评价样品，也对利用以下条件而制作的样品进行评价。将结果表示于下述表二中。
<样品制作条件>
以顺次层叠TEG芯片、所制作的各向异性导电构件及Cu芯片的方式，使用常温接合装置(WP-100、PMT公司制造)，制作在200℃、8kg/cm2、保持5分钟的条件下进行接合的样品。
〔评价(其三)〕
对实施例4及比较例1中所制作的各向异性导电构件进行评价，作为导通可靠性及密着性的评价样品，也对利用以下条件而制作的样品进行评价。将结果表示于下述表二中。
<样品制作条件>
以顺次层叠TEG芯片、所制作的各向异性导电构件及Cu芯片的方式，使用常温接合装置(WP-100、PMT公司制造)，制作在200℃、100kg/cm2、保持5分钟的条件下进行接合的样品。
〔评价(其四)〕
对实施例3及实施例4中所制作的各向异性导电构件进行评价，作为导通可靠性及密着性的评价样品，也对利用以下条件而制作的样品进行评价。将结果表示于下述表二中。
<样品制作条件>
在与TEG芯片层叠之前，在所制作的各向异性导电构件的200℃的甲酸环境中静置10min，将认为会形成于导电通路的突出部分的端部(端面)的氧化膜除去，除此以外利用与评价(其一)同样的条件而制作评价用样品。
〔评价(其五)〕
关于实施例1～实施例4及比较例1中所制作的各向异性导电构件，使用以下所示的TEG芯片，除此以外使用利用与评价(其一)同样的条件而制作的评价用样品，评价导通可靠性及密着性。
<TEG芯片>
准备包含Cu垫的TEG芯片(菊链图案)。另外，绝缘层是聚酰亚胺层(PIMEL(注册商标)-BL、旭化成电子材料股份有限公司制造)，绝缘层与Cu垫面的阶差为200nm。
[表3]
[表4]
根据表一及表二所示的结果可知利用粘着层包覆导电通路的突出部分的端部的比较例1的样品的密着性良好，但导通可靠性低。
而且，可知利用自由基聚合性聚合物包覆导电通路的突出部分的端部的比较例2的样品的密着性及导通可靠性均差。
而且，可知未使用粘着层的比较例3的样品的密着性及导通可靠性均差。
相对于此，可知使导电通路的突出部分的端部自粘着层的表面露出或突出的实施例1～实施例5的样品并不由接合基板的绝缘层的种类而定，均是密着性变良好，且导通可靠性也优异。
特别是根据实施例1及实施例2的结果，可知使用铝的阳极氧化膜作为绝缘性基材的情况下，与配线基板的密着性变良好。
而且，根据实施例2～实施例4的结果，可知导电通路的突出部分及粘着层的厚度厚的情况下，导通可靠性进一步变高。
另外，根据各实施例的结果，可知若使用聚酰亚胺树脂作为粘着层，则导通可靠性进一步变良好。
另外，根据实施例3的结果，可知通过控制连接条件，即使是短时间也可满足导通可靠性及密着性。
另外，根据实施例3及实施例4的结果，可知如果加压时的压力高，则存在导通可靠性进一步变良好的倾向，同样地可知，若将导电通路的突出部分的端部(端面)的氧化膜除去，则导通可靠性进一步变良好。
另外，根据实施例1～实施例4与实施例5的对比，可知若导电通路的突出部分的高度与粘着层的厚度的差的绝对值为0nm～50nm，则接触电阻变小，导通可靠性进一步提高。
[符号的说明]
1：各向异性导电构件
2：绝缘性基材
3：导电通路
3a、3b：导电通路的突出部分
4：粘着层
6：绝缘性基材的厚度
7：导电通路间的宽度
8：导电通路的直径
9：导电通路的中心间距离(间距)
10：多层配线基板
11a、11b：配线基板
12a、12b：电极
30：接合腔室
31：带有加热机构的基板固定器
32：对象构件
33：移动机构
34：流动机构
35：处理气体导入机构
36：处理腔室
37：负载锁定机构
38：腔室门
40：间隙填充剂
42：绝缘层
44：MEMS装置
46：密封部分
48：散热用虚设电极
71：卷芯
72：脱模膜

Claims (9)

1.一种各向异性导电构件，其具备：
包含无机材料的绝缘性基材；
包含导电性构件的多个导电通路，以在所述绝缘性基材的厚度方向上贯通、相互绝缘的状态而设置；
粘着层，设于所述绝缘性基材的表面；
所述各导电通路包含自所述绝缘性基材的表面突出的突出部分，
所述各导电通路的所述突出部分的端部自所述粘着层的表面露出或突出。
2.根据权利要求1所述的各向异性导电构件，其中，所述各导电通路的所述突出部分的纵横比为0.01以上、不足20；
此处，所述纵横比是指所述突出部分的高度相对于直径的比例。
3.根据权利要求1或2所述的各向异性导电构件，其中，所述各导电通路的所述突出部分的高度是50nm～1500nm。
4.根据权利要求1至3中任一项所述的各向异性导电构件，其中，所述粘着层的厚度是50nm～1500nm。
5.根据权利要求1至4中任一项所述的各向异性导电构件，其中，所述各导电通路的所述突出部分的高度与所述粘着层的厚度的差的绝对值是0nm～50nm。
6.根据权利要求1至5中任一项所述的各向异性导电构件，其中，所述粘着层是含有热膨胀系数不足50×10-6K-1的高分子材料的层。
7.根据权利要求6所述的各向异性导电构件，其中，所述高分子材料是选自由聚酰亚胺树脂及环氧树脂所构成的群组的至少一种树脂材料。
8.一种多层配线基板，其层叠有根据权利要求1至7中任一项各向异性导电构件、配线基板，所述配线基板经由电极而与所述各向异性导电构件的所述导电性材料电性连接。
9.根据权利要求8所述的多层配线基板，其作为半导体封装的插入物而使用。
CN201580036786.5A 2014-07-11 2015-07-09 各向异性导电构件及多层配线基板 Pending CN106489195A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2014-143542 2014-07-11
JP2014143542 2014-07-11
JP2014184292 2014-09-10
JP2014-184292 2014-09-10
JP2015-081954 2015-04-13
JP2015081954 2015-04-13
JP2015104430 2015-05-22
JP2015-104430 2015-05-22
PCT/JP2015/069776 WO2016006660A1 (ja) 2014-07-11 2015-07-09 異方導電性部材および多層配線基板

Publications (1)

Publication Number Publication Date
CN106489195A true CN106489195A (zh) 2017-03-08

Family

ID=55064288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580036786.5A Pending CN106489195A (zh) 2014-07-11 2015-07-09 各向异性导电构件及多层配线基板

Country Status (6)

Country Link
US (1) US9899306B2 (zh)
JP (1) JPWO2016006660A1 (zh)
KR (1) KR20160147990A (zh)
CN (1) CN106489195A (zh)
TW (1) TW201611674A (zh)
WO (1) WO2016006660A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148861A (zh) * 2019-05-20 2019-08-20 南华大学 环形离子推力器电连接器热防护装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150058A1 (ja) 2016-02-29 2017-09-08 富士フイルム株式会社 異方導電性接合部材、半導体デバイス、半導体パッケージおよび半導体デバイスの製造方法
CN109155259B (zh) 2016-05-27 2023-02-28 富士胶片株式会社 电子元件、包含半导体元件的结构体及电子元件的制造方法
KR102508562B1 (ko) 2017-01-10 2023-03-10 석 영 정 직무능력 예측을 포함하는 직무 자동매칭 서비스 및 그를 이용하는 컴퓨팅 장치
JP6886030B2 (ja) * 2017-09-29 2021-06-16 富士フイルム株式会社 半導体デバイスの製造方法および接合部材
JP7365767B2 (ja) 2018-11-19 2023-10-20 信越ポリマー株式会社 異方導電性シートの製造方法
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
WO2021033467A1 (ja) * 2019-08-16 2021-02-25 富士フイルム株式会社 構造体の製造方法
CN114731002A (zh) * 2019-11-22 2022-07-08 三井化学株式会社 片状连接器、片组件、电气检查装置及电气检查方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234804A (ja) * 1986-04-03 1987-10-15 富士ゼロックス株式会社 異方導電フイルム
JPH04363811A (ja) * 1991-06-07 1992-12-16 Nitto Denko Corp 異方導電性接着フィルムを用いた実装構造
JP2002076056A (ja) * 2000-08-28 2002-03-15 Yuken Industry Co Ltd 異方性導電膜とその製造方法
JP2002151549A (ja) * 2000-11-09 2002-05-24 Nitto Denko Corp 異方導電性フィルム
JP2003123867A (ja) * 2001-10-12 2003-04-25 Fuji Kobunshi Kogyo Kk 接着型異方導電性エラスチックコネクタ
US20050077542A1 (en) * 2003-09-09 2005-04-14 Nitto Denko Corporation Anisotropic conductive film, production method thereof and method of use thereof
CN101897083A (zh) * 2007-12-10 2010-11-24 富士胶片株式会社 各向异性导电接合组件
CN102089833A (zh) * 2008-07-09 2011-06-08 富士胶片株式会社 微细结构体及其制备方法
JP5824435B2 (ja) * 2012-09-27 2015-11-25 富士フイルム株式会社 異方導電性部材および多層配線基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278014A (ja) * 2005-03-28 2006-10-12 Three M Innovative Properties Co 異方導電性構造体
US9374898B2 (en) * 2013-04-24 2016-06-21 Apple Inc. Electrical and mechanical interconnection for electronic components

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234804A (ja) * 1986-04-03 1987-10-15 富士ゼロックス株式会社 異方導電フイルム
JPH04363811A (ja) * 1991-06-07 1992-12-16 Nitto Denko Corp 異方導電性接着フィルムを用いた実装構造
JP2002076056A (ja) * 2000-08-28 2002-03-15 Yuken Industry Co Ltd 異方性導電膜とその製造方法
JP2002151549A (ja) * 2000-11-09 2002-05-24 Nitto Denko Corp 異方導電性フィルム
JP2003123867A (ja) * 2001-10-12 2003-04-25 Fuji Kobunshi Kogyo Kk 接着型異方導電性エラスチックコネクタ
US20050077542A1 (en) * 2003-09-09 2005-04-14 Nitto Denko Corporation Anisotropic conductive film, production method thereof and method of use thereof
CN101897083A (zh) * 2007-12-10 2010-11-24 富士胶片株式会社 各向异性导电接合组件
CN102089833A (zh) * 2008-07-09 2011-06-08 富士胶片株式会社 微细结构体及其制备方法
JP5824435B2 (ja) * 2012-09-27 2015-11-25 富士フイルム株式会社 異方導電性部材および多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148861A (zh) * 2019-05-20 2019-08-20 南华大学 环形离子推力器电连接器热防护装置

Also Published As

Publication number Publication date
WO2016006660A1 (ja) 2016-01-14
US9899306B2 (en) 2018-02-20
TW201611674A (zh) 2016-03-16
JPWO2016006660A1 (ja) 2017-04-27
US20170125330A1 (en) 2017-05-04
KR20160147990A (ko) 2016-12-23

Similar Documents

Publication Publication Date Title
CN106489195A (zh) 各向异性导电构件及多层配线基板
CN106063041B (zh) 微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
CN101897083B (zh) 各向异性导电接合组件
CN103687275B (zh) 多层板和半导体封装
JP7100166B2 (ja) 陽極酸化処理方法および異方導電性部材の製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
JP6818707B2 (ja) 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
CN107113984B (zh) 多层配线基板
JP6600285B2 (ja) 多層配線基板の製造方法
CN109155259A (zh) 各向异性导电材料、电子元件、包含半导体元件的结构体及电子元件的制造方法
JP6055552B2 (ja) 多層構造体、インターポーザ、および、インターポーザの製造方法
WO2021153112A1 (ja) 金属充填微細構造体の製造方法
WO2018159186A1 (ja) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
JPWO2019065095A1 (ja) 金属充填微細構造体の製造方法および絶縁性基材
KR20230012969A (ko) 구조체의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170308