TWI758274B - 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法 - Google Patents

異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法 Download PDF

Info

Publication number
TWI758274B
TWI758274B TW106104817A TW106104817A TWI758274B TW I758274 B TWI758274 B TW I758274B TW 106104817 A TW106104817 A TW 106104817A TW 106104817 A TW106104817 A TW 106104817A TW I758274 B TWI758274 B TW I758274B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
bonding member
anisotropically conductive
conductive bonding
insulating base
Prior art date
Application number
TW106104817A
Other languages
English (en)
Other versions
TW201801205A (zh
Inventor
山下広祐
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW201801205A publication Critical patent/TW201801205A/zh
Application granted granted Critical
Publication of TWI758274B publication Critical patent/TWI758274B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2937—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29379—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29381—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29384—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本發明的課題在於提供可達成優異的導通可靠性及絕緣可靠性的異向導電性接合構件、及使用其的半導體元件、半導體封裝及半導體元件的製造方法。本發明的異向導電性接合構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於絕緣性基材的表面；各導電通路包含自絕緣性基材的表面突出的突出部分，各導電通路的突出部分埋設於黏著層，黏著層含有高分子材料及抗氧化材料。

Description

異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
本發明是有關於一種異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法。
於絕緣性基材上所設的微細孔中填充金屬而成的金屬填充微細結構物(元件)在近年來的奈米技術中亦是受到關注的領域之一，例如期待作為異向導電性接合構件的用途。
該異向導電性接合構件插入至半導體器件等電子零件與電路基板之間，僅僅進行加壓而獲得電子零件與電路基板之間的電性連接，因此可作為半導體器件等電子零件等的電性連接構件或進行功能檢查時的檢查用連接器等而廣泛使用。
特別是半導體器件等電子零件的小型化顯著，於現有的如打線接合這樣的直接連接配線基板的方式，或覆晶接合、熱壓(熱壓接)接合等中，無法充分保證連接的穩定性，因此作為電子連 接構件而言，異向導電性接合構件受到關注。
作為可於此種異向導電性接合構件中使用的微細結構物，例如於專利文獻1中記載了「一種微細結構物，其是包含具有密度為1×106/mm2~1×1010/mm2、且孔徑為10nm~500nm的微孔貫通孔的絕緣性基材的微細結構物，其特徵在於：於微孔貫通孔內部，以填充率為30%以上而填充金屬，且於絕緣性基材的至少一個表面上設有包含聚合物的層。」([申請專利範圍第1項])。
[現有技術文獻]
[專利文獻]
[專利文獻1] 日本專利特開2010-067589號公報
本發明者等人對專利文獻1中所記載的微細結構物進行了研究，結果可知藉由聚合物層的材料或厚度、或者連接的電極的形狀或間距等，因導電通路的氧化、導電通路中使用的金屬的遷移、導電通路間的無機填料殘留等的影響，而存在導通可靠性及絕緣可靠性差的情況。
因此，本發明的課題在於提供可達成優異的導通可靠性及絕緣可靠性的異向導電性接合構件、及使用其的半導體元件、半導體封裝以及半導體元件的製造方法。
本發明者等人為了達成所述課題而進行了努力研究，結 果發現藉由使設於絕緣性基材的表面的黏著層含有抗氧化材料且使自絕緣性基材突出的導電通路的突出部分埋設於黏著層，可達成優異的導通可靠性及絕緣可靠性，從而完成了本發明。
亦即，本發明者等人發現藉由以下構成可解決所述課題。
[1]一種異向導電性接合構件，其具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於絕緣性基材的表面；各導電通路包含自絕緣性基材的表面突出的突出部分，各導電通路的突出部分埋設於黏著層，黏著層含有抗氧化材料及高分子材料。
[2]如[1]所述的異向導電性接合構件，其中，各導電通路的突出部分的縱橫比為0.5以上、不足50；此處，縱橫比是指突出部分的高度相對於直徑的比例。
[3]如[1]或[2]所述的異向導電性接合構件，其中，各導電通路的突出部分的高度為50nm~3000nm。
[4]如[1]~[3]中任一項所述的異向導電性接合構件，其中，黏著層的厚度大於導電通路的突出部分的高度，為100μm以下。
[5]如[1]~[4]中任一項所述的異向導電性接合構件，其中，各導電通路的突出部分的高度與黏著層的厚度的差為1nm~99.95μm。
[6]如[1]~[5]中任一項所述的異向導電性接合構件，其中，高分子材料是選自由聚醯亞胺樹脂及環氧樹脂所組成的群組中的至少一種樹脂材料。
[7]如[1]~[6]中任一項所述的異向導電性接合構件，其中，黏著層含有抗遷移材料。
[8]如[1]~[7]中任一項所述的異向導電性接合構件，其中，各導電通路的間隔為5nm~800nm。
[9]如[1]~[8]中任一項所述的異向導電性接合構件，其中，黏著層含有無機填充劑，無機填充劑的平均粒徑大於各導電通路的間隔。
[10]如[1]~[9]中任一項所述的異向導電性接合構件，其中，黏著層含有在25℃下為液體的硬化劑。
[11]如[1]~[10]中任一項所述的異向導電性接合構件，其中，黏著層包含含有超過50質量%的抗氧化材料的抗氧化層、以及含有超過50質量%的高分子材料的聚合物層，自靠近絕緣性基材的表面的一側起，順次設置抗氧化層及聚合物層。
[12]如[1]~[11]中任一項所述的異向導電性接合構件，其中，於黏著層中，抗氧化材料偏向存在於靠近與各導電通路的突出部分的界面的一側。
[13]一種半導體元件，其積層有如[1]~[12]中任一項所述的異向導電性接合構件、配線基板，所述配線基板經由電極而與異 向導電性接合構件所具有的導電通路電性連接。
[14]一種半導體封裝，其使用如[13]所述的半導體元件。
[15]一種半導體元件的製造方法，其製作具備如[1]~[12]中任一項所述的異向導電性接合構件、以及包含多個電極的配線基板的半導體元件，且順次包括：暫時接合製程，藉由異向導電性接合構件所具有的黏著層而將異向導電性接合構件與配線基板接著；正式接合製程，將異向導電性接合構件所具有的導電通路與配線基板所具有的電極電性接合；以及黏著層硬化製程，使異向導電性接合構件所具有的黏著層硬化。
[16]如[15]所述的半導體元件的製造方法，其中，正式接合製程的溫度為高於暫時接合製程的溫度的溫度。
[17]如[15]或[16]所述的半導體元件的製造方法，其中，黏著層硬化製程的溫度為正式接合製程的溫度以上的溫度。
[18]如[15]~[17]中任一項所述的半導體元件的製造方法，其中，於暫時接合製程之前包括利用絕緣性樹脂對配線基板所具有的多個電極間進行填充的樹脂填充製程。
[19]如[15]~[18]中任一項所述的半導體元件的製造方法，其中，於黏著層硬化製程之後包括於異向導電性接合構件與配線基板之間填充底部填充材的底部填充材填充製程。
如以下所說明那樣，藉由本發明可提供可達成優異的導通可靠性及絕緣可靠性的異向導電性接合構件、及使用其的半導體元件、半導體封裝、以及半導體元件的製造方法。
1:異向導電性接合構件
2:絕緣性基材
2a、2b:絕緣性基材的表面
3:導電通路
3a、3b:導電通路的突出部分
3c:導電通路的因遷移而短路的部分
4、5:黏著層
4a、5a:硬化後的黏著層
6:絕緣性基材的厚度
7:導電通路間的間隔
8:導電通路的直徑
9:導電通路的中心間距離(間距)
10:底部填充劑
11:配線基板
12:電極
13:暫時支撐體
14:接著劑
15:半導體晶片
16:電極
20、30:半導體元件
40、50、60:多層配線基板
41:第1黏著層
42:第2黏著層
43:抗氧化層
44:聚合物層
Z:厚度方向
Z1:圖1A的自背面至正面的方向
Z2:圖1A的自正面至背面的方向
圖1A是表示本發明的異向導電性接合構件的適宜的實施方式的一例的示意圖的前視圖。
圖1B是自圖1A的切割面線IB-IB所觀看的剖面圖。
圖1C是表示本發明的異向導電性接合構件的適宜的實施方式的另一例的示意性剖面圖。
圖1D是表示本發明的異向導電性接合構件的適宜的實施方式的另一例的示意性剖面圖。
圖2A是用以說明本發明的半導體元件的製造方法的一例的示意性剖面圖中、異向導電性接合構件及配線基板的暫時接合前的剖面圖。
圖2B是用以說明本發明的半導體元件的製造方法的一例的示意性剖面圖中、異向導電性接合構件及配線基板的暫時接合時的剖面圖。
圖2C是用以說明本發明的半導體元件的製造方法的一例的示意性剖面圖中、剝離暫時支撐體時的剖面圖。
圖2D是用以說明本發明的半導體元件的製造方法的一例的示意性剖面圖中、將半導體晶片暫時接合於異向導電性接合構件 時的剖面圖。
圖2E是用以說明本發明的半導體元件的製造方法的一例的示意性剖面圖中、將半導體晶片、異向導電性接合構件及配線基板正式接合時的剖面圖。
圖2F是用以說明本發明的半導體元件的製造方法的一例的示意性剖面圖中、於將半導體晶片、異向導電性接合構件及配線基板正式接合後對黏著層進行硬化時的剖面圖。
圖3A是用以說明本發明的半導體元件的製造方法的另一例的示意性剖面圖中、半導體晶片及異向導電性接合構件的暫時接合前的剖面圖。
圖3B是用以說明本發明的半導體元件的製造方法的另一例的示意性剖面圖中、半導體晶片及異向導電性接合構件的暫時接合時的剖面圖。
圖3C是用以說明本發明的半導體元件的製造方法的另一例的示意性剖面圖中、將暫時接合的半導體晶片及異向導電性接合構件自暫時支撐體剝離時的剖面圖。
圖3D是用以說明本發明的半導體元件的製造方法的另一例的示意性剖面圖中、將暫時接合的半導體晶片及異向導電性接合構件暫時接合於配線基板時的剖面圖。
圖3E是用以說明本發明的半導體元件的製造方法的另一例的示意性剖面圖中、將半導體晶片、異向導電性接合構件及配線基板正式接合時的剖面圖。
圖3F是用以說明本發明的半導體元件的製造方法的另一例的示意性剖面圖中、於將半導體晶片、異向導電性接合構件及配線基板正式接合後對黏著層進行硬化時的剖面圖。
圖4A是用以說明本發明的異向導電性接合構件的接合製程的示意性剖面圖中、異向導電性接合構件及配線基板的暫時接合前的剖面圖。
圖4B是用以說明本發明的異向導電性接合構件的接合製程的示意性剖面圖中、異向導電性接合構件及配線基板的暫時接合時的剖面圖。
圖4C是用以說明本發明的異向導電性接合構件的接合製程的示意性剖面圖中、配線基板、異向導電性接合構件及配線基板的暫時接合時的剖面圖。
圖4D是用以說明本發明的異向導電性接合構件的接合製程的示意性剖面圖中、將配線基板、異向導電性接合構件及配線基板正式接合時的剖面圖。
圖4E是用以說明本發明的異向導電性接合構件的接合製程的示意性剖面圖中、於將配線基板、異向導電性接合構件及配線基板正式接合後對黏著層進行硬化時的剖面圖。
圖4F是用以說明本發明的異向導電性接合構件的接合製程的示意性剖面圖中、於對黏著層進行硬化後填充底部填充劑的剖面圖。
圖5A是用以說明異向導電性接合構件的比較接合製程的示 意性剖面圖中、異向導電性接合構件及配線基板的暫時接合前的剖面圖。
圖5B是用以說明異向導電性接合構件的比較接合製程的示意性剖面圖中、異向導電性接合構件及配線基板的暫時接合時的剖面圖。
圖5C是用以說明異向導電性接合構件的比較接合製程的示意性剖面圖中、配線基板、異向導電性接合構件及配線基板的暫時接合時的剖面圖。
圖5D是用以說明異向導電性接合構件的比較接合製程的示意性剖面圖中、於將配線基板、異向導電性接合構件及配線基板正式接合前對黏著層進行硬化時的剖面圖。
圖6A是用以說明導電通路突出的異向導電性接合構件的接合製程的示意性剖面圖中、異向導電性接合構件及配線基板的暫時接合前的剖面圖。
圖6B是用以說明導電通路突出的異向導電性接合構件的接合製程的示意性剖面圖中、配線基板、異向導電性接合構件及配線基板的暫時接合時的剖面圖。
圖6C是用以說明導電通路突出的異向導電性接合構件的接合製程的示意性剖面圖中、將配線基板、異向導電性接合構件及配線基板正式接合時的剖面圖及放大剖面圖。
以下，關於本發明而加以詳細說明。
以下所記載的構成要件的說明有時是基於本發明的代表性實施方式而成者，本發明並不限定於此種實施方式。
另外，於本說明書中，使用「~」而表示的數值範圍表示包含「~」的前後所記載的數值作為下限值及上限值的範圍。
[異向導電性接合構件]
本發明的異向導電性接合構件具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於絕緣性基材的表面。
而且，各導電通路包含自絕緣性基材的表面突出的突出部分，各導電通路的突出部分埋設於黏著層。
而且，黏著層含有抗氧化材料及高分子材料。
於本發明的異向導電性接合構件中，如上述那樣，藉由使設於絕緣性基材的表面的黏著層含有抗氧化材料及高分子材料且使自絕緣性基材突出的導電通路的突出部分埋設於黏著層，可達成優異的導通可靠性及絕緣可靠性。
其原因並不詳細地明確，但可大致如下所述地推測。
亦即，認為於將配線基板或半導體晶片中的電極與異向導電性接合構件暫時接合時黏性提高，因此接合的精度提高，且導電通路及與導電通路接合的電極的氧化得到抑制，因此導通可靠性提高。
而且認為，於將配線基板或半導體晶片中的電極與異向導電 性接合構件正式接合後使黏著層硬化，因此絕緣可靠性提高。
其次，關於本發明的異向導電性接合構件的構成，使用圖1A及圖1B而加以說明。
圖1A及圖1B中所示的異向導電性接合構件1具備：絕緣性基材2、包含導電性構件的多個導電通路3、設於絕緣性基材2的表面2a及表面2b的黏著層4。
而且，導電通路3如圖1A及圖1B所示那樣，於相互絕緣的狀態下於厚度方向Z(Z1：圖1A的自背面至正面的方向，Z2：圖1A的自正面至背面的方向)貫通絕緣性基材2而設置。
進而，導電通路3如圖1B所示那樣包含自絕緣性基材2的表面2a及表面2b突出的突出部分3a及突出部分3b，該突出部分3a及突出部分3b的端部埋設於黏著層4。
此處，所謂「相互絕緣的狀態」是表示存在於絕緣性基材的內部(厚度方向)的各導電通路於絕緣性基材的內部中互相絕緣的狀態。
而且，於圖1B中表示於絕緣性基材2的表面2a及表面2b包含黏著層4的態樣，於本發明中，只要於絕緣性基材的至少其中一個表面包含黏著層即可。
同樣地，於圖1B中表示導電通路3的兩端包含突出部分(符號3a及符號3b)的態樣，於本發明中，只要包含自絕緣性基材的至少自包含黏著層的一側的表面(絕緣性基材的表面)突出的突出部分即可。
其次，關於本發明的異向導電性接合構件的絕緣性基材、導電通路及黏著層，對材料、尺寸、形成方法等而加以說明。
〔絕緣性基材〕
構成本發明的異向導電性接合構件的絕緣性基材包含無機材料，若為具有與構成現有公知的異向導電性膜等的絕緣性基材同等程度的電阻率(1014Ω．cm左右)者，則並無特別限定。
另外，所謂「包含無機材料」是用以與構成後述的黏著層的高分子材料區別的規定，並非限定於僅僅由無機材料而構成的絕緣性基材的規定，而是以無機材料為主成分(50質量%以上)的規定。
所述絕緣性基材例如可列舉金屬氧化物基材、金屬氮化物基材、玻璃基材、陶瓷基材(例如碳化矽、氮化矽等)、碳基材(例如類鑽碳等)、聚醯亞胺基材、該些的複合材料等，而且亦可為於具有貫通孔的有機原材料上，以包含50質量%以上的陶瓷材料或碳材料的無機材料成膜的材料。
於本發明中，作為所述絕緣性基材，自容易形成具有所期望的平均開口直徑的微孔作為貫通孔，形成後述的導電通路的理由考慮，較佳的是金屬氧化物基材，更佳的是閥金屬的陽極氧化膜。
此處，所述閥金屬具體而言例如可列舉鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍、銻等。
該些中，自尺寸穩定性良好、比較廉價考慮，較佳的是鋁的 陽極氧化膜(基材)。
於本發明中，所述絕緣性基材的厚度(於圖1B中以符號6所表示的部分)較佳的是1μm~1000μm，更佳的是5μm~500μm，進一步更佳的是10μm~300μm。絕緣性基材的厚度若為該範圍，則絕緣性基材的操作性變良好。
此處，絕緣性基材的厚度是指藉由電場發射型掃描型電子顯微鏡觀察異向導電性接合構件的剖面並於10點處所測定的厚度的平均值。
另外，於本發明中，所述絕緣性基材中的所述各導電通路的間隔較佳的是5nm~800nm，更佳的是10nm~200nm，進一步更佳的是20nm~60nm。若絕緣性基材中的各導電通路的間隔為該範圍，則絕緣性基材可作為絕緣性的隔板而充分發揮功能。
此處，所謂各導電通路的間隔是指鄰接的導電通路間的寬度(於圖1B中以符號7所表示的部分)，是指藉由電場發射型掃描型電子顯微鏡以20萬倍的倍率觀察異向導電性接合構件的剖面並於10點處測定鄰接的導電通路間的寬度所得的平均值。
〔導電通路〕
構成本發明的異向導電性接合構件的多個導電通路是於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態下而設的包含導電性構件的導電通路。
而且，所述導電通路包含自絕緣性基材的表面突出的突出部分，且各導電通路的突出部分的端部埋設於後述的黏著層。
<導電性構件>
構成所述導電通路的導電性構件若為電阻率為103Ω．cm以下的材料則並無特別限定，其具體例可適宜地例示金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)、鎳(Ni)、摻雜有銦的錫氧化物(ITO)等。
其中，自導電性的觀點考慮，較佳的是銅、金、鋁、鎳，更佳的是銅、金。
<突出部分>
所述導電通路的突出部分是導電通路自絕緣性基材的表面突出的部分，而且突出部分的端部埋設於黏著層。
於本發明中，於藉由壓接等方法使異向導電性接合構件與電極連接(接合)時，自可充分確保突出部分崩潰的情況下的面方向的絕緣性的理由考慮，所述導電通路的突出部分的縱橫比(突出部分的高度/突出部分的直徑)較佳的是0.5以上、不足50，更佳的是0.8~20，進一步更佳的是1~10。
而且，於本發明中，自追從成為連接對象的半導體晶片或配線基板的表面形狀的觀點考慮，所述導電通路的突出部分的高度較佳的是50nm~3000nm，更佳的是100nm~2000nm，進一步更佳的是200nm~1000nm。
同樣地，所述導電通路的突出部分的直徑較佳的是超過5nm、10μm以下，更佳的是20nm~1000nm。
此處，導電通路的突出部分的高度是指藉由電場發射型掃描 型電子顯微鏡以2萬倍的倍率觀察異向導電性接合構件的剖面並於10點處測定導電通路的突出部分的高度所得的平均值。
同樣地，導電通路的突出部分的直徑是指藉由電場發射型掃描型電子顯微鏡觀察異向導電性接合構件的剖面並於10點處測定導電通路的突出部分的直徑所得的平均值。
<其他形狀>
所述導電通路是柱狀，其直徑(於圖1B中以符號8所表示的部分)與突出部分的直徑同樣地較佳的是超過5nm、10μm以下，更佳的是20nm~1000nm。
而且，所述導電通路是於藉由所述絕緣性基材而相互絕緣的狀態下存在者，其密度較佳的是2萬個/mm2以上，更佳的是200萬個/mm2以上，進一步更佳的是1000萬個/mm2以上，特佳的是5000萬個/mm2以上，最佳的是1億個/mm2以上。
另外，鄰接的各導電通路的中心間距離(於圖1A及圖1B中以符號9所表示的部分)較佳的是20nm~500nm，更佳的是40nm~200nm，進一步更佳的是50nm~140nm。
〔黏著層〕
構成本發明的異向導電性接合構件的黏著層是設於絕緣性基材的表面且埋設有所述導電通路的層。亦即，黏著層是包覆絕緣性基材的表面、及自絕緣性基材突出的導電通路的端部的層。
而且，於本說明中，黏著劑含有抗氧化材料及高分子材料。
<抗氧化材料>
作為所述黏著層中所含的抗氧化材料，具體而言，例如可列舉：咪唑、2-甲基咪唑、2-乙基咪唑、2-丙基咪唑、2-十一基咪唑、2-十七基咪唑、5-甲基苯并咪唑、聚乙烯基咪唑、1,2,3,4-四唑、5-胺基-1,2,3,4-四唑、5-甲基-1,2,3,4-四唑、1H-四唑-5-乙酸、1H-四唑-5-琥珀酸、1,2,3-三唑、4-胺基-1,2,3-三唑、4,5-二胺基-1,2,3-三唑、4-羧基-1H-1,2,3-三唑、4,5-二羧基-1H-1,2,3-三唑、1H-1,2,3-三唑-4-乙酸、4-羧基-5-羧基甲基-1H-1,2,3-三唑、1,2,4-三唑、3-胺基-1,2,4-三唑、3-胺基-1,2,4-三唑-5-羧酸、3-胺基-5-巰基-1,2,4-三唑、3-胺基-5-甲基-1,2,4-三唑、3-胺基-5-乙基-1,2,4-三唑、1H-1,2,4-三唑-3-硫醇、3,5-二胺基-1,2,4-三唑、3-羧基-1,2,4-三唑、3,5-二羧基-1,2,4-三唑、1,2,4-三唑-3-乙酸、1H-苯并三唑、1H-苯并三唑-5-羧酸、2-苯并噻唑硫醇、5-苯基-1H-四唑、5-甲基-1H-苯并三唑、苯并呋咱(benzofuroxan)、2,1,3-苯并噻唑、鄰苯二胺、間苯二胺、鄰苯二酚、鄰胺基苯酚、2-巰基苯并噻唑、2-巰基苯并咪唑、2-巰基苯并噁唑、三聚氰胺、硫代蘋果酸、易璐佳麥特(IRGAMET)39、易璐佳麥特(IRGAMET)42、聚乙烯基吡咯啶酮、四嗪、苯基硫服、萘基胺、聚乙烯亞胺、聚烯丙基胺、及該些的衍生物。
該些中，較佳的是苯并三唑及其衍生物。
作為苯并三唑衍生物，可列舉於苯并三唑的苯環上具有羥基、烷氧基(例如，甲氧基、乙氧基等)、胺基、硝基、烷基(例如，甲基、乙基、丁基等)、鹵素原子(例如，氟、氯、溴、碘等) 等的取代苯并三唑。而且，亦可列舉萘三唑、萘雙-三唑、與所述同樣地經取代的取代萘三唑、取代萘雙-三唑等。
而且，作為所述黏著層中所含的抗氧化材料的其他例子，可列舉作為一般的抗氧化劑的高級脂肪酸、高級脂肪酸銅、酚化合物等酚系抗氧化劑、烷醇胺、對苯二酚類等醌系抗氧化劑、銅螯合劑、有機胺等胺系抗氧化劑、有機銨鹽等硫系抗氧化劑、磷系抗氧化劑。
作為酚系抗氧化劑，具體而言例如可列舉：對甲氧基苯酚、2,6-二-第三丁基-4-甲基苯酚、易璐諾斯(Irganox)1010、易璐諾斯(Irganox)1330、易璐諾斯(Irganox)3114、易璐諾斯(Irganox)1035(以上，日本巴斯夫(BASF Japan)(股)製造)、蘇米萊澤(Sumilizer)MDP-S、蘇米萊澤(Sumilizer)GA-80(以上，住友化學(股)製造)等。
作為硫系抗氧化劑，具體而言例如可列舉：3,3'-硫代二丙酸二硬脂基酯、蘇米萊澤(Sumilizer)TPM、蘇米萊澤(Sumilizer)TPS、蘇米萊澤(Sumilizer)TP-D(以上，住友化學(股)製造)等。
作為磷系抗氧化劑，具體而言例如可列舉：三(2,4-二-第三丁基苯基)亞磷酸鹽、雙(2,4-二-第三丁基苯基)季戊四醇二亞磷酸鹽、聚(二丙二醇)苯基亞磷酸鹽、二苯基異癸基亞磷酸鹽、2-乙基己基二苯基亞磷酸鹽、三苯基亞磷酸鹽、易璐佛斯(Irgafos)168、易璐佛斯(Irgafos)38(以上，日本巴斯夫(BASF Japan)(股) 製造)等。
作為醌系抗氧化劑，具體而言例如可列舉：對苯醌、2-第三丁基-1,4-苯醌等。
作為胺系抗氧化劑，具體而言例如可列舉：二甲基苯胺、啡噻嗪等。
於本發明中，抗氧化劑可僅僅單獨使用一種，亦可併用兩種以上。
而且，所述抗氧化劑中，較佳的是併用酚系抗氧化劑、硫系抗氧化劑或磷系抗氧化劑，最佳的是併用酚系抗氧化劑與硫系抗氧化劑。
藉由設為此種組合，可期待效率良好地抑制因氧化反應所致的黏著層的劣化的效果。
於本發明中，所述黏著層中所含的抗氧化材料的含量並無特別限定，自防蝕效果的觀點考慮，相對於黏著層的總質量，較佳的是0.0001質量%以上，更佳的是0.001質量%以上。而且，於正式接合製程中，自獲得適當的電阻的理由考慮，較佳的是5.0質量%以下，更佳的是2.5質量%以下。
而且，於本發明中，自導通可靠性及絕緣可靠性變得更良好的理由考慮，所述黏著層中所含的抗氧化材料較佳的是偏向存在於靠近與各導電通路的突出部分的界面的一側。
此處，所謂「偏向存在於靠近與各導電通路的突出部分的界面的一側」，是指導電通路的突出部分與黏著層的界面的抗氧化材 料的濃度高於黏著層中的抗氧化材料的平均濃度。
作為使所述黏著層中所含的抗氧化材料偏向存在於靠近與各導電通路的突出部分的界面的一側的方法，例如可列舉：如圖1C所示那樣，於將含有抗氧化材料的第1黏著層41形成於絕緣性基材的表面2a及表面2b、以及導電通路的突出部分3a及突出部分3b的表面後，將不含抗氧化材料或以比第1黏著層41中所含的抗氧化材料少的量含有抗氧化材料的第2黏著層42形成於第1黏著層41上的方法等。
此處，第1黏著層的厚度較佳的是2nm~200nm。
而且，第1黏著層與第2黏著層的合計的厚度較佳的是50nm~1500nm，更佳的是250nm~1000nm。
而且，第1黏著層中所含的抗氧化材料與第2黏著層中可少量含有的抗氧化材料可為不同的材料，但較佳的是相同的材料。
而且，相對於第1黏著層的總質量，第1黏著層中所含的抗氧化材料的含量較佳的是0.01質量%以上，更佳的是0.1質量%以上。而且，自於正式接合製程中獲得適當的電阻的理由考慮，較佳的是5.0質量%以下，更佳的是2.5質量%以下。
而且，第2黏著層中可少量含有的抗氧化材料的含量較佳的是第1黏著層中所含的抗氧化材料的質量的0.1倍以下，更佳的是0.01倍以下。另外，自於正式接合製程中獲得適當的電阻的理由考慮，相對於黏著層的總質量，對各層加以總計的抗氧化材料的合計含量較佳的是5.0質量%以下，更佳的是2.5質量%以下。
<高分子材料>
作為所述黏著層中所含的高分子材料，並無特別限定，自可效率良好地填埋配線基板或半導體晶片與異向導電性接合構件的間隙且與配線基板的密著性進一步變高的理由考慮，較佳的是熱硬化性樹脂。
作為熱硬化性樹脂，具體而言，例如可列舉環氧樹脂、酚樹脂、聚醯亞胺樹脂、聚酯樹脂、聚胺基甲酸酯樹脂、雙馬來醯亞胺樹脂、三聚氰胺樹脂、異氰酸酯系樹脂、丙烯酸樹脂、苯氧基樹脂等，該些可單獨使用一種，亦可併用兩種以上。
其中，自絕緣可靠性進一步提高、耐化學品性優異的理由考慮，較佳的是使用聚醯亞胺樹脂及/或環氧樹脂。
<抗遷移材料>
自藉由捕捉黏著層中可含有的金屬離子或鹵素離子、及將異向導電性接合構件用於半導體元件時源自導電通路或配線基板的電極的金屬離子而進一步提高絕緣可靠性的理由考慮，構成本發明的異向導電性接合構件的黏著層較佳的是含有抗遷移材料。
作為所述抗遷移材料，例如可使用離子交換體，具體而言可使用陽離子交換體與陰離子交換體的混合物、或僅使用陽離子交換體。
此處，所述陽離子交換體及所述陰離子交換體分別例如可自後述的無機離子交換體及有機離子交換體中適宜選擇。
(無機離子交換體)
作為無機離子交換體，例如可列舉水合氧化鋯所代表的金屬的水合氧化物。
作為金屬的種類，例如除了鋯以外，已知有鐵、鋁、錫、鈦、銻、鎂、鈹、銦、鉻、鉍等。
該些中，鋯系關於陽離子的Cu2+、Al3+具有交換能。而且，鐵系關於Ag+、Cu2+具有交換能。同樣地，錫系、鈦系、銻系為陽離子交換體。
另一方面，鉍系關於陰離子的Cl-具有交換能。
而且，鋯系因條件中的製造條件而顯示出陰離子的交換能。鋁系、錫系亦相同。
作為該些以外的無機離子交換體，已知有磷酸鋯所代表的多價金屬的酸性鹽、磷鉬酸銨所代表的異種多重酸鹽、不溶性亞鐵氰化物等合成物。
該些無機離子交換體的一部分已有市售，例如已知有東亞合成股份有限公司的商品名依古仔「IXE」系列中的各種等級。
另外，於本發明中，除了所述合成品以外，亦可使用天然的沸石或蒙脫石(montmorillonite)那樣的無機離子交換體的粉末。
(有機離子交換體)
有機離子交換體中可列舉具有磺酸基的交聯聚苯乙烯作為陽離子交換體，此外亦可列舉具有羧酸基、膦酸基或次膦酸基者。
而且，作為陰離子交換體，可列舉具有四級銨基、四級鏻基或三級鋶基的交聯聚苯乙烯。
該些無機離子交換體及有機離子交換體只要考慮到欲捕捉的陽離子、陰離子的種類、關於該離子的交換容量而適宜選擇即可。當然，亦可將無機離子交換體與有機離子交換體混合使用。
於本發明中，於製作半導體元件的步驟中包括加熱製程，因此較佳的是無機離子交換體。
而且，關於離子交換體與所述高分子材料的混合比，例如自機械強度的觀點考慮，較佳的是將離子交換體設為10質量%以下，更佳的是將離子交換體設為5質量%以下，進一步更佳的是將離子交換體設為2.5質量%以下。另外，自抑制將配線基板與異向導電性接合構件接合時的遷移的觀點考慮，較佳的是將離子交換體設為0.01質量%以上。
<無機填充劑>
構成本發明的異向導電性接合構件的黏著層較佳的是含有無機填充劑。
作為所述無機填充劑，並無特別限制，可自公知者中適宜選擇，例如可列舉：高嶺土(kaolin)、硫酸鋇、鈦酸鋇、氧化矽粉、微粉狀氧化矽、氣相法二氧化矽、無定形二氧化矽、結晶性二氧化矽、熔融二氧化矽、球狀二氧化矽、滑石、黏土、碳酸鎂、碳酸鈣、氧化鋁、氫氧化鋁、雲母、氮化鋁、氧化鋯、氧化釔、碳化矽、氮化矽等。
於本發明中，自防止無機填充劑進入導電通路間而進一步提高導通可靠性的理由考慮，無機填充劑的平均粒徑較佳的是 大於各導電通路的間隔。
無機填充劑的平均粒徑較佳的是30nm~10μm，更佳的是80nm~1μm。
此處，平均粒徑是將利用雷射衍射．散射式粒徑測定裝置(日機裝(股)製造的微軌道(microtrack)MT3300)測定的一次粒徑設為平均粒徑。
<硬化劑>
構成本發明的異向導電性接合構件的黏著層亦可含有硬化劑。
於含有硬化劑的情況下，自抑制與成為連接對象的半導體晶片或配線基板的接合不良的觀點考慮，更佳的是並不使用在常溫下為固體的硬化劑而含有在常溫下為液體的硬化劑。
此處，所謂「在常溫下為固體」，是指在25℃下為固體，例如是指熔點為高於25℃的溫度的物質。
作為所述硬化劑，具體而言例如可列舉二胺基二苯基甲烷、二胺基二苯基碸等芳香族胺系硬化劑、三伸乙四胺、二苯基甲烷二胺(mencenediamine)等脂肪族胺系硬化劑、胺加合物、酮亞胺等改質胺系硬化劑、聚醯胺樹脂、苄基二甲基胺、2,4,6-三(二甲基胺基甲基)苯酚等三級或二級的胺系硬化劑、三氟化硼-胺錯合物、鋶鹽、胺醯亞胺、多胺鹽、4-甲基咪唑等咪唑系硬化劑、二氰二胺等二氰二胺系硬化劑、四甲基胍、硫脲加成胺、甲基六氫鄰苯二甲酸酐等酸酐系硬化劑、7,11-十八烷二烯-1,18-二碳醯肼等 醯肼系硬化劑、羧酸醯胺、多酚化合物、酚醛清漆樹脂、多硫醇、作為包含環氧樹脂與胺化合物的硬化劑的諾吧庫(Novacure)(商品名、旭化成化學(股))、UV硬化系硬化劑等，可自該些硬化劑中適宜選擇在25℃下為液體的硬化劑來使用。另外，硬化劑可單獨使用一種，亦可併用兩種以上。
而且，通常將二氰二胺系硬化劑或醯肼系硬化劑、三氟化硼-胺錯合物、鋶鹽、胺醯亞胺、多胺鹽那樣的可穩定地在室溫下儲存調配有硬化劑的黏著層且具有藉由熱或光、壓力等而急速硬化的能力者稱為潛在性硬化劑。本發明中，特別是於為了提高節拍時間(takt time)而於短時間的接合中使用的情況下，較佳的是使用潛在性硬化劑。
於本發明中，黏著層可於不損及其特性的範圍內廣泛地含有通常於半導體封裝的樹脂絕緣膜中所添加的分散劑、緩衝劑、黏度調整劑、聚合起始劑、聚合抑制劑、矽烷偶合劑、pH調整劑等各種添加劑。
<形狀>
所述黏著層的形狀並無特別限定，自追隨成為連接對象的半導體晶片或配線基板的表面形狀的觀點考慮，所述黏著層的厚度較佳的是50nm~1500nm，更佳的是250nm~1000nm。
此處，黏著層的厚度是指自絕緣性基材的表面(於圖1B中以符號2a或符號2b所表示的表面)起的垂直方向的高度，是指藉由電場發射型掃描型電子顯微鏡觀察異向導電性接合構件的剖 面並於10點處所測定的厚度的平均值。
而且，所述黏著層可包含兩層以上，而且，某一層與其他層的成分可不同。
作為此種黏著層的態樣，例如可適宜地列舉：如圖1D所示那樣，分別包含含有超過50質量%的所述抗氧化材料的抗氧化層43、以及含有超過50質量%的所述高分子材料的聚合物層44的態樣。
此處，所謂「含有超過50質量%的抗氧化材料」，是指構成抗氧化層的固體成分的總質量的超過50質量%為抗氧化材料，較佳的是含有60質量%~100質量%的抗氧化材料，更佳的是含有80質量%~100質量%。另外，較佳的是抗氧化層中並不含有高分子材料。
而且，所謂「含有超過50質量%的高分子材料」，是指構成聚合物層的固體成分的總質量的超過50質量%為高分子材料，較佳的是含有60質量%~100質量%的高分子材料，更佳的是含有70質量%~100質量%。另外，較佳的是聚合物層中並不含有抗氧化材料。
作為所述黏著層，於具有抗氧化層及聚合物層的情況下，自導通可靠性及絕緣可靠性變得更良好的理由考慮，較佳的是自靠近絕緣性基材的表面的一側起順次設置抗氧化層及聚合物層。
而且，抗氧化層的厚度較佳的是0.1nm~50nm。
而且，抗氧化層與聚合物層的合計的厚度、即、黏著層的厚 度如上述那樣，較佳的是50nm~1500nm，更佳的是250nm~1000nm。
所述抗氧化層的形成方法並無特別限定，例如可列舉將導電通路突出的絕緣性基材浸漬於使抗氧化材料溶解於溶媒中而成的溶液中的方法。
此時，溫度較佳的是低於溶媒的熔點，較佳的是高於室溫(23℃)，更佳的是高於40℃。
而且，溶媒只要為溶解抗氧化材料者，則並無特別限定，例如可使用水、醇、酮系、醚系、石油系等。
於本發明中，自保護異向導電性接合構件的導電通路的理由考慮，所述黏著層的厚度大於導電通路的突出部分的高度，較佳的是100μm以下，更佳的是100nm~10μm。
而且，於本發明中，自可使異向導電性接合構件與電極的連接電阻更小的理由考慮，所述導電通路的突出部分的高度與所述黏著層的厚度的差較佳的是1nm~99.95μm，更佳的是10nm~10μm。
[異向導電性接合構件的製造方法]
本發明的異向導電性接合構件的製造方法(以下亦形式上稱為「本發明的製造方法」)並無特別限定，例如可列舉包括如下步驟的製造方法等：導電通路形成步驟，使所述導電性材料存在於所述絕緣性基材上所設的貫通孔而形成所述導電通路；修整步驟，於導電通路形成步驟之後僅僅將所述絕緣性基材的表面的一 部分除去，使所述導電通路突出；以及黏著層形成步驟，於修整步驟之後於所述絕緣性基材的表面及所述導電通路的突出部分形成黏著層。
〔絕緣性基材的製作〕
所述絕緣性基材例如可直接使用具有貫通孔的玻璃基板(Through Glass Via；TGV)，但自將所述導電通路的開口直徑或突出部分的縱橫比設定為所述範圍的觀點考慮，較佳的是對閥金屬實施陽極氧化處理的方法。
作為所述陽極氧化處理，例如於所述絕緣性基材為鋁的陽極氧化皮膜的情況下，可藉由順次實施對鋁基板進行陽極氧化的陽極氧化處理，及於所述陽極氧化處理之後，對由於所述陽極氧化而產生的微孔的孔進行貫通化的貫通化處理而製作。
於本發明中，關於所述絕緣性基材的製作中所使用的鋁基板以及對鋁基板所實施的各處理步驟，可採用與日本專利特開2008-270158號公報的段落[0041]~段落[0121]中所記載者相同者。
〔導電通路形成步驟〕
所述導電通路形成步驟是使所述導電性材料存在於所述絕緣性基材上所設的所述貫通孔的步驟。
此處，使金屬存在於所述貫通孔的方法例如可列舉與日本專利特開2008-270158號公報的段落[0123]~段落[0126]及[圖4]中所記載的各方法(電解鍍敷法或無電鍍法)相同的方法。
而且，於電解鍍敷法或無電鍍法中，較佳的是預先設置金、鎳、銅等的電極層。該電極層的形成方法例如可列舉濺鍍等氣相處理；無電鍍等液相處理；組合有該些處理的處理等。
藉由所述金屬填充步驟可獲得形成導電通路的突出部分之前的異向導電性接合構件。
另一方面，所述導電通路形成步驟亦可為包括如下步驟的方法而代替日本專利特開2008-270158號公報中所記載的方法，所述步驟例如包括：陽極氧化處理步驟，對鋁基板的單側的表面(以下亦稱為「單面」)實施陽極氧化處理，於鋁基板的單面形成包含存在於厚度方向的微孔與存在於微孔的底部的障壁層的陽極氧化膜；障壁層除去步驟，於陽極氧化處理步驟之後將陽極氧化膜的障壁層除去；金屬填充步驟，於障壁層除去步驟之後實施電解鍍敷處理而於微孔的內部填充金屬；基板除去步驟，於金屬填充步驟之後將鋁基板除去，獲得金屬填充微細結構物。
<陽極氧化處理步驟>
所述陽極氧化步驟是藉由對所述鋁基板的單面實施陽極氧化處理，於所述鋁基板的單面形成包含存在於厚度方向的微孔與存在於微孔的底部的障壁層的陽極氧化膜的步驟。
本發明的製造方法中的陽極氧化處理可使用現有公知的方法，自提高微孔排列的有序性、擔保異向導電性的觀點考慮，較佳的是使用自我有序化(Self-Ordering)法或恆定電壓處理。
此處，關於陽極氧化處理的自我有序化法或恆定電壓處理， 可實施與日本專利特開2008-270158號公報的段落[0056]~段落[0108]及[圖3]中所記載的各處理同樣的處理。
<障壁層除去步驟>
所述障壁層除去步驟是於所述陽極氧化處理步驟之後，將所述陽極氧化膜的障壁層除去的步驟。藉由除去障壁層，變得經由微孔而使鋁基板的一部分露出。
除去障壁層的方法並無特別限定，例如可列舉：以比所述陽極氧化處理步驟的所述陽極氧化處理的電位更低的電位使障壁層進行電化學溶解的方法(以下亦稱為「電解除去處理」)；藉由蝕刻將障壁層除去的方法(以下亦稱為「蝕刻除去處理」)；組合有該些方法的方法(特別是於實施電解除去處理之後，藉由蝕刻除去處理將殘存的障壁層除去的方法)等。
<電解除去處理>
所述電解除去處理若為以比所述陽極氧化處理步驟的所述陽極氧化處理的電位(電解電位)更低的電位而實施的電解處理，則並無特別限定。
於本發明中，所述電解溶解處理例如可藉由於所述陽極氧化處理步驟結束時使電解電位降低，而與所述陽極氧化處理連續地實施。
關於電解電位以外的條件，所述電解除去處理可採用與所述現有公知的陽極氧化處理同樣的電解液及處理條件。
特別是如上所述那樣連續實施所述電解除去處理與所述陽極 氧化處理的情況下，較佳的是使用同樣的電解液而進行處理。
(電解電位)
所述電解除去處理的電解電位較佳的是連續性或階段性(階梯狀)地下降為比所述陽極氧化處理中的電解電位更低的電位。
此處，作為使電解電位階段性下降時的降低幅度(階梯寬度)，自障壁層的耐電壓的觀點考慮，較佳的是10V以下，更佳的是5V以下，進一步更佳的是2V以下。
而且，自生產性等觀點考慮，使電解電位連續性或階段性下降時的電壓下降速度均較佳的是1V/sec以下，更佳的是0.5V/sec以下，進一步更佳的是0.2V/sec以下。
<蝕刻除去處理>
所述蝕刻除去處理並無特別限定，可為使用酸水溶液或鹼性水溶液而進行溶解的化學性蝕刻處理，亦可為乾式蝕刻處理。
(化學蝕刻處理)
利用化學蝕刻處理除去障壁層例如可藉由如下方法而選擇性地僅僅溶解障壁層：使所述陽極氧化處理步驟後的結構物浸漬於酸水溶液或鹼性水溶液中，於微孔的內部填充酸水溶液或鹼性水溶液之後，使pH緩衝液與陽極氧化膜的微孔的開口部側的表面接觸的方法等。
此處，於使用酸水溶液的情況下，較佳的是使用硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液。而且，酸水溶液的濃度較佳的是1質量%~10質量%。酸水溶液的溫度較佳 的是15℃~80℃，更佳的是20℃~60℃，進一步更佳的是30℃~50℃。
另一方面，於使用鹼性水溶液的情況下，較佳的是使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰所組成的群組的至少一種鹼的水溶液。而且，鹼性水溶液的濃度較佳的是0.1質量%~5質量%。鹼性水溶液的溫度較佳的是10℃~60℃，更佳的是15℃~45℃，進一步更佳的是20℃~35℃。另外，於鹼性水溶液中亦可含有鋅或其他金屬。
具體而言，例如可適宜使用50g/L、40℃的磷酸水溶液，0.5g/L、30℃的氫氧化鈉水溶液，0.5g/L、30℃的氫氧化鉀水溶液等。
另外，pH緩衝液可適宜使用與所述酸水溶液或鹼性水溶液對應的緩衝液。
而且，於酸水溶液或鹼性水溶液中的浸漬時間較佳的是8分鐘~120分鐘，更佳的是10分鐘~90分鐘，進一步更佳的是15分鐘~60分鐘。
(乾式蝕刻處理)
乾式蝕刻處理例如較佳的是使用Cl2/Ar混合氣體等氣體種類。
<金屬填充步驟>
所述金屬填充步驟是於所述障壁層除去步驟之後，實施電解鍍敷處理而將金屬填充至陽極氧化膜的微孔的內部的步驟，例如可列舉與日本專利特開2008-270158號公報的段落[0123]~段落 [0126]及[圖4]中所記載的各方法同樣的方法(電解鍍敷法或無電鍍法)。
另外，於電解鍍敷法或無電鍍法中，可將於所述障壁層除去步驟之後經由微孔而露出的鋁基板作為電極而利用。
<基板除去步驟>
所述基板除去步驟是於所述金屬填充步驟之後將鋁基板除去，獲得金屬填充微細結構物的步驟。
作為除去鋁基板的方法，例如可列舉使用處理液，並不溶解在所述金屬填充步驟中填充至微孔的內部的金屬及作為絕緣性基材的陽極氧化膜，而僅僅溶解鋁基板的方法等。
所述處理液例如可列舉氯化汞、溴/甲醇混合物、溴/乙醇混合物、王水、鹽酸/氯化銅混合物等的水溶液等，其中較佳的是鹽酸/氯化銅混合物。
而且，所述處理液的濃度較佳的是0.01mol/L~10mol/L，更佳的是0.05mol/L~5mol/L。
而且，處理溫度較佳的是-10℃~80℃，更佳的是0℃~60℃。
〔修整步驟〕
所述修整步驟是僅僅除去所述導電通路形成步驟後的異向導電性接合構件表面的絕緣性基材的一部分，使導電通路突出的步驟。
此處，修整處理若為並不溶解構成導電通路的金屬的條件，則並無特別限定，例如於使用酸水溶液的情況下，較佳的是使用 硫酸、磷酸、硝酸、鹽酸等無機酸或該些的混合物的水溶液。其中，不含鉻酸的水溶液於安全性優異的方面較佳。酸水溶液的濃度較佳的是1質量%~10質量%。酸水溶液的溫度較佳的是25℃~60℃。
另一方面，於使用鹼性水溶液的情況下，較佳的是使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰所組成的群組的至少一種鹼的水溶液。鹼性水溶液的濃度較佳的是0.1質量%~5質量%。鹼性水溶液的溫度較佳的是20℃~50℃。
具體而言，例如可適宜使用50g/L、40℃的磷酸水溶液，0.5g/L、30℃的氫氧化鈉水溶液或0.5g/L、30℃的氫氧化鉀水溶液。
於酸水溶液或鹼性水溶液中的浸漬時間較佳的是8分鐘~120分鐘，更佳的是10分鐘~90分鐘，進一步更佳的是15分鐘~60分鐘。此處，浸漬時間於反覆進行短時間的浸漬處理(修整處理)的情況下，是指各浸漬時間的合計。另外，於各浸漬處理之間亦可實施清洗處理。
於本發明的製造方法中，於修整步驟中嚴密地控制導電通路的突出部分的高度的情況下，較佳的是於所述導電通路形成步驟之後將絕緣性基材與導電通路的端部加工成為同一平面狀之後，將絕緣性基材選擇性除去(修整)。
此處，加工為同一平面狀的方法例如可列舉物理性研磨(例如游離研磨粒研磨、背面研磨、平刨等)、電化學研磨、組合有該些的研磨等。
而且，於本發明的製造方法中，於所述導電通路形成步驟或修整步驟之後，可以減輕隨著金屬的填充而產生的導電通路內的應變為目的而實施加熱處理。
作為加熱處理，自抑制金屬氧化的觀點考慮，較佳的是於還原性環境下實施，具體而言，較佳的是於氧濃度為20Pa以下進行，更佳的是於真空下進行。此處，所謂真空，是指氣體密度或氣壓比大氣更低的空間的狀態。
而且，較佳的是以矯正為目的而一面對材料進行加壓一面進行加熱處理。
〔黏著層形成步驟〕
所述黏著層形成步驟是於所述修整步驟之後，於所述絕緣性基材的表面及所述導電通路的突出部分形成黏著層的步驟。
此處，形成黏著層的方法例如可列舉將含有所述抗氧化材料、高分子材料、溶媒(例如甲基乙基酮等)等的樹脂組成物塗佈於所述絕緣性基材的表面及所述導電通路的突出部分，使其乾燥，視需要進行煅燒的方法等。
所述樹脂組成物的塗佈方法並無特別限定，例如可使用凹版印刷塗佈法、反塗法、模塗法、刮刀塗佈法、輥塗法、氣刀塗佈法、絲網塗佈法、棒式塗佈法、簾幕式塗佈法等現有公知的塗佈方法。
而且，塗佈後的乾燥方法並無特別限定，例如可列舉在大氣壓下、在0℃~100℃的溫度下進行幾秒~幾十分鐘加熱的處理， 或在減壓下、0℃~80℃的溫度下進行十幾分鐘~幾小時加熱的處理等。
而且，乾燥後的煅燒方法因所使用的高分子材料而異，故並無特別限定，於使用聚醯亞胺樹脂的情況下，例如可列舉在160℃~240℃的溫度下進行2分鐘~1小時加熱的處理等；於使用環氧樹脂的情況下，例如可列舉在30℃~80℃的溫度下進行2分鐘~60分鐘加熱的處理等。
於本發明的製造方法中，所述各步驟可單片式地進行各步驟，亦可將鋁線圈作為原坯而藉由腹板(web)進行連續處理。
而且，於進行連續處理的情況下，較佳的是於各步驟之間設置適當的清洗步驟、乾燥步驟。
[半導體元件]
以下，關於本發明的半導體元件及其製造方法而加以詳細說明。
本發明的半導體元件為積層有所述本發明的異向導電性接合構件、配線基板的元件，所述配線基板經由電極而與異向導電性接合構件所具有的導電通路電性連接。
本發明的半導體元件較佳的是如後述半導體元件的製造方法中所記載那樣，於將配線基板中的電極與本發明的異向導電性接合構件正式接合之後使黏著層硬化。
本發明的半導體元件的製造方法為製作如下半導體元件的半導體元件的製造方法，所述半導體元件具備所述本發明的異 向導電性接合構件、以及包含多個電極的配向基板。
而且，本發明的半導體元件的製造方法順次包括：暫時接合製程，藉由異向導電性接合構件所具有的黏著層而將異向導電性接合構件與配線基板接著；正式接合製程，將異向導電性接合構件所具有的導電通路與配線基板所具有的電極電性接合；以及黏著層硬化製程，使異向導電性接合構件所具有的黏著層硬化。
其次，關於本發明的半導體元件的製造方法及結構使用圖2A~圖2F及圖3A~圖3F加以說明。
如圖2A及圖2B所示，藉由接著劑14將固定於暫時支撐體13的異向導電性接合構件(符號2：絕緣性基材、符號3：導電通路、符號4：黏著層)的黏著層4與設於配線基板11的電極12暫時接合。
於將異向導電性接合構件與配線基板暫時接合之後，如圖2C所示，連同接著劑14一同剝離暫時支撐體13，其後，如圖2D所示，將設於半導體晶片15的電極16與異向導電性接合構件的黏著層4暫時接合。
於藉由圖2A~圖2D所示的暫時接合製程製作暫時接合有半導體晶片、異向導電性接合構件及配線基板的積層體之後，如圖2E所示，以自箭頭方向施加規定的壓力的條件將暫時接合的半導體晶片、異向導電性接合構件及配線基板正式接合。
於正式接合之後，如圖2F所示，使異向導電性接合構件的黏著層4硬化，藉此可製作半導體元件20。
而且，如圖3A及圖3B所示，藉由接著劑14將固定於暫時支撐體13的異向導電性接合構件(符號2：絕緣性基材、符號3：導電通路、符號4：黏著層)的黏著層4與設於半導體晶片15的電極16暫時接合。
於將異向導電性接合構件與半導體晶片暫時接合之後，如圖3C所示，將暫時接合的異向導電性接合構件與半導體晶片的積層體自暫時支撐體13上的接著劑14剝離，其後，如圖3D所示，將設於配線基板11的電極12與異向導電性接合構件的黏著層4暫時接合。
於藉由圖3A~圖3D所示的暫時接合製程製作暫時接合有半導體晶片、異向導電性接合構件及配線基板的積層體之後，如圖3E所示，以自箭頭方向施加規定壓力的條件將暫時接合的半導體晶片、異向導電性接合構件及配線基板正式接合。
於正式接合之後，如圖3F所示，使異向導電性接合構件的黏著層4硬化，藉此可製作半導體元件30。
〔暫時接合製程〕
於本發明中，較佳的是藉由晶圓上晶片(Chip On Wafer，CoW)製程進行暫時接合製程。對半導體晶圓與半導體晶片晶圓進行檢查以預先得知良品晶片與不良晶片(KGD：Known Good Die)，並且僅僅將半導體晶片晶圓的良品晶片接合於半導體晶圓中的良品部分，藉此可降低損失。另外，於暫時接合時，若暫時接合強度弱，則直至正式接合前的步驟(搬送步驟等)中會產生 位置偏移，因此暫時接合強度重要。
而且，於本發明中，暫時接合製程中的溫度條件並無特別限定，較佳的是0℃~300℃，更佳的是10℃~200℃，特佳的是常溫(23℃)~100℃。
同樣地，暫時接合製程中的加壓條件並無特別限定，較佳的是10MPa以下，更佳的是5MPa以下，特佳的是1MPa以下。
〔正式接合製程〕
於本發明中，正式接合製程中的溫度條件並無特別限定，較佳的是高於暫時接合製程的溫度的溫度，具體而言，更佳的是150℃~350℃，特佳的是200℃~300℃。
而且，正式接合製程中的加壓條件並無特別限定，較佳的是30MPa以下，更佳的是0.1MPa~20MPa。
而且，正式接合製程的時間並無特別限定，較佳的是1秒~60分鐘，更佳的是5秒~10分鐘。
藉由在所述條件下進行正式接合製程，覆蓋異向導電性接合構件的導電通路的突出部的黏著層於配線基板或半導體晶片的電極間流動，變得難以殘存於接合部。
另外，正式接合製程可針對每一晶片進行，自可降低節拍時間的觀點考慮，較佳的是總括對晶圓進行。
〔黏著層硬化製程〕
於本發明中，黏著層硬化製程中的溫度條件並無特別限定，較佳的是正式接合製程的溫度以上的溫度，具體而言，更佳的是 180℃~400℃，特佳的是200℃~300℃。
而且，黏著層硬化製程的時間並無特別限定，自使黏著層的硬化充分地進行的觀點考慮，較佳的是120分鐘以上。
另外，黏著層硬化製程可為所述正式接合製程所兼具的態樣，亦可於正式接合製程之後直接進行。另外，黏著層硬化製程與正式接合製程同樣地，可針對每一晶片進行，自可降低節拍時間的觀點考慮，較佳的是總括對晶圓進行。
〔任意的製程〕
自防止電極的氧化並進一步提高導通可靠性的理由考慮，本發明的半導體元件的製造方法較佳的是於暫時接合製程之前包括利用絕緣性樹脂對配線基板所具有的多個電極間進行填充的樹脂填充製程。
自同樣的理由考慮，本發明的半導體元件的製造方法較佳的是於黏著層硬化製程之後包括於異向導電性接合構件與配線基板之間填充底部填充材的底部填充材填充製程。
其次，關於所述暫時接合製程、正式接合製程及黏著層硬化製程等，使用圖4A~圖4F、圖5A~圖5D及圖6A~圖6C與現有例進行比較而加以說明。
如圖4A及圖4B所示，將異向導電性接合構件(符號2：絕緣性基材、符號3：導電通路、符號4：黏著層)的黏著層4與設於配線基板11的電極12暫時接合。
於將異向導電性接合構件與配線基板暫時接合後，如圖4C 所示，將設於其他配線基板11的電極12與異向導電性接合構件的黏著層4暫時接合。
於藉由圖4A~圖4C所示的暫時接合製程製作暫時接合有配線基板、異向導電性接合構件及配線基板的積層體之後，如圖4D所示，以自箭頭方向施加規定的壓力的條件將暫時接合的配線基板、異向導電性接合構件及配線基板正式接合。
於正式接合後，如圖4E所示，使異向導電性接合構件的黏著層4硬化，藉此可製作具有經硬化的黏著層4a的多層配線基板40。
而且，如圖4F所示，於用以說明本發明的異向導電性接合構件的接合製程的示意性剖面圖中，於將黏著層硬化後，可製作填充有底部填充劑10的多層配線基板40。
另一方面，於圖5A~圖5D所示的比較接合製程中，藉由與圖4A~圖4C相同的方法關於暫時接合的配線基板、異向導電性接合構件及配線基板的積層體，如圖5D所示，於正式接合之前使黏著層硬化。
於此種比較接合製程中，如圖5D所示，配線基板的電極12與異向導電性接合構件的導電通路3並不接合，因此並不導通。
而且，於圖6A~圖6C所示的態樣中，是使用導電通路3的自絕緣性基材2突出的部分亦自黏著層5突出的異向導電性接合構件的態樣。
於使用此種異向導電性接合構件的情況下，即便於經過與本 發明同樣的暫時接合製程、正式接合製程及黏著層硬化製程時，如圖6C的放大圖所示，於接合部與接合部周圍的導電通路3的突出部分之間(符號：3c)亦容易引起金屬的遷移，成為導通可靠性差的結果。另外，符號5a表示將黏著層5硬化所得的層。
[半導體封裝]
本發明的半導體封裝為使用本發明的半導體元件的半導體封裝，例如可列舉於1塊配線基板上積層有本發明的異向導電性接合構件與多個半導體晶片而成者、或積層有圖4E或圖4F所示的多層配線基板40、本發明的異向導電性接合構件以及半導體晶片而成者等。
而且，作為藉由本發明的異向導電性接合構件接合的半導體晶片，可列舉記憶體、影像感測器、邏輯、功率半導體等。
而且，作為半導體封裝，可列舉微機電系統(Micro Electro Mechanical Systems，MEMS)、現場可程式閘陣列(field-programmable gate array，FPGA)、通信模組等，亦可應用於實現將該些組合而成的物聯網(Internet of Things，IoT)的封裝。
[實施例]
以下表示實施例而對本發明加以具體的說明。但本發明並不限定於該些實施例。
〔實施例1-1及實施例1-2〕
於市售的感光性玻璃基板(商品名；豪雅(HOYA)股份有 限公司製造的PEG3；5吋見方、板厚為0.65mm)上密著光罩而照射紫外線。另外，照射條件是波長為320nm、曝光量為550mJ/cm2。而且，遮罩圖案使用以300μm的間距於縱橫方向上排列合計90000個直徑為1μm的圓形圖案的遮罩圖案。
於照射紫外線後，於加熱爐內、550℃下實施1小時的熱處理。
其後，使用包含#1000的Al2O3的研磨粒，藉由雙面平面磨削盤(Surface grinding machines)而對感光性玻璃基板的表面及背面進行磨削，進一步使用氧化鈰研磨粒，且使用雙面研磨機而進行終飾研磨(finish polishing)。終飾研磨後的感光性玻璃基板的板厚為0.3mm，表面及背面合併的切削裕度為0.35mm。
其次，以膜厚成為2μm的方式塗佈後述的感光性的聚醯亞胺樹脂或環氧樹脂組成物，使用與所述相同的遮罩圖案而以圓形圖案的位置與所述重合的方式進行曝光顯影。
其後，藉由在7vol%的氫氟酸水溶液中加入硫酸而成的混酸(硫酸濃度：20wt%)蝕刻液來將感光性玻璃曝光部分溶解除去。
其次，於玻璃基板的其中一個表面上密著銅電極，將該銅電極作為陰極，將鉑作為正極而進行電解鍍敷。
於將硫酸銅/硫酸/鹽酸=200/50/15(g/L)的混合溶液保持為25℃的狀態下而作為電解液使用，藉由實施恆定電壓脈衝電解而製造於貫通孔中填充有銅的結構物(異向導電性接合構件前驅物)。
此處，恆定電壓脈衝電解是使用山本鍍金試驗器股份有限公 司製造的鍍敷裝置，且使用北斗電工股份有限公司製造的電源(HZ-3000)，於鍍敷液中進行循環伏安法而確認析出電位後，將密著於玻璃上的銅電極的電位設定為-2V而進行。而且，恆定電壓脈衝電解的脈衝波形為矩形波。具體而言，以電解的總處理時間成為300秒的方式，於各電解處理之間設置40秒的休止時間而實施5次的每1次電解時間為60秒的電解處理。
若藉由電場發射型掃描電子顯微鏡(Field Emission Scanning Electron Microscope：FE-SEM)觀察填充銅之後的表面，則成為自非曝光部分的樹脂層的表面溢出一部分的形態。
(聚醯亞胺樹脂)
聚醯亞胺樹脂可使用感光性聚醯亞胺樹脂(鹼性顯影正型感光性聚醯亞胺：PIMEL AM-200系列、旭化成電子材料股份有限公司製造)。
(環氧樹脂組成物)
使10份作為低環氧當量環氧樹脂的環氧當量為250g/當量的雙酚A型環氧樹脂、90份作為高環氧當量環氧樹脂的環氧當量為8690g/當量的雙酚F型苯氧樹脂、9份作為光酸產生劑的4,4-雙[二(β-羥基乙氧基)苯基亞磺醯基]苯基硫醚-雙(六氟銻酸鹽)溶解於二噁烷中，製備固體成分濃度為50%的感光性環氧樹脂接著劑組成物。
其後，將樹脂層加熱至80℃，藉由與所述同樣的方法而對表面進行研磨後，利用以下所示的方法形成黏著層而製作改變 了黏著層的種類的異向導電性接合構件。
<聚醯亞胺樹脂A>
製備下述組成的塗佈液後，藉由孔徑為0.2μm的聚丙烯製過濾器進行過濾。
對該塗佈液調配抗氧化材料A〔苯并三唑、調配量(相對於黏著層的固體成分的量)：0.01質量%〕與抗遷移材料A(東亞合成股份有限公司、商品名依古仔「IXE-100」中值徑1μm、陽離子交換、耐熱溫度550℃)，製備樹脂形成溶液。
其次，將過濾後的塗佈液塗佈於導電通路突出的絕緣性基材的表面而使其乾燥並成膜而形成黏著層。另外，黏著層的厚度可藉由以成為下述表一所示的值的方式在下述配方的塗佈液中進一步追加添加溶媒(MEK)而調整。
Figure 106104817-A0305-02-0046-1
[化1]
Figure 106104817-A0305-02-0047-2
<環氧樹脂C>
將如下所示的成分以如下所示的比例溶解於甲基乙基酮中，製備固體成分濃度成為23.6重量%~60.6重量%的樹脂層塗佈液。
將該塗佈液塗佈於導電通路突出的絕緣性基材的表面而使其乾燥並成膜而形成黏著層。
另外，黏著層的厚度可藉由以成為下述表一所示的值的方式在下述配方的塗佈液中進一步追加添加溶媒(MEK)而調整。
而且，為了避免黏著層的表面固化，於減壓度-400mmH2O的減壓下將溫度設定為50℃而進行塗佈後的乾燥。
<塗佈液組成>
．彈性體：以丙烯酸丁酯-丙烯腈為主成分的丙烯酸酯系聚合物(商品名：SG-28GM、長瀨精細化工(Nagase ChemteX)股份有限公司製造) 5質量份
．環氧樹脂1：jER(註冊商標)828(三菱化學股份有限公司製造) 33質量份
．環氧樹脂2：jER(註冊商標)1004(三菱化學股份有限公司製造) 11質量份
．酚樹脂：米萊庫斯(MILEX)XLC-4L(三井化學股份有限 公司製造) 44質量份
．有機酸：鄰茴香酸(o-anisic acid、東京化成工業股份有限公司製造) 0.5質量份
．抗氧化材料A：苯并三唑：0.01質量%(相對於黏著層的固體成分的量)
．抗遷移材料A：商品名依古仔「IXE-100」(中值徑1μm、陽離子交換、耐熱溫度550℃、東亞合成股份有限公司) 2.5質量%
．硬化劑(液體)：1-氰基乙基-2-乙基-4-甲基咪唑(2E4MZ-CN、四國化成工業股份有限公司製造) 0.5質量%
藉由電場發射型掃描電子顯微鏡(FE-SEM)觀察所製作的異向導電性接合構件。
其結果，如下述表一所示那樣，確認到導電通路的突出部分的高度為950nm，導電通路的突出部分的直徑為1000nm，縱橫比(突出部分的高度/突出部分的直徑)為0.95，導電通路的間隔為800nm，黏著層的厚度為1000nm。
〔實施例2、實施例3-1~實施例3-12、實施例4-1及實施例4-2〕
(1)鋁基板的製作
使用含有0.06質量%的Si、0.30質量%的Fe、0.005質量%的Cu、0.001質量%的Mn、0.001質量%的Mg、0.001質量%的Zn、0.03質量%的Ti，剩餘部分為Al與不可避免的雜質的鋁合金 而製備熔融金屬，進行熔融金屬處理及過濾，且藉由DC鑄造法而製作厚度為500mm、寬度為1200mm的鑄塊。
其次，藉由面削機以平均10mm的厚度削取表面後，於550℃下進行約5小時的均熱保持，將溫度降低為400℃，使用熱軋機而製成厚度為2.7mm的壓延板。
進一步使用連續退火機於500℃下進行熱處理後，藉由冷軋而終飾為厚度1.0mm，獲得JIS 1050材的鋁基板。
使該鋁基板成為寬1030mm後，實施以下所示的各處理。
(2)電解研磨處理
對於所述鋁基板，使用以下組成的電解研磨液，於電壓為25V、液體溫度為65℃、液體流速為3.0m/min的條件下實施電解研磨處理。
陰極為碳電極，電源使用GP0110-30R(高砂製作所股份有限公司製造)。而且，電解液的流速使用渦式流動監視器FLM22-10PCW(亞速旺(As One)股份有限公司製造)而進行測量。
(電解研磨液組成)
．85質量%的磷酸(和光純藥工業股份有限公司製造的試劑)
Figure 106104817-A0305-02-0049-3
(3)陽極氧化處理步驟
其次，依照日本專利特開2007-204802號公報中所記載的順序，對電解研磨處理後的鋁基板實施利用自我有序化法的陽極氧化處理。
對電解研磨處理後的鋁基板，藉由0.50mol/L草酸的電解液，於電壓為40V、液體溫度為16℃、液體流速為3.0m/min的條件下，實施5小時的預陽極氧化處理。
其後，實施將預陽極氧化處理後的鋁基板在0.2mol/L鉻酸酐、0.6mol/L磷酸的混合水溶液(液溫：50℃)中浸漬12小時的脫膜處理。
其後，藉由0.50mol/L草酸的電解液，於電壓為40V、液體溫度為16℃、液體流速為3.0m/min的條件下實施10小時的再陽極氧化處理，獲得膜厚為80μm的陽極氧化膜。
另外，預陽極氧化處理及再陽極氧化處理均將陰極設為不鏽鋼電極，電源使用GP0110-30R(高砂製作所股份有限公司製造)。而且，冷卻裝置使用尼歐庫(NeoCool)BD36(大和科學股份有限公司製造)，攪拌加溫裝置使用對攪拌器(pair stirrer)PS-100(EYELA東京理化器械股份有限公司製造)。進而，電解液的流速是使用渦式流動監視器FLM22-10PCW(亞速旺(As One)股份有限公司製造)而進行測量。
(4)障壁層除去步驟
其次，藉由與所述陽極氧化處理同樣的處理液及處理條件， 一面使電壓自40V連續地以電壓降低速度為0.2V/sec降低至0V，一面實施電解處理(電解除去處理)。
其後，實施於5質量%磷酸中、30℃下浸漬30分鐘的蝕刻處理(蝕刻除去處理)，將處於陽極氧化膜的微孔的底部的障壁層除去，經由微孔而使鋁露出。
此處，障壁層除去步驟後的陽極氧化膜上所存在的微孔的平均開口直徑為60nm。另外，平均開口直徑是藉由FE-SEM而拍攝表面相片(倍率為50000倍)，算出為50點測定的平均值。
而且，障壁層除去步驟後的陽極氧化膜的平均厚度為80μm。另外，平均厚度是藉由聚焦離子束(Focused Ion Beam：FIB)而相對於厚度方向對陽極氧化膜進行切削加工，藉由FE-SEM對其剖面拍攝表面相片(倍率為50000倍)，算出為10點測定的平均值。
而且，陽極氧化膜所存在的微孔的密度約為1億個/mm2。另外，微孔的密度是藉由日本專利特開2008-270158號公報的段落[0168]及段落[0169]中所記載的方法而測定、算出。
而且，陽極氧化膜所存在的微孔的有序化度為92%。另外，規則化度是藉由FE-SEM拍攝表面相片(倍率為20000倍)，並藉由日本專利特開2008-270158號公報的段落[0024]~段落[0027]中所記載的方法而測定、算出。
(5)金屬填充步驟(電解鍍敷處理)
其次，將鋁基板作為陰極，將鉑作為正極而實施電解鍍敷處 理。
具體而言，使用以下所示的組成的銅鍍敷液，實施恆定電流電解，藉此製作於微孔的內部填充有銅的金屬填充微細結構物。
此處，恆定電流電解是使用山本鍍金試驗器股份有限公司製造的鍍敷裝置，且使用北斗電工股份有限公司製造的電源(HZ-3000)，於鍍敷液中進行循環伏安法而確認析出電位後，於以下所示的條件下實施處理。
(銅鍍敷液組成及條件)
．硫酸銅 100g/L
．硫酸 50g/L
．鹽酸 15g/L
．溫度 25℃
．電流密度 10A/dm2
藉由FE-SEM觀察於微孔填充金屬後的陽極氧化膜的表面，從而觀察1000個微孔中的由於金屬而封孔的有無，算出封孔率(封孔微孔的個數/1000個)，結果是96%。
而且，對於厚度方向而藉由FIB對於微孔填充金屬後的陽極氧化膜進行切削加工，藉由FE-SEM對其剖面拍攝表面相片(倍率為50000倍)，確認微孔的內部，結果可知於封孔的微孔中，其內部被金屬完全填充。
(6)基板除去步驟
其次，藉由於20質量%的氯化汞水溶液(升汞)中、20℃下 浸漬3小時而將鋁基板溶解除去，由此製作金屬填充微細結構物。
(7)修整步驟
其次，將金屬填充微細結構物浸漬於氫氧化鈉水溶液(濃度：5質量%、液體溫度：20℃)中，以成為下述表一中所示的突出部分的高度的方式而變更浸漬時間，選擇性溶解鋁的陽極氧化膜(下述表1中表示為「AAO」)的表面，製作使作為導電通路的銅的圓柱突出的結構物。
其次，進行水洗、乾燥後，藉由電場發射型掃描電子顯微鏡(FE-SEM)觀察所製作的結構物，測定導電通路的突出部分的高度、導電通路的突出部分的直徑、縱橫比(突出部分的高度/突出部分的直徑)、導電通路的間隔。將該些結果表示於下述表一中。
(8)黏著層形成步驟
藉由以下所示的方法而於修整步驟後的結構物上形成黏著層，製作改變了黏著層的種類的異向導電性接合構件。
<聚醯亞胺樹脂A>
關於聚醯亞胺樹脂A，藉由與實施例1-1及實施例1-2(以下，亦簡稱為「實施例1」)同樣的方法來形成黏著層。
<環氧樹脂C>
將如下所示的成分以如下所示的比例溶解於甲基乙基酮中，製備固體成分濃度成為23.6重量%~60.6重量%的樹脂層塗佈液。
將該塗佈液塗佈於導電通路突出的絕緣性基材的表面而使其乾燥並成膜而形成黏著層。
另外，黏著層的厚度可藉由以成為下述表一所示的值的方式在下述配方的塗佈液中進一步追加添加溶媒(MEK)而調整。
而且，為了避免黏著層的表面固化，於減壓度-400mmH2O的減壓下將溫度設定為50℃而進行塗佈後的乾燥。
<塗佈液組成>
．彈性體：以丙烯酸丁酯-丙烯腈為主成分的丙烯酸酯系聚合物(商品名：SG-28GM、長瀨精細化工(Nagase ChemteX)股份有限公司製造) 5質量份
．環氧樹脂1：jER(註冊商標)828(三菱化學股份有限公司製造) 33質量份
．環氧樹脂2：jER(註冊商標)1004(三菱化學股份有限公司製造) 11質量份
．酚樹脂：米萊庫斯(MILEX)XLC-4L(三井化學股份有限公司製造) 44質量份
．有機酸：鄰茴香酸(o-anisic acid、東京化成工業股份有限公司製造) 0.5質量份
．抗氧化材料：參照下述
．抗遷移材料：參照下述
．無機填充劑：參照下述
．硬化劑：參照下述
(抗氧化材料)
關於抗氧化材料，調配0.01質量%(相對於黏著層的固體成 分的量)下述表一中所示的以下的抗氧化材料。
．抗氧化材料A：苯并三唑
．抗氧化材料B：甲苯基三唑
．抗氧化材料C：2-巰基苯并噻唑
．抗氧化材料D：酚系抗氧化劑易璐諾斯(Irganox)1010
．抗氧化材料E：硫系抗氧化劑蘇米萊澤(Sumilizer)TP-D
(抗遷移材料)
關於抗遷移材料，調配2.5質量%的下述表一中所示的以下的抗遷移材料。另外，下述表一中，表述為「-」的例子表示並未調配抗遷移材料的例子。
．抗遷移材料A：東亞合成股份有限公司、商品名依古仔「IXE-100」中值徑1μm、陽離子交換、耐熱溫度550℃
．抗遷移材料B：東亞合成股份有限公司、商品名依古仔「IXE-600」中值徑1μm、兩離子交換、耐熱溫度400℃
(無機填充劑)
關於無機填充劑，調配55質量%的下述表一中所示的以下的無機填充劑A。另外，下述表一中，表述為「-」的例子表示並未調配無機填充劑的例子。
．無機填充劑A：氮化鋁奈米粒子、平均粒徑100nm、西格瑪奧德里奇(Sigma-Aldrich)公司製造
(硬化劑)
關於硬化劑，調配0.5質量%的下述表一中所示的以下的硬化 劑。另外，下述表一中，表述為「-」的例子表示並未調配硬化劑的例子。
．液體：1-氰基乙基-2-乙基-4-甲基咪唑(2E4MZ-CN、四國化成工業股份有限公司製造)
．固體：咪唑觸媒(2PHZ-PW、四國化成工業股份有限公司製造)
〔實施例5〕
以黏著層的厚度成為下述表一所示的值的方式進行調整，除此以外藉由與實施例3-1~實施例3-12(以下，亦簡稱為「實施例3」)同樣的方法而製作異向導電性接合構件。
〔實施例6〕
利用以下的方法形成具有抗氧化層及聚合物層的黏著層，除此以外藉由與實施例3同樣的方法而製作異向導電性接合構件。另外，下述表一中，於實施例6的厚度等的項目中，記載為「5/545」等的表述為記載相當於抗氧化層及聚合物層的各項目的值的表述。
<抗氧化層的形成>
製備於水溶媒中溶解1質量%的作為抗氧化材料的苯并三唑而成的溶液。
將該溶液加溫至50℃後，使導電通路突出的絕緣性基材浸漬10分鐘並使其乾燥，藉此，如圖1D所示，形成厚度5nm的抗氧化層43。
<聚合物層的形成>
除了並不含有抗氧化材料以外，利用與使用環氧樹脂C的黏著層相同的方法並如圖1D所示，形成厚度545nm的聚合物層44。
〔實施例7〕
利用以下的方法形成黏著層，除此以外藉由與實施例3同樣的方法而製作異向導電性接合構件。另外，下述表一中，於實施例7的厚度等的項目中，記載為「15/535」等的表述為記載相當於第1黏著層及第2黏著層的各項目的值的表述。
<第1黏著層的形成>
製備將含有環氧樹脂C的樹脂層塗佈液的抗氧化材料A(苯并三唑)的調配量(相對於黏著層的固體成分的量)變更為1質量%的塗佈液。
使用該塗佈液，如圖1C所示，以厚度成為15nm的方式形成第1黏著層41。
<第2黏著層的形成>
製備並未調配含有環氧樹脂C的樹脂層塗佈液的抗氧化材料A(苯并三唑)的塗佈液。
使用該塗佈液，如圖1C所示，於第1黏著層41的表面形成並不含有抗氧化材料的第2黏著層42(厚度：535nm)，並使黏著層的整體的膜厚成為550nm。
〔比較例1〕
以黏著層的厚度成為下述表一所示的值的方式進行調整，並 不調配抗氧化材料及抗遷移材料並將樹脂、無機填充劑及硬化劑變更為下述表一中所示的以下者，除此以外藉由與實施例3相同的方法製作異向導電性接合構件。
．聚醯亞胺樹脂B：參照下述
．無機填充劑B：氧化鋁、平均粒徑13nm、西格瑪奧德里奇(Sigma-Aldrich)公司製造
．固體：咪唑觸媒(2PHZ-PW、四國化成工業股份有限公司製造)
<聚醯亞胺樹脂B>
作為以γ-丁內酯為溶媒的聚醯胺酸酯溶液(包含二甲基亞碸、三烷氧基醯胺基羧基矽烷、肟衍生物)的市售品，使用LTC9320(富士軟片電子材料股份有限公司製造)。
將所製備的樹脂形成溶液塗佈於導電通路突出的絕緣性基材的表面(亦包含導電通路的突出部分)，使其乾燥並成膜而形成黏著層。另外，黏著層的厚度藉由以成為下述表一中所示的值的方式追加添加溶媒(MEK)而調整。
〔比較例2〕
藉由專利文獻1(日本專利特開2010-067589號公報)的段落[0109]中所記載的方法，以厚度為100μm而形成使自由基聚合性單體硬化而成的聚合物層，藉由黏著層包覆導電通路的突出部的端部而代替修整步驟之後所進行的黏著層形成步驟，除此以外藉由與實施例3同樣的方法而製作異向導電性接合構件。
〔比較例3〕
並未使用黏著層，除此以外藉由與實施例3同樣的方法而製作異向導電性接合構件。
〔評價〕
<TEG晶片>
準備具有Cu墊的TEG晶片與插入物的組件。於該些的內部包含測定導通電阻的菊鍊圖案與測定絕緣電阻的梳齒圖案。該些的絕緣層為SiN，絕緣層與Cu墊面的階差為15μm。TEG晶片是準備晶片尺寸為8mm見方，電極面積(銅柱)相對於晶片面積的比率成為10%或20%的兩種晶片。插入物於周圍包含取出配線因此準備晶片尺寸為10mm見方者。
繼而，以順次積層TEG晶片、所製作的異向導電性接合構件及插入物的方式，使用晶片接合器(DB250、涉穀工業製造)並以下述表二中所示的暫時接合製程的條件進行暫時接合。此時，藉由預先形成於晶片的角的對準標記加以對位來進行暫時接合以使TEG晶片與插入物的Cu墊的位置不會偏移。
其次，關於經暫時接合的樣品，使用接合裝置(WP-100、PMT公司製造)以下述表二中所示的正式接合製程的條件進行正式接合。其次，關於經正式接合的樣品，以下述表一中所示的黏著層硬化製程的條件使黏著層硬化，製作樣品。另外，表二中，以「-」表示該些條件的例子表示並未進行符合條件的製程。
另外，於下述表二中，於使用晶片的絕緣層一欄中記載為 「NCF」的例子表示如下例子：於暫時接合前，於電極側，使用作為膜型的絕緣膜的非導電膜(Non Conductive Film，NCF)〔NC0201、納米庫斯(Namics)公司製造〕並使用真空層壓機於150℃下進行三分鐘層壓而成的例子。
而且，於下述表二中，於使用晶片的絕緣層一欄中記載為「底部填充劑」的例子表示於正式接合後，使用納米庫斯(Namics)公司製造的U8410-314注入至異向導電性接合構件與TEG晶片之間後進行硬化的例子。
<導通可靠性>
於插入物的菊鍊圖案部分的墊上焊接電阻測定用的信號線，將焊接的樣品於125℃×24h下進行乾燥，進一步進行85℃×60%RH×168小時的吸濕處理。其次，通過3次回流焊處理步驟(最大溫度為265℃)。
將經過以上履歷的樣品供至(-65℃/+150℃)的條件的溫度循環試験。
電阻值是每100循環而進行測定，測定至1000循環。其結果，將電阻值的變化率不足5%者評價為「AA」，將5%以上、不足10%者評價為「A」，將10%以上、不足20%者評價為「B」，將20%以上、不足40%者評價為「C」，將變化40%以上者評價為「D」。將結果表示於下述表三中。
<絕緣可靠性>
於插入物的梳齒圖案部分的墊上焊接電阻測定用的信號線， 將焊接的樣品於125℃×24h下進行乾燥，進一步進行85℃×60%RH×168小時的吸濕處理。其次，通過3次回流焊處理步驟(最大溫度為265℃)。
將經過以上履歷的樣品供至(-65℃/+150℃)的條件的溫度循環試験。
電阻值是每100循環而進行測定，測定至1000循環。其結果，將電阻值的變化率不足5%者評價為「AA」，將5%以上、不足10%者評價為「A」，將10%以上、不足20%者評價為「B」，將20%以上、不足40%者評價為「C」，將變化40%以上者評價為「D」。將結果表示於下述表三中。
<密著性>
關於導通可靠性的評價樣品、及經過暫時接合製程而製作的樣品且關於暫時接合後的樣品，使用萬能型黏結強度試驗機(DAGE4000、諾信(Dage)公司製造)，對TEG晶片施加負載而測定剝離強度。
其結果，將剝離強度為15N以上者評價為「A」，將10N以上、不足15N者評價為「B」，將不足10N者評價為「C」。將結果表示於下述表三中。
<熱特性>
關於導通可靠性的評價樣品，使用熱傳導率測定裝置(TCM-1000、力士科(rhesca)公司製造)測定厚度方向的熱傳導率。
其結果，將熱傳導率為5W/(m．K)以上者評價為「A」，將1W/(m．K)以上、不足5W/(m．K)者評價為「B」，將不足1W/(m．K)者評價為「C」。將結果示於下述表三中。
Figure 106104817-A0305-02-0062-4
Figure 106104817-A0305-02-0063-5
Figure 106104817-A0305-02-0063-7
Figure 106104817-A0305-02-0064-9
根據表一至表三中所示的結果，可知導電通路的突出部分並未埋設於黏著層且黏著層中並不含有抗氧化材料的異向導電性接合構件的絕緣可靠性差(比較例1)。
而且，可知即便於導電通路的突出部分埋設於黏著層的情況下，黏著層中並不含有抗氧化材料的異向導電性接合構件的導通可靠性及絕緣可靠性亦差(比較例2)。
而且，可知未使用黏著層的異向導電性接合構件的導通可靠性及絕緣可靠性差(比較例3)。
相對於此，可知黏著層中含有抗氧化材料且自絕緣性基材突出的導電通路的突出部分埋設於黏著層的異向導電性接合構件的導通可靠性及絕緣可靠性均優異，而且密著性及熱特性(放熱性)亦良好(實施例1~實施例7)。
而且，根據實施例4-1及實施例4-2的結果，可知若併用酚系抗氧化劑與硫系抗氧化劑作為抗氧化劑，則導通可靠性進一步提高。
1‧‧‧異向導電性接合構件
2‧‧‧絕緣性基材
2a、2b‧‧‧絕緣性基材的表面
3‧‧‧導電通路
3a、3b‧‧‧導電通路的突出部分
4‧‧‧黏著層
6‧‧‧絕緣性基材的厚度
7‧‧‧導電通路間的間隔
8‧‧‧導電通路的直徑
9‧‧‧導電通路的中心間距離(間距)
Z‧‧‧厚度方向
Z1‧‧‧圖1A的自背面至正面的方向
Z2‧‧‧圖1A的自正面至背面的方向

Claims (18)

  1. 一種異向導電性接合構件，其具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於所述絕緣性基材的表面；所述各導電通路包含自所述絕緣性基材的表面突出的突出部分，所述各導電通路的所述突出部分埋設於所述黏著層，所述黏著層含有抗氧化材料及高分子材料，其中，所述黏著層包含含有超過50質量%的所述抗氧化材料的抗氧化層、以及含有超過50質量%的所述高分子材料的聚合物層，自靠近所述絕緣性基材的表面的一側起，順次設置所述抗氧化層及所述聚合物層。
  2. 一種異向導電性接合構件，其具備：包含無機材料的絕緣性基材；包含導電性構件的多個導電通路，以於所述絕緣性基材的厚度方向上貫通、相互絕緣的狀態而設置；以及黏著層，設於所述絕緣性基材的表面；所述各導電通路包含自所述絕緣性基材的表面突出的突出部分， 所述各導電通路的所述突出部分埋設於所述黏著層，所述黏著層含有抗氧化材料及高分子材料，其中，於所述黏著層中，所述抗氧化材料偏向存在於靠近與所述各導電通路的所述突出部分的界面的一側。
  3. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述各導電通路的所述突出部分的縱橫比為0.5以上、不足50；此處，所述縱橫比是指所述突出部分的高度相對於直徑的比例。
  4. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述各導電通路的所述突出部分的高度為50nm~3000nm。
  5. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述黏著層的厚度大於所述導電通路的突出部分的高度，為100μm以下。
  6. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述各導電通路的所述突出部分的高度與所述黏著層的厚度的差為1nm~99.95μm。
  7. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述高分子材料是選自由聚醯亞胺樹脂及環氧樹脂所組成的群組中的至少一種樹脂材料。
  8. 如申請專利範圍第1項或第2項所述的異向導電性接合 構件，其中，所述黏著層含有抗遷移材料。
  9. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述各導電通路的間隔為5nm~800nm。
  10. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述黏著層含有無機填充劑，所述無機填充劑的平均粒徑大於所述各導電通路的間隔。
  11. 如申請專利範圍第1項或第2項所述的異向導電性接合構件，其中，所述黏著層含有在25℃下為液體的硬化劑。
  12. 一種半導體元件，其積層有如申請專利範圍第1項至第11項中任一項所述的異向導電性接合構件、配線基板，所述配線基板經由電極而與所述異向導電性接合構件所具有的導電通路電性連接。
  13. 一種半導體封裝，其使用如申請專利範圍第12項所述的半導體元件。
  14. 一種半導體元件的製造方法，其製作具備如申請專利範圍第1項至第11項中任一項所述的異向導電性接合構件、以及包含多個電極的配線基板的半導體元件，且順次包括：暫時接合製程，藉由所述異向導電性接合構件所具有的黏著層而將所述異向導電性接合構件與所述配線基板接著；正式接合製程，將所述異向導電性接合構件所具有的導電通路與所述配線基板所具有的電極電性接合；以及黏著層硬化製程，使所述異向導電性接合構件所具有的黏著 層硬化。
  15. 如申請專利範圍第14項所述的半導體元件的製造方法，其中，所述正式接合製程的溫度為高於所述暫時接合製程的溫度的溫度。
  16. 如申請專利範圍第14項或第16項所述的半導體元件的製造方法，其中，所述黏著層硬化製程的溫度為所述正式接合製程的溫度以上的溫度。
  17. 如申請專利範圍第14項或第15項所述的半導體元件的製造方法，其中，於所述暫時接合製程之前包括利用絕緣性樹脂對所述配線基板所具有的多個電極之間進行填充的樹脂填充製程。
  18. 如申請專利範圍第14項或第15項所述的半導體元件的製造方法，其中，於所述黏著層硬化製程之後包括於所述異向導電性接合構件與所述配線基板之間填充底部填充材的底部填充材填充製程。
TW106104817A 2016-02-29 2017-02-15 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法 TWI758274B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016037514 2016-02-29
JP2016-037514 2016-02-29
JP2016-168958 2016-08-31
JP2016168958 2016-08-31
JP2016183963 2016-09-21
JP2016-183963 2016-09-21

Publications (2)

Publication Number Publication Date
TW201801205A TW201801205A (zh) 2018-01-01
TWI758274B true TWI758274B (zh) 2022-03-21

Family

ID=59742718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104817A TWI758274B (zh) 2016-02-29 2017-02-15 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法

Country Status (5)

Country Link
US (1) US10559548B2 (zh)
JP (1) JP6513281B2 (zh)
KR (1) KR102110258B1 (zh)
TW (1) TWI758274B (zh)
WO (1) WO2017150058A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772401B2 (ja) * 2018-07-10 2020-10-21 日本化学工業株式会社 被覆粒子
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
CN116057681A (zh) 2020-08-12 2023-05-02 富士胶片株式会社 结构体、结构体的制造方法、接合体的制造方法及器件的制造方法
WO2022190920A1 (ja) * 2021-03-10 2022-09-15 富士フイルム株式会社 アンダーフィル組成物、塗布膜、硬化膜、多層配線基板および多層配線基板の製造方法
WO2022210595A1 (ja) * 2021-03-31 2022-10-06 株式会社Adeka 重合性組成物、光硬化性接着剤、硬化物の製造方法及び硬化物
US20230083992A1 (en) * 2021-09-01 2023-03-16 Covestro Llc Filled polyol compositions that include a triazole

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US8008582B2 (en) * 2005-03-28 2011-08-30 3M Innovative Properties Company Anisotropic electrically conductive structure
US8516690B2 (en) * 2007-12-10 2013-08-27 Fujifilm Corporation Anisotropic conductive joint package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628121B2 (ja) * 1986-04-03 1994-04-13 富士ゼロックス株式会社 異方導電フイルム
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
JP3904097B2 (ja) * 1997-03-03 2007-04-11 日立化成工業株式会社 異方導電性接続部材
JP5143045B2 (ja) 2008-07-09 2013-02-13 富士フイルム株式会社 微細構造体およびその製造方法
JP2011090865A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
KR20160147990A (ko) 2014-07-11 2016-12-23 후지필름 가부시키가이샤 이방 도전성 부재 및 다층 배선 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US8008582B2 (en) * 2005-03-28 2011-08-30 3M Innovative Properties Company Anisotropic electrically conductive structure
US8516690B2 (en) * 2007-12-10 2013-08-27 Fujifilm Corporation Anisotropic conductive joint package

Also Published As

Publication number Publication date
JPWO2017150058A1 (ja) 2018-11-08
KR102110258B1 (ko) 2020-05-13
KR20180105205A (ko) 2018-09-27
WO2017150058A1 (ja) 2017-09-08
US10559548B2 (en) 2020-02-11
JP6513281B2 (ja) 2019-05-15
US20180350769A1 (en) 2018-12-06
TW201801205A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
TWI758510B (zh) 結構體、結構體的製造方法、積層體及半導體封裝體
KR20160147990A (ko) 이방 도전성 부재 및 다층 배선 기판
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
WO2022163260A1 (ja) 構造体、異方導電性部材の製造方法、及び保護層形成用組成物
WO2018159186A1 (ja) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
CN107113984A (zh) 多层配线基板
JPWO2017203884A1 (ja) 異方導電材、電子素子、半導体素子を含む構造体および電子素子の製造方法
JP6600285B2 (ja) 多層配線基板の製造方法
JP7369797B2 (ja) 金属充填微細構造体の製造方法
JP7493039B2 (ja) 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
JP6580642B2 (ja) 金属充填微細構造体の製造方法
TWI774841B (zh) 半導體元件的製造方法及接合構件
WO2024203030A1 (ja) 接合体の製造方法及び構造体セット
WO2019163575A1 (ja) 接合体の製造方法、仮固定部材、および積層体
JP2023013811A (ja) 構造体の製造方法