WO2019163575A1 - 接合体の製造方法、仮固定部材、および積層体 - Google Patents

接合体の製造方法、仮固定部材、および積層体 Download PDF

Info

Publication number
WO2019163575A1
WO2019163575A1 PCT/JP2019/004765 JP2019004765W WO2019163575A1 WO 2019163575 A1 WO2019163575 A1 WO 2019163575A1 JP 2019004765 W JP2019004765 W JP 2019004765W WO 2019163575 A1 WO2019163575 A1 WO 2019163575A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
temporary fixing
fixing member
anisotropic conductive
conductive member
Prior art date
Application number
PCT/JP2019/004765
Other languages
English (en)
French (fr)
Inventor
齋江　俊之
広祐 山下
堀田　吉則
浩二 殿原
俊次 黒岡
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to JP2020501684A priority Critical patent/JPWO2019163575A1/ja
Priority to CN201980008551.3A priority patent/CN111615745A/zh
Publication of WO2019163575A1 publication Critical patent/WO2019163575A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80004—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Definitions

  • the present invention relates to a method of manufacturing a joined body in which at least two conductive members are joined as a connection target, a temporary fixing member used in the production of the joined body, and a laminate in which at least two conductive members are laminated.
  • the present invention relates to a method for manufacturing a joined body, a temporary fixing member, and a laminate.
  • a structure in which a plurality of through-holes provided in an insulating base material are filled with a conductive material such as metal is one of the fields that have been attracting attention in nanotechnology in recent years.
  • a conductive material such as metal
  • An anisotropic conductive member The use of is expected.
  • An anisotropic conductive member is inserted between an electronic component such as a semiconductor element and a circuit board, and electrical connection between the electronic component and the circuit board can be obtained simply by applying pressure. It is widely used as an electrical connection member and a connector for inspection when performing a function inspection. In particular, downsizing is remarkable in electronic components such as semiconductor elements.
  • a wiring board such as wire bonding, flip chip bonding, and thermo compression bonding, etc., it is not possible to sufficiently guarantee the stability of electrical connection of electronic components.
  • Anisotropic conductive members are attracting attention.
  • Patent Document 1 there are a plurality of conductive paths made of conductive members that are provided in a state of being insulated from each other in the thickness direction of the insulating base material, and an adhesive layer provided on the surface of the insulating base material.
  • Each conductive path has a protruding portion protruding from the surface of the insulating substrate, and the end of the protruding portion of each conductive path is exposed or protrudes from the surface of the adhesive layer.
  • a conductive material is described.
  • the anisotropic conductive member is temporarily bonded onto the wafer using the adhesive layer provided on the surface of the insulating base material of the anisotropic conductive member, and then the anisotropic conductive member is thermocompression bonded using a wafer bonder. It is said that it may be joined.
  • An object of the present invention is to provide a manufacturing method of a joined body that suppresses displacement between conductive members and suppresses inhibition of joining between conductive members, a temporary fixing member that is used for manufacturing a joined body, and a laminated body. It is in.
  • the present invention includes a temporary fixing step of temporarily fixing at least two conductive members to each other by providing a temporary fixing member between at least two conductive members having conductivity.
  • the present invention provides a method for manufacturing a joined body, which includes a removing step for removing the fixing member and a joining step for joining at least two conductive members.
  • the removing step preferably includes at least one of a vaporizing step of the temporary fixing member and a replacement step of replacing the temporary fixing member with gas or a filler.
  • the temporary fixing member is preferably liquid at a temperature of 23 ° C., and more preferably has a boiling point of 50 ° C. or higher and 250 ° C. or lower.
  • the conductive member is preferably a member having an electrode or an anisotropic conductive member.
  • the present invention provides a temporary fixing member used in a method for manufacturing a joined body.
  • the present invention provides a laminate in which the temporary fixing member of the present invention is provided and laminated between at least two conductive members having conductivity.
  • the present invention it is possible to obtain a method for manufacturing a joined body that suppresses displacement between conductive members and inhibits the joining of conductive members, a temporary fixing member that is used for manufacturing a joined body, and a laminate. it can.
  • An angle such as “orthogonal” includes an error range generally allowed in the corresponding technical field unless otherwise specified.
  • the temperature also includes an error range generally allowed in the corresponding technical field.
  • the temperature is 23 ° C. unless otherwise specified in the specification.
  • “same” includes an error range generally allowed in the corresponding technical field.
  • “all”, “entire surface” and the like include an error range generally allowed in the corresponding technical field.
  • the joined body is obtained by joining at least two conductive members so as to be electrically connected to each other.
  • a joined body is obtained by the manufacturing method of the below-mentioned joined body.
  • the conductive member is a member having an electrode or an anisotropic conductive member.
  • the member having an electrode for example, a semiconductor element or the like that exhibits a specific function as a single unit is exemplified.
  • the members having electrodes include those that only transmit electrical signals such as wiring members.
  • An anisotropic conductive member which will be described in detail later, is a member having electrical conduction only in a specific direction.
  • joining means joining objects in the state by which electrical continuity was ensured mutually. When joined, the objects are permanently joined together.
  • the bonding in the above-described bonding process is also referred to as main bonding.
  • FIG. 1 is a schematic diagram illustrating a first example of a laminated device as an example of a bonded body according to an embodiment of the present invention
  • FIG. 2 illustrates a second example of a laminated device as an example of a bonded body according to an embodiment of the present invention. It is a schematic diagram shown.
  • the laminated device has at least two conductive members, and includes, for example, a member having an electrode or an anisotropic conductive member.
  • the laminated device is completed by one, and exhibits a specific function by itself.
  • the laminated device is a bonded body.
  • a stacked device 10 shown in FIG. 1 includes, for example, a semiconductor element 12 and a semiconductor element 14 stacked and bonded in a stacking direction Ds, and the semiconductor element 12 and the semiconductor element 14 are directly electrically connected.
  • the semiconductor element 12 and the semiconductor element 14 have the same size.
  • the stacked semiconductor element 12 and the semiconductor element 14 constitute a joined body 17 in which a plurality of semiconductors are electrically connected.
  • the two semiconductor elements 12 and 14 may both have the same configuration or different configurations.
  • the laminated device 10 is not limited to the one shown in FIG. 1, and, for example, the semiconductor element 12, the semiconductor element 14, and the semiconductor element 16 are arranged in the lamination direction Ds as in the laminated device 10 shown in FIG.
  • the semiconductor element 12, the semiconductor element 14, and the semiconductor element 16 may be directly and electrically connected by being stacked and bonded.
  • a bonded body 17 is constituted by the three semiconductor elements 12, 14, and 16.
  • the three semiconductor elements 12, 14, and 16 may all have the same configuration or different configurations.
  • the semiconductor elements 12 and 14 each have a plurality of terminals 30.
  • the semiconductor element 16 has the same structure as the semiconductor elements 12 and 14.
  • the semiconductor elements 12 and 14 include a semiconductor layer 32, a rewiring layer 34, and a passivation layer 36.
  • the rewiring layer 34 and the passivation layer 36 are electrically insulating layers.
  • an element region (not shown) in which a circuit or the like that exhibits a specific function is formed. The element region will be described later.
  • the surface 32a of the semiconductor layer 32 corresponds to the surface on which the semiconductor terminals 30 are provided.
  • a rewiring layer 34 is provided on the surface 32 a of the semiconductor layer 32.
  • wiring 37 that is electrically connected to the element region of the semiconductor layer 32 is provided.
  • a pad 38 is provided on the wiring 37, and the wiring 37 and the pad 38 are electrically connected. The wiring 37 and the pad 38 can exchange signals with the element region, and supply voltage or the like to the element region.
  • a passivation layer 36 is provided on the surface 34 a of the rewiring layer 34.
  • a terminal 30 a is provided on a pad 38 provided on the wiring 37.
  • the terminal 30a is electrically connected to the semiconductor layer 32.
  • the rewiring layer 34 is not provided with the wiring 37, but only the pad 38 is provided.
  • a terminal 30 b is provided on a pad 38 that is not provided on the wiring 37. The terminal 30b is not electrically connected to the semiconductor layer 32.
  • the end face 30c of the terminal 30a and the end face 30c of the terminal 30b are both coincident with the surface 36a of the passivation layer 36 and are in a so-called flush state, and the terminal 30a and the terminal 30b protrude from the surface 36a of the passivation layer 36. Absent.
  • the terminals 30a and 30b shown in FIG. 3 are flush with the surface 36a of the passivation layer 36, for example, by polishing.
  • the semiconductor element 12 and the semiconductor element 14 having the configuration shown in FIG. 3 are joined, the terminals 30a corresponding to each other are directly connected and the terminals 30b corresponding to each other are directly connected as shown in FIG. .
  • the semiconductor element 12 and the semiconductor element 14 are electrically connected to each other by the terminal 30a and physically connected without being electrically connected by the terminal 30b.
  • the manufacturing method of the laminated device 10 is an example of a manufacturing method of a joined body.
  • 4 to 6 are schematic cross-sectional views showing a first example of a manufacturing method of a laminated device as an example of a joined body according to an embodiment of the present invention in the order of steps. 4 to 6, the same components as those of the laminated device 10 and the semiconductor elements 12 and 14 shown in FIGS. 1 to 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the manufacturing method of the laminated device 10 shown in FIGS. 4 to 6 relates to a chip-on-chip.
  • the semiconductor element 12 and the semiconductor element 14 are arranged with the terminals 30 facing each other.
  • the positions of the terminals 30a and 30b of the semiconductor element 12 and the semiconductor element 14 are aligned by, for example, aligning the semiconductor element 12 and the semiconductor element 14 with a position using an alignment mark (not shown). Note that aligning the above positions is also referred to as alignment.
  • the temporary fixing member 13 is provided on the surface 36 a of the passivation layer 36 of the semiconductor element 12.
  • the semiconductor element 12 and the semiconductor element 14 are brought into close contact with each other as shown in FIG. Temporarily fix each other.
  • This temporarily fixed state is the laminate 19.
  • the temporary fixing by the temporary fixing member 13 described above utilizes the surface tension of the temporary fixing member 13.
  • Temporary fixing maintains the aligned state, but is not permanently fixed.
  • a temporary fixing member 13 that is liquid at a temperature of 23 ° C. is used. It is preferable that the temporary fixing member 13 is liquid because it can be easily supplied to the surface 36 a of the passivation layer 36 of the semiconductor element 12, for example.
  • the temporary fixing member 13 includes at least two conductive elements. This corresponds to a temporary fixing step in which at least two conductive members are temporarily fixed to each other by providing a temporary fixing member between the conductive members having properties.
  • the temporary fixing member 13 will be described in detail later.
  • the step of removing the temporary fixing member 13 is a removal step.
  • the removal process of the temporary fixing member 13 will be described in detail later.
  • the semiconductor element 12 and the semiconductor element 14 are joined.
  • the laminated device 10 shown in FIG. 1 can be obtained.
  • a process of bonding at least two conductive members like the semiconductor element 12 and the semiconductor element 14 is referred to as a bonding process.
  • the joining step for example, at least two conductive members are joined under predetermined joining conditions.
  • the temporary fixing member 13 is removed after bonding, and the temporary fixing member 13 is not between the semiconductor element 12 and the semiconductor element 14 after bonding. For this reason, the temporary fixing member 13 does not exist in the laminated device 10 shown in FIGS. 1 and 2, and there is no temporary fixing member 13 between the semiconductor element 12 and the semiconductor element 14. With this configuration, the terminals are in direct contact with each other and the electrical resistance is reduced. Further, since the bonding is performed in a state of being temporarily fixed by the temporary fixing member 13, the positional deviation between the semiconductor element 12 and the semiconductor element 14 is suppressed during the above-described bonding, and the position of the semiconductor element 12 and the semiconductor element 14 is suppressed. The alignment accuracy is increased.
  • the terminal 30a and the terminal 30b shown in FIG. 3 are not limited to being flush with the surface 36a of the passivation layer 36. As shown in FIG. You may protrude with respect to the surface 36a.
  • the recess amount ⁇ that is the protruding amount of the terminal 30a and the terminal 30b with respect to the surface 36a of the passivation layer 36 is, for example, 200 nm or more and 1 ⁇ m or less. If the recess amount ⁇ is less than 200 nm, it is substantially the same as the non-projecting configuration shown in FIG. 3, and it is necessary to polish with high accuracy.
  • the recess amount ⁇ exceeds 1 ⁇ m, it is the same as a general configuration in which a pad electrode is provided, and it is necessary to join using a solder ball or the like.
  • a resin layer 39 for protecting the terminals 30a and 30b is provided on the surface 36a of the passivation layer 36. May be.
  • the above-mentioned recess amount ⁇ is obtained by obtaining an image of a cross section including the terminals 30a and 30b in the semiconductor elements 12 and 14, obtaining the outline of the terminal 30a and the outline of the terminal 30b by image analysis, and the end face 30c of the terminal 30a.
  • the end face 30c of the terminal 30b is detected. It can be obtained by determining the distance between the surface 36a of the passivation layer 36 and the end face 30c of the terminal 30a and the distance between the end face of the terminal 30b and 30c.
  • the end surface 30c of the terminal 30a and the end surface 30c of the terminal 30b are both surfaces that are farthest from the surface 36a of the passivation layer 36, and are surfaces that are generally called upper surfaces.
  • the semiconductor layer 32 is not particularly limited as long as it is a semiconductor, and is composed of silicon or the like, but is not limited thereto, and may be silicon carbide, germanium, gallium arsenide, gallium nitride, or the like. Good.
  • the rewiring layer 34 is made of an electrically insulating material such as polyimide.
  • the passivation layer 36 is also made of an electrically insulating material, for example, silicon nitride (SiN) or polyimide.
  • the wiring 37 and the pad 38 are made of a conductive material, for example, copper, copper alloy, aluminum, aluminum alloy, or the like.
  • the terminal 30a and the terminal 30b are made of a conductive material like the wiring 37 and the pad 38, and are made of, for example, a metal or an alloy. Specifically, the terminals 30a and 30b are made of, for example, copper, copper alloy, aluminum, aluminum alloy, or the like. The terminal 30a and the terminal 30b are not limited to being made of metal or alloy as long as they have conductivity, and are used for what are called terminals or electrode pads in the semiconductor element field. Materials can be used as appropriate.
  • FIG. 8 is a schematic diagram illustrating a second example of a laminated device as an example of a joined body according to an embodiment of the present invention
  • FIG. 9 illustrates a second example of a laminated device as an example of a joined body according to an embodiment of the present invention. It is a schematic diagram shown. 8 and 9, the same components as those of the laminated device 10 and the semiconductor elements 12 and 14 shown in FIGS. 1 to 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the semiconductor element 12, the anisotropic conductive member 15, and the semiconductor element 14 are joined and electrically connected in this order.
  • the laminated semiconductor element 12, the anisotropic conductive member 15, and the semiconductor element 14 constitute a joined body 17.
  • the stacked device 10 has a form in which one semiconductor element 14 is bonded to one semiconductor element 12, but is not limited thereto.
  • the three semiconductor elements 12, 14, and 16 may be joined via the anisotropic conductive member 15.
  • the laminated device 10 is constituted by the three semiconductor elements 12, 14, 16 and the two anisotropic conductive members 15.
  • the laminated semiconductor element 12, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the semiconductor element 16 constitute a joined body 17.
  • FIGS. 10 to 12 are schematic cross-sectional views showing a second example of the manufacturing method of the laminated device as an example of the joined body according to the embodiment of the present invention in the order of steps.
  • FIG. 13 is typical sectional drawing which expands and shows 1 process of the 2nd example of the manufacturing method of the laminated device of an example of the conjugate
  • 10 to 13 the same components as those of the stacked device 10 and the semiconductor elements 12 and 14 shown in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the second example of the manufacturing method of the laminated device 10 shown in FIGS. 10 to 13 relates to a chip-on-chip.
  • the semiconductor element 12 is, for example, one in which a plurality of electrodes 22 for exchanging signals with the outside or transferring voltage or current are provided on the semiconductor element unit 20.
  • Each electrode 22 is electrically insulated by an insulating layer 24.
  • the electrode 22 protrudes from the surface 24a of the insulating layer 24, for example.
  • the semiconductor element 14 has the same configuration as the semiconductor element 12.
  • an interposer substrate 21 is provided with a plurality of electrodes 23 for exchanging signals with the outside or transferring voltage or current.
  • Each electrode 23 is electrically insulated by an insulating layer 25.
  • the electrode 23 protrudes from the surface 25a of the insulating layer 25, for example.
  • the interposer substrate 21 has, for example, a lead wiring layer, and the stacked device 10 is electrically connected to the outside by the electrode 23.
  • the anisotropic conductive member 15 includes a plurality of conductive paths 42 (see FIGS. 10 and 13) having conductivity.
  • the anisotropic conductive member 15 does not have a member having a bonding function such as an adhesive layer.
  • the anisotropic conductive member 15 will be described in detail later.
  • the semiconductor element 12 and the semiconductor element 14 are disposed so that the electrode 23 and the electrode 22 face each other with the anisotropic conductive member 15 interposed therebetween.
  • the temporary fixing member 13 is disposed between the semiconductor element 12 and the anisotropic conductive member 15, and the temporary fixing member 13 is disposed between the anisotropic conductive member 15 and the semiconductor element 14.
  • the semiconductor elements 12 and 14 and the anisotropic conductive member 15 are aligned using alignment marks (not shown) respectively provided.
  • the alignment using the alignment mark is not particularly limited as long as, for example, an alignment mark image or a reflection image can be obtained and the alignment mark position information can be obtained. It can be used as appropriate.
  • the semiconductor element 12, the anisotropic conductive member 15 and the semiconductor element 14 are brought close to each other, and the semiconductor element 12, the anisotropic conductive member 15 and the semiconductor element 14 are stacked as shown in FIG.
  • the anisotropic conductive member 15 and the semiconductor element 14 are temporarily fixed by the temporary fixing member 13 in a state in which the anisotropic conductive member 15 and the semiconductor element 14 are aligned.
  • This temporarily fixed state is the laminate 19.
  • the temporarily fixing member 13 is removed from the temporarily fixed state shown in FIG. A method for removing the temporary fixing member 13 will be described later.
  • the semiconductor element 12, the anisotropic conductive member 15, and the semiconductor element 14 are joined.
  • the semiconductor element 12, the anisotropic conductive member 15, and the semiconductor element 14 are joined without the temporary fixing member 13, and the laminated device 10 can be obtained.
  • the laminated device 10 manufactured by the above-mentioned joining process has nothing between the electrode 22 and the conduction path 42 of the anisotropic conductive member 15 as shown in FIG. With this configuration, the electrode 22 and the conduction path 42 are in direct contact with each other, and the electrical resistance is reduced.
  • difference of the position of the semiconductor element 12 and the anisotropic conductive member 15 is suppressed in the above-mentioned joining, and it is anisotropic to the semiconductor element 12
  • the accuracy of alignment with the conductive member 15 is increased.
  • the electrode 22 and the conduction path 42 are in direct contact with each other to reduce the electrical resistance, as in the case of joining the semiconductor element 12 and the anisotropic conductive member 15.
  • the position shift between the semiconductor element 14 and the anisotropic conductive member 15 is suppressed during the bonding, and the alignment accuracy between the semiconductor element 12 and the anisotropic conductive member 15 is increased.
  • FIG. 14 is a schematic plan view showing an example of the anisotropic conductive member used in the joined body according to the embodiment of the present invention
  • FIG. 15 shows the anisotropic conductive member used in the joined body according to the embodiment of the present invention. It is a typical sectional view showing an example.
  • the anisotropic conductive member 15 penetrates in the insulating base material 40 made of an inorganic material and the thickness direction D (see FIG. 15) of the insulating base material 40 and is electrically connected to each other. And a plurality of conduction paths 42 provided in an insulated state.
  • the conduction path 42 is formed by filling a through hole 41 formed in the insulating base material 40 and extending in the thickness direction D with a conductive material, and has conductivity.
  • the state of being electrically insulated from each other means that each conduction path existing inside the insulating base material has a sufficiently low conductivity between each conduction path inside the insulating base material. It means a state.
  • the anisotropic conductive member 15 has electrically conductive paths 42 that are electrically insulated from each other, and has a sufficiently low conductivity in the direction x perpendicular to the thickness direction D (see FIG. 15) of the insulating base material 40. Conductivity in direction D. As described above, the anisotropic conductive member 15 is a member exhibiting anisotropic conductivity.
  • the conductive path 42 is provided with the insulating base material 40 penetrating in the thickness direction D while being electrically insulated from each other. Further, as shown in FIG. 15, the conduction path 42 has a protruding portion 42 a protruding in the thickness direction D from the front surface 40 a of the insulating substrate 40 and a protruding portion 42 b protruding in the thickness direction D from the back surface 40 b.
  • the anisotropic conductive member 15 may further include a resin layer 43 provided on the front surface 40 a and the back surface 40 b of the insulating base material 40.
  • the height Hd of the protruding portion 42a and the height Hd of the protruding portion 42b are preferably 6 nm or more, and more preferably 30 nm to 500 nm.
  • the height Hd of the protruding portion 42 a is the length from the surface 40 a of the insulating base material 40.
  • the height Hd of the protruding portion 42 b is the length from the back surface 40 b of the insulating base material 40.
  • FIG. 15 the surface having the resin layer 43 on the front surface 40 a and the back surface 40 b of the insulating base material 40 is shown, but the present invention is not limited to this, and at least one surface of the insulating base material 40
  • a structure having the resin layer 43 may be used, or a structure not having the resin layer 43 on both surfaces of the insulating substrate 40 may be used.
  • the anisotropic conductive member 15 shown in FIG. 10 described above does not have the resin layer 43.
  • the protruding portion is formed on the surface of the insulating base 40 having at least the resin layer 43.
  • the structure which has this may be sufficient.
  • the thickness h of the anisotropic conductive member 15 shown in FIG. 15 is, for example, 30 ⁇ m or less.
  • the anisotropic conductive member 15 preferably has a total thickness variation (TTV) of 10 ⁇ m or less.
  • TTV Total Thickness Variation
  • T Max is the maximum value of the distance (thickness) from the back surface reference in the flatness application region.
  • T Min is the minimum value of the distance (thickness) from the back surface reference in the flatness application region.
  • the thickness h of the anisotropic conductive member 15 is an average value obtained by measuring 10 points in a region corresponding to the thickness h.
  • the contour shape of the anisotropic conductive member 15 is obtained by observing it at a magnification of 200,000 times with a field emission scanning electron microscope. For example, a method may be used in which the area corresponding to the thickness h of the directionally conductive member 15 is measured at 10 points and an average value of the measured values at the 10 points is obtained.
  • the TTV (Total Thickness Variation) of the anisotropic conductive member 15 is a value obtained by cutting the anisotropic conductive member 15 together with the support 47 by dicing and observing the cross-sectional shape of the anisotropic conductive member 15. is there.
  • the anisotropic conductive member 15 is provided on the support 47 as shown in FIG. 15 for transfer, conveyance and transportation, storage, and the like.
  • a release layer 44 is provided between the support 47 and the anisotropic conductive member 15.
  • the support 47 and the anisotropic conductive member 15 are detachably bonded by a release layer 44.
  • the anisotropic conductive member 15 provided on the support 47 via the release layer 44 is referred to as an anisotropic conductive material 49.
  • the support body 47 supports the anisotropic conductive member 15 and is made of, for example, a silicon substrate.
  • a ceramic substrate such as SiC, SiN, GaN, and alumina (Al 2 O 3 ), a glass substrate, a fiber reinforced plastic substrate, and a metal substrate can be used as the support 47.
  • the fiber reinforced plastic substrate includes an FR-4 (Flame Retardant Type 4) substrate which is a printed circuit board.
  • the support body 47 what has flexibility and is transparent can also be used.
  • the flexible and transparent support 47 include PET (polyethylene terephthalate), polycycloolefin, polycarbonate, acrylic resin, PEN (polyethylene naphthalate), PE (polyethylene), PP (polypropylene), Examples thereof include plastic films such as polystyrene, polyvinyl chloride, polyvinylidene chloride, and TAC (triacetyl cellulose).
  • transparent means that the transmittance is 80% or more with light having a wavelength used for alignment.
  • the transmittance may be low over the entire visible light with a wavelength of 400 to 800 nm, but the transmittance is preferably 80% or more over the entire visible light with a wavelength of 400 to 800 nm.
  • the transmittance is measured with a spectrophotometer.
  • the release layer 44 is preferably a laminate of a support layer 45 and a release agent 46.
  • the release agent 46 is in contact with the anisotropic conductive member 15, and the support 47 and the anisotropic conductive member 15 are separated from each other with the release layer 44 as a starting point. For example, by heating to a predetermined temperature, the adhesive force of the release agent 46 is weakened, and the support 47 is removed from the anisotropic conductive member 15.
  • Riva Alpha registered trademark
  • Somatack registered trademark
  • the insulating base material is made of an inorganic material and is particularly limited as long as it has an electrical resistivity (about 10 14 ⁇ ⁇ cm) comparable to that of an insulating base material that constitutes a conventionally known anisotropic conductive film or the like.
  • electrical resistivity about 10 14 ⁇ ⁇ cm
  • “consisting of an inorganic material” is a rule for distinguishing from a polymer material constituting a resin layer described later, and is not a rule limited to an insulating base material composed only of an inorganic material, but an inorganic material. Is the main component (50% by mass or more).
  • the insulating substrate examples include metal oxide substrates, metal nitride substrates, glass substrates, ceramic substrates such as silicon carbide, silicon nitride, carbon substrates such as diamond-like carbon, polyimide substrates, These composite materials are exemplified.
  • the insulating base material may be a film formed of an inorganic material containing 50% by mass or more of a ceramic material or a carbon material on an organic material having a through hole.
  • the insulating base material is preferably a metal oxide base material because micropores having a desired average opening diameter are formed as through-holes, and it is easy to form a conduction path described later.
  • An oxide film is more preferable.
  • Specific examples of the valve metal include aluminum, tantalum, niobium, titanium, hafnium, zirconium, zinc, tungsten, bismuth, and antimony. Of these, an anodic oxide film (base material) of aluminum is preferable because it has good dimensional stability and is relatively inexpensive.
  • the interval between the conductive paths in the insulating substrate is preferably 5 nm to 800 nm, more preferably 10 nm to 200 nm, and even more preferably 50 nm to 140 nm.
  • the insulating base functions sufficiently as an insulating partition.
  • the interval between the conductive paths refers to the width w between the adjacent conductive paths.
  • the cross section of the anisotropic conductive member is observed at a magnification of 200,000 times with a field emission scanning electron microscope. An average value obtained by measuring the width between passages at 10 points.
  • the plurality of conduction paths are made of a conductive material.
  • the conductive material constituting the conduction path is not particularly limited as long as the electrical resistivity is 10 3 ⁇ ⁇ cm or less, and specific examples thereof include gold (Au), silver (Ag), copper (Cu), Preferred examples include aluminum (Al), magnesium (Mg), nickel (Ni), tin oxide doped with indium (ITO), and the like. Among these, from the viewpoint of electrical conductivity, copper, gold, aluminum, and nickel are preferable, and copper and gold are more preferable.
  • the aspect ratio of the protruding portion is preferably 0.5 or more and less than 50, more preferably 0.8 to 20, and further preferably 1 to 10. preferable.
  • the height of the protruding portion of the conduction path is preferably 20 nm or more as described above, and more preferably 100 nm to 500 nm.
  • the height of the protruding portion of the conduction path is an average obtained by observing the cross section of the anisotropic conductive member with a field emission scanning electron microscope at a magnification of 20,000 times and measuring the height of the protruding portion of the conduction path at 10 points. Value.
  • the diameter of the protruding portion of the conduction path refers to an average value obtained by observing the cross section of the anisotropic conductive member with a field emission scanning electron microscope and measuring the diameter of the protruding portion of the conduction path at 10 points.
  • the conduction path is columnar, and the diameter d of the conduction path is preferably more than 5 nm and 10 ⁇ m or less, more preferably 20 nm to 1000 nm, and even more preferably 100 nm or less, like the diameter of the protruding portion.
  • a density of 20,000 pieces / mm is preferably 2 or more, 2 million / mm 2 or more Is more preferably 10 million pieces / mm 2 or more, particularly preferably 50 million pieces / mm 2 or more, and most preferably 100 million pieces / mm 2 or more.
  • center-to-center distance p between adjacent conductive paths is preferably 20 nm to 500 nm, more preferably 40 nm to 200 nm, and even more preferably 50 nm to 140 nm.
  • the resin layer may be provided on the front surface and the back surface of the insulating base material, and the above-described conduction path may be embedded.
  • the resin layer can be the same as NCP (Non Conductive Paste) described later.
  • the resin layer may be a member having a function of bonding. ⁇ Shape>
  • the thickness of the resin layer is preferably larger than the height of the protruding part of the conduction path and is 1 ⁇ m to 5 ⁇ m.
  • FIG. 16 is a schematic perspective view showing an example of an alignment mark of a semiconductor element used in the joined body according to the embodiment of the present invention.
  • the semiconductor element 14 is provided with, for example, an element region 50 and an alignment mark 52 at each corner of the element region 50 on the surface 14 a.
  • the semiconductor element 14 is provided with four alignment marks 52 on the surface 14a.
  • the terminal 30 shown in FIG. 3 is provided in the surface 14a.
  • the surface 14a faces the surface 60a (see FIG. 17) of the first semiconductor wafer 60 (see FIG. 17).
  • at least two alignment marks 52 may be provided.
  • the alignment mark 52 is preferably provided outside the element region 50 in order to facilitate identification of the alignment mark 52.
  • FIG. 17 is a schematic view showing an example of an alignment mark of the first semiconductor wafer used in the joined body according to the embodiment of the present invention.
  • the first semiconductor wafer 60 includes a plurality of element regions 62.
  • alignment marks 64 are provided at the four corners, respectively.
  • a total of four alignment marks 64 are provided in the element region 62.
  • the element region 62 is a region to which the semiconductor element 14 is bonded.
  • the element region 50 of the semiconductor element 14 is bonded to the element region 62 to form the laminated device 10.
  • the alignment mark 64 has the same configuration as the alignment mark 52 described above. It is sufficient that at least two alignment marks 64 are provided.
  • 18 to 21 are schematic views showing a third example of the manufacturing method of the laminated device as an example of the joined body according to the embodiment of the present invention in the order of steps. 18 to 21, the same components as those of the stacked device 10 and the semiconductor elements 12 and 14 shown in FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the first semiconductor wafer 60 and the semiconductor element 14 are aligned using the alignment mark 64 (see FIG. 17) of the first semiconductor wafer 60 and the alignment mark 52 (see FIG. 16) of the semiconductor element 14.
  • the alignment mark 64 see FIG. 17
  • the alignment mark 64 see FIG. 17
  • the alignment mark 52 see FIG. 16
  • the semiconductor element 14 are simultaneously imaged. Based on the image of the alignment mark 64 (see FIG. 17) of the wafer 60 and the image of the alignment mark 52 (see FIG. 16) of the semiconductor element 14, the position of the alignment mark 64 (see FIG. 17) of the first semiconductor wafer 60. Information and position information of the alignment mark 52 (see FIG. 16) of the semiconductor element 14 are obtained and aligned. For alignment, a digital image is used for the image or reflection image of the alignment mark 64 (see FIG. 17) of the first semiconductor wafer 60 and the image or reflection image of the alignment mark 52 (see FIG. 16) of the semiconductor element 14.
  • the configuration is not particularly limited as long as data can be obtained, and a known imaging device can be used as appropriate.
  • a temporary fixing member 13 is provided.
  • the temporary fixing member 13 may be provided for each semiconductor element 14, but is not limited thereto.
  • the temporary fixing member 13 may be provided on the entire surface 60 a of the first semiconductor wafer 60.
  • the semiconductor element 14 is brought into close contact with the surface 60 a of the first semiconductor wafer 60, and the first semiconductor wafer 60 and the semiconductor element 14 are aligned with respect to all the semiconductor elements 14. Then, the temporary fixing member 13 is temporarily fixed. This temporarily fixed state is the laminate 19. Next, the temporary fixing member 13 is removed. A method for removing the temporary fixing member 13 will be described later. Next, all the semiconductor elements 14 are bonded together to the first semiconductor wafer 60 in a temporarily fixed state without the temporary fixing member 13 under, for example, predetermined bonding conditions. As a result, the element region 50 (see FIG.
  • the first semiconductor wafer 60 to which the semiconductor element 14 shown in FIG. 20 is bonded is separated into individual element regions as shown in FIG. 21 by, for example, dicing or laser scribing.
  • the laminated device 10 in which the semiconductor element 12 and the semiconductor element 14 are joined can be obtained.
  • the singulation is not limited to dicing, and laser scribing may be used.
  • the plurality of semiconductor elements 14 are temporarily fixed and then bonded together, but the present invention is not limited to this. You may join to the 1st semiconductor wafer 60 one by one.
  • the above-described transport and picking of the semiconductor element 14 and the first semiconductor wafer 60, and temporary fixing and main bonding can be realized by using a known semiconductor manufacturing apparatus.
  • the bonding method is not particularly limited to the above-described method, and DBI (Direct Bond Interconnect) and SAB (Surface Activated Bond) can be used.
  • DBI Direct Bond Interconnect
  • SAB Surface Activated Bond
  • a silicon oxide film is stacked on the semiconductor element 14 and the first semiconductor wafer 60, and chemical mechanical polishing is performed. Thereafter, the silicon oxide film interface is activated by plasma treatment, and the semiconductor element 14 and the first semiconductor wafer 60 are brought into contact with each other to join them.
  • the above-described SAB is activated by subjecting the bonding surfaces of the semiconductor element 14 and the first semiconductor wafer 60 to a surface treatment in a vacuum.
  • the semiconductor element 14 and the first semiconductor wafer 60 are bonded together by bringing them into contact with each other in a normal temperature environment.
  • ion irradiation of an inert gas such as argon or neutral atom beam irradiation is used.
  • the first semiconductor wafer 60 and the semiconductor element 14 are inspected so that the non-defective product and the defective product can be known in advance, and only the non-defective product of the semiconductor element 14 is bonded to the non-defective product portion in the first semiconductor wafer 60.
  • KGD known Good Die
  • the timing for providing the temporary fixing member 13 has been described after the alignment of the first semiconductor wafer 60 and the semiconductor element 14, the alignment is performed unless the temporary fixing member 13 interferes with the detection of the alignment mark.
  • Temporary fixing member 13 may be provided before. Also in the manufacturing method of the laminated device 10 described below, the timing for providing the temporary fixing member 13 may be before or after the alignment.
  • the method is not particularly limited as long as the temporary fixing member 13 can be provided at a predetermined position. For example, if the temporary fixing member 13 is liquid or fixed, the temporary fixing member 13 is supplied to a predetermined place in an air atmosphere. In order to increase productivity, it is preferable that the temporary fixing member 13 is a liquid at a temperature of 23 ° C. in consideration of the ease of supply of the temporary fixing member 13.
  • the laminated device 10 has a configuration including the three semiconductor elements 12, 14, and 16 as described above.
  • the semiconductor element 14 is configured to have a terminal (not shown) and an alignment mark (not shown) on the back surface 14b.
  • the semiconductor element 16 bonded to the semiconductor element 14 is configured to have an element region (not shown) and an alignment mark (not shown) on the surface 16a.
  • 22 to 25 are schematic views showing a fourth example of the manufacturing method of the laminated device as an example of the joined body according to the embodiment of the present invention in the order of steps. 22 to 25, the same components as those in FIGS. 18 to 21 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the temporary fixing member 13 is disposed between the semiconductor element 14 and the semiconductor element 16, for example, on the back surface 14 b of the semiconductor element 14.
  • the semiconductor element 16 is brought close to and in contact with the semiconductor element 14, and the semiconductor element 14 and the semiconductor element 16 are temporarily fixed by the temporary fixing member 13.
  • the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are temporarily fixed by the temporary fixing member 13 in a state in which the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are aligned.
  • This temporarily fixed state is a laminated body (not shown).
  • the temporary fixing member 13 is removed. A method for removing the temporary fixing member 13 will be described later.
  • the temporary fixing using the temporary fixing member 13 is not limited to the state shown in FIG.
  • a first semiconductor wafer 60, a semiconductor element 14, and a semiconductor element 16 are prepared. As shown in FIG. 23, alignment of the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 is performed using alignment marks. To do. After the alignment, the temporary fixing member 13 is provided between the first semiconductor wafer 60 and the semiconductor element 14, for example, on the surface 60 a of the first semiconductor wafer 60. A temporary fixing member 13 is provided between the semiconductor element 14 and the semiconductor element 16, for example, on the back surface 14 b of the semiconductor element 14. For example, the semiconductor element 14 and the semiconductor element 16 are brought into close contact with the first semiconductor wafer 60 and temporarily fixed in a state where the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are aligned. The member 13 is temporarily fixed.
  • the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are aligned and bonded in a temporarily fixed state.
  • the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are electrically connected to each other, and the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are secured as shown in FIG.
  • the joined body 17 is configured.
  • the first semiconductor wafer 60 to which the semiconductor element 14 and the semiconductor element 16 shown in FIG. 24 are bonded is separated into individual element regions as shown in FIG. 25 by, for example, dicing or laser scribing. .
  • the laminated device 10 in which the semiconductor element 12 and the semiconductor element 14 are joined can be obtained.
  • the above-mentioned thing can be utilized for singulation.
  • FIG. 26 is a schematic perspective view showing another example of the alignment mark of the semiconductor element used in the joined body according to the embodiment of the present invention.
  • an anisotropic conductive member 15 is provided on an element region (not shown) on the surface 14a.
  • the semiconductor element 14 is provided with the alignment marks 52 at the four corners on the surface 14a, and a total of four alignment marks 52 are provided. It is sufficient that at least two alignment marks 52 are provided.
  • the terminal 30 shown in FIG. 3 is provided in the surface 14a.
  • FIGS. 27 to 30 are schematic views showing a fifth example of the manufacturing method of the laminated device as an example of the joined body of the embodiment of the present invention in the order of steps. 27 to 30, the same components as those in FIGS. 18 to 21 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the fifth example of the manufacturing method of the laminated device 10 using the anisotropic conductive member 15 is more semiconductor device 14 than the third example of the manufacturing method of the laminated device 10 shown in FIGS.
  • the anisotropic conductive member 15 is provided on the other side, and the other steps are the same as the manufacturing method of the laminated device 10 using the anisotropic conductive member 15.
  • the semiconductor element 14 is arranged with the anisotropic conductive member 15 facing the surface 60a of the first semiconductor wafer 60, and alignment is performed using the alignment mark.
  • the member 13 is provided on the surface 60 a of the first semiconductor wafer 60.
  • the temporary fixing member 13 may be provided on the entire surface 60a of the first semiconductor wafer 60 as described above.
  • the first semiconductor wafer 60 and the semiconductor element 14 provided with the anisotropic conductive member 15 are temporarily fixed by the temporary fixing member 13 while being aligned. This temporarily fixed state is a laminated body (not shown).
  • the temporary fixing member 13 is removed. A method for removing the temporary fixing member 13 will be described later.
  • the first semiconductor wafer 60 and the semiconductor element 14 are bonded via the anisotropic conductive member 15 under a predetermined bonding condition without the temporary fixing member 13.
  • the semiconductor element 14, the anisotropic conductive member 15 and the first semiconductor wafer 60 are electrically connected to each other, and as shown in FIG. 29, the semiconductor element 14, the anisotropic conductive member 15 and A joined body 17 with the first semiconductor wafer 60 is formed.
  • the bonding is performed without the temporary fixing member 13, there is nothing that hinders conduction, and the electrical resistance is reduced.
  • the first semiconductor wafer 60 to which the semiconductor element 14 and the anisotropic conductive member 15 shown in FIG. 29 are bonded is individually separated as shown in FIG. Tidy up. Thereby, the laminated device 10 in which the semiconductor element 12, the anisotropic conductive member 15, and the semiconductor element 14 are joined can be obtained. In addition, the above-mentioned thing can be utilized for singulation.
  • the plurality of semiconductor elements 14 are temporarily fixed and then bonded together.
  • the present invention is not limited to this, and the semiconductor element 14 is bonded to the first semiconductor. You may join to the element area
  • FIG. 31 is a schematic diagram showing one process of the first modified example of the fifth example of the manufacturing method of the laminated device as an example of the joined body according to the embodiment of the present invention
  • FIG. It is a schematic diagram which shows 1 process of the 2nd modification of the 5th example of the manufacturing method of the laminated device of an example of a body. 31 and 32, the same components as those of the temporary fixing member 13, the semiconductor element 14, the anisotropic conductive member 15 and the first semiconductor wafer 60 shown in FIGS. The detailed explanation is omitted.
  • the semiconductor element 14 and the anisotropic conductive member 15 are separate bodies.
  • the semiconductor element 14 and the first semiconductor wafer 60 are arranged to face each other with the anisotropic conductive member 15 interposed therebetween.
  • the temporary fixing member 13 is disposed between the semiconductor element 14 and the anisotropic conductive member 15, and the temporary fixing member 13 is disposed between the anisotropic conductive member 15 and the first semiconductor wafer 60.
  • the semiconductor element 14, the anisotropic conductive member 15, and the first semiconductor wafer 60 are aligned.
  • the first semiconductor wafer 60, the anisotropic conductive member 15, and the semiconductor element 14 are temporarily fixed by the temporary fixing member 13 in the aligned state.
  • This temporarily fixed state is a laminated body (not shown). As described above, the temporary fixing member 13 is removed. Next, the first semiconductor wafer 60 and the semiconductor element 14 are bonded via the anisotropic conductive member 15 under a predetermined bonding condition without the temporary fixing member 13. As shown in FIG. 29 described above, the joined body 17 of the semiconductor element 14, the anisotropic conductive member 15, and the first semiconductor wafer 60 is configured. Next, as illustrated in FIG. 30, the laminated device 10 in which the semiconductor element 12, the anisotropic conductive member 15, and the semiconductor element 14 are joined can be obtained by dividing into individual pieces.
  • the semiconductor element 14 and the first semiconductor wafer 60 are arranged to face each other with the anisotropic conductive member 15 interposed therebetween, and then temporarily fixed between the semiconductor element 14 and the anisotropic conductive member 15. 13 is disposed, and the temporary fixing member 13 is disposed between the anisotropic conductive member 15 and the first semiconductor wafer 60.
  • the temporary fixing member 13 may be provided on the entire surface 60 a of the first semiconductor wafer 60. Even in this case, as described above, the temporary fixing member 13 is removed after the temporary fixing member 13 is temporarily fixed in the aligned state.
  • the first semiconductor wafer 60 and the semiconductor element 14 are bonded via the anisotropic conductive member 15 under a predetermined bonding condition without the temporary fixing member 13.
  • the joined body 17 of the semiconductor element 14, the anisotropic conductive member 15, and the first semiconductor wafer 60 is configured.
  • the laminated device 10 in which the semiconductor element 12, the anisotropic conductive member 15, and the semiconductor element 14 are joined can be obtained by dividing into individual pieces.
  • FIGS. 33 to 36 are schematic views showing a sixth example of the manufacturing method of the laminated device as an example of the joined body of the embodiment of the present invention in the order of steps. 33 to 36, the same components as those in FIGS. 22 to 25 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the temporary fixing member 13 is disposed on the back surface 14 b of the semiconductor element 14.
  • the semiconductor element 16 is brought close to and in contact with the semiconductor element 14, and the semiconductor element 14 and the semiconductor element 16 provided with the anisotropic conductive member 15 are temporarily fixed by the temporary fixing member 13.
  • the first semiconductor wafer 60, the semiconductor element 14 provided with the anisotropic conductive member 15, and the semiconductor element 16 provided with the anisotropic conductive member 15 are aligned with the temporary fixing member.
  • 13 is temporarily fixed. This temporarily fixed state is a laminated body (not shown).
  • the temporary fixing member 13 is removed. A method for removing the temporary fixing member 13 will be described later.
  • the temporary fixing using the temporary fixing member 13 is not limited to the state shown in FIG.
  • a first semiconductor wafer 60, a semiconductor element 14 provided with an anisotropic conductive member 15, and a semiconductor element 16 provided with an anisotropic conductive member 15 are prepared. As shown in FIG. The alignment of the semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 is performed using alignment marks. After the alignment, the temporary fixing member 13 is provided between the first semiconductor wafer 60 and the semiconductor element 14 provided with the anisotropic conductive member 15, for example, on the surface 60 a of the first semiconductor wafer 60. The temporary fixing member 13 is provided between the semiconductor element 14 provided with the anisotropic conductive member 15 and the semiconductor element 16 provided with the anisotropic conductive member 15, for example, on the back surface 14 b of the semiconductor element 14.
  • the semiconductor element 14 provided with the anisotropic conductive member 15 and the semiconductor element 16 provided with the anisotropic conductive member 15 are brought close to and in contact with the first semiconductor wafer 60 to form the first semiconductor wafer 60.
  • the wafer 60, the semiconductor element 14 provided with the anisotropic conductive member 15, and the semiconductor element 16 provided with the anisotropic conductive member 15 are temporarily fixed by the temporary fixing member 13.
  • the first semiconductor wafer 60, the semiconductor element 14 provided with the anisotropic conductive member 15, and the semiconductor element 16 provided with the anisotropic conductive member 15. are joined in a state where they are aligned and temporarily fixed.
  • the first semiconductor wafer 60, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15 and the semiconductor element 16 are electrically connected to each other, as shown in FIG. A joined body 17 of the first semiconductor wafer 60, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the semiconductor element 16 is configured.
  • the laminated device 10 in which the semiconductor element 12 and the semiconductor element 14 are joined can be obtained.
  • the above-mentioned thing can be utilized for singulation.
  • FIG. 34 the semiconductor element 14 provided with the anisotropic conductive member 15 and the first semiconductor wafer 60 are used, and temporarily fixed between the anisotropic conductive member 15 and the semiconductor element 14.
  • the member 13 is not limited to the provision of the temporary fixing member 13 between the first semiconductor wafer 60 and the anisotropic conductive member 15.
  • the semiconductor element 14 is provided with the anisotropic conductive member 15. The structure which is not necessary may be sufficient.
  • FIG. 37 is a schematic diagram showing one process of the first modified example of the sixth example of the manufacturing method of the laminated device as an example of the joined body of the embodiment of the present invention, and FIG. 38 shows the bonding of the embodiment of the present invention.
  • FIGS. 37 and 38 it is a schematic diagram which shows 1 process of the 2nd modification of the 6th example of the manufacturing method of the laminated device of an example of a body. 37 and 38, the same components as those of the temporary fixing member 13, the semiconductor element 14, the anisotropic conductive member 15, the semiconductor element 16, and the first semiconductor wafer 60 shown in FIGS. Detailed description thereof will be omitted.
  • the semiconductor element 14 and the anisotropic conductive member 15 are separate bodies.
  • the semiconductor element 14 and the first semiconductor wafer 60 are disposed to face each other with the anisotropic conductive member 15 interposed therebetween, and the semiconductor element 14 and the semiconductor element 16 are disposed to face each other with the anisotropic conductive member 15 interposed therebetween.
  • Temporary fixing members between the semiconductor element 16 and the anisotropic conductive member 15, between the semiconductor element 14 and the anisotropic conductive member 15, and between the anisotropic conductive member 15 and the first semiconductor wafer 60, respectively. 13 is arranged.
  • the first semiconductor wafer 60, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the semiconductor element 16 are aligned.
  • the first semiconductor wafer 60, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the semiconductor element 16 are temporarily fixed by the temporary fixing member 13 while being aligned.
  • This temporarily fixed state is a laminated body (not shown).
  • the temporary fixing member 13 is removed.
  • the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are bonded via the anisotropic conductive member 15 under a predetermined bonding condition without the temporary fixing member 13. As shown in FIG.
  • the joined body 17 of the semiconductor element 16, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the first semiconductor wafer 60 is configured.
  • the laminated device 10 in which the semiconductor element 12, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the semiconductor element 16 are joined is separated. Can be obtained.
  • the semiconductor element 14 and the first semiconductor wafer 60 are disposed to face each other with the anisotropic conductive member 15 interposed therebetween, and the semiconductor element 14 and the semiconductor element 16 are disposed to face each other with the anisotropic conductive member 15 interposed therebetween. Align. Next, between the semiconductor element 16 and the anisotropic conductive member 15, between the semiconductor element 14 and the anisotropic conductive member 15, and between the anisotropic conductive member 15 and the first semiconductor wafer 60, respectively.
  • a temporary fixing member 13 is disposed. At this time, as shown in FIG. 38, the temporary fixing member 13 may be provided on the entire surface 60 a of the first semiconductor wafer 60.
  • the temporary fixing member 13 is removed after the temporary fixing member 13 is temporarily fixed in the aligned state.
  • the first semiconductor wafer 60, the semiconductor element 14, and the semiconductor element 16 are bonded via the anisotropic conductive member 15 under a predetermined bonding condition without the temporary fixing member 13.
  • the joined body 17 of the semiconductor element 16, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the first semiconductor wafer 60 is configured.
  • FIG. 36 the laminated device 10 in which the semiconductor element 12, the anisotropic conductive member 15, the semiconductor element 14, the anisotropic conductive member 15, and the semiconductor element 16 are joined is separated. Can be obtained.
  • 39 to 41 are schematic views showing a seventh example of the manufacturing method of the laminated device as an example of the joined body according to the embodiment of the present invention in the order of steps.
  • 39 to 41 the same components as those in FIGS. 18 to 21 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • a seventh example of the manufacturing method of the laminated device is a manufacturing method of the laminated device 10 shown in FIG.
  • the seventh example of the manufacturing method of the laminated device 10 is the same as the third example of the manufacturing method of the laminated device 10 shown in FIGS. 18 to 21 except that the second semiconductor wafer 70 is used instead of the semiconductor element 14. The same. For this reason, the detailed description about the manufacturing method common to the 1st example of the manufacturing method of a laminated device is abbreviate
  • a first semiconductor wafer 60 and a second semiconductor wafer 70 having a plurality of element regions (not shown) and alignment marks (not shown) are prepared.
  • the element region is provided on the surface 70 a of the second semiconductor wafer 70.
  • the surface 60a of the first semiconductor wafer 60 and the surface 70a of the second semiconductor wafer 70 are opposed to each other.
  • the alignment of the second semiconductor wafer 70 is performed with respect to the first semiconductor wafer 60 using the alignment marks of the first semiconductor wafer 60 and the alignment marks of the second semiconductor wafer 70.
  • the temporary fixing member 13 is disposed between the first semiconductor wafer 60 and the second semiconductor wafer 70, for example, on the surface 60 a of the first semiconductor wafer 60.
  • the first semiconductor wafer 60 and the second semiconductor wafer 70 are temporarily fixed by the temporary fixing member 13 while being aligned.
  • the temporary fixing member 13 is removed. A method for removing the temporary fixing member 13 will be described later.
  • the first semiconductor wafer 60 and the second semiconductor wafer 70 are bonded under predetermined bonding conditions without the temporary fixing member 13. As a result, the first semiconductor wafer 60 and the second semiconductor wafer 70 are in a state in which electrical continuity is ensured, and the joined body of the first semiconductor wafer 60 and the second semiconductor wafer 70 shown in FIG. 17 is configured. In this case, since the bonding is performed without the temporary fixing member 13, there is nothing that hinders conduction, and the electrical resistance is reduced.
  • each element region is separated into pieces by, for example, dicing or laser scribing.
  • the laminated device 10 in which the semiconductor element 12 and the semiconductor element 14 are joined can be obtained.
  • the laminated device 10 can be obtained even using a wafer-on-wafer.
  • the above-mentioned thing can be utilized for singulation.
  • CMP chemical mechanical polishing
  • the two-layer structure in which the semiconductor element 12 and the semiconductor element 14 are laminated has been described as an example.
  • the present invention is not limited to this and may be three or more layers. It is.
  • an alignment mark (not shown) and an element region (not shown) are provided on the back surface 70 b of the second semiconductor wafer 70.
  • a terminal (not shown) on the back surface 70b is electrically connected to the element region on the front surface 70a.
  • the second semiconductor wafer 70 is configured as described above, after the third semiconductor wafer (not shown) is aligned, between the second semiconductor wafer 70 and the third semiconductor wafer, for example,
  • the temporary fixing member 13 is provided on the back surface 70 b of the second semiconductor wafer 70 and temporarily fixed using the temporary fixing member 13. Then, by removing the temporary fixing member 13 and bonding the third semiconductor wafer, the laminated device 10 having three or more layers can be obtained.
  • FIGS. 39 to 41 are schematic views showing the eighth example of the manufacturing method of the laminated device as an example of the joined body of the embodiment of the present invention in the order of steps. 42 to 44, the same components as those in FIGS. 39 to 41 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the eighth example of the manufacturing method of the laminated device is a manufacturing method of the laminated device 10 shown in FIG.
  • the eighth example of the manufacturing method of the multilayer device is different from the seventh example of the manufacturing method of the multilayer device 10 shown in FIGS.
  • the anisotropic conductive member 15 may be provided on either the surface 60a of the first semiconductor wafer 60 or the surface 70a of the second semiconductor wafer 70.
  • the surface 70a of the second semiconductor wafer 70 is provided on the surface 70a.
  • An anisotropic conductive member 15 is provided.
  • the surface 60a of the first semiconductor wafer 60 and the surface 70a of the second semiconductor wafer 70 are opposed to each other.
  • the alignment of the second semiconductor wafer 70 is performed with respect to the first semiconductor wafer 60 using the alignment marks of the first semiconductor wafer 60 and the alignment marks of the second semiconductor wafer 70.
  • the temporary fixing member 13 is disposed between the first semiconductor wafer 60 and the second semiconductor wafer 70, for example, on the surface 60 a of the first semiconductor wafer 60.
  • the first semiconductor wafer 60 and the second semiconductor wafer 70 provided with the anisotropic conductive member 15 are temporarily fixed by the temporary fixing member 13 in an aligned state.
  • the temporary fixing member 13 is removed. A method for removing the temporary fixing member 13 will be described later.
  • the first semiconductor wafer 60, the anisotropic conductive member 15, and the second semiconductor wafer 70 are bonded under predetermined bonding conditions without the temporary fixing member 13.
  • the first semiconductor wafer 60, the anisotropic conductive member 15, and the second semiconductor wafer 70 are electrically connected to each other, and the first semiconductor wafer 60 shown in FIG. A joined body 17 of the conductive member 15 and the second semiconductor wafer 70 is formed.
  • the bonding is performed without the temporary fixing member 13, there is nothing that hinders conduction, and the electrical resistance is reduced.
  • the first semiconductor wafer 60 and the second semiconductor wafer 70 provided with the anisotropic conductive member 15 are bonded to each other in each element region, for example, dicing or Individualized by laser scribing or the like.
  • the laminated device 10 in which the semiconductor element 12 and the semiconductor element 14 are joined via the anisotropic conductive member 15 shown in FIG. 44 can be obtained.
  • the laminated device 10 can be obtained even using a wafer-on-wafer.
  • the above-mentioned thing can be utilized for singulation. Further, as shown in FIG.
  • first semiconductor wafer 60 and the second semiconductor wafer 70 thinner in a state where the first semiconductor wafer 60 and the second semiconductor wafer 70 are bonded. If there is a semiconductor wafer, it can be thinned by chemical mechanical polishing (CMP) or the like.
  • CMP chemical mechanical polishing
  • a two-layer structure in which the semiconductor element 12 and the semiconductor element 14 are laminated has been described as an example.
  • the present invention is not limited to this. Of course it is good.
  • an alignment mark (not shown) and an element region (not shown) are provided on the back surface 70 b of the second semiconductor wafer 70.
  • a terminal (not shown) on the back surface 70b is electrically connected to the element region on the front surface 70a.
  • the second semiconductor wafer 70 is configured as described above, after the third semiconductor wafer (not shown) is aligned, between the second semiconductor wafer 70 and the third semiconductor wafer, for example,
  • the temporary fixing member 13 is provided on the back surface 70 b of the second semiconductor wafer 70 and temporarily fixed using the temporary fixing member 13. Then, by removing the temporary fixing member 13 and bonding the third semiconductor wafer, the laminated device 10 having three or more layers can be obtained.
  • the irregularities are utilized as the protruding portions 42a and 42b as buffer layers. Can be absorbed. Since the protruding portion 42a and the protruding portion 42b function as a buffer layer, high surface quality can be eliminated for the surface having the element region in the semiconductor element. For this reason, a smoothing process such as polishing is unnecessary, the production cost can be suppressed, and the production time can be shortened. Further, since the laminated device 10 can be manufactured using a chip-on-wafer, the yield is maintained and the manufacturing loss is reduced by bonding only the non-defective semiconductor chip to the non-defective part in the semiconductor wafer. Can do.
  • the semiconductor element 14 provided with the anisotropic conductive member 15 includes the anisotropic conductive member 15 of the anisotropic conductive material 49 shown in FIG. 15 and a semiconductor wafer including a plurality of element regions (not shown). Can be formed. As described above, alignment marks (not shown) and terminals (not shown) for alignment are provided in the element region. In the anisotropic conductive material 49, the anisotropic conductive member 15 is formed in a pattern that matches the element region.
  • a predetermined pressure is applied, heated to a predetermined temperature, and held for a predetermined time to bond the anisotropic conductive member 15 of the anisotropic conductive material 49 to the element region of the semiconductor wafer.
  • the support 47 of the anisotropic conductive material 49 is removed, and only the anisotropic conductive member 15 is bonded to the semiconductor wafer.
  • the anisotropic conductive material 49 is heated to a predetermined temperature, the adhesive force of the release agent 46 of the release layer 44 is reduced, and the support body 47 starts from the release layer 44 of the anisotropic conductive material 49. Remove.
  • the semiconductor wafer is separated into pieces for each element region to obtain a plurality of semiconductor elements 14.
  • the semiconductor element 14 provided with the anisotropic conductive member 15 has been described as an example, the semiconductor element 16 provided with the anisotropic conductive member 15 is also the second provided with the anisotropic conductive member 15.
  • the anisotropic conductive member 15 can be provided in the same manner as the semiconductor element 14 provided with the anisotropic conductive member 15.
  • the present invention is not limited to this, and it is also possible to manufacture the laminated device 10 by arranging the anisotropic conductive member 15 alone.
  • the temporary fixing in the temporary fixing step refers to fixing on the objects to be joined in a state of being aligned with the objects to be joined. Temporary fixing maintains the aligned state, but is not permanently fixed.
  • a temporary fixing member is used, and at least two conductive members are temporarily fixed to each other using the surface tension of the temporary fixing member.
  • the temporary fixing step is performed by bringing at least two conductive members into close contact with each other.
  • the pressurizing condition of the conductive member is not particularly limited, but is preferably 10 MPa or less, more preferably 5 MPa or less, and particularly preferably 1 MPa or less.
  • the temperature condition in the temporary fixing step is not particularly limited, but is preferably 0 ° C. to 300 ° C., more preferably 10 ° C. to 200 ° C., and normal temperature (23 ° C.) to 100 ° C. It is particularly preferable that the temperature is C.
  • the temporary fixing member is removed in the temporary fixing step, and the temporary fixing step and the removing step are performed simultaneously.
  • Toray Engineering, Shibuya Kogyo Co., Ltd., Shinkawa Co., Ltd., and Yamaha Devices from various companies such as Motoki Co., Ltd. can be used.
  • the temporarily fixing member temporarily fixes at least two conductive members to each other by utilizing surface tension, and is finally removed. For this reason, the bonded body, for example, the laminated device 10 does not have the temporary fixing member 13. Thus, since the temporary fixing member is finally removed, for example, when it is removed by vaporization, it is preferable that the component does not remain.
  • the temporary fixing member is preferably liquid at a temperature of 23 ° C., and in this case, the boiling point of the liquid is preferably 50 ° C. or higher and 250 ° C. or lower.
  • the temporary fixing member is liquid or solid, it is not limited to a single composition and may be a mixture.
  • the liquid at a temperature of 23 ° C. is based on physical property data.
  • the temporary fixing member is liquid at a temperature of 23 ° C., it is preferable because the temporary fixing member can be easily supplied to a predetermined location under atmospheric pressure.
  • a known device that supplies liquid droplets can be used as a facility for supplying the temporarily fixing member.
  • the temporarily fixing member can be supplied using an ink jet method. By using multi-head inkjet, in the case of wafer-on-chip, the temporary fixing member can be efficiently arranged in the element region on the surface of the semiconductor wafer.
  • the temporary fixing member is liquid at a temperature of 23 ° C.
  • the electrical resistance indicating the electrical conductivity after joining becomes small.
  • the temporary fixing member is solid at a temperature of 23 ° C.
  • the electrical resistance indicating the electrical conductivity after joining increases.
  • the boiling point of the liquid is less than 50 ° C.
  • the removal of the temporary fixing member may proceed even outside the removing step.
  • the boiling point of the liquid exceeds 250 ° C., a high temperature is required to vaporize and remove the temporarily fixing member, so that depending on the joining conditions, the joining step and the removing step may not be performed simultaneously.
  • the temporarily fixing member tends to remain, and the electrical resistance indicating the electrical conductivity after joining increases.
  • the temperature of the liquid is 60 ° C. or higher and 180 ° C. or lower because the bonding step and the removing step are performed simultaneously and the electrical conductivity after the bonding is performed.
  • Examples of the temporary fixing member include acetone (boiling point 56 ° C.), isopropanol (boiling point 82 ° C.), ethyl lactate (boiling point 154 ° C.), ethanol (boiling point 78 ° C.), water (boiling point 100 ° C.), propylene glycol monomethyl ether acetate ( Boiling point 146 ° C.), ethylene glycol (boiling point 197 ° C.), diethylene glycol monobutyl ether acetate (boiling point 245 ° C.), diethylene glycol dibutyl ether (boiling point 256 ° C.) and t-butyl alcohol (boiling point 82 ° C.) can be used.
  • t-butyl alcohol is solid at a temperature of 23 ° C., but the others are liquid at a temperature of 23 ° C. Of the liquids at a temperature of 23 ° C., the boiling point is 250 ° C. or lower except for diethylene glycol dibutyl ether (boiling point 256 ° C.). All boiling points are catalog values.
  • the temporary fixing member is preferably liquid at a temperature of 23 ° C. as described above, and the boiling point of the liquid is preferably 50 ° C. or higher and 250 ° C. or lower.
  • a method of removing the temporary fixing member 13 includes a method of vaporizing the temporary fixing member 13.
  • the semiconductor element 12 and the semiconductor element 14 are temporarily fixed by the temporary fixing member 13 and are disposed in a temperature atmosphere in which the temporary fixing member 13 evaporates or are disposed in a reduced pressure atmosphere. To do.
  • the temporary fixing member is removed in the process of performing the bonding step when the subsequent bonding step is performed in a temperature atmosphere where the temporary fixing member evaporates.
  • the removing step and the joining step are performed simultaneously.
  • positioning in a pressure-reduced atmosphere when the joining process of a post process is implemented in a pressure-reduced atmosphere, a temporary fixing member is removed in the process of implementing a joining process. In this case, the removal process and the bonding process are performed simultaneously.
  • performing the removal process and the bonding process simultaneously means that two processes of the removal process and the bonding process are performed in one process.
  • the manufacturing method can be simplified, the manufacturing equipment can be simplified, and the tact time can be reduced.
  • Another method for removing the temporary fixing member 13 is to replace the temporary fixing member with gas or a filler.
  • replacing the temporary fixing member with gas for example, the semiconductor element 12 and the semiconductor element 14 are temporarily fixed by the temporary fixing member 13 and are placed in a reduced pressure atmosphere, and the temporary fixing member is discharged. Thereby, the temporarily fixing member is replaced with the gas in the reduced pressure atmosphere. If the gas in the reduced pressure atmosphere is air, the temporary fixing member is replaced with air. If the gas in the reduced pressure atmosphere is an inert gas such as argon gas and nitrogen gas, the temporary fixing member is replaced with an inert gas. Is done.
  • the temporary fixing member 13 When the temporary fixing member 13 is replaced with a filler, when the temporary fixing member 13 is discharged, the temporary fixing member can be replaced with the filler by filling the filler instead of the temporary fixing member.
  • the removal step of the temporary fixing member may include at least one of a vaporization step of the temporary fixing member, a replacement step of replacing the temporary fixing member with gas, or a replacement step of replacing with the filler.
  • the gas that replaces the temporary fixing member 13 is, for example, air or an inert gas such as argon gas and nitrogen gas.
  • the filler that replaces the temporary fixing member 13 is, for example, NCP (Non Conductive Paste) or an underfill agent.
  • NCP Non Conductive Paste
  • the filler those containing a polymer material, a curing agent, and an inorganic filler can be used.
  • the polymer material include bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolac type epoxy resin, alicyclic epoxy resin, siloxane type epoxy resin, biphenyl type epoxy resin, glycidyl ester type epoxy resin, and glycidyl amine.
  • Type epoxy resin, hydantoin type epoxy resin, and naphthalene ring-containing epoxy resin In the epoxy resin composition, the compounds exemplified here may be used alone or in combination of two or more.
  • the component (A) is preferably contained in an amount of 5 to 30% by mass, more preferably 12 to 26% by mass, based on the total weight of the epoxy resin composition.
  • the curing agent include chain aliphatic amines, cycloaliphatic amines, aliphatic aromatic amines, and aromatic amines.
  • the compounds exemplified here may be used alone or in combination of two or more.
  • the amino group is preferably contained in a proportion of 0.7 to 1.5 equivalents, and in a proportion of 0.8 to 1.2 equivalents relative to 1 equivalent of the epoxy group of the component (A). More preferably.
  • the inorganic filler examples include silica (silicon dioxide), alumina (aluminum oxide), aluminum nitride, magnesium oxide, silicon nitride, zinc oxide, and boron nitride. Of these, silica, alumina, and aluminum nitride are preferable.
  • the compounds exemplified here may be used alone or in combination of two or more.
  • Component (C) is preferably contained in an amount of 40 to 85% by mass, more preferably 60 to 80% by mass, based on the total weight of the epoxy resin composition.
  • desired thermal conductivity for example, 0.3 W / m ° C.
  • the filler may further contain an amine alkylene oxide adduct, a silane coupling agent or the like as an additive.
  • NCP is an example of a filler that replaces the temporary fixing member 13.
  • NCP preferably exhibits fluidity in a temperature range of 50 ° C. to 200 ° C. and cures at 200 ° C. or higher.
  • the composition of NCP will be described.
  • NCP contains a polymer material.
  • NCP may contain an antioxidant material.
  • thermosetting resin examples include epoxy resins, phenol resins, polyimide resins, polyester resins, polyurethane resins, bismaleimide resins, melamine resins, and isocyanate resins. Among them, it is preferable to use a polyimide resin and / or an epoxy resin because the insulation reliability is further improved and the chemical resistance is excellent.
  • antioxidant material contained in NCP include 1,2,3,4-tetrazole, 5-amino-1,2,3,4-tetrazole, and 5-methyl-1,2,3.
  • benzotriazole and its derivatives are preferred.
  • benzotriazole derivatives include a hydroxyl group, an alkoxy group (eg, methoxy group, ethoxy group, etc.), an amino group, a nitro group, and an alkyl group (eg, methyl group, ethyl group, butyl group, etc.) on the benzene ring of benzotriazole.
  • substituted benzotriazole having a halogen atom for example, fluorine, chlorine, bromine, iodine and the like.
  • substituted naphthalenetriazole, substituted naphthalenebistriazole and the like substituted in the same manner as naphthalenetriazole and naphthalenebistriazole can also be mentioned.
  • antioxidant materials contained in NCP include general antioxidants, higher fatty acids, higher fatty acid copper, phenolic compounds, alkanolamines, hydroquinones, copper chelating agents, organic amines, and organic ammoniums. Examples include salts.
  • the content of the antioxidant material contained in NCP is not particularly limited, but is preferably 0.0001% by mass or more and more preferably 0.001% by mass or more with respect to the total mass of NCP from the viewpoint of the anticorrosive effect. Moreover, from the reason for obtaining an appropriate electrical resistance in this joining process, 5.0 mass% or less is preferable and 2.5 mass% or less is more preferable.
  • NCP contains a migration prevention material because the insulation reliability is further improved by trapping metal ions, halogen ions, and metal ions derived from semiconductor elements and semiconductor wafers that can be contained in NCP. preferable.
  • an ion exchanger for example, an ion exchanger, specifically, a mixture of a cation exchanger and an anion exchanger, or only a cation exchanger can be used.
  • the cation exchanger and the anion exchanger can be appropriately selected from, for example, an inorganic ion exchanger and an organic ion exchanger described later.
  • Examples of the inorganic ion exchanger include metal hydrated oxides typified by hydrous zirconium oxide.
  • metals for example, in addition to zirconium, iron, aluminum, tin, titanium, antimony, magnesium, beryllium, indium, chromium, bismuth, and the like are known.
  • zirconium-based ones have exchangeability for the cationic Cu 2+ and Al 3+ .
  • iron-based ones have exchange ability for Ag + and Cu 2+ .
  • those based on tin, titanium and antimony are cation exchangers.
  • those of bismuth-based, anion Cl - has exchange capacity for.
  • Zirconium-based ones exhibit anion exchange capacity depending on the production conditions. The same applies to aluminum-based and tin-based ones.
  • inorganic ion exchangers other than these synthetic compounds such as acid salts of polyvalent metals typified by zirconium phosphate, heteropolyacid salts typified by ammonium molybdophosphate, insoluble ferrocyanides, and the like are known. Some of these inorganic ion exchangers are already on the market, and for example, various grades under the trade name IXE “IXE” of Toa Gosei Co., Ltd. are known.
  • natural product zeolites or inorganic ion exchanger powders such as montmorillonite can also be used.
  • organic ion exchanger examples include crosslinked polystyrene having a sulfonic acid group as a cation exchanger, and those having a carboxylic acid group, a phosphonic acid group, or a phosphinic acid group. Moreover, the crosslinked polystyrene which has a quaternary ammonium group, a quaternary phosphonium group, or a tertiary sulfonium group as an anion exchanger is mentioned.
  • inorganic ion exchangers and organic ion exchangers may be appropriately selected in consideration of the type of cation to be captured, the type of anion, and the exchange capacity for the ion. Of course, it goes without saying that an inorganic ion exchanger and an organic ion exchanger may be mixed and used. Since the manufacturing process of an electronic device includes a heating process, an inorganic ion exchanger is preferable.
  • the mixing ratio of the migration preventing material and the above-described polymer material is preferably, for example, 10% by mass or less for the migration preventing material and 5% by mass or less for the migration preventing material from the viewpoint of mechanical strength. More preferably, the migration prevention material is further preferably 2.5% by mass or less. Moreover, it is preferable that a migration prevention material shall be 0.01 mass% or more from a viewpoint of suppressing the migration at the time of joining a semiconductor element or a semiconductor wafer, and an anisotropic conductive member.
  • NCP preferably contains an inorganic filler.
  • the inorganic filler is not particularly limited and can be appropriately selected from known ones. For example, kaolin, barium sulfate, barium titanate, silicon oxide powder, finely divided silicon oxide, gas phase method silica, and amorphous silica , Crystalline silica, fused silica, spherical silica, talc, clay, magnesium carbonate, calcium carbonate, aluminum oxide, aluminum hydroxide, mica, aluminum nitride, zirconium oxide, yttrium oxide, silicon carbide, silicon nitride and the like.
  • the average particle diameter of the inorganic filler is larger than the interval between the respective conductive paths from the reason that the inorganic filler is prevented from entering between the conductive paths at the time of joining and the conductive reliability is further improved.
  • the average particle size of the inorganic filler is preferably 30 nm to 10 ⁇ m, and more preferably 80 nm to 1 ⁇ m.
  • the average particle size is defined as a primary particle size measured by a laser diffraction / scattering particle size measuring device (Microtrack MT3300 manufactured by Nikkiso Co., Ltd.).
  • NCP may contain a curing agent.
  • a curing agent When it contains a curing agent, it does not use a solid curing agent at room temperature, but contains a curing agent that is liquid at room temperature, from the viewpoint of suppressing poor bonding with the surface shape of the anisotropic conductive member to be connected. Is more preferable.
  • solid at normal temperature means solid at 25 ° C., for example, a substance having a melting point higher than 25 ° C.
  • the curing agent examples include aromatic amines such as diaminodiphenylmethane and diaminodiphenylsulfone, aliphatic amines, imidazole derivatives such as 4-methylimidazole, dicyandiamide, tetramethylguanidine, thiourea-added amine, methyl
  • aromatic amines such as diaminodiphenylmethane and diaminodiphenylsulfone
  • aliphatic amines examples include imidazole derivatives such as 4-methylimidazole, dicyandiamide, tetramethylguanidine, thiourea-added amine, methyl
  • carboxylic acid anhydrides such as hexahydrophthalic anhydride, carboxylic acid hydrazides, carboxylic acid amides, polyphenol compounds, novolak resins, polymercaptans, and the like.
  • curing agent may be used individually by 1
  • NCP may contain various additives such as a dispersant, a buffering agent, and a viscosity modifier that are generally added to a resin insulating film of a semiconductor package as long as the characteristics are not impaired.
  • the joining in the joining process is also referred to as main joining.
  • conditions suitable for a device such as a semiconductor element to be used can be selected although the atmosphere, the heating temperature, the applied pressure (load), and the processing time during the main bonding can be cited as control factors.
  • the temperature condition in this bonding is not particularly limited, but is preferably a temperature higher than the temporary fixing temperature, specifically 150 ° C. to 350 ° C., more preferably 200 ° C. to A temperature of 300 ° C. is particularly preferable.
  • the pressurizing condition in the main joining is not particularly limited, but is preferably 30 MPa or less, and more preferably 0.1 MPa to 20 MPa.
  • the time of the main joining is not particularly limited, but is preferably 1 second to 60 minutes, and more preferably 5 seconds to 10 minutes.
  • each company such as Mitsubishi Heavy Industries Machine Tool, Bond Tech, PMT Co., Ltd., Ayumi Industry, Tokyo Electron (TEL), EVG, SUSS Microtech Co., Ltd. (SUSS), Musashino Engineering, etc.
  • the wafer bonding apparatus can be used as an apparatus used for the above-mentioned main joining.
  • the wafer bonding apparatus can be used as an apparatus used for the above-mentioned main joining.
  • the atmosphere at the time of the main bonding can be selected from an atmosphere under air, an inert atmosphere such as a nitrogen atmosphere, and a reduced pressure atmosphere including a vacuum atmosphere.
  • the heating temperature is not particularly limited to the above, and various temperatures from 100 ° C. to 400 ° C.
  • the heating stage performance can be selected, and the heating stage performance from 10 ° C./min to 10 ° C./sec with respect to the rate of temperature rise, Or it can select according to a heating system. The same applies to cooling. Further, it is possible to heat in steps, and it is possible to perform joining in several stages and sequentially increase the heating temperature. Also regarding the pressure (load), it is not particularly limited to the above-mentioned ones, and it can be selected to pressurize rapidly or in steps according to physical characteristics such as the strength of the bonding target.
  • the atmosphere at the time of the main bonding, the holding time for heating and pressurizing, and the changing time can be set as appropriate. Further, the order can be changed as appropriate. For example, after the vacuum state is reached, the first stage of pressurization is performed, and then the temperature is raised by heating, and then the second stage of pressurization is performed and held for a certain period of time. At this stage, a procedure can be set up such as returning to the atmosphere. Such a procedure can be modified in various ways. After pressurizing in the atmosphere, it may be heated in a vacuum state, or vacuuming, pressurizing, and heating may be performed all at once. Examples of these combinations are shown in FIGS.
  • the yield of bonding can be improved.
  • the temporary fixation can be similarly changed.
  • the oxidation on the electrode surface of the semiconductor element can be suppressed by performing in an inert atmosphere. It is also possible to perform bonding while applying ultrasonic waves.
  • 45 to 51 are graphs showing first to seventh examples of the main joining conditions of the joined body of the embodiment.
  • 45 to 51 show the atmosphere at the time of joining, the heating temperature, the applied pressure (load), and the processing time, the symbol V indicates the degree of vacuum, the symbol L indicates the load, and the symbol T indicates the temperature .
  • the high degree of vacuum means that the pressure is low.
  • the heating temperature, and the load at the time of bonding for example, as shown in FIGS. 45 to 47, the temperature may be raised after the load is applied with the pressure reduced. Further, as shown in FIGS. 48, 50, and 51, the timing of applying the load and the timing of raising the temperature may be matched. As shown in FIG. 49, the load may be applied after the temperature is raised.
  • the timing of pressure reduction and the timing of raising the temperature may be matched.
  • the temperature rise may be increased stepwise as shown in FIGS. 45, 46 and 50, or may be heated in two stages as shown in FIG.
  • the load may be applied stepwise as shown in FIGS.
  • the pressure can be reduced by applying a load after reducing the pressure as shown in FIGS. 45, 47, 49, 50, and 51.
  • the timing of applying the load may be combined. In this case, decompression and joining are performed in parallel.
  • FIG. 52 is a schematic diagram showing a fifth example of the laminated device as an example of the joined body according to the embodiment of the present invention
  • FIG. 53 shows a sixth example of the laminated device as an example of the joined body according to the embodiment of the present invention. It is a schematic diagram shown.
  • the joined body constitutes a laminated device and a part of the laminated device.
  • a semiconductor element to be described later is, for example, a member having a conductive region of a bonded body and bonded to an anisotropic conductive member.
  • the conductive region corresponds to a terminal or the like responsible for the conduction of the semiconductor element.
  • the laminated device 10 is not limited to the above-described configuration, and a semiconductor element 84, a semiconductor element 86, and a semiconductor are formed using an interposer 87 and an anisotropic conductive member 82 as in the laminated device 80 shown in FIG.
  • the elements 88 may be stacked in the stacking direction Ds, joined, and electrically connected.
  • the anisotropic conductive member 82 has the same configuration as the anisotropic conductive member 15 described above, for example.
  • a laminated device 80 shown in FIG. 53 may function as an optical sensor. In the stacked device 80 shown in FIG. 53, the semiconductor element 110 and the sensor chip 112 are stacked in the stacking direction Ds via the anisotropic conductive member 82.
  • the sensor chip 112 is provided with a lens 114.
  • the semiconductor element 110 is formed with a logic circuit, and the configuration thereof is not particularly limited as long as signals obtained by the sensor chip 112 can be processed.
  • the sensor chip 112 has an optical sensor that detects light.
  • the optical sensor is not particularly limited as long as it can detect light.
  • CMOS complementary metal oxide semiconductor
  • the configuration of the lens 114 is not particularly limited as long as it can collect light on the sensor chip 112.
  • a lens called a microlens is used.
  • the semiconductor element 84, the semiconductor element 86, and the semiconductor element 88 described above have element regions (not shown).
  • the element region including the semiconductor elements 12, 14, 16, the first semiconductor wafer 60, the second semiconductor wafer 70, and the third semiconductor wafer is a capacitor, resistor, and coil for functioning as an electronic element.
  • This is a region where various element constituent circuits such as are formed.
  • a memory circuit such as a flash memory
  • a logic circuit such as a microprocessor and an FPGA (field-programmable gate array) is formed
  • a communication module such as a wireless tag, and wiring are formed.
  • a transmission circuit or MEMS may be formed in the element region.
  • the MEMS is, for example, a sensor, an actuator, an antenna, or the like. Examples of the sensor include various sensors such as acceleration, sound, and light.
  • an element configuration circuit or the like is formed in the element region, and a rewiring layer (not shown) is provided in the semiconductor element, for example.
  • a stacked device for example, a combination of a semiconductor element having a logic circuit and a semiconductor element having a memory circuit can be used. Further, all the semiconductor elements may have a memory circuit, and all the semiconductor elements may have a logic circuit. Further, the combination of the semiconductor elements in the laminated device 80 may be a combination of a sensor, an actuator, an antenna, and the like, and a memory circuit and a logic circuit, and is appropriately determined according to the use of the laminated device 80 and the like.
  • the semiconductor element is used for the above-described semiconductor package and laminated device.
  • the semiconductor element is not particularly limited, and other than those described above, for example, logic LSI (Large Scale Integration) (for example, ASIC (Application Specific Integrated Circuit), FPGA (Field Programmable Gate Array), ASSP (Application Specific Standard Product).
  • logic LSI Large Scale Integration
  • ASIC Application Specific Integrated Circuit
  • FPGA Field Programmable Gate Array
  • ASSP Application Specific Standard Product
  • Microprocessor for example, CPU (Central Processing Unit), GPU (Graphics Processing Unit), etc.
  • memory for example, DRAM (Dynamic Random Access Memory), HMC (Hybrid Memory Cube), MRAM (Magnetic RAM: magnetic memory) ) And PCM (Phase-Change Memory), ReRAM (Resistive RAM), FeRAM (Ferroelectric RAM), flash memory (NAND (Not AND) flash), etc.), LED (Light Emitting Diode) (For example, micro flash for portable terminals, in-vehicle use, projector light source, LCD backlight, general lighting, etc.), power device, analog IC (Integrated Circuit), (for example, DC (Direct Current) -DC (Direct Current) Converter, insulated gate bipolar transistor (IGBT), MEMS (Micro Electro Mechanical Systems), (eg, acceleration sensor, pressure sensor, vibrator, gyro sensor, etc.), wireless (eg, GPS (Global Positioning System), FM ( Frequency Modulation), NFC (Nearfield
  • FIG. 54 is a schematic diagram illustrating a seventh example of a laminated device as an example of a joined body according to an embodiment of the present invention
  • FIG. 55 illustrates an eighth example of a laminated device as an example of a joined body according to an embodiment of the present invention
  • 56 is a schematic view showing a ninth example of the laminated device as an example of the joined body according to the embodiment of the present invention
  • FIG. 57 is a laminated device as an example of the joined body according to the embodiment of the present invention. It is a schematic diagram which shows the 10th example of.
  • a semiconductor element 86 and a semiconductor element 88 are joined to one semiconductor element 84 using an anisotropic conductive member 82, and electrical A stacked device 80a in a form connected to is illustrated.
  • the semiconductor element 84 may have an interposer function.
  • a plurality of devices such as a logic chip having a logic circuit and a memory chip can be stacked on a device having an interposer function. In this case, bonding can be performed even if the electrode size is different for each device.
  • the electrodes 118 are not the same in size but are mixed in different sizes, but a semiconductor element 84 is used for the semiconductor element 84 by using the anisotropic conductive member 82.
  • the element 86 and the semiconductor element 88 are joined and electrically connected.
  • the semiconductor element 116 is joined to the semiconductor element 86 using the anisotropic conductive member 82 and is electrically connected thereto.
  • the semiconductor element 117 is joined and electrically connected across the semiconductor element 86 and the semiconductor element 88 using the anisotropic conductive member 82.
  • the semiconductor element 86 and the semiconductor element 88 are joined and electrically connected to one semiconductor element 84 using the anisotropic conductive member 82, as in the stacked device 80c shown in FIG. Yes. Further, the semiconductor element 116 and the semiconductor element 117 are bonded to the semiconductor element 86 using the anisotropic conductive member 82, the semiconductor element 121 is bonded to the semiconductor element 88 using the anisotropic conductive member 82, and electrically A connected configuration can also be adopted.
  • a light emitting element such as a VCSEL (Vertical Cavity Surface Emitting Laser) and a light receiving element such as a CMOS (Complementary Metal Oxide Semiconductor) image sensor are stacked on the device surface including the optical waveguide.
  • VCSEL Vertical Cavity Surface Emitting Laser
  • CMOS Complementary Metal Oxide Semiconductor
  • a semiconductor element 86 and a semiconductor element 88 are joined and electrically connected to one semiconductor element 84 using an anisotropic conductive member 82. Yes.
  • the semiconductor element 116 and the semiconductor element 117 are bonded to the semiconductor element 86 using the anisotropic conductive member 82, the semiconductor element 121 is bonded to the semiconductor element 88 using the anisotropic conductive member 82, and electrically It is connected.
  • the semiconductor element 84 is provided with an optical waveguide 123.
  • the semiconductor element 88 is provided with a light emitting element 125, and the semiconductor element 86 is provided with a light receiving element 126.
  • the light Lo output from the light emitting element 125 of the semiconductor element 88 passes through the optical waveguide 123 of the semiconductor element 84 and is emitted as the outgoing light Ld to the light receiving element 126 of the semiconductor element 86. Thereby, it can respond to the above-mentioned silicon photonics.
  • a hole 122 is formed at a location corresponding to the optical path of the light Lo and the emitted light Ld.
  • the present invention is basically configured as described above. As mentioned above, although the manufacturing method, temporarily fixing member, and laminated body of the joined body of this invention were demonstrated in detail, this invention is not limited to the above-mentioned embodiment, In the range which does not deviate from the main point of this invention, it is various improvement. Of course, changes may be made.
  • the electrical resistance that is an evaluation item will be described.
  • the electrical resistance was evaluated using a conduction resistance.
  • the conduction resistance will be described.
  • ⁇ Evaluation of resistance> The probe was brought into contact with the lead-out wiring pad of the daisy chain pattern portion of the interposer, and continuity was evaluated in the atmosphere.
  • the resistance value was measured using a Keithley source meter as a measuring device. Based on the result of resistance value, it evaluated by the evaluation criteria shown below. The evaluation results are shown in the resistance column of Table 1 below. “A”: resistance value is less than 10 times the design resistance “B”: resistance value is 10 to 100 times the design resistance “C”: resistance value is 100 to 1000 times the design resistance “D”: resistance Value is more than 1000 times the design resistance
  • a TEG chip (Test Element Group chip) was used as the semiconductor member.
  • ⁇ TEG chip> A TEG chip having a Cu pad and an interposer were prepared. These include a daisy chain pattern for measuring conduction resistance and a comb pattern for measuring insulation resistance. These insulating layers are made of SiN.
  • the TEG chip was prepared with a chip size of 8 mm square and a ratio of the electrode area (copper post) to the chip area of 25%.
  • the electrodes were 5 ⁇ m in diameter and 7 ⁇ m in height, and the thickness of the insulating layer existing between the electrodes was 2 ⁇ m.
  • the TEG chip corresponds to a semiconductor member. Since the interposer includes lead-out wiring around it, a chip size of 10 mm square was prepared.
  • a TEG chip, an anisotropic conductive member, and an interposer are laminated in this order, and joined at a temperature of 270 ° C. for 10 minutes using a chip bonder (DB250, manufactured by Kasuya Kogyo Co., Ltd.). did. At this time, the positions of the TEG chip and the Cu pad of the interposer were aligned and joined by using alignment marks formed in advance at the corners of the chip. In addition, before joining, there also existed a case which also implements temporary fixing using the temporary fixing member as mentioned later.
  • the ingot surface was shaved with an average thickness of 10 mm using a chamfering machine, soaked at 550 ° C. for about 5 hours, and when the temperature dropped to 400 ° C., the thickness was reduced to 2 using a hot rolling mill. A 7 mm rolled plate was used. Furthermore, after performing heat processing using a continuous annealing machine at 500 degreeC, it finished by cold rolling to 1.0 mm in thickness, and obtained the aluminum substrate of JIS (Japanese Industrial Standards) 1050 materials. An aluminum substrate was formed into a wafer shape having a diameter of 200 mm (8 inches) and then subjected to the following processes.
  • JIS Japanese Industrial Standards
  • the above-mentioned aluminum substrate was subjected to electropolishing using an electropolishing liquid having the following composition under the conditions of a voltage of 25 V, a liquid temperature of 65 ° C., and a liquid flow rate of 3.0 m / min.
  • the cathode was a carbon electrode, and GP0110-30R (manufactured by Takasago Seisakusho Co., Ltd.) was used as the power source.
  • the flow rate of the electrolyte was measured using a vortex type flow monitor FLM22-10PCW (manufactured by ASONE CORPORATION).
  • Electrolytic polishing liquid composition -660 mL of 85% phosphoric acid (reagent manufactured by Wako Pure Chemical Industries, Ltd.) ⁇ Pure water 160mL ⁇ Sulfuric acid 150mL ⁇ Ethylene glycol 30mL
  • the aluminum substrate after the electrolytic polishing treatment was subjected to an anodizing treatment by a self-ordering method according to the procedure described in JP-A-2007-204802.
  • the aluminum substrate after the electropolishing treatment was pre-anodized for 5 hours with an electrolyte solution of 0.50 mol / L oxalic acid at a voltage of 40 V, a liquid temperature of 16 ° C., and a liquid flow rate of 3.0 m / min. .
  • a film removal treatment was performed in which the aluminum substrate after the pre-anodizing treatment was immersed in a mixed aqueous solution (liquid temperature: 50 ° C.) of 0.2 mol / L chromic anhydride and 0.6 mol / L phosphoric acid for 12 hours. Thereafter, reanodization treatment was performed for 3 hours and 45 minutes with an electrolyte of 0.50 mol / L oxalic acid at a voltage of 40 V, a liquid temperature of 16 ° C., and a liquid flow rate of 3.0 m / min. An oxide film was obtained.
  • the cathode was a stainless electrode, and the power supply was GP0110-30R (manufactured by Takasago Seisakusho Co., Ltd.). Further, NeoCool BD36 (manufactured by Yamato Kagaku Co., Ltd.) was used as the cooling device, and Pair Stirrer PS-100 (manufactured by EYELA Tokyo Rika Kikai Co., Ltd.) was used as the stirring and heating device. Furthermore, the flow rate of the electrolytic solution was measured using a vortex flow monitor FLM22-10PCW (manufactured by ASONE Corporation).
  • electrolytic treatment electrolytic removal treatment
  • electrolytic removal treatment electrolytic removal treatment
  • an etching process etching removal process
  • the average opening diameter of the micropores present in the anodized film after the barrier layer removing step was 60 nm.
  • the average opening diameter was calculated as an average value obtained by taking a surface photograph (magnification 50000 times) with a FE-SEM (Field emission-Scanning Electron Microscope) and measuring 50 points.
  • the average thickness of the anodic oxide film after the barrier layer removing step was 80 ⁇ m.
  • the average thickness is an average obtained by cutting the anodized film with FIB (Focused Ion Beam) in the thickness direction, photographing a surface photograph (magnification 50000 times) with FE-SEM, and measuring 10 points. Calculated as value.
  • the density of micropores present in the anodic oxide film was about 100 million / mm 2 .
  • the density of the micropores was measured and calculated by the method described in paragraphs ⁇ 0168> and ⁇ 0169> of JP-A-2008-270158. Further, the degree of ordering of the micropores present in the anodic oxide film was 92%. The degree of ordering was calculated by taking a surface photograph (magnification: 20000 times) with FE-SEM, measuring it by the method described in paragraphs ⁇ 0024> to ⁇ 0027> of JP-A-2008-270158.
  • ⁇ Metal filling process> electrolytic plating was performed using the aluminum substrate as the cathode and platinum as the positive electrode. Specifically, a metal-filled microstructure in which copper was filled in the micropores was produced by performing constant current electrolysis using a copper plating solution having the composition shown below. Here, constant current electrolysis is carried out using cyclic voltammetry in a plating solution using a power source (HZ-3000) manufactured by Hokuto Denko Co., Ltd. using a plating apparatus manufactured by Yamamoto Metal Testing Co., Ltd. After confirming the potential, the treatment was performed under the following conditions.
  • the surface of the anodic oxide film after filling the micropores with metal was observed with FE-SEM, and the presence or absence of pores due to metal in 1000 micropores was observed to determine the sealing rate (number of sealed micropores / 1000 ) was calculated to be 96%.
  • the anodic oxide film after filling the micropores with metal was cut with FIB in the thickness direction, and the cross-section was taken with FE-SEM to take a surface photograph (magnification 50000 times). As a result of confirmation, it was found that the inside of the sealed micropore was completely filled with metal.
  • a metal-filled microstructure was prepared by dissolving and removing the aluminum substrate by immersing it in a 20 mass% mercury chloride aqueous solution (raised) at 20 ° C. for 3 hours.
  • ⁇ Trimming process> The metal-filled microstructure after the substrate removal step is immersed in an aqueous sodium hydroxide solution (concentration: 5 mass%, liquid temperature: 20 ° C.), and the immersion time is adjusted so that the height of the protruding portion is 500 nm.
  • the surface of the aluminum anodic oxide film was selectively dissolved, then washed with water and dried to produce an anisotropic conductive member having a copper cylinder as a conduction path protruding.
  • Example 1 In Example 1, after aligning the above-described interposer, anisotropic conductive member and TEG chip, between the interposer and anisotropic conductive member, between the anisotropic conductive member and TEG chip, Isopropanol (boiling point 82 ° C.) was disposed as a temporary fixing member, and after temporarily fixing with isopropanol, removal of the isopropanol and bonding were simultaneously performed to produce a bonded body. Moreover, in Example 1, the temporarily fixing member is substituted with gas at the time of joining. In Example 1, isopropanol was used for the temporary fixing member, and after temporarily fixing at a temperature of 50 ° C. for 1 minute, the bonding was performed at a temperature of 270 ° C. for 10 minutes. Removed.
  • Example 2 In the second embodiment, the temporary fixing member removal step and the joining step are not performed at the same time as in the first embodiment, and the temporary fixing member removal step replaces the temporary fixing member with gas.
  • Example 2 the sample was temporarily fixed at a temperature of 150 ° C. for 1 minute at the time of temporary fixing, and after isopropanol was vaporized and removed, bonding was performed.
  • Example 3 Example 3 is different from Example 1 in that the temporary fixing member removal step and the joining step are not performed at the same time, and the temporary fixing member removal step is a vaporization step. Same as Example 1. In Example 3, the sample was temporarily fixed at a temperature of 100 ° C.
  • Dispenser is U8410-73CF3 (product number) manufactured by NAMICS, and 10 g of filler is put in a dispenser and dispensed in a Toray Engineering vacuum dispenser (model number: FS2500) set at a pressure of 130 Pa and a temperature of 100 ° C. Went.
  • Example 4 In the fourth embodiment, the temporary fixing member removal step and the joining step are not performed at the same time as in the first embodiment, and the temporary fixing member removal step replaces the temporary fixing member with a filler. It was the same as Example 1 except for a certain point.
  • the filler is dispensed in a vacuum dispenser (model number: FS2500) manufactured by Toray Engineering, using U8443-14 (product number) manufactured by NAMICS Co., Ltd. Went. (Example 5)
  • Example 5 was the same as Example 1 except that t-butyl alcohol (boiling point 82 ° C.) was used for the temporary fixing member as compared with Example 1.
  • T-Butyl alcohol is solid at a temperature of 23 ° C.
  • Example 6 was different from Example 1 in that diethylene glycol dibutyl ether (boiling point 256 ° C.) was used for the temporary fixing member, and other than that, Example 6 was the same as Example 1.
  • Diethylene glycol dibutyl ether is liquid at a temperature of 23 ° C.
  • Example 7 was different from Example 1 in that acetone (boiling point 56 ° C.) was used for the temporary fixing member, and other than that, Example 7 was the same as Example 1.
  • Acetone is liquid at a temperature of 23 ° C.
  • Example 8 Example 8 was different from Example 1 in that ethyl lactate (boiling point 154 ° C.) was used for the temporary fixing member, and other than that, Example 8 was the same as Example 1.
  • Ethyl lactate is liquid at a temperature of 23 ° C.
  • Example 9 was different from Example 1 in that propylene glycol monomethyl ether acetate (boiling point: 146 ° C.) was used for the temporary fixing member, and other than that, Example 9 was the same as Example 1.
  • Propylene glycol monomethyl ether acetate is liquid at a temperature of 23 ° C.
  • Example 10 Example 10 was different from Example 1 in that ethylene glycol (boiling point 197 ° C.) was used for the temporary fixing member, and other than that, Example 10 was the same as Example 1. Ethylene glycol is liquid at a temperature of 23 ° C. (Example 11) Example 11 was different from Example 1 in that diethylene glycol monobutyl ether acetate (boiling point 245 ° C.) was used for the temporary fixing member, and other than that, Example 11 was the same as Example 1. Diethylene glycol monobutyl ether acetate is liquid at a temperature of 23 ° C.
  • Comparative Example 1 In Comparative Example 1, the TEG chip, the anisotropic conductive member, and the interposer were joined without using the temporary fixing member.
  • Comparative Example 2 Comparative Example 2 is joined, but differs from Example 1 in that NCP (Non Conductive Paste) is used as a temporary fixing member and that the temporary fixing member is not removed. Same as Example 1.
  • NCP Non Conductive Paste
  • Example 1 the electrical resistance results of Examples 1 to 11 were better than those of Comparative Examples 1 and 2.
  • the positional deviation was small compared to Comparative Example 1 in which the temporary fixing member was not used.
  • Example 2 the temporary fixing member removing step and the joining step were simultaneously performed, and the evaluation of electric resistance and positional deviation was good.
  • Example 3 the temporarily fixing member was replaced with gas, and the removal process of the temporarily fixing member and the joining process were not performed at the same time.
  • Example 3 the temporarily fixing member was vaporized and removed, and the removal process and the joining process of the temporarily fixing member were not performed at the same time.
  • Example 4 the temporary fixing member was replaced with a filler, and the removal process and the joining process of the temporary fixing member were not performed at the same time. .
  • Example 5 the temporary fixing member was solid at a temperature of 23 ° C., and thus the electrical resistance was evaluated lower than that in Example 1. Since the temporary fixing member having a boiling point exceeding 250 ° C. was used in Example 6, the evaluation of electric resistance and displacement was lower than that in Example 1. In Example 7, the temporary fixing member was liquid at a temperature of 23 ° C., but the boiling point of the liquid was close to 50 ° C., and the evaluation of electric resistance was slightly lower than that of Example 1. In Example 8 and Example 9, the temporary fixing member was liquid at a temperature of 23 ° C., the boiling point of the liquid was 140 ° C. or higher and 160 ° C. or lower, and the evaluation of electric resistance was the same as that of Example 1.
  • Example 10 and Example 11 the temporary fixing member was liquid at a temperature of 23 ° C., but the boiling point of the liquid exceeded 190 ° C., and the evaluation of electric resistance was slightly lower than that of Example 1.
  • the temporary fixing member has a boiling point exceeding 140 ° C., which is higher than the boiling points of the temporary fixing members of Examples 1 to 5 and Example 7. . When the boiling point of the temporary fixing member was high, the evaluation of the positional deviation was slightly low.

Landscapes

  • Wire Bonding (AREA)

Abstract

導電性部材同士の位置ずれを抑制し、導電性部材同士の接合の阻害を抑制した接合体の製造方法、接合体の製造に用いられる仮固定部材、および積層体を提供する。　接合体の製造方法は、少なくとも２つの導電性を有する導電部材の間に、仮固定部材を設けることにより、少なくとも２つの導電部材を互いに仮固定する仮固定工程と、仮固定部材を除去する除去工程と、少なくとも２つの導電部材を接合する接合工程とを有する。仮固定部材は接合体の製造方法に用いられるものである。積層体は導電性を有する、少なくとも２つの導電部材の間に仮固定部材が設けられて積層されたものである。

Description

接合体の製造方法、仮固定部材、および積層体
　本発明は、接続対象として少なくとも２つの導電性部材が接合された接合体の製造方法、接合体の製造に用いられる仮固定部材、および少なくとも２つの導電性部材が積層された積層体に関し、特に、接合体の製造方法、仮固定部材、および積層体に関する。
　絶縁性基材に設けられた複数の貫通孔に金属等の導電性物質が充填されてなる構造体は、近年ナノテクノロジーでも注目されている分野のひとつであり、例えば、異方導電性部材としての用途が期待されている。
　異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材、および機能検査を行う際の検査用コネクタ等として広く使用されている。
　特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方導電性部材が注目されている。
　特許文献１には、絶縁性基材の厚み方向に貫通し、互いに絶縁された状態で設けられた、導電性部材からなる複数の導通路と、絶縁性基材の表面に設けられた粘着層とを具備し、各導通路が、絶縁性基材の表面から突出した突出部分を有しており、各導通路の突出部分の端部が、粘着層の表面から露出または突出している、異方導電性部材が記載されている。特許文献１では、異方導電性部材の絶縁性基材の表面に設けられた粘着層を活用してウエハ上に仮止めした後にウエハボンダーを用いて異方導電性部材を加熱圧着して本接合をしてもよいとされている。
国際公開第２０１６／００６６６０号
　上述の特許文献１では、上述のように異方導電性部材の絶縁性基材の表面に設けられた粘着層を活用してウエハ上に仮止めした後に本接合をした場合、異方導電性部材の接合に改良の余地がある。例えば、粘着層が接続対象の電極と異方導電性部材との間に残留していると金属同士の接合が阻害され、これにより、電気抵抗が大きくなる。このように、仮止めするための粘着層の残留が導通抵抗の増加の原因になる。
　また、接合に粘着層がある場合、本接合の接合条件によっては粘着層が流動し、仮止め状態がずれて位置ずれが生じる虞がある。
　本発明の目的は、導電部材同士の位置ずれを抑制し、導電部材同士の接合の阻害を抑制した接合体の製造方法、接合体の製造に用いられる仮固定部材、および積層体を提供することにある。
　上述の目的を達成するために、本発明は、少なくとも２つの導電性を有する導電部材の間に、仮固定部材を設けることにより、少なくとも２つの導電部材を互いに仮固定する仮固定工程と、仮固定部材を除去する除去工程と、少なくとも２つの導電部材を接合する接合工程とを有する、接合体の製造方法を提供するものである。
　除去工程と接合工程とを同時に実施することが好ましい。
　除去工程は、仮固定部材の気化工程、および仮固定部材を気体または充填剤に置換する置換工程のうち、少なくとも一方の工程を含むことが好ましい。
　仮固定部材は、温度２３℃において液体であることが好ましく、液体の沸点が５０℃以上２５０℃以下であることがより好ましい。
　導電部材は、電極を有する部材または異方導電性部材であることが好ましい。
　本発明は、接合体の製造方法に用いられる、仮固定部材を提供するものである。
　本発明は、少なくとも２つの導電性を有する導電部材の間に、本発明の仮固定部材が設けられて積層された、積層体を提供するものである。
　本発明によれば、導電部材同士の位置ずれを抑制し、導電部材同士の接合の阻害を抑制した接合体の製造方法、接合体の製造に用いられる仮固定部材、および積層体を得ることができる。
本発明の実施形態の接合体の一例の積層デバイスの第１の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの第２の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの半導体素子の端子の構成の一例を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第１の例の一工程を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの半導体素子の端子の構成の他の例を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの第３の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの第４の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第２の例の一工程を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第２の例の一工程を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第２の例の一工程を示す模式的断面図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第２の例の一工程を拡大して示す模式的断面図である。 本発明の実施形態の接合体に用いられる異方導電性部材の一例を示す模式的平面図である。 本発明の実施形態の接合体に用いられる異方導電性部材の一例を示す模式的断面図である。 本発明の実施形態の接合体に用いられる半導体素子のアライメントマークの一例を示す模式的斜視図である。 本発明の実施形態の接合体に用いられる第１の半導体ウエハのアライメントマークの一例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の接合体に用いられる半導体素子のアライメントマークの他の例を示す模式的斜視図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の第１の変形例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の第２の変形例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の第１の変形例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の第２の変形例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第７の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第７の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第７の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第８の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第８の例の一工程を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの製造方法の第８の例の一工程を示す模式図である。 本発明の実施形態の接合体の本接合条件の第１の例を示すグラフである。 本発明の実施形態の接合体の本接合条件の第２の例を示すグラフである。 本発明の実施形態の接合体の本接合条件の第３の例を示すグラフである。 本発明の実施形態の接合体の本接合条件の第４の例を示すグラフである。 本発明の実施形態の接合体の本接合条件の第５の例を示すグラフである。 本発明の実施形態の接合体の本接合条件の第６の例を示すグラフである。 本発明の実施形態の接合体の本接合条件の第７の例を示すグラフである。 本発明の実施形態の接合体の一例の積層デバイスの第５の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの第６の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの第７の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの第８の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの第９の例を示す模式図である。 本発明の実施形態の接合体の一例の積層デバイスの第１０の例を示す模式図である。
　以下に、添付の図面に示す好適実施形態に基づいて、本発明の接合体の製造方法、仮固定部材、および積層体を詳細に説明する。
　なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
　なお、以下において数値範囲を示す「～」とは両側に記載された数値を含む。例えば、ε１が数値α１～数値β１とは、ε１の範囲は数値α１と数値β１を含む範囲であり、数学記号で示せばα１≦ε１≦β１である。
　「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。また、温度についても該当する技術分野で一般的に許容される誤差範囲を含む。なお、温度については、特に明細書中では指定しない限り２３℃である。
　また、「同一」とは、該当する技術分野で一般的に許容される誤差範囲を含む。また、「全部」および「全面」等は、該当する技術分野で一般的に許容される誤差範囲を含む。
（接合体）
　接合体は、少なくとも２つの導電部材が、互いに電気的な導通が可能に接合されたものである。なお、接合体は後述の接合体の製造方法により得られる。
　導電部材は、電極を有する部材、または異方導電性部材である。電極を有する部材としては、例えば、単体で特定の機能を発揮する半導体素子等が例示されるが、複数のものが集まって特定の機能を発揮するものも、電極を有する部材に含まれる。また、電極を有する部材は、配線部材等の電気信号を伝達するだけのものも含まれる。
　異方導電性部材は、後に詳細に説明するが、ある特定の方向にだけ電気的な導通がある部材のことである。
　以下、接合体について、導電部材として半導体素子を例にして、接合体の一例である積層デバイスを例にして説明する。
　なお、接合とは、対象物同士を、互いに電気的導通が確保された状態に接合することをいう。接合された場合、対象物同士は永久的に接合が保たれる。上述の接合工程の接合のことを本接合ともいう。
［積層デバイス］
　図１は本発明の実施形態の接合体の一例の積層デバイスの第１の例を示す模式図であり、図２は本発明の実施形態の接合体の一例の積層デバイスの第２の例を示す模式図である。
　積層デバイスは、少なくとも２つの導電部材を有するものであり、例えば、電極を有する部材、または異方導電性部材等を有する。積層デバイスは、例えば、１つで完結したものであり、単体で特定の機能を発揮するものである。上述のように積層デバイスは接合体である。
　図１に示す積層デバイス１０は、例えば、半導体素子１２と半導体素子１４とが、積層方向Ｄｓにて積層されて接合されたものであり、半導体素子１２と半導体素子１４とは直接電気的に接続されている。例えば、半導体素子１２と半導体素子１４とは大きさが同じである。積層された半導体素子１２と半導体素子１４とにより、複数の半導体が電気的に接続された接合体１７が構成される。２つの半導体素子１２、１４は、いずれも同じ構成でもよく、違う構成でもよい。
　積層デバイス１０は、図１に示すものに限定されるものではなく、図２に示す積層デバイス１０のように、例えば、半導体素子１２と半導体素子１４と半導体素子１６とが、積層方向Ｄｓにて積層されて接合され、半導体素子１２と半導体素子１４と半導体素子１６とは直接電気的に接続された構成でもよい。３つの半導体素子１２、１４、１６により接合体１７が構成される。３つの半導体素子１２、１４、１６は、いずれも同じ構成でもよく、違う構成でもよい。
　半導体素子１２、１４は、例えば、図３に示すように、それぞれ複数の端子３０を有する。半導体素子１６について説明していないが、例えば、半導体素子１６も半導体素子１２、１４と同じ構造である。
　図３に示すように半導体素子１２、１４は、半導体層３２と、再配線層３４と、パッシベーション層３６とを有する。再配線層３４とパッシベーション層３６とは電気的に絶縁された絶縁層である。半導体層３２の表面３２ａには、特定の機能を発揮する回路等が形成された素子領域（図示せず）が設けられている。素子領域については後に説明する。なお、半導体層３２の表面３２ａが、半導体の端子３０が設けられている面に相当する。
　半導体層３２の表面３２ａ上に再配線層３４が設けられている。再配線層３４では、半導体層３２の素子領域に電気的に接続される配線３７が設けられている。配線３７にパッド３８が設けられており、配線３７とパッド３８は導通する。配線３７とパッド３８とにより、素子領域との信号の授受が可能となり、かつ素子領域への電圧等の供給ができる。
　再配線層３４の表面３４ａにパッシベーション層３６が設けられている。パッシベーション層３６には、配線３７に設けられたパッド３８に端子３０ａが設けられている。端子３０ａは半導体層３２と電気的に接続されている。
　また、再配線層３４には、配線３７が設けられていないが、パッド３８だけが設けられている。配線３７に設けられていないパッド３８に端子３０ｂが設けられている。端子３０ｂは半導体層３２と電気的に接続されていない。
　端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃは、いずれもパッシベーション層３６の表面３６ａと一致しており、いわゆる面一の状態であり、端子３０ａと端子３０ｂはパッシベーション層３６の表面３６ａから突出していない。図３に示す端子３０ａと端子３０ｂは、例えば、研磨することによりパッシベーション層３６の表面３６ａと面一にされる。
　例えば、図３に示す構成の半導体素子１２と半導体素子１４とを接合した場合、図６に示すように、互いに対応する端子３０ａ同士が直接接続され、互いに対応する端子３０ｂ同士が直接接続される。このように半導体素子１２と半導体素子１４とは、端子３０ａにより相互に電気的に接続され、端子３０ｂにより電気的に接続されることなく物理的に接続される。
［積層デバイスの製造方法］
　次に、図１に示す積層デバイス１０の製造方法について、図３に示す半導体素子１２と半導体素子１４との接合を例にして説明する。積層デバイス１０の製造方法は、接合体の製造方法の一例である。
　図４～図６は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第１の例を工程順に示す模式的断面図である。図４～図６において、図１～図３に示す積層デバイス１０および半導体素子１２、１４と同一構成物には同一符号を付してその詳細な説明は省略する。
　なお、図４～図６に示す積層デバイス１０の製造方法は、チップオンチップに関するものである。
　図４に示すように、半導体素子１２と半導体素子１４とを、それぞれ端子３０を対向させて配置する。
　半導体素子１２と半導体素子１４とを、例えば、アライメントマーク（図示せず）を用いた位置に合わせにより、半導体素子１２と半導体素子１４との端子３０ａと端子３０ｂの位置を合わせる。なお、上述の位置を合わせることは、アライメントともいう。
　図４では半導体素子１２が下方に位置しているので、半導体素子１２のパッシベーション層３６の表面３６ａに仮固定部材１３を設ける。
　半導体素子１２と半導体素子１４とを位置合せした状態で、図５に示すように半導体素子１２と半導体素子１４とを近づけて接触させて仮固定部材１３により、半導体素子１２と半導体素子１４とを互いに仮固定する。この仮固定の状態のものが積層体１９である。
　上述の仮固定部材１３による仮固定は、仮固定部材１３の表面張力を利用するものである。仮固定は、位置合せした状態が保たれているが、永久に固定された状態ではない。後述のように、例えば、仮固定部材１３は温度２３℃で液体であるものが用いられる。仮固定部材１３が液体であれば、例えば、半導体素子１２のパッシベーション層３６の表面３６ａに供給しやすいため好ましい。
　なお、図４に示す半導体素子１２と半導体素子１４との間に、仮固定部材１３を設け、仮固定部材１３により半導体素子１２と半導体素子１４とを互いに仮固定する工程が、少なくとも２つの導電性を有する導電部材の間に、仮固定部材を設けることにより、少なくとも２つの導電部材を互いに仮固定する仮固定工程に相当する。仮固定部材１３については後に詳細に説明する。
　次に、仮固定部材１３を除去する。仮固定部材１３を除去する工程が除去工程である。仮固定部材１３の除去工程については後に詳細に説明する。
　次に、図６に示すように、半導体素子１２と半導体素子１４とを接合する。これにより、図１に示す積層デバイス１０を得ることができる。半導体素子１２と半導体素子１４のように、少なくとも２つの導電部材を接合する工程を接合工程という。接合工程では、例えば、予め定められた接合条件にて少なくとも２つの導電部材を接合する。
　仮固定部材１３は接合後には除去されるものであり、仮固定部材１３は接合後の半導体素子１２と半導体素子１４との間にはない。このため、仮固定部材１３は、図１および図２に示す積層デバイス１０では存在せず、半導体素子１２と半導体素子１４との間に仮固定部材１３はない。この構成により、端子同士が直接接触して電気抵抗が小さくなる。また、仮固定部材１３で仮固定された状態で接合されるため、上述の接合の際に半導体素子１２と半導体素子１４との位置のずれが抑制され、半導体素子１２と半導体素子１４との位置合せの精度が高くなる。
　なお、半導体素子に関し、上述の図３に示す端子３０ａおよび端子３０ｂは、パッシベーション層３６の表面３６ａと面一であることに限定されるものではなく、図７に示すように、パッシベーション層３６の表面３６ａに対して突出してもよい。この場合、パッシベーション層３６の表面３６ａに対する端子３０ａと端子３０ｂの突出量であるリセス量δは、例えば、２００ｎｍ以上１μｍ以下である。
　リセス量δが２００ｎｍ未満では、図３に示す突出していない構成と略同じであり、高い精度で研磨する必要がある。一方、リセス量δが１μｍを超えると、パッド電極を設ける一般的な構成と同じであり、半田ボール等を用いて接合する必要がある。
　図７に示す構成では、端子３０ａと端子３０ｂがパッシベーション層３６の表面３６ａに対して突出しているため、パッシベーション層３６の表面３６ａに、端子３０ａと端子３０ｂを保護するための樹脂層３９を設けてもよい。
　上述のリセス量δは、半導体素子１２、１４において端子３０ａと端子３０ｂとを含む断面の画像を取得し、画像解析により端子３０ａの輪郭および端子３０ｂの輪郭を取得し、端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃを検出する。パッシベーション層３６の表面３６ａから端子３０ａの端面３０ｃとの距離、および端子３０ｂの端面と３０ｃの距離を求めることにより得ることができる。
　端子３０ａの端面３０ｃと端子３０ｂの端面３０ｃは、いずれもパッシベーション層３６の表面３６ａから最も離れた位置にある面のことであり、一般的に上面と呼ばれる面のことである。
　半導体層３２は、半導体であれば、特に限定されるものではなく、シリコン等で構成されるが、これに限定されるものではなく、炭化ケイ素、ゲルマニウム、ガリウムヒ素または窒化ガリウム等であってもよい。
　再配線層３４は、電気的に絶縁性を有するもので構成され、例えば、ポリイミドで構成される。
　また、パッシベーション層３６も、電気的に絶縁性を有するもので構成され、例えば、窒化珪素（ＳｉＮ）またはポリイミドで構成される。
　配線３７およびパッド３８は、導電性を有するもので構成され、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
　端子３０ａおよび端子３０ｂは、配線３７およびパッド３８と同様に導電性を有するもので構成され、例えば、金属または合金で構成される。具体的には、端子３０ａおよび端子３０ｂは、例えば、銅、銅合金、アルミニウム、またはアルミニウム合金等で構成される。
　なお、端子３０ａおよび端子３０ｂは、導電性を有するものであればよく、金属または合金で構成されることに限定されるものではなく、半導体素子分野において端子、または電極パッドと呼ばれるものに用いられる材料を適宜利用可能である。
［異方導電性部材を有する積層デバイス］
　次に、積層デバイスの第２の例について説明する。積層デバイスの第２の例は、導電部材として異方導電性部材を有するものである。
　図８は本発明の実施形態の接合体の一例の積層デバイスの第２の例を示す模式図であり、図９は本発明の実施形態の接合体の一例の積層デバイスの第２の例を示す模式図である。なお、図８および図９において、図１～図３に示す積層デバイス１０および半導体素子１２、１４と同一構成物には同一符号を付してその詳細な説明は省略する。
　図８に示す積層デバイス１０は、例えば、半導体素子１２と異方導電性部材１５と半導体素子１４とがこの順で接合され、かつ電気的に接続されたものである。積層された半導体素子１２と異方導電性部材１５と半導体素子１４とにより接合体１７が構成される。
　積層デバイス１０は、１つの半導体素子１２に対して１つの半導体素子１４を接合する形態であるが、これ限定されるものではない。図９に示す積層デバイス１０のように、異方導電性部材１５を介して、３つの半導体素子１２、１４、１６を接合する形態でもよい。３つの半導体素子１２、１４、１６と２つの異方導電性部材１５とにより積層デバイス１０が構成される。積層された半導体素子１２と異方導電性部材１５と半導体素子１４と異方導電性部材１５と半導体素子１６とにより接合体１７が構成される。
［異方導電性部材を有する積層デバイスの製造方法］
　次に、図８に示す異方導電性部材１５を有する積層デバイス１０の製造方法について説明する。
　図１０～図１２は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第２の例を工程順に示す模式的断面図である。図１３は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第２の例の一工程を拡大して示す模式的断面図である。
図１０～図１３において、図１～図６に示す積層デバイス１０および半導体素子１２、１４と同一構成物には同一符号を付してその詳細な説明は省略する。
　なお、図１０～図１３に示す積層デバイス１０の製造方法第２の例は、チップオンチップに関するものである。
　図８に示す異方導電性部材１５を有する積層デバイス１０の製造に際して、まず、図１０に示す半導体素子１２、半導体素子１４および異方導電性部材１５を用意する。半導体素子１２は、例えば、半導体素子部２０に、外部との信号のやり取り、または電圧もしくは電流の授受を行うための電極２２が複数設けられたものである。各電極２２は絶縁層２４により電気的に絶縁されている。電極２２は、例えば、絶縁層２４の表面２４ａよりも突出している。
　半導体素子１４は、半導体素子１２と同様の構成である。半導体素子１４は、例えば、インターポーザー基板２１に、外部との信号のやり取り、または電圧もしくは電流の授受を行うための電極２３が複数設けられたものである。各電極２３は絶縁層２５により電気的に絶縁されている。電極２３は、例えば、絶縁層２５の表面２５ａよりも突出している。インターポーザー基板２１は、例えば、引出配線層を有しており、また、電極２３により、積層デバイス１０は、外部と電気的に接続される。
　異方導電性部材１５は、導電性を有する導通路４２（図１０および図１３参照）を複数備える。例えば、異方導電性部材１５には、粘着層等の接着する機能を有する部材はない。異方導電性部材１５については後に詳細に説明する。
　図１０に示すように、異方導電性部材１５を挟んで、半導体素子１２と半導体素子１４とを電極２３と電極２２とを対向して配置する。半導体素子１２と異方導電性部材１５との間に仮固定部材１３を配置し、異方導電性部材１５と半導体素子１４との間に仮固定部材１３を配置する。
　このとき、半導体素子１２、１４と異方導電性部材１５とに、それぞれ設けられたアライメントマーク（図示せず）を用いて位置合せされている。
　なお、アライメントマークを用いた位置合せは、例えば、アライメントマークの画像または反射像を取得し、アライメントマークの位置情報を求めることができれば、特に限定されるものではなく、公知の位置合せの手法を適宜利用可能である。
　次に、半導体素子１２と異方導電性部材１５と半導体素子１４とを近づけ、図１１に示すように半導体素子１２と異方導電性部材１５と半導体素子１４とを積層し、半導体素子１２と異方導電性部材１５と半導体素子１４とを位置合せした状態で仮固定部材１３により仮固定する。この仮固定の状態のものが積層体１９である。
　次に、図１１に示す仮固定の状態から仮固定部材１３を除去する。仮固定部材１３の除去方法は、後述する。
　次に、半導体素子１２と異方導電性部材１５と半導体素子１４とを接合する。これにより、図１２および図１３に示すように、仮固定部材１３がない状態で、半導体素子１２と異方導電性部材１５と半導体素子１４とが接合され、積層デバイス１０を得ることができる。
　なお、上述の接合工程で製造された積層デバイス１０は、図１３に示すように電極２２と異方導電性部材１５の導通路４２との間に何もない。この構成により、電極２２と導通路４２とが直接接触して電気抵抗が小さくなる。
　また、仮固定部材１３で仮固定された状態で、接合されるため、上述の接合の際に半導体素子１２と異方導電性部材１５との位置のずれが抑制され、半導体素子１２と異方導電性部材１５との位置合せの精度が高くなる。
　なお、半導体素子１４と異方導電性部材１５においても、半導体素子１２と異方導電性部材１５の接合と同じく、電極２２と導通路４２とが直接接触して電気抵抗が小さくなり、かつ上述の接合の際に半導体素子１４と異方導電性部材１５との位置のずれが抑制され、半導体素子１２と異方導電性部材１５との位置合せの精度が高くなる。
（異方導電性部材）
　次に、異方導電性部材について説明する。
　図１４は本発明の実施形態の接合体に用いられる異方導電性部材の一例を示す模式的平面図であり、図１５は本発明の実施形態の接合体に用いられる異方導電性部材の一例を示す模式的断面図である。
　図１４および図１５に示すように異方導電性部材１５は、無機材料からなる絶縁性基材４０と、絶縁性基材４０の厚み方向Ｄ（図１５参照）に貫通し、互いに電気的に絶縁された状態で設けられた複数の導通路４２とを有する。導通路４２は絶縁性基材４０に形成された厚み方向Ｄに延在する貫通孔４１内に導電材が充填されて形成されており、導電性を有する。
　ここで、「互いに電気的に絶縁された状態」とは、絶縁性基材の内部に存在している各導通路が絶縁性基材の内部において互いに各導通路間の導通性が十分に低い状態であることを意味する。
　異方導電性部材１５は、導通路４２が互いに電気的に絶縁されており、絶縁性基材４０の厚み方向Ｄ（図１５参照）と直交する方向ｘには導電性が十分に低く、厚み方向Ｄに導電性を有する。このように異方導電性部材１５は異方導電性を示す部材である。
　導通路４２は、図１５に示すように、互いに電気的に絶縁された状態で絶縁性基材４０が厚み方向Ｄに貫通して設けられている。
　さらに、導通路４２は、図１５に示すように、絶縁性基材４０の表面４０ａから厚み方向Ｄに突出した突出部分４２ａ、および裏面４０ｂから厚み方向Ｄに突出した突出部分４２ｂを有する。異方導電性部材１５は、さらに、絶縁性基材４０の表面４０ａおよび裏面４０ｂに設けられた樹脂層４３を具備してもよい。樹脂層４３は、突出部分４２ａの先端部、突出部分４２ｂの先端部に接していないことが好ましい。
　突出部分４２ａの高さＨｄおよび突出部分４２ｂの高さＨｄは、６ｎｍ以上であることが好ましく、より好ましくは３０ｎｍ～５００ｎｍである。
　突出部分４２ａの高さＨｄは、絶縁性基材４０の表面４０ａからの長さである。突出部分４２ｂの高さＨｄは、絶縁性基材４０の裏面４０ｂからの長さである。
　また、図１５においては、絶縁性基材４０の表面４０ａおよび裏面４０ｂに樹脂層４３を有するものを示しているが、これに限定されるものではなく、絶縁性基材４０の少なくとも一方の表面に、樹脂層４３を有する構成でもよいし、絶縁性基材４０の両表面に樹脂層４３を有しない構成でもよい。なお、上述の図１０に示す異方導電性部材１５は樹脂層４３を有しない構成である。
　同様に、図１５の導通路４２は両端に突出部分４２ａおよび突出部分４２ｂがあるが、これに限定されるものではなく、絶縁性基材４０の少なくとも樹脂層４３を有する側の表面に突出部分を有する構成でもよい。
　図１５に示す異方導電性部材１５の厚みｈは、例えば、３０μｍ以下である。また、異方導電性部材１５は、ＴＴＶ（Total Thickness Variation）が１０μｍ以下であることが好ましい。なお、ＴＴＶ（Total Thickness Variation）＝ＴＭａｘ－ＴＭｉｎである。ＴＭａｘは、平坦度適用領域での裏面基準からの距離(厚み）の最大値である。ＴＭｉｎは、平坦度適用領域での裏面基準からの距離(厚み）の最小値である。
　ここで、異方導電性部材１５の厚みｈは、厚みｈに相当する領域について１０点測定した平均値のことである。
　異方導電性部材１５の厚みｈの好ましい測定方法としては、電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、異方導電性部材１５の輪郭形状を取得し、輪郭形状において異方導電性部材１５を厚みｈに相当する領域を１０点測定し、１０点の測定値の平均値を求める方法が挙げられる。
　また、異方導電性部材１５のＴＴＶ（Total Thickness Variation）は、異方導電性部材１５をダイシングで支持体４７ごと切断し、異方導電性部材１５の断面形状を観察して求めた値である。
　異方導電性部材１５は、移送、搬送および運搬ならびに保管等のために図１５に示すように支持体４７の上に設けられる。支持体４７と異方導電性部材１５の間に剥離層４４が設けられている。支持体４７と異方導電性部材１５は剥離層４４により、分離可能に接着されている。上述のように異方導電性部材１５が支持体４７の上に剥離層４４を介して設けられたものを異方導電材４９という。
　支持体４７は、異方導電性部材１５を支持するものであり、例えば、シリコン基板で構成されている。支持体４７としては、シリコン基板以外に、例えば、ＳｉＣ、ＳｉＮ、ＧａＮおよびアルミナ（Ａｌ２Ｏ３）等のセラミックス基板、ガラス基板、繊維強化プラスチック基板、ならびに金属基板を用いることができる。繊維強化プラスチック基板には、プリント配線基板であるＦＲ－４（Flame Retardant Type 4）基板等も含まれる。
　また、支持体４７としては、可撓性を有し、かつ透明であるものを用いることもできる。可撓性を有し、かつ透明な支持体４７としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ポリシクロオレフィン、ポリカーボネート、アクリル樹脂、ＰＥＮ（ポリエチレンナフタレート）、ＰＥ（ポリエチレン）、ＰＰ（ポリプロピレン）、ポリスチレン、ポリ塩化ビニル、ポリ塩化ビニリデンおよびＴＡＣ（トリアセチルセルロース）等のプラスチックフィルムが挙げられる。
　ここで、透明とは、位置合せに使用する波長の光で透過率が８０%以上であることをいう。このため、波長４００～８００ｎｍの可視光全域で透過率が低くてもよいが、波長４００～８００ｎｍの可視光全域で透過率が８０％以上であることが好ましい。透過率は、分光光度計により測定される。
　剥離層４４は、支持層４５と剥離剤４６が積層されたものであることが好ましい。剥離剤４６が異方導電性部材１５に接しており、剥離層４４を起点にして、支持体４７と異方導電性部材１５が分離する。例えば、予め定められた温度に加熱することで、剥離剤４６の接着力が弱まり、異方導電性部材１５から支持体４７が取り除かれる。
　剥離剤４６には、例えば、日東電工社製リバアルファ（登録商標）、およびソマール株式会社製ソマタック（登録商標）等を用いることができる。
　以下、異方導電性部材１５についてより具体的に説明する。
〔絶縁性基材〕
　絶縁性基材は、無機材料からなり、従来公知の異方導電性フィルム等を構成する絶縁性基材と同程度の電気抵抗率（１０14Ω・ｃｍ程度）を有するものであれば特に限定されない。
　なお、「無機材料からなり」とは、後述する樹脂層を構成する高分子材料と区別するための規定であり、無機材料のみから構成された絶縁性基材に限定する規定ではなく、無機材料を主成分（５０質量％以上）とする規定である。
　絶縁性基材としては、例えば、金属酸化物基材、金属窒化物基材、ガラス基材、シリコンカーバイド、シリコンナイトライド等のセラミックス基材、ダイヤモンドライクカーボン等のカーボン基材、ポリイミド基材、これらの複合材料等が挙げられる。絶縁性基材としては、これ以外に、例えば、貫通孔を有する有機素材上に、セラミックス材料またはカーボン材料を５０質量％以上含む無機材料で成膜したものであってもよい。
　絶縁性基材としては、所望の平均開口径を有するマイクロポアが貫通孔として形成され、後述する導通路を形成しやすいという理由から、金属酸化物基材であることが好ましく、バルブ金属の陽極酸化膜であることがより好ましい。
　ここで、バルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜（基材）であることが好ましい。
　絶縁性基材における各導通路の間隔は、５ｎｍ～８００ｎｍであることが好ましく、１０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。絶縁性基材における各導通路の間隔がこの範囲であると、絶縁性基材が絶縁性の隔壁として十分に機能する。
　ここで、各導通路の間隔とは、隣接する導通路間の幅ｗをいい、異方導電性部材の断面を電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、隣接する導通路間の幅を１０点で測定した平均値をいう。
　〔導通路〕
　複数の導通路は、導電材からなる。
　＜導電材＞
　導通路を構成する導電材は、電気抵抗率が１０3Ω・ｃｍ以下の材料であれば特に限定されず、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、インジウムがドープされたスズ酸化物（ＩＴＯ）等が好適に例示される。
　中でも、電気伝導性の観点から、銅、金、アルミニウム、およびニッケルが好ましく、銅および金がより好ましい。
　＜突出部分＞
　異方導電性部材と電極とを圧着等の手法により電気的接続、または物理的に接合する際に、突出部分が潰れた場合の面方向の絶縁性を十分に確保できる理由から、導通路の突出部分のアスペクト比（突出部分の高さ／突出部分の直径）が０．５以上５０未満であることが好ましく、０．８～２０であることがより好ましく、１～１０であることがさらに好ましい。
　また、接続対象の半導体部材の表面形状に追従する観点から、導通路の突出部分の高さは、上述のように２０ｎｍ以上であることが好ましく、より好ましくは１００ｎｍ～５００ｎｍである。
　導通路の突出部分の高さは、異方導電性部材の断面を電解放出形走査型電子顕微鏡により２万倍の倍率で観察し、導通路の突出部分の高さを１０点で測定した平均値をいう。
　導通路の突出部分の直径は、異方導電性部材の断面を電解放出形走査型電子顕微鏡により観察し、導通路の突出部分の直径を１０点で測定した平均値をいう。
　＜他の形状＞
　導通路は柱状であり、導通路の直径ｄは、突出部分の直径と同様、５ｎｍ超１０μｍ以下であることが好ましく、２０ｎｍ～１０００ｎｍであることがより好ましく、１００ｎｍ以下であることがさらに好ましい。
　また、導通路は絶縁性基材によって互いに電気的に絶縁された状態で存在するものであるが、その密度は、２万個／ｍｍ2以上であることが好ましく、２００万個／ｍｍ2以上であることがより好ましく、１０００万個／ｍｍ2以上であることがさらに好ましく、５０００万個／ｍｍ2以上であることが特に好ましく、１億個／ｍｍ2以上であることが最も好ましい。
　さらに、隣接する各導通路の中心間距離ｐは、２０ｎｍ～５００ｎｍであることが好ましく、４０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることがさらに好ましい。
　〔樹脂層〕
　樹脂層は、例えば、絶縁性基材の表面および裏面に設けられ、上述の導通路を埋設してもよい。樹脂層は、後述のＮＣＰ（Non Conductive Paste）と同じものを用いることができる。また、樹脂層は接合する機能を有する部材であってもよい。
　＜形状＞
　導通路を保護する理由から、樹脂層の厚みは、導通路の突出部の高さより大きく、１μｍ～５μｍであることが好ましい。
［積層デバイスの他の製造方法］
　次に、積層デバイスの製造方法として、チップオンウエハによる製造方法について説明する。
　チップオンウエハによる製造方法では、導電部材として、半導体素子と半導体ウエハを用いる。まず、半導体素子と半導体ウエハについて説明する。
　図１６は本発明の実施形態の接合体に用いられる半導体素子のアライメントマークの一例を示す模式的斜視図である。
　図１６に示すように半導体素子１４には、表面１４ａに、例えば、素子領域５０と、素子領域５０のそれぞれの角にアライメントマーク５２が設けられている。半導体素子１４には、表面１４ａに４つのアライメントマーク５２が設けられている。また、表面１４ａには、図３に示す端子３０が設けられている。表面１４ａが第１の半導体ウエハ６０（図１７参照）の表面６０ａ（図１７参照）と対向する。
　なお、アライメントマーク５２は、少なくとも２つ設けられていればよい。後述のように、例えば、素子領域５０に異方導電性部材１５を設けた場合、アライメントマーク５２の識別を容易にするためにアライメントマーク５２は素子領域５０の外に設けることが好ましい。
　図１７は本発明の実施形態の接合体に用いられる第１の半導体ウエハのアライメントマークの一例を示す模式図である。
　図１７に示すように第１の半導体ウエハ６０は、複数の素子領域６２を備える。素子領域６２は、四隅にそれぞれアライメントマーク６４が設けられている。素子領域６２には、合計４つのアライメントマーク６４が設けられている。素子領域６２は、半導体素子１４が接合される領域である。素子領域６２に半導体素子１４の素子領域５０が接合されて積層デバイス１０が構成される。なお、アライメントマーク６４は、上述のアライメントマーク５２と同じ構成である。アライメントマーク６４は、少なくとも２つ設けられていればよい。
　図１８～図２１は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第３の例を工程順に示す模式図である。図１８～図２１において、図１～図６に示す積層デバイス１０および半導体素子１２、１４と同一構成物には同一符号を付してその詳細な説明は省略する。
　第１の半導体ウエハ６０のアライメントマーク６４（図１７参照）と、半導体素子１４のアライメントマーク５２（図１６参照）とを用いて第１の半導体ウエハ６０と半導体素子１４との位置合せを行う。
　アライメントマークを用いた位置合せは、例えば、第１の半導体ウエハ６０のアライメントマーク６４（図１７参照）と、半導体素子１４のアライメントマーク５２（図１６参照）とを同時に撮像し、第１の半導体ウエハ６０のアライメントマーク６４（図１７参照）の画像と、半導体素子１４のアライメントマーク５２（図１６参照）の画像を基に、第１の半導体ウエハ６０のアライメントマーク６４（図１７参照）の位置情報と、半導体素子１４のアライメントマーク５２（図１６参照）の位置情報とを求め位置合せを行う。
　なお、位置合せについては、第１の半導体ウエハ６０のアライメントマーク６４（図１７参照）の画像または反射像と、半導体素子１４のアライメントマーク５２（図１６参照）の画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
　図１８に示すように、第１の半導体ウエハ６０と半導体素子１４とを位置合せした後、第１の半導体ウエハ６０と半導体素子１４との間、例えば、第１の半導体ウエハ６０の表面６０ａに仮固定部材１３を設ける。
　仮固定部材１３は、半導体素子１４毎に設けてもよいが、これに限定されるものではなく、例えば、第１の半導体ウエハ６０の表面６０ａの全面に仮固定部材１３を設けてもよい。
　図１９に示すように、第１の半導体ウエハ６０の表面６０ａに半導体素子１４を近づけて接触させて、全ての半導体素子１４について、第１の半導体ウエハ６０と半導体素子１４とを位置合せした状態で仮固定部材１３を用いて仮固定する。この仮固定の状態のものが積層体１９である。
　次に、仮固定部材１３を除去する。仮固定部材１３の除去方法は、後述する。
　次に、仮固定部材１３がなく、仮固定の状態で、例えば、予め定められた接合条件にて、全ての半導体素子１４を一括して第１の半導体ウエハ６０に接合する。これにより、半導体素子１４の素子領域５０（図１６参照）と第１の半導体ウエハ６０の素子領域（図示せず）とが接合され、半導体素子１４と第１の半導体ウエハ６０とが互いに電気的導通が確保された状態となり、図２０に示すように半導体素子１４と第１の半導体ウエハ６０の接合体１７が構成される。
　次に、図２０に示す半導体素子１４が接合された第１の半導体ウエハ６０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により、図２１に示すように個片化する。これにより、半導体素子１２と半導体素子１４が接合された積層デバイス１０を得ることができる。
　なお、個片化については、ダイシングに限定されるものではなく、レーザースクライビングを用いてもよい。
　また、半導体素子１２を第１の半導体ウエハ６０に接合する工程では、複数の半導体素子１４を仮固定した後、全て一括して接合したが、これに限定されるものではなく、半導体素子１４を第１の半導体ウエハ６０に１つずつ接合してもよい。
　上述の半導体素子１４および第１の半導体ウエハ６０の搬送およびピッキング等、ならびに仮固定および本接合については、公知の半導体製造装置を用いることにより実現できる。
　なお、接合は、上述のように一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
　接合方法は、上述の方法に特に限定されるものではなく、ＤＢＩ（Ｄｉｒｅｃｔ　Ｂｏｎｄ　Ｉｎｔｅｒｃｏｎｎｅｃｔ）およびＳＡＢ（Ｓｕｒｆａｃｅ　Ａｃｔｉｖａｔｅｄ　Ｂｏｎｄ）を用いることができる。
　上述のＤＢＩは、半導体素子１４および第１の半導体ウエハ６０に、シリコン酸化膜を積層し、化学的機械研磨を施す。その後、プラズマ処理によってシリコン酸化膜界面を活性化させ、半導体素子１４および第１の半導体ウエハ６０を接触させることにより両者を接合する。
　上述のＳＡＢは、半導体素子１４および第１の半導体ウエハ６０の各接合面を真空中で表面処理し活性化する。この状態で、半導体素子１４および第１の半導体ウエハ６０を、常温環境で接触させることにより両者を接合する。表面処理には、アルゴン等の不活性ガスのイオン照射、または中性原子ビーム照射が用いられる。
　仮固定に際し、第１の半導体ウエハ６０と半導体素子１４を検査して良品と不良品を予め分かるようにして、半導体素子１４の良品のみを、第１の半導体ウエハ６０内の良品部分に接合することで、製造ロスを低減することができる。品質保証された良品の半導体素子のことをＫＧＤ（Known Good Die）という。
　なお、仮固定部材１３を設けるタイミングは、第１の半導体ウエハ６０と半導体素子１４との位置合せの後として説明したが、仮固定部材１３がアライメントマークの検出を妨げることがなければ、位置合せの前に仮固定部材１３を設けてもよい。以下に説明する積層デバイス１０の製造方法においても、仮固定部材１３を設けるタイミングは、位置合せの前後を問わない。
　また、仮固定部材１３を設ける方法としては、所定の位置に仮固定部材１３を設けることができれば、その方法は、特に限定されるものではない。例えば、仮固定部材１３が液体または固定であれば、大気雰囲気で所定の場所に仮固定部材１３を供給する。生産性を高くするために、仮固定部材１３の供給の容易性を考慮すれば、仮固定部材１３は温度２３℃で液体であることが好ましい。
　なお、積層デバイス１０は、上述のように３つの半導体素子１２、１４、１６を有する構成がある。この場合、半導体素子１４を、裏面１４ｂに端子（図示せず）とアライメントマーク（図示せず）とを有する構成とする。また、半導体素子１４に接合する半導体素子１６を、表面１６ａに素子領域（図示せず）と、アライメントマーク（図示せず）とを有する構成とする。
　図２２～図２５は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第４の例を工程順に示す模式図である。図２２～図２５において、図１８～図２１と同一構成物には同一符号を付してその詳細な説明は省略する。
　図１９に示すように全ての半導体素子１４が第１の半導体ウエハ６０の素子領域に仮固定された状態で、図２２に示すように半導体素子１４の裏面１４ｂのアライメントマーク（図示せず）と、半導体素子１６のアライメントマーク（図示せず）とを用いて、半導体素子１４に対して半導体素子１６の位置合せを行う。そして、半導体素子１４と半導体素子１６との間、例えば、半導体素子１４の裏面１４ｂに仮固定部材１３を配置する。半導体素子１６を半導体素子１４に近づけて接触させて、半導体素子１４と半導体素子１６を仮固定部材１３により仮固定する。これにより、第１の半導体ウエハ６０と半導体素子１４と半導体素子１６とが位置合せされた状態で仮固定部材１３により仮固定される。この仮固定の状態のものが積層体（図示せず）である。
　次に、仮固定部材１３を除去する。仮固定部材１３の除去方法は、後述する。なお、仮固定部材１３を用いた仮固定は、図１９に示す状態に対してすることに限定されるものではない。
　例えば、第１の半導体ウエハ６０、半導体素子１４、および半導体素子１６を用意し、図２３に示すように第１の半導体ウエハ６０と半導体素子１４と半導体素子１６との位置合せを、アライメントマークを用いて行う。位置合せした後、第１の半導体ウエハ６０と半導体素子１４との間、例えば、第１の半導体ウエハ６０の表面６０ａに仮固定部材１３を設ける。半導体素子１４と半導体素子１６との間、例えば、半導体素子１４の裏面１４ｂに仮固定部材１３を設ける。
　例えば、第１の半導体ウエハ６０に、半導体素子１４と半導体素子１６とを近づけて接触させて、第１の半導体ウエハ６０と半導体素子１４と半導体素子１６とが位置合せされた状態で、仮固定部材１３により仮固定する。
　上述のように、仮固定部材１３を除去した後、第１の半導体ウエハ６０と半導体素子１４と半導体素子１６とが位置合せされて仮固定された状態で接合する。これにより、第１の半導体ウエハ６０と半導体素子１４と半導体素子１６とが互いに電気的導通が確保された状態となり、図２４に示すように第１の半導体ウエハ６０と半導体素子１４と半導体素子１６との接合体１７が構成される。
　次に、図２４に示す半導体素子１４および半導体素子１６が接合された第１の半導体ウエハ６０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により、図２５に示すように個片化する。これにより、半導体素子１２と半導体素子１４が接合された積層デバイス１０を得ることができる。なお、個片化は、上述のものを利用することができる。
　次に、チップオンウエハによる異方導電性部材１５を用いた積層デバイス１０の製造方法について説明する。
　異方導電性部材１５を用いた積層デバイス１０の製造方法は、例えば、図２６に示す半導体素子１４を用いる。
　図２６は本発明の実施形態の接合体に用いられる半導体素子のアライメントマークの他の例を示す模式的斜視図である。
　図２６に示す半導体素子１４は、表面１４ａの素子領域（図示せず）上に異方導電性部材１５が設けられている。図１６に示す半導体素子１４と同様に、半導体素子１４には、表面１４ａに四隅にアライメントマーク５２が設けられており、合計４つのアライメントマーク５２が設けられている。アライメントマーク５２は少なくとも２つ設けられていればよい。また、表面１４ａには、図３に示す端子３０が設けられている。
　ここで、図２７～図３０は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例を工程順に示す模式図である。図２７～図３０において、図１８～図２１と同一構成物には同一符号を付してその詳細な説明は省略する。
　異方導電性部材１５を用いた積層デバイス１０の製造方法の第５の例は、上述の図１８～図２１に示す積層デバイス１０の製造方法の第３の例に比して、半導体素子１４に異方導電性部材１５が設けられている点が異なり、それ以外の工程は、異方導電性部材１５を用いた積層デバイス１０の製造方法と同じである。
　図２７に示すように、第１の半導体ウエハ６０の表面６０ａに、異方導電性部材１５を向けて半導体素子１４を配置し、アライメントマークを用いて位置合せをし、この状態で、仮固定部材１３を第１の半導体ウエハ６０の表面６０ａに設ける。仮固定部材１３は、上述のように第１の半導体ウエハ６０の表面６０ａ全面に設けてもよい。
　次に、図２８に示すように第１の半導体ウエハ６０と、異方導電性部材１５が設けられた半導体素子１４とを位置合せした状態で、仮固定部材１３により仮固定する。この仮固定の状態のものが積層体（図示せず）である。
　次に、仮固定部材１３を除去する。仮固定部材１３の除去方法は、後述する。
　次に、仮固定部材１３がない状態で、予め定められた接合条件にて第１の半導体ウエハ６０と半導体素子１４とを異方導電性部材１５を介して接合する。これにより、半導体素子１４と異方導電性部材１５と第１の半導体ウエハ６０とが互いに電気的導通が確保された状態となり、図２９に示すように半導体素子１４と異方導電性部材１５と第１の半導体ウエハ６０との接合体１７が構成される。この場合、仮固定部材１３がない状態で接合するため、導電を阻害するものがなく電気抵抗が小さくなる。
　次に、図２９に示す半導体素子１４と異方導電性部材１５が接合された第１の半導体ウエハ６０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により、図３０に示すように個片化する。これにより、半導体素子１２と異方導電性部材１５と半導体素子１４とが接合された積層デバイス１０を得ることができる。なお、個片化は、上述のものを利用することができる。
　なお、半導体素子１２を素子領域に接合する工程では、複数の半導体素子１４を仮固定した後、全て一括して接合したが、これに限定されるものではなく、半導体素子１４を第１の半導体ウエハ６０の素子領域に１つずつ接合してもよい。接合は、上述のように一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
　また、図２７に示すように、異方導電性部材１５が設けられた半導体素子１４と、第１の半導体ウエハ６０とを用い、第１の半導体ウエハ６０と異方導電性部材１５との間に仮固定部材１３を設けることに限定されるものではなく、半導体素子１４は異方導電性部材１５が設けられていない構成でもよい。
　図３１は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の第１の変形例の一工程を示す模式図であり、図３２は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第５の例の第２の変形例の一工程を示す模式図である。図３１および図３２において、図２６～図３０に示す仮固定部材１３、半導体素子１４、異方導電性部材１５および第１の半導体ウエハ６０と同一構成物には同一符号を付してその詳細な説明は省略する。
　図３１に示すように、半導体素子１４と異方導電性部材１５とが別体である。異方導電性部材１５を挟んで、半導体素子１４と第１の半導体ウエハ６０とを対向して配置する。半導体素子１４と異方導電性部材１５との間に仮固定部材１３を配置し、異方導電性部材１５と第１の半導体ウエハ６０との間に仮固定部材１３を配置する。このとき、半導体素子１４、異方導電性部材１５および第１の半導体ウエハ６０は位置合せされている。
　この場合、次に、第１の半導体ウエハ６０と異方導電性部材１５と半導体素子１４とを、位置合せした状態で仮固定部材１３により仮固定する。この仮固定の状態のものが積層体（図示せず）である。上述のように、仮固定部材１３を除去する。次に、仮固定部材１３がない状態で、予め定められた接合条件にて第１の半導体ウエハ６０と半導体素子１４とを異方導電性部材１５を介して接合する。上述の図２９に示すように半導体素子１４と異方導電性部材１５と第１の半導体ウエハ６０との接合体１７が構成される。次に、図３０に示すように個片化することにより、半導体素子１２と異方導電性部材１５と半導体素子１４とが接合された積層デバイス１０を得ることができる。
　異方導電性部材１５を挟んで、半導体素子１４と第１の半導体ウエハ６０とを対向して配置し、位置合せした後、半導体素子１４と異方導電性部材１５との間に仮固定部材１３を配置し、異方導電性部材１５と第１の半導体ウエハ６０との間に仮固定部材１３を配置する。このとき、図３２に示すように、第１の半導体ウエハ６０の表面６０ａの全面に仮固定部材１３を設けてもよい。この場合でも、上述のように、位置合せした状態で仮固定部材１３により仮固定した後、仮固定部材１３を除去する。次に、仮固定部材１３がない状態で、予め定められた接合条件にて第１の半導体ウエハ６０と半導体素子１４とを異方導電性部材１５を介して接合する。上述の図２９に示すように半導体素子１４と異方導電性部材１５と第１の半導体ウエハ６０との接合体１７が構成される。次に、図３０に示すように個片化することにより、半導体素子１２と異方導電性部材１５と半導体素子１４とが接合された積層デバイス１０を得ることができる。
　上述のように３つの半導体素子１２、１４、１６を有する構成の積層デバイス１０を製造する場合、上述のように半導体素子１４を、裏面１４ｂに端子（図示せず）とアライメントマーク（図示せず）とを有する構成とする。また、半導体素子１４に接合する半導体素子１６を、表面１６ａに素子領域（図示せず）と、アライメントマーク（図示せず）とを有する構成とする。半導体素子１６には、半導体素子１４と同様に予め異方導電性部材１５が設けられている。
　ここで、図３３～図３６は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例を工程順に示す模式図である。図３３～図３６において、図２２～図２５と同一構成物には同一符号を付してその詳細な説明は省略する。
　図２８に示すように全ての半導体素子１４が第１の半導体ウエハ６０の素子領域に仮固定された状態で、図３３に示すように半導体素子１４の裏面１４ｂのアライメントマーク（図示せず）と、半導体素子１６のアライメントマーク（図示せず）とを用いて、半導体素子１４に対して半導体素子１６の位置合せを行う。そして、半導体素子１４の裏面１４ｂに仮固定部材１３を配置する。半導体素子１６を半導体素子１４に近づけて接触させて、半導体素子１４と異方導電性部材１５が設けられた半導体素子１６とを仮固定部材１３により仮固定する。これにより、第１の半導体ウエハ６０と、異方導電性部材１５が設けられた半導体素子１４と、異方導電性部材１５が設けられた半導体素子１６とが位置合せされた状態で仮固定部材１３により仮固定される。この仮固定の状態のものが積層体（図示せず）である。
　次に、仮固定部材１３を除去する。仮固定部材１３の除去方法は、後述する。なお、仮固定部材１３を用いた仮固定は、図２９に示す状態に対してすることに限定されるものではない。
　例えば、第１の半導体ウエハ６０、異方導電性部材１５が設けられた半導体素子１４、および異方導電性部材１５が設けられた半導体素子１６を用意し、図３４に示すように第１の半導体ウエハ６０と、半導体素子１４と、半導体素子１６との位置合せを、アライメントマークを用いて行う。位置合せした後、第１の半導体ウエハ６０と異方導電性部材１５が設けられた半導体素子１４との間、例えば、第１の半導体ウエハ６０の表面６０ａに仮固定部材１３を設ける。異方導電性部材１５が設けられた半導体素子１４と、異方導電性部材１５が設けられた半導体素子１６との間、例えば、半導体素子１４の裏面１４ｂに仮固定部材１３を設ける。
　例えば、第１の半導体ウエハ６０に、異方導電性部材１５が設けられた半導体素子１４と、異方導電性部材１５が設けられた半導体素子１６とを近づけて接触させて、第１の半導体ウエハ６０と、異方導電性部材１５が設けられた半導体素子１４と、異方導電性部材１５が設けられた半導体素子１６とが位置合せされた状態で仮固定部材１３により仮固定する。
　上述のように、仮固定部材１３を除去した後、第１の半導体ウエハ６０と、異方導電性部材１５が設けられた半導体素子１４と、異方導電性部材１５が設けられた半導体素子１６とが位置合せされて仮固定された状態で接合する。これにより、第１の半導体ウエハ６０と異方導電性部材１５と半導体素子１４と異方導電性部材１５と半導体素子１６とが互いに電気的導通が確保された状態となり、図３５に示すように第１の半導体ウエハ６０と異方導電性部材１５と半導体素子１４と異方導電性部材１５と半導体素子１６との接合体１７が構成される。
　次に、図３５に示す半導体素子１４および半導体素子１６が接合された第１の半導体ウエハ６０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により、図３６に示すように個片化する。これにより、半導体素子１２と半導体素子１４が接合された積層デバイス１０を得ることができる。なお、個片化は、上述のものを利用することができる。
　また、図３４に示すように、異方導電性部材１５が設けられた半導体素子１４と、第１の半導体ウエハ６０とを用い、異方導電性部材１５と半導体素子１４との間に仮固定部材１３を設け、第１の半導体ウエハ６０と異方導電性部材１５との間に仮固定部材１３を設けることに限定されるものではなく、半導体素子１４は異方導電性部材１５が設けられていない構成でもよい。
　図３７は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の第１の変形例の一工程を示す模式図であり、図３８は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第６の例の第２の変形例の一工程を示す模式図である。図３７および図３８において、図３１～図３６に示す仮固定部材１３、半導体素子１４、異方導電性部材１５、半導体素子１６および第１の半導体ウエハ６０と同一構成物には同一符号を付してその詳細な説明は省略する。
　図３７に示すように、半導体素子１４と異方導電性部材１５とが別体である。異方導電性部材１５を挟んで半導体素子１４と第１の半導体ウエハ６０とを対向して配置し、異方導電性部材１５を挟んで半導体素子１４と半導体素子１６とを対向して配置する。
　半導体素子１６と異方導電性部材１５との間、半導体素子１４と異方導電性部材１５との間、異方導電性部材１５と第１の半導体ウエハ６０との間に、それぞれ仮固定部材１３を配置する。このとき、第１の半導体ウエハ６０と異方導電性部材１５と半導体素子１４と異方導電性部材１５と半導体素子１６とは位置合せされている。
　この場合、次に、第１の半導体ウエハ６０と異方導電性部材１５と半導体素子１４と異方導電性部材１５と半導体素子１６とが位置合せされた状態で仮固定部材１３により仮固定する。この仮固定の状態のものが積層体（図示せず）である。上述のように、仮固定部材１３を除去する。次に、仮固定部材１３がない状態で、予め定められた接合条件にて第１の半導体ウエハ６０と半導体素子１４と半導体素子１６とを異方導電性部材１５を介して接合する。上述の図３５に示すように半導体素子１６と異方導電性部材１５と半導体素子１４と異方導電性部材１５と第１の半導体ウエハ６０との接合体１７が構成される。次に、図３６に示すように個片化することにより、半導体素子１２と異方導電性部材１５と半導体素子１４と異方導電性部材１５と半導体素子１６とが接合された積層デバイス１０を得ることができる。
　異方導電性部材１５を挟んで半導体素子１４と第１の半導体ウエハ６０とを対向して配置し、異方導電性部材１５を挟んで半導体素子１４と半導体素子１６とを対向して配置して位置合せする。次に、半導体素子１６と異方導電性部材１５との間、半導体素子１４と異方導電性部材１５との間、異方導電性部材１５と第１の半導体ウエハ６０との間に、それぞれ仮固定部材１３を配置する。このとき、図３８に示すように、第１の半導体ウエハ６０の表面６０ａの全面に仮固定部材１３を設けてもよい。この場合でも、上述のように、位置合せした状態で仮固定部材１３により仮固定した後、仮固定部材１３を除去する。次に、仮固定部材１３がない状態で、予め定められた接合条件にて第１の半導体ウエハ６０と半導体素子１４と半導体素子１６とを異方導電性部材１５を介して接合する。上述の図３５に示すように半導体素子１６と異方導電性部材１５と半導体素子１４と異方導電性部材１５と第１の半導体ウエハ６０との接合体１７が構成される。次に、図３６に示すように個片化することにより、半導体素子１２と異方導電性部材１５と半導体素子１４と異方導電性部材１５と半導体素子１６とが接合された積層デバイス１０を得ることができる。
　次に、ウエハオンウエハによる積層デバイス１０の製造方法について説明する。
　図３９～図４１は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第７の例を工程順に示す模式図である。図３９～図４１において、図１８～図２１と同一構成物には同一符号を付してその詳細な説明は省略する。
　積層デバイスの製造方法の第７の例は図１に示す積層デバイス１０の製造方法である。
　積層デバイス１０の製造方法の第７の例は、半導体素子１４に代えて第２の半導体ウエハ７０を用いる点以外は、図１８～図２１に示す積層デバイス１０の製造方法の第３の例と同じである。このため、積層デバイスの製造方法の第１の例と共通する製造方法についての詳細な説明は省略する。
　まず、第１の半導体ウエハ６０と、複数の素子領域（図示せず）およびアライメントマーク（図示せず）を備える第２の半導体ウエハ７０とを用意する。素子領域は第２の半導体ウエハ７０の表面７０ａに設けられている。
　次に、図３９に示すように、第１の半導体ウエハ６０の表面６０ａと第２の半導体ウエハ７０の表面７０ａを対向させる。そして、第１の半導体ウエハ６０のアライメントマークと、第２の半導体ウエハ７０のアライメントマークとを用いて、第１の半導体ウエハ６０に対して、第２の半導体ウエハ７０の位置合せを行う。
　次に、第１の半導体ウエハ６０と第２の半導体ウエハ７０との間、例えば、第１の半導体ウエハ６０の表面６０ａに仮固定部材１３を配置する。
　次に、第１の半導体ウエハ６０と第２の半導体ウエハ７０とを位置合せした状態で仮固定部材１３により仮固定する。
　次に、仮固定部材１３を除去する。仮固定部材１３の除去方法は後述する。
　次に、仮固定部材１３がない状態で、予め定められた接合条件にて第１の半導体ウエハ６０と第２の半導体ウエハ７０とを接合する。これにより、第１の半導体ウエハ６０と第２の半導体ウエハ７０とが互いに電気的導通が確保された状態となり、図４０に示す第１の半導体ウエハ６０と第２の半導体ウエハ７０との接合体１７が構成される。この場合、仮固定部材１３がない状態で接合するため、導電を阻害するものがなく電気抵抗が小さくなる。
　次に、図４０に示すように第１の半導体ウエハ６０と第２の半導体ウエハ７０が接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、図４１に示すように半導体素子１２と半導体素子１４とが接合された積層デバイス１０を得ることができる。このように、ウエハオンウエハを用いても積層デバイス１０を得ることができる。なお、個片化は、上述のものを利用することができる。
　また、図４０に示すように、第１の半導体ウエハ６０と第２の半導体ウエハ７０が接合された状態で、第１の半導体ウエハ６０および第２の半導体ウエハ７０のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）等により薄くすることができる。
　積層デバイスの製造方法の第７の例では、半導体素子１２と半導体素子１４を積層した２層構造を例にして説明したが、これに限定されるものではなく、３層以上でもよいことはもちろんである。この場合、第２の半導体ウエハ７０の裏面７０ｂに、アライメントマーク（図示せず）と、素子領域（図示せず）とを設ける。裏面７０ｂの端子（図示せず）は、表面７０ａの素子領域に電気的に接続されている。第２の半導体ウエハ７０を上述の構成とすることにより、第３の半導体ウエハ（図示せず）を位置合わせした後、第２の半導体ウエハ７０と第３の半導体ウエハとの間、例えば、第２の半導体ウエハ７０の裏面７０ｂに仮固定部材１３を設け、仮固定部材１３を用いて仮固定する。そして、仮固定部材１３を除去して第３の半導体ウエハを接合することにより、３層以上の積層デバイス１０を得ることができる。
　次に、ウエハオンウエハによる、異方導電性部材１５を有する積層デバイス１０の製造方法について説明する。
　図４２～図４４は本発明の実施形態の接合体の一例の積層デバイスの製造方法の第８の例を工程順に示す模式図である。図４２～図４４において、図３９～図４１と同一構成物には同一符号を付してその詳細な説明は省略する。
　積層デバイスの製造方法の第８の例は図８に示す積層デバイス１０の製造方法である。
　積層デバイスの製造方法の第８の例は、図３９～図４１に示す積層デバイス１０の製造方法の第７の例に比して、異方導電性部材１５を介して第１の半導体ウエハ６０と第２の半導体ウエハ７０とを接合する点以外は、積層デバイスの製造方法の第７の例と同じである。このため、積層デバイスの製造方法の第３の例と共通する製造方法についての詳細な説明は省略する。また、異方導電性部材１５についても、上述の説明のとおりであるため、その詳細な説明は省略する。
　まず、積層デバイス１０の製造方法の第７の例と同様に、第１の半導体ウエハ６０と、複数の素子領域（図示せず）およびアライメントマーク（図示せず）を備える第２の半導体ウエハ７０とを用意する。第１の半導体ウエハ６０の表面６０ａ、または第２の半導体ウエハ７０の表面７０ａのいずれかに異方導電性部材１５を設ければよいが、図４２では第２の半導体ウエハ７０の表面７０ａに異方導電性部材１５が設けられている。
　次に、図４２に示すように、第１の半導体ウエハ６０の表面６０ａと第２の半導体ウエハ７０の表面７０ａを対向させる。そして、第１の半導体ウエハ６０のアライメントマークと、第２の半導体ウエハ７０のアライメントマークとを用いて、第１の半導体ウエハ６０に対して、第２の半導体ウエハ７０の位置合せを行う。
　次に、第１の半導体ウエハ６０と第２の半導体ウエハ７０との間、例えば、第１の半導体ウエハ６０の表面６０ａに仮固定部材１３を配置する。
　次に、第１の半導体ウエハ６０と、異方導電性部材１５が設けられた第２の半導体ウエハ７０とを位置合した状態で仮固定部材１３により仮固定する。
　次に、仮固定部材１３を除去する。仮固定部材１３の除去方法は後述する。
　次に、仮固定部材１３がない状態で、予め定められた接合条件にて第１の半導体ウエハ６０と異方導電性部材１５と第２の半導体ウエハ７０とを接合する。これにより、第１の半導体ウエハ６０と異方導電性部材１５と第２の半導体ウエハ７０とが互いに電気的導通が確保された状態となり、図４３に示す第１の半導体ウエハ６０と、異方導電性部材１５と第２の半導体ウエハ７０との接合体１７が構成される。この場合、仮固定部材１３がない状態で接合するため、導電を阻害するものがなく電気抵抗が小さくなる。
　次に、図４４に示すように第１の半導体ウエハ６０と、異方導電性部材１５が設けられた第２の半導体ウエハ７０とが接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、図４４示す異方導電性部材１５を介して半導体素子１２と半導体素子１４とが接合された積層デバイス１０を得ることができる。このように、ウエハオンウエハを用いても積層デバイス１０を得ることができる。なお、個片化は、上述のものを利用することができる。
　また、図４４に示すように、第１の半導体ウエハ６０と第２の半導体ウエハ７０が接合された状態で、第１の半導体ウエハ６０および第２の半導体ウエハ７０のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）等により、薄くすることができる。
　積層デバイスの製造方法の第８の例では、半導体素子１２と半導体素子１４を積層した２層構造を例にして説明したが、これに限定されるものではなく、上述のように３層以上でもよいことはもちろんである。この場合、第２の半導体ウエハ７０の裏面７０ｂに、アライメントマーク（図示せず）と、素子領域（図示せず）とを設ける。裏面７０ｂの端子（図示せず）は、表面７０ａの素子領域に電気的に接続されている。第２の半導体ウエハ７０を上述の構成とすることにより、第３の半導体ウエハ（図示せず）を位置合わせした後、第２の半導体ウエハ７０と第３の半導体ウエハとの間、例えば、第２の半導体ウエハ７０の裏面７０ｂに仮固定部材１３を設け、仮固定部材１３を用いて仮固定する。そして、仮固定部材１３を除去して第３の半導体ウエハを接合することにより、３層以上の積層デバイス１０を得ることができる。
　上述のように、最終的に除去される仮固定部材１３を用いて仮固定することにより、仮固定部材１３による接合不良を防止することができる。
　さらには、上述のように、積層デバイス１０において異方導電性部材１５を設ける構成とすることにより、半導体素子に凹凸があっても、凹凸を突出部分４２ａおよび突出部分４２ｂを緩衝層として利用することで吸収することができる。突出部分４２ａおよび突出部分４２ｂが緩衝層として機能するため、半導体素子において素子領域がある面については、高い表面品質を不要とすることができる。このため、研磨等の平滑化処理が不要であり、生産コストが抑えることができ、また生産時間も短くすることができる。
　また、チップオンウエハを用いて積層デバイス１０を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
　次に、異方導電性部材１５が設けられた半導体素子１４について説明する。
　上述の異方導電性部材１５が設けられた半導体素子１４は、図１５に示す異方導電材４９の異方導電性部材１５と、複数の素子領域（図示せず）を備える半導体ウエハとを用いて形成することができる。素子領域には、上述のように位置合せのためのアライメントマーク（図示せず）と端子（図示せず）とが設けられている。異方導電材４９では、異方導電性部材１５が、素子領域に合わせたパターンに形成されている。
　まず、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して異方導電材４９の異方導電性部材１５を、半導体ウエハの素子領域に接合する。
　次に、異方導電材４９の支持体４７を取り除き、異方導電性部材１５だけを半導体ウエハに接合させる。この場合、異方導電材４９に、予め定められた温度に加熱し、剥離層４４の剥離剤４６の接着力を低下させて、異方導電材４９の剥離層４４を起点にして支持体４７を取り除く。次に、半導体ウエハについて、素子領域毎に個片化し、複数の半導体素子１４を得る。
　なお、異方導電性部材１５が設けられた半導体素子１４を例にして説明したが、異方導電性部材１５が設けられた半導体素子１６も、異方導電性部材１５が設けられた第２の半導体ウエハ７０についても、異方導電性部材１５が設けられた半導体素子１４と同様にして、異方導電性部材１５を設けることができる。
　予め異方導電性部材１５が設けられた半導体素子１４、予め異方導電性部材１５が設けられた第１の半導体ウエハ６０および予め異方導電性部材１５が設けられた第２の半導体ウエハ７０を用いたが、これに限定されるものではなく、異方導電性部材１５単独で配置して、積層デバイス１０を製造することもできる。
　以下、接合体の製造方法についてより具体的に説明する。
〔仮固定工程〕
　仮固定工程の仮固定とは、接合する対象物に対して位置合せした状態で、接合する対象物上に固定することをいう。仮固定は、位置合せした状態が保たれているが、永久に固定された状態ではない。仮固定には、仮固定部材を用い、仮固定部材の表面張力を利用して、少なくとも２つの導電部材を互いに仮固定する。
　仮固定工程では、少なくとも２つの導電性部材を近づけて接触させることにより実施する。この場合、導電性部材の加圧条件は、特に限定されるものではないが、１０ＭＰａ以下であることが好ましく、５ＭＰａ以下であることがより好ましく、１ＭＰａ以下であることが特に好ましい。
　同様に、仮固定工程における温度条件は、特に限定されるものではないが、０℃～３００℃であることが好ましく、１０℃～２００℃であることがより好ましく、常温（２３℃）～１００℃であることが特に好ましい。なお、仮固定部材の沸点がよりも仮固定工程の温度が高い場合、仮固定工程において、仮固定部材が除去され、仮固定工程と除去工程とが同時に実施される。
　上述の半導体素子１４、半導体素子１６および第１の半導体ウエハ６０を含め、個々の半導体素子同士を仮に固定するような仮固定工程には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
〔仮固定部材〕
　仮固定部材は、表面張力を利用して、少なくとも２つの導電部材を互いに仮固定するものであり、最終的には除去されるものである。このため、接合体、例えば、積層デバイス１０には仮固定部材１３はない。このように仮固定部材は、最終的に除去されるものであるため、例えば、気化させて除去する場合、成分が残留しないものであることが好ましい。
　仮固定部材は、温度２３℃で液体であることが好ましく、この場合、液体の沸点が５０℃以上２５０℃以下であることが好ましい。仮固定部材が液体または固体の場合、単一組成に限定されるものではなく、混合物であってもよい。
　なお、温度２３℃で液体とは、物性データによるものである。
　仮固定部材が温度２３℃で液体であれば、大気圧下で、仮固定部材を予め定められた場所に供給しやすいため好ましい。しかも、仮固定部材を供給する設備としても液滴を供給する公知のものを利用することができ、例えば、インクジェット法を用いて仮固定部材を供給することができる。マルチヘッドのインクジェットを利用することにより、ウエハオンチップの場合、半導体ウエハの表面の素子領域に、効率良く仮固定部材を配置することができる。
　仮固定部材が温度２３℃において液体であると、接合後の電気的導電性を示す電気抵抗が小さくなる。一方、仮固定部材が温度２３℃において固体であると、接合後の電気的導電性を示す電気抵抗が大きくなる。
　また、液体の沸点が５０℃未満では、仮固定部材の除去が除去工程以外でも進行する虞がある。液体の沸点が２５０℃を超えると、仮固定部材を気化して除去するために高い温度が必要になるため、接合条件によっては、接合工程と除去工程を同時に行うことができなくなることがある。また、沸点が高いと仮固定部材が残存しやすくなり、接合後の電気的導電性を示す電気抵抗が大きくなる。仮固定部材については、接合工程と除去工程を同時に行うこと、接合後の電気的導電性から、液体の沸点としては温度６０℃以上１８０℃以下であることが好ましい。
　仮固定部材としては、例えば、アセトン（沸点５６℃）、イソプロパノール（沸点８２℃）、乳酸エチル（沸点１５４℃）、エタノール（沸点７８℃）、水（沸点１００℃）、プロピレングリコールモノメチルエーテルアセテート（沸点１４６℃）、エチレングリコール（沸点１９７℃）、ジエチレングリコールモノブチルエーテルアセテート（沸点２４５℃）、ジエチレングリコールジブチルエーテル（沸点２５６℃）およびｔ－ブチルアルコール（沸点８２℃）を用いることができる。
　上述の仮固定部材の例のうち、ｔ－ブチルアルコールは温度２３℃で固体であるが、それ以外は、温度２３℃で液体である。
　また、温度２３℃で液体のもののうち、ジエチレングリコールジブチルエーテル（沸点２５６℃）以外は、沸点は２５０℃以下である。なお、沸点は、いずれもカタログ値である。
〔除去工程〕
　仮固定部材は、例えば、上述のように温度２３℃で液体であることが好ましく、液体の沸点は５０℃以上２５０℃以下であることが好ましい。
　仮固定部材１３が液体であれば、仮固定部材１３の除去方法としては、仮固定部材１３を気化させる方法が挙げられる。
　仮固定部材を気化させる場合、例えば、半導体素子１２と半導体素子１４とが仮固定部材１３で仮固定された状態で、仮固定部材１３が蒸発する温度雰囲気に配置するか、または減圧雰囲気に配置する。
　仮固定部材が蒸発する温度雰囲気に配置する場合、後工程の接合工程が、仮固定部材が蒸発する温度雰囲気で実施される場合には、接合工程を実施する過程で、仮固定部材が除去される。この場合、除去工程と接合工程とを同時に実施される。
　また、減圧雰囲気に配置する場合、後工程の接合工程が減圧雰囲気で実施される場合には、接合工程を実施する過程で、仮固定部材が除去される。この場合、除去工程と接合工程とが同時に実施される。このように、除去工程と接合工程とを同時に実施するとは、１つの工程の実施で、除去工程および接合工程の２つの工程が実施されることをいう。
　除去工程と接合工程とを同時に実施することにより、位置ずれをより抑制することができ、導電性部材の位置合せ、例えば、半導体素子１２と半導体素子１４との位置合せの精度をより高くできる。
　また、除去工程と接合工程とを同時に実施することにより、製造方法を簡素化でき、製造設備を簡素化でき、さらにはタクトタイムを低減できる。
　仮固定部材１３の除去方法としては他に、仮固定部材を気体または充填剤で置換することが挙げられる。仮固定部材を気体で置換する場合、例えば、半導体素子１２と半導体素子１４とが仮固定部材１３で仮固定された状態で、減圧雰囲気に配置し、仮固定部材を排出させる。これにより、仮固定部材は、減圧雰囲気内の気体に置換される。減圧雰囲気内の気体が空気であれば、仮固定部材は空気に置換され、減圧雰囲気内の気体が、アルゴンガスおよび窒素ガス等の不活性ガスであれば、仮固定部材は不活性ガスに置換される。
　仮固定部材１３を充填剤で置換する場合、仮固定部材１３を排出させる際、仮固定部材の代わりに充填剤を充填することにより、仮固定部材を充填剤に置換することができる。
　仮固定部材の除去工程としては、仮固定部材の気化工程、および仮固定部材を気体で置換する置換工程または充填剤で置換する置換工程のうち、少なくとも一方の工程を含むものであればよい。
　仮固定部材１３を置換する気体は、例えば、空気、またはアルゴンガスおよび窒素ガス等の不活性ガスである。
　仮固定部材１３を置換する充填剤は、例えば、ＮＣＰ（Non Conductive Paste）、またはアンダーフィル剤である。以下、充填剤について詳細に説明する。
　充填剤としては高分子材料、硬化剤、無機フィラーを含有するものを用いることができる。
　高分子材料としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、脂環式エポキシ樹脂、シロキサン型エポキシ樹脂、ビフェニル型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ヒダントイン型エポキシ樹脂、およびナフタレン環含有エポキシ樹脂が挙げられる。エポキシ樹脂組成物において、ここで例示した化合物は単独で用いられてもよいし、２つ以上のものが混合して用いられてもよい。（Ａ）成分は、エポキシ樹脂組成物の全重量に対し５～３０質量％含まれることが好ましく、１２～２６質量％含まれることがさらに好ましい。
　硬化剤としては、例えば、鎖状脂肪族アミン、環状脂肪族アミン、脂肪芳香族アミン、芳香族アミンが挙げられる。エポキシ樹脂組成物において、ここで例示した化合物は単独で用いられてもよいし、２つ以上のものが混合して用いられてもよい。（Ｂ）成分は、そのアミノ基が（Ａ）成分のエポキシ基１当量に対し０．７～１．５当量の割合で含まれることが好ましく、０．８～１．２当量の割合で含まれることがさらに好ましい。
　無機フィラーとしては、例えば、シリカ（二酸化ケイ素）、アルミナ（酸化アルミニウム）、窒化アルミニウム、酸化マグネシウム、窒化ケイ素、酸化亜鉛、窒化ホウ素が挙げられる。このうち、シリカ、アルミナ、窒化アルミニウムが好ましい。エポキシ樹脂組成物において、ここで例示した化合物は単独で用いられてもよいし、２つ以上のものが混合して用いられてもよい。（Ｃ）成分は、エポキシ樹脂組成物の全重量に対し４０～８５質量％含まれることが好ましく、６０～８０質量％含まれることがさらに好ましい。（Ｃ）成分の材料および含有量は、所望の熱伝導率（例えば、０．３Ｗ／ｍ℃以上、好ましくは１．０Ｗ／ｍ℃以上、さらに好ましくは１．５Ｗ／℃以上）が得られるように調整される。
　充填剤は、更に添加剤としてアミンアルキレンオキサイド付加物、シランカップリング剤等を含んでもよい。
　＜ＮＣＰ＞
　ＮＣＰは、仮固定部材１３を置換する充填剤の一例である。
　ＮＣＰは、例えば、５０℃～２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものであることが好ましい。
　以下、ＮＣＰの組成について説明する。ＮＣＰは、高分子材料を含有するものである。ＮＣＰは酸化防止材料を含有してもよい。
　＜＜高分子材料＞＞
　ＮＣＰに含まれる高分子材料としては特に限定されないが、半導体素子、異方導電性部材等の導電部材の隙間を効率よく埋めることができ、導電部材同士の密着性がより高くなる理由から、熱硬化性樹脂であることが好ましい。
　熱硬化性樹脂としては、具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、イソシアネート系樹脂等が挙げられる。
　なかでも、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂を用いるのが好ましい。
　＜＜酸化防止材料＞＞
　ＮＣＰに含まれる酸化防止材料としては、具体的には、例えば、１，２，３，４－テトラゾール、５－アミノ－１，２，３，４－テトラゾール、５－メチル－１，２，３，４－テトラゾール、１Ｈ－テトラゾール－５－酢酸、１Ｈ－テトラゾール－５－コハク酸、１，２，３－トリアゾール、４－アミノ－１，２，３－トリアゾール、４，５－ジアミノ－１，２，３－トリアゾール、４－カルボキシ－１Ｈ－１，２，３－トリアゾール、４，５－ジカルボキシ－１Ｈ－１，２，３－トリアゾール、１Ｈ－１，２，３－トリアゾール－４－酢酸、４－カルボキシ－５－カルボキシメチル－１Ｈ－１，２，３－トリアゾール、１，２，４－トリアゾール、３－アミノ－１，２，４－トリアゾール、３，５－ジアミノ－１，２，４－トリアゾール、３－カルボキシ－１，２，４－トリアゾール、３，５－ジカルボキシ－１，２，４－トリアゾール、１，２，４－トリアゾール－３－酢酸、１Ｈ－ベンゾトリアゾール、１Ｈ－ベンゾトリアゾール－５－カルボン酸、ベンゾフロキサン、２，１，３－ベンゾチアゾール、ｏ－フェニレンジアミン、ｍ－フェニレンジアミン、カテコール、ｏ－アミノフェノール、２－メルカプトベンゾチアゾール、２－メルカプトベンゾイミダゾール、２－メルカプトベンゾオキサゾール、メラミン、およびこれらの誘導体が挙げられる。
　これらのうち、ベンゾトリアゾールおよびその誘導体が好ましい。
　ベンゾトリアゾール誘導体としては、ベンゾトリアゾールのベンゼン環に、ヒドロキシル基、アルコキシ基（例えば、メトキシ基、エトキシ基等）、アミノ基、ニトロ基、アルキル基（例えば、メチル基、エチル基、ブチル基等）、ハロゲン原子（例えば、フッ素、塩素、臭素、ヨウ素等）等を有する置換ベンゾトリアゾールが挙げられる。また、ナフタレントリアゾール、ナフタレンビストリアゾール、と同様に置換された置換ナフタレントリアゾール、置換ナフタレンビストリアゾール等も挙げることができる。
　また、ＮＣＰに含まれる酸化防止材料の他の例としては、一般的な酸化防止剤である、高級脂肪酸、高級脂肪酸銅、フェノール化合物、アルカノールアミン、ハイドロキノン類、銅キレート剤、有機アミン、有機アンモニウム塩等が挙げられる。
　ＮＣＰに含まれる酸化防止材料の含有量は特に限定されないが、防食効果の観点から、ＮＣＰの全質量に対して０．０００１質量％以上が好ましく、０．００１質量％以上がより好ましい。また、本接合プロセスにおいて適切な電気抵抗を得る理由から、５．０質量％以下が好ましく、２．５質量％以下がより好ましい。
　＜＜マイグレーション防止材料＞＞
　ＮＣＰは、ＮＣＰに含有し得る金属イオン、ハロゲンイオン、ならびに半導体素子および半導体ウエハに由来する金属イオンをトラップすることによって絶縁信頼性がより向上する理由から、マイグレーション防止材料を含有しているのが好ましい。
　マイグレーション防止材料としては、例えば、イオン交換体、具体的には、陽イオン交換体と陰イオン交換体との混合物、または、陽イオン交換体のみを使用することができる。
　ここで、陽イオン交換体および陰イオン交換体は、それぞれ、例えば、後述する無機イオン交換体および有機イオン交換体の中から適宜選択することができる。
　（（無機イオン交換体））
　無機イオン交換体としては、例えば、含水酸化ジルコニウムに代表される金属の含水酸化物が挙げられる。
　金属の種類としては、例えば、ジルコニウムのほか、鉄、アルミニウム、錫、チタン、アンチモン、マグネシウム、ベリリウム、インジウム、クロム、ビスマス等が知られている。
　これらの中でジルコニウム系のものは、陽イオンのＣｕ2+、Ａｌ3+について交換能を有している。また、鉄系のものについても、Ａｇ+、Ｃｕ2+について交換能を有している。
同様に、錫系、チタン系、アンチモン系のものは、陽イオン交換体である。
　一方、ビスマス系のものは、陰イオンのＣｌ-について交換能を有している。
　また、ジルコニウム系のものは条件に製造条件によっては陰イオンの交換能を示す。アルミニウム系、錫系のものも同様である。
　これら以外の無機イオン交換体としては、リン酸ジルコニウムに代表される多価金属の酸性塩、モリブドリン酸アンモニウムに代表されるヘテロポリ酸塩、不溶性フェロシアン化物等の合成物が知られている。
　これらの無機イオン交換体の一部は既に市販されており、例えば、東亜合成株式会社の商品名イグゼ「ＩＸＥ」における各種のグレードが知られている。
　なお、合成品のほか、天然物のゼオライト、またはモンモリロン石のような無機イオン交換体の粉末も使用可能である。
　（（有機イオン交換体））
　有機イオン交換体には、陽イオン交換体としてスルホン酸基を有する架橋ポリスチレンが挙げられ、そのほかカルボン酸基、ホスホン酸基またはホスフィン酸基を有するものも挙げられる。
　また、陰イオン交換体として四級アンモニウム基、四級ホスホニウム基または三級スルホニウム基を有する架橋ポリスチレンが挙げられる。
　これらの無機イオン交換体および有機イオン交換体は、捕捉したい陽イオン、陰イオンの種類、そのイオンについての交換容量を考慮して適宜選択すればよい。勿論、無機イオン交換体と有機イオン交換体とを混合して使用してもよいことはいうまでもない。
　電子素子の製造工程では加熱するプロセスを含むため、無機イオン交換体が好ましい。
　また、マイグレーション防止材料と上述した高分子材料との混合比は、例えば、機械的強度の観点から、マイグレーション防止材料を１０質量％以下とすることが好ましく、マイグレーション防止材料を５質量％以下とすることがより好ましく、さらにマイグレーション防止材料を２．５質量％以下とすることがさらに好ましい。また、半導体素子または半導体ウエハと異方導電性部材とを接合した際のマイグレーションを抑制する観点から、マイグレーション防止材料を０．０１質量％以上とすることが好ましい。
　＜＜無機充填剤＞＞
　ＮＣＰは、無機充填剤を含有しているのが好ましい。
　無機充填剤としては特に制限はなく、公知のものの中から適宜選択することができ、例えば、カオリン、硫酸バリウム、チタン酸バリウム、酸化ケイ素粉、微粉状酸化ケイ素、気相法シリカ、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、マイカ、窒化アルミニウム、酸化ジルコニウム、酸化イットリウム、炭化ケイ素、窒化ケイ素等が挙げられる。
　接合の際に導通路間に無機充填剤が入ることを防ぎ、導通信頼性がより向上する理由から、無機充填剤の平均粒子径が、各導通路の間隔よりも大きいことが好ましい。
　無機充填剤の平均粒子径は、３０ｎｍ～１０μｍであることが好ましく、８０ｎｍ～１μｍであることがより好ましい。
　ここで、平均粒子径は、レーザー回折散乱式粒子径測定装置(日機装（株）製マイクロトラックＭＴ３３００)で測定される、一次粒子径を平均粒子径とする。
　＜＜硬化剤＞＞
　ＮＣＰは、硬化剤を含有していてもよい。
　硬化剤を含有する場合、接続対象の異方導電性部材の表面形状との接合不良を抑制する観点から、常温で固体の硬化剤を用いず、常温で液体の硬化剤を含有しているのがより好ましい。
　ここで、「常温で固体」とは、２５℃で固体であることをいい、例えば、融点が２５℃より高い温度である物質をいう。
　硬化剤としては、具体的には、例えば、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、４－メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物、カルボン酸ヒドラジド、カルボン酸アミド、ポリフェノール化合物、ノボラック樹脂、ポリメルカプタン等が挙げられ、これらの硬化剤から、２５℃で液体のものを適宜選択して用いることができる。なお、硬化剤は１種単独で用いてもよく、２種以上を併用してもよい。
　ＮＣＰには、その特性を損なわない範囲内で、広く一般に半導体パッケージの樹脂絶縁膜に添加されている分散剤、緩衝剤、粘度調整剤等の種々の添加剤を含有させてもよい。
〔接合工程〕
　上述のように接合工程の接合を本接合ともいう。本接合に際して、本接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
　本接合における温度条件は、特に限定されるものではないが、仮固定の温度よりも高い温度であることが好ましく、具体的には、１５０℃～３５０℃であることがより好ましく、２００℃～３００℃であることが特に好ましい。
　また、本接合における加圧条件は、特に限定されるものではないが、３０ＭＰａ以下であることが好ましく、０．１ＭＰａ～２０ＭＰａであることがより好ましい。
　また、本接合の時間は特に限定されるものではないが、１秒～６０分であることが好ましく、５秒～１０分であることがより好ましい。
　また、上述の本接合に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社ＰＭＴ、アユミ工業、東京エレクトロン（ＴＥＬ）、ＥＶＧ、ズースマイクロテック株式会社（ＳＵＳＳ）、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
　本接合時の雰囲気としては、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空雰囲気を含む減圧雰囲気から選ぶことができる。
　加熱温度は、上述のものに特に限定されるものではなく、温度１００℃～４００℃まで種々選択可能であり、かつ昇温速度に関しても１０℃／分～１０℃／秒まで加熱ステージの性能、または加熱方式に従って選択することができる。冷却に関しても同様である。またステップ状に加熱することも可能であり、数段に分け、順次加熱温度を上げて接合することも可能である。
　圧力（荷重）に関しても、上述のものに特に限定されるものではなく、接合対象の強度等の物理特性等に応じて急速に加圧したり、ステップ状に加圧したりすることを選択できる。
　本接合時の雰囲気、加熱および加圧それぞれの保持時間、および変更時間は適宜設定することができる。また、その順序についても適宜変更することができる。例えば、真空状態になったのち第１段の加圧を行い、その後加熱して昇温したところで第２段の加圧を行って一定時間保持し、除荷すると同時に冷却を行い一定温度以下になった段階で大気下に戻すといった手順を組むことができる。
　このような手順は、様々に組み替えることができ、大気下で加圧後、真空状態にして加熱してもよいし、真空化、加圧、加熱を一気に行ってもよい。これらの組合せの例を図４５～図５１に示す。
　また、面内の加圧分布、加熱分布を接合時に個別に制御する機構を利用すれば接合の歩留まり向上につなげられる。
　仮固定に関しても同じように変更可能で、例えば、不活性雰囲気で行うことにより、半導体素子の電極表面の酸化を抑制できる。さらに超音波を付加しながら接合を行うことも可能である。
　図４５～図５１は実施形態の接合体の本接合条件の第１の例～第７の例を示すグラフである。図４５～図５１は、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間を示しており、符号Ｖは真空度を示し、符号Ｌは荷重を示し、符号Ｔは温度を示す。図４５～図５１において真空度が高いとは、圧力が低くなることを示す。
　接合時の雰囲気、加熱温度、および荷重については、例えば、図４５～図４７に示すように、圧力を減圧した状態で荷重をかけた後に、温度を上昇させてもよい。また、図４８、図５０および図５１に示すように、荷重を加えるタイミングと温度を上げるタイミングとを合わせてもよい。図４９に示すように温度を上昇させた後、荷重を加えるようにしてもよい。また、図４８および図４９に示すように、圧力の減圧のタイミングと温度を上げるタイミングとを合わせてもよい。
　温度の上昇も、図４５、図４６および図５０に示すように、ステップ状に上昇させてもよいし、図５１に示すように２段階で加熱してもよい。荷重も図４７および図５０に示すようにステップ状に加えてもよい。
　また、圧力を減圧するタイミングは、図４５、図４７、図４９、図５０および図５１に示すように減圧してから荷重を加えてもよく、図４６および図４８に示すように減圧のタイミングと荷重を加えるタイミングとを合わせてもよい。この場合、減圧と接合を同時並行する。
（積層デバイス）
　以下、本発明の実施形態の接合体の一例である積層デバイスのうち、異方導電性部材を有する積層デバイスについて更に説明する。
　図５２は本発明の実施形態の接合体の一例の積層デバイスの第５の例を示す模式図であり、図５３は本発明の実施形態の接合体の一例の積層デバイスの第６の例を示す模式図である。
　なお、接合体は、積層デバイス、および積層デバイスの一部を構成するものである。後述の半導体素子が、例えば、接合体の導電領域を有し異方導電性部材に接合した部材である。導電領域は半導体素子の導電を担う端子等に該当する。
　積層デバイス１０は、上述の構成に限定されるものではなく、図５２に示す積層デバイス８０のように、インターポーザー８７と異方導電性部材８２を用いて、半導体素子８４と半導体素子８６と半導体素子８８を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。なお、異方導電性部材８２は、例えば、上述の異方導電性部材１５と同じ構成である。
　また、図５３に示す積層デバイス８０のように光学センサーとして機能するものでもよい。図５３に示す積層デバイス８０は、半導体素子１１０とセンサチップ１１２とが異方導電性部材８２を介して積層方向Ｄｓに積層されている。また、センサチップ１１２にはレンズ１１４が設けられている。
　半導体素子１１０は、ロジック回路が形成されたものであり、センサチップ１１２で得られる信号を処理することができれば、その構成は特に限定されるものではない。
　センサチップ１１２は、光を検出する光センサーを有するものである。光センサーは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサーまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーが用いられる。
　レンズ１１４は、センサチップ１１２に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
　なお、上述の半導体素子８４、半導体素子８６および半導体素子８８は、素子領域（図示せず）を有する。上述の半導体素子１２、１４、１６、第１の半導体ウエハ６０、第２の半導体ウエハ７０および第３の半導体ウエハを含め、素子領域とは、電子素子として機能するための、コンデンサ、抵抗およびコイル等の各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域がある。素子領域には、これ以外に、発信回路、またはＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとは、例えば、センサー、アクチュエーターおよびアンテナ等である。センサーには、例えば、加速度、音および光等の各種のセンサーが含まれる。
　上述のように、素子領域は素子構成回路等が形成されており、半導体素子には、例えば、再配線層（図示せず）が設けられている。
　積層デバイスでは、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層デバイス８０における半導体素子の組合せとしては、センサー、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層デバイス８０の用途等に応じて適宜決定されるものである。
〔半導体素子〕
　半導体素子は、上述の半導体パッケージおよび積層デバイスに用いられるものである。半導体素子としては、特に限定されず、上述のもの以外に、例えば、ロジックＬＳＩ（Large Scale Integration）（例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等）、マイクロプロセッサ（例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等）、メモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（MagneticRAM：磁気メモリ）とＰＣＭ（Phase-Change Memory：相変化メモリ）、ＲｅＲＡＭ（Resistive RAM：抵抗変化型メモリ）、ＦｅＲＡＭ（Ferroelectric RAM：強誘電体メモリ）、フラッシュメモリ（ＮＡＮＤ（Not AND）フラッシュ）等）、ＬＥＤ（Light Emitting Diode）
、（例えば、携帯端末のマイクロフラッシュ、車載用、プロジェクタ光源、ＬＣＤバックライト、一般照明等）、パワー・デバイス、アナログＩＣ（Integrated Circuit）、（例えば、ＤＣ（Direct Current）－ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等）、ＭＥＭＳ（Micro Electro Mechanical Systems）、（例えば、加速度センサー、圧力センサー、振動子、ジャイロセンサ等）、ワイヤレス（例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Nearfieldcommunication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（WirelessLocalAreaNetwork）等）、ディスクリート素子、ＢＳＩ（Back Side Illumination）、ＣＩＳ（Contact Image Sensor）、カメラモジュール、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＲＦＩＰＤ（Radio Frequency Integrated Passive Devices）、ＢＢ（Broadband）等が挙げられる。
　半導体素子は、例えば、１つで完結したものであり、半導体素子単体で、回路またはセンサー等の特定の機能を発揮するものである。
　積層デバイスとしては、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
　図５４は本発明の実施形態の接合体の一例の積層デバイスの第７の例を示す模式図であり、図５５は本発明の実施形態の接合体の一例の積層デバイスの第８の例を示す模式図であり、図５６は本発明の実施形態の接合体の一例の積層デバイスの第９の例を示す模式図であり、図５７は本発明の実施形態の接合体の一例の積層デバイスの第１０の例を示す模式図である。
　複数対複数の形態としては、例えば、図５４に示すように、１つの半導体素子８４に対して、異方導電性部材８２を用いて半導体素子８６と半導体素子８８とが接合され、かつ電気的に接続された形態の積層デバイス８０ａが例示される。半導体素子８４は、インターポーザー機能を有するものであってもよい。
　また、例えば、インターポーザー機能を有するデバイス上に、論理回路を有する論理チップ、およびメモリーチップ等の複数のデバイスを積層することも可能である。また、この場合、それぞれのデバイスごとに電極サイズが異なっていても接合することができる。
　図５５に示す積層デバイス８０ｂでは、電極１１８の大きさは同じではなく、大きさが異なるものが混在しているが、１つの半導体素子８４に対して、異方導電性部材８２を用いて半導体素子８６と半導体素子８８とが接合され、かつ電気的に接続されている。さらに半導体素子８６に半導体素子１１６が異方導電性部材８２を用いて接合され、かつ電気的に接続されている。半導体素子８６と半導体素子８８とに跨って半導体素子１１７が異方導電性部材８２を用いて接合され、かつ電気的に接続されている。
　また、図５６に示す積層デバイス８０ｃのように、１つの半導体素子８４に対して、異方導電性部材８２を用いて半導体素子８６と半導体素子８８とが接合され、かつ電気的に接続されている。さらに半導体素子８６に半導体素子１１６と半導体素子１１７とが異方導電性部材８２を用いて接合され、半導体素子８８に半導体素子１２１が異方導電性部材８２を用いて接合され、かつ電気的に接続されている構成とすることもできる。
　上述のような構成の場合に、光導波路を含むようなデバイス表面にＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）のような発光素子、およびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーのような受光素子を積層することで高周波を想定したシリコンフォトニクスへの対応も可能となる。
　例えば、図５７に示す積層デバイス８０ｄのように、１つの半導体素子８４に対して、異方導電性部材８２を用いて半導体素子８６と半導体素子８８とが接合され、かつ電気的に接続されている。さらに半導体素子８６に半導体素子１１６と半導体素子１１７とが異方導電性部材８２を用いて接合され、半導体素子８８に半導体素子１２１が異方導電性部材８２を用いて接合され、かつ電気的に接続されている。半導体素子８４には光導波路１２３が設けられている。半導体素子８８には発光素子１２５が設けられ、半導体素子８６には受光素子１２６が設けられている。半導体素子８８の発光素子１２５から出力された光Ｌｏは、半導体素子８４の光導波路１２３を通過し、半導体素子８６の受光素子１２６に出射光Ｌｄとして出射される。これにより、上述のシリコンフォトニクスに対応することができる。
　なお、異方導電性部材８２には、光Ｌｏおよび出射光Ｌｄの光路に相当する箇所に穴１２２が形成されている。
　本発明は、基本的に以上のように構成されるものである。以上、本発明の接合体の製造方法、仮固定部材、および積層体について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
　以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、試薬、物質量とその割合、および、操作等は本発明の趣旨から逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下の実施例に限定されるものではない。
　本実施例では、導電性部材として、以下に示す異方導電性部材と半導体部材とを接合し、以下に示す実施例１～実施例１１ならびに比較例１および比較例２の接合体を作製し、電気抵抗および位置ずれを評価した。電気抵抗および位置ずれの結果を下記表１に示す。
　以下、評価項目である電気抵抗について説明する。
　電気抵抗は、導通抵抗を用いて評価した。導通抵抗について説明する。
　＜抵抗の評価＞
　インターポーザーのデイジーチェインパターン部分の引出し配線パッドにプローブを接触させ、大気中で導通評価を行った。測定装置としてケースレー社ソースメーターを用い、抵抗値の測定を行った。
　抵抗値の結果に基づき、以下に示す評価基準にて評価した。評価結果を下記表１の抵抗の欄に示す。
　「Ａ」：抵抗値が設計抵抗の１０倍未満
　「Ｂ」：抵抗値が設計抵抗の１０倍以上１００倍未満
　「Ｃ」：抵抗値が設計抵抗の１００倍以上１０００倍未満
　「Ｄ」：抵抗値が設計抵抗の１０００倍以上
　以下、評価項目である位置ずれについて説明する。
　位置ずれは、アライメントマークのずれをＩＲ顕微鏡（infrared microscope）による観察により評価した。
　＜位置ずれ＞
　チップ、およびインターポーザーの両方にあるアライメントマークの四方にある目盛り線でどの程度ずれているかをＩＲ顕微鏡を用いて評価した。顕微鏡観察の結果に基づき、以下に示す基準にて評価した。評価結果を下記表１の位置ずれの欄に示す。
　「Ａ」:位置ずれが５μｍ未満
　「Ｂ」:位置ずれが５μｍ以上１０μｍ未満
　「Ｃ」:位置ずれが１０μｍ以上
　半導体部材には、ＴＥＧチップ（Test Element Group chip）を用いた。
　＜ＴＥＧチップ＞
　Ｃｕパッドを有するＴＥＧチップとインターポーザーを用意した。これらの内部には、導通抵抗を測定するデイジーチェインパターンと絶縁抵抗を測定する櫛歯パターンを含む。これらの、絶縁層はＳｉＮからなる。ＴＥＧチップは、チップサイズが８ｍｍ四方であり、チップ面積に対する電極面積（銅ポスト）の比率が２５％のチップを用意した。電極は直径５μｍ、高さ７μｍとし、電極間に存在する絶縁層の厚みを２μｍとした。ＴＥＧチップが半導体部材に相当する。インターポーザーは周囲に取出し配線を含むためチップサイズは１０ｍｍ四方のものを用意した。
　なお、接合に際しては、ＴＥＧチップ、異方導電性部材およびインターポーザーをこの順で積層して、チップボンダー（ＤＢ２５０、澁谷工業株式会社製）を用いて温度２７０℃、１０分の接合条件で接合した。この際ＴＥＧチップとインターポーザーのＣｕパッドの位置がズレないよう予めチップの角に形成したアライメントマークにより位置を合わせて接合した。なお、接合の前に、後述のように仮固定部材を用いた仮固定も実施するケースもあった。
　以下、異方導電性部材について説明する。
［異方導電性部材］
＜アルミニウム基板の作製＞
　Ｓｉ：０．０６質量％、Ｆｅ：０．３０質量％、Ｃｕ：０．００５質量％、Ｍｎ：０．００１質量％、Ｍｇ：０．００１質量％、Ｚｎ：０．００１質量％、Ｔｉ：０．０３質量％を含有し、残部はＡｌと不可避不純物のアルミニウム合金を用いて溶湯を調製した。次いで、溶湯処理およびろ過を行い、厚さ５００ｍｍ、幅１２００ｍｍの鋳塊をＤＣ（Direct Chill）鋳造法で作製した。
　次いで、鋳塊表面を平均１０ｍｍの厚さで面削機により削り取った後、５５０℃で、約５時間均熱保持し、温度４００℃に下がったところで、熱間圧延機を用いて厚さ２．７ｍｍの圧延板とした。
　さらに、連続焼鈍機を用いて熱処理を５００℃で行った後、冷間圧延で、厚さ１．０ｍｍに仕上げ、ＪＩＳ（日本工業規格） １０５０材のアルミニウム基板を得た。
　アルミニウム基板を、直径２００ｍｍ（８インチ）のウエハ状に形成した後、以下に示す各処理を施した。
＜電解研磨処理＞
　上述のアルミニウム基板に対して、以下組成の電解研磨液を用いて、電圧２５Ｖ、液温度６５℃、液流速３．０ｍ／分の条件で電解研磨処理を施した。
　陰極はカーボン電極とし、電源は、ＧＰ０１１０－３０Ｒ（株式会社高砂製作所社製）を用いた。また、電解液の流速は渦式フローモニターＦＬＭ２２－１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
　（電解研磨液組成）
　・８５質量％リン酸（和光純薬社製試薬）　　６６０ｍＬ
　・純水　　１６０ｍＬ
　・硫酸　　１５０ｍＬ
　・エチレングリコール　　３０ｍＬ
＜陽極酸化処理工程＞
　次いで、電解研磨処理後のアルミニウム基板に、特開２００７－２０４８０２号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
　電解研磨処理後のアルミニウム基板に、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１６℃、液流速３．０ｍ／分の条件で、５時間のプレ陽極酸化処理を施した。
　その後、プレ陽極酸化処理後のアルミニウム基板を、０．２ｍｏｌ／Ｌ無水クロム酸、０．６ｍｏｌ／Ｌリン酸の混合水溶液（液温：５０℃）に１２時間浸漬させる脱膜処理を施した。
　その後、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１６℃、液流速３．０ｍ／分の条件で、３時間４５分の再陽極酸化処理を施し、膜厚３０μｍの陽極酸化膜を得た。
　なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はＧＰ０１１０－３０Ｒ（株式会社高砂製作所製）を用いた。また、冷却装置にはＮｅｏＣｏｏｌ ＢＤ３６（ヤマト科学株式会社製）、かくはん加温装置にはペアスターラー ＰＳ－１００（ＥＹＥＬＡ東京理化器械株式会社製）を用いた。さらに、電解液の流速は渦式フローモニターＦＬＭ２２－１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
＜バリア層除去工程＞
　次いで、上述の陽極酸化処理と同様の処理液および処理条件で、電圧を４０Ｖから０Ｖまで連続的に電圧降下速度０．２Ｖ／ｓｅｃで降下させながら電解処理（電解除去処理）を施した。
　その後、５質量％リン酸に３０℃、３０分間浸漬させるエッチング処理（エッチング除去処理）を施し、陽極酸化膜のマイクロポアの底部にあるバリア層を除去し、マイクロポアを介してアルミニウムを露出させた。
　ここで、バリア層除去工程後の陽極酸化膜に存在するマイクロポアの平均開口径は６０ｎｍであった。なお、平均開口径は、ＦＥ－ＳＥＭ（Field emission - Scanning Electron Microscope）により表面写真（倍率５００００倍）を撮影し、５０点測定した平均値として算出した。
　また、バリア層除去工程後の陽極酸化膜の平均厚みは８０μｍであった。なお、平均厚みは、陽極酸化膜を厚さ方向に対してＦＩＢ（Focused Ion Beam）で切削加工し、その断面をＦＥ－ＳＥＭにより表面写真（倍率５００００倍）を撮影し、１０点測定した平均値として算出した。
　また、陽極酸化膜に存在するマイクロポアの密度は、約１億個／ｍｍ2であった。なお、マイクロポアの密度は、特開２００８－２７０１５８号公報の＜０１６８＞および＜０１６９＞段落に記載された方法で測定し、算出した。
　また、陽極酸化膜に存在するマイクロポアの規則化度は、９２％であった。なお、規則化度は、ＦＥ－ＳＥＭにより表面写真（倍率２００００倍）を撮影し、特開２００８－２７０１５８号公報の＜００２４＞～＜００２７＞段落に記載された方法で測定し、算出した。
＜金属充填工程＞
　次いで、アルミニウム基板を陰極にし、白金を正極にして電解めっき処理を施した。
　具体的には、以下に示す組成の銅めっき液を使用し、定電流電解を施すことにより、マイクロポアの内部に銅が充填された金属充填微細構造体を作製した。
　ここで、定電流電解は、株式会社山本鍍金試験器社製のめっき装置を用い、北斗電工株式会社製の電源（ＨＺ－３０００）を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後に、以下に示す条件で処理を施した。
　（銅めっき液組成および条件）
　・硫酸銅 １００ｇ／Ｌ
　・硫酸 ５０ｇ／Ｌ
　・塩酸 １５ｇ／Ｌ
　・温度 ２５℃
　・電流密度 １０Ａ／ｄｍ2
　マイクロポアに金属を充填した後の陽極酸化膜の表面をＦＥ－ＳＥＭで観察し、１０００個のマイクロポアにおける金属による封孔の有無を観察して封孔率（封孔マイクロポアの個数／１０００個）を算出したところ、９６％であった。
　また、マイクロポアに金属を充填した後の陽極酸化膜を厚さ方向に対してＦＩＢで切削加工し、その断面をＦＥ－ＳＥＭにより表面写真（倍率５００００倍）を撮影し、マイクロポアの内部を確認したところ、封孔されたマイクロポアにおいては、その内部が金属で完全に充填されていることが分かった。
＜基板除去工程＞
　次いで、２０質量％塩化水銀水溶液（昇汞）に２０℃、３時間浸漬させることによりアルミニウム基板を溶解して除去することにより、金属充填微細構造体を作製した。
＜トリミング工程＞
　基板除去工程後の金属充填微細構造体を、水酸化ナトリウム水溶液（濃度：５質量％、液温度：２０℃）に浸漬させ、突出部分の高さが５００ｎｍとなるように浸漬時間を調整してアルミニウムの陽極酸化膜の表面を選択的に溶解し、次いで、水洗し、乾燥して、導通路である銅の円柱を突出させた異方導電性部材を作製した。
（実施例１）
　実施例１は、上述のインターポーザーと異方導電性部材とＴＥＧチップとを位置合せした後に、インターポーザーと異方導電性部材との間、異方導電性部材とＴＥＧチップとの間に、仮固定部材としてイソプロパノール（沸点８２℃）を配置し、イソプロパノールにより仮固定した後、イソプロパノールの除去と接合とを同時に実施して接合体を作製した。また、実施例１では、接合時に仮固定部材が気体で置換されている。
　実施例１では、仮固定部材にイソプロパノールを用いており、温度５０℃、１分の条件で仮固定した後に温度２７０℃、１０分の接合条件で接合したため、接合時に沸点８２℃のイソプロパノールが気化して除去された。
（実施例２）
　実施例２は、実施例１に比して、仮固定部材の除去工程と接合工程とを同時に実施していない点、および仮固定部材の除去工程が仮固定部材を気体に置換する工程である点が異なり、それ以外は実施例１と同じとした。
　実施例２では、仮固定時に温度１５０℃、１分の条件で仮固定し、イソプロパノールを気化させて除去した後に、接合した。
（実施例３）
　実施例３は、実施例１に比して、仮固定部材の除去工程と接合工程とを同時に実施していない点、および仮固定部材の除去工程が気化工程である点が異なり、それ以外は実施例１と同じとした。
　実施例３では、仮固定時に温度１００℃、１分の条件で仮固定し、イソプロパノールを気化させて除去した後に充填剤を充填した後に、接合した。
　充填剤は、ナミックス社製Ｕ８４１０－７３ＣＦ３（品番）を用いて、１０ｇの充填剤を、ディスペンサーに入れ、圧力１３０Ｐａ、温度１００℃に設定した東レエンジニアリング製真空ディスペンサー（型番：ＦＳ２５００）中で、ディスペンスを行った。
（実施例４）
　実施例４は、実施例１に比して、仮固定部材の除去工程と接合工程とを同時に実施していない点、および仮固定部材の除去工程が仮固定部材を充填剤に置換する工程である点が異なり、それ以外は実施例１と同じとした。
　充填剤は、ナミックス社製Ｕ８４４３－１４（品番）を用いて、１０ｇの充填剤を、ディスペンサーに入れ、圧力１３０Ｐａ、温度５０℃に設定した東レエンジニアリング製真空ディスペンサー（型番：ＦＳ２５００）中で、ディスペンスを行った。
（実施例５）
　実施例５は、実施例１に比して、仮固定部材に、ｔ－ブチルアルコール（沸点８２℃）を用いた点が異なり、それ以外は実施例１と同じとした。なお、ｔ－ブチルアルコールは温度２３℃で固体である。
（実施例６）
　実施例６は、実施例１に比して、仮固定部材に、ジエチレングリコールジブチルエーテル（沸点２５６℃）を用いた点が異なり、それ以外は実施例１と同じとした。なお、ジエチレングリコールジブチルエーテルは温度２３℃で液体である。
（実施例７）
　実施例７は、実施例１に比して、仮固定部材に、アセトン（沸点５６℃）を用いた点が異なり、それ以外は実施例１と同じとした。なお、アセトンは温度２３℃で液体である。（実施例８）
　（実施例８）
　実施例８は、実施例１に比して、仮固定部材に、乳酸エチル（沸点１５４℃）を用いた点が異なり、それ以外は実施例１と同じとした。なお、乳酸エチルは温度２３℃で液体である。
（実施例９）
　実施例９は、実施例１に比して、仮固定部材に、プロピレングリコールモノメチルエーテルアセテート（沸点１４６℃）を用いた点が異なり、それ以外は実施例１と同じとした。なお、プロピレングリコールモノメチルエーテルアセテートは温度２３℃で液体である。
（実施例１０）
　実施例１０は、実施例１に比して、仮固定部材に、エチレングリコール（沸点１９７℃）を用いた点が異なり、それ以外は実施例１と同じとした。なお、エチレングリコールは温度２３℃で液体である。
（実施例１１）
　実施例１１は、実施例１に比して、仮固定部材に、ジエチレングリコールモノブチルエーテルアセテート（沸点２４５℃）を用いた点が異なり、それ以外は実施例１と同じとした。なお、ジエチレングリコールモノブチルエーテルアセテートは温度２３℃で液体である。
（比較例１）
　比較例１は、仮固定部材を用いることなく、ＴＥＧチップ、異方導電性部材およびインターポーザーを接合した。
（比較例２）
　比較例２は、接合しているが、実施例１に比して、仮固定部材としてＮＣＰ（Non Conductive Paste）を用いた点、および仮固定部材を除去していない点が異なり、それ以外は実施例１と同じにした。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、実施例１～実施例１１は、比較例１および比較例２に比して、電気抵抗の結果が良好であった。また、実施例１～実施例１１は、仮固定部材を用いていない比較例１に比して、位置ずれが小さかった。
　実施例１は、仮固定部材の除去工程と接合工程とを同時に実施しており、電気抵抗および位置ずれの評価が良かった。
　実施例２は、仮固定部材を気体に置換しており、仮固定部材の除去工程と接合工程とを同時に実施していないため、電気抵抗の評価が実施例１に比して低かった。
　実施例３は、仮固定部材を気化させて除去しており、仮固定部材の除去工程と接合工程とを同時に実施していないため、電気抵抗の評価が実施例１に比して若干低かった。
　実施例４は、仮固定部材を充填剤に置換しており、仮固定部材の除去工程と接合工程とを同時に実施していないため、電気抵抗の評価が実施例１に比して若干低かった。
　実施例５は、仮固定部材が温度２３℃で固体であるため、電気抵抗の評価が実施例１に比して低かった。
　実施例６は、沸点が２５０℃を超える仮固定部材を用いたため、電気抵抗および位置ずれの評価が実施例１に比して低かった。
　実施例７は、仮固定部材が温度２３℃で液体であるが、液体の沸点が５０℃に近く、電気抵抗の評価が実施例１に比して若干低かった。
　実施例８および実施例９は、仮固定部材が温度２３℃で液体であり、かつ液体の沸点が１４０℃以上１６０℃以下であり、電気抵抗の評価が実施例１と同じであった。
　実施例１０および実施例１１は、仮固定部材が温度２３℃で液体であるが、液体の沸点が１９０℃を超えており、電気抵抗の評価が実施例１に比して若干低かった。
　実施例６、実施例８、実施例９～実施例１１は仮固定部材の沸点が１４０℃を超えており、実施例１～５、および実施例７の仮固定部材の沸点に比して高い。仮固定部材の沸点が高いと位置ずれの評価が若干低かった。
　１０　積層デバイス
　１２、１４、１６　半導体素子
　１３　仮固定部材
　１４ａ、１６ａ、２２ａ、２４ａ、２５ａ、３２ａ、３４ａ、３６ａ、４０ａ　表面
　１４ｂ、４０ｂ　裏面
　１５　異方導電性部材
　１７　接合体
　１９　積層体
　２０　半導体素子部
　２１　インターポーザー基板
　２２、２３　電極
　２４、２５　絶縁層
　３０、３０ａ、３０ｂ　端子
　３０ｃ　端面
　３２　半導体層
　３４　再配線層
　３６　パッシベーション層
　３７　配線
　３８　パッド
　３９　樹脂層
　４０　絶縁性基材
　４１　貫通孔
　４２　導通路
　４２ａ、４２ｂ　突出部分
　４３　樹脂層
　４４　剥離層
　４５　支持層
　４６　剥離剤
　４７　支持体
　４９　異方導電材
　５０　素子領域
　５２　アライメントマーク
　６０　第１の半導体ウエハ
　６０ａ、７０ａ　表面
　６２　素子領域
　６４　アライメントマーク
　７０　第２の半導体ウエハ
　７０ｂ　裏面
　８０、８０ａ、８０ｂ、８０ｃ、８０ｄ　積層デバイス
　８２　異方導電性部材
　８４、８６、８８　半導体素子
　８７　インターポーザー
　１１０、１１６、１１７、１２１　半導体素子
　１１２　センサチップ
　１１４　レンズ
　１１８　電極
　１２２　穴
　１２３　光導波路
　１２５　発光素子
　１２６　受光素子
　Ｄ　厚み方向
　Ｄｓ　積層方向
　Ｌｄ　出射光
　Ｌｏ　光
　ｈ　　厚み
　Ｈｄ　高さ
　ｐ　中心間距離
　ｔ　　厚み
　ｗ　導電体間の幅
　ｘ　方向
　δ　リセス量

 

Claims (9)

  1. 　少なくとも２つの導電性を有する導電部材の間に、仮固定部材を設けることにより、前記少なくとも２つの導電部材を互いに仮固定する仮固定工程と、
    　前記仮固定部材を除去する除去工程と、
    　前記少なくとも２つの導電部材を接合する接合工程とを有する、接合体の製造方法。
  2. 　前記除去工程と前記接合工程とを同時に実施する、請求項１に記載の接合体の製造方法。
  3. 　前記除去工程は、前記仮固定部材の気化工程、および前記仮固定部材を気体または充填剤に置換する置換工程のうち、少なくとも一方の工程を含む、請求項１または２に記載の接合体の製造方法。
  4. 　前記仮固定部材は、温度２３℃において液体である、請求項１～３のいずれか１項に記載の接合体の製造方法。
  5. 　前記液体の沸点が５０℃以上２５０℃以下である、請求項４に記載の接合体の製造方法。
  6. 　前記導電部材は、電極を有する部材または異方導電性部材である、請求項１～５のいずれか１項に記載の接合体の製造方法。
  7. 　請求項１～６のいずれか１項に記載の接合体の製造方法に用いられる、仮固定部材。
  8. 　少なくとも２つの導電性を有する導電部材の間に、請求項７に記載の仮固定部材が設けられて積層された、積層体。
  9. 　前記導電部材は、電極を有する部材または異方導電性部材である、請求項８に記載の積層体。

     
PCT/JP2019/004765 2018-02-23 2019-02-12 接合体の製造方法、仮固定部材、および積層体 WO2019163575A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020501684A JPWO2019163575A1 (ja) 2018-02-23 2019-02-12 接合体の製造方法、仮固定部材、および積層体
CN201980008551.3A CN111615745A (zh) 2018-02-23 2019-02-12 接合体的制造方法、临时固定部件及层叠体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018030979 2018-02-23
JP2018-030979 2018-02-23
JP2018082193 2018-04-23
JP2018-082193 2018-04-23

Publications (1)

Publication Number Publication Date
WO2019163575A1 true WO2019163575A1 (ja) 2019-08-29

Family

ID=67688316

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/004765 WO2019163575A1 (ja) 2018-02-23 2019-02-12 接合体の製造方法、仮固定部材、および積層体

Country Status (4)

Country Link
JP (1) JPWO2019163575A1 (ja)
CN (1) CN111615745A (ja)
TW (1) TW201939689A (ja)
WO (1) WO2019163575A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326449A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 電子部品の固定方法
WO2010007715A1 (ja) * 2008-07-17 2010-01-21 株式会社 村田製作所 部品内蔵モジュールの製造方法
WO2014136241A1 (ja) * 2013-03-07 2014-09-12 東北マイクロテック株式会社 積層体及びその製造方法
JP2017069459A (ja) * 2015-09-30 2017-04-06 オリジン電気株式会社 半田付け製品の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035832A (ja) * 2014-08-01 2016-03-17 旭硝子株式会社 電子デバイスの製造方法、ガラス積層体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326449A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 電子部品の固定方法
WO2010007715A1 (ja) * 2008-07-17 2010-01-21 株式会社 村田製作所 部品内蔵モジュールの製造方法
WO2014136241A1 (ja) * 2013-03-07 2014-09-12 東北マイクロテック株式会社 積層体及びその製造方法
JP2017069459A (ja) * 2015-09-30 2017-04-06 オリジン電気株式会社 半田付け製品の製造方法

Also Published As

Publication number Publication date
CN111615745A (zh) 2020-09-01
JPWO2019163575A1 (ja) 2021-01-14
TW201939689A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
TWI829851B (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
TWI758274B (zh) 異向導電性接合構件、半導體元件、半導體封裝及半導體元件的製造方法
WO2019039071A1 (ja) 構造体、構造体の製造方法、積層体および半導体パッケージ
JP6773884B2 (ja) 半導体デバイス、積層体ならびに半導体デバイスの製造方法および積層体の製造方法
KR102134135B1 (ko) 전자 소자, 및 반도체 소자를 포함하는 구조체
WO2019163575A1 (ja) 接合体の製造方法、仮固定部材、および積層体
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
JP7305770B2 (ja) 構造体の製造方法および接合体の製造方法
JP7220796B2 (ja) 構造体の製造方法
JP7493039B2 (ja) 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
JP6886030B2 (ja) 半導体デバイスの製造方法および接合部材
JP7369797B2 (ja) 金属充填微細構造体の製造方法
US12002713B2 (en) Method for manufacturing structure
CN113423872B (zh) 阳极氧化处理方法及各向异性导电性部件的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19757145

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020501684

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19757145

Country of ref document: EP

Kind code of ref document: A1