TWI765092B - 金屬填充微細結構體的製造方法及絕緣性基材 - Google Patents

金屬填充微細結構體的製造方法及絕緣性基材 Download PDF

Info

Publication number
TWI765092B
TWI765092B TW107131396A TW107131396A TWI765092B TW I765092 B TWI765092 B TW I765092B TW 107131396 A TW107131396 A TW 107131396A TW 107131396 A TW107131396 A TW 107131396A TW I765092 B TWI765092 B TW I765092B
Authority
TW
Taiwan
Prior art keywords
metal
filled microstructure
filled
semiconductor
conductive member
Prior art date
Application number
TW107131396A
Other languages
English (en)
Other versions
TW201915222A (zh
Inventor
小松寛
殿原浩二
糟谷雄一
堀田吉則
Original Assignee
日商富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商富士軟片股份有限公司 filed Critical 日商富士軟片股份有限公司
Publication of TW201915222A publication Critical patent/TW201915222A/zh
Application granted granted Critical
Publication of TWI765092B publication Critical patent/TWI765092B/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/18After-treatment, e.g. pore-sealing
    • C25D11/20Electrolytic after-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Micromachines (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明提供一種在對複數個貫通孔填充金屬時抑制了金屬未充分填充於貫通孔中以及產生空穴之貫通孔的金屬填充微細結構體的製造方法及絕緣性基材。在絕緣性基材的厚度方向上貫通之複數個貫通孔中填充有金屬之金屬填充微細結構體的製造方法具有在複數個貫通孔中填充金屬之金屬填充步驟。金屬填充步驟中,將具有複數個貫通孔之絕緣性基材在未施加電壓之狀態下浸漬於含有金屬離子之鍍液中超過5秒之時間,之後,連續或以多個階段提高電流值,藉此,藉由電解鍍覆而將金屬填充於複數個貫通孔中。

Description

金屬填充微細結構體的製造方法及絕緣性基材
本發明係有關一種在絕緣性基材的厚度方向上貫通之複數個貫通孔中填充有金屬之金屬填充微細結構體的製造方法及在金屬填充微細結構體的製造方法中使用之絕緣性基材,尤其,係有關一種在複數個貫通孔中填充金屬之金屬填充微細結構體的製造方法及絕緣性基材。
在絕緣性基材的厚度方向上貫通之複數個貫通孔中填充有金屬之金屬填充微細結構體係近年來在奈米技術中亦受關注之領域之一。金屬填充微細結構體例如被期待電池用電極、透氣膜、感測器及各向異性導電性構件等用途。
各向異性導電性構件插入到半導體元件等電子零件與電路基板之間,僅藉由進行加壓而獲得電子零件與電路基板之間的電連接,因此作為半導體元件等電子零件等的電連接構件及進行功能檢查時的檢查用連接器等被廣泛使用。
尤其,半導體元件等電子零件的小型化顯著。在如習知之焊線接合般的直接連接配線基板之方式、覆晶接合及熱壓接合等中,由於無法充分保證電子零件的電連接的穩定性,因此各向異性導電性構件作為電子連接構件而備受關注。
作為上述金屬填充微細結構體的製造方法,例如在專利文獻1中 記載有藉由使電解鍍覆時的電流值相對於鍍覆時間連續向負方向增大之電解鍍覆方法,對貫通孔填充金屬。
又,作為對貫通孔填充金屬時所使用之電解鍍覆方法,在專利文獻2中記載有以滿足下述(1)~(4)之方式實施電解鍍覆處理。
(1)作為恆定電流電解鍍覆處理而開始電解鍍覆處理。
(2)在對貫通孔的金屬的虛擬填充率達到75%~125%之時刻,使電解鍍覆時的電流值向負方向增大。
(3)直至對貫通孔的金屬的虛擬填充率成為101%以上為止實施電解鍍覆處理。
(4)實施電解鍍覆處理,以使從電解鍍覆時的電流值向負方向增大至結束電解鍍覆處理為止對貫通孔的金屬的虛擬填充率成為1%以上。
[以往技術文獻] [專利文獻]
[專利文獻1]日本特開2009-287115號公報
[專利文獻2]日本特開2011-202194號公報
關於上述金屬填充微細結構體,例如在製造大面積者之情況下,需要對所有貫通孔考慮到產生填充缺陷之可能性,亦即,金屬未充分填充於貫通孔中、以及即使金屬充分填充於貫通孔中亦產生空穴等之可能性。然而,在上述專利文獻1及上述專利文獻2中未假設上述填充缺陷。因此,在專利文獻1及專利文獻2中存在未必能夠將金屬填充於所有貫通孔中的可能性。
本發明的目的為消除基於前述現有技術之問題,並在對複數個貫 通孔填充金屬時抑制了金屬未充分填充於貫通孔之情況及產生空穴之情況之貫通孔的金屬填充微細結構體的製造方法及絕緣性基材。
為了實現上述目的,本發明提供一種金屬填充微細結構體的製造方法,前述金屬填充微細結構體中,在絕緣性基材的厚度方向上貫通之複數個貫通孔中填充有金屬,前述金屬填充微細結構體的製造方法具有將金屬填充於複數個貫通孔中之金屬填充步驟,金屬填充步驟中,將具有複數個貫通孔之絕緣性基材在未施加電壓之狀態下浸漬於含有金屬離子之鍍液中超過5秒之時間,之後,連續或以多個階段提高電流值,藉此,藉由電解鍍覆而將金屬填充於複數個貫通孔中。
在金屬填充步驟中,將具有複數個貫通孔之絕緣性基材在未施加電壓之狀態下浸漬於鍍液中之浸漬時間為1分鐘以上且150分鐘以下為較佳。
在金屬填充步驟中,對具有複數個貫通孔之絕緣性基材及鍍液中的至少一方賦予振動為較佳。
將表示從在未施加電壓之狀態下進行浸漬之浸漬結束至電解鍍覆結束為止的時間之鍍覆處理時間設為T,將在電解鍍覆中施加之電流的最大值設為Im時,關於電流,在小於0.1T期間,將電流值設為小於0.05Im,之後,在小於0.1T期間,使電流值增加至最大值Im為較佳。
實施複數次電解鍍覆為較較。在實施複數次電解鍍覆之情況下,連續實施電解鍍覆為較佳。又,在實施複數次電解鍍覆之情況下,在電解鍍覆期間設置不施加電流之期間為較佳。
絕緣性基材係鋁的陽極氧化膜為較佳。
鍍液包含界面活性劑為較佳。
鍍液的固體成分的主要成分係硫酸銅為較佳。
又,本發明提供一種在上述本發明的金屬填充微細結構體的製造方法中使用之絕緣性基材。
依本發明,在對複數個貫通孔填充金屬時能夠抑制金屬未充分填充於貫通孔中之情況及產生空穴之情況。
10:鋁基板
10a:表面
12:貫通孔
13:阻擋層
14:陽極氧化膜
15:金屬
15a:金屬層
15b:金屬
16:導通路
17:結構體
19:樹脂層
20:金屬填充微細結構體
21:卷芯
22:各向異性導電性構件
23:中介板
27:孔
30:電解鍍覆裝置
32:鍍覆槽
34:對向電極
36:電源部
38:控制部
39:振動部
40:絕緣性基材
40a:表面
40b:背面
16a、16b:突出部分
44:樹脂層
46:支撐體
47:剝離層
48:支撐層
49:剝離劑
50:各向異性導電材料
60:積層元件
62:半導體元件
64:半導體元件
64a、66a、80a、82a:表面
64b、82b:背面
66、72、86、87:半導體元件
74:感測器芯片
76:透鏡
80:第1半導體晶圓
81:光波導
82:第2半導體晶圓
83、84、85、89、89a:積層元件
88:電極
90:第1積層基體
91:半導體元件
92:半導體晶圓
92a、102a、108a:表面
94:三維接合結構體
95:發光元件
96:受光元件
100:第2積層基體
102:第2基體
104:剝離功能層
105:親疏水性膜
106:第3複合積層體
108:第3基體
109:親疏水性膜
110:再配線層
112:晶圓
120:有機基板
AQ:鍍液
Ds:積層方向
Dt:厚度方向
IB:剖面線
Im:最大值
Ld:出射光
Lo:光
S10:步驟
S12:步驟
S14:步驟
T:鍍覆處理時間
Tu:上升部的上升時間
Ts:恆定電解部的恆定電解時間
h:厚度
ht:厚度
x:方向
p:距離
w:寬度
V:真空度
L:荷重
t:溫度
圖1係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一步驟之示意性剖視圖。
圖2係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一步驟之示意性剖視圖。
圖3係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一步驟之示意性剖視圖。
圖4係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一步驟之示意性剖視圖。
圖5係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一步驟之示意性剖視圖。
圖6係表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一步驟之示意性剖視圖。
圖7係表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一步驟之示意性剖視圖。
圖8係表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一步驟之示意性剖視圖。
圖9係表示本發明的實施形態的金屬填充微細結構體的製造方法的第3態樣的一步驟之示意性剖視圖。
圖10係表示本發明的實施形態的金屬填充微細結構體的製造方法的第3態樣的一步驟之示意性剖視圖。
圖11係表示藉由本發明的實施形態的金屬填充微細結構體的製造方法的第3態樣製造之金屬填充微細結構體的供給形態的一例之示意圖。
圖12係放大表示藉由本發明的實施形態的金屬填充微細結構體的製造方法的第3態樣製造之金屬填充微細結構體的供給形態的一例的主要部分之示意圖。
圖13係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示在金屬填充步驟中使用之電解鍍覆裝置之示意圖。
圖14係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟之流程圖。
圖15係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖16係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖17係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖18係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖19係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖20係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖21係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖22係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。
圖23係表示本發明的實施形態的金屬填充微細結構體的一例之俯視圖。
圖24係表示本發明的實施形態的金屬填充微細結構體的一例之示意性剖視圖。
圖25係表示使用了本發明的實施形態的金屬填充微細結構體之各向異性導電材料的構成的一例之示意性剖視圖。
圖26係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第1例之示意圖。
圖27係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第2例之示意圖。
圖28係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第3例之示意圖。
圖29係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第4例之示意圖。
圖30係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第1例的一步驟之示意圖。
圖31係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第1例的一步驟之示意圖。
圖32係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第1例的一步驟之示意圖。
圖33係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第2例的一步驟之示意圖。
圖34係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第2例的一步驟之示意圖。
圖35係表示還有了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第2例的一步驟之示意圖。
圖36係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第3例的一步驟之示意圖。
圖37係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第3例的一步驟之示意圖。
圖38係表示本發明的實施形態的積層元件的第5例之示意圖。
圖39係表示本發明的實施形態的積層元件的第6例之示意圖。
圖40係表示本發明的實施形態的積層元件的第7例之示意圖。
圖41係表示本發明的實施形態的積層元件的第8例之示意圖。
圖42係表示本發明的實施形態的積層元件的第9例之示意圖。
圖43係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖44係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖45係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖46係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖47係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖48係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖49係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖50係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖51係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖52係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖53係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例的一步驟之示意圖。
圖54係表示在使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例中使用之積層體的製造方法的一步驟之示意圖。
圖55係表示在使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例中使用之積層體的製造方法的一步驟之示意圖。
圖56係表示在使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例中使用之積層體的製造方法的一步驟之示意圖。
圖57係表示在使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例中使用之積層體的製造方法的一步驟之示意圖。
圖58係表示在使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例中使用之積層體的製造方法的一步驟之示意圖。
圖59係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖60係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖61係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖62係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖63係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖64係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖65係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖66係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖67係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖68係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖69係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖70係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖71係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例的一步驟之示意圖。
圖72係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第6例的一步驟之示意圖。
圖73係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第6例的一步驟之示意圖。
圖74係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第6例的一步驟之示意圖。
圖75係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第6例的一步驟之示意圖。
圖76係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第6例的一步驟之示意圖。
圖77係表示正式接合條件的第1例之曲線圖。
圖78係表示正式接合條件的第2例之曲線圖。
圖79係表示正式接合條件的第3例之曲線圖。
圖80係表示正式接合條件的第4例之曲線圖。
圖81係表示正式接合條件的第5例之曲線圖。
圖82係表示正式接合條件的第6例之曲線圖。
圖83係表示正式接合條件的第7例之曲線圖。
圖84係表示脈衝的電流模式之曲線圖。
以下,依據圖式所示之較佳實施形態,詳細地說明本發明的金屬填充微細結構體的製造方法及絕緣性基材。
另外,以下進行說明之圖係用於說明本發明中的例示性者,本發明並不限定於以下所示圖。
另外,以下表示數值範圍之“~”係指包括記載於兩側之數值。例如ε為數值α~數值β係指ε的範圍包括數值α和數值β之範圍,若用數學記號來表示,則為α
Figure 107131396-A0305-02-0012-93
ε
Figure 107131396-A0305-02-0012-94
β。
若無特別的記載,則“正交”等角度包括在相應之技術領域中通常容許之誤差範圍。又,“同一”係指包括在相應之技術領域中通常容許之誤差範圍。又,“整面”等包括在相應之技術領域中通常容許之誤差範圍。
多要求將金屬填充鍍覆於具有非常微細之貫通孔之鋁陽極氧化膜等絕緣性基材的貫通孔內。但存在局部的填充缺陷(以下,亦稱作未填充部)或內部殘留孔隙之產生填充不良之問題。該等若為實驗用途則不構成問題,但若為了使用於電池用電極、透氣膜及感測器等而增大金屬填充微細結構體的面積,則產生因上述填充缺陷及填充不良而引起之影響。認為該基本原因係鍍覆不良,且因存在陽離子耗盡層而抑制均勻之鍍覆,提出有使基於電場之電化輸送和基於擴散之輸送併存之脈衝電解,並已進行各種實際應用。
然而,認為脈衝電解在將陽離子穩定地供給到被黏結體表面的方面係有效的,但在非常微細之貫通孔的內部很難擴散。
於是,作為實現貫通孔內的有效之陽離子輸送之方式,得到了如下見解並完成了本發明,亦即,藉由在不施加電壓之狀態下浸漬於鍍液中而供給陽離子、以及藉由電流控制而階段性地消耗陽離子的組合係有效的。在製造大面積的金屬填充微細結構體之情況下,亦能夠對所有貫通孔供給陽離子,因此有效。另外,將在不施加電壓之狀態下浸漬於鍍液中亦稱作預浸漬。
以下,關於金屬填充微細結構體的製造方法,具體地進行說明。
<第1態樣>
圖1~圖5係按步驟順序表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣之示意性剖視圖。
金屬填充微細結構體係具有絕緣性基材者。絕緣性基材並不受特別的限定,作為絕緣性基材,以鋁的陽極氧化膜為例進行說明。
首先,如圖1所示,準備鋁基板10。
鋁基板10係依據最終得到之金屬填充微細結構體20(參閱圖5)的陽極氧化膜14的厚度亦即絕緣性基材的厚度、所加工裝置等適當地確定大小及厚度者。鋁基板10例如係矩形狀板材。
其次,將鋁基板10的單側的表面10a(參閱圖1)進行陽極氧化處理。藉此,鋁基板10的單側的表面10a(參閱圖1)被陽極氧化,如圖2所示,形成具有阻擋層13之陽極氧化膜14,該阻擋層13存在於在鋁基板10的厚度方向Dt上延伸之複數個貫通孔12的底部。將進行上述陽極氧化之步驟稱作陽極氧化處理步驟。
在具有複數個貫通孔12之陽極氧化膜14中,如上所述,在貫通孔12的底部存在阻擋層13,如圖3所示去除阻擋層13。將去除該阻擋層13之步驟稱作阻擋層去除步驟。
在阻擋層去除步驟中,藉由使用含有氫過電壓比鋁高的金屬M1的離子之鹼性水溶液,在去除陽極氧化膜14的阻擋層13之同時,在貫通孔12的底部形成由金屬(金屬M1)構成之金屬層15a。藉此,貫通孔12的底部的鋁基板10被金屬層15a包覆。
將圖3所示之具有複數個貫通孔12之陽極氧化膜14亦即具有複數個貫通孔之絕緣性基材稱作結構體17。
其次,如圖4所示,在陽極氧化膜14的貫通孔12的內部填充金屬15b。藉由在貫通孔12的內部填充金屬15b而形成具有導電性之導通路 16。該情況下,能夠將由金屬(金屬M1)構成之金屬層15a用作電解鍍覆的電極。
將在貫通孔12的內部填充金屬15b之步驟稱作金屬填充步驟。在金屬填充步驟中利用電解鍍覆,關於金屬填充步驟,後面詳細地進行說明。
在金屬填充步驟之後,如圖5所示去除鋁基板10。藉此,得到金屬填充微細結構體20。將去除鋁基板10之步驟稱作基板去除步驟。
另外,如圖1所示,若能夠形成具有複數個貫通孔12之絕緣性基材40,則並不限定於鋁基板10。
在金屬填充步驟之前的阻擋層去除步驟中,使用含有氫過電壓比鋁高的金屬M1離子之鹼性水溶液來去除阻擋層,藉此,不僅去除阻擋層13,而且在貫通孔12的底部露出之鋁基板10上形成與鋁相比不易產生氫氣之金屬M1的金屬層15a。其結果,金屬填充的面內均勻性變得良好。這可認為抑制了基於鍍液而產生氫氣,藉由電解鍍覆而容易進行金屬填充。
又,在阻擋層去除步驟中設置保持步驟,該保持步驟在選自小於陽極氧化處理步驟中之電壓的30%的範圍之電壓(保持電壓)的95%以上且105%以下的電壓下共保持5分鐘以上,並藉由組合使用含有金屬M1離子之鹼性水溶液,發現鍍覆處理時的金屬填充的均勻性大幅變得良好。
詳細的機制尚不明確,但認為其原因係在阻擋層去除步驟中藉由使用含有金屬M1離子之鹼性水溶液而在阻擋層下部形成金屬M1層,藉此,能夠抑制鋁基板與陽極氧化膜的界面受到損傷,阻擋層的溶解的均勻性得到提高。
另外,在阻擋層去除步驟中,貫通孔12的底部形成有由金屬(金屬M1)構成之金屬層15a,但並不限定於此,僅去除阻擋層13,使鋁基板10在貫通孔12的底部露出。在使鋁基板10露出之狀態下,可將鋁基板10用作電解鍍覆的電極。
<第2態樣>
圖6~圖8係按步驟順序表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣之示意性剖視圖。
另外,關於圖6~圖8,對與圖1~圖5所示構成相同之構成物標註同一符號,並省略其詳細說明。另外,圖6表示上述圖4之後的狀態。
與上述第1態樣相比,第2態樣的以下所示步驟不同。如圖6所示,在金屬填充步驟之後,在厚度方向上去除一部分陽極氧化膜14的未設置有鋁基板10之一側的表面,使得在金屬填充步驟中所填充之金屬15比陽極氧化膜14的表面突出。亦即,使導通路16比陽極氧化膜14的表面突出。將使所填充之金屬15比陽極氧化膜14的表面突出之步驟稱作表面金屬突出步驟。
在表面金屬突出步驟之後,如圖7所示去除鋁基板10(基板去除步驟)。
其次,如圖8所示,在基板去除步驟之後,在厚度方向上去除一部分陽極氧化膜14的設置有鋁基板10之一側的表面,使得在金屬填充步驟中所填充之金屬15亦即導通路16比陽極氧化膜14的表面突出。藉此,得到圖8所示之金屬填充微細結構體20。
上述表面金屬突出步驟及背面金屬突出步驟可以係具有兩種步驟之態樣,但亦可以係具有表面金屬突出步驟及背面金屬突出步驟中的一種步驟 之態樣。將表面金屬突出步驟及背面金屬突出步驟亦統稱為“金屬突出步驟”。
<第3態樣>
圖9及圖10係按步驟順序表示本發明的實施形態的金屬填充微細結構體的製造方法的第3態樣之示意性剖視圖。
另外,在圖9及圖10中,對與圖1~圖5所示構成相同之構成物標註同一符號,並省略其詳細說明。另外,圖9表示上述圖4之後的狀態。
與上述第1態樣相比,第3態樣的以下所示步驟不同。如圖9所示,在金屬填充步驟之後,在陽極氧化膜14的未設置有鋁基板10之一側的表面設置樹脂層19。將設置樹脂層19之步驟稱作樹脂層形成步驟。
其次,如圖10所示,在樹脂層形成步驟之後去除鋁基板10(基板去除步驟)。藉此,得到圖5所示之金屬填充微細結構體20。
第3態樣係表示如圖11所示製造之金屬填充微細結構體20以卷狀捲繞於卷芯21上之狀態供給之態樣。在使用金屬填充微細結構體20時,藉由剝離樹脂層19(參閱圖12)而能夠作為例如各向異性導電性構件而使用。
<其他態樣>
作為製造方法,例如可以依次實施上述陽極氧化處理步驟、保持步驟、阻擋層去除步驟、金屬填充步驟、表面金屬突出步驟、樹脂層形成步驟、基板去除步驟及背面金屬突出步驟。
又,可以使用所希望的形狀的遮罩層對鋁基板表面的一部分實施陽極氧化處理。
〔絕緣性基材〕
絕緣性基材由無機材料構成,只要係具有與構成以往公知的各向異性導電性薄膜等之絕緣性基材相同程度的電阻率(1014Ω‧cm左右)者,則不受特別的限定。
另外,“由無機材料構成”係指用於與構成後述樹脂層之高分子材料進行區別的規定,並非係限定於僅由無機材料構成之絕緣性基材之規定,而係將無機材料作為主要成分(50質量%以上)之規定。
作為絕緣性基材,例如可舉出金屬氧化物基材、金屬氮化物基材、玻璃基材、碳化矽、氮化矽等陶瓷基材、類金剛石碳等碳基材、聚醯亞胺基材及該等複合材料等。作為絕緣性基材,除此以外,例如還可以係在具有貫通孔之有機素材上,由包含50質量%以上的陶瓷材料或碳材料之無機材料來成膜者。
依據形成具有所希望的平均開口直徑之貫通孔且容易形成後述導通路之理由,作為絕緣性基材,金屬氧化物基材為較佳,閥金屬的陽極氧化膜為更佳。
在此,作為閥金屬,具體而言,例如可舉出鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍及銻等。其中,依據尺寸穩定性良好且價格低廉之觀點,鋁的陽極氧化膜(基材)為較佳。其中,使用鋁基板來形成作為絕緣性基材之陽極氧化膜,並製造金屬填充微細結構體為較佳。
〔鋁基板〕
鋁基板並無特別的限定,作為其具體例,可舉出:純鋁板;以鋁為主要成分,並包含微量的異質元素之合金板;在低純度鋁(例如回收材料)上蒸鍍高純度鋁之基板;在矽晶圓、石英、玻璃等表面,藉由蒸鍍、濺射等方法 而包覆高純度鋁之基板;經層合鋁之樹脂基板;等。
在鋁基板中,藉由陽極氧化處理步驟而設置陽極氧化膜之表面的鋁純度為99.5質量%以上為較佳,99.9質量%以上為更佳,99.99質量%以上為進一步較佳。若鋁純度在上述範圍內,則貫通孔排列的有序性變得充份。
又,本發明中,在鋁基板中實施陽極氧化處理步驟之單側表面預先實施熱處理、脫脂處理及鏡面精加工處理為較佳。
在此,關於熱處理、脫脂處理及鏡面精加工處理,能夠實施與日本特開2008-270158號公報的<0044>~<0054>段中所記載之各處理相同的處理。
〔陽極氧化處理步驟〕
陽極氧化處理步驟係藉由對上述鋁基板的單面實施陽極氧化處理,在上述鋁基板的單面形成具有在厚度方向上貫通之貫通孔和存在於貫通孔的底部之阻擋層之陽極氧化膜之步驟。
陽極氧化處理能夠利用以往公知的方法,但依據提高貫通孔排列的有序性且確保金屬填充微細結構體的各向異性導電性之觀點,使用自有序化法或恆定電壓處理為較佳。
在此,關於陽極氧化處理的自有序化法及恆定電壓處理,能夠實施與日本特開2008-270158號公報的<0056>~<0108>段及[圖3]中所記載之各處理相同的處理。
<陽極氧化處理>
陽極氧化處理中之電解液的平均流速為0.5~20.0m/min為較佳,1.0~15.0m/min為更佳,2.0~10.0m/min為進一步較佳。
又,在上述條件下使電解液流動之方法並無特別的限定,例如可以利用使用如攪拌器般通常之攪拌裝置之方法。尤其,若使用能夠藉由數位顯示來控制攪拌速度之攪拌器,則能夠控制平均流速,因此為較佳。作為該種攪拌裝置,可舉出例如“磁攪拌器HS-50D(AS ONE CORPORATION.製造)”等。
陽極氧化處理能夠利用例如在酸濃度為1~10質量%的溶液中,將鋁基板作為陽極而進行通電之方法。
作為在陽極氧化處理中使用之溶液,酸溶液為較佳,硫酸、磷酸、鉻酸、草酸、磺醯胺酸、苯磺酸、胺基磺酸、乙醇酸、酒石酸、蘋果酸、檸檬酸等為更佳,其中,硫酸、磷酸及草酸為尤佳。該等酸能夠單獨或組合2種以上而使用。
陽極氧化處理的條件依據所使用之電解液而發生各種變化,因此不能一概而定,但通常電解液濃度為0.1~20質量%,液體溫度為-10~30℃、電流密度為0.01~20A/dm2、電壓為3~300V、電解時間為0.5~30小時為較佳,電解液濃度為0.5~15質量%、液體溫度為-5~25℃、電流密度為0.05~15A/dm2、電壓為5~250V、電解時間為1~25小時為更佳,電解液濃度為1~10質量%、液體溫度為0~20℃、電流密度為0.1~10A/dm2、電壓為10~200V、電解時間為2~20小時為進一步較佳。
依據將金屬填充微細結構體20以如圖11所示捲繞於特定直徑及特定寬度的卷芯21上之形狀供給之觀點,在上述陽極氧化處理步驟中,藉由陽極氧化處理而形成之陽極氧化膜的平均厚度為30μm以下為較佳,5~20μm為更佳。另外,藉由聚焦離子束(Focused Ion Beam:FIB)相對於厚 度方向對陽極氧化膜進行切削加工,藉由場發射掃描電子顯微鏡(Field Emission Scanning Electron Microscope:FE-SEM)對其剖面拍攝表面照片(倍率為5萬倍),作為測定出10個點之平均值而算出平均厚度。
〔保持步驟〕
金屬填充微細結構體的製造方法可以具有保持步驟。保持步驟係如下步驟:在上述陽極氧化處理步驟之後,在選自1V以上且小於上述陽極氧化處理步驟中之電壓的30%的範圍之保持電壓的95%以上且105%以下的電壓下,保持共計5分鐘以上。換言之,保持步驟係如下步驟:在上述陽極氧化處理步驟之後,在選自1V以上且小於上述陽極氧化處理步驟中之電壓的30%的範圍之保持電壓的95%以上且105%以下的電壓下,實施共計5分鐘以上的電解處理。
在此,“陽極氧化處理中之電壓”係指施加於鋁與對電極之間之電壓,例如係指,若藉由陽極氧化處理之電解時間為30分鐘,則30分鐘期間所保持電壓的平均值。
依據陽極氧化膜的側壁厚度,亦即,相對於貫通孔的深度將阻擋層的厚度控制成適當之厚度之觀點,保持步驟中之電壓為陽極氧化處理中之電壓的5%以上且25%以下為較佳,5%以上且20%以下為更佳。
又,依據進一步提高面內均勻性之理由,保持步驟中之保持時間的合計為5分鐘以上且20分鐘以下為較佳,5分鐘以上且15分鐘以下為更佳,5分鐘以上且10分鐘以下為進一步較佳。
又,保持步驟中之保持時間為共計5分鐘以上即可,連續5分鐘以上為較佳。
進而,保持步驟中之電壓可以設定為從陽極氧化處理步驟中之電壓至保持步驟中之電壓連續或逐步(階梯狀)下降,但依據進一步提高面內均勻性之理由,在陽極氧化處理步驟結束之後1秒以內設定為上述保持電壓的95%以上且105%以下的電壓為較佳。
上述保持步驟例如在上述陽極氧化處理步驟結束時使電解電位下降,藉此亦能夠與上述陽極氧化處理步驟連續進行。
關於除了電解電位以外的條件,上述保持步驟能夠採用與上述以往公知的陽極氧化處理相同的電解液及處理條件。
尤其,在連續實施保持步驟和陽極氧化處理步驟之情況下,使用相同的電解液進行處理為較佳。
〔阻擋層去除步驟〕
阻擋層去除步驟係例如使用包含氫過電壓比鋁高的金屬M1離子之鹼性水溶液去除陽極氧化膜的阻擋層之步驟。
藉由上述阻擋層去除步驟而去除阻擋層,且如圖3中亦所示,貫通孔12的底部形成由金屬M1構成之金屬層15a。
在此,氫過電壓(hydrogen overvoltage)係指產生氫所需電壓,例如鋁(Al)的氫過電壓為-1.66V(日本化學學會雜誌,1982、(8),p1305-1313)。另外,以下示出比鋁的氫過電壓高之金屬M1的例子及其氫過電壓值。
<金屬M1及氫(1N H2SO4)過電壓>
‧鉑(Pt):0.00V
‧金(Au):0.02V
‧銀(Ag):0.08V
‧鎳(Ni):0.21V
‧銅(Cu):0.23V
‧錫(Sn):0.53V
‧鋅(Zn):0.70V
本發明中,依據與後述陽極氧化處理步驟中所填充之金屬M2之間引起取代反應,且對填充於貫通孔的內部之金屬的電特性帶來之影響減少之理由,在上述阻擋層去除步驟中使用之金屬M1係離子化傾向比在後述金屬填充步驟中使用之金屬M2高的金屬為較佳。
具體而言,在將銅(Cu)用作金屬填充步驟的金屬M2之情況下,作為在上述阻擋層去除步驟中使用之金屬M1,可舉出例如Zn、Fe、Ni、Sn等,其中,使用Zn、Ni為較佳,使用Zn為更佳。
又,在將Ni用作金屬填充步驟的金屬M2之情況下,作為在上述阻擋層去除步驟中使用之金屬M1,可舉出例如Zn、Fe等,其中,使用Zn為較佳。
使用包含該種金屬M1離子之鹼性水溶液來去除阻擋層之方法並無特別的限定,可舉出例如與以往公知的化學蝕刻處理相同的方法。
<化學蝕刻處理>
藉由化學蝕刻處理而去除阻擋層如下進行:例如在使陽極氧化處理步驟之後的結構物浸漬於鹼性水溶液中,並在貫通孔的內部填充鹼性水溶液之後,藉由使陽極氧化膜的貫通孔的開口部側表面與pH(氫離子指數)緩衝液接觸之方法等能夠選擇性地僅溶解阻擋層。
在此,作為包含上述金屬M1離子之鹼性水溶液,使用選自包括 氫氧化鈉、氫氧化鉀及氫氧化鋰之群組中之至少一種鹼性水溶液為較佳。又,鹼性水溶液的濃度為0.1~5質量%為較佳。鹼性水溶液的溫度為10~60℃為較佳,進而15~45℃為較佳,進而20~35℃為較佳。
具體而言,例如較佳地使用50g/L、40℃的磷酸水溶液、0.5g/L、30℃的氫氧化鈉水溶液、0.5g/L、30℃的氫氧化鉀水溶液等。
另外,作為pH緩衝液,能夠較佳地使用與上述鹼性水溶液對應之緩衝液。
又,對鹼性水溶液的浸漬時間為5~120分鐘為較佳,8~120分鐘為更佳,8~90分鐘為進一步較佳,10~90分鐘為尤佳。其中,10~60分鐘為較佳,15~60分鐘為更佳。
〔阻擋層去除步驟的其他例〕
除上述以外,阻擋層去除步驟亦可以係去除陽極氧化膜的阻擋層,並使鋁基板的一部分在貫通孔的底部露出之步驟。
該情況下,去除阻擋層之方法並不受特別的限定,例如可舉出:在比陽極氧化處理步驟的陽極氧化處理中之電位低的電位下,以電化學方式溶解阻擋層之方法(以下,亦稱作“電解去除處理”。);藉由蝕刻而去除阻擋層之方法(以下,亦稱作“蝕刻去除處理”。);及組合該等之方法(尤其,在實施了電解去除處理之後,藉由蝕刻去除處理而去除所殘留之阻擋層之方法)等。
〈電解去除處理〉
電解去除處理只要係在比陽極氧化處理步驟的陽極氧化處理中之電位(電解電位)低的電位下實施之電解處理,則並不受特別的限定。
例如在陽極氧化處理步驟結束時,藉由使電解電位下降,能夠與陽極氧化處理連續實施電解去除處理。
關於除電解電位以外的條件,電解去除處理中能夠採用與上述以往公知的陽極氧化處理相同的電解液及處理條件。
尤其,如上所述,在連續實施電解去除處理和陽極氧化處理之情況下,使用相同的電解液進行處理為較佳。
(電解電位)
電解去除處理中之電解電位連續或階段性(逐步)地下降至比陽極氧化處理中之電解電位低的電位為較佳。
在此,依據阻擋層的耐電壓的觀點,使電解電位階段性地下降時的下降幅度(步寬)為10V以下為較佳,5V以下為更佳,2V以下為進一步較佳。
又,依據生產率等觀點,使電解電位連續或階段性地下降時的電壓下降速度均為1V/秒以下為較佳,0.5V/秒以下為更佳,0.2V/秒以下為進一步較佳。
〈蝕刻去除處理〉
蝕刻去除處理並不受特別的限定,可以係使用酸性水溶液或鹼性水溶液進行溶解之化學蝕刻處理,亦可以係乾式蝕刻處理。
(化學蝕刻處理)
藉由化學蝕刻處理去除阻擋層如下進行:例如在使陽極氧化處理步驟後的結構物浸漬於酸性水溶液或鹼性水溶液中,在微孔的內部填充酸性水溶液或鹼性水溶液之後,使陽極氧化膜的微孔的開口部側的表面與pH(氫離子指數)緩衝液接觸之方法等,能夠僅使阻擋層選擇性地溶解。
在此,在使用酸性水溶液之情況下,使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等混合物的水溶液為較佳。又,酸性水溶液的濃度為1質量%~10質量%為較佳。酸性水溶液的溫度為15℃~80℃為較佳,20℃~60℃為進一步較佳,30℃~50℃為進一步較佳。
另一方面,在使用鹼性水溶液之情況下,使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰構成之群組中之至少一種鹼性水溶液為較佳。又,鹼性水溶液的濃度為0.1質量%~5質量%為較佳。鹼性水溶液的溫度為10℃~60℃為較佳,15℃~45℃為進一步較佳,20℃~35℃為進一步較佳。另外,鹼性水溶液中可含有鋅及其他金屬。
具體而言,例如較佳地使用50g/L、40℃的磷酸水溶液、0.5g/L、30℃的氫氧化鈉水溶液、0.5g/L、30℃的氫氧化鉀水溶液等。
另外,作為pH緩衝液,能夠適當地使用與上述酸性水溶液或鹼性水溶液對應之緩衝液。
又,對酸性水溶液或鹼性水溶液的浸漬時間為8分鐘~120分鐘為較佳,10分鐘~90分鐘為更佳,15分鐘~60分鐘為進一步較佳。
(乾式蝕刻處理)
乾式蝕刻處理例如使用Cl2/Ar混合氣體等氣體種類為較佳。
〔金屬填充步驟〕
金屬填充步驟係如下步驟:在上述阻擋層去除步驟之後,利用電解鍍覆將金屬M2填充於陽極氧化膜中之貫通孔內部。
在此,圖13係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示在金屬填充步驟中使用之電解鍍覆裝置之示意圖,圖14係在本發 明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟之流程圖。
圖13所示之電解鍍覆裝置30具有鍍覆槽32、對向電極34、電源部36及控制部38。在鍍覆槽32中,上述結構體17與對向電極34對向配置。又,在鍍覆槽32內填滿鍍液AQ,並浸漬有結構體17和對向電極34。如上所述,結構體17係具有複數個貫通孔12之陽極氧化膜14,亦即,具有複數個貫通孔之絕緣性基材。
電源部36電連接於結構體17和對向電極34,係對結構體17施加電流者。
控制部38係連接於電源部36,並控制電源部36者。藉由控制部38而控制電源部36所施加電流的電流值、時刻及期間。控制部38中例如儲存有複數個所施加電流的電流模式,以任意的電流模式從電源部36對結構體17施加電流。
另外,可以使電源部36具備控制部38的功能,該情況下,不需要控制部38。又,將所施加電流的電流模式亦稱作電流控制模式。
電解鍍覆裝置30可以係具有振動部39之構成。振動部39係對結構體17及鍍液AQ中的至少一方賦予振動者。例如在電解鍍覆時賦予振動。
基於振動部39之振動的形態並不受特別的限定,作為對對象物賦予振動之方法,能夠應用各種技術。作為最容易之方法,有追加超聲波振動之方法。該情況下,可以將鍍覆槽32本身作為超聲波處理槽,但較佳為將超聲波振子浸漬於鍍覆槽32內之方法。
作為賦予振動之其他方法,有使結構體17振動之方法,但有可能導致電極間距離發生變動。又,作為賦予振動之方法,可以係使微泡產生於鍍覆槽32中並向結構體17噴吹之方法。
在圖13所示之鍍覆槽32內,將結構體17和對向電極34對向配置。然後,用鍍液AQ來填滿鍍覆槽32內。
在從電源部36對結構體17不施加電壓之狀態下,將結構體17在鍍液中浸漬超過5秒之時間(步驟S10)。藉此,陽離子從鍍液供給到貫通孔12內,在金屬填充步驟中,可抑制對貫通孔12的未填充部及內部殘留孔隙之填充不良。另外,在結構體17的面積大的情況下,亦能夠對所有貫通孔12供給陽離子,因此有效。另外,超過5秒之時間不包括5秒以內。
在不施加電壓之狀態下,將結構體17在鍍液中浸漬之浸漬時間為1分鐘以上且150分鐘以下為較佳。亦即,若預浸漬的浸漬時間為1分鐘以上且150分鐘以下,則陽離子從鍍液供給到貫通孔12內,在金屬填充步驟中,可進一步抑制對貫通孔12的未填充部及內部殘留孔隙之填充不良。
另外,不施加電壓之狀態係指結構體17浸漬於鍍液AQ中之狀態且未與電源部36電連接,或者係指即使電連接,從電源部36對結構體17亦未施加電流及電壓訊號之狀態。藉由關閉電源部36而實現未施加上述電流及電壓訊號之狀態。又,不施加電壓之狀態中還包括充份低的電壓等實質上未施加電流或電壓之狀態。
其次,依據從控制部38輸出之電流模式,從電源部36對結構體17施加電流。該情況下,藉由連續或以多個階段提高電流值而進行電解鍍覆(步驟S12),將金屬填充於複數個貫通孔12。
另外,在金屬填充步驟中預先確定有電解鍍覆的設定次數(步驟S14)。直至達到設定次數為止重複實施電解鍍覆。電解鍍覆的次數並不受特別的限定,至少實施1次即可,亦可實施複數次。
步驟S12中,將表示從不施加電壓之狀態浸漬之浸漬結束(使不施加電壓之狀態下的浸漬結束時)至電解鍍覆結束為止的時間之鍍覆處理時間設為T。電解鍍覆中所施加電流的最大值設為Im。此時,在小於0.1T的期間將電流值設為小於0.05Im,之後,使電流值在小於0.1T的期間增加至最大值Im。亦即,在相對於鍍覆處理時間T小於10%的期間,將電流值設為小於電解電流值的5%。之後,在相對於鍍覆處理時間T小於10%的時間內,連續或以多個階段提高電流值直至電流增加到電解電流值,從而使電流值增加。
連續提高電流值係指伴隨電解時間的經過而使電流值增加。該情況下,電流值能夠藉由一次函數及二次函數等高次函數、複數個一次函數或一次函數和高次函數的組合而表示。另外,上述函數均為增加函數,設為沒有拐點。
以多個階段提高電流值係指伴隨電解時間的增加而使電流值呈階梯狀增加。因此在以多個階段提高電流值之情況下,存在即使經過電解時間電流值亦不增加之電流值為恆定值的期間。
若連續或以多個階段提高電流值,則電流值並不受特別的限定,更具體而言,例示出圖15~圖22所示之電流模式。
在此,圖15~圖22係在本發明的實施形態的金屬填充微細結構體的製造方法中,表示金屬填充步驟的電解鍍覆的電流模式的一例之曲線圖。圖1 6係表示圖15的上升部的一例者。圖18~圖20係表示圖17的上升部的一例者。
如圖15所示,金屬填充步驟的電解鍍覆的電流模式具有上升部和恆定電解部。表示從浸漬結束至電解鍍覆結束為止之時間之鍍覆處理時間T係上升部和恆定電解部的合計時間。在將上升部的上升時間設為Tu、且將恆定電解部的恆定電解時間設為Ts時為T=Tu+Ts。恆定電解部表示維持預先確定之電解電流值之區域。恆定電解部Ts的電解電流值為電解鍍覆的電流值的最大值。
上升部係使電流值增加之區域,如上所述,例如在小於0.1T的期間,將電流值設為0.05Im,之後,在小於0.1T的期間使電流值增加至最大值Im。
又,例如如圖16所示,在上升部中,在小於0.1T的期間將電流值設為小於0.05Im,加大增加程度而提高電流值,進而加大增加程度而提高電流值,從而達到恆定電解部的電解電流值亦即電流值的最大值Im。在上升部中,例如使電流值以增加程度不同之3個階段增加。電流值由3個一次函數來表示。
電流值的增加模式並不限定於圖15及圖16所示者,可以係圖18~圖20所示模式。在圖18~圖20所示模式中,亦使電流值以增加程度不同之3個階段增加,隨著時間的經過而加大電流值的增加程度。
在實施複數次電解鍍覆之情況下,可以連續實施電解鍍覆或者在電解鍍覆期間設置不施加電流之期間。不施加電流之期間係考慮到金屬填充步驟所需時間等而適當地確定者。
在實施複數次電解鍍覆之情況下,例如藉由圖21所示之電流模式而實施。圖21中連續並重複實施,但如上所述,並不限定於此。如圖22所示,亦可以藉由具有不施加電流之期間之電流模式而實施。
<金屬M2>
上述金屬M2係電阻率為103Ω‧cm以下的材料為較佳,作為其具體例,較佳地例示出金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)、鎳(Ni)、鋅(Zn)等。
其中,依據導電性的觀點,Cu、Au、Al、Ni為較佳,Cu、Au為更佳,Cu為進一步較佳。
<填充方法>
作為將上述金屬M2填充於貫通孔內部之鍍覆處理的方法而使用電解鍍覆法。另外,在無電解鍍覆法中,將金屬完全填充於由高縱橫比的貫通孔構成之孔中時需要長時間。
在此,在著色等中所使用之以往公知的電解鍍覆法中,難以選擇性地使金屬以高縱橫比在孔中析出(生長)。認為其理由在於,析出金屬在孔內被消耗,且即使進行恆定時間以上的電解,鍍覆亦不會生長。
因此,在藉由電解鍍覆法填充金屬之情況下,脈衝電解或恆定電位電解時需要設置中斷時間。中斷時間需要10秒以上,30~60秒為較佳。
又,為了促進電解液的攪拌,亦希望施加超聲波。
進而,電解電壓通常為20V以下,希望為10V以下,但預先測定所使用電解液中之目標金屬的析出電位,在該電位+1V以內進行恆定電位電解為較佳。另外,當進行恆定電位電解時,能夠併用循環伏安法者為較佳,能 夠使用Solartron公司、BAS Inc.、HOKUTO DENKO CORP.、IVIUM公司等的恆電位儀。
(鍍液)
鍍液係含有金屬離子者,使用與所填充金屬對應之以往公知的鍍液。作為鍍液,固體成分的主要成分為硫酸銅為較佳,例如使用硫酸銅、硫酸及鹽酸的混合水溶液。具體而言,在使銅析出之情況下,通常使用硫酸銅水溶液,但硫酸銅的濃度為1~300g/L為較佳,100~200g/L為更佳。又,若在鍍液中添加鹽酸,則能夠促進析出。該情況下,鹽酸濃度為10~20g/L為較佳。
另外,固體成分的主要成分係指在電解液的固體成分中的比例為20質量%以上,例如硫酸銅在電解液的固體成分中包含20質量%以上。
又,在使金析出之情況下,希望使用四氯金的硫酸溶液,且藉由交流電解而進行鍍覆。
鍍液包含界面活性劑為較佳。
作為界面活性劑,能夠使用公知者。亦能夠直接使用作為添加於以往鍍液中之界面活性劑而總所周知之十二烷基硫酸鈉。親水性部分為離子性(陽離子性‧陰離子性‧雙性)者、非離子性(非離子性)者均能夠利用,但依據避免在鍍覆對象物表面產生氣泡等之觀點,陽離子線活性劑為較佳。鍍液組成中之界面活性劑的濃度為1質量%以下為較佳。
〔基板去除步驟〕
基板去除步驟係在金屬填充步驟之後去除上述鋁基板之步驟。去除鋁基板之方法並無特別的限定,例如可以較佳地舉出藉由溶解而去除之方法等。
<鋁基板的溶解>
上述鋁基板的溶解中使用不易溶解陽極氧化膜且容易溶解鋁之處理液為較佳。
該種處理液對鋁之溶解速度為1μm/分鐘以上為較佳,3μm/分鐘以上為更佳,5μm/分鐘以上為進一步較佳。同樣地,對陽極氧化膜之溶解速度為0.1nm/分鐘以下為較佳,0.05nm/分鐘以下為更佳,0.01nm/分鐘以下為進一步較佳。
具體而言,包含至少1種離子化傾向比鋁低的金屬化合物且pH為4以下或8以上之處理液為較佳,其pH為3以下或9以上為更佳,2以下或10以上為進一步較佳。
作為溶解鋁之處理液,將酸或鹼性水溶液為基質,例如為將錳、鋅、鉻、鐵、鎘、鈷、鎳、錫、鉛、銻、鉍、銅、汞、銀、鈀、鉑、金的化合物(例如氯鉑酸)、該等氟化物、該等氯化物等經配合者為較佳。
其中,酸性水溶液基質為較佳,混合氯化物為較佳。
尤其,依據處理寬容度的觀點,鹽酸性水溶液中混合氯化汞之處理液(鹽酸/氯化汞)、鹽酸性水溶液中混合氯化銅之處理液(鹽酸/氯化銅)為較佳。
另外,溶解鋁之處理液的組成係不受特別的限定者,例如能夠使用溴/甲醇混合物、溴/乙醇混合物及王水等。
又,溶解鋁之處理液的酸或鹼濃度為0.01~10mol/L為較佳,0.05~5mol/L為更佳。
進而,使用了溶解鋁之處理液之處理溫度為-10℃~80℃為較佳,0℃~ 60℃為更佳。
又,上述鋁基板的溶解係藉由使上述金屬填充步驟之後的鋁基板與上述處理液接觸而進行。接觸方法並無特別的限定,可舉出例如浸漬法及噴霧法。其中,浸漬法為較佳。作為此時的接觸時間,10秒~5小時為較佳,1分鐘~3小時為更佳。
〔金屬突出步驟〕
依據所製作之金屬填充微細結構體的金屬接合性提高之理由,如上述第2態樣,具有表面金屬突出步驟及背面金屬突出步驟中的至少1種步驟為較佳。
在此,表面金屬突出步驟係如下步驟:在上述金屬填充步驟之後且在上述基板去除步驟之前,將上述陽極氧化膜的未設置有上述鋁基板之一側表面沿厚度方向去除一部分,使得在上述金屬填充步驟中所填充之上述金屬M2比上述陽極氧化膜的表面突出。
又,背面金屬突出步驟係如下步驟:在上述基板去除步驟之後,將上述陽極氧化膜的設置有上述鋁基板之一側表面沿厚度方向去除一部分,使得在上述金屬填充步驟中所填充之上述金屬M2比上述陽極氧化膜的表面突出。
例如不使上述金屬M1及金屬M2(尤其金屬M2)溶解,而使陽極氧化膜亦即具有填充有金屬之貫通孔之陽極氧化膜與溶解氧化鋁之酸性水溶液或鹼性水溶液接觸,藉此能夠去除該種金屬突出步驟之陽極氧化膜的一部分。接觸方法並無特別的限定,可舉出例如浸漬法及噴霧法。其中,浸漬法為較佳。
在使用酸性水溶液之情況下,使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等混合物的水溶液為較佳。其中,從安全性優異之方面考慮,不含有鉻酸之水溶液為較佳。酸性水溶液的濃度為1~10質量%為較佳。酸性水溶液的溫度為25~60℃為較佳。
又,在使用鹼性水溶液之情況下,使用選自包括氫氧化鈉、氫氧化鉀及氫氧化鋰之群組中之至少一種鹼性水溶液為較佳。鹼性水溶液的濃度為0.1~5質量%為較佳。鹼性水溶液的溫度為20~35℃為較佳。
具體而言,例如較佳地使用50g/L、40℃的磷酸水溶液、0.5g/L、30℃的氫氧化鈉水溶液或0.5g/L、30℃的氫氧化鉀水溶液。
對酸性水溶液或鹼性水溶液的浸漬時間為8~120分鐘為較佳,10~90分鐘為更佳,15~60分鐘為進一步較佳。在此,浸漬時間係指在反覆進行了短時間的浸漬處理之情況下各浸漬時間的合計。另外,各浸漬處理期間可以實施清洗處理。
又,將所製作之金屬填充微細結構體用作各向異性導電性構件時,依據與配線基板等被接著物之間的壓接性變得良好之理由,上述表面金屬突出步驟及背面金屬突出步驟中的至少1種步驟係使上述金屬M2比上述陽極氧化膜的表面突出10~1000nm之步驟為較佳,突出50~500nm之步驟為更佳。
進而,藉由壓接等方法連接(接合)所製作之金屬填充微細結構體和電極時,依據能夠充分確保突出部分壓扁之情況下的平面方向的絕緣性之理由,藉由上述表面金屬突出步驟及背面金屬突出步驟中的至少1種步驟而形成之突出部分的縱橫比(突出部分的高度/突出部分的直徑)為0. 01以上且小於20為較佳,6~20為更佳。
藉由上述金屬填充步驟及基板去除步驟及任意的金屬突出步驟而形成之由金屬構成之導電通路為柱狀為較佳,其直徑為超過5nm且10μm以下為較佳,40nm~1000nm為更佳。
又,上述導電通路係藉由鋁基板的陽極氧化膜以彼此絕緣之狀態存在者,但其密度為2萬個/mm2以上為較佳,200萬個/mm2以上為更佳,1000萬個/mm2以上為進一步為較佳,5000萬個/mm2以上為尤佳,1億個/mm2以上為最佳。
進而,相鄰之各導電通路的中心間距為20nm~500nm為較佳,40nm~200nm為更佳,50nm~140nm為進一步較佳。
〔樹脂層形成步驟〕
依據所製作之金屬填充微細結構體的輸送性提高之理由,如上述第3態樣及圖3所示,具有樹脂層形成步驟為較佳。
在此,樹脂層形成步驟係如下步驟:在上述金屬填充步驟之後(在具有上述表面金屬突出步驟之情況下為表面金屬突出步驟之後)且在上述基板去除步驟之前,在上述陽極氧化膜的未設置有上述鋁基板之一側表面設置樹脂層。
作為構成上述樹脂層之樹脂材料,具體而言,能夠舉出例如乙烯類共聚物、聚醯胺樹脂、聚酯樹脂、聚胺酯樹脂、聚烯烴類樹脂、丙烯酸類樹脂及纖維素類樹脂等,但依據輸送性的觀點和作為各向異性導電性構件容易使用之觀點,上述樹脂層係能夠剝離的帶黏著層薄膜為較佳,因加熱處理或紫外線曝光處理而黏著性減弱,且能夠剝離之帶黏著層薄膜為更佳。
上述帶黏著層薄膜並無特別的限定,可舉出熱剝離型樹脂層及紫外線(ultraviolet:UV)剝離型樹脂層等。
在此,熱剝離型樹脂層在常溫下具有黏著力,僅藉由加熱便能夠容易剝離,因此主要多使用發泡性微膠囊等。
又,作為構成黏著層之黏著劑,具體而言,可舉出例如橡膠類黏著劑、丙烯酸類黏著劑、乙烯基烷基醚類黏著劑、聚矽氧類黏著劑、聚酯類黏著劑、聚醯胺類黏著劑、胺酯類黏著劑、苯乙烯-二烯嵌段共聚物類黏著劑等。
又,UV剝離型樹脂層係指,具有UV硬化型接著層者,且藉由硬化而喪失黏著力,從而能夠剝離者。
作為UV硬化型接著層,可舉出在基礎聚合物中將碳-碳雙鍵導入到聚合物側鏈或主鏈中或主鏈末端之聚合物等。作為具有碳-碳雙鍵之基礎聚合物,將丙烯酸類聚合物作為基本骨架為較佳。
進而,丙烯酸類聚合物依需要亦能夠包含多官能性單體等作為共聚用單體成分,以進行交聯。
具有碳-碳雙鍵之基礎聚合物能夠單獨使用,但亦能夠配合UV硬化性單體或低聚物。
UV硬化型接著層併用光聚合起始劑為較佳,以使藉由UV照射而進行硬化。作為光聚合起始劑,可舉出苯偶姻醚類化合物;縮酮類化合物;芳香族磺醯氯類化合物;光敏肟類化合物;二苯甲酮類化合物;噻噸酮類化合物;樟腦醌;鹵代酮;醯基膦氧化物;醯基膦酸酯等。
作為熱剝離型樹脂層的市售品,可舉出例如WS5130C02、WS5130C10等Intellimer〔註冊商標〕膠帶(NITTA Corporation製造);Somatac 〔註冊商標〕TE系列(SOMAR公司製造);No.3198、No.3198LS、No.3198M、No.3198MS、No.3198H、No.3195、No.3196、No.3195M、No.3195MS、No.3195H、No.3195HS、No.3195V、No.3195VS、No.319Y-4L、No.319Y-4LS、No.319Y-4M、No.319Y-4MS、No.319Y-4H、No.319Y-4HS、No.319Y-4LSC、No.31935MS、No.31935HS、No.3193M、No.3193MS等Riva Alpha〔註冊商標〕系列(NITTO DENKO CORPORATION.製造);等。
作為UV剝離型樹脂層的市售品,能夠利用例如ELP DU-300、ELP DU-2385KS、ELP DU-2187G、ELP NBD-3190K、ELP UE-2091J等ELEPH HOLDER〔註冊商標〕(NITTO DENKO CORPORATION.製造);Adwill D-210、Adwill D-203、Adwill D-202、Adwill D-175、Adwill D-675(均為Lintec Corporation.製造);SUMILITE〔註冊商標〕FLS的N8000系列(Sumitomo Bakelite Co.,Ltd.製造);UC353EP-110(FURUKAWA ELECTRIC CO.,LTD.製造);等切割膠帶、ELP RF-7232DB、ELP UB-5133D(均為NITTO DENKO CORPORATION.製造);SP-575B-150、SP-541B-205、SP-537T-160、SP-537T-230(均為FURUKAWA ELECTRIC CO.,LTD.製造);等背磨膠帶。
又,黏貼上述帶黏著層薄膜之方法並無特別的限定,能夠使用以往公知的表面保護膠帶黏貼裝置及層壓機進行黏貼。
〔捲繞步驟〕
依據所製作之金屬填充微細結構體的輸送性進一步提高之理由,在上述任意的樹脂層形成步驟之後具有捲繞步驟為較佳,該捲繞步驟在具有上述樹脂層之狀態下,將金屬填充微細結構體捲繞成卷狀。
在此,上述捲繞步驟中之捲繞方法並無特別的限定,例如如圖4所示,可舉出捲繞於特定直徑及特定寬度的卷芯21(參閱圖11)之方法。
又,依據上述捲繞步驟中之捲繞容易度的觀點,除了樹脂層19(參閱圖12)以外的金屬填充微細結構體的平均厚度為30μm以下為較佳,5~20μm為更佳。另外,平均厚度能夠藉由如下等方法算出:用FIB對除了樹脂層以外的金屬填充微細結構體沿厚度方向進行切削加工,藉由FE-SEM對其剖面拍攝表面照片(倍率50000倍),並設為測定出10個點之平均值。
〔其他處理步驟〕
本發明的製造方法除了具有上述各步驟以外,還可以具有在國際公開第2015/029881號的<0049>~<0057>段中記載之研磨步驟、表面平滑化步驟、保護膜形成處理及水洗處理。
又,依據製造上的處理性及將金屬填充微細結構體用作各向異性導電性構件之觀點,能夠應用如下所示之各種製程及形式。
<使用了臨時接著劑之製程例>
本發明中可以具有如下步驟,亦即,藉由上述基板去除步驟得到金屬填充微細結構體之後,使用臨時接著劑(Temporary Bonding Materials),將金屬填充微細結構體固定於矽晶圓上進行研磨,藉此進行薄層化。
其次,在薄層化步驟之後,且在充分清洗表面之後,能夠進行上述表面金屬突出步驟。
其次,在金屬突出之表面塗佈接著力比前述臨時接著劑強的臨時接著劑而固定於矽晶圓上之後,剝離藉由前述臨時接著劑而接著之矽晶圓,能夠對經剝離之金屬填充微細結構體側表面進行上述背面金屬突出步驟。
<使用了蠟之製程例>
本發明中可以具有如下步驟,亦即,在藉由上述基板去除步驟得到金屬填充微細結構體之後,使用蠟將金屬填充微細結構體固定於矽晶圓上進行研磨,由此進行薄層化。
其次,在薄層化步驟之後,且在充分清洗表面之後,能夠進行上述表面金屬突出步驟。
其次,在使金屬突出之表面塗佈臨時接著劑而固定於矽晶圓上之後,藉由加熱使前述蠟溶解並剝離矽晶圓,能夠對經剝離之金屬填充微細結構體側表面進行上述背面金屬突出步驟。
另外,可以使用固形蠟,但若使用SKYCOAT(NIKKA SEIKO CO.,LTD.製造)等液體蠟,則能夠實現塗佈厚度均勻性的提高。
<基板去除處理之後進行之製程例>
本發明中,在上述金屬填充步驟之後且在上述基板去除步驟之前,可以具有如下步驟,亦即,使用臨時接著劑、蠟或功能性吸附膜,將鋁基板固定於剛性基板(例如矽晶圓、玻璃基板等)之後,藉由研磨上述陽極氧化膜的未設置有上述鋁基板之一側表面而進行薄層化。
其次,在薄層化步驟之後,且在充分清洗表面之後,能夠進行上述表面金屬突出步驟。
其次,在使金屬突出之表面塗佈絕緣性材料亦即樹脂材料(例如環氧樹脂、聚醯亞胺樹脂等)之後,在其表面,藉由與上述相同的方法黏貼剛性基板。選擇接著力比基於臨時接著劑等之接著力大者,在藉由樹脂材料進行黏貼之後,剝離最初黏貼之剛性基板,並依次進行上述基板去除步驟、研磨步 驟及背面金屬突出處理步驟,藉此,能夠進行基於樹脂材料之黏貼。
另外,作為功能性吸附膜,能夠使用Q-chuck(註冊商標)(MARUISHI SANGYO CO.,LTD.製造)等。
本發明中,金屬填充微細結構體藉由能夠剝離之層以黏貼於剛性基板(例如矽晶圓、玻璃基板等)之狀態作為產品而被提供為較佳。
該種供給形態中,在利用金屬填充微細結構體作為接合構件之情況下,將金屬填充微細結構體的表面臨時接著於元件表面,在剝離剛性基板之後,將成為連接對象之元件設置於適當之位置,並進行加熱壓接,藉此能夠藉由金屬填充微細結構體接合上下元件。
又,在能夠剝離之層中可以使用熱剝離層,亦可以藉由與玻璃基板的組合而使用光剝離層。
又,上述各步驟亦能夠以片材進行各步驟,亦能夠將鋁卷作為原卷以卷材連續進行處理。
又,在連續處理之情況下,在各步驟之間設置適當的清洗步驟、乾燥步驟為較佳。
依據具有上述各處理步驟之製造方法,得到藉由金屬填充於貫通孔的內部而製成之金屬填充微細結構體,前述貫通孔源自在由鋁基板的陽極氧化膜構成之絕緣性基材上設置之貫通孔。
具體而言,藉由上述製造方法而能夠得到例如在日本特開2008-270158號公報中所記載之各向異性導電性構件,亦即,以如下狀態設置之各向異性導電性構件:在絕緣性基材(具有貫通孔之鋁基板的陽極氧化膜)中,由導電性構件(金屬)構成之複數個導電通路在彼此絕緣之狀態下使上述絕緣性 基材沿厚度方向貫通,並且上述各導電通路的一端在上述絕緣性基材的一面露出,且上述各導電通路的另一端在上述絕緣性基材的另一面露出。
以下,關於藉由上述製造方法製造之金屬填充微細結構體20的一例進行說明。圖23係表示本發明的實施形態的金屬填充微細結構體的一例之俯視圖,圖24係表示本發明的實施形態的金屬填充微細結構體的一例之示意性剖視圖。圖24係圖23的剖面線IB-IB剖視圖。又,圖25係表示使用了本發明的實施形態的金屬填充微細結構體之各向異性導電材料的構成的一例之示意性剖視圖。
如圖23及圖24所示,如上所述製造之金屬填充微細結構體20例如係具備絕緣性基材40和複數個導通路16之構件,前述絕緣性基材40由鋁的陽極氧化膜構成,前述複數個導通路16在絕緣性基材40的厚度方向Dt(參閱圖24)上貫通,且彼此以電絕緣之狀態設置。金屬填充微細結構體20還具備設置於絕緣性基材40的表面40a及背面40b之樹脂層44。
在此,“彼此電絕緣之狀態”意味著存在於絕緣性基材內部之各導通路在絕緣性基材的內部彼此的各導通路之間的導通性足夠低的狀態。
金屬填充微細結構體20係如下構件:導通路16彼此電絕緣,在與絕緣性基材40的厚度方向Dt(參閱圖24)正交之方向x上導電性足夠低,且在厚度方向Dt(參閱圖24)上具有導電性。如此,金屬填充微細結構體20係顯示出各向異性導電性之構件。例如金屬填充微細結構體20配置成使厚度方向Dt(參閱圖24)與積層元件60的積層方向Ds一致。
如圖23及圖24所示,導通路16設置成在彼此電絕緣之狀態下在厚度方向Dt上貫通絕緣性基材40。
進而,如圖24所示,導通路16可以具有從絕緣性基材40的表面40a及背面40b突出之突出部分16a及突出部分16b。金屬填充微細結構體20還可以具備設置於絕緣性基材40的表面40a及背面40b之樹脂層44。樹脂層44具備黏著性,亦係賦予接合性者。突出部分16a及突出部分16b的長度為6nm以上為較佳,30nm~500nm為更佳。
又,圖25及圖24中示出在絕緣性基材40的表面40a及背面40b具有樹脂層44,但並不限定於此,亦可以係在絕緣性基材40的至少一個表面具有樹脂層44之構成。
同樣地,圖25及圖24的導通路16在兩端具有突出部分16a及突出部分16b,但並不限定於此,亦可以係在絕緣性基材40的至少具有樹脂層44之一側的表面具有突出部分之構成。
圖24所示之金屬填充微細結構體20的厚度h例如為30μm以下。又,金屬填充微細結構體20的TTV(Total Thickness Variation:總厚度變化)為10μm以下為較佳。
在此,金屬填充微細結構體20的厚度h係如下值:藉由電解發射型掃描電子顯微鏡以20萬倍的倍率觀察金屬填充微細結構體20,獲取金屬填充微細結構體20的輪郭形狀,並關於相當於厚度h之區域測定出10個點之平均值。
又,金屬填充微細結構體20的TTV(Total Thickness Variation:總厚度變化)係如下值:藉由切割將金屬填充微細結構體20連同支撐體46一起進行切斷,並觀察金屬填充微細結構體20的剖面形狀而求出之值。
金屬填充微細結構體20為了運輸、輸送及搬運和保管等而如圖25所示設置於支撐體46上。在支撐體46與金屬填充微細結構體20之間設置有剝離層47。支撐體46與金屬填充微細結構體20藉由剝離層47而黏接成能夠分離。如上所述,將金屬填充微細結構體20隔著剝離層47設置於支撐體46上者稱作各向異性導電材料50。
支撐體46係支撐金屬填充微細結構體20者,例如由矽基板構成。作為支撐體46,除矽基板以外,例如能夠使用SiC、SiN、GaN及氧化鋁(Al2O3)等陶瓷基板、玻璃基板、纖維強化塑膠基板及金屬基板。纖維強化塑膠基板中還包括印刷配線基板亦即FR-4(Flame Retardant Type(阻燃型)4)基板等。
又,作為支撐體46,能夠使用具有撓性且透明者。作為具有撓性且透明之支撐體46,例如可舉出PET(聚對酞酸乙二酯)、聚環烯烴、聚碳酸酯、丙烯酸樹脂、PEN(聚萘二甲酸乙二醇酯)、PE(聚乙烯)、PP(聚丙烯)、聚苯乙烯、聚氯乙烯、聚偏二氯乙烯及TAC(三醋酸纖維素)等塑膠薄膜。
在此,透明係指在對位時使用之波長光中透射率為80%以上。因此在波長為400~800nm的可見光整個區域透射率低即可,但在波長為400~800nm的可見光整個區域透射率為80%以上為較佳。透射率藉由分光光度計而測定。
剝離層47係積層了支撐層48和剝離劑49者為較佳。剝離劑49與金屬填充微細結構體20接觸,支撐體46與金屬填充微細結構體20以剝離層47為起點分離。在各向異性導電材料50中,例如加熱至預先確定之 溫度,藉此,剝離劑49的接著力減弱,可以從金屬填充微細結構體20去除支撐體46。
作為剝離劑49,例如能使用Nitto Denko Corporation製造的REVALPHA(註冊商標)及SOMAR Corporation製造的SOMATAC(註冊商標)等。
又,在樹脂層44上可以設置保護層(未圖示)。保護層係為了保護結構體表面免受刮傷等而使用者,因此易剝離膠帶為較佳。作為保護層,例如可以使用帶黏著層薄膜。
作為帶黏著層薄膜,例如能夠使用以如下系列名稱出售之市售品:在聚乙烯樹脂薄膜表面形成有黏著劑層之SUNYTECT〔註冊商標〕(Sun A.Kaken Co.,Ltd.製造)、在聚對酞酸乙二酯樹脂薄膜表面形成有黏著劑層之E-MASK〔註冊商標〕(Nitto Denko Corporation製造)、在聚對酞酸乙二酯樹脂薄膜表面形成有黏著劑層之MASTACK〔註冊商標〕(FUJIMORI KOGYO CO.,LTD製造)等。
又,黏貼帶黏著層薄膜之方法並不受特別的限定,能夠使用以往公知的表面保護膠帶黏貼裝置及層壓機進行黏貼。
以下,對金屬填充微細結構體20的構成更具體地進行說明。
〔絕緣性基材〕
絕緣性基材的物性及組成如上所述。
絕緣性基材40的厚度ht在1~1000μm的範圍內為較佳,在5~500μm的範圍內為更佳,在10~300μm的範圍內為進一步較佳。若絕緣性基材的厚度在該範圍內,則絕緣性基材的操作性變得良好。
絕緣性基材40的厚度ht係如下值:藉由聚焦離子束(Focused Ion Be am:FIB)相對於厚度方向Dt對絕緣性基材40進行切削加工,藉由電解發射型掃描電子顯微鏡以20萬倍的倍率觀察其剖面,獲取絕緣性基材40的輪郭形狀,並關於相當於厚度ht之區域測定出10個點之平均值。
絕緣性基材中之各貫通孔的間隔為5nm~800nm為較佳,10nm~200nm為更佳,50nm~140nm為進一步較佳。若絕緣性基材中之各貫通孔的間隔在該範圍內,則絕緣性基材作為絕緣性隔壁充分發揮功能。貫通孔的間隔與導通路的間隔相同。
在此,貫通孔的間隔亦即導通路的間隔係指相鄰之導通路之間的寬度w(參閱圖24)係指如下值:藉由電場發射型掃描電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件的剖面,並在10個點測定出相鄰之導通路之間的寬度之平均值。
〔導通路〕
導通路由金屬構成。作為金屬的具體例,較佳為例示出金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎂(Mg)及鎳(Ni)等。依據導電性的觀點,銅、金、鋁及鎳為較佳,銅及金為更佳。
<突出部分>
藉由壓接等方法將各向異性導電性構件和電極進行電連接或物理接合時,依據能夠充分確保突出部分壓扁之情況下的平面方向的絕緣性之理由,導通路的突出部分的縱橫比(突出部分的高度/突出部分的直徑)為0.5以上且小於50為較佳,0.8~20為更佳,1~10為進一步較佳。
又,依據追隨連接對象的半導體構件的表面形狀之觀點,如上所述,導通路的突出部分的高度為20nm以上為較佳,100nm~500nm為更佳。
導通路的突出部分的高度係指如下值:藉由電解發射型掃描電子顯微鏡以2萬倍的倍率觀察金屬填充微細結構體的剖面,並在10個點測定出導通路的突出部分的高度之平均值。
導通路的突出部分的直徑係指如下值:藉由電解發射型掃描電子顯微鏡而觀察金屬填充微細結構體的剖面,並在10個點測定出導通路的突出部分的直徑之平均值。
如上所述,導通路16係藉由絕緣性基材40而以彼此電絕緣之狀態存在者,但其密度為2萬個/mm2以上為較佳,200萬個/mm2以上為更佳,1000萬個/mm2以上為進一步較佳,5000萬個/mm2以上為尤佳,1億個/mm2以上為最佳。
進而,相鄰之各導通路16的中心間距離p(參閱圖2)為20nm~500nm為較佳,40nm~200nm為更佳,50nm~140nm為進一步較佳。
〔樹脂層〕
如上所述,樹脂層設置於絕緣性基材的表面和背面,如上所述係將導通路的突出部進行埋設者。亦即,樹脂層包覆從絕緣性基材突出之導通路的端部,保護突出部。
樹脂層係藉由上述樹脂層形成步驟而形成者。樹脂層例如在50℃~200℃的溫度範圍內顯示出流動性,在200℃以上之溫度下硬化者為較佳。
樹脂層係藉由上述樹脂層形成步驟而形成者,但亦能夠使用以下所示之樹脂劑的組成。以下,關於樹脂層的組成進行說明。樹脂層係含有高分子材料者。樹脂層可含有抗氧化材料。
<高分子材料>
作為樹脂層中所包含之高分子材料並不受特別的限定,依據能夠有效地填埋半導體芯片或半導體晶圓與各向異性導電性構件的間隙,並進一步提高與半導體芯片或半導體晶圓的密接性之理由,熱硬化性樹脂為較佳。
作為熱硬化性樹脂,具體而言,例如可舉出環氧樹脂、酚樹脂、聚醯亞胺樹脂、聚酯樹脂、聚胺酯樹脂、雙馬來醯亞胺樹脂、三聚氰胺樹脂、異氰酸酯類樹脂等。
其中,依據進一步提高絕緣可靠性且耐化學性優異之理由,使用聚醯亞胺樹脂及/或環氧樹脂為較佳。
<抗氧化材料>
作為樹脂層中所包含之抗氧化材料,具體而言,例如可舉出1,2,3,4-四唑、5-胺基-1,2,3,4-四唑、5-甲基-1,2,3,4-四唑、1H-四唑-5-乙酸、1H-四唑-5-琥珀酸、1,2,3-三唑、4-胺基-1,2,3-三唑、4,5-二胺基-1,2,3-三唑、4-羧基-1H-1,2,3-三唑、4,5-二羧基-1H-1,2,3-三唑、1H-1,2,3-三唑-4-乙酸、4-羧基-5-羧甲基-1H-1,2,3-三唑、1,2,4-三唑、3-胺基-1,2,4-三唑、3,5-二胺基-1,2,4-三唑、3-羧基-1,2,4-三唑、3,5-二羧基-1,2,4-三唑、1,2,4-三唑-3-乙酸、1H-苯并三唑、1H-苯并三唑-5-羧酸、苯并呋喃、2,1,3-苯并噻唑、鄰苯二胺、間苯二胺、兒茶酚、鄰胺基酚、2-巰基苯并噻唑、2-巰基苯并咪唑、2-巰基苯并噁唑、三聚氰胺及該等衍生物。
其中,苯并三唑及其衍生物為較佳。
作為苯并三唑衍生物,可舉出在苯并三唑的苯環上具有羥基、烷氧基(例如甲氧基、乙氧基等)、胺基、硝基、烷基(例如甲基、乙基及丁基等)、鹵素原子(例如氟、氯、溴及碘等)等之取代苯并三唑。又,與萘三唑、萘 雙三唑同樣地,亦能夠舉出被取代之取代萘三唑、取代萘雙三唑等。
又,作為樹脂層中所包含之抗氧化材料的其他例,可舉出通常之抗氧化劑,亦即,高級脂肪酸、高級脂肪酸銅、酚化合物、烷醇胺、氫醌類、銅螯合劑、有機胺及有機銨鹽等。
樹脂層中所包含之抗氧化材料的含量並不受特別的限定,由防腐效果的觀點,相對於樹脂層的總質量,0.0001質量%以上為較佳,0.001質量%以上為更佳。又,依據在正式接合製程中得到適當之電阻之理由,5.0質量%以下為較佳,2.5質量%以下為更佳。
<遷移防止材料>
依據藉由捕獲可包含於樹脂層中之金屬離子、鹵素離子和源自半導體芯片及半導體晶圓之金屬離子而進一步提高絕緣可靠性之理由,樹脂層含有遷移防止材料為較佳。
作為遷移防止材料,例如能夠僅使用離子交換體,具體而言,陽離子交換體與陰離子交換體的混合物或陽離子交換體。
在此,陽離子交換體及陰離子交換體例如分別能夠從後述無機離子交換體及有機離子交換體中適當地進行選擇。
(無機離子交換體)
作為無機離子交換體,例如可舉出以含氫氧化鋯為代表之金屬的含氫氧化物。
作為金屬的種類,例如除鋯以外,還已知有鐵、鋁、錫、鈦、銻、鎂、鈹、銦、鉻及鉍等。
其中,鋯類金屬具有陽離子Cu2+、Al3+的交換能力。又,鐵類金屬亦具 有Ag+、Cu2+的交換能力。
同樣地,錫類、鈦類及銻類金屬係陽離子交換體。
另一方面,鉍類金屬具有陰離子Cl-的交換能力。
又,鋯類金屬依據製造條件顯示出陰離子的交換能力。鋁類及錫類金屬亦相同。
作為除此以外的無機離子交換體,已知有以磷酸鋯為代表之多價金屬的酸性鹽、以鉬磷酸銨為代表之雜多酸鹽、不溶性亞鐵氰化等合成物。
該等無機離子交換體的一部分已市售,例如已知有TOAGOSEI CO.,LTD.的商品名稱“IXE”的各種等級。
另外,除合成品以外,還能夠使用如天然產品的沸石或蒙脫石般的無機離子交換體粉末。
(有機離子交換體)
作為有機離子交換體,可舉出作為陽離子交換體而具有磺酸基之交聯聚苯乙烯,此外,還可舉出具有羧酸基、膦酸基或次膦酸基者。
又,可舉出作為陰離子交換體而具有季銨基、季鏻基或叔鋶基之交聯聚苯乙烯。
該等無機離子交換體及有機離子交換體只要考慮慾捕捉之陽離子、陰離子的種類、關於前述離子的交換容量適當地選擇即可。當然,亦可以將無機離子交換體和有機離子交換體進行混合而使用。
電子元件的製造步驟中包括進行加熱之製程,因此無機離子交換體為較佳。
又,關於遷移防止材料與上述高分子材料的混合比,例如依據機械強度的觀點,將遷移防止材料設為10質量%以下為較佳,將遷移防止材料設為5質量%以下為更佳,進而,將遷移防止材料設為2.5質量%以下為進一步較佳。又,依據抑制接合半導體芯片或半導體晶圓與各向異性導電性構件時的遷移之觀點,將遷移防止材料設為0.01質量%以上為較佳。
<無機填充劑>
樹脂層含有無機填充劑為較佳。
作為無機填充劑並不受特別的限制,能夠從公知者適當地進行選擇,例如可舉出高嶺土、硫酸鋇、鈦酸鋇、氧化矽粉末、微粉狀氧化矽、氣相法二氧化矽、無定形二氧化矽、結晶性二氧化矽、熔融二氧化矽、球狀二氧化矽、滑石、黏土、碳酸鎂、碳酸鈣、氧化鋁、氫氧化鋁、雲母、氮化鋁、氧化鋯、氧化釔、碳化矽及氮化矽等。
依據防止無機填充劑進入導通路之間且進一步提高導通可靠性之理由,無機填充劑的平均粒徑大於各導通路的間隔為較佳。
無機填充劑的平均粒徑為30nm~10μm為較佳,80nm~1μm為更佳。
在此,關於平均粒徑,將藉由雷射衍射散射式粒徑測定裝置(NIKKISO CO.,LTD.製造的Microtrac MT3300)測定之一次粒徑設為平均粒徑。
<硬化劑>
樹脂層可含有硬化劑。
在含有硬化劑之情況下,由抑制與連接對象的半導體芯片或半導體晶圓的表面形狀的接合不良之觀點,不使用常溫下為固體的硬化劑,而含有常溫下為液體的硬化劑為更佳。
在此,“常溫下為固體”係指在25℃下為固體,例如熔點高於25℃之溫度之物質。
作為硬化劑,具體而言,例如可舉出如二胺基二苯甲烷、二胺基二苯碸般的芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、雙氰胺、四甲基胍、硫脲加成胺、甲基六氫鄰苯二甲酸酐等羧酸酐、羧酸醯肼、羧酸醯胺、多酚化合物、酚醛清漆樹脂及聚硫醇等,能夠從該等硬化劑中適當地選擇在25℃下為液體者。另外,硬化劑可單獨使用1種,亦可併用2種以上。
在樹脂層中,在不損害其特性之範圍內可含有各種添加劑,亦即,通常廣泛地添加到半導體封裝的樹脂絕緣膜中之分散劑、緩衝劑、黏度調整劑等。
<形狀>
依據保護導通路之理由,樹脂層的厚度大於導通路的突出部的高度且1μm~5μm為較佳。
以下,作為金屬填充微細結構體20的應用例,關於將金屬填充微細結構體20使用於各向異性導電性構件22(參閱圖26等)中之例子進行說明。
圖26係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第1例之示意圖,圖27係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第2例之示意圖,圖28係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第3例之示意圖,圖29係表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的第4例之示意圖。
又,如圖26所示之積層元件60般,可以隔著顯示出各向異性導電性之各向異性導電性構件22,將半導體元件62和半導體元件64在積層方向Ds上進行接合,從而,將半導體元件62和半導體元件64進行電連接。各向異性導電性構件22具有與上述金屬填充微細結構體20相同之構成,並具有在積層方向Ds上導通之導通路16(參閱圖5),發揮著TSV(Through Silicon Via:矽穿孔)的功能。另外,各向異性導電性構件22亦能夠作為中介板而利用。
除圖26所示構成以外,例如可以設為如下構成:如圖27所示之積層元件60般,隔著各向異性導電性構件22,將半導體元件62、半導體元件64及半導體元件66在積層方向Ds上積層並接合,並進行了電連接。
又,可以設為如下構成:如圖28所示之積層元件60般,使用中介板23和各向異性導電性構件22,將半導體元件62、半導體元件64及半導體元件66在積層方向Ds上積層並接合,並進行了電連接。
又,可以係如圖29所示積層元件60般作為光學感測器發揮功能者。圖29所示積層元件60隔著各向異性導電性構件22在積層方向Ds上積層有半導體元件72和感測器芯片74。又,感測器芯片74上設置有透鏡76。
半導體元件72係形成有邏輯電路者,若能夠處理藉由感測器芯片74而得到之訊號,則其構成並不受特別的限定。
感測器芯片74係具有檢測光之光感測器者。光感測器若能夠檢測光,則並不受特別的限定,例如使用CCD(Charge Coupled Device:電荷耦合元件)圖像感測器或CMOS(Complementary Metal Oxide Semiconductor: 互補金屬氧化物半導體)圖像感測器。
另外,在圖29所示積層元件60中,隔著各向異性導電性構件22連接了半導體元件72和感測器芯片74,但並不限定於此,亦可以係直接結合半導體元件72和感測器芯片74之構成。
透鏡76若能夠使光聚光於感測器芯片74,則其構成並不受特別的限定,例如使用稱作微透鏡者。
另外,上述半導體元件62、半導體元件64及半導體元件66具有元件區域(未圖示)。
元件區域係形成有用於作為電子元件發揮功能的電容器、電阻及線圈等各種元件構成電路等之區域。元件區域中例如有:形成有如快閃記憶體等般的記憶體電路、微處理器及FPGA(field-programmable gate array:場域可程式閘陣列)等般的邏輯電路之區域;及形成有無線標籤等通信模組和配線之區域。在元件區域中,除此以外,還可以形成有發送電路或MEMS(Micro Electro Mechanical Systems:微機電系統)。MEMS例如係感測器、致動器及天線等。感測器中例如包括加速度感測器、聲音感測器及光感測器等各種感測器。
如上所述,元件區域形成有元件構成電路等,半導體元件中例如設置有再配線層(未圖示)。
在積層元件中,例如能夠設為具有邏輯電路之半導體元件與具有記憶體電路之半導體元件的組合。又,可以將半導體元件設為全部具有記憶體電路者,又,可以設為全部具有邏輯電路者。又,作為積層元件60中之半導體元件的組合,可以係感測器、致動器及天線等與記憶體電路和邏輯電路的 組合,依據積層元件60的用途等可適當地確定。
除上述以外,上述半導體元件62、半導體元件64及半導體元件66例如可舉出ASIC(Application Specific Integrated Circuit:特殊應用積體電路)、FPGA(Field Programmable Gate Array:場域可程式閘陣列)、ASSP(Application Specific Standard Product:應用特定標準產品)等邏輯積體電路。又,例如可舉出CPU(Central Processing Unit:中央處理單元)、GPU(Graphics Processing Unit:圖案處理單元)等微處理器。又,例如可舉出DRAM(Dynamic Random Access Memory:動態隨機存取記憶體)、HMC(Hybrid Memory Cube:混合記憶體立方體)、MRAM(Magnetoresistive Random Access Memory:磁記憶體)、PCM(Phase-Change Memory:相變化記憶體)、ReRAM(Resistance Random Access Memory:可變電阻式記憶體)、FeRAM(Ferroelectric Random Access Memory:鐵電隨機存取記憶體)、快閃記憶體等記憶體。又,例如可舉出LED(Light Emitting Diode:發光二極體)、電壓元件、DC(Direct Current:直流電)-DC(Direct Current:直流電)轉換器、絕緣閘雙極電晶體(Insulated Gate Bipolar Transistor:IGBT)等模擬積體電路。
進而,作為半導體元件,例如可舉出GPS(Global Positioning System:全球定位系統)、FM(Frequency Modulation:調頻)、NFC(Near Field Communication:近場通訊)、RFEM(RF Expansion Module:射頻擴展模組)、MMIC(Monolithic Microwave Integrated Circuit:毫米波積體電路)、WLAN(Wireless Local Area Network:無線區域網路)等無線元件、離散元件、Passive(被動)元件、SAW(Surface Acoustic Wave:表面聲波)濾波 器、RF(Radio Frequency:射頻)濾波器、IPD(Integrated Passive Devices:整合式被動元件)等。
其次,關於使用了金屬填充微細結構體之積層元件的製造方法的第1例進行說明。
使用了金屬填充微細結構體之積層元件的製造方法的第1例係有關芯片堆疊晶圓者,表示圖26所示積層元件60的製造方法。
圖30~圖32係按步驟順序表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第1例之示意圖。
在使用了金屬填充微細結構體之積層元件的製造方法的第1例中,首先,準備在表面64a設置有各向異性導電性構件22之半導體元件64。
其次,使各向異性導電性構件22面向第1半導體晶圓80並配置半導體元件64。其次,使用半導體元件64的對準標誌和第1半導體晶圓80的對準標誌,相對於第1半導體晶圓80進行半導體元件64的對位。
另外,關於第1半導體晶圓80的對準標誌的圖像或反射圖像和半導體元件64的對準標誌的圖像或反射圖像,若能夠得到數位圖像數據,則對位的構成並不受特別的限定,能夠適當地利用公知的攝像裝置。
其次,隔著各向異性導電性構件22,將半導體元件64載置於第1半導體晶圓80的元件區域,例如施加預先確定之壓力,加熱至預先確定之溫度並保持預先確定之時間,使用樹脂層44(參閱圖24)進行臨時接合。對所有半導體元件64進行前述處理,如圖31所示,將所有半導體元件64臨時接合於第1半導體晶圓80的元件區域。
臨時接合中使用樹脂層44係方法之一,亦可以係以下所示方法。例如 可以藉由滴註法等將密封樹脂等供給到第1半導體晶圓80上,從而,將半導體元件64臨時接合於第1半導體晶圓80的元件區域,亦可以在第1半導體晶圓80上,使用事先供給之絕緣性樹脂薄膜(NCF(Non-conductive Film:非導電薄膜))將半導體元件64臨時接合於元件區域。
其次,在將所有半導體元件64臨時接合於第1半導體晶圓80的元件區域之狀態下,將預先確定之壓力施加於半導體元件64,加熱至預先確定之溫度並保持預先確定之時間,從而,將複數個半導體元件64全部一併接合於第1半導體晶圓80的元件區域。該接合係稱作正式接合者。藉此,半導體元件64的端子(未圖示)接合於各向異性導電性構件22,第1半導體晶圓80的端子(未圖示)接合於各向異性導電性構件22。
其次,如圖32所示,將隔著各向異性導電性構件22接合有半導體元件64之第1半導體晶圓80,在每個元件區域藉由切割或雷射刻劃等進行單片化。藉此,能夠得到接合有半導體元件62、各向異性導電性構件22及半導體元件64之積層元件60。
另外,在進行臨時接合時,若臨時接合強度弱,則導致在輸送步驟等及進行接合為止的步驟中產生位置偏離,因此臨時接合強度變得重要。
又,臨時接合製程中之溫度條件並不受特別的限定,0℃~300℃為較佳,10℃~200℃為更佳,常溫(23℃)~100℃為尤佳。
同樣地,臨時接合製程中之加壓條件並不受特別的限定,10MPa以下為較佳,5MPa以下為更佳,1MPa以下為尤佳。
正式接合中之溫度條件並不受特別的限定,比臨時接合的溫度高的溫度為較佳,具體而言,150℃~350℃為更佳,200℃~300℃為尤佳。
又,正式接合中之加壓條件並不受特別的限定,30MPa以下為較佳,0.1MPa~20MPa為更佳。
又,正式接合的時間並不受特別的限定,1秒~60分鐘為較佳,5秒~10分鐘為更佳。
在上述條件下進行正式接合,藉此樹脂層在半導體元件64的電極之間流動,難以殘留於接合部。
如上所述,在正式接合中,藉由一併進行複數個半導體元件64的接合,能夠縮短生產時間,並能夠提高生產率。
關於使用了金屬填充微細結構體之積層元件的製造方法的第2例說明。
圖33~圖35係按步驟順序表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第2例之示意圖。
與使用了金屬填充微細結構體之積層元件的製造方法的第1例相比,使用了金屬填充微細結構體之積層元件的製造方法的第2例除3個半導體元件62、64、66隔著各向異性導電性構件22積層並接合之方面以外,與使用了金屬填充微細結構體之積層元件的製造方法的第1例相同。因此省略關於與積層元件的製造方法的第2例共同之製造方法的詳細說明。
半導體元件64在背面64b設置有對準標誌(未圖示),且設置有端子(未圖示)。進而,半導體元件64在表面64a設置有各向異性導電性構件22。又,半導體元件66亦在表面66a設置有各向異性導電性構件22。
如圖33所示,在所有半導體元件64隔著各向異性導電性構件22臨時接合於第1半導體晶圓80的元件區域之狀態下,使用半導體元件64 的背面64b的對準標誌和半導體元件66的對準標誌,相當於半導體元件64進行半導體元件66的對位。
其次,如圖34所示,在半導體元件64的背面64b,隔著各向異性導電性構件22臨時接合半導體元件66。其次,將所有半導體元件64隔著各向異性導電性構件22臨時接合於第1半導體晶圓80的元件區域,在所有半導體元件64上隔著各向異性導電性構件22臨時接合有半導體元件66之狀態下,在預先確定之條件下進行正式接合。藉此,半導體元件64和半導體元件66隔著各向異性導電性構件22被接合,半導體元件64和第1半導體晶圓80隔著各向異性導電性構件22被接合。半導體元件64、半導體元件66及第1半導體晶圓80的端子(未圖示)接合於各向異性導電性構件22。
其次,如圖35所示,將半導體元件64及半導體元件66隔著各向異性導電性構件22接合之第1半導體晶圓80,在每個元件區域,例如藉由切割或雷射刻劃等進行單片化。藉此,能夠得到半導體元件62、半導體元件64及半導體元件66隔著各向異性導電性構件22接合之積層元件60。
關於使用了金屬填充微細結構體之積層元件的製造方法的第3例進行說明。
使用了金屬填充微細結構體之積層元件的製造方法的第3例係有關堆疊晶圓者,表示圖26所示積層元件60的製造方法。
圖36及圖37係按步驟順序表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第3例之示意圖。
與積層元件的製造方法的第1例相比,使用了金屬填充微細結構體之 積層元件的製造方法的第3例除隔著各向異性導電性構件22接合第1半導體晶圓80和第2半導體晶圓82之方面以外,與積層元件的製造方法的第3例相同。因此省略關於與積層元件的製造方法的第1例共同之製造方法的詳細說明。又,關於各向異性導電性構件22,亦如同上述說明,因此省略其詳細說明。
首先,準備第1半導體晶圓80和第2半導體晶圓82。在第1半導體晶圓80的表面80a或第2半導體晶圓82的表面82a均設置各向異性導電性構件22。
其次,使第1半導體晶圓80的表面80a對向第2半導體晶圓82的表面82a。然後,使用第1半導體晶圓80的對準標誌和第2半導體晶圓82的對準標誌,相對於第1半導體晶圓80進行第2半導體晶圓82的對位。
其次,使第1半導體晶圓80的表面80a對向第2半導體晶圓82的表面82a,並利用上述方法,如圖36所示,將第1半導體晶圓80和第2半導體晶圓82隔著各向異性導電性構件22進行接合。該情況下,在進行了臨時接合之後,可以進行正式接合,亦可以僅進行正式接合。
其次,如圖37所示,在第1半導體晶圓80和第2半導體晶圓82隔著各向異性導電性構件22接合之狀態下,在每個元件區域,例如藉由切割或雷射刻劃等進行單片化。藉此,能夠得到半導體元件62和半導體元件64隔著各向異性導電性構件22接合之積層元件60。如此,即使使用堆疊晶圓亦能夠得到積層元件60。
另外,關於單片化,因如上所述而省略詳細說明。
又,如圖37所示,在第1半導體晶圓80和第2半導體晶圓82接合之 狀態下,若在第1半導體晶圓80及第2半導體晶圓82中存在需要減薄之半導體晶圓,則能夠藉由化學機械研磨(CMP:Chemical Mechanical Polishing)等進行減薄。
在使用了金屬填充微細結構體之積層元件的製造方法的第3例中,以積層了半導體元件62和半導體元件64之雙層結構為例進行了說明,但並不限定於此,當然,可以係如上所述3層以上。該情況下,與上述積層元件60的製造方法的第2例同樣地,在第2半導體晶圓82的背面82b藉由設置對準標誌(未圖示)和端子(未圖示)而能夠得到3層以上的積層元件60。
如上所述,藉由在積層元件60中設置各向異性導電性構件22之構成,即使在半導體元件上存在凹凸,亦能夠藉由將突出部分16a及突出部分16b作為緩衝層利用而吸收凹凸。由於突出部分16a及突出部分16b作為緩衝層發揮功能,因此關於在半導體元件上存在元件區域之方面,能夠設為不需要高的表面質量。因此,不需要研磨等平滑化處理便能夠抑制生產成本,還能夠縮短生產時間。
又,由於能夠使用芯片堆疊晶圓來製造積層元件60,因此藉由僅將半導體芯片的合格品接合於半導體晶圓內的合格品部分而能夠維持生產率,並能夠減少製造損失。
進而,如上所述,樹脂層44具備黏著性,當臨時接合時能夠用作臨時接合劑,並能夠一併進行正式接合。
設置有上述各向異性導電性構件22之半導體元件64能夠使用各向異性導電性構件22和具備複數個元件區域(未圖示)之半導體晶圓而形 成。在元件區域中設置有用於如上所述進行對位的對準標誌(未圖示)和端子(未圖示)。在各向異性導電材料50(參閱圖25)中,各向異性導電性構件22以與元件區域匹配之圖案形成。
首先,施加預先確定之壓力,加熱至預先確定之溫度並保持預先確定之時間,將各向異性導電材料50的各向異性導電性構件22接合於半導體晶圓的元件區域。
其次,去除各向異性導電材料50的支撐體46,僅使各向異性導電性構件22接合於半導體晶圓。該情況下,在各向異性導電材料50中,加熱至預先確定之溫度,使剝離層47的剝離劑49的接著力降低,從而,以各向異性導電材料50的剝離層47為起點去除支撐體46。其次,關於半導體晶圓,在每個元件區域進行單片化,得到複數個半導體元件64。
另外,以設置有各向異性導電性構件22之半導體元件64為例進行了說明,但關於設置有各向異性導電性構件22之第2半導體晶圓82,與設置有各向異性導電性構件22之半導體元件64同樣地,設置有各向異性導電性構件22之半導體元件66亦能夠設置各向異性導電性構件22。
關於半導體元件的接合,以對半導體元件接合另一半導體元件之形態進行了說明,但並不限定於此,亦可以係在一個半導體元件上接合複數個半導體元件之形態亦即一對複數個形態。又,亦可以係接合複數個半導體元件和複數個半導體元件之形態亦即複數對複數個形態。
圖38係表示本發明的實施形態的積層元件的第5例之示意圖,圖39係表示本發明的實施形態的積層元件的第6例之示意圖,圖40係表示本發明的實施形態的積層元件的第7例之示意圖,圖41係表示本發明的實施形 態的積層元件的第8例之示意圖,圖42係表示本發明的實施形態的積層元件的第9例之示意圖。
作為一對複數個形態,例如例示出如下形態的積層元件83:如圖38所示,半導體元件62、半導體元件64及半導體元件66分別使用各向異性導電性構件22而接合並電連接。另外,半導體元件62可以係具有中介板功能者。在積層元件83中,可以由半導體元件晶圓來代替半導體元件62、半導體元件64及半導體元件66。
又,作為複數對複數個形態,例如例示出如下形態的積層元件84:如圖39所示,半導體元件64和半導體元件66使用各向異性導電性構件22接合並電連接於一個半導體元件62。半導體元件62可以係具有中介板功能者。
又,例如在具有中介板功能之元件上,亦能夠積層具有邏輯電路之邏輯芯片及記憶體芯片等複數個元件。又,該情況下,即使電極尺寸不同,亦能夠接合於各元件上。
在圖40所示之積層元件85中電極88的大小不同,混合存在大小不同者,但半導體元件64和半導體元件66使用各向異性導電性構件22接合並電連接於一個半導體元件62。進而,半導體元件86使用各向異性導電性構件22接合並電連接於半導體元件64。半導體元件87利用各向異性導電性構件22接合並電連接於半導體元件64和半導體元件66。
又,如圖41所示之積層元件89般,亦能夠設為如下構成:半導體元件64和半導體元件66利用各向異性導電性構件22接合並電連接於一個半導體元件62。進而,半導體元件86和半導體元件87利用各向異性導 電性構件22接合於半導體元件64,半導體元件91利用各向異性導電性構件22接合並電連接於半導體元件66。
在如上所述構成的情況下,在如包括光波導般的元件表面積層如VCSEL(Vertical Cavity Surface Emitting Laser:垂直空腔表面發光雷射)般的發光元件及CMOS(Complementary Metal Oxide Semiconductor:互補金屬氧化物半導體)圖像感測器般的受光元件,藉此亦能夠應對假設為高頻之矽光子。
例如如圖42所示之積層元件89a般,半導體元件64和半導體元件66利用各向異性導電性構件22接合並電連接於一個半導體元件62。進而,半導體元件86和半導體元件87利用各向異性導電性構件22接合於半導體元件64,半導體元件91利用各向異性導電性構件22接合並電連接於半導體元件66。半導體元件62上設置有光波導81。半導體元件66上設置有發光元件95,半導體元件64上設置有受光元件96。從半導體元件66的發光元件95輸出之光Lo穿過半導體元件62的光波導81,並作為出射光Ld出射到半導體元件64的受光元件96。藉此,能夠應對上述矽光子。
另外,在各向異性導電性構件22上,在相當於光Lo及出射光Ld的光路之部位形成有孔27。
關於使用了積層體之三維積層中之具體之裝配步驟進行說明。
為了實現三維積層,需要在所積層之元件上形成有負責積層方向的電連接之配線,負責該積層方向的連接之配線被稱作TSV(Through Silicon Via:直通矽穿孔)。具有TSV之元件依據在哪一階段形成TSV分類成先鑽孔(Via-first)、中鑽孔(Vias-middle)及後鑽孔(Via-last)三種。在形成元 件的電晶體之前形成TSV者被稱作先鑽孔。在形成電晶體之後且形成再配線層之前形成者被稱作中鑽孔。在形成再配線層之後形成者被稱作後鑽孔。基於任一方法之TSV形成中均需要減薄矽基板,以進行貫通處理。
與積層體的使用形態的例一同,對應用了TSV之半導體芯片或晶圓的接合方法進行說明。
作為先鑽孔或中鑽孔的代表性例子,可舉出被稱作HBM(High Band width Memory:高頻寬記憶體)或HMC(Hybrid Memory Cube:混合記憶體立方體)之積層型記憶體芯片。該等例中,在以同一模具形狀形成記憶體區域之同時形成TSV區域,減薄基材晶圓而形成TSV,在通孔的表面形成被稱作微凸起之電極,並進行積層而接合。
作為後鑽孔的例子,可舉出如下步驟:藉由絕緣性接著劑或絕緣性氧化物而接合不具有金屬凸起之半導體芯片或晶圓,之後形成TSV。
以往,在形成層間接合之後,藉由博世(BOSCH)法或雷射鑽孔法等方法而形成孔,藉由濺射等在壁面上而形成鍍覆核,並藉由鍍覆而填充金屬,從而,與各層的配線部分電接合。
然而,金屬填充係藉由鍍覆核的生長而形成者,因此填充金屬與配線部分的接合未必得到確保。相對於此,在使用各向異性導電性構件來連接凸起彼此之間之情況下,各向異性導電性構件的導通路因直接形成與凸起的結合而電連接得到強化,訊號連接得到進一步變得良好。此時,在半導體芯片表面或晶圓表面設置不會有助於訊號傳輸之電極,藉此增加接合部的面積,並能夠提高每一剪切應力的耐性。又,層間的熱傳導變得良好,因此熱量容易向積層體整體擴散。依據該等機構,連接強度和散熱性進一步得到提高。
作為能夠應用於先鑽孔、中鑽孔及後鑽孔之任一個之接合方法的例子,可舉出金屬擴散接合、氧化膜直接接合、金屬凸起接合及共晶接合。
金屬擴散接合或氧化膜直接接合在低壓低溫條件下的接合性良好。另一方面,作為對接合面之高清潔度,例如要求與剛進行基於Ar蝕刻之表面清潔之後相等之級別。又,作為平坦性,例如要求算術平均粗糙度Ra為1nm以下,因此在接合時需要嚴格之環境氣體控制及平行度控制,關於在不同之公司或者即使公司相同卻在不同之工廠製造出來之半導體元件的產品組,有時半導體元件的種類或配線規則不同,在三維積層該種半導體元件的產品組之情況下,要求其中最嚴格的精度或控制。
另一方面,在存在一些缺陷之情況下或者製程冗長之情況下,金屬凸起接合或共晶接合的接合性亦良好。又,依據凸起或焊料的變形或流動,與金屬擴散接合或氧化膜直接接合相比,有時接合不同種類元件時的元件表面的清潔度或平坦度可以低。
該等接合方式中,作為課題可舉出接合強度比金屬擴散接合及氧化膜直接接合低的方面、以及每次重複積層時因已接合部分被再加熱而有可能引起元件不良之方面。在文獻(National Institute of Advanced Industrial Science and Technology(AIST)研究成果報告2013年3月8日:“多功能高密度三維積體化技術(2)下一代三維積體化的評價分析技術的研究開發<(2)-B熱/積層接合技術的研究開發>”)中提出有如下方法:藉由有機樹脂而進行積層時的臨時固定,在積層所有層之後一併進行加熱並接合,藉此避免溫度履歷的影響。藉由形成不會有助於訊號傳輸之電極而提高散熱性,因此針對使用熱傳導性低的有機樹脂層之態樣,應用積層體尤其有用。
其次,關於在上述接合中利用構成積層體之各向異性導電性構件之情況進行說明。
使用於積層體中之各向異性導電性構件至少在一個表面形成有樹脂層為較佳,在兩面形成為更佳。
又,上述各向異性導電性構件的樹脂層44包含熱硬化性樹脂為較佳。所形成之上述樹脂層作為臨時接合層而抑制積層後的位置偏離。由於能夠在低溫下且短時間內進行臨時接合,因此能夠減少對元件的不良影響。依據抑制因製程中的熱量而產生之位置偏離之觀點,上述樹脂層的厚度為100nm~1000nm為較佳,各向異性導電性構件的熱傳導率在厚度方向上為20~100W/(m‧K)為較佳,各向異性導電性構件的熱膨脹係數(CTE)為5ppm~10ppm為較佳。
各向異性導電性構件以隔著能夠剝離之接著層保持在支撐體上之形式被供給為較佳。作為支撐體的材質並無特別的限定,但依據不易彎曲且能夠確保恆定的平坦度之觀點,矽或玻璃等材質為較佳。
作為能夠剝離之接著層,可以係接著性低的接著層,因加熱或光照射而接著性降低之接著層為較佳。作為因加熱而接著性降低之接著層的例子,可舉出Nitto Denko Corporation製造的REVALPHA(註冊商標)或SOMAR Corporation製造的SOMATAC(註冊商標)。作為因光照射而接著性降低之接著層,除能夠使用如用作通常之切割膠帶般的材料以外,還可舉出3M Company製造的光剝離層的例子。
在各向異性導電性構件中,可以在保持於支撐體之階段形成有圖案。作為圖案形成的例子,例如可舉出凹凸圖案形成、單片化及親疏水性圖案形成,形成有親疏水性圖案為較佳,親疏水性圖案被單片化為更佳。
由於各向異性導電性構件包含導電材料,因此為了進行接合,只要在接合對象的表面形成有電極即可,而並不需要特殊技術,亦即,微細圓錐金凸起等特殊金屬凸起,或者依據CONNECTEC JAPAN,、Tohoku MicroTec Co.,Ltd.及National Institute of Advanced Industrial Science and Technology(AIST)青柳昌宏研究小組之MONSTER PAC Core技術等。尤其,即使在接合對象的表面平坦性低的情況下亦能夠進行接合,因此各向異性導電性構件在表面具有突起為較佳,如上所述,突出部分16a亦即突起包括由導電材料構成之突起為更佳。
又,具備具有本發明的面積比率之端子之積層體由於層間的熱傳導良好,藉此熱容易向積層體整體擴散,因此散熱性尤其良好。
其次,關於積層元件的積層方法進行說明。
在積層不同之半導體芯片之態樣中,可舉出COC(Chip on Chip:芯片堆疊芯片)法、COW(Chip on Wafer:芯片堆疊晶圓)法、WOW(Wafer on Wafer:晶圓堆疊晶圓)法。COC法係在固定於基板上之半導體芯片上積層半導體芯片之方法,具有能夠積層不同尺寸的半導體芯片、以及在接合前能夠篩選合格品半導體芯片等優點,在積層複數個半導體芯片之情況下,因每次要求對齊而成本高。COW法係在基板晶圓上積層半導體芯片之方法,在積層複數個半導體芯片之情況下,與COC法同樣地,因每次需要對齊而成本高。WOW法係將晶圓彼此之間進行接合之方法,具有能夠縮短 接合時間且容易對齊等優點,但由於無法篩選合格品半導體芯片,因此複數層積層體的生產率降低。
以縮短對齊時間為目的,研究出在晶圓上進行一併對齊之被稱作自行對齊之方法,例如在日本特開2005-150385號公報或日本特開2014-57019號公報中公開了技術。但該等文獻中僅公開了使被固定之半導體芯片之間進行對位之技術,為了將層彼此之間進行電接合,需要進而進行上述接合方法中的任一方法。為了應用金屬擴散接合或氧化膜直接接合,需要精確地控制所排列之所有半導體芯片的高度,因此成本高。另一方面,在應用金屬凸起接合或共晶接合之情況下,在每次進行加熱並接合之方式中需要對已接合部分進行再加熱的對策,在積層所有層之後一併加熱並接合之方式中,需要在積層時不使半導體芯片偏離之研究及散熱對策。
對於上述課題,使用了各向異性導電性構件之三維積層係有用的。
從而,在積層體的各種接合中使用各向異性導電性構件為較佳,但積層體亦可以包括基於習知方法之接合。作為包括基於習知方法之接合之例子,可舉出具有基於各向異性導電性構件之接合之積層體在光半導體與ASIC(Application Specific Integrated Circuit:特殊應用積體電路)之間具有混合黏合之態樣、以及在記憶體與ASIC之間具有表面活化接合之態樣。基於習知方法之接合具有藉由不同之規則製造出來之元件彼此之間容易積層之優點。
作為使用了各向異性導電性構件之三維積層的例子,可舉出以下態樣。
首先,檢查第1半導體芯片組並進行單片化,篩選第1合格品半導體 芯片組。
隔著第1各向異性導電性構件,在第1基體上排列第1合格品半導體芯片組並進行臨時接合。能夠藉由覆晶接合機等裝置而進行臨時接合。作為第1基體並不受特別的限定,可例舉出具有電晶體之元件或具有配線層和貫通電極之基體。
在檢查被積層半導體芯片組之後進行單片化,並篩選被積層合格品半導體芯片組。作為被積層半導體芯片組並不受特別的限定,可以例舉具有貫通電極之態樣,或者去除具有被埋設之通孔之半導體芯片的背面之態樣。作為背面的去除方法,可舉出背磨、CMP及化學蝕刻等方法。尤其,橫向的應力少的化學蝕刻等去除方法為較佳。
在第2基體的與第1基體上之第1合格品半導體芯片組的排列對應之位置排列被積層合格品半導體芯片組。
在進行第1基體與第2基體的對位之後,在第1基體與第2基體之間夾持第2各向異性導電性構件,隔著該第2各向異性導電性構件進行第1合格品半導體芯片組與被積層合格品半導體芯片組的臨時接合。其次,從被積層合格品半導體芯片組剝離第2基體而去除。
將由第1合格品半導體芯片組、第2各向異性導電性構件及被積層合格品半導體芯片組構成之結構設為新的第1合格品半導體芯片組,直至形成預先確定之階層的結構為止重複積層第2各向異性導電性構件和被積層半導體芯片組。
在形成預先確定之階層的結構之後,一併進行加熱及加壓,藉此將階層之間進行正式接合而得到三維接合結構。
藉由壓縮黏合等方法而密封所得到之三維接合結構並進行單片化,藉此得到目標元件。另外,在進行單片化之前,可進行減薄、再配線、電極形成等處理。
作為其他例,可舉出如下態樣:隔著第2各向異性導電性構件而與第1合格品半導體芯片組接合之後,進行被積層半導體芯片組的單片化之態樣;將形成有圖案之各向異性導電性構件用作第1各向異性導電性構件或第2各向異性導電性構件之態樣;及將形成有圖案之各向異性導電性構件用作用於在第2基體上排列被積層半導體芯片組的接著劑,並在第2基體與各向異性導電性構件的界面進行剝離之態樣等。
又,作為其他例,亦可舉出以下態樣。
首先,在第1基體的表面設置第1各向異性導電性構件。作為第1基體,可以係存在MOS(Metal Oxide Semiconductor:金屬氧化物半導體)之態樣,亦可以係不存MOS之態樣。
檢查第1半導體芯片組並進行單片化,並篩選第1合格品半導體芯片組。
藉由因處理而接著性降低之臨時接合層,在支撐體的表面設置第2各向異性導電性構件。作為支撐體的材質並不受特別的限定,但矽或玻璃為較佳。作為因處理而接著性降低之臨時接合層,因加熱而接著性降低之臨時接合層或因光照射而接著性降低之臨時接合層為較佳。
在第2各向異性導電性構件上設置圖案。作為圖案,經單片化之親疏水性圖案為更佳。親疏水性圖案被單片化之情況下,在後續步驟中容易將各向異性導電性構件轉印到第1合格品半導體芯片組。作為單片化方法 並不受特別的限定,可舉出切割法、雷射照射法、隱形切割法、濕式蝕刻法及乾式蝕刻法等。
藉由使用了圖案之自組裝技術,隔著第2各向異性導電性構件,在支撐體上排列第1合格品半導體芯片組並進行臨時接合。作為自組裝技術,例如可舉出如下方法:在基板的裝配區域上形成包含活性劑之液滴,液滴上載置半導體芯片組,將元件定位於裝配區域並乾燥液滴,隔著硬化性樹脂層而接合元件和裝配基板,並沖洗活性劑。該等技術公開於日本特開2005-150385號公報或日本特開2014-57019號公報中。在進行自組裝時,亦可以將電極用作對準標誌。
隔著第1各向異性導電性構件,將第1基體和第1合格品半導體芯片組進行臨時接合。其次,進行使臨時接合層的接著性降低之處理,並在第2各向異性導電性構件與支撐體的界面進行剝離。
將由第1基體、第1各向異性導電性構件及第1合格品半導體芯片組構成之結構設為新的第1基體,將第2各向異性導電性構件設為新的第1各向異性導電性構件,直至形成預先所確定階層的結構為止重複積層第1合格品半導體芯片組和第2各向異性導電性構件。
在形成預先所確定階層的結構之後,在比臨時接合中所使用之條件更高壓且更高溫的條件下進行一併處理,藉此將階層之間進行正式接合,得到三維接合結構。由於臨時接合層殘留於積層體上,因此作為臨時接合層而使用在正式接合條件下進行硬化反應之材料為較佳。
藉由壓縮黏合等方法而密封所得到之三維接合結構,並進行單片化,藉此得到目標積層元件。另外,在進行單片化之前,可以進行減薄、再配線及 電極形成等處理。
如上所述,藉由使用各向異性導電性構件而能夠分離臨時接合和正式接合,因此無需經過複數次回流焊接等高溫製程便能夠降低產生元件不良之風險。又,如上所述,在使用表面具有樹脂層之各向異性導電性構件之態樣中,樹脂層能夠緩解因製程條件而對接合部產生的影響。又,在使用表面具有突起之各向異性導電性構件之態樣中,即使在接合對象的表面平坦性低的情況下亦能夠進行接合,因此能夠簡化平坦化製程。
以下,關於使用了積層體之三維積層,使用圖43~圖58更具體地進行說明。
圖43~圖53係按步驟順序表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例之示意圖。
圖54~圖56係按步驟順序表示在使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例中使用之積層體的製造方法之示意圖。
圖57及圖58係按步驟順序表示在使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第4例中使用之積層體的製造方法之示意圖。
使用了金屬填充微細結構體之積層元件的製造方法的第4例係有關三維積層者,與使用了金屬填充微細結構體之積層元件的製造方法的第2例同樣地,係使用各向異性導電性構件者。因此,省略關於與使用了金屬填充微細結構體之積層元件的製造方法的第2例共同之製造方法的詳細說明。
首先,如圖43所示,準備在半導體晶圓92的表面92a的整面設置有各向異性導電性構件22之第1積層基體90。半導體晶圓92例如能夠設為與具備複數個元件區域(未圖示)之第1半導體晶圓80相同之構成。另外,半導體晶圓92亦能夠設為上述中介板23。
又,如圖44所示,準備設置有複數個半導體元件64之第2積層基體100。第2積層基體100在第2基體102的表面102a上積層有剝離功能層104和各向異性導電性構件22。在各向異性導電性構件22上設置有複數個半導體元件64。在各向異性導電性構件22上,在未設置有半導體元件64之區域設置有親疏水性膜105。
在第2積層基體100中,半導體元件64的背面64b係第2基體102側的面,表面64a係其相反側的面。半導體元件64例如使用經檢查並篩選之合格品半導體元件。
剝離功能層104例如由因加熱或光照射而接著性降低之接著層構成。作為因加熱而接著性降低之接著層的例子,可舉出Nitto Denko Corporation製造的REVALPHA(註冊商標)或SOMAR Corporation製造的SOMATAC(註冊商標)。作為因光照射而接著性降低之接著層,除能夠使用如用作通常的切割膠帶之材料以外,還可以例舉3M Company製造的光剝離層。
其次,如圖45所示,將第1積層基體90和第2積層基體100進行臨時接合。另外,臨時接合的方法如上所述。又,在臨時接合中使用覆晶接合機等裝置。
其次,如圖46所示,去除第2積層基體100的第2基體102。該情況 下,半導體元件64處於與半導體晶圓92的各向異性導電性構件22臨時接合之狀態,成為在半導體元件64的表面64a轉載有各向異性導電性構件22之狀態。
例如藉由加熱或光照射使剝離功能層104的接著性降低,從而去除第2基體102。
其次,如圖47所示,在半導體元件64的表面64a側的各向異性導電性構件22上,對準半導體元件64彼此的位置臨時接合另一第2積層基體100。該情況下,另一第2積層基體100的半導體元件64的背面64b和臨時接合於半導體晶圓92上之半導體元件64的表面64a側的各向異性導電性構件22被臨時接合。臨時接合的方法如上所述。
其次,如圖48所示,去除另一第2積層基體100的第2基體102。第2基體102的去除方法如上所述。
如圖48所示,半導體元件64處於與半導體晶圓92側的半導體元件64的各向異性導電性構件22臨時接合之狀態,且成為各向異性導電性構件22轉載於半導體元件64的表面64a之狀態。圖48表示半導體元件64設置有兩層之構成。如此,藉由重複進行第2積層基體100的臨時接合而能夠控制半導體元件64的積層數量。
在此,準備圖49所示之第3複合積層體106。第3複合積層體106具有第3基體108,在其表面108a以特定的圖案形成有親疏水性膜109。又,半導體元件64設置於未設置有第3基體108的表面108a亦即親疏水性膜109之區域。該情況下,半導體元件64例如亦使用經檢查並篩選之合格品半導體元件。
親疏水性膜109例如隔著遮罩塗佈撥水性材料,設為所希望的圖案並得到特定的圖案。作為撥水性材料,能夠使用烷基矽烷或氟代烷基矽烷等化合物。作為撥水性材料,能夠使用顯示出依據形狀之撥水效果之材料,例如同排聚丙烯(i-PP)的相分離結構等。
其次,如圖50所示,針對設置有兩層半導體元件64之第1積層基體90,在半導體元件64的表面64a側的各向異性導電性構件22上,對準半導體元件64彼此的位置臨時接合第3複合積層體106。藉此,成為設置有3層半導體元件64之構成。
其次,如圖51所示,去除第3複合積層體106的第3基體108。第3基體108的去除方法與上述第2基體102的去除方法相同。
其次,在比臨時接合中所使用之條件更高壓且更高溫的條件下進行一併處理,藉此將半導體元件64、各向異性導電性構件22及半導體晶圓92進行正式接合,得到圖52所示之三維接合結構體94。另外,對三維接合結構體94可以進行減薄、再配線及電極形成等處理。
其次,切斷三維接合結構體94的半導體晶圓92和各向異性導電性構件22,從而如圖53所示進行單片化。藉此,能夠得到隔著各向異性導電性構件22接合有3個半導體元件64之積層元件60。單片化方法能夠適當地利用上述方法。
如圖54所示,圖44所示之第2積層基體100藉由將剝離功能層104和各向異性導電性構件22積層於第2基體102的表面102a而形成。
其次,如圖55所示,在各向異性導電性構件22上,以特定的圖案形成親疏水性膜105。
親疏水性膜105例如藉由微影法或自組織化法等方法在各向異性導電性構件22上形成圖案。在親疏水性膜105中,作為形成親水圖案之親水性材料的例子,可舉出聚乙烯醇等親水性高分子。
又,亦能夠利用用於上述親疏水性膜109中之材料形成親疏水性膜105。親疏水性膜105例如亦使用包含氟類化合物之阻劑材料藉由曝光顯影而形成特定的圖案。
其次,如圖56所示,在未設置有親疏水性膜105之區域設置半導體元件64。藉此,得到圖44所示之第2積層基體100。
作為設置半導體元件64之方法,例如利用如下方法:在未設置有親疏水性膜105之區域形成包含活性劑之液滴,在液滴上載置半導體元件64進行定位並乾燥液滴,隔著硬化性樹脂層接合半導體元件64和第2基體102,並沖洗活性劑。
關於圖49所示之第3複合積層體106,如圖57所示準備第3基體108。其次,如圖58所示,在第3基體108的表面108a,以特定的圖案形成親疏水性膜109。親疏水性膜109具有與上述親疏水性膜105相同之構成,並能夠以相同之方法形成。
其次,在未設置有親疏水性膜109之區域設置半導體元件64。作為設置半導體元件64之方法,例如利用如下方法:在未設置有親疏水性膜109之區域形成包含活性劑之液滴,在液滴上載置半導體元件64進行定位並乾燥液滴,隔著硬化性樹脂層接合半導體元件64和第3基體108,並沖洗活性劑。藉此,得到圖49所示之第3複合積層體106。
又,亦能夠應對不使用TSV之新方法。在三維裝配中,如上所述,有時要求一對複數個形態或複數對複數個形態的接合。此時,通常需要對任一元件預先賦予中介板功能。但在考慮異質的接合環境之情況下,為了使各元件聚合而預先進行設計並非較佳。
作為解決該種問題之方法,提出有單獨使用再配線層(RDL:Re-Distribution Layer:重新分配層)之方法。藉由將具有連接各種元件之中介板功能之再配線層接合並內置於各向異性導電膜,能夠不受各元件設計的約束而實現薄型化及無TSV。
亦能夠以相同之規格在有機基板內設置積層有複數個元件之堆疊體(stack)。
該等裝配的例子示於圖59~圖76中。另外,當然,作為具體之裝配方法,並不限定於圖59~圖76所示者。
圖59~圖71係按步驟順序表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第5例之示意圖,圖72~圖76係按步驟順序表示使用了本發明的實施形態的金屬填充微細結構體之積層元件的製造方法的第6例之示意圖。另外,在圖59~圖76中,對與圖12所示之各向異性導電材料50及圖13所示之積層元件60相同之構成物標註同一符號,並省略其詳細說明。
首先,準備具有支撐體46和各向異性導電性構件22之各向異性導電材料50、及設置有再配線層110之晶圓112。另外,再配線層110具有上述中介板功能。
如圖59所示,與各向異性導電性構件22對向配置再配線層110,如圖 60所示,將各向異性導電性構件22和再配線層110進行接合並電連接。
其次,如圖61所示,從再配線層110分離出晶圓112。
其次,如圖62所示,在再配線層110上,與各向異性導電性構件22對向配置各向異性導電材料50。
其次,如圖63所示,將再配線層110和各向異性導電性構件22進行接合,如圖64所示,分離出一個支撐體46。
其次,如圖65所示,與分離出一個支撐體46之各向異性導電性構件22對向配置半導體元件62。其次,如圖66所示,將各向異性導電性構件22和半導體元件62進行接合並電連接。其次,如圖67所示,分離出剩餘的支撐體46。
其次,如圖68所示,與未設置有半導體元件62之一側的、分離出剩餘的支撐體46之各向異性導電性構件22對向配置半導體元件64。
其次,如圖69所示,將各向異性導電性構件22和半導體元件64進行接合並電連接。藉此,能夠不使用TSV便能夠積層半導體元件62和半導體元件64。
另外,在圖68中配置了半導體元件64,但並不限定於此,如圖70所示,亦可以將半導體元件64和半導體元件66配置於一個半導體元件62。該情況下,如圖71所示,成為在一個半導體元件62上配置有複數個半導體元件64、半導體元件66之構成。該情況下,亦能夠不使用TSV便能夠將半導體元件64和半導體元件66積層於半導體元件62。
又,再配線層110並不限定於單獨使用,亦能夠埋入有機基板中而使用。
該情況下,如圖72所示,對向再配線層110將有機基板120配置於設置有再配線層110之各向異性導電材料50。有機基板120例如係作為中介板發揮功能者。
其次,如圖73所示,在再配線層110上,例如利用焊接將有機基板120進行電連接。該情況下,亦可以將再配線層110埋入有機基板120中。
其次,如圖74所示,分離出支撐體46。其次,如圖75所示,與各向異性導電性構件22對向配置半導體元件62。
其次,如圖76所示,將半導體元件62接合並電連接於各向異性導電性構件22。藉此,能夠得到積層有再配線層110和半導體元件62者。
另外,上述中以半導體元件為例進行了說明,但並不限定於此,亦可以用半導體晶圓來代替半導體元件。
又,半導體元件的構成並不受到特別的限定,能夠適當地利用上述例示者。
在此,臨時接合係指在將半導體元件或半導體晶圓相對於所接合對象物進行對位之狀態下固定於所接合對象物上。
正式接合係指在經臨時接合之狀態下,在預先確定之條件下進行接合,並將對象物彼此之間進行接合。正式接合係指只要特別之外力等不進行作用,接合狀態就始終不會被解除之狀態。
正式接合由於如上所述一併進行,因此能夠縮短生產時間,並誰能提高生產率。
接合方法並不特別限定於上述方法,能夠使用DBI(Direct Bond Interconnect:雙位元組交插)及SAB(Surface Activated Bond:表面活化鍵)。
例如在接合各向異性導電性構件和半導體晶圓之情況下,上述DBI在各向異性導電性構件及半導體晶圓上積層矽氧化膜,並實施化學機械研磨。之後,藉由電漿處理而使矽氧化膜界面活化,並藉由使各向異性導電性構件與半導體晶圓接觸而接合兩者。
例如在接合各向異性導電性構件和半導體晶圓之情況下,上述SAB在真空中對異性導電性構件及半導體晶圓的各接合面進行表面處理並進行活化。該狀態下,藉由使各向異性導電性構件及半導體晶圓在常溫環境下接觸而接合兩者。表面處理中利用氬等惰性氣體的離子照射或中性原子束照射。
又,當進行臨時接合時,在將各向異性導電性構件和半導體晶圓進行接合之情況下,檢查半導體晶圓和半導體元件以使預先分離合格品和不合格品,並僅將半導體元件的合格品隔著各向異性導電性構件接合於半導體晶圓內的合格品部分,藉此能夠減少製造損失。將品質得到保證之合格品的半導體元件稱作KGD(Known Good Die:優質芯片)。
又,在將半導體元件接合於元件區域之步驟中,在臨時接合複數個半導體元件之後全部進行了一併接合,但並不限定於此。依據接合方法,亦存在無法臨時接合者。該情況下,可以省略半導體元件的臨時接合。進而,可以在半導體晶圓的元件區域分別接合一個半導體元件。
關於半導體元件及半導體晶圓的輸送及揀選等和臨時接合及正式接合,藉由使用公知的半導體製造裝置而能夠實現。
上述臨時接合的情況下,能夠使用TORAY ENGINEERING Co.,Ltd、SHIBUYA CORPORATION、SHINKAWA LTD.及Yamaha Motor Co.,Ltd.等各公司的裝置。
作為使用於上述正式接合之裝置,例如能夠使用MITSUBISHI HEAVY INDUSTRIES MACHINE TOOL CO.,LTD.、Bondtech Co.,Ltd.、PMT CORPORATION、AYUMI INDUSTRY Co.,Ltd.、Tokyo Electron Limited.(TEL)、EVG、SÜSS MICROTEC SE.(SUSS)、MUSASHINO ENGINEERING CO.,LTD.等各公司的晶圓接合裝置。
當進行臨時接合及正式接合等各種接合時,接合時的環境氣體、加熱溫度、加壓力(荷重)及處理時間作為控制因子而舉出,但能夠選擇適合於所使用之半導體元件等元件之條件。
作為接合時的環境氣體,以大氣下為首,能夠從氮環境氣體等惰性環境氣體及真空狀態中進行選擇。
加熱溫度能夠在100℃~400℃的溫度中選擇各種溫度,且關於升溫速度,亦能夠依據加熱階段的性能或加熱方式在10℃/分鐘~10℃/秒為止進行選擇。關於冷卻亦相同。又,亦能夠逐漸進行加熱,亦能夠分成複數個階段依次提高加熱溫度進行接合。
關於壓力(荷重),亦能夠依據樹脂密封劑的特性等急劇加壓或逐漸加壓。
接合時的環境氣體、加熱及加壓各自的保持時間及變更時間能夠適當地進行設定。又,關於其順序亦能夠適當地進行變更。例如能夠組合如下順序:在成為真空狀態之後進行第1階段的加壓,之後,進行加熱而升溫時進行第2階段的加壓並保持一定時間,在卸載之同時進行冷卻,在成為一定溫度以下之階段返回到大氣下。
該等順序能夠進行各種重組,在大氣下加壓之後,可以設為真空狀態並 進行加熱,亦可以一並進行真空化、加壓及加熱。該等組合的例子示於圖77~圖83中。
又,若利用接合時分別控制面內的加壓分佈、加熱分佈之機構,則提高接合的成品率。
關於臨時接合,亦能夠同樣地進行變更,例如藉由在惰性環境氣體中進行臨時接合而能夠抑制半導體元件的電極表面氧化。進而,亦能夠一邊附加超聲波,一邊進行接合。
圖77~圖83係表示正式接合條件的第1例~第7例之曲線圖。圖77~圖83表示接合時的環境氣體、加熱溫度、加壓力(荷重)及處理時間,符號V表示真空度,符號L表示荷重,符號t表示溫度。圖77~圖83中真空度高表示壓力變低。
關於接合時的環境氣體、加熱溫度及荷重,例如如圖77~圖79所示,可以在減小壓力之狀態下施加荷重之後使溫度上升。又,如圖80、圖82及圖83所示,可以使施加荷重之時刻與提高溫度之時刻匹配。如圖81所示,亦可以在使溫度上升之後施加荷重。又,如圖80及圖81所示,可以使壓力的減小時刻與提高溫度之時刻匹配。
如圖77、圖78及圖82所示,溫度的上升亦可以呈階梯狀上升,如圖83所示,亦可以以兩個階段進行加熱。如圖79及圖82所示,荷重亦可以呈階梯狀施加。
又,關於減小壓力之時刻,如圖77、圖79、圖81、圖82及圖83所示,可以在減壓之後施加荷重,如圖78及圖80所示,可以使減壓的時刻與施加荷重之時刻匹配。該情況下,同時並行減壓和接合。
本發明係基本上如上所述構成者。以上,關於本發明的金屬填充微細結構體的製造方法及絕緣性基材進行了詳細說明,但本發明並不限定於上述實施形態,在不脫離本發明的主旨之範圍內,當然可以進行各種改進或變更。
[實施例]
以下,舉出實施例進一步具體地說明本發明。以下實施例中示出之材料、試劑、使用量、物質量、比例、處理內容、處理順序等只要不脫離本發明的主旨就能夠適當地進行變更。從而,本發明的範圍不應被以下所示之具體例限定地解釋。
本實施例中製作出實施例1~實施例14的金屬填充微細結構體及比較例1~比較例3的金屬填充微細結構體。關於實施例1~實施例14的金屬填充微細結構體及比較例1~比較例3的金屬填充微細結構體,對缺陷數量、孔隙的有無及鍍覆後的膜狀態進行了評價。將缺陷數量、孔隙的有無及鍍覆後的膜狀態的評價結果示於下述表5中。
以下,關於缺陷數量、孔隙的有無及鍍覆後的膜狀態進行說明。
關於缺陷數量的評價進行說明。
<缺陷數量的評價>
在研磨所製造出之金屬填充微細結構體的單面之後,藉由光學顯微鏡觀察研磨面,試圖發現缺陷。之後,計數缺陷數量,求出每單位面積的缺陷數量,以下述表1中示出之評價基準評價了缺陷數量。評價中需要滿足直徑20~50μm的評價基準和直徑超過50μm的評價基準兩者。例如評價AA設為直徑為20~50μm滿足0.001~0.1且未檢測直徑超過50μm者。
另外,如下實施了上述單面研磨。首先,藉由Q-chuck(註冊商標)(MARUISHI SANGYO CO.,LTD.製造)將所製造出之金屬填充微細結構體黏貼於4英吋晶圓上,並使用MAT Inc.,製造的研磨裝置研磨了金屬填充微細結構體直至算術平均粗糙度(JIS(日本工業標準)B0601:2001)成為0.02μm。研磨中使用了包含氧化鋁之研磨顆粒。
Figure 107131396-A0305-02-0085-1
關於有無孔隙的評價進行說明。
<有無孔隙的評價>
關於所製造出之金屬填充微細結構體,切出10個剖面,在各剖面上拍攝10個視場的5萬倍的FE-SEM(Field Emission Scanning Electron Microscope)圖像並進行觀察,計數各視場圖像中之孔隙的個數。然後,求出每一長度(每0.26mm)的孔隙數量,以下述表2所示之評價基準對有無孔隙進行了評價。
另外,使用聚焦離子束(Focused Ion Beam:FIB)進行切削加工而得到剖面。
Figure 107131396-A0305-02-0085-2
Figure 107131396-A0305-02-0086-3
關於鍍覆後的膜狀態進行說明。
<鍍覆後的膜狀態的評價>
關於所製造出之金屬填充微細結構體進行目視觀察,以下述表3所示之評價基準對鍍覆後的膜狀態進行了評價。
Figure 107131396-A0305-02-0086-4
以下,關於實施例1~實施例14及比較例1~比較例3進行說明。
(實施例1)
關於實施例1的金屬填充微細結構體進行說明。
〔金屬填充微細結構體〕
<鋁基板的製作>
使用含有Si:0.06質量%、Fe:0.30質量%、Cu:0.005質量%、Mn:0.001質量%、Mg:0.001質量%、Zn:0.001質量%、Ti:0.03質量%且餘量為Al和不可避免雜質的鋁合金,製備熔融金屬,並進行熔融金屬處理及過濾,之後,藉由DC(Direct Chill:直接激冷)鑄造法製作出厚度為500mm、寬度為1200mm的鑄塊。
其次,用平面銑刀以平均10mm的厚度對表面進行銑削之後,在550℃下保持均熱約5小時,當溫度下降至400℃時,使用熱軋機設為厚度2.7m m的軋製板。
進而,使用連續退火機在500℃下進行熱處理之後,藉由冷軋精加工成1.0mm厚度,得到JIS(日本工業標準)1050材料的鋁基板。
在將鋁基板形成為直徑為200mm(8英吋)的晶圓狀之後,實施了以下所示之各處理。
<電解研磨處理>
使用以下組成的電解研磨液,在電壓25V、液體溫度65℃、液體流速3.0m/分鐘的條件下,對上述鋁基板實施了電解研磨處理。
陰極設為碳電極,電源使用了GP0110-30R(TAKASAGO LTD.製造)。又,使用旋漩渦式流量監測器FLM22-10PCW(AS ONE Corporation.製造)計測了電解液的流速。
(電解研磨液組成)
‧85質量%磷酸(Wako Pure Chemical,Ltd.試劑) 660mL
‧純水 160mL
‧硫酸 150mL
‧乙二醇. 30mL
<陽極氧化處理步驟>
其次,按照日本特開2007-204802號公報中記載的順序,藉由自有序化法對電解研磨處理之後的鋁基板實施了陽極氧化處理。
用0.50mol/L的草酸電解液,在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下,對電解研磨處理之後的鋁基板實施5小時的預陽極氧化處理。
之後,對預陽極氧化處理後的鋁基板實施了在0.2mol/L鉻酸酐、0.6mol/L磷酸的混合水溶液(液體溫度:50℃)中浸漬12小時之脫膜處理。
之後,用0.50mol/L草酸的電解液,在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下實施3小時45分鐘的再陽極氧化處理,得到膜厚為30μm的陽極氧化膜。
另外,在預陽極氧化處理及再陽極氧化處理中,陰極均設為不銹鋼電極,電源使用了GP0110-30R(TAKASAGO LTD.製造)。又,冷卻裝置使用了NeoCool BD36(Yamato Scientific Co.,Ltd.製造),攪拌加溫裝置使用了對攪拌器PS-100(EYELATOKYO RIKAKIKAI CO,LTD.製造)。進而,使用漩渦式流量監測器FLM22-10PCW(AS ONE Corporation.製造)計測了電解液的流速。
<阻擋層去除步驟>
其次,在與上述陽極氧化處理相同的處理液及處理條件下,一邊使電壓從40V至0V以電壓下降速度0.2V/sec連續下降,一邊實施了電解處理(電解去除處理)。
之後,實施在5質量%磷酸中在30℃下浸漬30分鐘之蝕刻處理(蝕刻去除處理),去除存在於陽極氧化膜的微孔底部之阻擋層,使鋁基板經由微孔而露出。
在此,在阻擋層去除步驟後的陽極氧化膜中存在之貫通孔亦即微孔的平均開口直徑為60nm。另外,藉由FE-SEM(Field emission-Scanning Electron Microscope:場發射掃描電子顯微鏡)拍攝表面照片(5萬倍的倍率),作為測定出50點之平均值而算出平均開口直徑。下述表5中,將 平均開口直徑標記為“孔徑”。
又,阻擋層去除步驟後的陽極氧化膜的平均厚度為80μm。另外,藉由FIB(Focused Ion Beam:聚焦離子束)相對於厚度方向對陽極氧化膜進行切削加工,藉由FE-SEM對其剖面拍攝表面照片(5萬倍的倍率),作為測定出10點之平均值而算出平均厚度。
又,存在於陽極氧化膜中之微孔的密度約為1億個/mm2。另外,微孔的密度藉由在日本特開2008-270158號公報的<0168>及<0169>段中記載之方法測定並算出。
又,存在於陽極氧化膜中之微孔的規則度為92%。另外,藉由FE-SEM拍攝表面照片(20000倍的倍率),並且規則度藉由日本特開2008-270158號公報的<0024>~<0027>段中記載之方法而測定並算出。
<金屬填充步驟>
其次,對形成有陽極氧化膜之鋁基板,將鋁基板設為陰極,將鉑設為正極,並實施了1次電解鍍覆。
在電解鍍覆之前,將形成有陽極氧化膜之鋁基板在不施加電壓之狀態下經1分鐘浸漬於鍍液中。
在電解鍍覆之前,將形成有陽極氧化膜之鋁基板在不施加電壓之狀態下浸漬於鍍液中,其為上述預浸漬。實施例1中預浸漬時間為1分鐘。
具體而言,電解鍍覆中使用以下所示組成的銅鍍液,以下述表4所示之“類型-0”的電流控制模式施加電流,藉此將銅填充到微孔的內部。
在此,電流的施加中使用可編程電源(MATSUSADA PRECISION Inc.製造PRK45-78(型號名稱))的擴展功能,製作出下述表4所示之“類型- 0”、“類型-1”、“類型-2”、“類型-3”、“類型-4”及“脈衝”的電流控制模式,將任一模式使用於電流的施加中。“類型-4”將在“類型-3”的步驟1與步驟2之間、及在步驟2與步驟3之間以分別維持到達電流值之狀態保持5秒之電流控制模式。下述表4的維持時間表示維持到達電流值之時間。
另外,在鍍液中進行循環伏安法而確認了析出電位。
(銅鍍液組成及條件)
‧硫酸銅100g/L
‧硫酸10g/L
‧鹽酸5g/L
‧溫度25℃
<基板去除步驟>
其次,藉由在20質量%氯化汞水溶液(升汞)中在20℃下浸漬3小時而溶解並去除鋁基板,藉此製作出金屬填充微細結構體。
(實施例2)
與實施例1相比,實施例2在形成陽極氧化膜之後的阻擋層去除步驟與金屬填充步驟之間,在溫度400℃下實施了1小時的加熱處理。又,與實施例1相比,實施例2在預浸漬時間為15分鐘之方面、以及在電解鍍覆的正極中使用了Au(金)的電極膜之方面不同。除此以外,實施例2與實施例1相同。
具體而言,將0.7g/L氯化金酸性水溶液塗佈於一表面,在140℃下乾燥1分鐘,進而,在500℃下燒成1小時,藉此,在製作出金的鍍覆核之後,作為無電解鍍覆液而使用PRECIOUSFAB ACG2000基礎溶液/還原溶液(E lectroplating Engineers of Japan Ltd.製造),在50℃下進行1小時的浸漬處理,形成不存在與表面的空隙的電極膜,藉此形成加熱處理後的電極膜。
與實施例1同樣地,實施例2中微孔的平均開口直徑為60nm,且微孔的規則度為92%。
(實施例3)
與實施例1相比,實施例3除阻擋層去除步驟不同之方面以外,與實施例1相同。
實施例3的阻擋層去除步驟如下進行:在形成陽極氧化膜之後,使用將氧化鋅以成為2000ppm之方式溶解於氫氧化鈉水溶液(50g/l)中之鹼性水溶液,對鋁基板實施在30℃下浸漬150秒之蝕刻處理。藉此,去除存在於陽極氧化膜的微孔底部之阻擋層,且同時使鋅(金屬M1)在所露出鋁基板的表面析出。
(實施例4)
與實施例3相比,實施例4除預浸漬時間為15分鐘之方面不同以外,設為與實施例3相同。
(實施例5)
與實施例3相比,實施例5除預浸漬時間為30分鐘之方面不同以外,設為與實施例3相同。
(實施例6)
與實施例3相比,實施例6除預浸漬時間為90分鐘之方面不同以外,設為與實施例3相同。
(實施例7)
與實施例3相比,實施例7除預浸漬時間為15分鐘之方面、及電流控制模式為表4所示“類型-1”之方面不同以外,設為與實施例3相同。
(實施例8)
與實施例3相比,實施例8除預浸漬時間為15分鐘之方面、及電流控制模式為表4所示“類型-2”之方面不同以外,設為與實施例3相同。
(實施例9)
與實施例3相比,實施例9除預浸漬時間為15分鐘之方面、及電流控制模式為表4所示“類型-3”之方面不同以外,設為與實施例3相同。
(實施例10)
與實施例3相比,實施例10除預浸漬時間為30分鐘之方面、及實施了3次電解鍍覆之方面不同以外,設為與實施例3相同。
另外,在各電解鍍覆之間將間隔設為10分鐘作為如圖22所示不施加電流之期間。
(實施例11)
與實施例3相比,實施例11除預浸漬時間為200分鐘之方面不同以外,設為與實施例3相同。
(實施例12)
與實施例3相比,實施例12除預浸漬時間為30分鐘之方面、及對鍍液賦予超聲波振動之方面不同以外,設為與實施例3相同。
實施例12中,在電解過程中將投入式超聲波發生元件放入鍍液中,從而對鍍液賦予頻率為28KHz的超聲波。另外,作為超聲波發生元件,使用了在HONDA ELECTRONICS Co.,LTD.製造的發送機(WD-600-28T(型 號))中組合了HONDA ELECTRONICS Co.,LTD.製造的投入式振子單元(WS-600-28N(型號))者。
(實施例13)
與實施例3相比,實施例13除預浸漬時間為30分鐘之方面、及在鍍液中添加了界面活性劑之方面不同以外,設為與實施例3相同。
實施例13中,在界面活性劑中使用十二烷基硫酸鈉,並將鍍液的界面活性劑濃度設為0.2質量ppm。
(實施例14)
與實施例3相比,實施例14除預浸漬時間為15分鐘之方面、及電流控制模式為表4所示“類型-4”之方面不同以外,設為與實施例3相同。
(比較例1)
與實施例1相比,比較例1除預浸漬時間為0分鐘之方面,亦即,在電解鍍覆之前將形成有陽極氧化膜之鋁基板放入鍍液中之後盡量快速(5秒以內)開始進行電解鍍覆之方面不同以外,設為與實施例1相同。
(比較例2)
與實施例3相比,比較例2除預浸漬時間為0分鐘之方面,亦即,在電解鍍覆之前將形成有陽極氧化膜之鋁基板放入鍍液中之後,盡量快速(5秒以內)開始進行電解鍍覆之方面不同以外,設為與實施例3相同。
(比較例3)
與實施例1相比,比較例3除電流控制模式為表4所示“脈衝”(參閱圖84)之方面不同以外,設為與實施例1相同。
Figure 107131396-A0305-02-0094-5
Figure 107131396-A0305-02-0095-6
如表1所示,與比較例1~比較例3相比,實施例1~實施例14的缺陷數量少,孔隙亦少,且鍍覆後的膜狀態良好。
比較例1及比較例2未實施預浸漬,因此陽離子的供給不充份,缺陷數量多且孔隙亦多。
比較例3中電流控制模式為脈衝,因此陽離子的供給變得不充份,缺陷數量多且孔隙亦多。
又,依據實施例5和實施例12,在鍍覆過程中對鍍液賦予超聲波,藉此孔隙進一步減少。
依據實施例5和實施例13,在鍍液中添加界面活性劑,藉此鍍覆後的膜狀態進一步變得良好。
依據實施例4、實施例7、實施例8、實施例9及實施例14,根據電流控制模式,孔隙的產生狀態不同,與類型-0及類型-1相比,類型-2、類型-3及類型-4比的孔隙更少。在電流控制模式中,步驟2的時間長者孔隙更少。
10‧‧‧鋁基板
10a‧‧‧表面

Claims (9)

  1. 一種金屬填充微細結構體的製造方法,該金屬填充微細結構體中,在絕緣性基材的複數個貫穿孔中填充有金屬,該絕緣性基材具有在厚度方向上貫通之複數個貫通孔,該金屬填充微細結構體的製造方法具有將該金屬填充於複數個該貫通孔中之金屬填充步驟,該金屬填充步驟中,將該絕緣性基材在未施加電壓之狀態下浸漬於含有金屬離子之鍍液中30分鐘以上且90分鐘以下之時間,之後,連續或以多個階段提高電流值,藉此,藉由電解鍍覆而將該金屬填充於複數個該貫通孔中,其中實施複數次該電解鍍覆。
  2. 如申請專利範圍第1項所述之金屬填充微細結構體的製造方法,其中該金屬填充步驟中,對該絕緣性基材及該鍍液中的至少一方賦予振動。
  3. 如申請專利範圍第1項或第2項所述之金屬填充微細結構體的製造方法,其中將表示從在未施加該電壓之狀態下進行浸漬之浸漬結束至該電解鍍覆結束為止的時間之鍍覆處理時間設為T,將在該電解鍍覆中施加之電流的最大值設為Im時,關於該電流,在小於0.1T期間,將電流值設為小於0.05Im,之後,在小於0.1T期間,使該電流值增加至最大值Im。
  4. 如申請專利範圍第1項或第2項所述之金屬填充微細結構體的製造方法,其中 在實施複數次該電解鍍覆之情況下,連續實施該電解鍍覆。
  5. 如申請專利範圍第1項或第2項所述之金屬填充微細結構體的製造方法,其中在實施複數次該電解鍍覆之情況下,在該電解鍍覆期間設置不施加該電流之期間。
  6. 如申請專利範圍第1項或第2項所述之金屬填充微細結構體的製造方法,其中該絕緣性基材係鋁的陽極氧化膜。
  7. 如申請專利範圍第1項或第2項所述之金屬填充微細結構體的製造方法,其中該鍍液包含界面活性劑。
  8. 如申請專利範圍第1項或第2項所述之金屬填充微細結構體的製造方法,其中該鍍液的固體成分的主要成分係硫酸銅。
  9. 一種絕緣性基材,其使用於申請專利範圍第1至8項中任一項所述之金屬填充微細結構體的製造方法中。
TW107131396A 2017-09-26 2018-09-07 金屬填充微細結構體的製造方法及絕緣性基材 TWI765092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017184558 2017-09-26
JP2017-184558 2017-09-26

Publications (2)

Publication Number Publication Date
TW201915222A TW201915222A (zh) 2019-04-16
TWI765092B true TWI765092B (zh) 2022-05-21

Family

ID=65901315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131396A TWI765092B (zh) 2017-09-26 2018-09-07 金屬填充微細結構體的製造方法及絕緣性基材

Country Status (3)

Country Link
JP (1) JP6890668B2 (zh)
TW (1) TWI765092B (zh)
WO (1) WO2019065095A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115003864B (zh) * 2020-01-31 2024-08-16 富士胶片株式会社 金属填充微细结构体的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006328476A (ja) * 2005-05-26 2006-12-07 Tdk Corp めっき方法
US8048280B2 (en) * 1998-10-26 2011-11-01 Novellus Systems, Inc. Process for electroplating metals into microscopic recessed features
US8637397B2 (en) * 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
TWI546845B (zh) * 2014-01-09 2016-08-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58177488A (ja) * 1982-04-09 1983-10-18 Fujitsu Ltd 電気めつき処理方法
KR101156840B1 (ko) * 2010-07-01 2012-06-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5840894B2 (ja) * 2011-08-19 2016-01-06 株式会社荏原製作所 基板処理装置及び基板処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048280B2 (en) * 1998-10-26 2011-11-01 Novellus Systems, Inc. Process for electroplating metals into microscopic recessed features
JP2006328476A (ja) * 2005-05-26 2006-12-07 Tdk Corp めっき方法
US8637397B2 (en) * 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
TWI546845B (zh) * 2014-01-09 2016-08-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
JPWO2019065095A1 (ja) 2020-10-22
WO2019065095A1 (ja) 2019-04-04
JP6890668B2 (ja) 2021-06-18
TW201915222A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
CN113423872B (zh) 阳极氧化处理方法及各向异性导电性部件的制造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
TWI758510B (zh) 結構體、結構體的製造方法、積層體及半導體封裝體
JP7220796B2 (ja) 構造体の製造方法
WO2022163260A1 (ja) 構造体、異方導電性部材の製造方法、及び保護層形成用組成物
JP2019149448A (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
CN115135809B (zh) 金属填充微细结构体、金属填充微细结构体的制造方法及结构体
CN109155259B (zh) 电子元件、包含半导体元件的结构体及电子元件的制造方法
TWI765092B (zh) 金屬填充微細結構體的製造方法及絕緣性基材
CN115003864B (zh) 金属填充微细结构体的制造方法
JP7305770B2 (ja) 構造体の製造方法および接合体の製造方法
TWI774841B (zh) 半導體元件的製造方法及接合構件
WO2019163575A1 (ja) 接合体の製造方法、仮固定部材、および積層体
TW202305839A (zh) 結構體之製造方法