WO2019065095A1 - 金属充填微細構造体の製造方法および絶縁性基材 - Google Patents

金属充填微細構造体の製造方法および絶縁性基材 Download PDF

Info

Publication number
WO2019065095A1
WO2019065095A1 PCT/JP2018/032556 JP2018032556W WO2019065095A1 WO 2019065095 A1 WO2019065095 A1 WO 2019065095A1 JP 2018032556 W JP2018032556 W JP 2018032556W WO 2019065095 A1 WO2019065095 A1 WO 2019065095A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
filled microstructure
manufacturing
filled
conductive member
Prior art date
Application number
PCT/JP2018/032556
Other languages
English (en)
French (fr)
Inventor
小松　寛
浩二 殿原
雄一 糟谷
堀田　吉則
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to JP2019544474A priority Critical patent/JP6890668B2/ja
Publication of WO2019065095A1 publication Critical patent/WO2019065095A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/20—Electrolytic after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation

Definitions

  • the present invention relates to a method of producing a metal-filled microstructure in which a metal is filled in a plurality of through holes penetrating in the thickness direction of the insulating substrate, and an insulating substrate used in the method of producing a metal-filled microstructure.
  • the present invention relates to a method of manufacturing a metal-filled microstructure in which a plurality of through holes are filled with metal, and an insulating substrate.
  • the metal-filled microstructure in which a plurality of through holes penetrating in the thickness direction of the insulating substrate is filled with a metal is one of the fields that have recently received attention in nanotechnology.
  • the metal-filled microstructure is expected to be used as, for example, a battery electrode, a gas permeable membrane, a sensor, and an anisotropic conductive member.
  • the anisotropic conductive member is inserted between an electronic component such as a semiconductor element and the circuit board, and an electrical connection between the electronic component and the circuit board can be obtained simply by applying pressure. It is widely used as an electrical connection member, a connector for inspection at the time of performing a functional inspection, and the like. In particular, downsizing of electronic components such as semiconductor elements is remarkable. In the conventional method of directly connecting wiring boards such as wire bonding, flip chip bonding, and thermocompression bonding, etc., the stability of the electrical connection of the electronic component can not be sufficiently ensured.
  • Anisotropically conductive members have attracted attention.
  • Patent Document 1 As a method of manufacturing the metal-filled microstructure described above, for example, in Patent Document 1, the electrolytic plating in which filling of the metal in the through holes increases the current value during electrolytic plating continuously in the negative direction with respect to the plating time. It is described that it is done by the method. Further, as an electrolytic plating method used to fill the through holes with metal, Patent Document 2 describes carrying out an electrolytic plating treatment so as to satisfy the following (1) to (4). (1) The electrolytic plating process is started as a constant current electrolytic plating process. (2) The current value at the time of electroplating is increased in the negative direction when the virtual filling rate of the metal in the through holes reaches 75% to 125%.
  • the electrolytic plating process is performed until the virtual filling rate of the metal in the through holes becomes 101% or more.
  • the electrolytic plating process is carried out so that the virtual filling factor of the metal in the through holes from the current value during electrolytic plating in the negative direction to the end of the electrolytic plating process is 1% or more.
  • An object of the present invention is to solve the above-mentioned problems based on the prior art and to prevent metal from being sufficiently filled in the through holes and to prevent the occurrence of cavities when filling the plurality of through holes with metal. It is an object of the present invention to provide a method for producing a metal-filled microstructure and an insulating substrate.
  • the present invention is a method of manufacturing a metal-filled microstructure in which a plurality of through holes penetrating in the thickness direction of the insulating substrate is filled with a metal, the plurality of through holes It has a metal filling step of metal filling, and the metal filling step immerses the insulating substrate having a plurality of through holes in a plating solution containing metal ions for a time of over 5 seconds without applying a voltage. Then, a method of manufacturing a metal-filled microstructure in which a plurality of through holes are filled with metal by electrolytic plating by raising the current value continuously or in multiple steps.
  • the immersion time for immersing the insulating substrate having a plurality of through holes in the plating solution without applying a voltage is preferably 1 minute or more and 150 minutes or less.
  • the current is less than 0.1 T, where T is the plating treatment time which indicates the time from the end of immersion to the end of immersion in a state where no voltage is applied and the end of electrolytic plating and T is the maximum value of the current applied in electrolytic plating
  • the current value is less than 0.05 Im, and then the current value is increased to less than 0.1 T to the maximum value Im.
  • the electrolytic plating is preferably performed a plurality of times. When the electrolytic plating is carried out a plurality of times, it is preferable to carry out the electrolytic plating continuously. In addition, when the electrolytic plating is performed a plurality of times, it is preferable to provide a period in which no current is applied between the electrolytic plating.
  • the insulating substrate is preferably an anodic oxide film of aluminum.
  • the plating solution preferably contains a surfactant.
  • the main component of the solid content of the plating solution is copper sulfate.
  • the present invention also provides an insulating substrate used in the method for producing a metal-filled microstructure of the present invention described above.
  • ADVANTAGE OF THE INVENTION when metal-filling a several through-hole, it can suppress that metal is not fully filled with a through-hole, and a cavity being generated.
  • FIG. 1 is a schematic cross-sectional view showing an example of a metal-filled microstructure according to an embodiment of the present invention. It is a schematic cross section which shows an example of a structure of the anisotropically conductive material using the metal-filled microstructure of embodiment of this invention. It is a schematic diagram which shows the 1st example of the lamination
  • pulse electrolysis is effective in that cations are constantly supplied to the adherend surface, it is considered that diffusion does not remain inside very fine through holes. Therefore, as a means for realizing efficient cation transport in the through holes, a combination of cation supply by immersion in a plating solution without applying a voltage and stepwise consumption of cations by current control
  • the present invention has been completed by obtaining the finding that is effective. Even when manufacturing a large area, it is effective because cations can be supplied to all the through holes.
  • immersing in a plating solution in the state which does not apply a voltage is also called pre-immersion.
  • the method for producing the metal-filled microstructure will be specifically described.
  • FIG. 1 to FIG. 5 are schematic cross-sectional views showing a first embodiment of a method of manufacturing a metal-filled microstructure according to an embodiment of the present invention in the order of steps.
  • the metal-filled microstructure has an insulating substrate.
  • the insulating substrate is not particularly limited, and an anodic oxide film of aluminum will be described as an example of the insulating substrate.
  • an aluminum substrate 10 is prepared.
  • the aluminum substrate 10 has a thickness and thickness depending on the thickness of the anodic oxide film 14 of the metal-filled microstructure 20 (see FIG. 5) finally obtained, that is, the thickness of the insulating substrate, the processing apparatus, etc. It is determined appropriately.
  • the aluminum substrate 10 is, for example, a rectangular plate material.
  • the surface 10a (see FIG. 1) on one side of the aluminum substrate 10 is anodized.
  • the surface 10a (see FIG. 1) on one side of the aluminum substrate 10 is anodized to exist at the bottom of the plurality of through holes 12 extending in the thickness direction Dt of the aluminum substrate 10 as shown in FIG.
  • An anodic oxide film 14 having a barrier layer 13 is formed.
  • the above-mentioned anodizing process is called an anodizing process.
  • the barrier layer 13 is present at the bottom of the through hole 12 as described above, but the barrier layer 13 is removed as shown in FIG.
  • the step of removing the barrier layer 13 is called a barrier layer removing step.
  • the barrier layer 13 of the anodic oxide film 14 is removed by using an alkaline aqueous solution containing ions of the metal M1 having a hydrogen overvoltage higher than that of aluminum, and at the same time a metal (metal M1) is formed at the bottom of the through hole 12.
  • Metal layer 15a is formed. Thereby, the aluminum substrate 10 at the bottom of the through hole 12 is covered with the metal layer 15a.
  • the anodic oxide film 14 having a plurality of through holes 12 shown in FIG. 3, that is, the insulating base material having a plurality of through holes is referred to as a structure 17.
  • metal 15 b is filled in the through holes 12 of the anodic oxide film 14.
  • the metal layer 15a made of metal (metal M1) can be used as an electrode for electrolytic plating.
  • Filling the metal 15 b inside the through hole 12 is referred to as a metal filling step.
  • electrolytic plating is used, and the metal filling process will be described in detail later.
  • the aluminum substrate 10 is removed as shown in FIG. Thereby, the metal-filled microstructure 20 is obtained.
  • the process of removing the aluminum substrate 10 is called a substrate removal process.
  • the insulating substrate 40 is not limited to the aluminum substrate 10 as long as the insulating substrate 40 having the plurality of through holes 12 can be formed as shown in FIG. 1.
  • the barrier layer removing step prior to the metal filling step not only the barrier layer 13 is removed but also the through holes are removed by removing the barrier layer using an alkaline aqueous solution containing ions of metal M1 higher in hydrogen overvoltage than aluminum.
  • a metal layer 15a of a metal M1 which is less likely to generate hydrogen gas than aluminum is formed on the aluminum substrate 10 exposed at the bottom of the substrate 12.
  • the in-plane uniformity of the metal filling is improved. This is considered to be because generation of hydrogen gas by the plating solution is suppressed, and metal filling by electrolytic plating is facilitated.
  • the present invention is not limited to this. Only the barrier layer 13 is removed. The aluminum substrate 10 is exposed at the bottom. With the aluminum substrate 10 exposed, the aluminum substrate 10 may be used as an electrode for electrolytic plating.
  • Second Embodiment 6 to 8 are schematic cross-sectional views showing, in the order of steps, the second aspect of the method for producing a metal-filled microstructure according to the embodiment of the present invention. 6 to FIG. 8, the same components as those shown in FIG. 1 to FIG. 5 will be assigned the same reference numerals and detailed explanations thereof will be omitted.
  • FIG. 6 shows the state after FIG. 4 described above. The second aspect is different from the first aspect described above in the following steps. As shown in FIG.
  • the surface of the anodic oxide film 14 on the side where the aluminum substrate 10 is not provided is partially removed in the thickness direction, and the metal 15 filled in the metal filling step is anodized film 14 Protruding beyond the surface of That is, the conduction path 16 is made to project beyond the surface of the anodic oxide film 14.
  • the process of causing the filled metal 15 to project beyond the surface of the anodic oxide film 14 is referred to as a surface metal projecting process.
  • the aluminum substrate 10 is removed as shown in FIG. 7 (substrate removal step).
  • the surface of the anodic oxide film 14 on the side where the aluminum substrate 10 is provided is partially removed in the thickness direction, and metal 15 filled in the metal filling step,
  • the conduction path 16 is made to project beyond the surface of the anodic oxide film 14.
  • the metal-filled microstructure 20 shown in FIG. 8 is obtained.
  • the above-mentioned surface metal projecting step and back surface metal projecting step may be an embodiment having both steps, but may be an embodiment having one of the surface metal projecting step and the back surface metal projecting step.
  • the surface metal protruding step and the back surface metal protruding step are collectively referred to as a "metal protruding step".
  • FIG. 9 and FIG. 10 are schematic cross-sectional views showing, in the order of steps, the third aspect of the method for manufacturing a metal-filled microstructure according to the embodiment of the present invention.
  • FIGS. 9 and 10 the same components as those shown in FIGS. 1 to 5 are designated by the same reference numerals and their detailed description will be omitted.
  • FIG. 9 shows the state after FIG. 4 described above.
  • the third aspect is different from the first aspect described above in the following steps.
  • a resin layer 19 is provided on the surface of the anodic oxide film 14 on the side where the aluminum substrate 10 is not provided. Providing the resin layer 19 is referred to as a resin layer forming step.
  • the metal-filled microstructure 20 shown in FIG. 5 is obtained.
  • the metal-filled microstructure 20 manufactured as shown in FIG. 11 is an aspect intended to be supplied in a state of being wound around the winding core 21 in a roll. By peeling the resin layer 19 (see FIG. 12) when using the metal-filled microstructure 20, it can be used, for example, as an anisotropic conductive member.
  • anodizing treatment step for example, the above-mentioned anodizing treatment step, holding step, barrier layer removing step, metal filling step, surface metal projecting step, resin layer forming step, substrate removing step and back surface metal projecting step It is also good.
  • anodization may be applied to a part of the surface of the aluminum substrate using a mask layer of a desired shape.
  • the insulating substrate is particularly limited as long as it is made of an inorganic material and has an electric resistivity (about 10 14 ⁇ ⁇ cm) similar to that of the insulating substrate constituting a conventionally known anisotropic conductive film or the like. I will not.
  • "made of an inorganic material” is a rule for distinguishing from the polymer material which comprises the resin layer mentioned later, It is not the rule limited to the insulating base material comprised only from the inorganic material, and an inorganic material Is a main component (50% by mass or more).
  • the insulating substrate examples include metal oxide substrates, metal nitride substrates, glass substrates, ceramic substrates such as silicon carbide and silicon nitride, carbon substrates such as diamond like carbon, polyimide substrates, These composite materials etc. are mentioned.
  • an inorganic material containing 50 mass% or more of a ceramic material or a carbon material may be formed on an organic material having through holes.
  • the insulating substrate is preferably a metal oxide substrate because through holes having a desired average opening diameter are formed and it is easy to form a conduction path described later, and the anodic oxide film of the valve metal
  • specific examples of the valve metal include aluminum, tantalum, niobium, titanium, hafnium, zirconium, zinc, tungsten, bismuth, antimony and the like.
  • an anodized film (base material) of aluminum is preferable because of its good dimensional stability and relatively low cost. Therefore, it is preferable to form an anodized film, which is an insulating substrate, using an aluminum substrate to manufacture a metal-filled microstructure.
  • the aluminum substrate is not particularly limited, and specific examples thereof are pure aluminum plates; alloy plates containing aluminum as a main component and containing trace amounts of different elements; high purity aluminum deposited on low purity aluminum (for example, recycled material)
  • the surface on which the anodized film is provided in the anodizing treatment step preferably has an aluminum purity of 99.5% by mass or more, more preferably 99.9% by mass or more, and 99.99%. It is more preferable that the content is at least mass%.
  • the aluminum purity is in the above-mentioned range, the regularity of the through hole arrangement is sufficient.
  • the heat treatment, the degreasing treatment, and the mirror finish treatment be previously performed on the surface of the aluminum substrate to which the anodizing treatment step is applied.
  • the same treatments as those described in paragraphs ⁇ 0044> to ⁇ 0054> of JP-A-2008-270158 can be applied.
  • one surface of the above-mentioned aluminum substrate is anodized to form an anodization having a through hole penetrating in the thickness direction on one side of the above aluminum substrate and a barrier layer present at the bottom of the through hole. It is a process of forming a film.
  • Anodizing treatment may be carried out by using a conventionally known method, but from the viewpoint of increasing the regularity of the through hole arrangement and securing the anisotropic conductivity of the metal-filled microstructure, a self-ordering method or constant voltage treatment It is preferable to use
  • the same treatment as each treatment described in paragraphs ⁇ 0056> to ⁇ 0108> and [FIG. 3] of JP-A-2008-270158 is applied. It can be applied.
  • the average flow rate of the electrolytic solution in the anodizing treatment is preferably 0.5 to 20.0 m / min, more preferably 1.0 to 15.0 m / min, and 2.0 to 10.0 m / min. More preferably, it is min.
  • the method of causing the electrolytic solution to flow under the conditions described above is not particularly limited, but a method using a general stirring device such as a stirrer is used. In particular, it is preferable to use a stirrer capable of digitally controlling the stirring speed, since the average flow rate can be controlled.
  • a stirring apparatus for example, "Magnetic Stirrer HS-50D (manufactured by AS ONE)" and the like can be mentioned.
  • anodizing treatment for example, a method can be used in which an aluminum substrate is used as an anode in a solution having an acid concentration of 1 to 10% by mass.
  • the solution used for the anodizing treatment is preferably an acid solution, and sulfuric acid, phosphoric acid, chromic acid, oxalic acid, sulfamic acid, benzenesulfonic acid, amidosulfonic acid, glycolic acid, tartaric acid, malic acid, citric acid And the like are more preferable, and among them, sulfuric acid, phosphoric acid and oxalic acid are particularly preferable.
  • These acids can be used alone or in combination of two or more.
  • the conditions of the anodizing treatment can not be determined uniquely because they vary depending on the electrolyte used, but generally, the concentration of the electrolyte is 0.1 to 20% by mass, the solution temperature is -10 to 30 ° C, the current Preferably, the density is 0.01 to 20 A / dm 2 , the voltage is 3 to 300 V, the electrolysis time is 0.5 to 30 hours, the electrolyte concentration is 0.5 to 15% by mass, the solution temperature is -5 to 25 ° C., the current density 0.05 to 15 A / dm 2 , voltage 5 to 250 V, electrolysis time 1 to 25 hours are more preferable, electrolyte concentration 1 to 10 mass%, solution temperature 0 to 20 ° C., current density 0.1 to 10 A a / dm 2, a voltage of 10 ⁇ 200V, and more preferably an electrolysis time of from 2 to 20 hours.
  • the average thickness of the oxide film is preferably 30 ⁇ m or less, more preferably 5 to 20 ⁇ m.
  • the anodic oxide film is cut with a focused ion beam (FIB) in the thickness direction, and a cross section of the anodic oxide film is cut by a field emission scanning electron microscope (FE-SEM). The photograph of the surface (magnification: 50,000 ⁇ ) was taken according to and calculated as an average value measured at 10 points.
  • FIB focused ion beam
  • FE-SEM field emission scanning electron microscope
  • the method of manufacturing the metal-filled microstructure may comprise a holding step.
  • a voltage of 95% or more and 105% or less of the holding voltage selected from the range of 1 V or more and less than 30% of the voltage in the anodizing step described above after the anodizing step It is a process to hold.
  • the holding step is a total of 95% or more and 105% or less of the holding voltage selected from the range of 1 V or more and less than 30% of the voltage in the anodizing step described above It is the process of performing an electrolytic treatment for 5 minutes or more.
  • the “voltage in the anodizing treatment” is a voltage applied between the aluminum and the counter electrode, and for example, if the electrolysis time by the anodizing treatment is 30 minutes, the voltage maintained for 30 minutes. Average value.
  • the voltage in the holding step is 5% or more and 25% or less of the voltage in the anodizing treatment Is preferably 5% or more and 20% or less.
  • the total of the holding time in the holding step is preferably 5 minutes or more and 20 minutes or less, more preferably 5 minutes or more and 15 minutes or less, and more preferably 5 minutes or more because the in-plane uniformity is further improved. More preferably, it is 10 minutes or less.
  • the holding time in the holding step may be 5 minutes or more in total, but is preferably 5 minutes or more continuously.
  • the voltage in the holding step may be set continuously or stepwise (stepwise) by dropping from the voltage in the anodizing treatment step to the voltage in the holding step, but this is because the in-plane uniformity is further improved.
  • the voltage is set to 95% or more and 105% or less of the above-mentioned holding voltage within one second after the end of the anodizing treatment step.
  • the above-mentioned holding process can also be performed continuously with the above-mentioned anodizing treatment process, for example, by lowering the electrolytic potential at the end of the above-mentioned anodizing treatment process.
  • the above-mentioned holding process can adopt the same electrolytic solution and processing conditions as the above-mentioned conventionally known anodizing treatment with respect to the conditions other than the electrolytic potential.
  • the barrier layer removing step is, for example, a step of removing the barrier layer of the anodic oxide film using an alkaline aqueous solution containing ions of metal M1 having a hydrogen overvoltage higher than that of aluminum.
  • the barrier layer is removed, and as shown also in FIG. 3, the metal layer 15a made of the metal M1 is formed at the bottom of the through hole 12.
  • hydrogen overvoltage refers to a voltage necessary to generate hydrogen, for example, the hydrogen overvoltage of aluminum (Al) is ⁇ 1.66 V (Japanese Journal of Chemical Society, 1982, (8 ), P. 1305-1313).
  • the above-mentioned barrier layer is removed because it causes a substitution reaction with the metal M2 to be filled in the anodizing treatment step described later and reduces the influence on the electrical characteristics of the metal to be filled inside the through hole.
  • the metal M1 used in the step is preferably a metal having a higher ionization tendency than the metal M2 used in the metal filling step.
  • examples of the metal M1 used in the above-mentioned barrier layer removing step include Zn, Fe, Ni, Sn, etc. It is preferable to use Zn, Ni, and Zn, and it is more preferable to use Zn.
  • examples of the metal M1 used in the above-mentioned barrier layer removing step include Zn, Fe, and the like. Among these, Zn is preferably used.
  • the method for removing the barrier layer using an alkaline aqueous solution containing such ions of metal M1 is not particularly limited, and examples thereof include methods similar to conventionally known chemical etching treatments.
  • ⁇ Chemical etching process The removal of the barrier layer by chemical etching is performed, for example, by immersing the structure after the anodizing treatment step in an aqueous alkaline solution and filling the interior of the through hole with an aqueous alkaline solution, and then the opening side of the through hole of the anodic oxide film Only the barrier layer can be selectively dissolved by a method such as contacting the surface with a pH (hydrogen ion index) buffer solution.
  • an aqueous solution of at least one alkali selected from the group consisting of sodium hydroxide, potassium hydroxide and lithium hydroxide as the aqueous alkali solution containing the ions of the above-mentioned metal M1.
  • the concentration of the aqueous alkali solution is preferably 0.1 to 5% by mass.
  • the temperature of the aqueous alkali solution is preferably 10 to 60 ° C., more preferably 15 to 45 ° C., and still more preferably 20 to 35 ° C.
  • aqueous solution of phosphoric acid at 40 ° C. 0.5 g / L, aqueous solution of sodium hydroxide at 30 ° C., 0.5 g / L, aqueous solution of potassium hydroxide at 30 ° C., etc. are suitably used.
  • the buffer solution corresponding to the above-mentioned alkaline aqueous solution can be used suitably as a pH buffer solution.
  • the immersion time in the alkaline aqueous solution is preferably 5 to 120 minutes, more preferably 8 to 120 minutes, still more preferably 8 to 90 minutes, and 10 to 90 minutes. Particularly preferred. Among these, 10 to 60 minutes are preferable, and 15 to 60 minutes are more preferable.
  • the barrier layer removing step may be a step of removing the barrier layer of the anodized film and exposing a part of the aluminum substrate at the bottom of the through hole, in addition to the above.
  • the method of removing the barrier layer is not particularly limited.
  • electrolytic removal treatment Also known as a method of removing the barrier layer by etching (hereinafter, also referred to as “etching removal treatment”); a method combining these (in particular, the etching removal treatment is performed on the barrier layer remaining after the electrolytic removal treatment is performed) And the like.
  • the electrolytic removal treatment is not particularly limited as long as the electrolytic treatment is performed at a potential lower than the potential (electrolytic potential) in the anodizing treatment in the anodizing treatment step.
  • the electrolytic dissolution treatment can be performed continuously with the anodizing treatment, for example, by lowering the electrolytic potential at the end of the anodizing treatment step.
  • the same electrolytic solution and treatment conditions as those of the conventionally known anodic oxidation treatment described above can be adopted for the conditions other than the electrolytic potential.
  • the electrolytic removal treatment and the anodizing treatment are continuously performed as described above, it is preferable to perform the treatment using the same electrolytic solution.
  • the electrolytic potential in the electrolytic removal treatment is preferably lowered continuously or stepwise (stepwise) to a potential lower than the electrolytic potential in the anodizing treatment.
  • the reduction width (step width) when the electrolytic potential is lowered stepwise is preferably 10 V or less, more preferably 5 V or less, and 2 V or less
  • the voltage drop rate when the electrolytic potential is lowered continuously or stepwise is preferably 1 V / second or less, more preferably 0.5 V / second or less, from the viewpoint of productivity etc. Seconds or less are more preferable.
  • the etching removal process is not particularly limited, but may be a chemical etching process in which an acid aqueous solution or an alkaline aqueous solution is used for dissolution, or a dry etching process.
  • the removal of the barrier layer by chemical etching is performed, for example, by immersing the structure after the anodizing treatment step in an aqueous acid solution or an aqueous alkali solution and filling the inside of the micropore with an aqueous acid solution or an aqueous alkali solution. It is a method of contacting a pH (hydrogen ion index) buffer solution on the surface on the opening side of the micropore, and only the barrier layer can be selectively dissolved.
  • an aqueous solution of an inorganic acid such as sulfuric acid, phosphoric acid, nitric acid, hydrochloric acid or a mixture thereof.
  • concentration of the aqueous acid solution is preferably 1% by mass to 10% by mass.
  • the temperature of the aqueous acid solution is preferably 15 ° C to 80 ° C, more preferably 20 ° C to 60 ° C, and still more preferably 30 ° C to 50 ° C.
  • an alkaline aqueous solution when using an alkaline aqueous solution, it is preferable to use an aqueous solution of at least one alkali selected from the group consisting of sodium hydroxide, potassium hydroxide and lithium hydroxide.
  • concentration of the aqueous alkali solution is preferably 0.1% by mass to 5% by mass.
  • the temperature of the aqueous alkali solution is preferably 10 ° C to 60 ° C, more preferably 15 ° C to 45 ° C, and further preferably 20 ° C to 35 ° C.
  • the alkaline aqueous solution may contain zinc and other metals.
  • aqueous solution of phosphoric acid at 40 ° C. 0.5 g / L, aqueous solution of sodium hydroxide at 30 ° C., 0.5 g / L, aqueous solution of potassium hydroxide at 30 ° C., etc. are suitably used.
  • a buffer solution corresponding to the above-mentioned aqueous acid solution or alkaline aqueous solution can be appropriately used.
  • the immersion time in the aqueous acid solution or the aqueous alkali solution is preferably 8 minutes to 120 minutes, more preferably 10 minutes to 90 minutes, and still more preferably 15 minutes to 60 minutes.
  • etching process For the dry etching process, it is preferable to use a gas species such as a Cl 2 / Ar mixed gas, for example.
  • the metal filling step is a step of filling the inside of the through hole in the anodic oxide film with the metal M2 using electrolytic plating after the above-described barrier layer removing step.
  • FIG. 13 is a schematic view showing an electrolytic plating apparatus used in the metal filling step in the method for producing the metal-filled microstructure according to the embodiment of the present invention
  • FIG. 14 is a metal filling according to the embodiment of the present invention It is a flowchart which shows a metal filling process among the manufacturing methods of a microstructure.
  • the electrolytic plating apparatus 30 shown in FIG. 13 includes a plating tank 32, a counter electrode 34, a power supply unit 36, and a control unit 38.
  • the above-described structure 17 is disposed in the plating tank 32 so as to face the counter electrode 34. Further, the plating solution AQ is filled in the plating tank 32, and the structure 17 and the counter electrode 34 are immersed.
  • the structure 17 is an anodic oxide film 14 having a plurality of through holes 12 as described above, that is, an insulating base material having a plurality of through holes.
  • the power supply unit 36 is electrically connected to the structure 17 and the counter electrode 34, and applies a current to the structure 17.
  • the control unit 38 is connected to the power supply unit 36 and controls the power supply unit 36.
  • the control unit 38 controls the current value, the timing, and the period of the current applied by the power supply unit 36. For example, a plurality of current patterns of applied current are stored in the control unit 38, and a current is applied from the power supply unit 36 to the structure 17 in any of the current patterns.
  • the power supply unit 36 may have the function of the control unit 38. In this case, the control unit 38 is unnecessary. Further, the current pattern of the applied current is also referred to as a current control pattern.
  • the electrolytic plating apparatus 30 may have a configuration having a vibrating portion 39.
  • the vibrating part 39 applies vibration to at least one of the structure 17 and the plating solution AQ.
  • vibration is applied during electrolytic plating.
  • the form of vibration by the vibration unit 39 is not particularly limited, and various techniques can be applied as a method of giving vibration to an object. The easiest one is to apply ultrasonic vibration.
  • the plating tank 32 itself may be used as the ultrasonic treatment tank, it is preferable to immerse the ultrasonic transducer in the plating tank 32.
  • there is a method of vibrating the structure 17 as another method of giving vibration it may lead to fluctuation of distance between electrodes.
  • a method of applying vibration a method of generating micro bubbles in the plating tank 32 and spraying the same on the structure 17 may be used.
  • the structure 17 and the counter electrode 34 are disposed to face each other. Then, the inside of the plating tank 32 is filled with the plating solution AQ. In a state where no voltage is applied to the structure 17 from the power supply unit 36, the structure 17 is immersed in the plating solution for a time longer than 5 seconds (step S10). As a result, cations are supplied from the plating solution into the through holes 12, and the filling failure in which voids remain in the unfilled portions of the through holes 12 and the inside in the metal filling step is suppressed. Even when the area of the structure 17 is large, it is effective because cations can be supplied to all the through holes 12. The time exceeding 5 seconds does not include within 5 seconds.
  • the immersion time for immersing the structure 17 in the plating solution without applying a voltage is preferably 1 minute or more and 150 minutes or less. That is, if the immersion time of the pre-immersion is 1 minute or more and 150 minutes or less, the cation is supplied from the plating solution into the through hole 12 and the void remains in the unfilled portion of the through hole 12 and inside in the metal filling step. Filling defects are further suppressed.
  • the state where no voltage is applied means that the structure 17 is immersed in the plating solution AQ and is not electrically connected to the power supply unit 36 or is electrically connected.
  • the state 36 refers to a state in which no current and voltage signals are applied to the structure 17. The above-mentioned state in which the current and voltage signals are not applied is realized by turning off the power supply unit 36. Further, the state where no voltage is applied includes a state where no current or voltage is substantially applied, such as a sufficiently low voltage.
  • a current is applied from the power supply unit 36 to the structure 17.
  • electrolytic plating is performed by increasing the current value continuously or in multiple steps (step S12), and the plurality of through holes 12 are filled with metal.
  • the preset number of times of electrolytic plating is predetermined (step S14). Repeat electrolytic plating until the set number is reached.
  • the number of times of electrolytic plating is not particularly limited, and may be performed at least once, and may be performed plural times.
  • a plating processing time is indicated as T, which is the time from the end of immersion (during which the application of voltage is not completed) to the end of immersion in a state in which no voltage is applied.
  • the maximum value of the current applied in electrolytic plating is Im.
  • the current value is set to less than 0.05 Im within less than 0.1 T, and thereafter, the current value is increased to less than 0.1 T to the maximum value Im. That is, within 10% of the plating treatment time T, the current value is set to less than 5% of the electrolytic current value. After that, the current is increased to the electrolytic current value continuously or in multiple steps to the electrolytic current value in a time less than 10% with respect to the plating treatment time T to increase the current value.
  • To continuously increase the current value means to increase the current value as the electrolysis time passes.
  • the current value can be represented by a linear function and a high-order function such as a quadratic function, a plurality of linear functions, or a combination of a linear function and a high-order function.
  • the above-described functions are all increasing functions and have no inflection point.
  • To increase the current value in multiple stages means to increase the current value stepwise in accordance with the increase of the electrolysis time. Therefore, when the current value is increased in multiple stages, there is a period in which the current value does not increase even if the electrolysis time passes, and the current value is a constant value.
  • the current value is not particularly limited as long as the current value is increased continuously or in multiples, and more specifically, the current patterns shown in FIGS. 15 to 22 are exemplified.
  • FIGS. 15 to 22 are graphs showing an example of the current pattern of the electrolytic plating in the metal filling step in the method for producing a metal-filled microstructure according to the embodiment of the present invention.
  • FIG. 16 shows an example of the rising portion of FIG. 18 to 20 show an example of the rising portion of FIG.
  • the current pattern of electrolytic plating in the metal filling step has a rising portion and a steady electrolytic portion, as shown in FIG.
  • the steady electrolytic unit indicates a region maintained at a predetermined electrolytic current value.
  • the electrolytic current value of the steady electrolytic unit Ts is the maximum value of the electrolytic plating current value.
  • the rising portion is an area for increasing the current value, and as described above, for example, the current value is less than 0.05 Im for less than 0.1 T, and then the current value is less than 0.1 T to the maximum value Im. Increase between. Also, for example, as shown in FIG. 16, in the rising portion, the current value is less than 0.05 Im in less than 0.1 T, the degree of increase is increased to increase the current value, and the degree of increase is further increased. The current value is increased to reach the electrolysis current value of the steady electrolytic unit, that is, the maximum value Im of the current value. At the rising portion, for example, the current value is increased in three stages with different degrees of increase. The current value is represented by three linear functions. The pattern of increase of the current value is not limited to that shown in FIGS. 15 and 16, but may be the pattern shown in FIGS. 18 to 20. Also in the patterns shown in FIGS. 18 to 20, the current value is increased in three stages with different degrees of increase, and the degree of increase of the current value is increased as time passes.
  • the electrolytic plating When the electrolytic plating is performed a plurality of times, the electrolytic plating may be performed continuously or a period in which no current is applied may be provided between the electrolytic plating. The period in which the current is not applied is appropriately determined in consideration of the time required for the metal filling process and the like.
  • the current pattern shown in FIG. 21 is performed. Although repeated continuously in FIG. 21, as described above, it is not limited to this. As shown in FIG. 22, you may implement with the electric current pattern which has a period which does not apply an electric current.
  • the above-mentioned metal M2 is preferably a material having an electrical resistivity of 10 3 ⁇ ⁇ cm or less, and specific examples thereof include gold (Au), silver (Ag), copper (Cu), aluminum (Al), Magnesium (Mg), nickel (Ni), zinc (Zn) and the like are preferably exemplified. Among them, Cu, Au, Al and Ni are preferable, Cu and Au are more preferable, and Cu is more preferable from the viewpoint of electrical conductivity.
  • ⁇ Filling method> As a plating method for filling the above-mentioned metal M2 into the inside of the through hole, electrolytic plating is used. In the electroless plating method, it takes a long time to completely fill the metal in the hole having the high aspect ratio. Here, in the case of the conventionally known electrolytic plating method used for coloring etc., it is difficult to selectively deposit (grow) the metal with high aspect in the hole. It is considered that this is because the deposited metal is consumed in the pores and the plating does not grow even if electrolysis is performed for a predetermined time or more.
  • the rest time is required to be 10 seconds or more, preferably 30 to 60 seconds. It is also desirable to apply ultrasound to promote the agitation of the electrolyte.
  • the electrolysis voltage is usually 20 V or less, preferably 10 V or less, it is preferable to measure in advance the deposition potential of the target metal in the electrolyte to be used and perform constant potential electrolysis within that potential +1 V.
  • a potentiostat apparatus by Solartron, BAS, Hokuto Denko, IVIUM, etc. can be used.
  • the plating solution contains metal ions, and a conventionally known plating solution is used depending on the metal to be filled.
  • the main component of solid content is preferably copper sulfate, and for example, a mixed aqueous solution of copper sulfate, sulfuric acid and hydrochloric acid is used.
  • a copper sulfate aqueous solution is generally used, but the concentration of copper sulfate is preferably 1 to 300 g / L, and more preferably 100 to 200 g / L. preferable.
  • precipitation can be promoted by adding hydrochloric acid to the plating solution.
  • the concentration of hydrochloric acid is preferably 10 to 20 g / L.
  • the term "main component of solid content" means that the proportion of the solid solution in the electrolytic solution is 20% by mass or more, and, for example, copper sulfate is contained in the solid content of the electrolytic solution by 20% by mass or more It is.
  • the plating solution preferably contains a surfactant.
  • surfactants can be used as the surfactant.
  • Sodium lauryl sulfate which is conventionally known as a surfactant added to a plating solution, can also be used as it is.
  • Either hydrophilic (cationic, anionic or zwitter) or non-ionic (nonionic) hydrophilic parts can be used, but the generation of air bubbles on the surface of the plating object is avoided It is desirable to use a cationic surfactant.
  • the concentration of the surfactant in the plating solution composition is desirably 1% by mass or less.
  • the substrate removing step is a step of removing the above-mentioned aluminum substrate after the metal filling step.
  • the method for removing the aluminum substrate is not particularly limited, and for example, a method for removal by dissolution is preferably mentioned.
  • the above-mentioned dissolution of the aluminum substrate is preferably carried out using a treatment liquid which is difficult to dissolve the anodic oxide film and easily dissolves aluminum.
  • a treatment liquid preferably has a dissolution rate of 1 ⁇ m / min or more, more preferably 3 ⁇ m / min or more, and still more preferably 5 ⁇ m / min or more.
  • the dissolution rate to the anodic oxide film is preferably 0.1 nm / min or less, more preferably 0.05 nm / min or less, and still more preferably 0.01 nm / min or less.
  • the treatment liquid preferably contains at least one metal compound having a lower ionization tendency than aluminum, and the pH is 4 or less or 8 or more, and the pH is 3 or less or 9 or more. Is more preferable, and 2 or less or 10 or more is more preferable.
  • the processing solution for dissolving aluminum is based on an acid or alkaline aqueous solution, for example, manganese, zinc, chromium, iron, cadmium, cobalt, nickel, tin, lead, antimony, bismuth, copper, mercury, silver, palladium, platinum And compounds of gold (for example, chloroplatinic acid), fluorides thereof, chlorides thereof and the like are preferably blended.
  • aqueous acid solution base is preferable, and it is preferable to blend chlorides.
  • a treatment solution (hydrochloric acid / mercury chloride) obtained by blending mercury chloride with aqueous hydrochloric acid and a treatment solution (hydrochloric acid / copper chloride) obtained by blending copper chloride with an aqueous hydrochloric acid solution are preferable from the viewpoint of treatment latitude.
  • the composition of the treatment liquid for dissolving aluminum is not particularly limited, and, for example, a bromine / methanol mixture, a bromine / ethanol mixture, and aqua regia can be used.
  • the acid or alkali concentration of the treatment liquid for dissolving aluminum is preferably 0.01 to 10 mol / L, and more preferably 0.05 to 5 mol / L.
  • the processing temperature using a processing solution that dissolves aluminum is preferably ⁇ 10 ° C. to 80 ° C., and more preferably 0 ° C. to 60 ° C.
  • the above-mentioned dissolution of the aluminum substrate is performed by bringing the aluminum substrate after the above-mentioned metal filling step into contact with the above-mentioned processing solution.
  • the method for contacting is not particularly limited, and examples thereof include an immersion method and a spray method. Among them, the immersion method is preferred.
  • the contact time at this time is preferably 10 seconds to 5 hours, and more preferably 1 minute to 3 hours.
  • the surface metal protrusion step and the back surface metal protrusion step is included because the metal bondability of the metal-filled microstructure to be produced is improved. preferable.
  • the thickness direction of the surface on which the above-mentioned aluminum substrate is not provided of the above-mentioned anodized film is after the above-mentioned metal filling step and before the above-mentioned substrate removing step. Partially removing the metal M2 filled in the metal filling step described above and projecting the metal M2 from the surface of the anodized film described above.
  • the surface of the above-described anodic oxide film on the side on which the above-described aluminum substrate is provided is partially removed in the thickness direction. This is a step of causing the above-described filled metal M2 to protrude beyond the surface of the above-described anodic oxide film.
  • Partial removal of the anodic oxide film in the metal protrusion step is performed, for example, on the anodic oxide film, ie, an aqueous acid solution or alkaline aqueous solution dissolving aluminum oxide, without dissolving the above-mentioned metal M1 and metal M2 (especially metal M2). It can be carried out by contacting an anodic oxide film having through holes filled with metal.
  • the method for contacting is not particularly limited, and examples thereof include an immersion method and a spray method. Among them, the immersion method is preferred.
  • an aqueous acid solution When using an aqueous acid solution, it is preferable to use an aqueous solution of an inorganic acid such as sulfuric acid, phosphoric acid, nitric acid, hydrochloric acid or a mixture thereof. Among them, an aqueous solution not containing chromic acid is preferable in terms of excellent safety.
  • the concentration of the aqueous acid solution is preferably 1 to 10% by mass.
  • the temperature of the aqueous acid solution is preferably 25 to 60.degree.
  • an alkaline aqueous solution it is preferable to use an aqueous solution of at least one alkali selected from the group consisting of sodium hydroxide, potassium hydroxide and lithium hydroxide.
  • the concentration of the aqueous alkali solution is preferably 0.1 to 5% by mass.
  • the temperature of the alkaline aqueous solution is preferably 20 to 35.degree. Specifically, for example, 50 g / L, 40 ° C. phosphoric acid aqueous solution, 0.5 g / L, 30 ° C. aqueous sodium hydroxide solution or 0.5 g / L, 30 ° C. aqueous potassium hydroxide solution are preferably used. .
  • the immersion time in the aqueous acid solution or the aqueous alkaline solution is preferably 8 to 120 minutes, more preferably 10 to 90 minutes, and still more preferably 15 to 60 minutes.
  • immersion time says the sum of each immersion time, when the immersion process for a short time is repeated. A cleaning process may be performed between each immersion process.
  • the above-mentioned surface metal protrusion step and the back surface metal protrusion are preferable because the pressure-bonding property with the adherend such as a wiring substrate is good.
  • at least one step is preferably a step of causing the above-mentioned metal M2 to protrude by 10 to 1000 nm from the surface of the above-described anodized film, and more preferably a step of projecting 50 to 500 nm.
  • the above-mentioned surface can sufficiently ensure the insulation in the surface direction when the protruding portion is crushed.
  • the aspect ratio (height of protruding portion / diameter of protruding portion) of the protruding portion formed by at least one of the metal protruding step and the back surface metal protruding step is 0.01 or more and less than 20, It is preferable that it is ⁇ 20.
  • the conductive path made of metal formed by the above-mentioned metal filling step, substrate removing step and optional metal protrusion step is preferably in the form of a column, and the diameter is preferably more than 5 nm and not more than 10 ⁇ m, 40 nm to 1000 nm It is more preferable that
  • the density is 20,000 pieces / mm ⁇ 2 > or more, 2 million pieces / mm. It is more preferably 2 or more, still more preferably 10 million pieces / mm 2 or more, particularly preferably 50 million pieces / mm 2 or more, and most preferably 100 million pieces / mm 2 or more .
  • the distance between the centers of adjacent conduction paths is preferably 20 nm to 500 nm, more preferably 40 nm to 200 nm, and still more preferably 50 nm to 140 nm.
  • the resin layer forming step is after the above-described metal filling step (after the surface metal projecting step when having the above-described surface metal projecting step) and before the above-described substrate removing step. In this step, a resin layer is provided on the surface of the anodized film on the side where the above-mentioned aluminum substrate is not provided.
  • the resin material constituting the above-mentioned resin layer include ethylene copolymers, polyamide resins, polyester resins, polyurethane resins, polyolefin resins, acrylic resins, and cellulose resins. It is preferable that the above-mentioned resin layer is a peelable adhesive layer-attached film from the viewpoint of transportability and ease of use as an anisotropic conductive member, and the adhesion is caused by heat treatment or ultraviolet light exposure treatment. It is more preferable that it is a film with a pressure-sensitive adhesive layer which becomes weak and peelable.
  • the film with the above-mentioned adhesive layer is not particularly limited, and examples thereof include a heat-releasing resin layer and an ultraviolet (UV) peeling-type resin layer.
  • the heat-peelable resin layer has an adhesive strength at normal temperature and can be easily peeled off by heating only, and many of them mainly use foaming microcapsules and the like.
  • the pressure-sensitive adhesive constituting the pressure-sensitive adhesive layer specifically, for example, rubber-based pressure-sensitive adhesives, acrylic pressure-sensitive adhesives, vinyl alkyl ether-based pressure-sensitive adhesives, silicone-based pressure-sensitive adhesives, polyester-based pressure-sensitive adhesives, polyamide-based pressure-sensitive adhesives And urethane pressure-sensitive adhesives and styrene-diene block copolymer pressure-sensitive adhesives.
  • the UV peelable resin layer has a UV-curable adhesive layer, and loses its adhesive strength by curing and becomes peelable.
  • the UV-curable adhesive layer include a polymer in which a carbon-carbon double bond is introduced into the polymer side chain or main chain or at the main chain terminal as a base polymer.
  • a base polymer having a carbon-carbon double bond it is preferable to use an acrylic polymer as a basic skeleton.
  • a polyfunctional monomer etc. can also be included as a monomer component for a copolymerization as needed.
  • base polymers having carbon-carbon double bonds can be used alone, UV curable monomers or oligomers can also be blended.
  • Photoinitiators include benzoin ether compounds; ketal compounds; aromatic sulfonyl chloride compounds; photoactive oxime compounds; benzophenone compounds; thioxanthone compounds; camphorquinones; halogenated ketones; acyl phosphinoxides; And the like.
  • thermal peeling type resin layer for example, intelamer (registered trademark) tape (manufactured by Nitta Corporation) such as WS5130C02, WS5130C10, etc .; Somatac (registered trademark) TE series (manufactured by Somar Co., Ltd.); 3198, no. 3198 LS, no. 3198M, no. 3198 MS, no. 3198H, no. 3195, no. 3196, no. 3195 M, no. 3195 MS, no. 3195 H, no. 3195 HS, no. 3195 V, no. 3195 VS, no. 319 Y-4 L, no. 319 Y-4 LS, no.
  • UV peelable resin layer Commercially available products of the UV peelable resin layer include, for example, ELEP DU [registered trademark] such as ELP DU-300, ELP DU-2385KS, ELP DU-2187G, ELP NBD-3190K, and ELP UE-2091J (Nitto Denko Corporation).
  • ELEP DU registered trademark
  • ELP DU-300 ELP DU-2385KS
  • ELP DU-2187G ELP NBD-3190K
  • ELP UE-2091J Nito Denko Corporation
  • FLS N 8000 series Suditomo Bakelite Dicting tapes such as UC353 EP-110 (Furukawa Electric Co., Ltd.); ELP RF-7232 DB, ELP UB-5133 D (all manufactured by Nitto Denko Corporation); SP-575 B-150, SP-541 B -205 SP-537T-160
  • the method to affix the above-mentioned film with an adhesion layer is not specifically limited, It can affix using the surface protection tape sticking apparatus and laminator conventionally well-known.
  • a winding step of rolling up the metal-filled microstructure in a roll shape in the state of having the above-mentioned resin layer after the above-mentioned optional resin layer forming step It is preferable to have
  • the winding method in the above-mentioned winding process is not particularly limited, and for example, as shown in FIG. 4, a method of winding on a winding core 21 (see FIG. 11) having a predetermined diameter and a predetermined width may be mentioned.
  • the average thickness of the metal-filled microstructure except the resin layer 19 is preferably 30 ⁇ m or less, and is 5 to 20 ⁇ m. More preferable.
  • the average thickness was obtained by cutting the metal-filled microstructure except the resin layer in the thickness direction with FIB, taking a surface photograph (50000 magnification) of the cross section with FE-SEM, and measuring 10 points. It can be calculated by a method such as an average value.
  • the manufacturing method of the present invention includes the polishing step, the surface smoothing step, the protective film formation treatment, and the water washing treatment described in paragraphs ⁇ 0049> to ⁇ 0057> of WO 2015/029881, in addition to the above-described respective steps. You may have.
  • various processes and types as shown below can be applied from the viewpoint of manufacturing handling and using the metal-filled microstructure as the anisotropically conductive member.
  • the metal-filled microstructure is fixed on a silicon wafer using temporary bonding materials and thinned by polishing.
  • the process may be included.
  • the above-mentioned surface metal protrusion step can be performed.
  • a temporary adhesive having stronger adhesion than the previous temporary adhesive is applied to the surface on which the metal protrudes, and then fixed on the silicon wafer, and then the silicon wafer bonded with the previous temporary adhesive is peeled off.
  • the above-described back surface metal protruding step can be performed on the peeled metal-filled microstructure side surface.
  • the metal-filled microstructure is fixed on a silicon wafer using a wax and thinned by polishing. It is also good. Then, after the thinning step, after the surface is sufficiently cleaned, the above-mentioned surface metal protrusion step can be performed. Next, a temporary adhesive is applied to the surface from which the metal is made to protrude, and fixed on the silicon wafer, and then the wax is dissolved by heating to peel off the silicon wafer, and the peeled metal-filled microstructure is On the other hand, the above-mentioned back surface metal projection process can be performed. Although a solid wax may be used, the use of a liquid wax such as Sky Coat (manufactured by Nicha Seiko Co., Ltd.) can improve the coating thickness uniformity.
  • Sky Coat manufactured by Nicha Seiko Co., Ltd.
  • the aluminum substrate is a rigid substrate (for example, silicon wafer, glass substrate) using a temporary adhesive, wax or a functional adsorption film And the like, and may have a step of thinning the surface of the above-described anodic oxide film on the side not provided with the above-mentioned aluminum substrate by polishing. Then, after the thinning step, after the surface is sufficiently cleaned, the above-mentioned surface metal protrusion step can be performed.
  • a resin material for example, epoxy resin, polyimide resin, etc. which is an insulating material is applied to the surface where the metal is protruded, and then a rigid substrate can be attached to the surface by the same method as described above. Bonding with a resin material is selected so that the adhesive strength is greater than that with a temporary adhesive or the like, and after bonding with a resin material, the rigid substrate that has been bonded first is peeled off, and It can carry out by sequentially performing the removal step, the polishing step, and the back surface metal protrusion treatment step.
  • Q-chuck registered trademark
  • the functional adsorption film Q-chuck (registered trademark) (manufactured by Maruishi Sangyo Co., Ltd.) or the like can be used.
  • the metal-filled microstructure is preferably provided as a product in a state of being attached to a rigid substrate (for example, a silicon wafer, a glass substrate, etc.) by a peelable layer.
  • a rigid substrate for example, a silicon wafer, a glass substrate, etc.
  • the metal-filled microstructure is used as a bonding member, the surface of the metal-filled microstructure is temporarily bonded to the device surface, and the device to be connected after peeling off the rigid substrate is used.
  • the upper and lower devices can be joined by metal-filled microstructures by placing them in appropriate places and thermocompression bonding.
  • a heat-peelable layer may be used as the peelable layer, or a photo-peelable layer may be used in combination with a glass substrate.
  • each process in the above-mentioned each process is also possible to perform on a sheet basis, and it is also possible to carry out continuous processing with a web by using an aluminum coil as a raw fabric. In the case of continuous processing, it is preferable to place an appropriate washing step and drying step between each step.
  • the manufacturing method having the above-described processing steps provides a metal-filled microstructure in which the inside of the through hole derived from the through hole provided in the insulating base made of the anodic oxide film of the aluminum substrate is filled with metal. .
  • the above-described manufacturing method for example, in an anisotropic conductive member described in Japanese Patent Application Laid-Open No.
  • FIG. 23 is a plan view showing an example of the metal-filled microstructure according to the embodiment of the present invention
  • FIG. 24 is a schematic cross-sectional view showing an example of the metal-filled microstructure according to the embodiment of the present invention.
  • FIG. 24 is a cross-sectional view taken along line IB-IB in FIG.
  • FIG. 25 is typical sectional drawing which shows an example of a structure of the anisotropically-conductive material using the metal-filled microstructure of embodiment of this invention.
  • the metal-filled microstructure 20 manufactured as described above for example, the insulating base 40 made of an anodic oxide film of aluminum, and the thickness direction of the insulating base 40 It is a member provided with a plurality of conductive paths 16 penetrating Dt (see FIG. 24) and provided electrically insulated from each other.
  • the metal-filled microstructure 20 further includes a resin layer 44 provided on the surface 40 a and the back surface 40 b of the insulating substrate 40.
  • electrically isolated from each other means that the respective conducting paths existing inside the insulating substrate have sufficiently low conductivity between the respective conducting paths inside the insulating substrate. It means being in the state.
  • the conductive paths 16 are electrically insulated from each other, and the conductivity is sufficiently low in the direction x orthogonal to the thickness direction Dt of the insulating base material 40 (see FIG. 24). It has conductivity in the direction Dt (see FIG. 24).
  • the metal-filled microstructure 20 is a member that exhibits anisotropic conductivity.
  • the metal-filled microstructures 20 are disposed such that the thickness direction Dt (see FIG. 24) coincides with the stacking direction Ds of the stacked device 60.
  • the conduction paths 16 are provided to penetrate the insulating base material 40 in the thickness direction Dt in a state of being electrically insulated from each other. Furthermore, as shown in FIG. 24, the conduction path 16 may have a protruding portion 16 a and a protruding portion 16 b protruding from the surface 40 a and the back surface 40 b of the insulating substrate 40.
  • the metal-filled microstructure 20 may further include a resin layer 44 provided on the surface 40 a and the back surface 40 b of the insulating substrate 40.
  • the resin layer 44 has adhesiveness and imparts bonding.
  • the length of the projecting portion 16a and the projecting portion 16b is preferably 6 nm or more, more preferably 30 nm to 500 nm.
  • the thickness h of the metal-filled microstructure 20 shown in FIG. 24 is, for example, 30 ⁇ m or less.
  • the metal-filled microstructures 20 preferably have a TTV (Total Thickness Variation) of 10 ⁇ m or less.
  • the thickness h of the metal-filled microstructure 20 is obtained by observing the metal-filled microstructure 20 at a magnification of 200,000 times with a field emission scanning electron microscope and acquiring the contour shape of the metal-filled microstructure 20 Mean the average value measured at 10 points in the area corresponding to the thickness h.
  • TTV (Total Thickness Variation) of the metal-filled microstructure 20 is obtained by cutting the metal-filled microstructure 20 together with the support 46 by dicing and observing the cross-sectional shape of the metal-filled microstructure 20. is there.
  • the metal-filled microstructures 20 are provided on the support 46 as shown in FIG. 25 for transfer, transport and transport, storage and the like.
  • a release layer 47 is provided between the support 46 and the metal-filled microstructure 20.
  • the support 46 and the metal-filled microstructure 20 are separably bonded by the release layer 47.
  • the metal-filled microstructure 20 is provided on the support 46 with the peeling layer 47 interposed therebetween as an anisotropic conductive material 50.
  • the support 46 supports the metal-filled microstructure 20 and is made of, for example, a silicon substrate.
  • the support 46 in addition to a silicon substrate, for example, a ceramic substrate such as SiC, SiN, GaN and alumina (Al 2 O 3 ), a glass substrate, a fiber reinforced plastic substrate, and a metal substrate can be used.
  • the fiber-reinforced plastic substrate also includes an FR-4 (Flame Retardant Type 4) substrate which is a printed wiring board, and the like.
  • the support 46 one that is flexible and transparent can be used.
  • the flexible and transparent support 46 for example, PET (polyethylene terephthalate), polycycloolefin, polycarbonate, acrylic resin, PEN (polyethylene naphthalate), PE (polyethylene), PP (polypropylene), Plastic films such as polystyrene, polyvinyl chloride, polyvinylidene chloride and TAC (triacetyl cellulose) can be mentioned.
  • transparent means that the transmittance of light of the wavelength used for alignment is 80% or more.
  • the transmittance may be low in the entire visible light having a wavelength of 400 to 800 nm, but the transmittance is preferably 80% or more in the entire visible light having a wavelength of 400 to 800 nm.
  • the transmittance is measured by a spectrophotometer.
  • the release layer 47 is preferably a layer in which the support layer 48 and the release agent 49 are laminated.
  • the release agent 49 is in contact with the metal-filled microstructure 20, and the support 46 and the metal-filled microstructure 20 are separated from the release layer 47 as a starting point.
  • the anisotropic conductive material 50 for example, by heating to a predetermined temperature, the adhesion of the release agent 49 is weakened, and the support 46 is removed from the metal-filled microstructure 20.
  • the peeling agent 49 for example, Riva Alpha (registered trademark) manufactured by Nitto Denko Corporation, Somatuck (registered trademark) manufactured by Somar Co., Ltd., or the like can be used.
  • a protective layer (not shown) may be provided on the resin layer 44. Since the protective layer is used to protect the surface of the structure from scratches and the like, an easily peelable tape is preferred.
  • a protective layer for example, a film with an adhesive layer may be used.
  • an adhesive layer is formed on the surface of a polyethylene terephthalate resin film, SUNITECT (registered trademark) (made by Sun Aiken Co., Ltd.) having an adhesive layer formed on the surface of a polyethylene resin film E-MASK (registered trademark) (made by Nitto Denko Corporation), and Mastux (registered trademark) (made by Fujimori Kogyo Co., Ltd.) having an adhesive layer formed on the surface of a polyethylene terephthalate resin film.
  • E-MASK registered trademark
  • Mastux registered trademark
  • Fujimori Kogyo Co., Ltd. Fujimori Kogyo Co., Ltd.
  • the method to affix the film with an adhesion layer is not specifically limited, It can affix using the surface protection tape sticking apparatus and laminator conventionally well-known.
  • the thickness ht of the insulating substrate 40 is preferably in the range of 1 to 1000 ⁇ m, more preferably in the range of 5 to 500 ⁇ m, and still more preferably in the range of 10 to 300 ⁇ m.
  • the handleability of an insulating base material becomes it favorable that the thickness of an insulating base material is this range.
  • the thickness ht of the insulating substrate 40 is obtained by cutting the insulating substrate 40 with a focused ion beam (FIB) in the thickness direction Dt, and the cross section thereof is 20 by the field emission scanning electron microscope. It is an average value obtained by observing at a magnification of 10,000 times, acquiring the contour shape of the insulating base material 40, and measuring 10 points in a region corresponding to the thickness ht.
  • FIB focused ion beam
  • the distance between the through holes in the insulating substrate is preferably 5 nm to 800 nm, more preferably 10 nm to 200 nm, and still more preferably 50 nm to 140 nm.
  • the insulating substrate sufficiently functions as an insulating partition wall.
  • the spacing of the through holes is the same as the spacing of the conduction paths.
  • the distance between the through holes, that is, the distance between the conductive paths means the width w (see FIG. 24) between the adjacent conductive paths, and the cross section of the anisotropic conductive member is measured by a field emission scanning electron microscope. The average value of observation at a magnification of 10,000 times and measuring the width between adjacent conduction paths at 10 points.
  • the conduction path is made of metal.
  • a metal gold (Au), silver (Ag), copper (Cu), aluminum (Al), magnesium (Mg), nickel (Ni) etc. are illustrated suitably. From the viewpoint of electrical conductivity, copper, gold, aluminum and nickel are preferred, and copper and gold are more preferred.
  • the aspect ratio of the projecting portion is preferably 0.5 or more and less than 50, more preferably 0.8 to 20, and further preferably 1 to 10. preferable.
  • the height of the projecting portion of the conduction path is preferably 20 nm or more as described above, and more preferably 100 nm to 500 nm.
  • the height of the projecting part of the conduction path is the average of the height of the projecting part of the conduction path measured at 10 points by observing the cross section of the metal-filled microstructure with a magnification of 20,000 times with a field emission scanning electron microscope It says the value.
  • the diameter of the projecting portion of the conduction path is an average value obtained by observing the cross section of the metal-filled microstructure with a field emission scanning electron microscope and measuring the diameter of the projecting portion of the conduction path at 10 points.
  • the conductive paths 16 are present in a state of being electrically insulated from each other by the insulating base material 40, but the density thereof is preferably 20,000 pieces / mm 2 or more, 2 million pieces It is more preferable that it is / mm 2 or more, still more preferably 10 million pieces / mm 2 or more, particularly preferably 50 million pieces / mm 2 or more, and 100 million pieces / mm 2 or more Most preferred.
  • the center-to-center distance p (see FIG. 2) of adjacent conductive paths 16 is preferably 20 nm to 500 nm, more preferably 40 nm to 200 nm, and still more preferably 50 nm to 140 nm.
  • the resin layer is provided on the front surface and the back surface of the insulating base material, and the protrusion of the conduction path is embedded as described above. That is, the resin layer covers the end of the conduction path protruding from the insulating base material and protects the projection.
  • the resin layer is formed by the above-described resin layer forming step.
  • the resin layer preferably exhibits fluidity at a temperature range of 50 ° C. to 200 ° C., for example, and cures at a temperature of 200 ° C. or more.
  • a resin layer is formed of the above-mentioned resin layer formation process, the composition of the resin agent shown below can also be used. Hereinafter, the composition of the resin layer will be described.
  • the resin layer contains a polymer material.
  • the resin layer may contain an antioxidant material.
  • the polymer material contained in the resin layer is not particularly limited, but the gap between the semiconductor chip or the semiconductor wafer and the anisotropically conductive member can be efficiently filled, and the adhesion to the semiconductor chip or the semiconductor wafer becomes higher. It is preferable that it is a thermosetting resin from a reason. Specific examples of the thermosetting resin include epoxy resin, phenol resin, polyimide resin, polyester resin, polyurethane resin, bismaleimide resin, melamine resin, and isocyanate resin. Among them, it is preferable to use a polyimide resin and / or an epoxy resin because the insulation reliability is further improved and the chemical resistance is excellent.
  • benzotriazole and its derivatives are preferred.
  • a benzotriazole derivative a hydroxyl group, an alkoxy group (for example, a methoxy group, an ethoxy group, etc.), an amino group, a nitro group, an alkyl group (eg, a methyl group, an ethyl group, a butyl group etc.) on the benzene ring of benzotriazole
  • substituted benzotriazoles having a halogen atom eg, fluorine, chlorine, bromine, iodine etc.
  • naphthalene triazole, substituted naphthalene triazole substituted similarly to naphthalene bis triazole, substituted naphthalene bis triazole and the like can also be mentioned.
  • antioxidant material contained in the resin layer higher fatty acids, higher fatty acid copper, phenol compounds, alkanolamines, hydroquinones, copper chelating agents, organic amines, organic acids which are general antioxidants Ammonium salts and the like can be mentioned.
  • the content of the antioxidant material contained in the resin layer is not particularly limited, but from the viewpoint of the anticorrosion effect, 0.0001 mass% or more is preferable with respect to the total mass of the resin layer, and 0.001 mass% or more is more preferable. Moreover, 5.0 mass% or less is preferable, and 2.5 mass% or less is more preferable in order to obtain an appropriate electrical resistance in this joining process.
  • the resin layer contains a migration preventing material for the purpose of further improving the insulation reliability by trapping metal ions that can be contained in the resin layer, halogen ions, and metal ions derived from the semiconductor chip and the semiconductor wafer. Is preferred.
  • an ion exchanger specifically, a mixture of a cation exchanger and an anion exchanger, or only a cation exchanger can be used.
  • the cation exchanger and the anion exchanger can each be appropriately selected from, for example, an inorganic ion exchanger and an organic ion exchanger described later.
  • inorganic ion exchanger examples include hydrous oxides of metals represented by hydrous zirconium oxide.
  • metals for example, iron, aluminum, tin, titanium, antimony, magnesium, beryllium, indium, chromium, bismuth and the like are known besides zirconium.
  • zirconium As types of metals, for example, iron, aluminum, tin, titanium, antimony, magnesium, beryllium, indium, chromium, bismuth and the like are known besides zirconium.
  • zirconium have exchange ability for cations Cu 2+ and Al 3+ .
  • iron-based ones also have an exchange capacity for Ag + and Cu 2+ .
  • tin-based, titanium-based and antimony-based ones are cation exchangers.
  • those of bismuth-based, anion Cl - has exchange capacity for.
  • zirconium-based ones exhibit anion exchange ability depending on the production conditions.
  • aluminum-based and tin-based ones As inorganic ion exchangers other than these, synthetic products such as acid salts of polyvalent metals represented by zirconium phosphate, heteropolyacid salts represented by ammonium molybdophosphate, insoluble ferrocyanides and the like are known. Some of these inorganic ion exchangers are already commercially available, and, for example, various grades under the trade name “IXE” by Toa Gosei Co., Ltd. are known. Besides synthetic products, it is also possible to use natural zeolite or powder of inorganic ion exchanger such as montmorillonite.
  • organic ion exchanger examples include crosslinked polystyrene having a sulfonic acid group as a cation exchanger, and in addition, those having a carboxylic acid group, a phosphonic acid group or a phosphinic acid group.
  • cross-linked polystyrene having a quaternary ammonium group, a quaternary phosphonium group or a tertiary sulfonium group can be mentioned as the anion exchanger.
  • inorganic ion exchangers and organic ion exchangers may be appropriately selected in consideration of the type of cation and anion to be captured and the exchange capacity for the ion.
  • an inorganic ion exchanger and an organic ion exchanger may be used as a mixture. Since the manufacturing process of the electronic device includes a heating process, an inorganic ion exchanger is preferable.
  • the mixing ratio of the migration preventing material to the above-mentioned polymer material is, for example, preferably 10% by mass or less from the viewpoint of mechanical strength, and 5% by mass or less from the migration preventing material It is more preferable that the migration prevention material be 2.5 mass% or less. Further, from the viewpoint of suppressing the migration when the semiconductor chip or the semiconductor wafer and the anisotropically conductive member are joined, it is preferable to set the migration prevention material to 0.01 mass% or more.
  • the resin layer preferably contains an inorganic filler.
  • an inorganic filler There is no restriction
  • the average particle diameter of the inorganic filler is larger than the interval between the conductive paths, for the purpose of preventing the inorganic filler from entering between the conductive paths and improving the conduction reliability.
  • the average particle size of the inorganic filler is preferably 30 nm to 10 ⁇ m, and more preferably 80 nm to 1 ⁇ m.
  • the average particle size is defined as the primary particle size, which is measured by a laser diffraction / scattering particle size measuring device (Microtrac MT3300 manufactured by Nikkiso Co., Ltd.).
  • the resin layer may contain a curing agent.
  • a curing agent which is liquid at normal temperature is contained without using a curing agent which is solid at normal temperature, from the viewpoint of suppressing bonding failure with the surface shape of the semiconductor chip or semiconductor wafer to be connected. Is more preferred.
  • solid at normal temperature means being solid at 25 ° C., for example, a substance having a melting point higher than 25 ° C.
  • the curing agent include, for example, aromatic amines such as diaminodiphenylmethane and diaminodiphenyl sulfone, aliphatic amines, imidazole derivatives such as 4-methylimidazole, dicyandiamide, tetramethylguanidine, thiourea addition amine, methyl Carboxylic anhydrides such as hexahydrophthalic anhydride, carboxylic acid hydrazides, carboxylic acid amides, polyphenol compounds, novolac resins, polymercaptans, etc. may be mentioned. From these curing agents, those which are liquid at 25 ° C. are appropriately selected Can be used. In addition, a hardening agent may be used individually by 1 type, and may use 2 or more types together.
  • the resin layer may contain various additives such as a dispersant, a buffer, a viscosity modifier and the like which are widely added to the resin insulating film of the semiconductor package, as long as the characteristics are not impaired.
  • the thickness of the resin layer is preferably 1 ⁇ m to 5 ⁇ m, which is larger than the height of the protrusion of the conduction path.
  • FIG. 26 is a schematic view showing a first example of a laminated device using a metal-filled microstructure according to an embodiment of the present invention
  • FIG. 27 is a laminated device using a metal-filled microstructure according to an embodiment of the present invention
  • FIG. 28 is a schematic view showing a third example of a laminated device using a metal-filled microstructure according to an embodiment of the present invention
  • FIG. 29 is a schematic view showing an embodiment of the present invention It is a schematic diagram which shows the 4th example of the lamination
  • the semiconductor element 62 and the semiconductor element 64 are joined in the laminating direction Ds via the anisotropic conductive member 22 exhibiting anisotropic conductivity, and the semiconductor element 62 and the semiconductor The element 64 may be electrically connected.
  • the anisotropic conductive member 22 has the same configuration as the metal-filled microstructure 20 described above, has a conductive path 16 (see FIG. 5) conductive in the stacking direction Ds, and performs the function of TSV (Through Silicon Via). .
  • the anisotropically conductive member 22 can be utilized also as an interposer.
  • the semiconductor element 62, the semiconductor element 64, and the semiconductor element 66 are stacked in the stacking direction Ds via an anisotropic conductive member 22 and joined. And may be electrically connected.
  • the semiconductor element 62, the semiconductor element 64, and the semiconductor element 66 are laminated in the laminating direction Ds and joined using the interposer 23 and the anisotropic conductive member 22. It may be configured to be electrically connected.
  • the semiconductor element 72 and the sensor chip 74 are stacked in the stacking direction Ds via the anisotropic conductive member 22.
  • the sensor chip 74 is provided with a lens 76.
  • the semiconductor element 72 is formed with a logic circuit, and the configuration thereof is not particularly limited as long as the signal obtained by the sensor chip 74 can be processed.
  • the sensor chip 74 has an optical sensor that detects light.
  • the light sensor is not particularly limited as long as it can detect light, and for example, a charge coupled device (CCD) image sensor or a complementary metal oxide semiconductor (CMOS) image sensor is used.
  • CCD charge coupled device
  • CMOS complementary metal oxide semiconductor
  • the semiconductor element 72 and the sensor chip 74 are connected via the anisotropic conductive member 22.
  • the present invention is not limited to this.
  • the semiconductor element 72 and the sensor chip 74 May be directly joined.
  • the configuration of the lens 76 is not particularly limited as long as it can condense light on the sensor chip 74.
  • a lens called a microlens is used.
  • the semiconductor element 62, the semiconductor element 64, and the semiconductor element 66 described above each have an element region (not shown).
  • the element region is a region in which various element configuration circuits such as a capacitor, a resistor, and a coil are formed to function as an electronic element.
  • a memory circuit such as a flash memory
  • a logic circuit such as a microprocessor and a field-programmable gate array (FPGA) is formed
  • a communication module such as a wireless tag, Area.
  • a transmitter circuit or MEMS Micro Electro Mechanical Systems
  • the MEMS is, for example, a sensor, an actuator, an antenna or the like.
  • the sensors include, for example, various sensors such as acceleration, sound and light.
  • the element region is formed with an element configuration circuit and the like, and the semiconductor element is provided with, for example, a rewiring layer (not shown).
  • the stacked device can be, for example, a combination of a semiconductor element having a logic circuit and a semiconductor element having a memory circuit. Further, all the semiconductor elements may have memory circuits, or all the semiconductor elements may have logic circuits.
  • the combination of semiconductor elements in the stacked device 60 may be a combination of a sensor, an actuator, an antenna, and the like, and a memory circuit and a logic circuit, and is appropriately determined according to the application of the stacked device 60 and the like.
  • the semiconductor element 62, the semiconductor element 64, and the semiconductor element 66 described above may be, for example, logic integrated circuits such as application specific integrated circuits (ASICs), field programmable gate arrays (FPGAs), and application specific standard products (ASSPs). There is a circuit.
  • microprocessors such as CPU (Central Processing Unit) and GPU (Graphics Processing Unit), are mentioned, for example.
  • DRAM dynamic random access memory
  • HMC hybrid memory cube
  • MRAM magnetoresistive random access memory
  • PCM phase-change memory
  • ReRAM resistance random access memory
  • FeRAM ferroelectric random access memory
  • Flash memory Flash memory and the like.
  • analog integrated circuits such as light emitting diodes (LEDs), power devices, direct current (DC) -direct current (DC) converters, and insulated gate bipolar transistors (IGBTs) can be cited.
  • a semiconductor element for example, GPS (Global Positioning System), FM (Frequency Modulation), NFC (Near Field Communication), RFEM (RF Expansion Module), MMIC (Monolithic Microwave Integrated Circuit), WLAN (Wireless Local Area Network) Etc., discrete elements, passive devices, surface acoustic wave (SAW) filters, radio frequency (RF) filters, integrated passive devices (IPD), and the like.
  • a first example of a method of manufacturing a laminated device using a metal-filled microstructure relates to a chip-on-wafer, and shows a method of manufacturing the laminated device 60 shown in FIG.
  • FIGS. 30 to 32 are schematic views showing a first example of a method of manufacturing a laminated device using a metal-filled microstructure according to an embodiment of the present invention in the order of steps.
  • a semiconductor element 64 having an anisotropic conductive member 22 provided on the surface 64 a is prepared.
  • the semiconductor element 64 is disposed with the anisotropic conductive member 22 facing the first semiconductor wafer 80.
  • alignment of the semiconductor element 64 is performed on the first semiconductor wafer 80 using the alignment mark of the semiconductor element 64 and the alignment mark of the first semiconductor wafer 80.
  • the configuration is particularly limited if digital image data can be obtained for the image or the reflected image of the alignment mark of the first semiconductor wafer 80 and the image or the reflected image of the alignment mark of the semiconductor element 64.
  • known imaging devices can be used as appropriate.
  • the semiconductor element 64 is mounted on the element region of the first semiconductor wafer 80 through the anisotropic conductive member 22, and for example, a predetermined pressure is applied, and the substrate 64 is heated to a predetermined temperature. Holding for a predetermined time, temporary bonding is performed using the resin layer 44 (see FIG. 24). This is performed for all the semiconductor devices 64, and as shown in FIG. 31, all the semiconductor devices 64 are temporarily bonded to the device region of the first semiconductor wafer 80.
  • Use of the resin layer 44 for temporary bonding is one of the methods, and may be the method described below.
  • a sealing resin or the like may be supplied onto the first semiconductor wafer 80 by a dispenser or the like to temporarily bond the semiconductor element 64 to the element region of the first semiconductor wafer 80, or the first semiconductor wafer 80
  • the semiconductor element 64 may be temporarily bonded to the element region by using an insulating resin film (NCF (Non-conductive Film)) supplied in advance.
  • NCF Non-conductive Film
  • a predetermined pressure is applied to the semiconductor elements 64, and the semiconductor elements 64 are heated to a predetermined temperature.
  • the plurality of semiconductor devices 64 are collectively joined to the device region of the first semiconductor wafer 80 while holding for a predetermined time. This bonding is called main bonding.
  • the terminal (not shown) of the semiconductor element 64 is bonded to the anisotropic conductive member 22, and the terminal (not shown) of the first semiconductor wafer 80 is bonded to the anisotropic conductive member 22.
  • the first semiconductor wafer 80 to which the semiconductor element 64 is bonded via the anisotropic conductive member 22 is singulated by dicing, laser scribing or the like for each element region.
  • the laminated device 60 in which the semiconductor element 62, the anisotropic conductive member 22 and the semiconductor element 64 are joined can be obtained.
  • the temperature conditions in the temporary bonding process are not particularly limited, but are preferably 0 ° C. to 300 ° C., more preferably 10 ° C. to 200 ° C., and particularly preferably normal temperature (23 ° C.) to 100 ° C. preferable.
  • pressure conditions in the temporary bonding process are not particularly limited, but are preferably 10 MPa or less, more preferably 5 MPa or less, and particularly preferably 1 MPa or less.
  • the temperature condition in this bonding is not particularly limited, but is preferably higher than the temperature of temporary bonding, specifically, more preferably 150 ° C. to 350 ° C., and 200 ° C. to 300 ° C. Is particularly preferred.
  • the pressure condition in the main bonding is not particularly limited, but is preferably 30 MPa or less, and more preferably 0.1 MPa to 20 MPa.
  • the time of main bonding is not particularly limited, but is preferably 1 second to 60 minutes, and more preferably 5 seconds to 10 minutes.
  • FIG. 33 to FIG. 35 are schematic views showing, in the order of steps, a second example of a method of manufacturing a laminated device using a metal-filled microstructure according to an embodiment of the present invention.
  • the second example of the method of manufacturing a stacked device using a metal-filled microstructure is three semiconductor elements 62 and 64 as compared to the first example of a method of manufacturing a stacked device using a metal-filled microstructure.
  • And 66 are the same as the first example of the method of manufacturing the laminated device using the metal-filled microstructure, except that 66 is laminated and joined via the anisotropic conductive member 22.
  • the detailed description of the manufacturing method common to the second example of the manufacturing method of the laminated device is omitted.
  • an alignment mark (not shown) is provided on the back surface 64b, and a terminal (not shown) is provided.
  • the anisotropic conductive member 22 is provided on the surface 64 a of the semiconductor element 64.
  • the anisotropic conductive member 22 is provided on the surface 66a.
  • the semiconductor element 66 is temporarily bonded to the back surface 64 b of the semiconductor element 64 via the anisotropic conductive member 22.
  • all the semiconductor elements 64 are temporarily bonded to the element region of the first semiconductor wafer 80 via the anisotropic conductive member 22, and the semiconductor elements via the anisotropic conductive member 22 to all the semiconductor elements 64.
  • the main bonding is performed under a predetermined condition in a state where the 66 is temporarily bonded. Thereby, the semiconductor element 64 and the semiconductor element 66 are joined via the anisotropic conductive member 22, and the semiconductor element 64 and the first semiconductor wafer 80 are joined via the anisotropic conductive member 22.
  • the semiconductor element 64, the semiconductor element 66 and the terminal (not shown) of the first semiconductor wafer 80 are bonded to the anisotropic conductive member 22.
  • the first semiconductor wafer 80 in which the semiconductor element 64 and the semiconductor element 66 are joined via the anisotropic conductive member 22 is divided, for example, by dicing or laser scribing for each element area. Individualize by Thus, a stacked device 60 in which the semiconductor element 62, the semiconductor element 64, and the semiconductor element 66 are joined via the anisotropic conductive member 22 can be obtained.
  • a third example of a method of manufacturing a laminated device using a metal-filled microstructure will be described.
  • a third example of a method of manufacturing a laminated device using a metal-filled microstructure relates to a wafer on wafer, and shows a method of manufacturing the laminated device 60 shown in FIG.
  • FIG. 36 and FIG. 37 are schematic views showing, in the order of steps, a third example of a method of manufacturing a laminated device using a metal-filled microstructure according to an embodiment of the present invention.
  • the third example of the method of manufacturing a laminated device using the metal-filled microstructure has a first semiconductor wafer 80 through the anisotropic conductive member 22 as compared to the first example of the method of manufacturing the laminated device.
  • the second semiconductor wafer 82 are the same as the third example of the method of manufacturing the laminated device. Therefore, detailed description of the manufacturing method common to the first example of the manufacturing method of the laminated device is omitted. Further, since the anisotropic conductive member 22 is also as described above, the detailed description thereof is omitted.
  • a first semiconductor wafer 80 and a second semiconductor wafer 82 are prepared.
  • An anisotropic conductive member 22 is provided on either the surface 80 a of the first semiconductor wafer 80 or the surface 82 a of the second semiconductor wafer 82.
  • the surface 80 a of the first semiconductor wafer 80 and the surface 82 a of the second semiconductor wafer 82 are opposed to each other.
  • alignment of the second semiconductor wafer 82 with respect to the first semiconductor wafer 80 is performed using the alignment mark of the first semiconductor wafer 80 and the alignment mark of the second semiconductor wafer 82.
  • the surface 80a of the first semiconductor wafer 80 and the surface 82a of the second semiconductor wafer 82 are made to face each other, and the first semiconductor wafer 80 and the second semiconductor wafer 80 are formed as shown in FIG.
  • the semiconductor wafer 82 is bonded via the anisotropic conductive member 22.
  • main bonding may be performed after temporary bonding, or only main bonding may be performed.
  • a semiconductor wafer can be thinned by chemical mechanical polishing (CMP) or the like.
  • the two-layer structure in which the semiconductor element 62 and the semiconductor element 64 are laminated is described as an example, but it is not limited thereto. Of course, three or more layers may be used as described above.
  • an alignment mark (not shown) and a terminal (not shown) are provided on the back surface 82b of the second semiconductor wafer 82. Layered devices 60 of layers or more can be obtained.
  • the anisotropic conductive member 22 in the stacked device 60 even if the semiconductor element has unevenness, absorption is achieved by using the unevenness with the protruding portion 16a and the protruding portion 16b as a buffer layer. can do. Since the projecting portions 16a and the projecting portions 16b function as buffer layers, high surface quality can be unnecessary for the surface on which the element region is present in the semiconductor device. Therefore, the smoothing process such as polishing is unnecessary, the production cost can be suppressed, and the production time can be shortened.
  • the laminated device 60 can be manufactured using a chip-on-wafer, the yield rate can be maintained and the manufacturing loss can be reduced by bonding only non-defective semiconductor chips to non-defective parts in the semiconductor wafer.
  • the resin layer 44 has adhesiveness, can be used as a temporary bonding agent at the time of temporary bonding, and can be collectively bonded at one time.
  • the semiconductor element 64 provided with the above-mentioned anisotropically conductive member 22 can be formed using the anisotropically conductive member 22 and a semiconductor wafer provided with a plurality of element regions (not shown).
  • the element region is provided with an alignment mark (not shown) for alignment and a terminal (not shown) as described above.
  • the anisotropic conductive material 50 see FIG. 25
  • the anisotropic conductive member 22 is formed in a pattern that matches the element region.
  • a predetermined pressure is applied, heated to a predetermined temperature, held for a predetermined time, and the anisotropic conductive member 22 of the anisotropic conductive material 50 is bonded to the element region of the semiconductor wafer .
  • the support 46 of the anisotropic conductive material 50 is removed, and only the anisotropic conductive member 22 is bonded to the semiconductor wafer.
  • the anisotropic conductive material 50 is heated to a predetermined temperature, and the adhesive force of the release agent 49 of the release layer 47 is reduced to start from the release layer 47 of the anisotropic conductive material 50 as a starting point. Get rid of Next, the semiconductor wafer is singulated for each element region to obtain a plurality of semiconductor elements 64.
  • the semiconductor element 64 provided with the anisotropic conductive member 22 has been described as an example, the semiconductor element 66 provided with the anisotropic conductive member 22 also has the second provided with the anisotropic conductive member 22.
  • the anisotropic conductive member 22 can be provided on the semiconductor wafer 82 in the same manner as the semiconductor element 64 provided with the anisotropic conductive member 22.
  • FIG. 38 is a schematic view showing a fifth example of the layered device of the embodiment of the present invention
  • FIG. 39 is a schematic view showing a sixth example of the layered device of the embodiment of the present invention
  • FIG. 41 is a schematic view showing a seventh example of the layered device of the embodiment of the invention
  • FIG. 41 is a schematic view showing an eighth example of the layered device of the embodiment of the present invention
  • FIG. 42 is an embodiment of the present invention It is a schematic diagram which shows the 9th example of the lamination device of these.
  • semiconductor element 62, semiconductor element 64, and semiconductor element 66 are respectively joined and electrically connected using anisotropic conductive member 22.
  • the stacked device 83 of the other form is illustrated.
  • the semiconductor element 62 may have an interposer function.
  • a semiconductor element wafer may be used in the laminated device 83.
  • the semiconductor element 64 and the semiconductor element 66 are bonded to one semiconductor element 62 using the anisotropic conductive member 22, and
  • a stacked device 84 in an electrically connected form is illustrated.
  • the semiconductor element 62 may have an interposer function.
  • a plurality of devices such as a logic chip having a logic circuit and a memory chip can be stacked over a device having an interposer function. Moreover, in this case, even if the electrode size is different for each device, bonding can be performed.
  • the stacked device 85 shown in FIG. 40 although the sizes of the electrodes 88 are not the same, but different sizes are mixed, a semiconductor using the anisotropic conductive member 22 for one semiconductor element 62 is used. The element 64 and the semiconductor element 66 are joined and electrically connected. Further, the semiconductor element 86 is bonded to the semiconductor element 64 using the anisotropic conductive member 22 and electrically connected. The semiconductor element 87 is bonded and electrically connected using the anisotropic conductive member 22 across the semiconductor element 64 and the semiconductor element 66.
  • the semiconductor element 64 and the semiconductor element 66 are joined and electrically connected to one semiconductor element 62 using the anisotropic conductive member 22.
  • the semiconductor element 86 and the semiconductor element 87 are joined to the semiconductor element 64 by using the anisotropic conductive member 22
  • the semiconductor element 91 is joined to the semiconductor element 66 by using the anisotropic conductive member 22, and electrically It can also be connected.
  • a light emitting element such as a vertical cavity surface emitting laser (VCSEL) and a light receiving element such as a complementary metal oxide semiconductor (CMOS) image sensor are stacked on a device surface including an optical waveguide. Therefore, it will be possible to cope with silicon photonics assuming high frequency.
  • VCSEL vertical cavity surface emitting laser
  • CMOS complementary metal oxide semiconductor
  • the semiconductor element 64 and the semiconductor element 66 are bonded and electrically connected to one semiconductor element 62 using the anisotropic conductive member 22. There is.
  • the semiconductor element 86 and the semiconductor element 87 are joined to the semiconductor element 64 by using the anisotropic conductive member 22, the semiconductor element 91 is joined to the semiconductor element 66 by using the anisotropic conductive member 22, and electrically It is connected.
  • An optical waveguide 81 is provided in the semiconductor element 62.
  • a light emitting element 95 is provided in the semiconductor element 66, and a light receiving element 96 is provided in the semiconductor element 64.
  • the light Lo output from the light emitting element 95 of the semiconductor element 66 passes through the optical waveguide 81 of the semiconductor element 62 and is emitted to the light receiving element 96 of the semiconductor element 64 as an emitted light Ld. Thereby, it can respond to the above-mentioned silicon photonics.
  • Holes 27 are formed in the anisotropically conductive member 22 at locations corresponding to the optical paths of the light Lo and the emitted light Ld.
  • TSV Through Silicon Via
  • Devices having TSVs are classified into three types, via first, via middle, and via last, depending on at what stage the TSV is formed. What forms TSV before forming a transistor of a device is called via first. The one formed after the formation of the transistor and before the formation of the redistribution layer is called a via middle. What is formed after the formation of the redistribution layer is called via last. Either method of TSV formation requires thinning of the silicon substrate to perform penetration processing.
  • a method of bonding a semiconductor chip or wafer to which a TSV is applied will be described together with an example of usage of the stack.
  • a stacked memory chip called high bandwidth memory (HBM) or hybrid memory cube (HMC) can be mentioned.
  • HBM high bandwidth memory
  • HMC hybrid memory cube
  • the TSV region is formed along with the formation of the memory region in the same die shape, the base wafer is thinned, the TSV is formed, the electrode called micro bump is formed on the surface of the via, and bonding is performed. Is going.
  • via last there may be mentioned a step of bonding a semiconductor chip or wafer not having metal bumps with an insulating adhesive or an insulating oxide and then forming a TSV.
  • a hole is formed by a method such as Bosch (BOSCH) method or a laser drill method, a plating nucleus is formed on a wall surface by sputtering or the like, metal is filled by plating, and wiring of each layer It is electrically connected to the part.
  • the metal filling is formed by the growth of plating nuclei, the bond between the filling metal and the wiring portion is not necessarily secured.
  • the bumps are connected using an anisotropic conductive member, the conduction path of the anisotropic conductive member directly forms a bond with the bumps, so that the electrical connection is strengthened and the signal connection is further enhanced. It becomes good.
  • the area of the bonding portion can be increased, and the resistance to shear stress can be improved.
  • the heat conduction between the layers is improved, the heat is easily diffused to the entire laminate.
  • Examples of bonding methods applicable to any of via first, via middle and via last include metal diffusion bonding, oxide film direct bonding, metal bump bonding and eutectic bonding.
  • the metal diffusion bonding or oxide direct bonding has good bonding under low pressure and low temperature conditions.
  • a level as high as that immediately after surface cleaning by Ar etching, for example, is required as the high cleanliness of the bonding surface.
  • the flatness for example, an arithmetic average roughness Ra of 1 nm or less is required, and therefore, at the time of bonding, strict atmosphere control and parallelism control are required.
  • product groups of semiconductor devices manufactured in different companies or different factories even if the companies are the same may have different types of semiconductor devices or wiring rules, and such product groups of semiconductor devices are three-dimensional. When laminating, the strictest accuracy or control among them is required.
  • metal bump bonding or eutectic bonding has good bondability even if there are some defects or if the process is redundant.
  • the cleanliness or flatness of the device surface may be lower when bonding different devices as compared to metal diffusion bonding or oxide direct bonding.
  • the bonding strength is lower than metal diffusion bonding and oxide film direct bonding, and the points that have already been bonded each time the lamination is repeated may be reheated to cause device failure. It can be mentioned.
  • the anisotropic conductive member which comprises a laminated body is utilized for the above-mentioned joining. It is preferable that a resin layer is formed in at least one surface, and it is more preferable that the anisotropically conductive member used for a laminated body is formed in both surfaces. Moreover, it is preferable that the resin layer 44 of the above-mentioned anisotropically-conductive member contains a thermosetting resin. The above-mentioned resin layer formed suppresses positional deviation after lamination as a temporary bonding layer. Since the temporary bonding can be performed at a low temperature and for a short time, adverse effects on the device can be reduced.
  • the thickness of the above-mentioned resin layer is preferably 100 nm to 1000 nm. K) is preferable, and the thermal expansion coefficient (CTE) of the anisotropic conductive member is preferably 5 ppm to 10 ppm.
  • the anisotropic conductive member is preferably supplied in a form of being held by the support via a peelable adhesive layer.
  • the material of the support is not particularly limited, but is preferably a material such as silicon or glass from the viewpoint of being hard to bend and securing a certain degree of flatness.
  • the releasable adhesive layer may be an adhesive layer having low adhesiveness, but is preferably an adhesive layer whose adhesiveness is reduced by heating or light irradiation.
  • Riva Alpha registered trademark
  • Somatac registered trademark
  • materials used as a general dicing tape can be used, and in addition, a light peeling layer manufactured by 3M Co. is mentioned as an example.
  • the pattern may be formed in the anisotropically conductive member at the stage of being held by the support.
  • pattern formation include, for example, concavo-convex pattern formation, singulation, and hydrophilic / hydrophobic pattern formation, and preferably hydrophilic / hydrophobic pattern is formed, and hydrophilic / hydrophobic pattern is singulated. More preferable.
  • the anisotropic conductive member contains a conductive material, it is sufficient for the electrode to be formed on the surface to be bonded in order to perform bonding, and a special metal bump such as a fine conical gold bump or Connectec Japan Co., Ltd. It does not require special technology such as monster pack core technology by the company, Tohoku Microtech Inc.
  • the anisotropic conductive member preferably has a protrusion on the surface, and as described above, the protruding portion 16a, that is, the protrusion is conductive It is more preferable to include a projection made of a material. Further, in the laminate having the terminals having the area ratio of the present invention, heat is easily diffused to the entire laminate because heat conduction between the layers is good, and therefore the heat dissipation is particularly good.
  • the COC method is a method of stacking semiconductor chips on semiconductor chips fixed to a substrate, and it is possible to stack semiconductor chips of different sizes, and it is possible to sort out non-defective semiconductor chips before bonding.
  • the COW method is a method in which semiconductor chips are stacked on a substrate wafer, and in the case of stacking a large number of semiconductor chips, as in the COC method, alignment is required each time, which is expensive.
  • the WOW method is a method of bonding wafers to each other and has advantages such as shortening of bonding time, easy alignment, etc., but the yield rate of the multilayer laminate tends to be reduced since it is not possible to select good semiconductor chips. .
  • the laminate may include conventional bonding.
  • an anisotropically conductive member for each bonding of the laminate, the laminate may include conventional bonding.
  • Conventional bonding has the advantage of facilitating the stacking of devices manufactured according to different rules.
  • the following aspect is mentioned as an example of the three-dimensional lamination using an anisotropic conductive member.
  • the first semiconductor chip group is inspected, separated into pieces, and the first non-defective semiconductor chip group is sorted.
  • the first non-defective semiconductor chip group is arranged on the first base via the first anisotropic conductive member, and temporary bonding is performed. Temporary bonding can be performed by a device such as a flip chip bonder.
  • the first substrate is not particularly limited, and examples thereof include a device having a transistor or a substrate having a wiring layer and a through electrode. After inspecting the stacked semiconductor chip group, the stacked semiconductor chip group is separated into pieces and sorted.
  • the layered semiconductor chip group is not particularly limited, but examples include a mode having a through electrode or a mode in which the back surface of a semiconductor chip having a buried via is removed.
  • the removal method of the back surface includes methods such as back grinding, CMP, and chemical etching. In particular, a removal method such as chemical etching with less stress in the lateral direction is preferable.
  • the stacked good semiconductor chip group is arranged at a position corresponding to the arrangement of the first good semiconductor chip group on the first base of the second substrate.
  • a second anisotropic conductive member is sandwiched between the first substrate and the second substrate, and the second anisotropic conductive member is formed. Temporary joining of the first non-defective semiconductor chip group and the laminated non-defective semiconductor chip group is performed.
  • the second base is peeled and removed from the stacked good semiconductor chip group.
  • a structure comprising a first good semiconductor chip group, a second anisotropic conductive member, and a stacked good semiconductor chip group is defined as a new first good semiconductor chip group, and a structure of a predetermined hierarchy is formed.
  • the lamination of the second anisotropic conductive member and the laminated semiconductor chip group is repeated until the second.
  • the heating and the pressing are performed collectively to perform main bonding between the layers to obtain a three-dimensional bonding structure.
  • the obtained three-dimensional bonding structure is sealed by a method such as compression bonding and singulated to obtain a target element. Note that processing such as thinning, rewiring, and electrode formation may be performed before singulation.
  • an aspect in which the laminated semiconductor chip group is singulated after being joined to the first non-defective semiconductor chip group through the second anisotropic conductive member, the anisotropic conductivity in which a pattern is formed A mode in which the member is used as the first or second anisotropic conductive member, and an anisotropic conductive member having a pattern formed thereon is used as an adhesive for arranging the layered semiconductor chip group on the second substrate, A mode etc. which exfoliate in the interface of a 2nd substrate and an anisotropic conductive member are mentioned.
  • a first anisotropically conductive member is provided on the surface of the first base.
  • the first substrate may be a mode in which a MOS (Metal Oxide Semiconductor) exists, or a mode in which a MOS does not exist.
  • the first semiconductor chip group is inspected, separated into pieces, and the first non-defective semiconductor chip group is sorted.
  • a second anisotropically conductive member is provided on the surface of the support via a temporary bonding layer whose adhesiveness is reduced by treatment.
  • the material of the support is not particularly limited, but silicon or glass is preferable.
  • As the temporary bonding layer in which the adhesiveness is lowered by the treatment a temporary bonding layer in which the adhesiveness is lowered by heating or a temporary bonding layer in which the adhesiveness is lowered by light irradiation is preferable.
  • a pattern is provided on the second anisotropically conductive member.
  • the pattern is more preferably a singulated hydrophilic / hydrophobic pattern.
  • the hydrophilic / hydrophobic pattern is singulated, it becomes easy to transfer the anisotropic conductive member to the first non-defective semiconductor chip group in a later step.
  • Dicing method laser irradiation method, stealth dicing method, wet etching method, dry etching method, etc. are mentioned.
  • the first non-defective semiconductor chip group is arranged on the support via the second anisotropically conductive member by a self assembly technique using a pattern, and temporary bonding is performed.
  • a self-assembly technique for example, a droplet containing an active agent is formed on a mounting area of a substrate, a semiconductor chip group is mounted on the droplet, an element is positioned on the mounting area, and the droplet is dried. There is a method of bonding the element and the mounting substrate through the curable resin layer and washing out the activator. These techniques are disclosed in JP-A-2005-150385 or JP-A-2014-57019.
  • the electrodes may be used as alignment marks during self assembly.
  • the first base and the first non-defective semiconductor chip group are temporarily bonded via the first anisotropically conductive member.
  • a treatment for reducing the adhesion of the temporary bonding layer is performed, and peeling is performed at the interface between the second anisotropic conductive member and the support.
  • the structure consisting of the first substrate, the first anisotropic conductive member, and the first non-defective semiconductor chip group is used as a new first substrate, and the second anisotropic conductive member is a new first anisotropic.
  • the lamination of the first non-defective semiconductor chip group and the second anisotropic conductive member is repeated until a predetermined hierarchical structure is formed.
  • the bulk bonding is performed between the layers by performing batch processing under the conditions of high pressure and high temperature than the conditions used for temporary bonding, to obtain a three-dimensional bonded structure. Since the temporary bonding layer remains in the laminate, it is preferable to use a material which causes a curing reaction to proceed under the present bonding conditions as the temporary bonding layer.
  • the obtained three-dimensional bonding structure is sealed by a method such as compression bonding and separated into pieces to obtain a desired laminated device. Note that processing such as thinning, rewiring, and electrode formation may be performed before singulation.
  • the temporary bonding and the main bonding can be separated by using the anisotropic conductive member, it is not necessary to apply a high temperature process such as solder reflow more than once, and the risk of occurrence of device failure can be reduced.
  • the resin layer can reduce the influence of the process conditions on the bonding portion.
  • the anisotropically conductive member which has a protrusion on the surface since joining is possible even when the surface flatness of joining object is low, a planarization process can be simplified.
  • 43 to 53 are schematic views showing a fourth example of a method of manufacturing a laminated device using the metal-filled microstructure according to the embodiment of the present invention in the order of steps.
  • 54 to 56 are schematic views showing a method of manufacturing a laminate used in a fourth example of a method of manufacturing a laminated device using a metal-filled microstructure according to an embodiment of the present invention in the order of steps.
  • 57 and 58 are schematic diagrams showing in order of processes the method for manufacturing a laminate used in the fourth example of the method for manufacturing a laminated device using a metal-filled microstructure according to an embodiment of the present invention.
  • a fourth example of a method of manufacturing a laminated device using a metal-filled microstructure relates to three-dimensional lamination, and is different from the second example of a method of manufacturing a laminated device using a metal-filled microstructure. Conductive members are used. Therefore, the detailed description of the manufacturing method common to the second example of the manufacturing method of the laminated device using the metal-filled microstructure is omitted.
  • a first laminated base 90 provided with an anisotropic conductive member 22 on the entire surface 92a of the semiconductor wafer 92 is prepared.
  • the semiconductor wafer 92 can have, for example, the same configuration as the first semiconductor wafer 80 including a plurality of element regions (not shown).
  • the semiconductor wafer 92 can also be the interposer 23 described above.
  • a second laminated base 100 provided with a plurality of semiconductor elements 64 is prepared. In the second laminated substrate 100, the peeling functional layer 104 and the anisotropic conductive member 22 are laminated on the surface 102a of the second substrate 102. A plurality of semiconductor elements 64 are provided on the anisotropic conductive member 22.
  • a hydrophilic / hydrophobic film 105 is provided on the anisotropic conductive member 22 in a region where the semiconductor element 64 is not provided.
  • the back surface 64b of the semiconductor element 64 is the surface on the second substrate 102 side, and the surface 64a is the opposite surface.
  • the semiconductor element 64 for example, a non-defective semiconductor element inspected and selected is used.
  • the peeling functional layer 104 is formed of, for example, an adhesive layer whose adhesiveness is reduced by heating or light irradiation.
  • an adhesive layer in which the adhesiveness is reduced by heating there may be mentioned Riva Alpha (registered trademark) manufactured by Nitto Denko Corporation or Somatac (registered trademark) manufactured by Somar Co., Ltd.
  • Riva Alpha registered trademark
  • Somatac registered trademark
  • As an adhesive layer whose adhesiveness is reduced by light irradiation materials used as a general dicing tape can be used, and in addition, a light peeling layer manufactured by 3M Co. is mentioned as an example.
  • the first laminated base 90 and the second laminated base 100 are temporarily bonded.
  • the method of temporary joining is as above-mentioned.
  • a device such as a flip chip bonder can be used for temporary bonding.
  • the second base 102 of the second laminated base 100 is removed.
  • the semiconductor element 64 is in a state of being temporarily bonded to the anisotropic conductive member 22 of the semiconductor wafer 92, and the anisotropic conductive member 22 is in a state of being reprinted on the surface 64a of the semiconductor element 64.
  • the second substrate 102 is removed by reducing the adhesion of the peeling functional layer 104, for example, by heating or light irradiation.
  • another second laminated base 100 is temporarily joined to the anisotropic conductive member 22 on the surface 64a side of the semiconductor element 64 with the positions of the semiconductor elements 64 being matched.
  • the back surface 64 b of the semiconductor element 64 of another second laminated base 100 and the anisotropic conductive member 22 on the surface 64 a side of the semiconductor element 64 temporarily joined to the semiconductor wafer 92 are temporarily joined.
  • the method of temporary bonding is as described above.
  • the second base 102 of another second laminated base 100 is removed. The method of removing the second substrate 102 is as described above. As shown in FIG.
  • semiconductor element 64 is in a state of being temporarily joined to anisotropic conductive member 22 of semiconductor element 64 on the side of semiconductor wafer 92, and anisotropic conductive member 22 on surface 64a of semiconductor element 64. Will be reprinted.
  • FIG. 48 shows a configuration in which two layers of semiconductor elements 64 are provided. As described above, by repeating temporary bonding of the second laminated base 100, the number of laminated semiconductor elements 64 can be controlled.
  • the third composite laminate 106 shown in FIG. 49 is prepared.
  • the third composite laminate 106 has a third substrate 108, and a hydrophilic / hydrophobic film 109 is formed on its surface 108a in a specific pattern.
  • the semiconductor element 64 is provided on the surface 108 a of the third base 108, that is, in the region where the hydrophilic / hydrophobic film 109 is not provided.
  • non-defective semiconductor elements selected by inspection are used as the semiconductor elements 64.
  • the hydrophilic / hydrophobic film 109 is applied with a water repellent material through a mask to form a desired pattern to obtain a specific pattern.
  • water repellent material a compound such as alkylsilane or fluoroalkylsilane can be used.
  • a material exhibiting a water repellent effect depending on the shape for example, a phase separation structure of isotactic polypropylene (i-PP) or the like can be used.
  • a third composite lamination is performed on the anisotropic conductive member 22 on the surface 64 a side of the semiconductor element 64 with respect to the first laminated base 90 provided with two layers of semiconductor elements 64.
  • the body 106 is temporarily joined with the semiconductor elements 64 aligned with each other. Thus, three layers of semiconductor elements 64 are provided.
  • the third base 108 of the third composite laminate 106 is removed. The method of removing the third substrate 108 is the same as the method of removing the second substrate 102 described above.
  • the semiconductor element 64, the anisotropic conductive member 22 and the semiconductor wafer 92 are main-joined by performing batch processing under conditions of high pressure and high temperature than the conditions used in temporary bonding, and the three-dimensional shown in FIG.
  • the bonded structure 94 is obtained.
  • the three-dimensional bonding structure 94 may be subjected to processing such as thinning, rewiring, and electrode formation.
  • the semiconductor wafer 92 of the three-dimensional bonding structure 94 and the anisotropic conductive member 22 are cut and separated as shown in FIG. As a result, a stacked device 60 in which three semiconductor elements 64 are joined via the anisotropic conductive member 22 can be obtained.
  • the above-mentioned method can be suitably used for the method of singulation.
  • the second laminated base 100 shown in FIG. 44 is formed by laminating the peeling functional layer 104 and the anisotropic conductive member 22 on the surface 102a of the second base 102.
  • the hydrophilic / hydrophobic film 105 is formed on the anisotropic conductive member 22 in a specific pattern.
  • the hydrophilic / hydrophobic film 105 is formed in a pattern on the anisotropic conductive member 22 by a method such as a lithography method or a self assembly method, for example.
  • Examples of the hydrophilic material forming the hydrophilic pattern in the hydrophilic / hydrophobic film 105 include hydrophilic polymers such as polyvinyl alcohol.
  • the hydrophilic / hydrophobic film 105 can be formed of the material used for the hydrophilic / hydrophobic film 109 described above.
  • the hydrophilic / hydrophobic film 105 can also form a specific pattern by exposure and development using, for example, a resist material containing a fluorine-based compound.
  • the semiconductor element 64 is provided in a region where the hydrophilic / hydrophobic film 105 is not provided. Thereby, the second laminated base 100 shown in FIG. 44 is obtained.
  • a method of providing the semiconductor element 64 for example, a droplet containing an activator is formed in a region where the hydrophilic / hydrophobic film 105 is not provided, and the semiconductor device 64 is placed on the droplet and positioned to position the droplet. A method of drying, bonding the semiconductor element 64 and the second base 102 through the curable resin layer, and washing away the activator is used.
  • the third composite laminate 106 shown in FIG. 49 prepares the third base 108 as shown in FIG.
  • a hydrophilic / hydrophobic film 109 is formed in a specific pattern on the surface 108 a of the third base 108.
  • the hydrophilic / hydrophobic film 109 has the same configuration as the hydrophilic / hydrophobic film 105 described above, and can be formed by the same method.
  • the semiconductor element 64 is provided in a region where the hydrophilic / hydrophobic film 109 is not provided.
  • a droplet containing an activator is formed in a region where the hydrophilic / hydrophobic film 109 is not provided, and the semiconductor device 64 is placed on the droplet and positioned to position the droplet.
  • a method of drying, bonding the semiconductor element 64 and the third base 108 through the curable resin layer, and washing away the activator is used. Thereby, the third composite laminate 106 shown in FIG. 49 is obtained.
  • FIGS. 59-76 are schematic views showing a fifth example of a method of manufacturing a laminated device using a metal-filled microstructure according to an embodiment of the present invention in the order of steps, and FIGS.
  • 72 to 76 are an embodiment of the present invention It is a schematic diagram which shows in order of a process the 6th example of the manufacturing method of the lamination
  • the anisotropic conductive material 50 having the support 46 and the anisotropic conductive member 22 and the wafer 112 provided with the rewiring layer 110 are prepared.
  • the redistribution layer 110 has the above-described interposer function.
  • the rewiring layer 110 is disposed to face the anisotropic conductive member 22, and the anisotropic conductive member 22 and the rewiring layer 110 are joined as shown in FIG. Connecting.
  • the wafer 112 is separated from the redistribution layer 110.
  • the anisotropically conductive member 50 is disposed opposite to the anisotropically conductive member 22 on the redistribution layer 110.
  • the redistribution layer 110 and the anisotropic conductive member 22 are joined, and as shown in FIG. 64, one support 46 is separated.
  • the semiconductor element 62 is disposed so as to face the anisotropically conductive member 22 in which the one support 46 is separated.
  • the anisotropic conductive member 22 and the semiconductor element 62 are joined and electrically connected.
  • the remaining support 46 is separated.
  • the semiconductor element 64 is disposed so as to face the anisotropically conductive member 22 from which the remaining support 46 is separated on the side where the semiconductor element 62 is not provided.
  • the anisotropic conductive member 22 and the semiconductor element 64 are joined and electrically connected. Thereby, the semiconductor element 62 and the semiconductor element 64 can be stacked without using the TSV.
  • the semiconductor element 64 is disposed in FIG. 68, the present invention is not limited to this, and as shown in FIG. 70, even if the semiconductor element 64 and the semiconductor element 66 are disposed for one semiconductor element 62. Good.
  • FIG. 71 a plurality of semiconductor elements 64 and semiconductor elements 66 are arranged in one semiconductor element 62. Also in this case, the semiconductor element 64 and the semiconductor element 66 can be stacked on the semiconductor element 62 without using the TSV.
  • the rewiring layer 110 is not limited to being used alone, and may be used by being embedded in an organic substrate.
  • the organic substrate 120 is disposed so as to face the redistribution layer 110 with respect to the anisotropic conductive material 50 provided with the redistribution layer 110.
  • the organic substrate 120 functions as, for example, an interposer.
  • the organic substrate 120 is electrically connected to the redistribution layer 110 using, for example, solder.
  • the redistribution layer 110 may be embedded in the organic substrate 120.
  • the support 46 is separated.
  • the semiconductor element 62 is disposed to face the anisotropic conductive member 22.
  • the semiconductor element 62 is bonded to the anisotropic conductive member 22 and electrically connected. Thereby, the thing in which the redistribution layer 110 and the semiconductor element 62 were laminated
  • stacked can be obtained.
  • the semiconductor device has been described above as an example, the present invention is not limited to this, and a semiconductor wafer may be used instead of the semiconductor device. Further, the configuration of the semiconductor element is not particularly limited, and the above-described examples can be appropriately used.
  • temporary bonding refers to fixing a semiconductor element or a semiconductor wafer on an object to be bonded in a state of being aligned with the object to be bonded.
  • main bonding refers to bonding objects to each other by performing bonding under a predetermined condition in a state of being temporarily bonded. This bonding is a state in which the bonding state is not released permanently unless a special external force or the like acts. The tact time can be reduced and the productivity can be increased by collectively performing this bonding as described above.
  • the bonding method is not particularly limited to the above-mentioned method, and DBI (Direct Bond Interconnect) and SAB (Surface Activated Bond) can be used.
  • DBI Direct Bond Interconnect
  • SAB Surface Activated Bond
  • DBI Direct Bond Interconnect
  • SAB Surface Activated Bond
  • a silicon oxide film is laminated on the anisotropically conductive member and the semiconductor wafer, and chemical mechanical polishing is performed. Thereafter, the silicon oxide film interface is activated by plasma treatment, and the two are joined by bringing the anisotropically conductive member semiconductor wafer into contact.
  • the above-described SAB surface-treats and activates each bonding surface of the anisotropically conductive member and the semiconductor wafer in vacuum.
  • the anisotropic conductive member and the semiconductor wafer are brought into contact in a normal temperature environment to bond them together.
  • ion irradiation of an inert gas such as argon or neutral atom beam irradiation is used.
  • the semiconductor wafer and the semiconductor element are inspected to make a good product and a defective product known in advance, and only the good product of the semiconductor element is anisotropically By bonding to the non-defective portion in the semiconductor wafer through the conductive member, manufacturing loss can be reduced.
  • Good quality semiconductor devices with guaranteed quality are called KGD (Known Good Die).
  • the present invention is not limited to this. Some bonding methods do not allow temporary bonding. In this case, temporary bonding of the semiconductor elements may be omitted. Furthermore, the semiconductor devices may be bonded to the device regions of the semiconductor wafer one by one. The transport and picking of the semiconductor element and the semiconductor wafer and the like, and the temporary bonding and the main bonding can be realized by using a known semiconductor manufacturing apparatus.
  • the apparatus of each company such as Toray Engineering, Shibuya Kogyo Co., Ltd., Shinkawa, and Hyundai Motor Co., Ltd.
  • an apparatus used for the above-mentioned main bonding for example, wafers of Mitsubishi Heavy Industries Machine Tools, Bond Tech, PMT, Ayumi Kogyo, Tokyo Electron (TEL), EVG, SUSS Microtech Co., Ltd. (SUSS), Musashino Engineering etc. Bonding devices can be used.
  • the conditions of joining such as atmosphere, heating temperature, applied pressure (load), and processing time, can be mentioned as control factors for each joining of temporary bonding and main bonding, but conditions suitable for devices such as semiconductor elements used should be selected. it can.
  • the atmosphere at the time of bonding can be selected from under the atmosphere, an inert atmosphere such as a nitrogen atmosphere, and a vacuum state.
  • the heating temperature can be variously selected from a temperature of 100 ° C. to 400 ° C., and can be selected according to the performance of the heating stage or the heating system from 10 ° C./min to 10 ° C./sec. The same applies to cooling. It is also possible to heat in a step-like manner, and it is also possible to divide the heat into several stages and to sequentially raise the heating temperature for joining. With regard to the pressure (load) also, it is possible to select rapid pressurization or stepwise pressurization depending on the characteristics of the resin sealant and the like.
  • the atmosphere at the time of bonding, the holding time for heating and pressing, and the change time can be set as appropriate. Also, the order can be changed as appropriate. For example, after being in a vacuum state, pressure is applied to the first stage, and then heated to raise the temperature, pressurized in the second stage, held for a certain period of time, unloaded and simultaneously cooled to a certain temperature or lower. You can take steps to return to the atmosphere when it is Such a procedure can be variously rearranged, and after pressurization under the atmosphere, heating may be performed in a vacuum state, or evacuation, pressurization, and heating may be performed at once. Examples of these combinations are shown in FIGS.
  • the in-plane pressure distribution and the heating distribution are individually controlled at the time of bonding, the yield of bonding can be improved.
  • the temporary bonding can be similarly changed. For example, by performing the process in an inert atmosphere, oxidation of the electrode surface of the semiconductor element can be suppressed. Furthermore, it is also possible to perform bonding while applying ultrasonic waves.
  • FIGS. 77 to 83 are graphs showing first to seventh examples of main bonding conditions. 77 to 83 show the atmosphere at the time of bonding, the heating temperature, the pressing force (load), and the processing time, and the symbol V indicates the degree of vacuum, the symbol L indicates the load, and the symbol T indicates the temperature. .
  • the high degree of vacuum in FIGS. 77 to 83 indicates that the pressure is low.
  • heating temperature, and load at the time of bonding for example, as shown in FIGS. 77 to 79, the temperature may be raised after applying a load while reducing the pressure. Further, as shown in FIG. 80, FIG. 82 and FIG. 83, the timing of applying the load and the timing of raising the temperature may be matched.
  • a load may be applied. Further, as shown in FIG. 80 and FIG. 81, the timing of pressure reduction and the timing of temperature increase may be matched. The temperature rise may also be increased stepwise as shown in FIGS. 77, 78 and 82, or may be heated in two stages as shown in FIG. The load may also be applied stepwise as shown in FIG. 79 and FIG. Further, the timing for reducing the pressure may be reduced after reducing the pressure as shown in FIGS. 77, 79, 81, 82 and 83, and the timing of the pressure reduction may be applied as shown in FIGS. 78 and 80. And the timing of applying the load may be matched. In this case, decompression and bonding are performed in parallel.
  • the present invention is basically configured as described above. As mentioned above, although the manufacturing method and the insulating base material of the metal filling fine structure of the present invention were explained in detail, the present invention is not limited to the above-mentioned embodiment, In the range which does not deviate from the main point of the present invention Of course, you may change it.
  • the present invention will be more specifically described by way of examples.
  • the materials, reagents, amounts used, substance amounts, proportions, treatment contents, treatment procedures, etc. shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Accordingly, the scope of the present invention should not be construed as limited by the specific examples shown below.
  • the metal-filled microstructures of Examples 1 to 14 and the metal-filled microstructures of Comparative Examples 1 to 3 were produced.
  • the number of defects, the presence or absence of voids, and the film state after plating were evaluated.
  • the evaluation results of the number of defects, the presence or absence of voids, and the film state after plating are shown in Table 5 below.
  • the number of defects, the presence or absence of voids, and the film state after plating will be described.
  • the evaluation of the number of defects will be described. ⁇ Evaluation of the number of defects> After polishing one surface of the manufactured metal-filled microstructure, the polished surface was observed with an optical microscope to try to find defects. Then, the number of defects was counted, the number of defects per unit area was determined, and the number of defects was evaluated based on the evaluation criteria shown in Table 1 below. In the evaluation, it is necessary to satisfy both the evaluation criteria of 20 to 50 ⁇ m in diameter and the evaluation criteria of more than 50 ⁇ m in diameter. For example, in the evaluation AA, a diameter of 20 to 50 ⁇ m satisfies 0.001 to 0.1 and a diameter of more than 50 ⁇ m is not detected.
  • polishing was implemented as follows. First, a metal-filled microstructure manufactured on a 4-inch wafer is attached with Q-chuck (registered trademark) (made by Maruishi Sangyo Co., Ltd.), and the metal-filled microstructure is arithmetically averaged using a polishing apparatus manufactured by MAT. It grind
  • Example 1 The metal-filled microstructure of Example 1 will be described.
  • [Metal-filled microstructure] ⁇ Production of aluminum substrate> Si: 0.06% by mass, Fe: 0.30% by mass, Cu: 0.005% by mass, Mn: 0.001% by mass, Mg: 0.001% by mass, Zn: 0.001% by mass, Ti: A molten metal is prepared using aluminum alloy of 0.03% by mass and the balance is aluminum and inevitable impurities, and after processing and filtering the molten metal, an ingot having a thickness of 500 mm and a width of 1200 mm is DC (Direct Chill) ) Made by casting method.
  • DC Direct Chill
  • the surface is scraped off with an average thickness of 10 mm using a facing machine, and isothermally held at 550 ° C. for about 5 hours, and when the temperature falls to 400 ° C., the thickness is 2.7 mm using a hot rolling mill Of the rolling plate. Furthermore, heat treatment was performed at 500 ° C. using a continuous annealing machine, and then cold rolling was performed to a thickness of 1.0 mm to obtain an aluminum substrate of JIS (Japanese Industrial Standard) 1050 material. After the aluminum substrate was formed into a wafer having a diameter of 200 mm (8 inches), each process shown below was performed.
  • JIS Japanese Industrial Standard
  • the above-described aluminum substrate was subjected to an electropolishing treatment under the conditions of a voltage of 25 V, a liquid temperature of 65 ° C., and a liquid flow rate of 3.0 m / min using an electrolytic polishing solution having the following composition.
  • the cathode was a carbon electrode, and the power source was GP0110-30R (manufactured by Takasago Mfg. Co., Ltd.). Further, the flow velocity of the electrolyte was measured using a vortex flow monitor FLM 22-10 PCW (manufactured by As One Corporation). (Electrolytic polishing composition) -85 mass% phosphoric acid (Wako Pure Chemical Industries, Ltd. reagent) 660 mL ⁇ 160 mL of pure water ⁇ 150 mL of sulfuric acid -Ethylene glycol 30mL
  • ⁇ Anodizing step> the aluminum substrate after the electropolishing treatment was subjected to anodizing treatment by a self-ordering method in accordance with the procedure described in JP-A-2007-204802.
  • the aluminum substrate after the electropolishing treatment was subjected to pre-anodizing treatment for 5 hours with an electrolyte solution of 0.50 mol / L oxalic acid at a voltage of 40 V, a liquid temperature of 16 ° C. and a liquid flow rate of 3.0 m / min. .
  • the aluminum substrate after the pre-anodizing treatment was subjected to a film removal treatment of being immersed in a mixed aqueous solution (liquid temperature: 50 ° C.) of 0.2 mol / L chromic anhydride and 0.6 mol / L phosphoric acid for 12 hours.
  • anodizing treatment is performed with a 0.50 mol / L oxalic acid electrolyte for 3 hours and 45 minutes under the conditions of a voltage of 40 V, a liquid temperature of 16 ° C., and a liquid flow rate of 3.0 m / min. An oxide film was obtained.
  • the cathode was a stainless steel electrode, and the power source was GP0110-30R (manufactured by Takasago Seisakusho Co., Ltd.). Further, NeoCool BD36 (manufactured by Yamato Scientific Co., Ltd.) was used as a cooling device, and a pair stirrer PS-100 (manufactured by EYELA Tokyo Rika Kikai Co., Ltd.) was used as a stirring heating device. Furthermore, the flow velocity of the electrolyte was measured using a vortex flow monitor FLM 22-10 PCW (manufactured by As One Corporation).
  • the average opening diameter of micropores which are through holes present in the anodic oxide film after the barrier layer removing step, was 60 nm.
  • the average aperture diameter was calculated as an average value obtained by photographing a surface photograph (magnification: 50,000 times) by FE-SEM (Field emission-Scanning Electron Microscope) and measuring 50 points. The average opening diameter is described as "pore diameter" in Table 5 below.
  • the average thickness of the anodic oxide film after the barrier layer removing step was 80 ⁇ m.
  • the average thickness was obtained by cutting the anodized film in the thickness direction with FIB (Focused Ion Beam), taking a surface photograph (magnification of 50,000 times) of the cross section by FE-SEM, and measuring 10 points Calculated as an average value.
  • the density of micropores present in the anodic oxide film was about 100 million pieces / mm 2 .
  • the density of the micropores was measured and calculated by the method described in paragraphs ⁇ 0168> and ⁇ 0169> of JP-A-2008-270158.
  • the degree of order of micropores present in the anodic oxide film was 92%. The degree of ordering was calculated by photographing a surface photograph (20,000 ⁇ magnification) by FE-SEM and measuring it according to the method described in paragraphs ⁇ 0024> to ⁇ 0027> of JP 2008-270158A.
  • the electrolytic plating uses a copper plating solution having the composition shown below, and by applying a current with a “type-0” current control pattern shown in Table 4 below, copper is made inside the micropores. It was filled.
  • the application of the current is performed using the extended function of the programmable power supply (PRK 45-78 (model name) manufactured by Matsuda Precision Co., Ltd.), as shown in Table 4 below “Type 0”, “Type 1”, “Type Current control patterns of “2”, “type-3”, “type-4” and “pulse” were created, and any pattern was used for application of current.
  • the “type-4” is a current control pattern held for 5 seconds while maintaining the reached current value between steps 1 and 2 and between steps 2 and 3 of “type 3”.
  • the maintenance time in Table 4 below indicates the time when the ultimate current value was maintained.
  • the deposition potential was confirmed by performing cyclic voltammetry in the plating solution. (Copper plating solution composition and conditions) -Copper sulfate 100g / L Sulfuric acid 10 g / L ⁇ Hydrochloric acid 5 g / L ⁇ Temperature 25 ° C
  • Example 2 In comparison with Example 1, Example 2 was subjected to heat treatment at a temperature of 400 ° C. for 1 hour between the barrier layer removing step after forming the anodic oxide film and the metal filling step.
  • Example 2 differs from Example 1 in that the pre-immersion time is 15 minutes and that an electrode film of Au (gold) is used as a positive electrode of electrolytic plating. Except for these, the second embodiment is the same as the first embodiment. Specifically, a 0.7 g / L aqueous chloroauric acid solution is applied to one surface, dried at 140 ° C. for 1 minute, and further calcined at 500 ° C. for 1 hour.
  • the gold plating core is prepared by the following method, and immersion treatment is performed at 50 ° C.
  • Example 2 As in Example 1, the average aperture diameter of the micropores was 60 nm, and the degree of ordering of the micropores was 92%.
  • Example 3 The third embodiment is the same as the first embodiment except that the barrier layer removing step is different from the first embodiment.
  • an alkaline aqueous solution in which zinc oxide is dissolved in an aqueous solution of sodium hydroxide (50 g / l) to 2000 ppm with respect to the aluminum substrate is used. It carried out by giving the etching process which is immersed in 150 degreeC for 150 second. Thereby, the barrier layer at the bottom of the micropores of the anodic oxide film was removed, and zinc (metal M1) was simultaneously deposited on the exposed surface of the aluminum substrate.
  • Example 4 was the same as Example 3 except that the pre-immersion time was 15 minutes, as compared with Example 3.
  • Example 5 was the same as Example 3 except that the pre-immersion time was 30 minutes, as compared to Example 3.
  • Example 6 was the same as Example 3 except that the pre-immersion time was 90 minutes, as compared with Example 3.
  • Example 7 is the same as Example 3 except that the pre-immersion time is 15 minutes and the current control pattern is “type 1” shown in Table 4 as compared with Example 3.
  • Example 8 is the same as Example 3 except that the pre-immersion time is 15 minutes and the current control pattern is “type 2” shown in Table 4 as compared with Example 3.
  • Example 9 is the same as Example 3 except that the pre-immersion time is 15 minutes and the current control pattern is “type 3” shown in Table 4 as compared with Example 3.
  • Example 9 is the same as Example 3 except that the pre-immersion time is 15 minutes and the current control pattern is “type 3” shown in Table 4 as compared with Example 3.
  • Example 10 Example 10 was the same as Example 3 except that the pre-immersion time was 30 minutes and that the electrolytic plating was performed three times, as compared with Example 3. An interval of 10 minutes was provided as a period during which no current was applied as shown in FIG. 22 between each electrolytic plating.
  • Example 11 Example 11 was the same as Example 3 except that the pre-immersion time was 200 minutes, as compared with Example 3.
  • Example 12 was the same as Example 3 except that the pre-immersion time was 30 minutes and the ultrasonic vibration was applied to the plating solution, as compared with Example 3.
  • a throwing type ultrasonic wave generation device was inserted into the plating solution during electrolysis to apply ultrasonic waves with a frequency of 28 KHz to the plating solution.
  • a combination of an ultrasonic generator device with a transmitter manufactured by Hyundai Electronics Co., Ltd. (WD-600-28T (type)) and a throwing type vibrator unit manufactured by Hyundai Electronics Co., Ltd. (WS-600-28N (type)) is used. Using.
  • Example 13 was the same as Example 3 except that the pre-immersion time was 30 minutes and that a surfactant was added to the plating solution, as compared to Example 3.
  • Example 13 sodium lauryl sulfate was used as the surfactant, and the surfactant concentration of the plating solution was 0.2 mass ppm.
  • Example 14 is the same as Example 3 except that the pre-immersion time is 15 minutes and the current control pattern is “type 4” shown in Table 4 as compared with Example 3.
  • Example 14 is the same as Example 3 except that the pre-immersion time is 15 minutes and the current control pattern is “type 4” shown in Table 4 as compared with Example 3.
  • Comparative Example 1 has a pre-immersion time of 0 minutes as compared to Example 1, that is, as soon as possible after applying an aluminum substrate on which an anodic oxide film has been formed to a plating solution prior to electroplating. The same as Example 1 except that the point that electrolytic plating was started within 5 seconds) was different.
  • Comparative example 2 Comparative Example 2 has a pre-immersion time of 0 minutes as compared to Example 3, that is, as soon as possible after applying an aluminum substrate on which an anodic oxide film has been formed to a plating solution prior to electroplating. The same as in Example 3 except that the electrolytic plating was started within 5 seconds).
  • Comparative example 3 Comparative Example 3 was the same as Example 1 except that the current control pattern was “pulse” shown in Table 4 (see FIG. 84) as compared with Example 1.
  • Examples 1 to 14 had fewer defects, fewer voids, and a better film state after plating, as compared to Comparative Examples 1 to 3.
  • Comparative Examples 1 and 2 since the pre-immersion was not performed, the cation supply was insufficient, the number of defects was large, and the number of voids was also large.
  • Comparative Example 3 since the current control pattern was a pulse, the supply of cations was insufficient, the number of defects was large, and the number of voids was also large.
  • the void was further reduced by applying an ultrasonic wave to the plating solution during plating. From Example 5 and Example 13, the addition of the surfactant to the plating solution further improved the film state after plating.
  • the generation state of the void is different depending on the current control pattern, and the type-2, type-3 than type-0 and type-1 And Type-4 had fewer voids.
  • the longer the step 2 time the smaller the number of voids.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Micromachines (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

複数の貫通孔への金属充填に際し、貫通孔に金属が十分に充填されないこと、および空洞が発生することを抑制した貫通孔の金属充填微細構造体の製造方法および絶縁性基材を提供する。絶縁性基材の厚み方向に貫通した複数の貫通孔に金属を充填された金属充填微細構造体の製造方法は、複数の貫通孔に金属を充填する金属充填工程を有する。金属充填工程は、複数の貫通孔を有する絶縁性基材を、金属イオンを含むめっき液中に、電圧を印加しない状態で５秒を超える時間浸漬し、その後、連続的または多段的に電流値を高くすることで電解めっきにより複数の貫通孔に金属を充填する。

Description

金属充填微細構造体の製造方法および絶縁性基材
　本発明は、絶縁性基材の厚み方向に貫通した複数の貫通孔に金属が充填された金属充填微細構造体の製造方法および金属充填微細構造体の製造方法に用いられる絶縁性基材に関し、特に、複数の貫通孔に金属を充填する金属充填微細構造体の製造方法および絶縁性基材に関する。
　絶縁性基材の厚み方向に貫通した複数の貫通孔に金属が充填された金属充填微細構造体は、近年ナノテクノロジーでも注目されている分野のひとつである。金属充填微細構造体は、例えば、電池用電極、ガス透過膜、センサー、および異方導電性部材等の用途が期待されている。
　異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材、および機能検査を行う際の検査用コネクタ等として広く使用されている。
　特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方導電性部材が注目されている。
　上述の金属充填微細構造体の製造方法として、例えば、特許文献１に、貫通孔への金属の充填が、電解めっき時の電流値をめっき時間に対して連続的にマイナス方向へ増大させる電解めっき方法でなされることが記載されている。
　また、貫通孔への金属の充填に用いる電解めっき方法として、特許文献２に下記（１）～（４）を満たすように電解めっき処理を実施することが記載されている。
（１）定電流電解めっき処理として電解めっき処理を開始する。
（２）貫通孔への金属の仮想充填率が７５％～１２５％に達した時点で電解めっき時の電流値をマイナス方向へ増大させる。
（３）貫通孔への金属の仮想充填率が１０１％以上となるまで電解めっき処理を実施する。
（４）電解めっき時の電流値をマイナス方向へ増大させてから電解めっき処理を終了すまでの貫通孔への金属の仮想充填率が１％以上となるように電解めっき処理を実施する。
特開２００９－２８７１１５号公報 特開２０１１－２０２１９４号公報
　上述の金属充填微細構造体について例えば、大きな面積なものを製造する場合、全ての貫通孔に対して、貫通孔に金属が十分に充填されないこと、貫通孔に金属が充填されても空洞が生じること等の充填欠陥が生じる可能性を考慮する必要がある。しかしながら、上述の特許文献１および上述の特許文献２では、上述の充填欠陥を想定していない。このため、特許文献１および特許文献２では、必ずしも全ての貫通孔に金属を充填できない可能性がある。
　本発明の目的は、前述の従来技術に基づく問題点を解消し、複数の貫通孔への金属充填に際し、貫通孔に金属が十分に充填されないこと、および空洞が発生することを抑制した貫通孔の金属充填微細構造体の製造方法および絶縁性基材を提供することにある。
　上述の目的を達成するために、本発明は、絶縁性基材の厚み方向に貫通した複数の貫通孔に金属が充填された金属充填微細構造体の製造方法であって、複数の貫通孔に金属を充填する金属充填工程を有し、金属充填工程は、複数の貫通孔を有する絶縁性基材を、金属イオンを含むめっき液中に、電圧を印加しない状態で５秒を超える時間浸漬し、その後、連続的または多段的に電流値を高くすることで電解めっきにより複数の貫通孔に金属を充填する金属充填微細構造体の製造方法を提供するものである。
　金属充填工程において、複数の貫通孔を有する絶縁性基材をめっき液中に、電圧を印加しない状態で浸漬する浸漬時間は、１分以上１５０分以下であることが好ましい。
　金属充填工程において、複数の貫通孔を有する絶縁性基材、およびめっき液の少なくとも一方に振動を与えることが好ましい。
　電圧を印加しない状態で浸漬する浸漬終了から電解めっきが終了する迄の時間を示すめっき処理時間をＴとし、電解めっきにおいて印加する電流の最大値をＩｍとするとき、電流は、０．１Ｔ未満の間では電流値を０．０５Ｉｍ未満とし、その後、電流値を最大値Ｉｍまで０．１Ｔ未満の間で増加させることが好ましい。
　電解めっきは、複数回実施されることが好ましい。電解めっきを複数回実施する場合、電解めっきを連続して実施することが好ましい。また、電解めっきを複数回実施する場合、電解めっき間に電流を印加しない期間を設けることが好ましい。
　絶縁性基材は、アルミニウムの陽極酸化膜であることが好ましい。
　めっき液は、界面活性剤を含むことが好ましい。
　めっき液の固形分の主成分が硫酸銅であることが好ましい。
　また、本発明は、上述の本発明の金属充填微細構造体の製造方法に用いられる絶縁性基材を提供するものである。
　本発明によれば、複数の貫通孔への金属充填に際し、貫通孔に金属が十分に充填されないこと、および空洞が発生することを抑制することができる。
本発明の実施形態の金属充填微細構造体の製造方法の第１態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第１態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第１態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第１態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第１態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第２態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第２態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第２態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第３態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第３態様の一工程を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体の製造方法の第３態様で製造される金属充填微細構造体の供給形態の一例を示す模式図である。 本発明の実施形態の金属充填微細構造体の製造方法の第３態様で製造される金属充填微細構造体の供給形態の一例の要部を拡大して示す模式図である。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程に用いられる電解めっき装置を示す模式図である。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程を示すフローチャートである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。 本発明の実施形態の金属充填微細構造体の一例を示す平面図である。 本発明の実施形態の金属充填微細構造体の一例を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体を用いた異方導電材の構成の一例を示す模式的断面図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第１の例を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第２の例を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第３の例を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第４の例を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第１の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第１の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第１の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第２の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第２の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第２の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第３の例の一工程を示す模式図である。 本発明の実施形態の積層デバイスの第５の例を示す模式図である。 本発明の実施形態の積層デバイスの第６の例を示す模式図である。 本発明の実施形態の積層デバイスの第７の例を示す模式図である。 本発明の実施形態の積層デバイスの第８の例を示す模式図である。 本発明の実施形態の積層デバイスの第９の例を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例に用いられる積層体の製造方法の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例に用いられる積層体の製造方法の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例に用いられる積層体の製造方法の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例に用いられる積層体の製造方法の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例に用いられる積層体の製造方法の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第６の例の一工程を示す模式図である。 本接合条件の第１の例を示すグラフである。 本接合条件の第２の例を示すグラフである。 本接合条件の第３の例を示すグラフである。 本接合条件の第４の例を示すグラフである。 本接合条件の第５の例を示すグラフである。 本接合条件の第６の例を示すグラフである。 本接合条件の第７の例を示すグラフである。 パルスの電流パターンを示すグラフである。
　以下に、添付の図面に示す好適実施形態に基づいて、本発明の金属充填微細構造体の製造方法および絶縁性基材を詳細に説明する。
　なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
　なお、以下において数値範囲を示す「～」とは両側に記載された数値を含む。例えば、εが数値α～数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
　「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。また、「同一」とは、該当する技術分野で一般的に許容される誤差範囲を含む。また、「全面」等は、該当する技術分野で一般的に許容される誤差範囲を含む。
　非常に微細な貫通孔を有するアルミニウム陽極酸化膜等の絶縁性基材の貫通孔内に金属を充填めっきする要望が多い。しかし、部分的な充填欠陥（以下、未充填部ともいう）または内部にボイドが残存する充填不良が発生する問題がある。これらは実験用途であれば問題にならないが、電池用電極、ガス透過膜、およびセンサー等に用いるために、金属充填微細構造体の面積を大きくすると、上述の充填欠陥、および充填不良による影響が生じる。この基本的原因は、めっき不良であり、均一なめっきを抑制しているのはカチオン空乏層の存在と考えられ、電界による電化輸送と拡散による輸送を併存させたパルス電解が提案され種々実用化されている。
　しかしながら、パルス電解はカチオンを被着体表面に定常的に供給する点で有効ではあるが、非常に微細な貫通孔の内部では拡散もままならないと考えられる。
　そこで、貫通孔内での効率的なカチオン輸送を実現する手段として、電圧を印加しない状態でめっき液に浸漬させることによるカチオンの供給と、電流制御による段階的にカチオンを消費することとの組合せが有効であるとの知見を得て、本発明を完成したものである。大きな面積のものを製造する場合でも、全ての貫通孔に対して、カチオンを供給できることから有効である。なお、電圧を印加しない状態でめっき液に浸漬することを、プレ浸漬ともいう。
　以下、金属充填微細構造体の製造方法について、具体的に説明する。
　＜第１態様＞
　図１～図５は、本発明の実施形態の金属充填微細構造体の製造方法の第１態様を工程順に示す模式的断面図である。
　金属充填微細構造体は、絶縁性基材を有するものである。絶縁性基材は、特に限定されるものではなく、絶縁性基材として、アルミニウムの陽極酸化膜を例に説明する。
　まず、図１に示すように、アルミニウム基板１０を用意する。
　アルミニウム基板１０は、最終的に得られる金属充填微細構造体２０（図５参照）の陽極酸化膜１４の厚み、すなわち、絶縁性基材の厚み、加工する装置等に応じて大きさおよび厚みが適宜決定されるものである。アルミニウム基板１０は、例えば、矩形状の板材である。
　次に、アルミニウム基板１０の片側の表面１０ａ（図１参照）を陽極酸化処理する。これにより、アルミニウム基板１０の片側の表面１０ａ（図１参照）が陽極酸化されて、図２に示すように、アルミニウム基板１０の厚み方向Ｄｔに延在する複数の貫通孔１２の底部に存在するバリア層１３を有する陽極酸化膜１４が形成される。上述の陽極酸化する工程を陽極酸化処理工程という。
　複数の貫通孔１２を有する陽極酸化膜１４には、上述のように貫通孔１２の底部にバリア層１３が存在するが、図３に示すようにバリア層１３を除去する。このバリア層１３を除去する工程をバリア層除去工程という。
　バリア層除去工程において、アルミニウムよりも水素過電圧の高い金属Ｍ１のイオンを含むアルカリ水溶液を用いることにより、陽極酸化膜１４のバリア層１３を除去すると同時に、貫通孔１２の底部に金属（金属Ｍ１）からなる金属層１５ａを形成する。これにより、貫通孔１２の底のアルミニウム基板１０は金属層１５ａで被覆される。
　図３に示す複数の貫通孔１２を有する陽極酸化膜１４、すなわち、複数の貫通孔を有する絶縁性基材のことを、構造体１７という。
　次に、図４に示すように、陽極酸化膜１４の貫通孔１２の内部に金属１５ｂを充填する。貫通孔１２の内部に金属１５ｂを充填することにより、導電性を有する導通路１６が形成される。この場合、金属（金属Ｍ１）からなる金属層１５ａを電解めっきの電極として用いることができる。
　貫通孔１２の内部に金属１５ｂを充填することを金属充填工程という。金属充填工程には、電解めっきが用いられ、金属充填工程については後に詳細に説明する。
　金属充填工程の後に、図５に示すようにアルミニウム基板１０を除去する。これにより、金属充填微細構造体２０が得られる。アルミニウム基板１０を除去する工程を基板除去工程という。
　なお、図１に示すように複数の貫通孔１２を有する絶縁性基材４０を形成することができれば、アルミニウム基板１０に限定されるものではない。
　金属充填工程の前のバリア層除去工程において、アルミニウムよりも水素過電圧の高い金属Ｍ１のイオンを含むアルカリ水溶液を用いてバリア層を除去することにより、バリア層１３を除去するだけでなく、貫通孔１２の底部に露出したアルミニウム基板１０にアルミニウムよりも水素ガスが発生しにくい金属Ｍ１の金属層１５ａが形成される。その結果、金属充填の面内均一性が良好となる。これは、めっき液による水素ガスの発生が抑制され、電解めっきによる金属充填が進行しやすくなったと考えられる。
　また、バリア層除去工程において、陽極酸化処理工程における電圧の３０％未満の範囲から選択される電圧（保持電圧）の９５％以上１０５％以下の電圧に通算５分以上保持する保持工程を設け、金属Ｍ１のイオンを含むアルカリ水溶液を適用することを組み合わせることにより、めっき処理時の金属充填の均一性が大きく良化することを見出している。
　詳しいメカニズムは不明だが、バリア層除去工程において、金属Ｍ１のイオンを含むアルカリ水溶液を用いることでバリア層下部に金属Ｍ１の層が形成され、これによりアルミニウム基板と陽極酸化膜との界面がダメージを受けることを抑制することができ、バリア層の溶解の均一性が向上したためと考えられる。
　なお、バリア層除去工程において、貫通孔１２の底部に金属（金属Ｍ１）からなる金属層１５ａを形成したが、これに限定されるものではなく、バリア層１３だけを除去し、貫通孔１２の底にアルミニウム基板１０を露出させる。アルミニウム基板１０を露出させた状態で、アルミニウム基板１０を電解めっきの電極として用いてもよい。
　＜第２態様＞
　図６～図８は、本発明の実施形態の金属充填微細構造体の製造方法の第２態様を工程順に示す模式的断面図である。
　なお、図６～図８において、図１～図５に示す構成と同一構成物には、同一符号を付して、その詳細な説明は省略する。なお、図６は、上述の図４の後の状態を示す。
　第２態様は、上述の第１態様に比して、以下に示す工程が異なる。図６に示すように、金属充填工程の後に陽極酸化膜１４のアルミニウム基板１０が設けられていない側の表面を厚み方向に一部除去し、金属充填工程で充填した金属１５を陽極酸化膜１４の表面よりも突出させる。すなわち、導通路１６を陽極酸化膜１４の表面よりも突出させる。充填した金属１５を陽極酸化膜１４の表面よりも突出させることを、表面金属突出工程という。
　表面金属突出工程の後に、図７に示すようにアルミニウム基板１０を除去する（基板除去工程）。
　次に、図８に示すように、基板除去工程の後に陽極酸化膜１４のアルミニウム基板１０が設けられていた側の表面を厚み方向に一部除去し、金属充填工程で充填した金属１５、すなわち、導通路１６を陽極酸化膜１４の表面よりも突出させる。これにより、図８に示す金属充填微細構造体２０が得られる。
　上述の表面金属突出工程および裏面金属突出工程は、両方の工程を有する態様であってもよいが、表面金属突出工程および裏面金属突出工程のうち、一方の工程を有する態様であってもよい。表面金属突出工程および裏面金属突出工程をまとめて「金属突出工程」ともいう。
　＜第３態様＞
　図９および図１０は、本発明の実施形態の金属充填微細構造体の製造方法の第３態様を工程順に示す模式的断面図である。
　なお、図９および図１０において、図１～図５に示す構成と同一構成物には、同一符号を付して、その詳細な説明は省略する。なお、図９は、上述の図４の後の状態を示す。
　第３態様は、上述の第１態様に比して、以下に示す工程が異なる。図９に示すように、金属充填工程の後に陽極酸化膜１４のアルミニウム基板１０が設けられていない側の表面に樹脂層１９を設ける。樹脂層１９を設けることを樹脂層形成工程という。
　次に、図１０に示すように、樹脂層形成工程の後にアルミニウム基板１０を除去する（基板除去工程）。これにより、図５に示す金属充填微細構造体２０が得られる。
　第３態様では、図１１に示すように製造された金属充填微細構造体２０が巻き芯２１にロール状に巻き取られた状態で供給することを意図した態様である。金属充填微細構造体２０の使用時に樹脂層１９（図１２参照）を剥離することにより、例えば、異方導電性部材として使用することができる。
　＜他の態様＞
　製造方法としては、例えば、上述の陽極酸化処理工程、保持工程、バリア層除去工程、金属充填工程、表面金属突出工程、樹脂層形成工程、基板除去工程および裏面金属突出工程をこの順に実施してもよい。
　また、所望の形状のマスク層を用いてアルミニウム基板の表面の一部に陽極酸化処理を施してもよい。
〔絶縁性基材〕
　絶縁性基材は、無機材料からなり、従来公知の異方導電性フィルム等を構成する絶縁性基材と同程度の電気抵抗率（１０14Ω・ｃｍ程度）を有するものであれば特に限定されない。
　なお、「無機材料からなり」とは、後述する樹脂層を構成する高分子材料と区別するための規定であり、無機材料のみから構成された絶縁性基材に限定する規定ではなく、無機材料を主成分（５０質量％以上）とする規定である。
　絶縁性基材としては、例えば、金属酸化物基材、金属窒化物基材、ガラス基材、シリコンカーバイド、シリコンナイトライド等のセラミックス基材、ダイヤモンドライクカーボン等のカーボン基材、ポリイミド基材、これらの複合材料等が挙げられる。絶縁性基材としては、これ以外に、例えば、貫通孔を有する有機素材上に、セラミックス材料またはカーボン材料を５０質量％以上含む無機材料で成膜したものであってもよい。
　絶縁性基材としては、所望の平均開口径を有する貫通孔が形成され、後述する導通路を形成しやすいという理由から、金属酸化物基材であることが好ましく、バルブ金属の陽極酸化膜であることがより好ましい。
　ここで、バルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜（基材）であることが好ましい。このため、アルミニウム基板を用いて、絶縁性基材である陽極酸化膜を形成し、金属充填微細構造体を製造することが好ましい。
〔アルミニウム基板〕
　アルミニウム基板は、特に限定されず、その具体例としては、純アルミニウム板；アルミニウムを主成分とし微量の異元素を含む合金板；低純度のアルミニウム（例えば、リサイクル材料）に高純度アルミニウムを蒸着させた基板；シリコンウエハ、石英、ガラス等の表面に蒸着、スパッタ等の方法により高純度アルミニウムを被覆させた基板；アルミニウムをラミネートした樹脂基板；等が挙げられる。
　アルミニウム基板のうち、陽極酸化処理工程により陽極酸化膜を設ける表面は、アルミニウム純度が、９９．５質量％以上であることが好ましく、９９．９質量％以上であることがより好ましく、９９．９９質量％以上であることが更に好ましい。アルミニウム純度が上述の範囲であると、貫通孔配列の規則性が十分となる。
　また、本発明においては、アルミニウム基板のうち陽極酸化処理工程を施す片側の表面は、あらかじめ熱処理、脱脂処理および鏡面仕上げ処理が施されることが好ましい。
　ここで、熱処理、脱脂処理および鏡面仕上げ処理については、特開２００８－２７０１５８号公報の＜００４４＞～＜００５４＞段落に記載された各処理と同様の処理を施すことができる。
〔陽極酸化処理工程〕
　陽極酸化工程は、上述のアルミニウム基板の片面に陽極酸化処理を施すことにより、上述のアルミニウム基板の片面に、厚み方向に貫通する貫通孔と貫通孔の底部に存在するバリア層とを有する陽極酸化膜を形成する工程である。
　陽極酸化処理は、従来公知の方法を用いることができるが、貫通孔配列の規則性を高くし、金属充填微細構造体の異方導電性を担保する観点から、自己規則化法または定電圧処理を用いることが好ましい。
　ここで、陽極酸化処理の自己規則化法および定電圧処理については、特開２００８－２７０１５８号公報の＜００５６＞～＜０１０８＞段落および［図３］に記載された各処理と同様の処理を施すことができる。
　＜陽極酸化処理＞
　陽極酸化処理における電解液の平均流速は、０．５～２０．０ｍ／ｍｉｎであることが好ましく、１．０～１５．０ｍ／ｍｉｎであることがより好ましく、２．０～１０．０ｍ／ｍｉｎであることが更に好ましい。
　また、電解液を上述の条件で流動させる方法は、特に限定されないが、例えば、スターラーのような一般的なかくはん装置を使用する方法が用いられる。特に、かくはん速度をデジタル表示でコントロールできるようなスターラーを用いると、平均流速が制御できるため好ましい。このようなかくはん装置としては、例えば、「マグネティックスターラーＨＳ－５０Ｄ（ＡＳ　ＯＮＥ製）」等が挙げられる。
　陽極酸化処理は、例えば、酸濃度１～１０質量％の溶液中で、アルミニウム基板を陽極として通電する方法を用いることができる。
　陽極酸化処理に用いられる溶液としては、酸溶液であることが好ましく、硫酸、リン酸、クロム酸、シュウ酸、スルファミン酸、ベンゼンスルホン酸、アミドスルホン酸、グリコール酸、酒石酸、りんご酸、クエン酸等がより好ましく、中でも硫酸、リン酸、シュウ酸が特に好ましい。これらの酸は単独でまたは２種以上を組み合わせて用いることができる。
　陽極酸化処理の条件は、使用される電解液によって種々変化するので一概に決定され得ないが、一般的には、電解液濃度０．１～２０質量％、液温－１０～３０℃、電流密度０．０１～２０Ａ／ｄｍ2、電圧３～３００Ｖ、電解時間０．５～３０時間であることが好ましく、電解液濃度０．５～１５質量％、液温－５～２５℃、電流密度０．０５～１５Ａ／ｄｍ2、電圧５～２５０Ｖ、電解時間１～２５時間であることがより好ましく、電解液濃度１～１０質量％、液温０～２０℃、電流密度０．１～１０Ａ／ｄｍ2、電圧１０～２００Ｖ、電解時間２～２０時間であることが更に好ましい。
　上述の陽極酸化処理工程は、金属充填微細構造体２０を図１１に示すように所定径および所定幅の巻き芯２１に巻き取られた形状で供給する観点から、陽極酸化処理により形成される陽極酸化膜の平均厚みが３０μｍ以下であることが好ましく、５～２０μｍであることがより好ましい。なお、平均厚みは、陽極酸化膜を厚さ方向に対して集束イオンビーム（Focused Ion Beam：ＦＩＢ）で切削加工し、その断面を電界放射型走査電子顕微鏡（Field Emission Scanning Electron Microscope：ＦＥ－ＳＥＭ）により表面写真（倍率５万倍）を撮影し、１０点測定した平均値として算出した。
〔保持工程〕
　金属充填微細構造体の製造方法は保持工程を有してもよい。保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧に通算５分以上保持する工程である。言い換えると、保持工程は、上述の陽極酸化処理工程の後に、１Ｖ以上かつ上述の陽極酸化処理工程における電圧の３０％未満の範囲から選択される保持電圧の９５％以上１０５％以下の電圧で通算５分以上電解処理を施す工程である。
　ここで、「陽極酸化処理における電圧」とは、アルミニウムと対極間に印加する電圧であり、例えば、陽極酸化処理による電解時間が３０分であれば、３０分の間に保たれている電圧の平均値をいう。
　陽極酸化膜の側壁厚み、すなわち、貫通孔の深さに対してバリア層の厚みを適切な厚みに制御する観点から、保持工程における電圧が、陽極酸化処理における電圧の５％以上２５％以下であることが好ましく、５％以上２０％以下であることがより好ましい。
　また、面内均一性がより向上する理由から、保持工程における保持時間の合計が、５分以上２０分以下であることが好ましく、５分以上１５分以下であることがより好ましく、５分以上１０分以下であることが更に好ましい。
　また、保持工程における保持時間は、通算５分以上であればよいが、連続５分以上であることが好ましい。
　更に、保持工程における電圧は、陽極酸化処理工程における電圧から保持工程における電圧まで連続的または段階的（ステップ状）に降下させて設定してもよいが、面内均一性が更に向上する理由から、陽極酸化処理工程の終了後、１秒以内に、上述の保持電圧の９５％以上１０５％以下の電圧に設定することが好ましい。
　上述の保持工程は、例えば、上述の陽極酸化処理工程の終了時に電解電位を降下させることにより、上述の陽極酸化処理工程と連続して行うこともできる。
　上述の保持工程は、電解電位以外の条件については、上述の従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
　特に、保持工程と陽極酸化処理工程とを連続して施す場合は、同様の電解液を用いて処理することが好ましい。
〔バリア層除去工程〕
　バリア層除去工程は、例えば、アルミニウムよりも水素過電圧の高い金属Ｍ１のイオンを含むアルカリ水溶液を用いて、陽極酸化膜のバリア層を除去する工程である。
　上述のバリア層除去工程により、バリア層が除去され、かつ、図３にも示す通り、貫通孔１２の底部に、金属Ｍ１からなる金属層１５ａが形成されることになる。
　ここで、水素過電圧（hydrogen overvoltage）とは、水素が発生するのに必要な電圧をいい、例えば、アルミニウム（Ａｌ）の水素過電圧は－１．６６Ｖである（日本化学学会誌，１９８２、（８），ｐ１３０５－１３１３）。なお、アルミニウムの水素過電圧よりも高い金属Ｍ１の例およびその水素過電圧の値を以下に示す。
　＜金属Ｍ１および水素（１Ｎ Ｈ2ＳＯ4）過電圧＞
　・白金（Ｐｔ）：０．００Ｖ
　・金（Ａｕ）：０．０２Ｖ
　・銀（Ａｇ）：０．０８Ｖ
　・ニッケル（Ｎｉ）：０．２１Ｖ
　・銅（Ｃｕ）：０．２３Ｖ
　・錫（Ｓｎ）：０．５３Ｖ
　・亜鉛（Ｚｎ）：０．７０Ｖ
　本発明においては、後述する陽極酸化処理工程において充填する金属Ｍ２と置換反応を起こし、貫通孔の内部に充填される金属の電気的な特性に与える影響が少なくなる理由から、上述のバリア層除去工程で用いる金属Ｍ１は、金属充填工程で用いる金属Ｍ２よりもイオン化傾向が高い金属であることが好ましい。
　具体的には、金属充填工程の金属Ｍ２として銅（Ｃｕ）を用いる場合には、上述のバリア層除去工程で用いる金属Ｍ１としては、例えば、Ｚｎ、Ｆｅ、Ｎｉ、Ｓｎ等が挙げられ、中でも、Ｚｎ、Ｎｉを用いることが好ましく、Ｚｎを用いるのがより好ましい。
　また、金属充填工程の金属Ｍ２としてＮｉを用いる場合には、上述のバリア層除去工程で用いる金属Ｍ１としては、例えば、Ｚｎ、Ｆｅ等が挙げられ、中でも、Ｚｎを用いることが好ましい。
　このような金属Ｍ１のイオンを含むアルカリ水溶液を用いてバリア層を除去する方法は特に限定されず、例えば、従来公知の化学エッチング処理と同様の方法が挙げられる。
　＜化学エッチング処理＞
　化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理工程後の構造物をアルカリ水溶液に浸漬させ、貫通孔の内部にアルカリ水溶液を充填させた後に、陽極酸化膜の貫通孔の開口部側の表面にｐＨ（水素イオン指数）緩衝液に接触させる方法等により、バリア層のみを選択的に溶解させることができる。
　ここで、上述の金属Ｍ１のイオンを含むアルカリ水溶液としては、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。また、アルカリ水溶液の濃度は０．１～５質量％であることが好ましい。アルカリ水溶液の温度は、１０～６０℃が好ましく、更に１５～４５℃が好ましく、更に２０～３５℃であることが好ましい。
　具体的には、例えば、５０ｇ／Ｌ、４０℃のリン酸水溶液、０．５ｇ／Ｌ、３０℃の水酸化ナトリウム水溶液、０．５ｇ／Ｌ、３０℃の水酸化カリウム水溶液等が好適に用いられる。
　なお、ｐＨ緩衝液としては、上述のアルカリ水溶液に対応した緩衝液を適宜使用することができる。
　また、アルカリ水溶液への浸漬時間は、５～１２０分であることが好ましく、８～１２０分であることがより好ましく、８～９０分であることが更に好ましく、１０～９０分であることが特に好ましい。なかでも、１０～６０分であることが好ましく、１５～６０分であることがより好ましい。
〔バリア層除去工程の他の例〕
　バリア層除去工程は、上述以外に、陽極酸化膜のバリア層を除去し、貫通孔の底にアルミニウム基板の一部が露出する工程でもよい。
　この場合、バリア層を除去する方法は特に限定されず、例えば、陽極酸化処理工程の陽極酸化処理における電位よりも低い電位でバリア層を電気化学的に溶解する方法（以下、「電解除去処理」ともいう。）；エッチングによりバリア層を除去する方法（以下、「エッチング除去処理」ともいう。）；これらを組み合わせた方法（特に、電解除去処理を施した後に、残存するバリア層をエッチング除去処理で除去する方法）；等が挙げられる。
　〈電解除去処理〉
　電解除去処理は、陽極酸化処理工程の陽極酸化処理における電位（電解電位）よりも低い電位で施す電解処理であれば特に限定されない。
　電解溶解処理は、例えば、陽極酸化処理工程の終了時に電解電位を降下させることにより、陽極酸化処理と連続して施すことができる。
　電解除去処理は、電解電位以外の条件については、上述した従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
　特に、上述したように電解除去処理と陽極酸化処理とを連続して施す場合は、同様の電解液を用いて処理するのが好ましい。
　（電解電位）
　電解除去処理における電解電位は、陽極酸化処理における電解電位よりも低い電位に、連続的または段階的（ステップ状）に降下させるのが好ましい。
　ここで、電解電位を段階的に降下させる際の下げ幅（ステップ幅）は、バリア層の耐電圧の観点から、１０Ｖ以下であることが好ましく、５Ｖ以下であることがより好ましく、２Ｖ以下であることが更に好ましい。
　また、電解電位を連続的または段階的に降下させる際の電圧降下速度は、生産性等の観点から、いずれも１Ｖ／秒以下が好ましく、０．５Ｖ／秒以下がより好ましく、０．２Ｖ／秒以下が更に好ましい。
〈エッチング除去処理〉
　エッチング除去処理は特に限定されないが、酸水溶液またはアルカリ水溶液を用いて溶解する化学エッチング処理であってもよく、ドライエッチング処理であってもよい。
（化学エッチング処理）
　化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理工程後の構造物を酸水溶液またはアルカリ水溶液に浸漬させ、マイクロポアの内部に酸水溶液またはアルカリ水溶液を充填させた後に、陽極酸化膜のマイクロポアの開口部側の表面にｐＨ（水素イオン指数）緩衝液に接触させる方法等であり、バリア層のみを選択的に溶解させることができる。
　ここで、酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。また、酸水溶液の濃度は１質量％～１０質量％であることが好ましい。酸水溶液の温度は、１５℃～８０℃が好ましく、更に２０℃～６０℃が好ましく、更に３０℃～５０℃が好ましい。
　一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。また、アルカリ水溶液の濃度は０．１質量％～５質量％であることが好ましい。アルカリ水溶液の温度は、１０℃～６０℃が好ましく、更に１５℃～４５℃が好ましく、更に２０℃～３５℃であることが好ましい。なお、アルカリ水溶液には、亜鉛および他の金属を含有していてもよい。
　具体的には、例えば、５０ｇ／Ｌ、４０℃のリン酸水溶液、０．５ｇ／Ｌ、３０℃の水酸化ナトリウム水溶液、０．５ｇ／Ｌ、３０℃の水酸化カリウム水溶液等が好適に用いられる。
　なお、ｐＨ緩衝液としては、上述した酸水溶液またはアルカリ水溶液に対応した緩衝液を適宜使用することができる。
　また、酸水溶液またはアルカリ水溶液への浸漬時間は、８分～１２０分であることが好ましく、１０分～９０分であることがより好ましく、１５分～６０分であることが更に好ましい。
（ドライエッチング処理）
　ドライエッチング処理は、例えば、Ｃｌ2／Ａｒ混合ガス等のガス種を用いることが好ましい。
〔金属充填工程〕
　金属充填工程は、上述のバリア層除去工程の後に、電解めっきを用いて、陽極酸化膜における貫通孔の内部に金属Ｍ２を充填する工程である。
　ここで、図１３は本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程に用いられる電解めっき装置を示す模式図であり、図１４は本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程を示すフローチャートである。
　図１３に示す電解めっき装置３０は、めっき槽３２と、対向電極３４と、電源部３６と、制御部３８とを有する。めっき槽３２に、上述の構造体１７が、対向電極３４に対向して配置される。また、めっき槽３２内にはめっき液ＡＱが満たされ、構造体１７と対向電極３４とが浸漬される。構造体１７は、上述のように複数の貫通孔１２を有する陽極酸化膜１４、すなわち、複数の貫通孔を有する絶縁性基材である。
　電源部３６は、構造体１７と対向電極３４とに電気的に接続されており、構造体１７に電流を印加するものである。
　制御部３８は、電源部３６に接続され、電源部３６を制御するものである。制御部３８により、電源部３６が印加する電流の電流値、タイミングおよび期間が制御される。制御部３８には、例えば、印加する電流の電流パターンが複数記憶されており、いずれかの電流パターンで電源部３６から構造体１７に電流を印加する。
　なお、電源部３６に制御部３８の機能を持たせてもよく、この場合、制御部３８は不要である。また、印加する電流の電流パターンのことを電流制御パターンともいう。
　電解めっき装置３０は、振動部３９を有する構成でもよい。振動部３９は、構造体１７、およびめっき液ＡＱの少なくとも一方に振動を与えるものである。例えば、電解めっき時に振動を与える。
　振動部３９による振動の形態は、特に限定されるものではなく、対象物に振動を与える方法として種々技術が適用可能である。最も容易なものとしては超音波振動を加える方法がある。この場合、めっき槽３２自体を超音波処理槽としてもよいが、超音波振動子をめっき槽３２内に浸漬する方法が望ましい。
　振動を与えるその他の方法としては、構造体１７を振動させる方法があるが、電極間距離の変動につながる恐れがある。また、振動を与える方法としては、めっき槽３２中でマイクロバブルを発生させて、構造体１７に吹き付ける方法でもよい。
　図１３に示すめっき槽３２内に、構造体１７と、対向電極３４とを対向して配置する。そして、めっき槽３２内をめっき液ＡＱで満たす。
　電源部３６からは構造体１７に電圧を印加しない状態で、構造体１７をめっき液中に５秒を超える時間浸漬する（ステップＳ１０）。これにより、めっき液から貫通孔１２内にカチオンが供給され、金属充填工程において貫通孔１２への未充填部、および内部にボイドが残存する充填不良が抑制される。なお、構造体１７の面積が大きい場合でも、全ての貫通孔１２に対してカチオンを供給できることから有効である。なお、５秒を超える時間は５秒以内を含まない。
　構造体１７をめっき液中に、電圧を印加しない状態で浸漬する浸漬時間は、１分以上１５０分以下であることが好ましい。すなわち、プレ浸漬の浸漬時間が１分以上１５０分以下であれば、貫通孔１２内にめっき液からカチオンが供給され、金属充填工程において貫通孔１２への未充填部、および内部にボイドが残存する充填不良が更に抑制される。
　なお、電圧を印加しない状態とは、構造体１７がめっき液ＡＱに浸漬された状態であり、かつ電源部３６と電気的に接続されていないか、または電気的に接続されていても電源部３６からは構造体１７に対し電流および電圧の信号が印加されていない状態のことをいう。上述の電流および電圧の信号が印加されていない状態は、電源部３６をオフにすることにより実現される。また、電圧を印加しない状態には、充分に低電圧である等、電流または電圧が実質的に印加されていない状態も含まれる。
　次に、制御部３８から出力された電流パターンに基づき、電源部３６から構造体１７に電流を印加する。この場合、連続的または多段的に電流値を高くすることで電解めっきを行い（ステップＳ１２）、複数の貫通孔１２に金属を充填する。
　なお、金属充填工程では、電解めっきの設定回数が予め定められている（ステップＳ１４）。設定回数に達する迄、繰り返し電解めっきを実施する。電解めっきの回数は、特に限定されるものではなく、少なくとも１回実施すればよく、複数回実施してもよい。
　ステップＳ１２では、電圧を印加しない状態で浸漬する浸漬終了（電圧を印加しない状態での浸漬を終了したとき）から電解めっきが終了する迄の時間を示すめっき処理時間をＴとする。電解めっきにおいて印加する電流の最大値をＩｍとする。このとき、０．１Ｔ未満の間では電流値を０．０５Ｉｍ未満とし、その後、電流値を最大値Ｉｍまで０．１Ｔ未満の間で増加させる。すなわち、めっき処理時間Ｔに対して１０％未満の間では、電流値を電解電流値の５％未満とする。その後、めっき処理時間Ｔに対して１０％未満の時間中に電流を電解電流値まで、連続的または多段的に電流値を高くして、電流値を増加させる。
　連続的に電流値を高くするとは、電解時間の経過に伴い、電流値を増加させることである。この場合、電流値は、一次関数、および二次関数等の高次関数、複数の一次関数、または一次関数と高次関数との組合せにより表すことができる。なお、上述の関数は、いずれも増加関数であり、変曲点がないものとする。
　多段的に電流値を高くするとは、電解時間の増加に伴い、階段状に電流値を増加させることである。このため、多段的に電流値を高くする場合、電解時間が経過しても電流値が増加しない、電流値が一定の値の期間がある。
　電流値は、連続的または多段的に電流値を高くすれば、特に限定されるものではなく、より具体的には図１５～図２２に示す電流パターンが例示される。
　ここで、図１５～図２２は本発明の実施形態の金属充填微細構造体の製造方法のうち、金属充填工程の電解めっきの電流パターンの一例を示すグラフである。図１６は図１５の立ち上り部の一例を示すものである。図１８～図２０は図１７の立ち上り部の一例を示すものである。
　金属充填工程の電解めっきの電流パターンは、図１５に示すように、立ち上り部と定常電解部とを有する。浸漬終了から電解めっきが終了する迄の時間を示すめっき処理時間Ｔは、立ち上り部と定常電解部との合計時間である。立ち上り部の立ち上り時間をＴｕとし、定常電解部の定常電解時間をＴｓとするとき、Ｔ＝Ｔｕ＋Ｔｓである。定常電解部とは、予め定められた電解電流値に維持された領域を示す。定常電解部Ｔｓの電解電流値が、電解めっきの電流値の最大値である。
　立ち上り部は、電流値を増加させる領域であり、上述のように、例えば、０．１Ｔ未満の間では電流値を０．０５Ｉｍ未満とし、その後、電流値を最大値Ｉｍまで０．１Ｔ未満の間で増加させる。
　また、例えば、図１６に示すように、立ち上り部では、０．１Ｔ未満の間では電流値を０．０５Ｉｍ未満とし、増加の程度を大きくして電流値を上げ、更に増加の程度を大きくして電流値を上げて、定常電解部の電解電流値、すなわち、電流値の最大値Ｉｍに到達させる。立ち上り部では、例えば、増加の程度が異なる３つの段階で電流値を増加させている。電流値は、３つの一次関数で表される。
　電流値の増加のパターンは、図１５および図１６に示すものに限定されるものではなく、図１８～図２０に示すパターンでもよい。図１８～図２０に示すパターンでも、増加の程度が異なる３つの段階で電流値を増加させており、時間が経過するにつれて、電流値の増加の程度を大きくしている。
　電解めっきを複数回実施する場合、電解めっきを連続して実施するか、または電解めっき間に電流を印加しない期間を設けてもよい。電流を印加しない期間については、金属充填工程の要する時間等を考慮して適宜決定されるものである。
　電解めっきを複数回実施する場合、例えば、図２１に示す電流パターンで実施される。図２１では連続して繰り返されているが、上述のように、これに限定されるものではない。図２２に示すように、電流を印加しない期間を有する電流パターンで実施してもよい。
　＜金属Ｍ２＞
　上述の金属Ｍ２は、電気抵抗率が１０3Ω・ｃｍ以下の材料であることが好ましく、その具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）等が好適に例示される。
　中でも、電気伝導性の観点から、Ｃｕ、Ａｕ、Ａｌ、Ｎｉが好ましく、Ｃｕ、Ａｕがより好ましく、Ｃｕが更に好ましい。
　＜充填方法＞
　上述の金属Ｍ２を貫通孔の内部に充填するめっき処理の方法としては、電解めっき法を用いる。なお、無電解めっき法では、アスペクトの高い貫通孔からなる孔中に金属を完全に充填には長時間を要する。
　ここで、着色等に用いられる従来公知の電解めっき法では、選択的に孔中に金属を高アスペクトで析出（成長）させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもめっきが成長しないためと考えられる。
　そのため、電解めっき法により金属を充填する場合は、パルス電解または定電位電解の際に休止時間をもうける必要がある。休止時間は、１０秒以上必要で、３０～６０秒であることが好ましい。
　また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
　更に、電解電圧は、通常２０Ｖ以下であって望ましくは１０Ｖ以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位＋１Ｖ以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Ｓｏｌａｒｔｒｏｎ社、ＢＡＳ社、北斗電工社、ＩＶＩＵＭ社等のポテンショスタット装置を用いることができる。
（めっき液）
　めっき液は、金属イオンを含むものであり、充填する金属に応じた、従来公知のめっき液が用いられる。めっき液としては、固形分の主成分が硫酸銅であることが好ましく、例えば、硫酸銅と硫酸と塩酸との混合水溶液が用いられる。具体的には、銅を析出させる場合には硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、１～３００ｇ／Ｌであることが好ましく、１００～２００ｇ／Ｌであることがより好ましい。また、めっき液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は１０～２０ｇ／Ｌであることが好ましい。
　なお、固形分の主成分とは、電解液の固形分中での割合が２０質量％以上であることであり、例えば、硫酸銅が電解液の固形分中に２０質量％以上含まれていることである。
　また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でめっきを行なうのが望ましい。
　めっき液は、界面活性剤を含むことが好ましい。
　界面活性剤としては公知のものを使用することができる。従来メッキ液に添加する界面活性剤として知られているラウリル硫酸ナトリウムをそのまま使用することもできる。親水性部分がイオン性（カチオン性・アニオン性・双性）のもの、非イオン性（ノニオン性）のものいずれも利用可能であるが、メッキ対象物表面への気泡の発生等を回避する点でカチオン線活性剤が望ましい。めっき液組成における界面活性剤の濃度は１質量％以下であることが望ましい。
〔基板除去工程〕
　基板除去工程は、金属充填工程の後に、上述のアルミニウム基板を除去する工程である。アルミニウム基板を除去する方法は特に限定されず、例えば、溶解により除去する方法等が好適に挙げられる。
　＜アルミニウム基板の溶解＞
　上述のアルミニウム基板の溶解は、陽極酸化膜を溶解しにくく、アルミニウムを溶解しやすい処理液を用いることが好ましい。
　このような処理液は、アルミニウムに対する溶解速度が、１μｍ／分以上であることが好ましく、３μｍ／分以上であることがより好ましく、５μｍ／分以上であることが更に好ましい。同様に、陽極酸化膜に対する溶解速度が、０．１ｎｍ／分以下となることが好ましく、０．０５ｎｍ／分以下となるのがより好ましく、０．０１ｎｍ／分以下となるのが更に好ましい。
　具体的には、アルミよりもイオン化傾向の低い金属化合物を少なくとも１種含み、かつ、ｐＨが４以下または８以上となる処理液であることが好ましく、そのｐＨが３以下または９以上であることがより好ましく、２以下または１０以上であることが更に好ましい。
　アルミニウムを溶解する処理液としては、酸またはアルカリ水溶液をベースとし、例えば、マンガン、亜鉛、クロム、鉄、カドミウム、コバルト、ニッケル、スズ、鉛、アンチモン、ビスマス、銅、水銀、銀、パラジウム、白金、金の化合物（例えば、塩化白金酸）、これらのフッ化物、これらの塩化物等を配合したものであることが好ましい。
　中でも、酸水溶液ベースが好ましく、塩化物をブレンドすることが好ましい。
　特に、塩酸水溶液に塩化水銀をブレンドした処理液（塩酸／塩化水銀）、塩酸水溶液に塩化銅をブレンドした処理液（塩酸／塩化銅）が、処理ラチチュードの観点から好ましい。
　なお、アルミニウムを溶解する処理液の組成は、特に限定されるものではく、例えば、臭素／メタノール混合物、臭素／エタノール混合物、および王水等を用いることができる。
　また、アルミニウムを溶解する処理液の酸またはアルカリ濃度は、０．０１～１０ｍｏｌ／Ｌが好ましく、０．０５～５ｍｏｌ／Ｌがより好ましい。
　更に、アルミニウムを溶解する処理液を用いた処理温度は、－１０℃～８０℃が好ましく、０℃～６０℃が好ましい。
　また、上述のアルミニウム基板の溶解は、上述の金属充填工程後のアルミニウム基板を上述の処理液に接触させることにより行う。接触させる方法は、特に限定されず、例えば、浸漬法、スプレー法が挙げられる。中でも、浸漬法が好ましい。このときの接触時間としては、１０秒～５時間が好ましく、１分～３時間がより好ましい。
〔金属突出工程〕
　作製される金属充填微細構造体の金属接合性が向上する理由から、上述の第２態様のように、表面金属突出工程および裏面金属突出工程のうち、少なくとも１つの工程を有していることが好ましい。
　ここで、表面金属突出工程とは、上述の金属充填工程の後であって上述の基板除去工程の前に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていない側の表面を厚み方向に一部除去し、上述の金属充填工程で充填した上述の金属Ｍ２を上述の陽極酸化膜の表面よりも突出させる工程である。
　また、裏面金属突出工程とは、上述の基板除去工程の後に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていた側の表面を厚み方向に一部除去し、上述の金属充填工程で充填した上述の金属Ｍ２を上述の陽極酸化膜の表面よりも突出させる工程である。
　金属突出工程における陽極酸化膜の一部除去は、例えば、上述の金属Ｍ１および金属Ｍ２（特に金属Ｍ２）を溶解せず、陽極酸化膜、すなわち、酸化アルミニウムを溶解する酸水溶液またはアルカリ水溶液に対して、金属が充填された貫通孔を有する陽極酸化膜を接触させることにより行うことができる。接触させる方法は、特に限定されず、例えば、浸漬法、スプレー法が挙げられる。中でも、浸漬法が好ましい。
　酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。中でも、クロム酸を含有しない水溶液が安全性に優れる点で好ましい。酸水溶液の濃度は１～１０質量％であることが好ましい。酸水溶液の温度は、２５～６０℃であることが好ましい。
　また、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は０．１～５質量％であることが好ましい。アルカリ水溶液の温度は、２０～３５℃であることが好ましい。
　具体的には、例えば、５０ｇ／Ｌ、４０℃のリン酸水溶液、０．５ｇ／Ｌ、３０℃の水酸化ナトリウム水溶液または０．５ｇ／Ｌ、３０℃の水酸化カリウム水溶液が好適に用いられる。
　酸水溶液またはアルカリ水溶液への浸漬時間は、８～１２０分であることが好ましく、１０～９０分であることがより好ましく、１５～６０分であることが更に好ましい。ここで、浸漬時間は、短時間の浸漬処理を繰り返した場合には、各浸漬時間の合計をいう。なお、各浸漬処理の間には、洗浄処理を施してもよい。
　また、作製される金属充填微細構造体を異方導電性部材として用いた際に、配線基板等の被接着物との圧着性が良好となる理由から、上述の表面金属突出工程および裏面金属突出工程のうち、少なくとも１つの工程が、上述の金属Ｍ２を上述の陽極酸化膜の表面よりも１０～１０００ｎｍ突出させる工程であることが好ましく、５０～５００ｎｍ突出させる工程であることがより好ましい。
　更に、作製される金属充填微細構造体と電極とを圧着等の手法により接続（接合）する際に、突出部分が潰れた場合の面方向の絶縁性を十分に確保できる理由から、上述の表面金属突出工程および裏面金属突出工程のうち、少なくとも１つの工程により形成される突出部分のアスペクト比（突出部分の高さ／突出部分の直径）が０．０１以上２０未満であることが好ましく、６～２０であることが好ましい。
　上述の金属充填工程および基板除去工程ならびに任意の金属突出工程により形成される金属からなる導通路は、柱状であることが好ましく、その直径は、５ｎｍ超１０μｍ以下であることが好ましく、４０ｎｍ～１０００ｎｍであることがより好ましい。
　また、上述の導通路は、アルミニウム基板の陽極酸化膜によって互いに絶縁された状態で存在するものであるが、その密度は、２万個／ｍｍ2以上であることが好ましく、２００万個／ｍｍ2以上であることがより好ましく、１０００万個／ｍｍ2以上であることが更に好ましく、５０００万個／ｍｍ2以上であることが特に好ましく、１億個／ｍｍ2以上であることが最も好ましい。
　更に、隣接する各導通路の中心間距離は、２０ｎｍ～５００ｎｍであることが好ましく、４０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることが更に好ましい。
〔樹脂層形成工程〕
　作製される金属充填微細構造体の搬送性が向上する理由から、上述の第３態様および図３に示す通り、樹脂層形成工程を有していることが好ましい。
　ここで、樹脂層形成工程とは、上述の金属充填工程の後（上述の表面金属突出工程を有している場合は表面金属突出工程の後）であって上述の基板除去工程の前に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていない側の表面に、樹脂層を設ける工程である。
　上述の樹脂層を構成する樹脂材料としては、具体的には、例えば、エチレン系共重合体、ポリアミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びセルロース系樹脂等を挙げることができるが、搬送性の観点と、異方導電性部材として使用しやすくする観点から、上述の樹脂層は、剥離可能な粘着層付きフィルムであることが好ましく、加熱処理または紫外線露光処理により粘着性が弱くなり、剥離可能となる粘着層付きフィルムであることがより好ましい。
　上述の粘着層付きフィルムは特に限定されず、熱剥離型の樹脂層、および紫外線（ultraviolet：ＵＶ）剥離型の樹脂層等が挙げられる。
　ここで、熱剥離型の樹脂層は、常温では粘着力があり、加熱するだけで容易に剥離可能なもので、主に発泡性のマイクロカプセル等を用いたものが多い。
　また、粘着層を構成する粘着剤としては、具体的には、例えば、ゴム系粘着剤、アクリル系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、スチレン－ジエンブロック共重合体系粘着剤等が挙げられる。
　また、ＵＶ剥離型の樹脂層は、ＵＶ硬化型の接着層を有するもので硬化により粘着力が失われて剥離可能になるというものである。
　ＵＶ硬化型の接着層としては、ベースポリマーに、炭素－炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に導入したポリマー等が挙げられる。炭素－炭素二重結合を有するベースポリマーとしては、アクリル系ポリマーを基本骨格とするもことが好ましい。
　更に、アクリル系ポリマーは、架橋させるため、多官能性モノマー等も、必要に応じて共重合用モノマー成分として含むことができる。
　炭素－炭素二重結合を有するベースポリマーは単独で使用することができるが、ＵＶ硬化性のモノマーまたはオリゴマーを配合することもできる。
　ＵＶ硬化型の接着層は、ＵＶ照射により硬化させるために光重合開始剤を併用することが好ましい。光重合開始剤としては、ベンゾインエーテル系化合物；ケタール系化合物；芳香族スルホニルクロリド系化合物；光活性オキシム系化合物；ベンゾフェノン系化合物；チオキサントン系化合物；カンファーキノン；ハロゲン化ケトン；アシルホスフィノキシド；アシルホスフォナート等が挙げられる。
　熱剥離型の樹脂層の市販品としては、例えば、ＷＳ５１３０Ｃ０２、ＷＳ５１３０Ｃ１０等のインテリマー〔登録商標〕テープ（ニッタ株式会社製）；ソマタック〔登録商標〕ＴＥシリーズ（ソマール株式会製）；Ｎｏ．３１９８、Ｎｏ．３１９８ＬＳ、Ｎｏ．３１９８Ｍ、Ｎｏ．３１９８ＭＳ、Ｎｏ．３１９８Ｈ、Ｎｏ．３１９５、Ｎｏ．３１９６、Ｎｏ．３１９５Ｍ、Ｎｏ．３１９５ＭＳ、Ｎｏ．３１９５Ｈ、Ｎｏ．３１９５ＨＳ、Ｎｏ．３１９５Ｖ、Ｎｏ．３１９５ＶＳ、Ｎｏ．３１９Ｙ－４Ｌ、Ｎｏ．３１９Ｙ－４ＬＳ、Ｎｏ．３１９Ｙ－４Ｍ、Ｎｏ．３１９Ｙ－４ＭＳ、Ｎｏ．３１９Ｙ－４Ｈ、Ｎｏ．３１９Ｙ－４ＨＳ、Ｎｏ．３１９Ｙ－４ＬＳＣ、Ｎｏ．３１９３５ＭＳ、Ｎｏ．３１９３５ＨＳ、Ｎｏ．３１９３Ｍ、Ｎｏ．３１９３ＭＳ等のリバアルファ〔登録商標〕シリーズ（日東電工株式会社製）；等が挙げられる。
　ＵＶ剥離型の樹脂層の市販品としては、例えば、ＥＬＰ ＤＵ－３００、ＥＬＰ ＤＵ－２３８５ＫＳ、ＥＬＰ ＤＵ－２１８７Ｇ、ＥＬＰ ＮＢＤ－３１９０Ｋ、ＥＬＰ ＵＥ－２０９１Ｊ等のエレップホルダー〔登録商標〕（日東電工株式会社製）；Ａｄｗｉｌｌ Ｄ－２１０、Ａｄｗｉｌｌ Ｄ－２０３、Ａｄｗｉｌｌ Ｄ－２０２、Ａｄｗｉｌｌ Ｄ－１７５、Ａｄｗｉｌｌ Ｄ－６７５（いずれもリンテック株式会社製）；スミライト〔登録商標〕ＦＬＳのＮ８０００シリーズ（住友ベークライト株式会社製）；ＵＣ３５３ＥＰ－１１０（古河電気工業株式会社製）；等のダイシングテープ、ＥＬＰ ＲＦ－７２３２ＤＢ、ＥＬＰ ＵＢ－５１３３Ｄ（いずれも日東電工株式会社製）；ＳＰ－５７５Ｂ－１５０、ＳＰ－５４１Ｂ－２０５、ＳＰ－５３７Ｔ－１６０、ＳＰ－５３７Ｔ－２３０（いずれも古河電気工業株式会社製）；等のバックグラインドテープを利用することができる。
　また、上述の粘着層付きフィルムを貼り付ける方法は特に限定されず、従来公知の表面保護テープ貼付装置およびラミネーターを用いて貼り付けることができる。
〔巻取工程〕
　作製される金属充填微細構造体の搬送性が更に向上する理由から、上述の任意の樹脂層形成工程の後に上述の樹脂層を有する状態で金属充填微細構造体をロール状に巻き取る巻取工程を有していることが好ましい。
　ここで、上述の巻取工程における巻き取り方法は特に限定されず、例えば、図４に示すように、所定径および所定幅の巻き芯２１（図１１参照）に巻き取る方法が挙げられる。
　また、上述の巻取工程における巻き取りやすさの観点から、樹脂層１９（図１２参照）を除く金属充填微細構造体の平均厚みが３０μｍ以下であることが好ましく、５～２０μｍであることがより好ましい。なお、平均厚みは、樹脂層を除く金属充填微細構造体を厚さ方向に対してＦＩＢで切削加工し、その断面をＦＥ－ＳＥＭにより表面写真（倍率５００００倍）を撮影し、１０点測定した平均値とする等の方法で算出できる。
〔その他の処理工程〕
　本発明の製造方法は、上述の各工程以外に、国際公開第２０１５／０２９８８１号の＜００４９＞～＜００５７＞段落に記載された研磨工程、表面平滑化工程、保護膜形成処理、水洗処理を有していてもよい。
　また、製造上のハンドリング性、および金属充填微細構造体を異方導電性部材として用いる観点から、以下に示すような、種々のプロセスおよび形式を適用することができる。
　＜仮接着剤を使用したプロセス例＞
　本発明においては、上述の基板除去工程によって金属充填微細構造体を得た後に、金属充填微細構造体を仮接着剤（Temporary Bonding Materials）を用いてシリコンウエハ上に固定し、研磨により薄層化する工程を有していてもよい。
　次いで、薄層化の工程の後、表面を十分に洗浄した後に、上述の表面金属突出工程を行うことができる。
　次いで、金属を突出させた表面に、先の仮接着剤よりも接着力の強い仮接着剤を塗布してシリコンウエハ上に固定した後、先の仮接着剤で接着していたシリコンウエハを剥離し、剥離した金属充填微細構造体側の表面に対して、上述の裏面金属突出工程を行うことができる。
　＜ワックスを使用したプロセス例＞
　本発明においては、上述の基板除去工程によって金属充填微細構造体を得た後に、金属充填微細構造体をワックスを用いてシリコンウエハ上に固定し、研磨により薄層化する工程を有していてもよい。
　次いで、薄層化の工程の後、表面を十分に洗浄した後に、上述の表面金属突出工程を行うことができる。
　次いで、金属を突出させた表面に、仮接着剤を塗布してシリコンウエハ上に固定した後、加熱により先のワックスを溶解させてシリコンウエハを剥離し、剥離した金属充填微細構造体側の表面に対して、上述の裏面金属突出工程を行うことができる。
　なお、固形ワックスを使っても構わないが、スカイコート（日化精工社製）等の液体ワックスを使うと塗布厚均一性の向上を図ることができる。
　＜基板除去処理を後から行うプロセス例＞
　本発明においては、上述の金属充填工程の後であって上述の基板除去工程の前に、アルミニウム基板を仮接着剤、ワックスまたは機能性吸着フィルムを用いて剛性基板（例えば、シリコンウエハ、ガラス基板等）に固定した後に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていない側の表面を研磨により薄層化する工程を有していてもよい。
　次いで、薄層化の工程の後、表面を十分に洗浄した後に、上述の表面金属突出工程を行うことができる。
　次いで、金属を突出させた表面に、絶縁性材料である樹脂材料（例えば．エポキシ樹脂、ポリイミド樹脂等）を塗布したのち、その表面に上述と同様の手法で剛性基板を貼り付けることができる。樹脂材料による貼り付けは、接着力が仮接着剤等による接着力よりも大きくなるようなものを選択し、樹脂材料による貼り付けの後に、最初に貼り付けた剛性基板を剥離し、上述の基板除去工程、研磨工程および裏面金属突出処理工程を順に行うことにより行なうことができる。
　なお、機能性吸着フィルムとしては、Ｑ－ｃｈｕｃｋ（登録商標）（丸石産業株式会社製）等を使用することができる。
　本発明においては、金属充填微細構造体が剥離可能な層によって剛体基板（例えば、シリコンウエハ、ガラス基板等）に貼り付けられた状態で製品として供されることが好ましい。
　このような供給形態においては、金属充填微細構造体を接合部材として利用する場合には、金属充填微細構造体の表面をデバイス表面に仮接着し、剛体基板を剥離した後に接続対象となるデバイスを適切な場所に設置し、加熱圧着することで上下のデバイスを金属充填微細構造体によって接合することができる。
　また、剥離可能な層には、熱剥離層を用いても構わないし、ガラス基板との組合せで光剥離層を用いても構わない。
　また、上述の各工程は、各工程を枚葉で行うことも可能であるし、アルミニウムのコイルを原反としてウェブで連続処理することもできる。
　また、連続処理する場合には各工程間に適切な洗浄工程、乾燥工程を設置することが好ましい。
　上述の各処理工程を有する製造方法により、アルミニウム基板の陽極酸化膜からなる絶縁性基材に設けられた貫通孔由来の貫通孔の内部に金属が充填されてなる金属充填微細構造体が得られる。
　具体的には、上述の製造方法により、例えば、特開２００８－２７０１５８号公報に記載された異方導電性部材、すなわち、絶縁性基材（貫通孔を有するアルミニウム基板の陽極酸化膜）中に、導電性部材（金属）からなる複数の導通路が、互いに絶縁された状態で上述の絶縁性基材を厚み方向に貫通し、かつ、上述の各導通路の一端が上述の絶縁性基材の一方の面において露出し、上述の各導通路の他端が上述の絶縁性基材の他方の面において露出した状態で設けられる異方導電性部材を得ることができる。
　以下、上述の製造方法で製造された金属充填微細構造体２０の一例にについて説明する。図２３は本発明の実施形態の金属充填微細構造体の一例を示す平面図であり、図２４は本発明の実施形態の金属充填微細構造体の一例を示す模式的断面図である。図２４は図２３の切断面線ＩＢ－ＩＢ断面図である。また、図２５は本発明の実施形態の金属充填微細構造体を用いた異方導電材の構成の一例を示す模式的断面図である。
　上述のようにして製造された金属充填微細構造体２０は、図２３および図２４に示すように，例えば、アルミニウムの陽極酸化膜からなる絶縁性基材４０と、絶縁性基材４０の厚み方向Ｄｔ（図２４参照）に貫通し、互いに電気的に絶縁された状態で設けられた、複数の導通路１６とを備える部材である。金属充填微細構造体２０は、更に、絶縁性基材４０の表面４０ａおよび裏面４０ｂに設けられた樹脂層４４を具備する。
　ここで、「互いに電気的に絶縁された状態」とは、絶縁性基材の内部に存在している各導通路が絶縁性基材の内部において互いに各導通路間の導通性が十分に低い状態であることを意味する。
　金属充填微細構造体２０は、導通路１６が互いに電気的に絶縁されており、絶縁性基材４０の厚み方向Ｄｔ（図２４参照）と直交する方向ｘには導電性が十分に低く、厚み方向Ｄｔ（図２４参照）に導電性を有する。このように金属充填微細構造体２０は異方導電性を示す部材である。例えば、金属充填微細構造体２０は厚み方向Ｄｔ（図２４参照）を、積層デバイス６０の積層方向Ｄｓに一致させて配置される。
　導通路１６は、図２３および図２４に示すように、互いに電気的に絶縁された状態で絶縁性基材４０を厚み方向Ｄｔに貫通して設けられている。
　更に、導通路１６は、図２４に示すように、絶縁性基材４０の表面４０ａおよび裏面４０ｂから突出した突出部分１６ａおよび突出部分１６ｂを有してもよい。金属充填微細構造体２０は、更に、絶縁性基材４０の表面４０ａおよび裏面４０ｂに設けられた樹脂層４４を具備してもよい。樹脂層４４は、粘着性を備え、接合性を付与するものでもある。突出部分１６ａおよび突出部分１６ｂの長さは、６ｎｍ以上であることが好ましく、より好ましくは３０ｎｍ～５００ｎｍである。
　また、図２５および図２４においては、絶縁性基材４０の表面４０ａおよび裏面４０ｂに樹脂層４４を有するものを示しているが、これに限定されるものではなく、絶縁性基材４０の少なくとも一方の表面に、樹脂層４４を有する構成でもよい。
　同様に、図２５および図２４の導通路１６は両端に突出部分１６ａおよび突出部分１６ｂがあるが、これに限定されるものではなく、絶縁性基材４０の少なくとも樹脂層４４を有する側の表面に突出部分を有する構成でもよい。
　図２４に示す金属充填微細構造体２０の厚みｈは、例えば、３０μｍ以下である。また、金属充填微細構造体２０は、ＴＴＶ（Total Thickness Variation）が１０μｍ以下であることが好ましい。
　ここで、金属充填微細構造体２０の厚みｈは、金属充填微細構造体２０を、電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、金属充填微細構造体２０の輪郭形状を取得し、厚みｈに相当する領域について１０点測定した平均値のことである。
　また、金属充填微細構造体２０のＴＴＶ（Total Thickness Variation）は、金属充填微細構造体２０をダイシングで支持体４６ごと切断し、金属充填微細構造体２０の断面形状を観察して求めた値である。
　金属充填微細構造体２０は、移送、搬送および運搬ならびに保管等のために図２５に示すように支持体４６の上に設けられる。支持体４６と金属充填微細構造体２０の間に剥離層４７が設けられている。支持体４６と金属充填微細構造体２０は剥離層４７により、分離可能に接着されている。上述のように金属充填微細構造体２０が支持体４６の上に剥離層４７を介して設けられたものを異方導電材５０という。
　支持体４６は、金属充填微細構造体２０を支持するものであり、例えば、シリコン基板で構成されている。支持体４６としては、シリコン基板以外に、例えば、ＳｉＣ、ＳｉＮ、ＧａＮおよびアルミナ（Ａｌ２Ｏ３）等のセラミックス基板、ガラス基板、繊維強化プラスチック基板、ならびに金属基板を用いることができる。繊維強化プラスチック基板には、プリント配線基板であるＦＲ－４（Flame Retardant Type 4）基板等も含まれる。
　また、支持体４６としては、可撓性を有し、かつ透明であるものを用いることができる。可撓性を有し、かつ透明な支持体４６としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ポリシクロオレフィン、ポリカーボネート、アクリル樹脂、ＰＥＮ（ポリエチレンナフタレート）、ＰＥ（ポリエチレン）、ＰＰ（ポリプロピレン）、ポリスチレン、ポリ塩化ビニル、ポリ塩化ビニリデンおよびＴＡＣ（トリアセチルセルロース）等のプラスチックフィルムが挙げられる。
　ここで、透明とは、位置合せに使用する波長の光で透過率が８０%以上であることをいう。このため、波長４００～８００ｎｍの可視光全域で透過率が低くてもよいが、波長４００～８００ｎｍの可視光全域で透過率が８０％以上であることが好ましい。透過率は、分光光度計により測定される。
　剥離層４７は、支持層４８と剥離剤４９が積層されたものであることが好ましい。剥離剤４９が金属充填微細構造体２０に接しており、剥離層４７を起点にして、支持体４６と金属充填微細構造体２０が分離する。異方導電材５０では、例えば、予め定められた温度に加熱することで、剥離剤４９の接着力が弱まり、金属充填微細構造体２０から支持体４６が取り除かれる。
　剥離剤４９には、例えば、日東電工社製リバアルファ（登録商標）、およびソマール株式会社製ソマタック（登録商標）等を用いることができる。
　また、樹脂層４４に保護層（図示せず）を設けてもよい。保護層は、構造体表面を傷等から保護するために用いるものであるため、易剥離テープが好ましい。保護層として、例えば、粘着層付きフィルムを用いてもよい。
　粘着層付きフィルムとして、例えば、ポリエチレン樹脂フィルム表面に粘着剤層が形成されているサニテクト（ＳＵＮＹＴＥＣＴ）〔登録商標〕（株式会社サンエー化研製）、ポリエチレンテレフタレート樹脂フィルム表面に粘着剤層が形成されているＥ－ＭＡＳＫ〔登録商標〕（日東電工株式会社製）、ポリエチレンテレフタレート樹脂フィルム表面に粘着剤層が形成されているマスタック〔登録商標〕（藤森工業株式会社製）等のシリーズ名で販売されている市販品を用いることができる。
　また、粘着層付きフィルムを貼り付ける方法は特に限定されず、従来公知の表面保護テープ貼付装置およびラミネーターを用いて貼り付けることができる。
　以下、金属充填微細構造体２０の構成を、より具体的に説明する。
〔絶縁性基材〕
　絶縁性基材の物性、および組成は上述のとおりである。
　絶縁性基材４０の厚みｈｔは、１～１０００μｍの範囲内であるのが好ましく、５～５００μｍの範囲内であるのがより好ましく、１０～３００μｍの範囲内であるのが更に好ましい。絶縁性基材の厚みがこの範囲であると、絶縁性基材の取り扱い性が良好となる。
　絶縁性基材４０の厚みｈｔは、絶縁性基材４０を、厚み方向Ｄｔに対して集束イオンビーム（Focused Ion Beam：ＦＩＢ）で切削加工し、その断面を電解放出形走査型電子顕微鏡により２０万倍の倍率で観察し、絶縁性基材４０の輪郭形状を取得し、厚みｈｔに相当する領域について１０点測定した平均値のことである。
　絶縁性基材における各貫通孔の間隔は、５ｎｍ～８００ｎｍであることが好ましく、１０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることが更に好ましい。絶縁性基材における各貫通孔の間隔がこの範囲であると、絶縁性基材が絶縁性の隔壁として十分に機能する。貫通孔の間隔は、導通路の間隔と同じである。
　ここで、貫通孔の間隔、すなわち、導通路の間隔とは、隣接する導通路間の幅ｗ（図２４参照）をいい、異方導電性部材の断面を電界放出形走査型電子顕微鏡により２０万倍の倍率で観察し、隣接する導通路間の幅を１０点で測定した平均値をいう。
　〔導通路〕
　導通路は金属で構成される。金属の具体例としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、およびニッケル（Ｎｉ）等が好適に例示される。電気伝導性の観点から、銅、金、アルミニウム、およびニッケルが好ましく、銅および金がより好ましい。
　＜突出部分＞
　異方導電性部材と電極とを圧着等の手法により電気的接続、または物理的に接合する際に、突出部分が潰れた場合の面方向の絶縁性を十分に確保できる理由から、導通路の突出部分のアスペクト比（突出部分の高さ／突出部分の直径）が０．５以上５０未満であることが好ましく、０．８～２０であることがより好ましく、１～１０であることが更に好ましい。
　また、接続対象の半導体部材の表面形状に追従する観点から、導通路の突出部分の高さは、上述のように２０ｎｍ以上であることが好ましく、より好ましくは１００ｎｍ～５００ｎｍである。
　導通路の突出部分の高さは、金属充填微細構造体の断面を電解放出形走査型電子顕微鏡により２万倍の倍率で観察し、導通路の突出部分の高さを１０点で測定した平均値をいう。
　導通路の突出部分の直径は、金属充填微細構造体の断面を電解放出形走査型電子顕微鏡により観察し、導通路の突出部分の直径を１０点で測定した平均値をいう。
　上述のように導通路１６は絶縁性基材４０によって互いに電気的に絶縁された状態で存在するものであるが、その密度は、２万個／ｍｍ2以上であることが好ましく、２００万個／ｍｍ2以上であることがより好ましく、１０００万個／ｍｍ2以上であることが更に好ましく、５０００万個／ｍｍ2以上であることが特に好ましく、１億個／ｍｍ2以上であることが最も好ましい。
　更に、隣接する各導通路１６の中心間距離ｐ（図２参照）は、２０ｎｍ～５００ｎｍであることが好ましく、４０ｎｍ～２００ｎｍであることがより好ましく、５０ｎｍ～１４０ｎｍであることが更に好ましい。
　〔樹脂層〕
　上述のように、樹脂層は、絶縁性基材の表面と裏面に設けられ、上述のように導通路の突出部を埋設するものである。すなわち、樹脂層は絶縁性基材から突出した導通路の端部を被覆し、突出部を保護する。
　樹脂層は、上述の樹脂層形成工程により形成されるものである。樹脂層は、例えば、５０℃～２００℃の温度範囲で流動性を示し、２００℃以上で硬化するものであることが好ましい。
　樹脂層は、上述の樹脂層形成工程により形成されるものであるが、以下に示す、樹脂剤の組成を用いることもできる。以下、樹脂層の組成について説明する。樹脂層は、高分子材料を含有するものである。樹脂層は酸化防止材料を含有してもよい。
　＜高分子材料＞
　樹脂層に含まれる高分子材料としては特に限定されないが、半導体チップまたは半導体ウエハと異方導電性部材との隙間を効率よく埋めることができ、半導体チップまたは半導体ウエハとの密着性がより高くなる理由から、熱硬化性樹脂であることが好ましい。
　熱硬化性樹脂としては、具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、イソシアネート系樹脂等が挙げられる。
　なかでも、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および／またはエポキシ樹脂を用いるのが好ましい。
　＜酸化防止材料＞
　樹脂層に含まれる酸化防止材料としては、具体的には、例えば、１，２，３，４－テトラゾール、５－アミノ－１，２，３，４－テトラゾール、５－メチル－１，２，３，４－テトラゾール、１Ｈ－テトラゾール－５－酢酸、１Ｈ－テトラゾール－５－コハク酸、１，２，３－トリアゾール、４－アミノ－１，２，３－トリアゾール、４，５－ジアミノ－１，２，３－トリアゾール、４－カルボキシ－１Ｈ－１，２，３－トリアゾール、４，５－ジカルボキシ－１Ｈ－１，２，３－トリアゾール、１Ｈ－１，２，３－トリアゾール－４－酢酸、４－カルボキシ－５－カルボキシメチル－１Ｈ－１，２，３－トリアゾール、１，２，４－トリアゾール、３－アミノ－１，２，４－トリアゾール、３，５－ジアミノ－１，２，４－トリアゾール、３－カルボキシ－１，２，４－トリアゾール、３，５－ジカルボキシ－１，２，４－トリアゾール、１，２，４－トリアゾール－３－酢酸、１Ｈ－ベンゾトリアゾール、１Ｈ－ベンゾトリアゾール－５－カルボン酸、ベンゾフロキサン、２，１，３－ベンゾチアゾール、ｏ－フェニレンジアミン、ｍ－フェニレンジアミン、カテコール、ｏ－アミノフェノール、２－メルカプトベンゾチアゾール、２－メルカプトベンゾイミダゾール、２－メルカプトベンゾオキサゾール、メラミン、およびこれらの誘導体が挙げられる。
　これらのうち、ベンゾトリアゾールおよびその誘導体が好ましい。
　ベンゾトリアゾール誘導体としては、ベンゾトリアゾールのベンゼン環に、ヒドロキシル基、アルコキシ基（例えば、メトキシ基、エトキシ基等）、アミノ基、ニトロ基、アルキル基（例えば、メチル基、エチル基、ブチル基等）、ハロゲン原子（例えば、フッ素、塩素、臭素、ヨウ素等）等を有する置換ベンゾトリアゾールが挙げられる。また、ナフタレントリアゾール、ナフタレンビストリアゾール、と同様に置換された置換ナフタレントリアゾール、置換ナフタレンビストリアゾール等も挙げることができる。
　また、樹脂層に含まれる酸化防止材料の他の例としては、一般的な酸化防止剤である、高級脂肪酸、高級脂肪酸銅、フェノール化合物、アルカノールアミン、ハイドロキノン類、銅キレート剤、有機アミン、有機アンモニウム塩等が挙げられる。
　樹脂層に含まれる酸化防止材料の含有量は特に限定されないが、防食効果の観点から、樹脂層の全質量に対して０．０００１質量％以上が好ましく、０．００１質量％以上がより好ましい。また、本接合プロセスにおいて適切な電気抵抗を得る理由から、５．０質量％以下が好ましく、２．５質量％以下がより好ましい。
　＜マイグレーション防止材料＞
　樹脂層は、樹脂層に含有し得る金属イオン、ハロゲンイオン、ならびに半導体チップおよび半導体ウエハに由来する金属イオンをトラップすることによって絶縁信頼性がより向上する理由から、マイグレーション防止材料を含有しているのが好ましい。
　マイグレーション防止材料としては、例えば、イオン交換体、具体的には、陽イオン交換体と陰イオン交換体との混合物、または、陽イオン交換体のみを使用することができる。
　ここで、陽イオン交換体および陰イオン交換体は、それぞれ、例えば、後述する無機イオン交換体および有機イオン交換体の中から適宜選択することができる。
　（無機イオン交換体）
　無機イオン交換体としては、例えば、含水酸化ジルコニウムに代表される金属の含水酸化物が挙げられる。
　金属の種類としては、例えば、ジルコニウムのほか、鉄、アルミニウム、錫、チタン、アンチモン、マグネシウム、ベリリウム、インジウム、クロム、ビスマス等が知られている。
　これらの中でジルコニウム系のものは、陽イオンのＣｕ2+、Ａｌ3+について交換能を有している。また、鉄系のものについても、Ａｇ+、Ｃｕ2+について交換能を有している。
同様に、錫系、チタン系、アンチモン系のものは、陽イオン交換体である。
　一方、ビスマス系のものは、陰イオンのＣｌ-について交換能を有している。
　また、ジルコニウム系のものは条件に製造条件によっては陰イオンの交換能を示す。アルミニウム系、錫系のものも同様である。
　これら以外の無機イオン交換体としては、リン酸ジルコニウムに代表される多価金属の酸性塩、モリブドリン酸アンモニウムに代表されるヘテロポリ酸塩、不溶性フェロシアン化物等の合成物が知られている。
　これらの無機イオン交換体の一部は既に市販されており、例えば、東亜合成株式会社の商品名イグゼ「ＩＸＥ」における各種のグレードが知られている。
　なお、合成品のほか、天然物のゼオライト、またはモンモリロン石のような無機イオン交換体の粉末も使用可能である。
　（有機イオン交換体）
　有機イオン交換体には、陽イオン交換体としてスルホン酸基を有する架橋ポリスチレンが挙げられ、そのほかカルボン酸基、ホスホン酸基またはホスフィン酸基を有するものも挙げられる。
　また、陰イオン交換体として四級アンモニウム基、四級ホスホニウム基または三級スルホニウム基を有する架橋ポリスチレンが挙げられる。
　これらの無機イオン交換体および有機イオン交換体は、捕捉したい陽イオン、陰イオンの種類、そのイオンについての交換容量を考慮して適宜選択すればよい。勿論、無機イオン交換体と有機イオン交換体とを混合して使用してもよいことはいうまでもない。
　電子素子の製造工程では加熱するプロセスを含むため、無機イオン交換体が好ましい。
　また、マイグレーション防止材料と上述の高分子材料との混合比は、例えば、機械的強度の観点から、マイグレーション防止材料を１０質量％以下とすることが好ましく、マイグレーション防止材料を５質量％以下とすることがより好ましく、更にマイグレーション防止材料を２．５質量％以下とすることが更に好ましい。また、半導体チップまたは半導体ウエハと異方導電性部材とを接合した際のマイグレーションを抑制する観点から、マイグレーション防止材料を０．０１質量％以上とすることが好ましい。
　＜無機充填剤＞
　樹脂層は、無機充填剤を含有しているのが好ましい。
　無機充填剤としては特に制限はなく、公知のものの中から適宜選択することができ、例えば、カオリン、硫酸バリウム、チタン酸バリウム、酸化ケイ素粉、微粉状酸化ケイ素、気相法シリカ、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、マイカ、窒化アルミニウム、酸化ジルコニウム、酸化イットリウム、炭化ケイ素、窒化ケイ素等が挙げられる。
　導通路間に無機充填剤が入ることを防ぎ、導通信頼性がより向上する理由から、無機充填剤の平均粒子径が、各導通路の間隔よりも大きいことが好ましい。
　無機充填剤の平均粒子径は、３０ｎｍ～１０μｍであることが好ましく、８０ｎｍ～１μｍであることがより好ましい。
　ここで、平均粒子径は、レーザー回折散乱式粒子径測定装置(日機装（株）製マイクロトラックＭＴ３３００)で測定される、一次粒子径を平均粒子径とする。
　＜硬化剤＞
　樹脂層は、硬化剤を含有していてもよい。
　硬化剤を含有する場合、接続対象の半導体チップまたは半導体ウエハの表面形状との接合不良を抑制する観点から、常温で固体の硬化剤を用いず、常温で液体の硬化剤を含有しているのがより好ましい。
　ここで、「常温で固体」とは、２５℃で固体であることをいい、例えば、融点が２５℃より高い温度である物質をいう。
　硬化剤としては、具体的には、例えば、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、４－メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物、カルボン酸ヒドラジド、カルボン酸アミド、ポリフェノール化合物、ノボラック樹脂、ポリメルカプタン等が挙げられ、これらの硬化剤から、２５℃で液体のものを適宜選択して用いることができる。なお、硬化剤は１種単独で用いてもよく、２種以上を併用してもよい。
　樹脂層には、その特性を損なわない範囲内で、広く一般に半導体パッケージの樹脂絶縁膜に添加されている分散剤、緩衝剤、粘度調整剤等の種々の添加剤を含有させてもよい。
　＜形状＞
　導通路を保護する理由から、樹脂層の厚みは、導通路の突出部の高さより大きく、１μｍ～５μｍであることが好ましい。
　以下、金属充填微細構造体２０の適用例として、金属充填微細構造体２０を異方導電性部材２２（図２６等参照）に用いた例について説明する。
　図２６は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第１の例を示す模式図であり、図２７は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第２の例を示す模式図であり、図２８は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第３の例を示す模式図であり、図２９は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの第４の例を示す模式図である。
　また、図２６に示す積層デバイス６０のように、異方導電性を示す異方導電性部材２２を介して半導体素子６２と半導体素子６４とを積層方向Ｄｓに接合して、半導体素子６２と半導体素子６４とを電気的に接続してもよい。異方導電性部材２２は、上述の金属充填微細構造体２０と同じ構成であり、積層方向Ｄｓに導通する導通路１６（図５参照）を有し、ＴＳＶ（Through Silicon Via）の機能を果たす。なお、異方導電性部材２２はインターポーザーとしても利用することができる。
　図２６に示す構成以外に、例えば、図２７に示す積層デバイス６０のように、異方導電性部材２２を介して半導体素子６２と半導体素子６４と半導体素子６６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。
　また、図２８に示す積層デバイス６０のように、インターポーザー２３と異方導電性部材２２を用いて、半導体素子６２と半導体素子６４と半導体素子６６を積層方向Ｄｓに積層して接合し、かつ電気的に接続した構成としてもよい。
　また、図２９に示す積層デバイス６０のように光学センサーとして機能するものでもよい。図２９に示す積層デバイス６０は、半導体素子７２とセンサチップ７４とが異方導電性部材２２を介して積層方向Ｄｓに積層されている。また、センサチップ７４にはレンズ７６が設けられている。
　半導体素子７２は、ロジック回路が形成されたものであり、センサチップ７４で得られる信号を処理することができれば、その構成は特に限定されるものではない。
　センサチップ７４は、光を検出する光センサーを有するものである。光センサーは、光を検出することができれば、特に限定されるものではなく、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサまたはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが用いられる。
　なお、図２９に示す積層デバイス６０では、半導体素子７２とセンサチップ７４とを異方導電性部材２２を介して接続したが、これに限定されるものではなく、半導体素子７２とセンサチップ７４とを直接接合する構成でもよい。
　レンズ７６は、センサチップ７４に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
　なお、上述の半導体素子６２、半導体素子６４および半導体素子６６は、素子領域（図示せず）を有する。
　素子領域とは、電子素子として機能するための、コンデンサ、抵抗およびコイル等の各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびＦＰＧＡ（field-programmable gate array）等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域がある。素子領域には、これ以外に、発信回路、またはＭＥＭＳ（Micro Electro Mechanical Systems）が形成されてもよい。ＭＥＭＳとは、例えば、センサー、アクチュエーターおよびアンテナ等である。センサーには、例えば、加速度、音および光等の各種のセンサーが含まれる。
　上述のように、素子領域は素子構成回路等が形成されており、半導体素子には、例えば、再配線層（図示せず）が設けられている。
　積層デバイスでは、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、積層デバイス６０における半導体素子の組合せとしては、センサー、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、積層デバイス６０の用途等に応じて適宜決定されるものである。
　上述の半導体素子６２、半導体素子６４および半導体素子６６は、上述のもの以外に、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＳＰ（Application Specific Standard Product）等のロジック集積回路が挙げられる。また、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等のマイクロプロセッサが挙げられる。また、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＨＭＣ（Hybrid Memory Cube）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＣＭ（Phase-Change Memory）、ＲｅＲＡＭ（Resistance Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、フラッシュメモリ等のメモリが挙げられる。また、例えば、ＬＥＤ（Light Emitting Diode）、パワーデバイス、ＤＣ（Direct Current）－ＤＣ（Direct Current）コンバータ、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等のアナログ集積回路が挙げられる。
　更に、半導体素子としては、例えば、ＧＰＳ（Global Positioning System）、ＦＭ（Frequency Modulation）、ＮＦＣ（Near Field Communication）、ＲＦＥＭ（RF Expansion Module）、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、ＷＬＡＮ（Wireless Local Area Network）等のワイヤレス素子、ディスクリート素子、Passiveデバイス、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＲＦ（Radio Frequency）フィルタ、ＩＰＤ（Integrated Passive Devices）等が挙げられる。
　次に、金属充填微細構造体を用いた積層デバイスの製造方法の第１の例について説明する。
　金属充填微細構造体を用いた積層デバイスの製造方法の第１の例は、チップオンウエハに関するものであり、図２６に示す積層デバイス６０の製造方法を示す。
　図３０～図３２は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第１の例を工程順に示す模式図である。
　金属充填微細構造体を用いた積層デバイスの製造方法の第１の例では、まず、異方導電性部材２２が表面６４ａに設けられた半導体素子６４を用意する。
　次に、異方導電性部材２２を、第１の半導体ウエハ８０に向けて半導体素子６４を配置する。次に、半導体素子６４のアライメントマークと、第１の半導体ウエハ８０のアライメントマークとを用いて、第１の半導体ウエハ８０に対して、半導体素子６４の位置合せを行う。
　なお、位置合せについては、第１の半導体ウエハ８０のアライメントマークの画像または反射像と、半導体素子６４のアライメントマークの画像または反射像について、デジタル画像データを得ることができれば、その構成は特に限定されるものではなく、公知の撮像装置を適宜利用可能である。
　次に、半導体素子６４を異方導電性部材２２を介して第１の半導体ウエハ８０の素子領域に載置し、例えば、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、樹脂層４４（図２４参照）を用いて仮接合する。これを全ての半導体素子６４について行い、図３１に示すように、全ての半導体素子６４を第１の半導体ウエハ８０の素子領域に仮接合する。
　仮接合に樹脂層４４を使うことは方法の１つであり、以下に示す方法でもよい。例えば，封止樹脂等をディスペンサー等で第１の半導体ウエハ８０上に供給して、半導体素子６４を第１の半導体ウエハ８０の素子領域に仮接合してもよいし、第１の半導体ウエハ８０上に、事前に供給した絶縁性樹脂フイルム（ＮＣＦ（Non-conductive Film））を使って半導体素子６４を素子領域に仮接合してもよい。
　次に、全ての半導体素子６４を第１の半導体ウエハ８０の素子領域に仮接合した状態で、半導体素子６４に対して、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、複数の半導体素子６４を全て一括して、第１の半導体ウエハ８０の素子領域に接合する。この接合は本接合と呼ばれるものである。これにより、半導体素子６４の端子（図示せず）が異方導電性部材２２に接合され、第１の半導体ウエハ８０の端子（図示せず）が異方導電性部材２２に接合される。
　次に、図３２に示すように、異方導電性部材２２を介して半導体素子６４が接合された第１の半導体ウエハ８０を、素子領域毎に、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子６２と異方導電性部材２２と半導体素子６４とが接合された積層デバイス６０を得ることができる。
　なお、仮接合する際に、仮接合強度が弱いと、搬送工程等および接合する迄の工程で位置ズレが生じてしまうため、仮接合強度は重要となる。
　また、仮接合プロセスにおける温度条件は特に限定されないが、０℃～３００℃であることが好ましく、１０℃～２００℃であることがより好ましく、常温（２３℃）～１００℃であることが特に好ましい。
　同様に、仮接合プロセスにおける加圧条件は特に限定されないが、１０ＭＰａ以下であることが好ましく、５ＭＰａ以下であることがより好ましく、１ＭＰａ以下であることが特に好ましい。
　本接合における温度条件は特に限定されないが、仮接合の温度よりも高い温度であることが好ましく、具体的には、１５０℃～３５０℃であることがより好ましく、２００℃～３００℃であることが特に好ましい。
　また、本接合における加圧条件は特に限定されないが、３０ＭＰａ以下であることが好ましく、０．１ＭＰａ～２０ＭＰａであることがより好ましい。
　また、本接合の時間は特に限定されないが、１秒～６０分であることが好ましく、５秒～１０分であることがより好ましい。
　上述の条件で本接合を行うことにより、樹脂層が、半導体素子６４の電極間に流動し、接合部に残存し難くなる。
　上述のように本接合では、複数の半導体素子６４の接合を一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
　金属充填微細構造体を用いた積層デバイスの製造方法の第２の例について説明する。
　図３３～図３５は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第２の例を工程順に示す模式図である。
　金属充填微細構造体を用いた積層デバイスの製造方法の第２の例は、金属充填微細構造体を用いた積層デバイスの製造方法の第１の例に比して、３つの半導体素子６２、６４、６６が異方導電性部材２２を介して積層されて接合される点以外は、金属充填微細構造体を用いた積層デバイスの製造方法の第１の例と同じである。このため、積層デバイスの製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
　半導体素子６４は、裏面６４ｂにアライメントマーク（図示せず）が設けられており、かつ端子（図示せず）が設けられている。更に、半導体素子６４には表面６４ａに異方導電性部材２２が設けられている。また、半導体素子６６でも表面６６ａに異方導電性部材２２が設けられている。
　図３３に示すように、全ての半導体素子６４が異方導電性部材２２を介して第１の半導体ウエハ８０の素子領域に仮接合された状態で、半導体素子６４の裏面６４ｂのアライメントマークと、半導体素子６６のアライメントマークとを用いて、半導体素子６４に対して半導体素子６６の位置合せを行う。
　次に、図３４に示すように、半導体素子６４の裏面６４ｂに、異方導電性部材２２を介して半導体素子６６を仮接合する。次に、全ての半導体素子６４を異方導電性部材２２を介して第１の半導体ウエハ８０の素子領域に仮接合し、全ての半導体素子６４に、異方導電性部材２２を介して半導体素子６６を仮接合した状態で、予め定めた条件にて本接合を行う。これにより、半導体素子６４と半導体素子６６とが異方導電性部材２２を介して接合され、半導体素子６４と第１の半導体ウエハ８０とが異方導電性部材２２を介して接合される。半導体素子６４、半導体素子６６および第１の半導体ウエハ８０の端子（図示せず）は異方導電性部材２２に接合される。
　次に、図３５に示すように、半導体素子６４および半導体素子６６が異方導電性部材２２を介して接合された第１の半導体ウエハ８０を、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、半導体素子６２と半導体素子６４と半導体素子６６とが異方導電性部材２２を介して接合された積層デバイス６０を得ることができる。
　金属充填微細構造体を用いた積層デバイスの製造方法の第３の例について説明する。
　金属充填微細構造体を用いた積層デバイスの製造方法の第３の例は、ウエハオンウエハに関するものであり、図２６に示す積層デバイス６０の製造方法を示す。
　図３６および図３７は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第３の例を工程順に示す模式図である。
　金属充填微細構造体を用いた積層デバイスの製造方法の第３の例は、積層デバイスの製造方法の第１の例に比して、異方導電性部材２２を介して第１の半導体ウエハ８０と第２の半導体ウエハ８２とを接合する点以外は、積層デバイスの製造方法の第３の例と同じである。このため、積層デバイスの製造方法の第１の例と共通する製造方法についての詳細な説明は省略する。また、異方導電性部材２２についても、上述の説明のとおりであるため、その詳細な説明は省略する。
　まず、第１の半導体ウエハ８０と、第２の半導体ウエハ８２とを用意する。第１の半導体ウエハ８０の表面８０ａ、または第２の半導体ウエハ８２の表面８２ａのいずれかに異方導電性部材２２を設ける。
　次に、第１の半導体ウエハ８０の表面８０ａと第２の半導体ウエハ８２の表面８２ａを対向させる。そして、第１の半導体ウエハ８０のアライメントマークと、第２の半導体ウエハ８２のアライメントマークとを用いて、第１の半導体ウエハ８０に対して、第２の半導体ウエハ８２の位置合せを行う。
　次に、第１の半導体ウエハ８０の表面８０ａと第２の半導体ウエハ８２の表面８２ａを対向させて、上述の方法を用いて、図３６に示すように第１の半導体ウエハ８０と第２の半導体ウエハ８２とを異方導電性部材２２を介して接合する。この場合、仮接合した後に、本接合をしてもよく、本接合だけでもよい。
　次に、図３７に示すように、第１の半導体ウエハ８０と第２の半導体ウエハ８２が異方導電性部材２２を介して接合された状態で、素子領域毎に、例えば、ダイシングまたはレーザースクライビング等により個片化する。これにより、異方導電性部材２２を介して半導体素子６２と半導体素子６４とが接合された積層デバイス６０を得ることができる。このように、ウエハオンウエハを用いても積層デバイス６０を得ることができる。
　なお、個片化については、上述のとおりであるため、詳細な説明は省略する。
　また、図３７に示すように、第１の半導体ウエハ８０と第２の半導体ウエハ８２が接合された状態で、第１の半導体ウエハ８０および第２の半導体ウエハ８２のうち、薄くする必要がある半導体ウエハがあれば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）等により、薄くすることができる。
　金属充填微細構造体を用いた積層デバイスの製造方法の第３の例では、半導体素子６２と半導体素子６４を積層した２層構造を例にして説明したが、これに限定されるものではなく、上述のように３層以上でもよいことはもちろんである。この場合、上述の積層デバイス６０の製造方法の第２の例と同じく、第２の半導体ウエハ８２の裏面８２ｂに、アライメントマーク（図示せず）と、端子（図示せず）を設けることにより３層以上の積層デバイス６０を得ることができる。
　上述のように、積層デバイス６０において異方導電性部材２２を設ける構成とすることにより、半導体素子に凹凸があっても、凹凸を突出部分１６ａおよび突出部分１６ｂを緩衝層として利用することで吸収することができる。突出部分１６ａおよび突出部分１６ｂが緩衝層として機能するため、半導体素子において素子領域がある面については、高い表面品質を不要とすることができる。このため、研磨等の平滑化処理が不要であり、生産コストが抑えることができ、また生産時間も短くすることができる。
　また、チップオンウエハを用いて積層デバイス６０を製造することができるため、半導体チップの良品のみを、半導体ウエハ内の良品部分に接合することで、得率を維持し、製造ロスを低減することができる。
　更には、上述のように樹脂層４４は粘着性を備え、仮接合の際に仮接合剤として用いることができ、一括で本接合できる。
　上述の異方導電性部材２２が設けられた半導体素子６４は、異方導電性部材２２と、複数の素子領域（図示せず）を備える半導体ウエハとを用いて形成することができる。素子領域には、上述のように位置合せのためのアライメントマーク（図示せず）と、端子（図示せず）とが設けられている。異方導電材５０（図２５参照）では、異方導電性部材２２が、素子領域に合わせたパターンに形成されている。
　まず、予め定められた圧力を加え、予め定められた温度に加熱し、予め定められた時間保持して、異方導電材５０の異方導電性部材２２を、半導体ウエハの素子領域に接合する。
　次に、異方導電材５０の支持体４６を取り除き、異方導電性部材２２だけを半導体ウエハに接合させる。この場合、異方導電材５０に、予め定められた温度に加熱し、剥離層４７の剥離剤４９の接着力を低下させて、異方導電材５０の剥離層４７を起点にして支持体４６を取り除く。次に、半導体ウエハについて、素子領域毎に個片化し、複数の半導体素子６４を得る。
　なお、異方導電性部材２２が設けられた半導体素子６４を例にして説明したが、異方導電性部材２２が設けられた半導体素子６６も、異方導電性部材２２が設けられた第２の半導体ウエハ８２についても、異方導電性部材２２が設けられた半導体素子６４と同様にして、異方導電性部材２２を設けることができる。
　半導体デバイスの接合に関しては、半導体素子に対して、別の半導体素子を接合する形態で説明したが、これに限定されるものではなく、１つの半導体素子に複数の半導体素子を接合する形態である１対複数の形態でもよい。また、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
　図３８は本発明の実施形態の積層デバイスの第５の例を示す模式図であり、図３９は本発明の実施形態の積層デバイスの第６の例を示す模式図であり、図４０は本発明の実施形態の積層デバイスの第７の例を示す模式図であり、図４１は本発明の実施形態の積層デバイスの第８の例を示す模式図であり、図４２は本発明の実施形態の積層デバイスの第９の例を示す模式図である。
　１対複数の形態としては、例えば、図３８に示すように、半導体素子６２と半導体素子６４と半導体素子６６とが、それぞれ異方導電性部材２２を用いて接合され、かつ電気的に接続された形態の積層デバイス８３が例示される。なお、半導体素子６２は、インターポーザー機能を有するものであってもよい。積層デバイス８３では、半導体素子６２、半導体素子６４および半導体素子６６に代えて、半導体素子ウエハであってもよい。
　また、複数対複数の形態としては、例えば、図３９に示すように、１つの半導体素子６２に対して、異方導電性部材２２を用いて半導体素子６４と半導体素子６６とが接合され、かつ電気的に接続された形態の積層デバイス８４が例示される。半導体素子６２は、インターポーザー機能を有するものであってもよい。
　また、例えば、インターポーザー機能を有するデバイス上に、論理回路を有する論理チップ、およびメモリーチップ等の複数のデバイスを積層することも可能である。また、この場合、それぞれのデバイスごとに電極サイズが異なっていても接合することができる。
　図４０に示す積層デバイス８５では、電極８８の大きさは同じではなく、大きさが異なるものが混在しているが、１つの半導体素子６２に対して、異方導電性部材２２を用いて半導体素子６４と半導体素子６６とが接合され、かつ電気的に接続されている。更に半導体素子６４に半導体素子８６が異方導電性部材２２を用いて接合され、かつ電気的に接続されている。半導体素子６４と半導体素子６６とに跨って半導体素子８７が異方導電性部材２２を用いて接合され、かつ電気的に接続されている。
　また、図４１に示す積層デバイス８９のように、１つの半導体素子６２に対して、異方導電性部材２２を用いて半導体素子６４と半導体素子６６とが接合され、かつ電気的に接続されている。更に半導体素子６４に半導体素子８６と半導体素子８７とが異方導電性部材２２を用いて接合され、半導体素子６６に半導体素子９１が異方導電性部材２２を用いて接合され、かつ電気的に接続されている構成とすることもできる。
　上述のような構成の場合に、光導波路を含むようなデバイス表面にＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）のような発光素子、およびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサのような受光素子を積層することで高周波を想定したシリコンフォトニクスへの対応も可能となる。
　例えば、図４２に示す積層デバイス８９ａのように、１つの半導体素子６２に対して、異方導電性部材２２を用いて半導体素子６４と半導体素子６６とが接合され、かつ電気的に接続されている。更に半導体素子６４に半導体素子８６と半導体素子８７とが異方導電性部材２２を用いて接合され、半導体素子６６に半導体素子９１が異方導電性部材２２を用いて接合され、かつ電気的に接続されている。半導体素子６２には光導波路８１が設けられている。半導体素子６６には発光素子９５が設けられ、半導体素子６４には受光素子９６が設けられている。半導体素子６６の発光素子９５から出力された光Ｌｏは、半導体素子６２の光導波路８１を通過し、半導体素子６４の受光素子９６に出射光Ｌｄとして出射される。これにより、上述のシリコンフォトニクスに対応することができる。
　なお、異方導電性部材２２には、光Ｌｏおよび出射光Ｌｄの光路に相当する箇所に穴２７が形成されている。
　積層体を用いた３次元積層における具体的なアセンブリ工程について説明する。
　３次元積層を実現するためには積層するデバイスにおいて積層方向の電気的な接続を担う配線が形成されていることが必要であり、この積層方向の接続を担う配線はＴＳＶ(Through　Silicon　Via)と呼ばれる。ＴＳＶを有するデバイスは、ＴＳＶをどの段階で形成するかによりビアファースト、ビアミドル、およびビアラストの３種類に分類される。デバイスのトランジスタを形成する前にＴＳＶを形成するものがビアファーストと呼ばれる。トランジスタの形成後、かつ再配線層の形成前に形成するものがビアミドルと呼ばれる。再配線層形成後に形成するものがビアラストと呼ばれる。いずれの方法によるＴＳＶ形成も貫通処理を行なうためにシリコン基板の薄化を必要とする。
　ＴＳＶを適用した半導体チップまたはウエハの接合方法を、積層体の使用形態の例とともに説明する。
　ビアファーストまたはビアミドルの代表的な例として、ＨＢＭ（High Bandwidth Memory）、またはＨＭＣ（Hybrid Memory Cube）と呼ばれる積層型のメモリーチップが挙げられる。これらの例では、同一ダイ状にメモリ領域の形成とともにＴＳＶ領域を形成し、基材ウエハを薄化し、ＴＳＶを形成し、ビアの表面にマイクロバンプと呼ばれる電極を形成し、積層して接合を行っている。
　ビアラストの例としては、メタルバンプを有しない半導体チップまたはウエハを絶縁性接着剤または絶縁性酸化物によって接合し、その後にＴＳＶを形成する工程が挙げられる。
　従来は、層間の接合を形成した後に、ボッシュ（BOSCH）法またはレーザードリル法等の方法で穴を形成し、スパッタ等によって壁面にめっき核を形成し、めっきによって金属を充填して各層の配線部分と電気的に接合するものである。
　しかし、金属充填がめっき核の成長によって形成されたものであるため、充填金属と配線部分との接合は必ずしも担保されていない。これに対し、異方導電性部材を用いてバンプ同士を接続する場合には、異方導電性部材の導通路がバンプとの結合を直接形成するため電気的接続が強化され、信号接続が一層良好となる。この際、半導体チップ表面またはウエハ表面に信号伝送に寄与しない電極を設けておくことで接合部の面積が増加し、せん断応力あたりの耐性を向上させることができる。また、層間での熱伝導が良好となるため、熱が積層体全体に拡散しやすくなる。これらの機構により接続強度と放熱性が一層向上する。
　ビアファースト、ビアミドル、およびビアラストのいずれにおいても適用可能な接合方法の例としては、金属拡散接合、酸化膜ダイレクト接合、金属バンプ接合および共晶接合が挙げられる。
　金属拡散接合または酸化膜ダイレクト接合は低圧低温条件での接合性が良好である。一方、接合面に対して高い清浄度として、例えば、Ａｒエッチングによる表面清浄化直後と同等のレベルが要求される。また、平坦性として、例えば、算術平均粗さＲａが１ｎｍ以下が要求されるため、接合時には厳密な雰囲気制御、および平行度制御が必要である。また、異なる会社、または会社が同一であっても異なる工場で製造された半導体デバイスの製品群は、半導体デバイスの種類または配線ルールが異なることがあり、そのような半導体デバイスの製品群を３次元積層する場合、その中で最も厳しい精度または制御が要求される。
　一方、金属バンプ接合または共晶接合は多少の欠陥がある場合またはプロセスが冗長である場合でも接合性が良好である。また、バンプまたははんだの変形または流動により、金属拡散接合または酸化膜ダイレクト接合に比べて異種デバイスを接合する際のデバイス表面の清浄度または平坦度が低くてもよい場合がある。
　これらの接合方式においては、接合強度が金属拡散接合および酸化膜ダイレクト接合に比べて低い点、積層を繰り返す毎に既に接合した部分が再加熱されてデバイス不良を引き起こす可能性がある点が課題として挙げられる。文献（産総研研究成果報告２０１３年３月８日：「多機能高密度三次元集積化技術（２）次世代三次元集積化の評価解析技術の研究開発＜（２）－Ｂ熱・積層接合技術の研究開発＞」）には、有機樹脂によって積層時の一時固定を行ない、全層積層後に一括で加熱して接合することで温度履歴の影響を回避する方法が提案されている。信号伝送に寄与しない電極を形成することで放熱性を向上させられるため、熱伝導性の低い有機樹脂層を用いる態様に対して、積層体を適用することは特に有用である。
　次に、積層体を構成する異方導電性部材を上述の接合に利用する場合について説明する。
　積層体に用いられる異方導電性部材は、少なくとも１つの表面に樹脂層が形成されていることが好ましく、両面に形成されていることがより好ましい。
　また、上述の異方導電性部材の樹脂層４４は熱硬化性樹脂を含むことが好ましい。形成された上述の樹脂層は、仮接合層として積層後の位置ずれを抑制する。仮接合は低温かつ短時間で行なうことが可能であるため、デバイスへの悪影響を低減することができる。プロセス中の熱による位置ずれを抑制する観点で、上述の樹脂層の厚さは１００ｎｍ～１０００ｎｍであることが好ましく、異方導電性部材の熱伝導率は厚み方向で２０～１００Ｗ／（ｍ・Ｋ）であることが好ましく、異方導電性部材の熱膨張係数（ＣＴＥ）は５ｐｐｍ～１０ｐｐｍであることが好ましい。
　異方導電性部材は、剥離可能な接着層を介して支持体に保持された形で供給されることが好ましい。支持体の材質としては、特に限定されるものではないが、曲がりにくく、一定の平坦度が確保できる点でシリコンまたはガラス等の材質が好ましい。
　剥離可能な接着層としては、接着性が低い接着層であってもよいが、加熱または光照射により接着性が低下する接着層が好ましい。加熱により接着性が低下する接着層の例としては、日東電工社製リバアルファ（登録商標）またはソマール株式会社製ソマタック（登録商標）が挙げられる。光照射により接着性が低下する接着層としては一般的なダイシングテープとして用いられているような材料を使うことができる他、３Ｍ社製の光剥離層も例として挙げられる。
　異方導電性部材には、支持体に保持されている段階でパターンが形成されていてもよい。パターン形成の例としては、例えば、凹凸パターン形成、個片化、および親疎水性パターン形成が挙げられ、親疎水性パターンが形成されていることが好ましく、親疎水性パターンが個片化されていることがより好ましい。
　異方導電性部材は導電材を含んでいるため、接合を行なうためには接合対象の表面に電極が形成されていればよく、微細円錐金バンプ等の特殊な金属バンプまたは、コネクテックジャパン株式会社、東北マイクロテック社および産総研青柳昌宏研究グループによるモンスターパックコア技術等の特殊な技術を必要としない。特に、接合対象の表面平坦性が低い場合においても接合を可能とするために、異方導電性部材は突起を表面に有することが好ましく、上述のように、突出部分１６ａ、すなわち、突起が導電材からなる突起を含むことがより好ましい。
　また、本発明の面積率を有する端子を有する積層体は層間の熱伝導が良好であることから熱が積層体全体に拡散しやすくなるため、放熱性が特に良好である。
　次に、積層デバイスの積層方法について説明する。
　異なる半導体チップを積層する態様には、ＣＯＣ（Chip on Chip）法、ＣＯＷ（Chip on Wafer）法、ＷＯＷ（Wafer on Wafer）法が挙げられる。ＣＯＣ法は基板に固定した半導体チップの上に半導体チップを積層していくという方法であり、異なるサイズの半導体チップの積層が可能である、接合前に良品半導体チップを選別することが可能である等のメリットを有するが、多数の半導体チップを積層する場合は都度アライメントを要するため高コストである。ＣＯＷ法は基板ウエハ上に半導体チップを積層するという方法であり、多数の半導体チップを積層する場合はＣＯＣ法と同様に都度アライメントを要するため高コストである。ＷＯＷ法はウエハ同士を接合するという方法であり、接合時間の短縮が可能である、アライメントが容易等のメリットを有するが、良品半導体チップの選別ができないため多層積層体の得率が低下しやすい。
　アライメントの時間短縮を目的として、ウエハ上で一括アライメントを行なうセルフアライメントと呼ばれる方法が検討されており、例えば、特開２００５－１５０３８５号公報または特開２０１４－５７０１９号公報に技術が開示されている。しかし、これらの文献には固定された半導体チップ同士の位置を合わせる技術が開示されているにすぎず、層同士を電気的に接合するためには更に上述の接合方法のいずれかを行なう必要があった。金属拡散接合または酸化膜ダイレクト接合を適用するためには配列した半導体チップ全ての高さを精密に制御する必要があり、高コストであった。一方で金属バンプ接合または共晶接合を適用する場合、都度加熱して接合する方式では既接合部分の再加熱への対策が必要であり、全層積層後に一括で加熱して接合する方式では積層時に半導体チップがずれない工夫および放熱対策が必要であった。
　上述の課題に対し、異方導電性部材を用いた３次元積層が有用である。
　したがって、積層体の各接合には異方導電性部材を用いることが好ましいが、積層体は従来法による接合を含んでもよい。従来法による接合を含む例として、異方導電性部材による接合を有する積層体が光半導体とＡＳＩＣ（Application Specific Integrated Circuit）との間にハイブリッドボンディングを有する態様、およびメモリとＡＳＩＣとの間に表面活性化接合を有する態様が挙げられる。従来法による接合は、異なるルールで製造されたデバイス同士の積層が容易になるという利点を有する。
　異方導電性部材を用いた３次元積層の例として、以下の態様が挙げられる。
　まず、第１の半導体チップ群を検査、個片化し、第１の良品半導体チップ群を選別する。
　第１の異方導電性部材を介して第１の基体に第１の良品半導体チップ群を配列し、仮接合を行なう。仮接合は、フリップチップボンダー等の装置により行なうことができる。第１の基体としては、特に限定されるものではないが、トランジスタを有するデバイスまたは、配線層と貫通電極を有する基体が例として挙げられる。
　被積層半導体チップ群を検査した後、個片化し、被積層良品半導体チップ群を選別する。被積層半導体チップ群としては、特に限定されるものではないが、貫通電極を有する態様または埋設されたビアを有する半導体チップの裏面を除去する態様が例として挙げられる。裏面の除去方法は、バックグラインド、ＣＭＰ、およびケミカルエッチング等の方法が挙げられる。特に、横方向の応力の少ないケミカルエッチング等の除去方法が好ましい。
　第２の基体の、第１の基体上における第１の良品半導体チップ群の配列に対応する位置に、被積層良品半導体チップ群を配列する。
　第１の基体と第２の基体との位置合わせを行なった後、第１の基体と第２の基体の間に第２の異方導電性部材を挟み、この第２の異方導電性部材を介して第１の良品半導体チップ群と被積層良品半導体チップ群との仮接合を行なう。次に、被積層良品半導体チップ群から第２の基体を剥して除去する。
　第１の良品半導体チップ群、第２の異方導電性部材、および被積層良品半導体チップ群からなる構造を新たな第１の良品半導体チップ群とし、予め定められた階層の構造が形成されるまで第２の異方導電性部材と被積層半導体チップ群の積層を繰り返す。
　予め定められた階層の構造が形成された後、一括で加熱および加圧を行なうことで階層間を本接合し、３次元接合構造を得る。
　得られた３次元接合構造をコンプレッションボンディング等の手法で封止し、個片化を行なうことで目的とする素子を得る。なお、個片化を行なう前に、薄化、再配線、電極形成等の処理を行なってもよい。
　他の例としては、第２の異方導電性部材を介して第１の良品半導体チップ群と接合した後に被積層半導体チップ群の個片化を行なう態様、パターンが形成された異方導電性部材を第１または第２の異方導電性部材として用いる態様、およびパターンが形成された異方導電性部材を第２の基体上に被積層半導体チップ群を配列するための接着剤として用い、第２の基体と異方導電性部材との界面で剥離を行なう態様等が挙げられる。
　また、他の例として、以下の態様も挙げられる。
　まず、第１の基体の表面に第１の異方導電性部材を設ける。第１の基体としては、ＭＯＳ（Metal Oxide Semiconductor）が存在する態様であってもよく、ＭＯＳが存在しない態様であってもよい。
　第１の半導体チップ群を検査し、個片化し、第１の良品半導体チップ群を選別する。
処理により接着性が低下する仮接合層を介して支持体の表面に第２の異方導電性部材を設ける。支持体の材質としては、特に限定されるものではないが、シリコンまたはガラスが好ましい。処理により接着性が低下する仮接合層としては、加熱により接着性が低下する仮接合層または光照射により接着性が低下する仮接合層が好ましい。
　第２の異方導電性部材にパターンを設ける。パターンとしては個片化された親疎水性パターンがより好ましい。親疎水性パターンが個片化されている場合、後の工程において異方導電性部材を第１の良品半導体チップ群に転写することが容易になる。個片化の方法としては、特に限定されるものではないが、ダイシング法、レーザー照射法、ステルスダイシング法、ウェットエッチング法、およびドライエッチング法等が挙げられる。
　パターンを用いたセルフアセンブリ技術により、第２の異方導電性部材を介して支持体に第１の良品半導体チップ群を配列し、仮接合を行なう。セルフアセンブリ技術としては、例えば、基板の実装領域上に活性剤を含む液滴を形成し、液滴上に半導体チップ群を載置し、素子を実装領域に位置決めし、液滴を乾燥させ、素子と実装基板とを硬化性樹脂層を介して接合し、活性剤を洗い流す方法が挙げられる。これらの技術は特開２００５－１５０３８５号公報または特開２０１４－５７０１９号公報に開示されている。セルフアセンブリに際して、電極をアライメントマークとして用いてもよい。
　第１の異方導電性部材を介して第１の基体と第１の良品半導体チップ群とを仮接合する。次に、仮接合層の接着性を低下させる処理を行ない、第２の異方導電性部材と支持体との界面で剥離を行なう。
　第１の基体、第１の異方導電性部材、および第１の良品半導体チップ群からなる構造を新たな第１の基体とし、第２の異方導電性部材を新たな第１の異方導電性部材とし、予め定められた階層の構造が形成されるまで第１の良品半導体チップ群と第２の異方導電性部材の積層を繰り返す。
　予め定められた階層の構造が形成された後、仮接合で用いた条件より高圧、かつ高温の条件で一括処理を行なうことで階層間を本接合し、３次元接合構造を得る。仮接合層が積層体に残存するため、仮接合層としては本接合条件において硬化反応が進行する材料を用いることが好ましい。
　得られた３次元接合構造をコンプレッションボンディング等の手法で封止し、個片化を行なうことで目的とする積層デバイスを得る。なお、個片化を行なう前に、薄化、再配線および電極形成等の処理を行なってもよい。
　上述のように、異方導電性部材を用いることで仮接合と本接合とを分離できるため、はんだリフロー等の高温プロセスを複数回かける必要がなく、デバイス不良発生リスクを低減することができる。また、上述のように、樹脂層を表面に有する異方導電性部材を用いる態様では、プロセス条件による接合部への影響を樹脂層が緩和することができる。また、突起を表面に有する異方導電性部材を用いる態様では、接合対象の表面平坦性が低い場合においても接合が可能となるため、平坦化プロセスを簡略化することができる。
　以下、積層体を用いた３次元積層について、図４３～図５８を用いて、より具体的に説明する。
　図４３～図５３は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例を工程順に示す模式図である。
　図５４～図５６は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例に用いられる積層体の製造方法を工程順に示す模式図である。
　図５７および図５８は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第４の例に用いられる積層体の製造方法を工程順に示す模式図である。
　金属充填微細構造体を用いた積層デバイスの製造方法の第４の例は、３次元積層に関するものであり、金属充填微細構造体を用いた積層デバイスの製造方法の第２の例と同様に異方導電性部材を用いるものである。このため、金属充填微細構造体を用いた積層デバイスの製造方法の第２の例と共通する製造方法についての詳細な説明は省略する。
　まず、図４３に示すように、半導体ウエハ９２の表面９２ａ全面に異方導電性部材２２を設けられた第１の積層基体９０を用意する。半導体ウエハ９２は、例えば、複数の素子領域（図示せず）を備える第１の半導体ウエハ８０と同じ構成とすることができる。なお、半導体ウエハ９２は、上述のインターポーザー２３とすることもできる。
　また、図４４に示すように、複数の半導体素子６４が設けられた第２の積層基体１００を用意する。第２の積層基体１００は、第２の基体１０２の表面１０２ａ上に剥離機能層１０４と異方導電性部材２２とが積層されている。異方導電性部材２２上に、複数の半導体素子６４が設けられている。異方導電性部材２２上には、半導体素子６４が設けられていない領域に親疎水性膜１０５が設けられている。
　第２の積層基体１００において、半導体素子６４の裏面６４ｂは第２の基体１０２側の面であり、表面６４ａはその反対側の面である。半導体素子６４は、例えば、検査して選別された良品半導体素子が用いられる。
　剥離機能層１０４は、例えば、加熱または光照射により接着性が低下する接着層で構成される。加熱により接着性が低下する接着層の例としては、日東電工社製リバアルファ（登録商標）またはソマール株式会社製ソマタック（登録商標）が挙げられる。光照射により接着性が低下する接着層としては一般的なダイシングテープとして用いられているような材料を使うことができる他、３Ｍ社製の光剥離層も例として挙げられる。
　次に、図４５に示すように、第１の積層基体９０と第２の積層基体１００とを仮接合する。なお、仮接合の方法は、上述のとおりである。また、仮接合には、フリップチップボンダー等の装置を用いることができる。
　次に、図４６に示すように、第２の積層基体１００の第２の基体１０２を除去する。この場合、半導体素子６４は半導体ウエハ９２の異方導電性部材２２と仮接合された状態であり、かつ半導体素子６４の表面６４ａに異方導電性部材２２が転載された状態となる。
　第２の基体１０２は、例えば、加熱または光照射により剥離機能層１０４の接着性を低下させて除去する。
　次に、図４７に示すように、半導体素子６４の表面６４ａ側の異方導電性部材２２に、別の第２の積層基体１００を、半導体素子６４同士の位置を合わせて仮接合する。この場合、別の第２の積層基体１００の半導体素子６４の裏面６４ｂと、半導体ウエハ９２に仮接合された半導体素子６４の表面６４ａ側の異方導電性部材２２とが仮接合される。仮接合の方法は、上述のとおりである。
　次に、図４８に示すように、別の第２の積層基体１００の第２の基体１０２を除去する。第２の基体１０２の除去方法は、上述のとおりである。
　図４８に示すように半導体素子６４は、半導体ウエハ９２の側の半導体素子６４の異方導電性部材２２と仮接合された状態であり、かつ半導体素子６４の表面６４ａに異方導電性部材２２が転載された状態となる。図４８は、半導体素子６４が２層設けられた構成を示す。このように、第２の積層基体１００の仮接合を繰り返すことにより、半導体素子６４の積層数を制御することができる。
　ここで、図４９に示す第３の複合積層体１０６を用意する。第３の複合積層体１０６は、第３の基体１０８を有し、その表面１０８ａに親疎水性膜１０９が特定のパターンで形成されている。また、半導体素子６４が、第３の基体１０８の表面１０８ａ、すなわち、親疎水性膜１０９が設けられていない領域に設けられている。この場合も、半導体素子６４は、例えば、検査して選別された良品半導体素子が用いられる。
　親疎水性膜１０９は、例えば、撥水性の材料をマスクを介して塗布し、所望のパターンにして、特定のパターンを得る。撥水性材料としては、アルキルシラン、またはフルオロアルキルシランといった化合物を用いることができる。撥水性材料としては、形状による撥水効果を発現する材料、例えば、イソタクチックポリプロピレン（i-PP）の相分離構造等を用いることができる。
　次に、図５０に示すように、半導体素子６４が２層設けられた第１の積層基体９０に対して、半導体素子６４の表面６４ａ側の異方導電性部材２２に、第３の複合積層体１０６を、半導体素子６４同士の位置を合わせて仮接合する。これにより、半導体素子６４が３層設けられた構成となる。
　次に、図５１に示すように、第３の複合積層体１０６の第３の基体１０８を取り除く。第３の基体１０８の除去方法は、上述の第２の基体１０２の除去方法と同じである。
　次に、仮接合で用いた条件より高圧、かつ高温の条件で一括処理を行なうことにより、半導体素子６４と異方導電性部材２２と半導体ウエハ９２とを本接合し、図５２に示す３次元接合構造体９４を得る。なお、３次元接合構造体９４に対して、薄化、再配線および電極形成等の処理を行なってもよい。
　次に、３次元接合構造体９４の半導体ウエハ９２と異方導電性部材２２とを切断して、図５３に示すように個片化する。これにより、異方導電性部材２２を介して３つの半導体素子６４が接合された積層デバイス６０を得ることができる。個片化の方法は、上述の方法を適宜用いることができる。
　図４４に示す第２の積層基体１００は、図５４に示すように、第２の基体１０２の表面１０２ａに剥離機能層１０４と異方導電性部材２２とを積層して形成する。
　次に、図５５に示すように、異方導電性部材２２上に特定のパターンで親疎水性膜１０５を形成する。
　親疎水性膜１０５は、例えば、リソグラフィ法または自己組織化法等の方法でパターンを異方導電性部材２２上に形成される。親疎水性膜１０５のうち、親水パターンを形成する親水性材料の例としては、ポリビニルアルコール等の親水性高分子が挙げられる。
　また、上述の親疎水性膜１０９に用いた材料で、親疎水性膜１０５を形成することもできる。親疎水性膜１０５は、例えば、フッ素系化合物を含むレジスト材料を使って、露光現像により特定のパターンを形成することもできる。
　次に、図５６に示すように、親疎水性膜１０５が設けられていない領域に半導体素子６４を設ける。これにより、図４４に示す第２の積層基体１００を得る。
　半導体素子６４を設ける方法としては、例えば、親疎水性膜１０５が設けられていない領域に活性剤を含む液滴を形成し、液滴上に半導体素子６４を載置し、位置決めし、液滴を乾燥させ、半導体素子６４と第２の基体１０２とを硬化性樹脂層を介して接合し、活性剤を洗い流す方法が用いられる。
　図４９に示す第３の複合積層体１０６は、図５７に示すように、第３の基体１０８を用意する。次に、図５８に示すように、第３の基体１０８の表面１０８ａに、親疎水性膜１０９を特定のパターンで形成する。親疎水性膜１０９は、上述の親疎水性膜１０５と同じ構成であり、同じ方法で形成することができる。
　次に、親疎水性膜１０９が設けられていない領域に半導体素子６４を設ける。半導体素子６４を設ける方法としては、例えば、親疎水性膜１０９が設けられていない領域に活性剤を含む液滴を形成し、液滴上に半導体素子６４を載置し、位置決めし、液滴を乾燥させ、半導体素子６４と第３の基体１０８とを硬化性樹脂層を介して接合し、活性剤を洗い流す方法が用いられる。これにより、図４９に示す第３の複合積層体１０６を得る。
　また、ＴＳＶを用いない新たな手法にも対応可能である。３次元実装においては、上述のように１対複数の形態、または複数対複数の形態の接合が求められるケースがある。その際には通常いずれかのデバイスに予めインターポーザー機能を付与する必要がある。しかし、ヘテロジニアスな接合環境を考えた場合個々のデバイスを集合させるために予め設計することは好ましくない。
　このような問題を解決する方法として、再配線層（ＲＤＬ：Re-Distribution Layer）
を単独で用いる方法が提案されている。種々デバイスをつなぐインターポーザー機能を有する再配線層を異方導電膜に接合し、内包させることにより個々のデバイス設計にこだわることなく低背化、およびＴＳＶフリーが実現できる。
　同様な仕組みで有機基板内に複数のデバイスを積層したスタックを設置することも可能となる。
　これらのアセンブリの例を図５９～図７６に示す。なお、もちろん具体的なアセンブリの手法としては、図５９～図７６に示すものに限定されるものではない。
　図５９～図７１は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第５の例を工程順に示す模式図であり、図７２～図７６は本発明の実施形態の金属充填微細構造体を用いた積層デバイスの製造方法の第６の例を工程順に示す模式図である。なお、図５９～図７６において、図１２に示す異方導電材５０および図１３に示す積層デバイス６０と同一構成物には同一符号を付して、その詳細な説明は省略する。
　まず、支持体４６と異方導電性部材２２とを有する異方導電材５０と、再配線層１１０が設けられたウエハ１１２とを用意する。なお、再配線層１１０は、上述のインターポーザー機能を有する。
　図５９に示すように、異方導電性部材２２に対向して再配線層１１０を配置し、図６０に示すように異方導電性部材２２と再配線層１１０とを接合し、電気的に接続する。
　次に、図６１に示すようにウエハ１１２を再配線層１１０から分離する。
　次に、図６２に示すように再配線層１１０に、異方導電性部材２２を対向させて異方導電材５０を配置する。
　次に、図６３に示すように再配線層１１０と異方導電性部材２２とを接合し、図６４に示すように、一方の支持体４６を分離する。
　次に、図６５に示すように、一方の支持体４６が分離された異方導電性部材２２に対向させて、半導体素子６２を配置する。次に、図６６に示すように、異方導電性部材２２と半導体素子６２とを接合し、電気的に接続する。次に、図６７に示すように、残りの支持体４６を分離する。
　次に、図６８に示すように半導体素子６２が設けられていない側の、残りの支持体４６が分離された異方導電性部材２２に対向させて、半導体素子６４を配置する。
　次に、図６９に示すように異方導電性部材２２と半導体素子６４とを接合し、電気的に接続する。これにより、ＴＳＶを用いることなく、半導体素子６２と半導体素子６４とを積層することができる。
　なお、図６８では半導体素子６４を配置したが、これに限定されるものではなく、図７０に示すように、１つの半導体素子６２に対して、半導体素子６４と半導体素子６６を配置してもよい。この場合、図７１に示すにように１つの半導体素子６２に、複数の半導体素子６４、半導体素子６６が配置される構成となる。この場合も、ＴＳＶを用いることなく、半導体素子６２に、半導体素子６４と半導体素子６６を積層することができる。
　また、再配線層１１０は単独で使用することに限定されるものではなく、有機基板に埋め込んで使用することもできる。
　この場合、図７２に示すように再配線層１１０が設けられた異方導電材５０に対して、再配線層１１０に対向させて、有機基板１２０を配置する。有機基板１２０は、例えば、インターポーザーとして機能するものである。
　次に、図７３に示すように再配線層１１０に有機基板１２０を、例えば、半田を用いて電気的に接続する。この場合、再配線層１１０を有機基板１２０に埋め込んでもよい。
　次に、図７４に示すように支持体４６を分離する。次に、図７５に示すように半導体素子６２を、異方導電性部材２２に対向させて配置する。
　次に、図７６に示すように半導体素子６２を異方導電性部材２２に接合し、電気的に接続する。これにより、再配線層１１０と半導体素子６２とが積層されたものを得ることができる。
　なお、上述では、半導体素子を例にして説明したが、これに限定されるものではなく、半導体素子に代えて半導体ウエハでもよい。
　また、半導体素子の構成は、特に限定されるものではなく、上述の例示のものを適宜利用可能である。
　ここで、仮接合とは、半導体素子または半導体ウエハを、接合する対象物に対して位置合せした状態で、接合する対象物上に固定することをいう。
　本接合は、仮接合した状態で、予め定めた条件にて接合を行い、対象物同士を接合することをいう。本接合は、特別な外力等が作用しない限り、永久に接合状態が解除されない状態のことをいう。
　本接合は、上述のように一括して行うことにより、タクトタイムを低減でき、生産性を高くできる。
　接合方法は、上述の方法に特に限定されるものではなく、ＤＢＩ（Ｄｉｒｅｃｔ　Ｂｏｎｄ　Ｉｎｔｅｒｃｏｎｎｅｃｔ）およびＳＡＢ（Ｓｕｒｆａｃｅ　Ａｃｔｉｖａｔｅｄ　Ｂｏｎｄ）を用いることができる。
　上述のＤＢＩは、例えば、異方導電性部材と半導体ウエハとを接合する場合、異方導電性部材および半導体ウエハに、シリコン酸化膜を積層し、化学的機械的研磨を施す。その後、プラズマ処理によってシリコン酸化膜界面を活性化させ、異方導電性部材半導体ウエハを接触させることにより両者を接合する。
　上述のＳＡＢは、例えば、異方導電性部材と半導体ウエハとを接合する場合、異方導電性部材および半導体ウエハの各接合面を真空中で表面処理し活性化する。この状態で、異方導電性部材および半導体ウエハを、常温環境で接触させることにより両者を接合する。表面処理には、アルゴン等の不活性ガスのイオン照射、または中性原子ビーム照射が用いられる。
　また、仮接合に際し、異方導電性部材と半導体ウエハとを接合する場合、半導体ウエハと半導体素子とを検査して良品と不良品を予め分かるようにして、半導体素子の良品のみを、異方導電性部材を介して半導体ウエハ内の良品部分に接合することで、製造ロスを低減することができる。品質保証された良品の半導体素子のことをＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）という。
　また、半導体素子を素子領域に接合する工程では、複数の半導体素子を仮接合した後、全て一括して接合したが、これに限定されるものではない。接合方法によっては、仮接合ができないものもある。この場合、半導体素子の仮接合を省略してもよい。更には、半導体素子を、半導体ウエハの素子領域に１つずつ接合してもよい。
　半導体素子および半導体ウエハの搬送およびピッキング等、ならびに仮接合および本接合については、公知の半導体製造装置を用いることにより実現できる。
　上述の仮接合の場合には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
　上述の本接合に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社ＰＭＴ、アユミ工業、東京エレクトロン（ＴＥＬ）、ＥＶＧ、ズースマイクロテック株式会社（ＳＵＳＳ）、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
　仮接合および本接合のそれぞれの接合に際しては、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
　接合時の雰囲気としては、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空状態から選ぶことができる。
　加熱温度は、温度１００℃～４００℃まで種々選択可能であり、かつ昇温速度に関しても１０℃／分～１０℃／秒まで加熱ステージの性能、または加熱方式に従って選択することができる。冷却に関しても同様である。またステップ状に加熱することも可能であり、数段に分け、順次加熱温度を上げて接合することも可能である。
　圧力（荷重）に関しても樹脂封止剤の特性等に応じて急速に加圧したり、ステップ状に加圧することを選択できる。
　接合時の雰囲気、加熱および加圧それぞれの保持時間、および変更時間は適宜設定することができる。また、その順序についても適宜変更することができる。例えば、真空状態になったのち第１段の加圧を行い、その後加熱して昇温したところで第２段の加圧を行って一定時間保持し、除荷すると同時に冷却を行い一定温度以下になった段階で大気下に戻すといった手順を組むことができる。
　このような手順は、様々に組み替えることができ、大気下で加圧後、真空状態にして加熱してもよいし、真空化、加圧、加熱を一気に行ってもよい。これらの組合せの例を図７７～図８３に示す。
　また、面内の加圧分布、加熱分布を接合時に個別に制御する機構を利用すれば接合の歩留まり向上につなげられる。
　仮接合に関しても同じように変更可能で、例えば、不活性雰囲気化で行うことにより、半導体素子の電極表面の酸化を抑制できる。更に超音波を付加しながら接合を行うことも可能である。
　図７７～図８３は本接合条件の第１の例～第７の例を示すグラフである。図７７～図８３は、接合時の雰囲気、加熱温度、加圧力（荷重）、および処理時間を示しており、符号Ｖは真空度を示し、符号Ｌは荷重を示し、符号Ｔは温度を示す。図７７～図８３において真空度が高いとは、圧力が低くなることを示す。
　接合時の雰囲気、加熱温度、および荷重については、例えば、図７７～図７９に示すように、圧力を減圧した状態で荷重をかけた後に、温度を上昇させてもよい。また、図８０、図８２および図８３に示すように、荷重を加えるタイミングと温度を上げるタイミングとを合わせてもよい。図８１に示すように温度を上昇させた後、荷重を加えるようにしてもよい。また、図８０および図８１に示すように、圧力の減圧のタイミングと温度を上げるタイミングとを合わせてもよい。
　温度の上昇も、図７７、図７８および図８２に示すように、ステップ状に上昇させてもよいし、図８３に示すように２段階で加熱してもよい。荷重も図７９および図８２に示すようにステップ状に加えてもよい。
　また、圧力を減圧するタイミングは、図７７、図７９、図８１、図８２および図８３に示すように減圧してから荷重を加えてもよく、図７８および図８０に示すように減圧のタイミングと荷重を加えるタイミングとを合わせてもよい。この場合、減圧と接合を同時並行する。
　本発明は、基本的に以上のように構成されるものである。以上、本発明の金属充填微細構造体の製造方法および絶縁性基材について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。
　以下に実施例を挙げて本発明を更に具体的に説明する。以下の実施例に示す材料、試薬、使用量、物質量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。
　本実施例では、実施例１～実施例１４の金属充填微細構造体および比較例１～比較例３の金属充填微細構造体を作製した。実施例１～実施例１４の金属充填微細構造体および比較例１～比較例３の金属充填微細構造体について、欠陥数、ボイドの有無およびめっき後の膜状態を評価した。欠陥数、ボイドの有無およびめっき後の膜状態の評価結果を下記表５に示す。
　以下、欠陥数、ボイドの有無およびめっき後の膜状態について説明する。
　欠陥数の評価について説明する。
＜欠陥数の評価＞
　製造した金属充填微細構造体の片面を研磨した後、研磨面を光学顕微鏡にて観察して、欠陥を見つけることを試みた。そして、欠陥数を数え、単位面積当りの欠陥数を求め、下記表１に示す評価基準にて、欠陥数を評価した。評価では、直径２０～５０μｍの評価基準と、直径５０μｍ超の評価基準との両方を満たす必要がある。例えば、評価ＡＡは、直径２０～５０μｍが０．００１～０．１を満たし、かつ直径５０μｍ超のものが未検出であるものとした。
　なお、上述の片面研磨は以下のように実施した。まず、４インチウエハに製造した金属充填微細構造体をＱ－ｃｈｕｃｋ（登録商標）（丸石産業株式会社製）にて貼付け、ＭＡＴ社製研磨装置を用いて金属充填微細構造体を算術平均粗さ（ＪＩＳ（日本工業規格）　Ｂ０６０１：２００１）が０．０２μｍになるまで研磨した。研磨には、アルミナを含む砥粒を用いた。
Figure JPOXMLDOC01-appb-T000001
　ボイドの有無の評価について説明する。
＜ボイドの有無の評価＞
　製造した金属充填微細構造体について、１０断面を切り出し、各断面において１０視野の５万倍のＦＥ－ＳＥＭ（Field Emission Scanning Electron Microscope）画像を撮影して観察し、各視野画像におけるボイドの個数を数えた。そして、長さ当たり（０．２６ｍｍ当り）のボイド数を求め、下記表２に示す評価基準にて、ボイドの有無を評価した。
　なお、断面は、集束イオンビーム（Focused Ion Beam：ＦＩＢ）を用いて切削加工して得た。
Figure JPOXMLDOC01-appb-T000002
　めっき後の膜状態について説明する。
＜めっき後の膜状態の評価＞
　製造した金属充填微細構造体について目視観察を行い、下記表３に示す評価基準にて、めっき後の膜状態を評価した。
Figure JPOXMLDOC01-appb-T000003
　以下、実施例１～実施例１４および比較例１～比較例３について説明する。
（実施例１）
　実施例１の金属充填微細構造体について説明する。
［金属充填微細構造体］
＜アルミニウム基板の作製＞
　Ｓｉ：０．０６質量％、Ｆｅ：０．３０質量％、Ｃｕ：０．００５質量％、Ｍｎ：０．００１質量％、Ｍｇ：０．００１質量％、Ｚｎ：０．００１質量％、Ｔｉ：０．０３質量％を含有し、残部はＡｌと不可避不純物のアルミニウム合金を用いて溶湯を調製し、溶湯処理およびろ過を行った上で、厚さ５００ｍｍ、幅１２００ｍｍの鋳塊をＤＣ（Direct Chill）鋳造法で作製した。
　次いで、表面を平均１０ｍｍの厚さで面削機により削り取った後、５５０℃で、約５時間均熱保持し、温度４００℃に下がったところで、熱間圧延機を用いて厚さ２．７ｍｍの圧延板とした。
　更に、連続焼鈍機を用いて熱処理を５００℃で行った後、冷間圧延で、厚さ１．０ｍｍに仕上げ、ＪＩＳ（日本工業規格） １０５０材のアルミニウム基板を得た。
　アルミニウム基板を、直径２００ｍｍ（８インチ）のウエハ状に形成した後、以下に示す各処理を施した。
＜電解研磨処理＞
　上述のアルミニウム基板に対して、以下組成の電解研磨液を用いて、電圧２５Ｖ、液温度６５℃、液流速３．０ｍ／分の条件で電解研磨処理を施した。
　陰極はカーボン電極とし、電源は、ＧＰ０１１０－３０Ｒ（株式会社高砂製作所社製）を用いた。また、電解液の流速は渦式フローモニターＦＬＭ２２－１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
　（電解研磨液組成）
　・８５質量％リン酸（和光純薬社製試薬）　　６６０ｍＬ
　・純水　　１６０ｍＬ
　・硫酸　　１５０ｍＬ
　・エチレングリコール　　３０ｍＬ
＜陽極酸化処理工程＞
　次いで、電解研磨処理後のアルミニウム基板に、特開２００７－２０４８０２号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
　電解研磨処理後のアルミニウム基板に、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１６℃、液流速３．０ｍ／分の条件で、５時間のプレ陽極酸化処理を施した。
　その後、プレ陽極酸化処理後のアルミニウム基板を、０．２ｍｏｌ／Ｌ無水クロム酸、０．６ｍｏｌ／Ｌリン酸の混合水溶液（液温：５０℃）に１２時間浸漬させる脱膜処理を施した。
　その後、０．５０ｍｏｌ／Ｌシュウ酸の電解液で、電圧４０Ｖ、液温度１６℃、液流速３．０ｍ／分の条件で、３時間４５分の再陽極酸化処理を施し、膜厚３０μｍの陽極酸化膜を得た。
　なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はＧＰ０１１０－３０Ｒ（株式会社高砂製作所製）を用いた。また、冷却装置にはＮｅｏＣｏｏｌ ＢＤ３６（ヤマト科学株式会社製）、かくはん加温装置にはペアスターラー ＰＳ－１００（ＥＹＥＬＡ東京理化器械株式会社製）を用いた。更に、電解液の流速は渦式フローモニターＦＬＭ２２－１０ＰＣＷ（アズワン株式会社製）を用いて計測した。
＜バリア層除去工程＞
　次いで、上述の陽極酸化処理と同様の処理液および処理条件で、電圧を４０Ｖから０Ｖまで連続的に電圧降下速度０．２Ｖ／ｓｅｃで降下させながら電解処理（電解除去処理）を施した。
　その後、５質量％リン酸に３０℃、３０分間浸漬させるエッチング処理（エッチング除去処理）を施し、陽極酸化膜のマイクロポアの底部にあるバリア層を除去し、マイクロポアを介してアルミニウム基板を露出させた。
　ここで、バリア層除去工程後の陽極酸化膜に存在する貫通孔であるマイクロポアの平均開口径は６０ｎｍであった。なお、平均開口径は、ＦＥ－ＳＥＭ（Field emission - Scanning Electron Microscope）により表面写真（倍率５万倍）を撮影し、５０点測定した平均値として算出した。平均開口径を下記表５では「孔径」と表記した。
　また、バリア層除去工程後の陽極酸化膜の平均厚みは８０μｍであった。なお、平均厚みは、陽極酸化膜を厚さ方向に対してＦＩＢ（Focused Ion Beam）で切削加工し、その断面をＦＥ－ＳＥＭにより表面写真（倍率５万倍）を撮影し、１０点測定した平均値として算出した。
　また、陽極酸化膜に存在するマイクロポアの密度は、約１億個／ｍｍ2であった。なお、マイクロポアの密度は、特開２００８－２７０１５８号公報の＜０１６８＞および＜０１６９＞段落に記載された方法で測定し、算出した。
　また、陽極酸化膜に存在するマイクロポアの規則化度は、９２％であった。なお、規則化度は、ＦＥ－ＳＥＭにより表面写真（倍率２００００倍）を撮影し、特開２００８－２７０１５８号公報の＜００２４＞～＜００２７＞段落に記載された方法で測定し、算出した。
＜金属充填工程＞
　次いで、陽極酸化膜が形成されたアルミニウム基板に対して、アルミニウム基板を陰極にし、白金を正極にして電解めっきを１回実施した。
　電解めっきに先立ち、陽極酸化膜が形成されたアルミニウム基板をめっき液中に電圧を印加しない状態で１分間浸漬した。
　電解めっきに先立ち、陽極酸化膜が形成されたアルミニウム基板をめっき液中に電圧を印加しない状態で浸漬することが、上述のプレ浸漬である。実施例１は、プレ浸漬時間が１分間である。
　電解めっきは、具体的には、以下に示す組成の銅めっき液を使用し、下記表４に示す「タイプ－０」の電流制御パターンで電流を印加することにより、マイクロポアの内部に銅を充填した。
　ここで、電流の印加は、プログラマブル電源（松定プレシジョン株式会社製　PRK45-78（モデル名））の拡張機能を用い、下記表４に示す「タイプ－０」、「タイプ－１」、「タイプ－２」、「タイプ－３」、「タイプ－４」および「パルス」の電流制御パターンを作成し、いずれかのパターンを電流の印加に用いた。「タイプ－４」は、「タイプ－３」のステップ１とステップ２の間、ステップ２とステップ３の間に、それぞれ到達電流値を維持したまま５秒間保持した電流制御パターンとした。下記表４の維持時間は、到達電流値を維持した時間を示す。
　なお、析出電位は、めっき液中でサイクリックボルタンメトリを行って確認した。
　（銅めっき液組成および条件）
　・硫酸銅 １００ｇ／Ｌ
　・硫酸 １０ｇ／Ｌ
　・塩酸 ５ｇ／Ｌ
　・温度 ２５℃
＜基板除去工程＞
　次いで、２０質量％塩化水銀水溶液（昇汞）に２０℃、３時間浸漬させることによりアルミニウム基板を溶解して除去することにより、金属充填微細構造体を作製した。
（実施例２）
　実施例２は、実施例１に比して、陽極酸化膜を形成した後のバリア層除去工程と金属充填工程との間に温度４００℃で１時間の加熱処理を施した。また、実施例２は、実施例１に比して、プレ浸漬時間が１５分間である点、および電解めっきの正極にＡｕ（金）の電極膜を用いた点が異なる。これら以外は、実施例２は実施例１と同じとした。
　加熱処理後の電極膜の形成は、具体的には、０．７ｇ／Ｌ塩化金酸水溶液を、一方の表面に塗布し、１４０℃で１分乾燥させ、更に５００℃で１時間焼成することにより、金のめっき核を作製した後、無電解めっき液としてプレシャスファブＡＣＧ２０００基本液／還元液（日本エレクトロプレイティング・エンジニヤース社製）を用いて、５０℃で１時間浸漬処理し、表面との空隙のない電極膜を形成することにより行なった。
　実施例２は、実施例１と同じくマイクロポアの平均開口径は６０ｎｍであり、かつマイクロポアの規則化度は９２％であった。
（実施例３）
　実施例３は、実施例１に比して、バリア層除去工程が異なる点以外は、実施例１と同じとした。
　実施例３のバリア層除去工程は、陽極酸化膜を形成した後にアルミニウム基板に対して、水酸化ナトリウム水溶液（５０ｇ／ｌ）に酸化亜鉛を２０００ｐｐｍとなるように溶解したアルカリ水溶液を用いて、３０℃で１５０秒間浸漬させるエッチング処理を施すことにより行なった。これにより、陽極酸化膜のマイクロポアの底部にあるバリア層を除去し、かつ露出したアルミニウム基板の表面に同時に亜鉛（金属Ｍ１）を析出させた。
（実施例４）
　実施例４は、実施例３に比して、プレ浸漬時間が１５分間である点が異なる以外は、実施例３と同じとした。
（実施例５）
　実施例５は、実施例３に比して、プレ浸漬時間が３０分間である点が異なる以外は、実施例３と同じとした。
（実施例６）
　実施例６は、実施例３に比して、プレ浸漬時間が９０分間である点が異なる以外は、実施例３と同じとした。
（実施例７）
　実施例７は、実施例３に比して、プレ浸漬時間が１５分間である点、および電流制御パターンが表４に示す「タイプ－１」である点が異なる以外は、実施例３と同じとした。
（実施例８）
　実施例８は、実施例３に比して、プレ浸漬時間が１５分間である点、および電流制御パターンが表４に示す「タイプ－２」である点が異なる以外は、実施例３と同じとした。
（実施例９）
　実施例９は、実施例３に比して、プレ浸漬時間が１５分間である点、および電流制御パターンが表４に示す「タイプ－３」である点が異なる以外は、実施例３と同じとした。
（実施例１０）
　実施例１０は、実施例３に比して、プレ浸漬時間が３０分間である点、および電解めっきを３回実施した点が異なる以外は、実施例３と同じとした。
　なお、各電解めっきの間に図２２に示すように電流を印加しない期間として、インターバルを１０分設けた。
（実施例１１）
　実施例１１は、実施例３に比して、プレ浸漬時間が２００分間である点が異なる以外は、実施例３と同じとした。
（実施例１２）
　実施例１２は、実施例３に比して、プレ浸漬時間が３０分間である点、およびめっき液に超音波振動を付与した点が異なる以外は、実施例３と同じとした。
　実施例１２では、電解中にめっき液に投げ込み型の超音波発生デバイスを投入して周波数２８ＫＨｚの超音波をめっき液に付与した。なお、超音波発生デバイスに本田電子株式会社製発信機（ＷＤ－６００－２８Ｔ（型式））に本田電子株式会社製投げ込み式振動子ユニット（ＷＳ－６００－２８Ｎ（型式））を組合せたものを用いた。
（実施例１３）
　実施例１３は、実施例３に比して、プレ浸漬時間が３０分間である点、およびめっき液に界面活性剤を添加した点が異なる以外は、実施例３と同じとした。
　実施例１３では、界面活性剤にラウリル硫酸ナトリウムを用い、めっき液の界面活性剤濃度を０．２質量ｐｐｍとした。
（実施例１４）
　実施例１４は、実施例３に比して、プレ浸漬時間が１５分間である点、および電流制御パターンが表４に示す「タイプ－４」である点が異なる以外は、実施例３と同じとした。
（比較例１）
　比較例１は、実施例１に比して、プレ浸漬時間が０分間である点、すなわち、電解めっきに先立ち、陽極酸化膜が形成されたアルミニウム基板をめっき液につけた後可及的速やか（５秒以内）に電解めっきを開始した点が異なる以外は、実施例１と同じとした。
（比較例２）
　比較例２は、実施例３に比して、プレ浸漬時間が０分間である点、すなわち、電解めっきに先立ち、陽極酸化膜が形成されたアルミニウム基板をめっき液につけた後可及的速やか（５秒以内）に電解めっきを開始した点が異なる以外は、実施例３と同じとした。
（比較例３）
　比較例３は、実施例１に比して、電流制御パターンが表４に示す「パルス」（図８４参照）である点が異なる以外は、実施例１と同じとした。
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
　表１に示すように、実施例１～実施例１４は、比較例１～比較例３に比して、欠陥数が少なく、ボイドも少なく、かつめっき後の膜状態も良好であった。
　比較例１および比較例２は、プレ浸漬を実施していないため、カチオンの供給が不十分となり、欠陥数が多く、かつボイドも多かった。
　比較例３は、電流制御パターンがパルスであるため、カチオンの供給が不十分となり、欠陥数が多く、かつボイドも多かった。
　また、実施例５と実施例１２とから、めっき中にめっき液に超音波を付与することによりボイドが更に少なくなった。
　実施例５と実施例１３とから、めっき液に界面活性剤を添加することにより、めっき後の膜状態が更に良好となった。
　実施例４と実施例７と実施例８と実施例９と実施例１４とから、電流制御パターンにより、ボイドの発生状態が異なり、タイプ－０およびタイプ－１よりもタイプ－２、タイプ－３およびタイプ－４の方がボイドを更に少なかった。電流制御パターンにおいてステップ２の時間が長い方がボイドを更に少なかった。
　１０　アルミニウム基板
　１０ａ　表面
　１１　電解時間
　１２　電解時間
　１２　絶縁性基材
　１２　貫通孔
　１３　電解時間
　１３　バリア層
　１４　絶縁性基材
　１４　陽極酸化膜
　１４　貫通孔
　１５　金属
　１５ａ　金属層
　１５ｂ　金属
　１６　導通路
　１７　構造体
　１９　樹脂層
　２０　金属充填微細構造体
　２１　巻き芯
　２２　異方導電性部材
　２３　インターポーザー
　２７　穴
　３０　電解めっき装置
　３２　めっき槽
　３４　対向電極
　３６　電源部
　３８　制御部
　３９　振動部
　４０　絶縁性基材
　４０ａ　表面
　４０ｂ　裏面
　１６ａ、１６ｂ　突出部分
　４４　樹脂層
　４６　支持体
　４７　剥離層
　４８　支持層
　４９　剥離剤
　５０　異方導電材
　６０　積層デバイス
　６２　半導体素子
　６４　積層デバイス
　６４　半導体素子
　６４ａ、６６ａ、８０ａ　表面
　６４ｂ、８２ｂ　裏面
　６６、７２、８６、８７　半導体素子
　７４　センサチップ
　７６　レンズ
　８０　第１の半導体ウエハ
　８１　光導波路
　８２　第２の半導体ウエハ
　８３、８４、８５、８９、８９ａ　積層デバイス
　８８　電極
　９０　第１の積層基体
　９１　半導体素子
　９２　半導体ウエハ
　９２ａ、１０２ａ、１０８ａ　表面
　９４　３次元接合構造体
　９５　発光素子
　９６　受光素子
　１００　第２の積層基体
　１０２　第２の基体
　１０４　剥離機能層
　１０５　親疎水性膜
　１０６　第３の複合積層体
　１０８　第３の基体
　１０９　親疎水性膜
　１１０　再配線層
　１１２　ウエハ
　１２０　有機基板
　ＡＱ　めっき液
　Ｄｓ　積層方向
　Ｄｔ　厚み方向
　Ｉｍ　最大値
　Ｌｄ　出射光
　Ｌｏ　光
　Ｓ１０　ステップ
　Ｓ１２　ステップ
　Ｓ１４　ステップ
Ｔ　めっき処理時間
Ｚ　厚み方向
ｈ　厚み
ｘ　方向
 
 

Claims (11)

  1. 　厚み方向に貫通した複数の貫通孔を有する絶縁性基材の複数の前記貫通孔に金属が充填された金属充填微細構造体の製造方法であって、
    　複数の前記貫通孔に前記金属を充填する金属充填工程を有し、
    　前記金属充填工程は、前記絶縁性基材を、金属イオンを含むめっき液中に、電圧を印加しない状態で５秒を超える時間浸漬し、その後、連続的または多段的に電流値を高くすることで電解めっきにより複数の前記貫通孔に前記金属を充填する金属充填微細構造体の製造方法。
  2. 　前記金属充填工程において、前記絶縁性基材を前記めっき液中に、前記電圧を印加しない状態で浸漬する浸漬時間は、１分以上１５０分以下である請求項１に記載の金属充填微細構造体の製造方法。
  3. 　前記金属充填工程において、前記絶縁性基材、および前記めっき液の少なくとも一方に振動を与える請求項１または２に記載の金属充填微細構造体の製造方法。
  4. 　前記電圧を印加しない状態で浸漬する浸漬終了から前記電解めっきが終了する迄の時間を示すめっき処理時間をＴとし、前記電解めっきにおいて印加する電流の最大値をＩｍとするとき、前記電流は、０．１Ｔ未満の間では電流値を０．０５Ｉｍ未満とし、その後、前記電流値を最大値Ｉｍまで０．１Ｔ未満の間で増加させる請求項１～３のいずれか１項に記載の金属充填微細構造体の製造方法。
  5. 　前記電解めっきは、複数回実施される請求項１～４のいずれか１項に記載の金属充填微細構造体の製造方法。
  6. 　前記電解めっきを複数回実施する場合、前記電解めっきを連続して実施する請求項５に記載の金属充填微細構造体の製造方法。
  7. 　前記電解めっきを複数回実施する場合、前記電解めっき間に前記電流を印加しない期間を設ける請求項５に記載の金属充填微細構造体の製造方法。
  8. 　前記絶縁性基材は、アルミニウムの陽極酸化膜である請求項１～７のいずれか１項に記載の金属充填微細構造体の製造方法。
  9. 　前記めっき液は、界面活性剤を含む請求項１～８のいずれか１項に記載の金属充填微細構造体の製造方法。
  10. 　前記めっき液の固形分の主成分が硫酸銅である請求項１～９のいずれか１項に記載の金属充填微細構造体の製造方法。
  11. 　請求項１～１０のいずれか１項に記載の金属充填微細構造体の製造方法に用いられる絶縁性基材。
     
PCT/JP2018/032556 2017-09-26 2018-09-03 金属充填微細構造体の製造方法および絶縁性基材 WO2019065095A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019544474A JP6890668B2 (ja) 2017-09-26 2018-09-03 金属充填微細構造体の製造方法および絶縁性基材

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017184558 2017-09-26
JP2017-184558 2017-09-26

Publications (1)

Publication Number Publication Date
WO2019065095A1 true WO2019065095A1 (ja) 2019-04-04

Family

ID=65901315

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/032556 WO2019065095A1 (ja) 2017-09-26 2018-09-03 金属充填微細構造体の製造方法および絶縁性基材

Country Status (3)

Country Link
JP (1) JP6890668B2 (ja)
TW (1) TWI765092B (ja)
WO (1) WO2019065095A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021153112A1 (ja) * 2020-01-31 2021-08-05 富士フイルム株式会社 金属充填微細構造体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58177488A (ja) * 1982-04-09 1983-10-18 Fujitsu Ltd 電気めつき処理方法
JP2006328476A (ja) * 2005-05-26 2006-12-07 Tdk Corp めっき方法
JP2012015479A (ja) * 2010-07-01 2012-01-19 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JP2013040395A (ja) * 2011-08-19 2013-02-28 Ebara Corp 基板処理装置及び基板処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
US9076790B1 (en) * 2014-01-09 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap forming techniques based on anodic alumina for interconnect structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58177488A (ja) * 1982-04-09 1983-10-18 Fujitsu Ltd 電気めつき処理方法
JP2006328476A (ja) * 2005-05-26 2006-12-07 Tdk Corp めっき方法
JP2012015479A (ja) * 2010-07-01 2012-01-19 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JP2013040395A (ja) * 2011-08-19 2013-02-28 Ebara Corp 基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
JPWO2019065095A1 (ja) 2020-10-22
TW201915222A (zh) 2019-04-16
TWI765092B (zh) 2022-05-21
JP6890668B2 (ja) 2021-06-18

Similar Documents

Publication Publication Date Title
JP6808815B2 (ja) 積層デバイス、積層体および積層デバイスの製造方法
JP7100166B2 (ja) 陽極酸化処理方法および異方導電性部材の製造方法
JP6887396B2 (ja) 異方導電性部材の製造方法
TWI758510B (zh) 結構體、結構體的製造方法、積層體及半導體封裝體
JP6818707B2 (ja) 金属膜、構造体、複合材料、構造体の製造方法、および複合材料の製造方法
JP6976883B2 (ja) 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス
JP6890668B2 (ja) 金属充填微細構造体の製造方法および絶縁性基材
JP7394956B2 (ja) 金属充填微細構造体、及び金属充填微細構造体の製造方法
JP7369797B2 (ja) 金属充填微細構造体の製造方法
JP6580642B2 (ja) 金属充填微細構造体の製造方法
CN113423872B (zh) 阳极氧化处理方法及各向异性导电性部件的制造方法
JP7220796B2 (ja) 構造体の製造方法
WO2022163260A1 (ja) 構造体、異方導電性部材の製造方法、及び保護層形成用組成物
JP7493039B2 (ja) 構造体、構造体の製造方法、接合体の製造方法及びデバイスの製造方法
WO2021177013A1 (ja) 充填微細構造体および搬送方法
TW201939689A (zh) 接合體之製造方法、臨時固定構件及積層體
JP2023013811A (ja) 構造体の製造方法
WO2019065118A1 (ja) 半導体デバイスの製造方法および接合部材

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18860419

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019544474

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18860419

Country of ref document: EP

Kind code of ref document: A1